JP3859077B2 - Clock recovery circuit - Google Patents
Clock recovery circuit Download PDFInfo
- Publication number
- JP3859077B2 JP3859077B2 JP2003274419A JP2003274419A JP3859077B2 JP 3859077 B2 JP3859077 B2 JP 3859077B2 JP 2003274419 A JP2003274419 A JP 2003274419A JP 2003274419 A JP2003274419 A JP 2003274419A JP 3859077 B2 JP3859077 B2 JP 3859077B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- output terminal
- terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
本発明は、バースト伝送用受信装置に用いられ瞬時応答性能を有するクロック再生回路に関する。 The present invention relates to a clock recovery circuit used in a burst transmission receiver and having instantaneous response performance.
図17に、従来の典型的な瞬時応答クロック再生回路のブロック図を示す。図中、1は信号入力端子、2はクロック出力端子、3,4は遅延素子(遅延手段)、5は遅延差、6は排他的論理和回路、7,8は排他的論理和回路6の入力端子、9は一致出力端子、10は発振/停止用のゲート付き発振回路、11はゲート端子を示す。瞬時応答クロック再生回路はバースト伝送用受信装置の論理回路にクロックを供給する回路として一般的に用いられている。 FIG. 17 shows a block diagram of a conventional typical instantaneous response clock recovery circuit. In the figure, 1 is a signal input terminal, 2 is a clock output terminal, 3 and 4 are delay elements (delay means), 5 is a delay difference, 6 is an exclusive OR circuit, and 7 and 8 are exclusive OR circuits 6. An input terminal, 9 is a coincidence output terminal, 10 is an oscillation circuit with a gate for oscillation / stop, and 11 is a gate terminal. The instantaneous response clock recovery circuit is generally used as a circuit for supplying a clock to a logic circuit of a burst transmission receiver.
図18は従来の瞬時応答クロック再生回路の基本動作を示すタイムチャートで、図中の記号2’,7’,8’,9’,11’は、図17中同じ数字(ただし「’」無し)で示した端子の電圧信号(電圧波形)を示す。図中の電圧信号(電圧波形)は、高い部分が論理レベルの高電位側を示し、文中では符号“1”で示す。同様に低い部分が論理レベルの低電位側を示し、文中では符号“0”で示す。他のタイムチャートでも基本的にこれと同じ表現を用いることとする。 FIG. 18 is a time chart showing the basic operation of a conventional instantaneous response clock recovery circuit. Symbols 2 ', 7', 8 ', 9' and 11 'in the figure are the same numbers in FIG. The voltage signal (voltage waveform) of the terminal indicated by () is shown. In the voltage signal (voltage waveform) in the figure, the high portion indicates the high potential side of the logic level, and is indicated by the symbol “1” in the text. Similarly, the low part indicates the low potential side of the logic level, and is indicated by the symbol “0” in the text. In other time charts, the same expression is basically used.
一般に、間欠的に受信されるバースト信号もしくはパケット信号は、個々のバースト信号間もしくはパケット信号間の位相が必ずしも揃っていないので、バースト伝送用受信装置のクロック抽出回路には、バースト信号毎、もしくはパケット信号毎にクロックを瞬時に抽出する性能が必要となる。 In general, since burst signals or packet signals received intermittently do not necessarily have the same phase between individual burst signals or packet signals, the clock extraction circuit of the burst transmission receiving device includes each burst signal or A performance that instantaneously extracts a clock for each packet signal is required.
図17において、入力端子1から入力されたバース信号もしくはパケット信号は2分岐され、遅延素子3,4によって該信号の1/2ビット分の遅延差5を与えられて排他的論理和回路6に入力される。排他的論理和回路6には分岐された同一の信号が入力されるため、その一致出力信号は基本的には符号“1”を出力するが、信号間に1/2ビット分の遅延差5が与えられているため、入力信号の電位上昇部と電位下降部に入力信号の1/2ビット分の符号“0”を出力する(9’=11’)。ゲート付き発振回路10は、そのゲート端子11に符号“1”が入力されている間だけ所定の周波数(入力信号のビットレートに対応した周波数)のクロックを発振し、符号“0”が入力されている間発振を停止する回路であるので、入力信号の1/2ビット分の符号“0”(以後便宜上、ゲート制御ビットと呼ぶ)によって発振停止、発振開始を瞬時に行うことができる。即ち、入力信号の電位上昇部及び電位下降部に位相同期のとれたクロック信号2’を瞬時に出力することができる。以上の内容は特許文献1、非特許文献1に記載がある。
従来の瞬時応答クロック再生回路は、既に説明したように入力信号の電位上昇部及び電位下降部に同期のとれたクロック信号を抽出するため、一般に電位上昇部及び電位下降部の時間変動に対する耐性が低いという欠点がある。 Since the conventional instantaneous response clock recovery circuit extracts the clock signal synchronized with the potential rising portion and the potential falling portion of the input signal as already described, it is generally resistant to time fluctuations of the potential rising portion and the potential falling portion. There is a disadvantage that it is low.
図19に入力信号のデューティ比が変動した場合の従来の瞬時応答クロック再生回路の動作のタイムチャートを示す。図では便宜上デューティ比が小さくなった場合(符号“1”の幅が狭くなり符号“0”の幅が広い場合)の動作を示している。排他的論理和回路6の一致出力信号波形9’は、電位下降部に生じるゲート制御ビットの時間軸上の位置が電位上昇部に生じるものに対して相対的に早まるため、電位下降部のゲート制御ビットの直前のクロック出力信号波形2’の幅が狭められ、品質が劣化することがわかる。
FIG. 19 shows a time chart of the operation of the conventional instantaneous response clock recovery circuit when the duty ratio of the input signal varies. For the sake of convenience, the figure shows the operation when the duty ratio is small (when the width of the code “1” is narrowed and the width of the code “0” is wide). Since the coincidence
図20に入力信号の電位上昇部と電位下降部の遷移時間に差が生じた場合の従来の瞬時応答クロック再生回路の動作のタイムチャートを示す。図では便宜上、電位下降部の遷移時間が長い場合を例として示す。排他的論理和回路6の一致出力信号波形9’は、入力信号の電位上昇下降時間を反映するので、電位下降部に生じるゲート制御ビットは電位下降部、上昇部ともに遷移時間の長いものとなり、このゲート制御ビットで発振停止、発振開始を行った場合、発振回路10から出力されるクロック信号も遷移時間の影響を受けて品質が劣化することが分かる。
FIG. 20 shows a time chart of the operation of the conventional instantaneous response clock recovery circuit when there is a difference between the transition times of the potential rising portion and the potential falling portion of the input signal. In the figure, for the sake of convenience, the case where the transition time of the potential drop portion is long is shown as an example. Since the coincidence
本発明の目的は、入力信号のデューティ比の影響を受けず、且つ入力信号の電位上昇部と電位下降部の遷移時間に差がある場合でも良好なクロック信号を再生することができるようにしたクロック再生回路を提供することである。 An object of the present invention is to be able to reproduce a good clock signal even when there is a difference in transition time between the potential rising portion and the potential falling portion of the input signal without being affected by the duty ratio of the input signal. A clock recovery circuit is provided.
請求項1にかかるクロック再生回路の発明は、入力信号の電位上昇部もしくは電位下降部の一方に選択的に、前記入力信号の相補信号からゲート制御ビットを発生させるゲート制御ビット発生手段と、該ゲート制御ビット発生手段で発生した前記ゲート制御ビットがゲート端子に入力することにより前記ゲート制御ビットに位相同期したクロックを発生する発振/停止用のゲート付き発振回路と、を具備することを特徴とする。
請求項2にかかるクロック再生回路の発明は、相補信号が入力する2つの入力端子と、該2つの入力端子に入力された相補信号間に該信号の2分の1ビット分の遅延差を与える遅延手段と、該遅延手段の2つの出力信号を入力する論理積回路と、該論理積回路の論理積出力端子もしくは否定論理積出力端子がゲート端子に接続される発振/停止用のゲート付き発振回路とを具備し、該ゲート付き発振回路の出力端子をクロック出力端子とすることを特徴とする。
請求項3にかかるクロック再生回路の発明は、相補信号が入力する2つの入力端子と、該2つの入力端子に入力された相補信号間に該信号の2分の1ビット分の遅延差を与える遅延手段と、該遅延手段の2つの出力信号を入力する論理和回路と、該論理和回路の論理和出力端子もしくは否定論理和出力端子がゲート端子に接続される発振/停止用のゲート付き発振回路とを具備し、該ゲート付き発振回路の出力端子をクロック出力端子とすることを特徴とする。
請求項4にかかるクロック再生回路の発明は、非反転出力端子及び反転出力端子を有する分配回路の入力端子を信号入力端子とし、前記分配回路の非反転出力端子と反転出力端子を請求項2に記載のクロック再生回路の前記2つの入力端子に各々接続することを特緻とする。
請求項5にかかるクロック再生回路の発明は、非反転出力端子及び反転出力端子を有する分配回路の入力端子を信号入力端子とし、前記分配回路の非反転出力端子と反転出力端子を請求項3に記載のクロック再生回路の前記2つの入力端子に各々接続することを特徴とする。
請求項6にかかるクロック再生回路の発明は、排他的論理和回路の2つの入力端子の一方を信号入力端子、他方を制御端子とし、該排他的論理和回路の排他的論理和出力端子と一致出力端子を請求項2に記載のクロック再生回路の前記2つの入力端子に各々接続することを特徴とする。
請求項7にかかるクロック再生回路の発明は、排他的論理和回路の2つの入力端子の一方を信号入力端子、他方を制御端子とし、該排他的論理和回路の排他的論理和出力端子と一致出力端子を請求項3に記載のクロック再生回路の前記2つの入力端子に各々接続することを特徴とする。
The invention of the clock recovery circuit according to claim 1 comprises a gate control bit generating means for selectively generating a gate control bit from a complementary signal of the input signal at one of a potential rising portion or a potential falling portion of the input signal , And an oscillation circuit with a gate for oscillation / stop that generates a clock phase-synchronized with the gate control bit when the gate control bit generated by the gate control bit generation means is input to a gate terminal. To do.
The invention of the clock recovery circuit according to
According to a third aspect of the present invention, there is provided a delay difference corresponding to a half bit of the signal between two input terminals to which complementary signals are input and the complementary signal input to the two input terminals. Delay circuit, OR circuit for inputting two output signals of delay circuit, and oscillation with oscillation / stop for which OR terminal or negative OR output terminal of OR circuit is connected to gate terminal And an output terminal of the gated oscillation circuit as a clock output terminal.
The invention of the clock recovery circuit according to
The invention of the clock recovery circuit according to
The invention of the clock recovery circuit according to claim 6 has one of the two input terminals of the exclusive OR circuit as a signal input terminal and the other as a control terminal, and coincides with the exclusive OR output terminal of the exclusive OR circuit. An output terminal is connected to each of the two input terminals of the clock recovery circuit according to
The invention of the clock recovery circuit according to
本発明では、クロックの同期をとるゲート制御ビットを入力信号の電位上昇部もしくは電位下降部の一方に選択的に生じさせるので、入力信号のデューティ比が変動した場合にも良好なクロック出力信号を得ることができ、また入力信号の電位上昇部と電位下降部の遷移時間に差がある場合にも、遷移時間の短い方を選択して発振回路の同期をとることができるので、良好なクロック出力信号を得ることができる。 In the present invention, the gate control bit for synchronizing the clock is selectively generated in one of the potential rising portion and the potential falling portion of the input signal, so that a good clock output signal can be generated even when the duty ratio of the input signal varies. Even if there is a difference in the transition time between the potential rising part and the potential falling part of the input signal, it is possible to select the shorter transition time and synchronize the oscillation circuit. An output signal can be obtained.
本発明では、ゲート付き発振回路のゲート端子に入力して発振停止、発振開始を制御するゲート制御ビットを、入力信号の電位上昇部もしくは電位下降部の一方に選択的に生じさせ、該電位上昇部もしくは電位下降部の一方に位相同期のとれたクロック信号をゲート付き発振回路から瞬時に出力させる。 In the present invention, a gate control bit for controlling the oscillation stop and oscillation start by inputting to the gate terminal of the gated oscillation circuit is selectively generated in one of the potential rising portion and the potential falling portion of the input signal, and the potential rise A clock signal in phase synchronization is instantaneously output from the gated oscillation circuit to one of the first and second potential lowering sections.
図1は本発明の実施例1のクロック再生回路を示す図で、図中、図17と同様の記号は同様のものを示す。また、12,13は相補信号(差動信号)の入力端子、14は論理積回路、15,16は論理積回路入力端子、17は否定論理積出力端子、を示す。入力端子12,13と、遅延素子3,4と、否定論理積出力端子17を有する論理積回路14はゲート制御ビット発生手段を構成する。
FIG. 1 is a diagram showing a clock recovery circuit according to a first embodiment of the present invention, in which the same symbols as those in FIG. 17 indicate the same components.
入力端子12にバースト信号もしくはパケット信号の非反転信号を、入力端子13に反転信号を入力した場合の本発明の実施例1の基本動作のフローチャートを、図2に示す。図から明らかなように、論理積回路14の否定論理積出力信号17’には非反転側の信号15’の電位上昇部のみでゲート制御ビットが生じることが分かる。
FIG. 2 shows a flowchart of the basic operation of the first embodiment of the present invention when a burst signal or a non-inverted signal of a packet signal is input to the
図3に入力信号のデューティ比が変動した場合の本発明の実施例1の動作のタイムチャートを示す。図から明らかなように、本発明のクロック再生回路は非反転側の信号15’の電位上昇部のみでゲート制御ビットを生じさせて同期をとっているので、図19に見られるようなデューティ比の変動による電位上昇部のゲート制御ビットと電位下降部のゲート制御ビットの相対的な時間位置の変化によって生じるクロック出力信号波形の劣化が生じないことが分かる。 FIG. 3 shows a time chart of the operation of the first embodiment of the present invention when the duty ratio of the input signal varies. As is clear from the figure, the clock recovery circuit of the present invention is synchronized by generating a gate control bit only at the potential rising portion of the non-inverted signal 15 ', so that the duty ratio as shown in FIG. It can be seen that there is no deterioration in the waveform of the clock output signal caused by the change in the relative time position of the gate control bit of the potential rising portion and the gate control bit of the potential falling portion due to the fluctuation of the.
図4に入力信号の電位上昇部と電位下降部の遷移時間に差が生じた場合の本発明の実施例1の動作のタイムチャートを示す。図では便宜上、電位下降部の遷移時間が長い場合を示す。本発明のクロック再生回路は、非反転側の信号15’の電位上昇部でのみゲート制御を行って同期をとるため、図20に見られるような電位下降部の遷移時間の長さによるクロック出力信号波形の劣化が生じないことが分かる。
FIG. 4 shows a time chart of the operation of the first embodiment of the present invention when a difference occurs in the transition time between the potential rising portion and the potential falling portion of the input signal. For the sake of convenience, the figure shows a case where the transition time of the potential lowering portion is long. Since the clock recovery circuit of the present invention performs synchronization by performing gate control only at the potential rising portion of the non-inverted
入力端子12にバースト信号もしくはパケット信号の反転信号を、入力端子13に非反転信号を入力した場合の本発明の実施例1の基本動作のフローチャートを、図5に示す。図から明らかなように、論理積回路14の否定論理積出力信号17’には非反転側の信号16’の電位下降部のみでゲート制御ビットが生じることが分かる。この場合もデューティ比の変動によるクロック出力信号波形の劣化は生じないし、図4の例とは逆に、非反転側の信号16’の電位上昇部の遷移時間が電位下降部の遷移時間よりも長い場合に有効である。
FIG. 5 shows a flowchart of the basic operation of the first embodiment of the present invention when a burst signal or an inverted signal of a packet signal is input to the
図6は本発明の実施例2のクロック再生回路を示す図で、図中、図1と同様の記号は同様のものを示す。18は論理積出力端子、19はゲート付き発振回路(ゲート端子の極性が前記ゲート付き発振回路10と反転しているもの)、20はゲート端子、を示す。入力端子12,13と、遅延素子3,4と、論理積出力端子18を有する論理積回路14はゲート制御ビット発生手段を構成する。ここでは“1”のゲート制御ビットを使用する。
FIG. 6 is a diagram showing a clock recovery circuit according to the second embodiment of the present invention. In the figure, the same symbols as those in FIG.
ゲート付き発振回路19のゲート端子の極性が反転している場合、即ち符号“0”のゲート入力時に発振、符号“1”のゲート入力時に発振停止する発振回路19を使用する場合に有効で、図1の否定論理積出力端子17のかわりに論理積出力端子18をゲート端子20に接続した例である。
This is effective when the polarity of the gate terminal of the
図7に本発明実施例2の基本動作のタイムチャートを示す。論理積回路14の出力信号波形18’とクロック出力信号波形2’が反転しているが、実施例1(図1)と同様の効果が得られることが分かる。
FIG. 7 shows a time chart of the basic operation of the second embodiment of the present invention. Although the
図8は本発明実施例3のクロック再生回路を示す図で、図中、図1と同様の記号は同様のものを示す。21は論理和回路、22,23は論理和回路入力端子、24は論理和出力端子、を示す。入力端子12,13と、遅延素子3,4と、論理和出力端子24を有する論理和回路21はゲート制御ビット発生手段を構成する。
FIG. 8 is a diagram showing a clock recovery circuit according to the third embodiment of the present invention. In the figure, the same symbols as those in FIG. 21 represents a logical sum circuit, 22 and 23 represent logical sum circuit input terminals, and 24 represents a logical sum output terminal. An OR
入力端子12にバースト信号もしくはパケット信号の非反転信号を、入力端子13に反転信号を入力した場合の本発明の実施例3の基本動作のタイムチャートを、図9に示す。図から明らかなように、論理和回路21の論理和出力信号24’には非反転側の信号22’の電位下降部のみでゲート制御ビットが生じることが分かる。即ち入力端子12にバースト信号もしくはパケット信号の反転信号を、入力端子13に非反転信号を入力した場合の実施例1(図5)と同様の効果が得られることが分かる。
FIG. 9 shows a time chart of the basic operation of the third embodiment of the present invention when a non-inverted signal of a burst signal or a packet signal is input to the
入力端子12にバースト信号もしくはパケット信号の反転信号を、入力端子13に非反転信号を入力した場合の本発明の実施例3の基本動作のタイムチャートを、図10に示す。図から明らかなように、論理和回路21の論理和出力信号24’には非反転側の信号23’の電位上昇部のみでゲート制御ビットが生じることが分かる。即ち、入力端子12にバースト信号もしくはパケット信号の非反転信号を、入力端子13に反転信号を入力した場合の実施例1(図2〜図4)と同様の効果が得られることが分かる。
A time chart of the basic operation of the third embodiment of the present invention when a burst signal or an inverted signal of a packet signal is input to the
図11は本発明の実施例4のクロック再生回路を示す図で、図中、図6、図8と同様の記号は同様のものを示す。25は否定論理和出力端子を示す。これは実施例3にゲート端子20の極性が反転しているゲート付き発振回路19を用いた例である。入力端子12,13と、遅延素子3,4と、否定論理和出力端子25を有する論理和回路21はゲート制御ビット発生手段を構成する。ここでは“1”のゲート制御ビットを使用する。
FIG. 11 is a diagram showing a clock recovery circuit according to a fourth embodiment of the present invention, in which the same symbols as those in FIGS. 6 and 8 indicate the same components.
図12に本発明実施例4の基本動作のタイムチャートを示す。論理和回路21の出力信号波形25’とクロック出力信号波形2’が反転しているが、実施例3(図8、図9)と同様の効果が得られることが分かる。
FIG. 12 shows a time chart of the basic operation of the fourth embodiment of the present invention. Although the
図13は本発明実施例5のクロック再生回路を示す図で、図中、図1、図17と同様の記号は同様のものを示す。26は分配回路、27は分配回路非反転出力端子、28は分配回路反転出力端子を示す。
FIG. 13 is a diagram showing a clock recovery circuit according to the fifth embodiment of the present invention. In the figure, the same symbols as those in FIGS. 1 and 17 indicate the same components.
本実施例は本発明の実施例1の2つの入力端子12,13に分配回路26の非反転出力端子27と反転出力端子28を接続することにより、入力端子を分配回路26の入力端子1つに削減できるというメリットがある。基本動作は実施例1と同様であるので、同様の効果が得られる。なお、図中では便宜上、分配回路26より後段に実施例1のクロック再生回路を使用したが、実施例1〜4までの全ての実施例のクロック再生回路のいずれを用いても同様の効果が得られる。
In this embodiment, the
図14は本発明実施例6のクロック再生回路を示す図で、図中、図13と同様の記号は同様のものを示す。本実施例は、図5で示した実施例1の入力端子12に反転信号を、入力端子13に非反転信号を入力した場合の基本動作と同様の動作が得られるもので、分配回路26の反転出力端子28を入力端子12側に、非反転出力端子27を入力端子13側に接続した例である。本実施例では便宜上、図13と同様に分配回路26より後段に実施例1のクロック再生回路を使用したが、実施例1〜4までの全ての実施例のクロック再生回路のいずれを用いても同様の効果が得られる。
FIG. 14 is a diagram showing a clock recovery circuit according to the sixth embodiment of the present invention. In the figure, the same symbols as those in FIG. 13 denote the same components. In this embodiment, an operation similar to the basic operation when an inverted signal is input to the
図15は本発明実施例7のクロック再生回路を示す図で、図中、図13と同様の記号は同様のものを示す。29は排他的論理和回路、30は排他的論理和出力端子、31は一致出力端子、32は制御端子、を示す。本実施例は、本発明実施例1の2つの入力端子12,13に排他的論理和回路29の排他的論理和出力端子30と一致出力端子31を接続したものである。
FIG. 15 is a diagram showing a clock recovery circuit according to a seventh embodiment of the present invention. In the figure, the same symbols as those in FIG. 13 denote the same components.
排他的論理和回路29の2つの入力端子のうち一方を信号入力端子1とし、他方を制御端子32とした場合、制御端子32に符号“0”を入力すると排他的論理和出力信号30’には信号入力端子1の入力信号の非反転信号が出力信号され、一致出力信号31’には反転信号が出力されるため、本発明の実施例1の図2〜図4と同様に動作することがわかる。また、制御端子32に符号“1”を入力すると、排他的論理和出力信号30’に信号入力端子1の入力信号の反転信号が出力され、一致出力信号31’には非反転信号が出力されるため、実施例1の図5で示した動作と同様の効果が得られる。
When one of the two input terminals of the exclusive OR
即ち、入力端子1を1つに削減でき、且つ制御端子32に入力する符号でゲート制御ビットを入力信号の電位上昇部に生じさせるか電位下降部に生じさせるかを選択できるというメリットがある。本実施例では便宜上、図13と同様に排他的論理和回路29より後段に実施例1のクロック再生回路を使用したが、実施例1〜4までの全ての実施例のクロック再生回路のいずれを用いても同様の効果が得られる。
That is, there is an advantage that the number of input terminals 1 can be reduced to one, and it is possible to select whether to generate a gate control bit in the potential rising portion or in the potential falling portion of the input signal by the code input to the
図16は本発明実施例8のクロック再生回路を示す図で、図中、図15と同様の記号は同様のものを示す。本実施例では、本発明実施例7(図15)の排他的論理和回路29の排他的論理和出力端子30と一致出力端子31を逆に接続しており、制御端子32に符号“0”を入力した際に入力信号の電位下降部にゲート制御ビットを生じさせ、符号“1”を入力した際に電位上昇部にゲート制御ビットを生じさせることができる。本実施例では便宜上、図15と同様に排他的論理和回路29より後段に実施例1のクロック再生回路を使用したが、実施例1〜4までの全ての実施例のクロック再生回路のいずれを用いても同様の効果が得られる。
FIG. 16 is a diagram showing a clock recovery circuit according to the eighth embodiment of the present invention. In the figure, the same symbols as those in FIG. 15 indicate the same components. In the present embodiment, the exclusive OR
本発明で使用する遅延素子3,4(遅延手段)は少ない損失で遅延を生じるものであれば、伝送線路でもケーブルでも、遅延回路でもどのようなものを用いても構わない。遅延時間が短い方の遅延素子3に関しては、長い方の遅延素子4がバースト信号もしくはパケット信号等の入力信号の1/2ビット分丁度の場合に限って、省略可能である。また、本発明で使用する論理積回路14、論理和回路21、排他的論理和回路29、分配回路26、ゲート付き発振回路10,19に関しては、同様の動作をするものであれば回路構成の詳細は問わない。
The
1:信号入力端子
2:クロック出力端子
3,4:遅延素子
5:遅延差
6:排他的論理和回路
7,8:排他的論理和回路の入力端子
9:一致出力端子
10:ゲート付き発振回路
11:ゲート端子
12,13:入力端子
14:論理積回路
15,16:論理積回路入力端子
17:否定論理積出力端子
18:論理積出力端子
19:ゲート付き発振回路(ゲート端子の極性が反転しているもの)
20:ゲート端子
21:論理和回路
22,23:論理和回路入力端子
24:論理和出力端子
25:否定論理和出力端子
26:分配回路
27:非反転出力端子
28:反転出力端子
29:排他的論理和回路
30:排他的論理和出力端子
31:一致出力端子
32:制御端子
図2〜図5における2’,11’,15’,16’,17’:図1の同じ数字(ただし「’」無し)で示した端子の電圧信号(電圧波形)
図7における2’,15’,16’,18’,20’:図6の同じ数字(ただし「’」無し)で示した端子の電圧信号(電圧波形)
図9,図10における2’,11’,22’,23’,24’:図8の同じ数字(ただし「’」無し)で示した端子の電圧信号(電圧波形)
図12における2’,20’,22’,23’,25’:図11の同じ数字(ただし「’」無し)で示した端子の電圧信号(電圧波形)
図18〜図20における2’,7’,8’,9’,11’:図17の同じ数字(ただし「’」無し)で示した端子の電圧信号(電圧波形)
1: signal input terminal 2:
20: gate terminal 21:
2 ', 15', 16 ', 18', 20 'in FIG. 7: voltage signals (voltage waveforms) at the terminals indicated by the same numerals (without """) in FIG.
9, 10, 2 ′, 11 ′, 22 ′, 23 ′, 24 ′: terminal voltage signals (voltage waveforms) indicated by the same numbers in FIG. 8 (but without “′”)
2 ', 20', 22 ', 23', 25 'in FIG. 12: Voltage signals (voltage waveforms) at terminals indicated by the same numerals (but without "") in FIG.
18 to 20, 2 ′, 7 ′, 8 ′, 9 ′, 11 ′: voltage signals (voltage waveforms) at the terminals indicated by the same numerals (without “′”) in FIG.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003274419A JP3859077B2 (en) | 2003-07-15 | 2003-07-15 | Clock recovery circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003274419A JP3859077B2 (en) | 2003-07-15 | 2003-07-15 | Clock recovery circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005039519A JP2005039519A (en) | 2005-02-10 |
JP3859077B2 true JP3859077B2 (en) | 2006-12-20 |
Family
ID=34211375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003274419A Expired - Fee Related JP3859077B2 (en) | 2003-07-15 | 2003-07-15 | Clock recovery circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3859077B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101054638B1 (en) | 2006-09-04 | 2011-08-08 | 미쓰비시덴키 가부시키가이샤 | Data reproduction circuit |
-
2003
- 2003-07-15 JP JP2003274419A patent/JP3859077B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005039519A (en) | 2005-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6461018B2 (en) | Change the state for each state period, and make data lane skew and data state transition glitches | |
JP5066121B2 (en) | Apparatus and method for transmitting clock information and data | |
JP3510573B2 (en) | Instantaneous clock and data recovery | |
KR100868299B1 (en) | Apparatus and method for transmitting data with clock information | |
KR950035187A (en) | Clock generation method and circuit of digital communication system | |
US20060188048A1 (en) | Clock Extracting Circuit | |
JP2006311446A (en) | Transmitter | |
TW546816B (en) | Input/output interface and semiconductor integrated circuit having input/output interface | |
US8169347B2 (en) | Parallel-to-serial converter and parallel data output device | |
JP5103940B2 (en) | Clock regenerator | |
JP3859077B2 (en) | Clock recovery circuit | |
JP5109717B2 (en) | Transmitter circuit | |
US8457267B2 (en) | System and method for multiplexing a time-reference signal and a frequency-reference signal | |
KR101272886B1 (en) | apparatus and method for transmitting data with clock information | |
JPWO2008152755A1 (en) | Timing recovery circuit, communication node, network system, and electronic device | |
KR100899781B1 (en) | Apparatus and method for transmitting data with clock information | |
JP4347334B2 (en) | Interface, information processing terminal, and data processing method | |
JP2006211143A (en) | Clock and data reproducing circuit | |
JPH1168861A (en) | Simultaneous two-way transmission reception method and simultaneous two-way transmission reception circuit | |
JP4892981B2 (en) | Clock regenerator | |
JP5400281B2 (en) | 1-wire data communication device | |
JP2005210736A (en) | Input/output interface and semiconductor integrated circuit | |
JP2004266405A (en) | Ring oscillation circuit | |
JPH1168855A (en) | Data transmission equipment | |
KR200205011Y1 (en) | A supporting circuit for ssm bit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060913 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3859077 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |