JP3854747B2 - Plasma processing equipment - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は半導体集積回路の加工に用いられるプラズマ処理装置、特にドライエッチング装置に関する。
【０００２】
【従来の技術】
従来の技術では、ウエハ外周部に電気電導性を有するリングを設置し静電的ダメージを防止していた。なお、この種の装置として関連するものには、例えば、特開平2-65131号公報が挙げられる。
【０００３】
【発明が解決しようとする課題】
上記従来技術では１２インチ径以上へと大口径化するウエハに対応するためには制御性が十分でなく、またウエハ外周部にリングを置く構造のため電極面積が大きくなり、したがって処理室が大きくなるという課題があった。
【０００４】
本発明の目的は、省スペースの装置により、高速の半導体回路を高歩留まりで加工できるプラズマ処理装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明は、処理ウエハ裏面に対向する電極表面の一部をその他の部分と誘電率の異なる材料で構成した。あるいは処理ウエハ裏面に対向する電極表面を電極母材と異なる材料で構成し、その一部の材料の厚さがその他の部分と異なる構成としたものである。
【０００６】
【発明の実施の形態】
半導体集積回路は高機能、高速化のためますます微細化、複雑化している。
【０００７】
高速デバイスはゲート酸化膜が非常に薄いため、荷電粒子を用いてプラズマ処理を行うドライエッチング等では荷電粒子のバランスをとりながら処理を進めていかないと、ゲート酸化膜に大きな電位差を生じ静電的なダメージが発生するという問題が生じる。
【０００８】
これはウエハ母材（シリコン）の電位がウエハ上のプラズマから流入する電荷量の平均値に支配されるのに対し、ゲート酸化膜上の電位はその直上の局部のプラズマからの電荷の流入量に支配されるため、ウエハ面にわたって電荷の流入量に違いがあるとゲート酸化膜上とゲート酸化膜下（つまり母材シリコン）の電位が異なってゲート酸化膜に電位差を生じることによる。
【０００９】
これに対し、従来は、ウエハ外周部に導電性のリングを用いて静電的なダメージを防止する方法などがとられていたが、今日の大口径ウエハを処理するに当たってはその制御性が十分でなく、また、ウエハ外周部に設置するため電極径が大きくなり、それにしたがって処理室径、装置が大型化してしまうという問題点があった。
【００１０】
筆者らは、従来と異なる方法でより制御性よく、しかも電極径を増大させる必要のない本技術を発明した。
【００１１】
図１にその発明を実施した装置を示す。図１はマイクロ波ドライエッチング装置である。図１において、１は真空処理室で、２は真空処理室１に気密に設けられ真空処理室１内にマイクロ波を導入する石英窓で、３は石英窓２に対向して真空処理室１内に配置され半導体集積回路を有するウエハを配置する電極３で、４は電極３にバイアス電圧を生じさせるための高周波電源で、５は石英窓２に連結されマイクロ波を真空処理室１に導くための導波管で、６は真空処理室１内に磁場を形成するソレノイドコイルである。７はガス導入口で、エッチングレシピにしたがって混合したガスを真空処理室１に導入する。
【００１２】
図１に示す装置で通常電極を用いた場合は、ウエハ外周部はアース電極に近く、一方ウエハ中心部はアース電極から遠いためウエハ外周部の方がバイアス電流が流れやすい構造となっている。このためウエハ外周部で荷電粒子の引き込み量が多く、特に電子電流が多く引き込まれるためウエハ母材の電位は負方向にシフトし、ウエハ中央部のゲート酸化膜に正の電位差を生じていた。
【００１３】
そこで本発明の第１の実施例として、図１のウエハ設置電極を、図２に示すように電極母材１１がアルミニウムで、その表面材質の、ウエハ外周部に近い位置のリング状の部分１２が石英で、その他の部分１３の表面材質がアルミナから成る電極に交換して試験を行った。石英の誘電率はアルミナのそれに比べて1/2程度であるため石英部分の高周波バイアスに対するインピーダンスは２倍程度となる。このためウエハに引き込む電子電流は減少し、その結果ウエハ母材部分の電位が上昇しウエハ中心部のゲート酸化膜上の電位に近づく。結果、ゲート酸化膜にかかる電位が低くなり、図３に示すように静電的ダメージも発生しなくなった。
【００１４】
次に本発明の第２の実施例として、図１のウエハ設置電極を、図４に示すように電極母材１４がアルミニウムで、その表面材質はすべてアルミナであるが、ウエハ外周部に近い位置のリング状の部分１５の厚さがその他の部分の２倍であるものである。これは第１の実施例と同様リング部分でのインピーダンスが２倍になるため同じ効果が得られウエハ中心部のゲート酸化膜に発生する電位差が減少し、図３に示すように静電的ダメージの発生がなくなった。
【００１５】
なお、本発明ではリング部分の内径、外径を処理室の構成、処理条件によって適宜最適化して用いることが可能で従来より精密にウエハ母材の電位の制御ができ、静電的ダメージを大幅に低減できた。また、異種材料部分、または異なる厚さ部分の形状はリング形状に限るものではない。
【００１６】
【発明の効果】
本発明によれば、省スペースの装置により、高速の半導体回路を高歩留まりで加工できる効果がある。
【図面の簡単な説明】
【図１】本発明のドライエッチング装置の説明図である。
【図２】本発明の一実施例を示すウエハ設置電極の説明図である。
【図３】本発明の効果を示す説明図である。
【図４】本発明の一実施例を示すウエハ設置電極の説明図である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a plasma processing apparatus used for processing a semiconductor integrated circuit, and more particularly to a dry etching apparatus.
[0002]
[Prior art]
In the prior art, a ring having electrical conductivity is provided on the outer periphery of the wafer to prevent electrostatic damage. An example of this type of apparatus is disclosed in JP-A-2-65131.
[0003]
[Problems to be solved by the invention]
In the above prior art, the controllability is not sufficient to cope with a wafer whose diameter is increased to 12 inches or more, and the electrode area is increased due to the structure in which the ring is placed on the outer peripheral portion of the wafer, so that the processing chamber is large. There was a problem of becoming.
[0004]
An object of the present invention is to provide a plasma processing apparatus capable of processing a high-speed semiconductor circuit with a high yield by a space-saving apparatus.
[0005]
[Means for Solving the Problems]
In order to achieve the above object, according to the present invention, a part of the electrode surface facing the back surface of the processing wafer is made of a material having a different dielectric constant from the other parts. Alternatively, the electrode surface facing the back surface of the processing wafer is made of a material different from the electrode base material, and the thickness of a part of the material is different from that of the other parts.
[0006]
DETAILED DESCRIPTION OF THE INVENTION
Semiconductor integrated circuits are becoming more and more miniaturized and complicated for high function and high speed.
[0007]
In high-speed devices, the gate oxide film is very thin. For dry etching, etc., in which plasma processing is performed using charged particles, if the processing is not carried out while balancing the charged particles, a large potential difference will occur in the gate oxide film. The problem of generating serious damage arises.
[0008]
This is because the potential of the wafer base material (silicon) is governed by the average value of the amount of charge flowing from the plasma on the wafer, whereas the potential on the gate oxide film is the amount of charge flowing from the local plasma directly above it. Therefore, if there is a difference in the amount of charge flowing in across the wafer surface, the potential on the gate oxide film and that below the gate oxide film (that is, the base material silicon) are different, resulting in a potential difference in the gate oxide film.
[0009]
On the other hand, conventionally, a method of preventing electrostatic damage by using a conductive ring on the outer peripheral portion of the wafer has been taken, but the controllability is sufficient when processing today's large-diameter wafers. In addition, since it is installed on the outer periphery of the wafer, the electrode diameter is increased, and the diameter of the processing chamber and the apparatus are accordingly increased.
[0010]
The authors have invented the present technology that is more controllable and does not require an increase in electrode diameter by a method different from the conventional method.
[0011]
FIG. 1 shows an apparatus embodying the invention. FIG. 1 shows a microwave dry etching apparatus. In FIG. 1, 1 is a vacuum processing chamber, 2 is a quartz window that is airtightly provided in the vacuum processing chamber 1 and introduces microwaves into the vacuum processing chamber 1, and 3 is a vacuum processing chamber 1 that faces the quartz window 2. An electrode 3 for arranging a wafer having a semiconductor integrated circuit disposed therein, 4 is a high-frequency power source for generating a bias voltage in the electrode 3, and 5 is connected to a quartz window 2 to guide the microwave to the vacuum processing chamber 1. 6 is a solenoid coil for forming a magnetic field in the vacuum processing chamber 1. Reference numeral 7 denotes a gas inlet, which introduces a gas mixed according to the etching recipe into the vacuum processing chamber 1.
[0012]
When the normal electrode is used in the apparatus shown in FIG. 1, since the wafer outer peripheral portion is close to the ground electrode, while the wafer central portion is far from the ground electrode, the wafer outer peripheral portion has a structure in which a bias current flows more easily. For this reason, a large amount of charged particles are attracted at the outer peripheral portion of the wafer, and particularly a large amount of electron current is attracted. Therefore, the potential of the wafer base material is shifted in the negative direction, and a positive potential difference is generated in the gate oxide film at the central portion of the wafer.
[0013]
Therefore, as a first embodiment of the present invention, the wafer mounting electrode of FIG. 1 is the same as the ring-shaped portion 12 of the surface material of the wafer base electrode 11 made of aluminum as shown in FIG. The test was conducted by exchanging the electrode with an electrode in which the surface material of the other portion 13 was alumina. Since the dielectric constant of quartz is about ½ that of alumina, the impedance of the quartz portion to the high frequency bias is about twice. For this reason, the electron current drawn into the wafer decreases, and as a result, the potential of the wafer base material portion rises and approaches the potential on the gate oxide film at the center of the wafer. As a result, the potential applied to the gate oxide film was lowered, and no electrostatic damage occurred as shown in FIG.
[0014]
Next, as a second embodiment of the present invention, the wafer mounting electrode of FIG. 1 is a position close to the outer periphery of the wafer, although the electrode base material 14 is aluminum and the surface material is all alumina as shown in FIG. The thickness of the ring-shaped portion 15 is twice that of the other portions. As in the first embodiment, since the impedance at the ring portion is doubled, the same effect is obtained, and the potential difference generated in the gate oxide film at the center of the wafer is reduced. As shown in FIG. No longer occurs.
[0015]
In the present invention, the inner diameter and outer diameter of the ring portion can be appropriately optimized depending on the configuration and processing conditions of the processing chamber, and the potential of the wafer base material can be controlled more precisely than before. We were able to reduce to. Further, the shape of the different material portion or the different thickness portion is not limited to the ring shape.
[0016]
【The invention's effect】
According to the present invention, it is possible to process a high-speed semiconductor circuit with a high yield by using a space-saving device.
[Brief description of the drawings]
FIG. 1 is an explanatory view of a dry etching apparatus of the present invention.
FIG. 2 is an explanatory view of a wafer installation electrode showing an embodiment of the present invention.
FIG. 3 is an explanatory diagram showing effects of the present invention.
FIG. 4 is an explanatory view of a wafer mounting electrode showing an embodiment of the present invention.

Claims (2)

ゲート酸化膜を含む被処理ウエハを、電極母材および表面材から構成される電極に設置して処理を行うプラズマエッチング処理装置において、前記表面材の前記被処理ウエハ外周部に対応する部分のみを、リング状に他の部分よりも厚く形成することにより前記被処理ウエハ外周部に対応する部分のみインピーダンスを大きくしたことを特徴とするプラズマエッチング処理装置。In a plasma etching processing apparatus for performing processing by installing a processing target wafer including a gate oxide film on an electrode composed of an electrode base material and a surface material, only a portion of the surface material corresponding to the outer peripheral portion of the processing target wafer A plasma etching processing apparatus characterized in that the impedance is increased only in a portion corresponding to the outer peripheral portion of the wafer to be processed by forming the ring-like shape thicker than other portions. 請求項１記載のプラズマエッチング処理装置において、前記電極母材の材質はアルミニウム、前記表面材の材質はアルミナであることを特徴とするプラズマエッチング処理装置。In the plasma etching apparatus according to claim 1, wherein the material of the electrode base material is aluminum, a plasma etching apparatus, wherein the material of said surface material is alumina.

Images