JP3854498B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP3854498B2 JP3854498B2 JP2001367688A JP2001367688A JP3854498B2 JP 3854498 B2 JP3854498 B2 JP 3854498B2 JP 2001367688 A JP2001367688 A JP 2001367688A JP 2001367688 A JP2001367688 A JP 2001367688A JP 3854498 B2 JP3854498 B2 JP 3854498B2
- Authority
- JP
- Japan
- Prior art keywords
- surface side
- conductor layer
- main surface
- capacitor
- conversion conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
Landscapes
- Ceramic Capacitors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子部品を搭載するための配線基板、特にチップコンデンサを裏面側に搭載した配線基板に関する。
【０００２】
【従来の技術】
集積回路技術の進歩によりますますＩＣチップの動作が高速化されているが、それに伴い、電源配線等にノイズが重畳されて、誤動作を引き起こすことがある。そこでノイズ除去のため、例えば図２２に示すように、ＩＣチップ１を搭載する配線基板２の主面２ｂあるいは裏面２ｃに、別途、チップコンデンサ３を搭載し、コンデンサ３の２つの電極とそれぞれ接続するコンデンサ接続配線４を配線基板２の内部に設ける。これにより、コンデンサ接続配線４及びフリップチップパッド５を経由してチップコンデンサ３をＩＣチップ１の電源端子や接地端子に接続することが行われている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記の手法では、配線基板２内にチップコンデンサ３と接続するコンデンサ接続配線４を引き回す必要がある。ＩＣチップ１の端子配置などが変更になるとコンデンサ接続配線４を含めた配線全体を設計し直す必要があった。特に集積度の高いＩＣチップなどでは、多数の電源端子や接地端子を形成することが多く、引き回しが複雑になりやすい。さらに、多数のチップコンデンサを搭載したい場合、あるいは多数の端子を有するチップコンデンサに接続したい場合などにも、配線の引き回しが複雑になりやすい。
本発明は、かかる問題点に鑑みてなされたものであって、配線基板の主面側に搭載した電子部品と裏面側に搭載したチップコンデンサとの接続を容易とした配線基板を提供することを目的とする。
【０００４】
【課題を解決するための手段、作用及び効果】
そしてその解決手段は、主面と裏面とを有する配線基板であって、上記主面側に形成され、この主面上に搭載する電子部品の端子とそれぞれ接続可能な複数の主面側接続端子と、上記裏面側に搭載されており、コンデンサを構成する一方の電極及び他方の電極を備えるチップコンデンサであって、上記主面側を向く第１面、上記第１面に形成され、上記一方の電極と接続する少なくとも１つの第１端子、及び、上記第１面に形成され、上記他方の電極と接続する少なくとも１つの第２端子、を有する少なくとも１つのチップコンデンサと、上記裏面側に形成され、上記チップコンデンサの第１端子とそれぞれ接続する第１コンデンサ接続端子と、上記裏面側に形成され、上記チップコンデンサの第２端子とそれぞれ接続する第２コンデンサ接続端子と、上記主面側接続端子と上記第１コンデンサ接続端子及び第２コンデンサ接続端子との間に介在する複数の絶縁層と、上記絶縁層同士の層間から選ばれた特定層間に形成され、主面側で複数の上記主面側接続端子と接続し、裏面側で少なくとも１つの上記第１コンデンサ接続端子と接続して、主面側と裏面側での接続位置や接続数を変換する少なくとも１つの第１変換導体層と、上記第１変換導体層と絶縁しつつ上記特定層間に形成され、主面側で複数の上記主面側接続端子と接続し、裏面側で少なくとも１つの上記第２コンデンサ接続端子と接続して、主面側と裏面側での接続位置や接続数を変換する少なくとも１つの第２変換導体層と、を備え、上記第１変換導体層と上記第２変換導体層とは、交互に並ぶストライプ状パターン部分を有する配線基板である。
【０００５】
本発明の配線基板では、同じ特定層間に主面側と裏面側での接続位置や接続数変換する第１，第２変換導体層が形成されている。この第１変換導体層は、主面側で主面側接続端子と接続し、裏面側で第１コンデンサ接続端子と接続する。また、第２変換導体層は、主面側で主面側接続端子と接続し、裏面側で第２コンデンサ接続端子と接続する。このため、主面側接続端子と第１，第２コンデンサ接続端子との間の接続が容易にできる。従って、電子部品の端子とチップコンデンサの第１，第２端子との間の接続が容易にできる。
【０００６】
ところで、一般にＩＣチップなどの電子部品の接続端子やこれに対応する主面側接続端子のうち、チップコンデンサの第１端子に接続されるもの（例えば、電源電位に接続されるもの）と第２端子に接続されるもの（たとえば、接地電位に接続されるもの）とは近接して並ぶように設計・配置する場合が多い。
これに対し、本発明の配線基板では、第１変換導体層と第２変換導体層とがストライプ状パターン部分を有する。このストライプ状パターン部分では、第１変換導体層と第２変換導体層とが隣り合って並んでいるので、主面側接続端子が接続すべきチップコンデンサの端子（第１端子、第２端子のいずれか）に応じて、主面側接続端子から裏面側に向けてビアを用いて接続配線を延ばすと共に、必要に応じて絶縁層同士の層間において短い配線を形成するなどして目的の第１又は第２変換導体層に接続できるように位置を調整すれば良い。つまり、このストライプ状パターン部分では、主面側接続端子を、第１，第２変換導体層のいずれにも容易に接続でき、接続配線の設計が容易になる。
【０００７】
特に、チップコンデンサにおいてその第１端子及び第２端子が交互に配置されている場合には、ストライプ状パターン部分では、チップコンデンサの第１端子を第１変換導体層に、第２端子を第２変換導体層にそれぞれ容易に接続できるので、接続配線設計が容易になる。しかも、チップコンデンサの第１端子及び第２端子を交互に配置すると、インダクタンスを抑制できる点でも好ましい。チップコンデンサから出入りする電流の向きを互いに逆向きにすることでインダクタンスを低くできるからである。
【０００８】
なお、チップコンデンサとしては、配線基板に搭載できるものであればいずれのものでも良いが、例えば、積層セラミックタイプや、電解コンデンサタイプ、フィルムコンデンサタイプのものなどが挙げられる。特に、積層セラミックタイプのチップコンデンサは、周波数特性も良好である点、また、熱が掛かるなどしても特性が比較的安定である。
【０００９】
また、チップコンデンサの第１面に形成される第１，第２端子は、多数形成されるものが好ましい。多数形成することで第１，第２変換導体層と並列に接続ができるので、第１，第２変換導体層とチップコンデンサとの間の配線で生じる抵抗やインダクタンスをより一層低減することができるからである。従って、チップコンデンサの第１，第２端子は、第１面の周縁に形成されているものでも良いが、さらには第１面内に例えば格子状などに配置されているものが好ましい。
また、ある第１端子から見て、これに最も近接する端子が第２端子となるように、第１端子と第２端子とが交互に配置されているものがより好ましい。チップコンデンサからの電荷の充放電に際して第１端子を経由して流れる電流と第２端子を経由して流れる電流とは、その向きが逆向きとなるので、この部分でもインダクタンスを低減できるからである。
【００１０】
さらに、配線基板としては、エポキシ樹脂、ポリイミド樹脂、ＢＴ樹脂、ＰＰＥ樹脂などの樹脂や、これらの樹脂とガラス繊維やポリエステル繊維などの繊維との複合材料、三次元網目構造のフッ素樹脂にエポキシ樹脂などを含浸させた樹脂複合材料を用いたものが挙げられる。さらに、アルミナ、ムライト、窒化アルミニウム、ガラスセラミックなどからなるセラミック基板、セラミック基板とこれらの樹脂や複合材料とを組み合わせたものなどが挙げられる。
また、主面側接続端子や第１，第２コンデンサ接続端子の周囲には、相互間の絶縁を確実にし、ハンダ等の濡れ拡がりを防止するためソルダーレジスト層を形成することもできる。
【００１１】
さらに、上記配線基板であって、前記特定層間として、前記絶縁層同士の層間のうち前記第１コンデンサ接続端子及び第２コンデンサ接続端子に最も近い層間を選択し、前記主面側接続端子のうち前記第１変換導体層及び第２変換導体層のいずれかに接続する主面側接続端子の数が、前記第１変換導体層に接続する前記第１コンデンサ接続端子の数と前記第２変換導体層に接続する前記第２コンデンサ接続端子の数の和よりも多い配線基板とすると良い。
【００１２】
主面側接続端子と第１，第２コンデンサ接続端子（チップコンデンサの第１，第２端子）とを結ぶ接続配線は、並列な経路が多いほど、抵抗値やインダクタンスを抑えることができる。従って、第１，第２変換導体層から見て、これらに接続する主面側接続端子の数と第１，第２コンデンサ接続端子の数（第１コンデンサ接続端子と第２コンデンサ接続端子の数の和）を比較し、数の少ない側の接続配線を短くする方が抵抗やインダクタンスに関して有利となる。従って、第１コンデンサ接続端子及び第２コンデンサ接続端子の数よりも、主面側接続端子のうち第１変換導体層及び第２変換導体層に接続する数の方が多い場合には、第１，第２変換導体層をできるだけ第１，第２コンデンサ接続端子近く、つまりチップコンデンサの近くに配置するのが好ましくなる。
【００１３】
本発明では、特定層間として、絶縁層同士の層間のうち第１コンデンサ接続端子及び第２コンデンサ接続端子に最も近い層間を選択しているので、第１，第２変換導体層と、第１，第２コンデンサ接続端子とは最も接近して配置されていることになる。従って、主面側接続端子とチップコンデンサの第１，第２端子との間の抵抗やインダクタンスを小さくすることができる。
なお、高集積のＩＣチップを搭載する配線基板の場合には、主面側接続端子の数が多くなることが多い。高集積のＩＣチップでは、多数の電源端子や接地端子を設けることが多いからである。従って、高集積のＩＣチップを搭載する場合に本発明を適用するのが好ましい。
【００１４】
さらに上記いずれかに記載の配線基板であって、前記第１変換導体層に裏面側から接続する前記第１コンデンサ接続端子の少なくとも一部は、接続する当該第１変換導体層を前記第１面側に投影した領域内に位置し、前記第１コンデンサ接続端子と前記第１変換導体層とは、前記絶縁層を貫通するビア導体によって接続され、前記第２変換導体層に裏面側から接続する前記第２コンデンサ接続端子の少なくとも一部は、接続する当該第２変換導体層を前記第１面側に投影した領域内に位置し、前記第２コンデンサ接続端子と前記第２変換導体層とは、前記絶縁層を貫通するビア導体によって接続されている配線基板とすると良い。
【００１５】
本発明の配線基板では、チップコンデンサのうち、第１変換導体層と接続する第１コンデンサ接続端子の少なくとも一部は、接続する当該第１変換導体層をチップコンデンサの第１面に投影した領域内に位置する。逆に、ある第１コンデンサ接続端子から見ると、これに接続する第１変換導体層が主面側まっすぐ上に位置することになる。そして、この第１コンデンサ接続端子と第１変換導体層とは、絶縁層間に形成される配線層よりも低抵抗、低インダクタンスとなるビア導体によって、具体的には、第１変換導体層から裏面側に向かって絶縁層を貫通して垂直に延びるビア導体によって接続されている。従って、この第１コンデンサ接続端子と第１変換導体層とは、低抵抗や低インダクタンスで接続することができる。
【００１６】
同様に、第２変換導体層に裏面側で接続する第２コンデンサ接続端子の少なくとも一部は、接続する当該第２変換導体層をチップコンデンサの第１面に投影した領域内に位置する。逆に、ある第２コンデンサ接続端子から見ると、これに接続する第２変換導体層が主面側まっすぐ上に位置することになる。そして、この第２コンデンサ接続端子と第２変換導体層とは、第２変換導体層から裏面側に向かって絶縁層を貫通して垂直に延びるビア導体によって、接続されている。従って、この第２コンデンサ接続端子と第２変換導体層も、低抵抗や低インダクタンスで接続することができる。
【００１７】
さらに他の解決手段は、主面と裏面とを有する配線基板であって、上記主面側に形成され、この主面上に搭載する電子部品の端子とそれぞれ接続可能な複数の主面側接続端子と、上記裏面側に搭載されており、コンデンサを構成する一方の電極及び他方の電極を備えるチップコンデンサであって、上記主面側を向く第１面、上記第１面に形成され、上記一方の電極と接続する少なくとも１つの第１端子、及び、上記第１面に形成され、上記他方の電極と接続する少なくとも１つの第２端子、を有する少なくとも１つのチップコンデンサと、上記主面側接続端子と上記チップコンデンサの第１端子及び第２端子との間に介在する少なくとも１つの絶縁層と、上記絶縁層のうち最も裏面側に位置する最裏面側絶縁層の裏面に形成され、主面側で複数の上記主面側接続端子と接続し、裏面側で少なくとも１つの上記第１端子と直接または通電接続材を介して接続して、主面側と裏面側での接続位置や接続数を変換する少なくとも１つの第１変換導体層と、上記第１変換導体層と絶縁しつつ上記最裏面側絶縁層の裏面側に形成され、主面側で複数の上記主面側接続端子と接続し、裏面側で少なくとも１つの上記第２端子と直接または上記通電接続材を介して接続して、主面側と裏面側での接続位置や接続数を変換する少なくとも１つの第２変換導体層と、を備え、上記第１変換導体層と上記第２変換導体層とは、交互に並ぶストライプ状パターン部分を有する配線基板である。
【００１８】
本発明の配線基板では、最裏面側絶縁層の裏面に、主面側と裏面側での接続位置や接続数を変換する第１，第２変換導体層が形成されている。この第１変換導体層は、主面側で主面側接続端子と接続し、裏面側でチップコンデンサの第１端子と接続する。また、第２変換導体層は、主面側で主面側接続端子と接続し、裏面側でチップコンデンサの第２端子と接続する。このため、主面側接続端子、従って電子部品の端子とチップコンデンサの第１，第２端子との間の接続が容易にできる。
しかも、第１，第２変換導体層は、主面側接続端子とチップコンデンサの第１端子及び第２端子との間の絶縁層のうち最も裏面側に位置する最裏面側絶縁層の裏面に形成されている。このため、チップコンデンサの第１，第２端子と第１，第２変換導体層とが最も近くなるので、この間に生じる抵抗やインダクタンスを最も小さくすることができる。
さらに、第１，第２変換導体層は、ビア導体等を介さず、チップコンデンサの第１，第２端子と直接または通電接続材を介して接続している。従って、チップコンデンサの第１，第２端子と第１，第２変換導体層との接続によって生じる抵抗やインダクタンスを最も小さくすることができる。
【００１９】
ところで、一般にＩＣチップなどの電子部品の接続端子やこれに対応する主面側接続端子のうち、チップコンデンサの第１端子に接続されるもの（例えば、電源電位に接続されるもの）と第２端子に接続されるもの（たとえば、接地電位に接続されるもの）とは近接して並ぶように設計・配置する場合が多い。
これに対し、本発明の配線基板では、第１変換導体層と第２変換導体層とがストライプ状パターン部分を有する。このストライプ状パターン部分では、第１変換導体層と第２変換導体層とが隣り合って並んでいるので、主面側接続端子が接続すべきチップコンデンサの端子（第１端子、第２端子のいずれか）に応じて、主面側接続端子から裏面側に向けてビアを用いて接続配線を延ばすと共に、必要に応じて絶縁層同士の層間において短い配線を形成するなどして目的の第１又は第２変換導体層に接続できるように位置を調整すれば 良い。つまり、このストライプ状パターン部分では、主面側接続端子を、第１，第２変換導体層のいずれにも容易に接続でき、接続配線の設計が容易になる。
【００２０】
特に、チップコンデンサにおいてその第１端子及び第２端子が交互に配置されている場合には、ストライプ状パターン部分では、チップコンデンサの第１端子を第１変換導体層に、第２端子を第２変換導体層にそれぞれ容易に接続できるので、接続配線設計が容易になる。しかも、チップコンデンサの第１端子及び第２端子を交互に配置すると、インダクタンスを抑制できる点でも好ましい。チップコンデンサから出入りする電流の向きを互いに逆向きにすることでインダクタンスを低くできるからである。
【００２１】
なお、通電接続材としては、ハンダ、導電性接着剤などが挙げられる。ハンダとしては、配線基板や第１，第２端子等の材質を考慮して選択すれば良く、例えば、Ｐｂ−Ｓｎ系、Ｓｎ−Ｓｂ系などのハンダが挙げられる。また、導電性接着材としては、例えば、エポキシ樹脂などの樹脂に、カーボン粉末や銀、銅、ニッケルなどの金属粉末、これらの金属で被覆した樹脂粒子あるいはガラス粒子などからなる導線性のフィラーを分散して導電性を付与したものが挙げられる。
【００２２】
さらに、上記配線基板であって、前記主面側接続端子のうち前記第１変換導体層及び第２変換導体層のいずれかに接続する主面側接続端子の数が、前記第１変換導体層に接続する前記第１端子の数と前記第２変換導体層に接続する前記第２端子の数の和よりも多い配線基板とすると良い。
【００２３】
主面側接続端子とチップコンデンサの第１，第２端子とを結ぶ接続配線は、並列な経路が多いほど、抵抗値やインダクタンスを抑えることができる。従って、第１，第２変換導体層から見て、これらに接続する主面側接続端子の数と第１，端子と第２端子の数の和を比較し、数の少ない側の接続配線を短くする方が抵抗やインダクタンスに関して有利となる。従って、第１端子及び第２端子の数よりも、主面側接続端子のうち第１変換導体層及び第２変換導体層に接続する数の方が多い場合には、第１，第２変換導体層をできるだけ第１，第２端子近く、つまりチップコンデンサの近くに配置するのが好ましくなる。
【００２４】
本発明では、前記したように第１，第２変換導体層が最裏面側絶縁層の裏面に形成され、チップコンデンサの第１，第２端子と直接または接続材を介して接続しているので、第１，第２変換導体層とチップコンデンサの第１，第２端子とは特に近い位置に配置されていることになる。従って、主面側接続端子とチップコンデンサの第１，第２端子との間の抵抗やインダクタンスを特に小さくすることができる。
なお、高集積のＩＣチップを搭載する配線基板の場合には、主面側接続端子の数が多くなることが多い。高集積のＩＣチップでは、多数の電源端子や接地端子を設けることが多いからである。従って、高集積のＩＣチップを搭載する場合に本発明を適用するのが好ましい。
【００２５】
さらに、上記配線基板であって、前記第１変換導体層と前記第２変換導体層とは、前記ストライプ状パターン部分において、前記チップコンデンサの充放電の際に流れる電流の向きが互いに逆向きとなる逆向き電流部分を有する配線基板とすると良い。
【００２６】
本発明の配線基板では、逆向き電流部分有するので、この逆向き電流部分でチップコンデンサの充放電の際に流れる電流の向きが互いに逆向きとなり、互いに磁界を打ち消しあう（負の相互インダクタンスを生じる）。従って、この部分でインダクタンスを更に抑制し、全体としてもよりインダクタンスを低くすることができる。
【００２７】
さらに、上記いずれかに記載の配線基板であって、前記絶縁層より前記裏面側に位置し、上記裏面側に開口する凹部の壁面を構成する凹周囲部を有し、前記第１コンデンサ端子と前記第２コンデンサ端子とは、上記凹部の底面に形成され、前記チップコンデンサは、上記凹部の底面と上記チップコンデンサの前記第１面とが対向して、上記凹部内に搭載されている配線基板とすると良い。
【００２８】
本発明の配線基板では、第１面に第１端子及び第２端子を有するチップコンデンサを、凹部内に搭載する。従って、配線基板の主面上に搭載する電子部品とチップコンデンサとが凹部の底面を挟んで略対向するように搭載される。このため、凹部が形成されていない両面積層配線基板と比較して、配線基板の主面側接続端子とチップコンデンサの第１端子及び第２端子との距離を短くし、さらには、主面上に搭載する電子部品とチップコンデンサとの距離を短くすることができる。
従って、凹部が形成されていない両面積層配線基板と比較して、短い経路で配線基板の主面側接続端子とコンデンサの第１端子及び第２端子とを接続することが可能になり、これらの経路で発生する抵抗成分やインダクタンス成分を抑制できる。
【００２９】
さらに、上記配線基板であって、前記主面側に位置する第１コア部とこれより前記裏面側に位置する第２コア部とを含むコア基板であって、上記第１コア部は前記絶縁層に含まれ、上記第２コア部は前記凹周囲部に含まれるコア基板を有し、上記絶縁層は、最も前記裏面側に位置する上記第１コア部と、これより主面側に積層されてなる１または複数の樹脂絶縁層とからなり、前記凹周囲部は、上記第２コア部を含み、上記第２コア部の上記裏面側に裏面絶縁層を有さないか、または上記樹脂絶縁層より少ない層数の上記裏面絶縁層を有する配線基板とすると良い。
【００３０】
本発明の配線基板は、第１コア部の主面側つまりコア基板の主面側に１または複数の樹脂絶縁層を積層する一方、第２コア部の裏面側つまりコア基板の裏面側には裏面絶縁層が無いか、樹脂絶縁層より少ない裏面絶縁層を有する配線基板である。このため、この配線基板は、両面積層配線基板と比較して裏面絶縁層を無くし、あるいは少なくできた分、安価である。
【００３１】
【発明の実施の形態】
（実施形態１）
本発明の第１の実施形態を、図１〜図７を参照しつつ説明する。図１，図６に示す配線基板１００は、配線基板本体１０１とこの裏面１０１ｃ側に搭載されたチップコンデンサ１６０とからなる。配線基板１０１は、コア基板１１０と、その上下にそれぞれ積層されたエポキシ樹脂からなる主面側樹脂絶縁層１２１及びソルダーレジスト層１２２、裏面側樹脂絶縁層１４１及びソルダーレジスト層１４２を有する。配線基板本体１０１の主面１０１ｂの中央部には、バンプ１２９が多数形成され、破線で示すＩＣチップ１０の下面１１に多数形成された接続端子１２とそれぞれフリップチップ接続可能とされている。また、裏面１０１ｃでは、その略中央部分にコンデンサ接続パッド１４９（第１，第２コンデンサ接続パッド１４９ｐ，１４９ｇ）が多数形成され、このコンデンサ接続パッド１４９にハンダ１６９を用いてチップコンデンサ１６０が多数搭載されている。さらに裏面１０１ｃの周縁部分には、図示しないマザーボードなどの他の配線基板に多数形成された接続端子とそれぞれ接続可能な接続パッド１４８が形成されている。
【００３２】
コア基板１１０は、３１ｍｍ×３１ｍｍの矩形板状で、厚さ１．０ｍｍのガラス−エポキシ樹脂複合材料からなるコア基板本体１１１を有している。その上面１１１ｂと下面１１１ｃとの間には、これを貫通する多数のスルーホール用貫通孔１１１ｈが穿孔されている。このスルーホール貫通孔１１１ｈ内には、公知のスルーホール導体１１２，１１３が形成されている。
主面１０１ｂ側に形成されたバンプ１２９は、ソルダーレジスト層１２２に開口するパッド１２８、及び主面側樹脂絶縁層１２１を貫通するビア導体１２７を通じて、コア基板本体１１１の上面１１１ｂ（コア基板本体１１１と主面側樹脂絶縁層１２１との層間１５１）に形成された配線層１２５，１２６に接続している。
【００３３】
具体的には、概略周縁部分に位置するバンプ１２９は、パッド１２８、ビア導体１２７を通じて配線層１２５に接続し、それぞれ周縁側（図１，図６中、右または左方向）にファンアウトして周縁部分に位置するスルーホール導体１１２に接続する。さらに、裏面１１１ｃ（コア基板本体１１１と裏面側樹脂絶縁層１４１との層間１５２）に形成された配線層１４５、裏面側樹脂絶縁層１４１を貫通するビア導体１４７を通じてソルダーレジスト層１４２から露出する接続パッド１４８に接続している。これらは、例えば、主として信号用配線として使用されるが、＋の電源電位及び接地電位を供給する電源配線として用いることもある。
なお、ビア導体１４７に発生する抵抗やインダクタンスを下げるため、複数のビア導体１４７で裏面側樹脂絶縁層１４１と接続パッド１４８とを接続するのが好ましい。
【００３４】
一方、概略中央部分に位置するバンプ１２９は、パッド１２８、ビア導体１２７を通じて、ファンアウトすることなく層間１５１に形成された配線層１２６で位置を調整し、あるいは複数のバンプ１２９からの配線（ビア導体１２７）を纏めた上、つまり並列接続した上、中央部分に位置するスルーホール導体１１３に接続する。バンプ１２９同士の間隔（例えば、最小１５０μｍ）に比して、スルーホール導体１１３同士の間隔が大きい（例えば、最小６００μｍ）場合にこのようにすると良い。
さらにコア基板１１１の下面１１１ｃ（層間１５２）に形成され、変換導体層１４６に接続し、裏面側樹脂絶縁層１４１を貫通するビア導体１４７を通じてソルダーレジスト層１４２から露出するコンデンサ接続パッド１４９に接続している。従って、コンデンサ１６０の電極１６２（１６２ｂ，１６２ｃ）とバンプ１２９とが接続される。
【００３５】
なお、図１の左端に示すように、裏面１０１ｃの周縁に位置する接続パッド１４８のうち或るものは、ビア導体１４７を通じて変換導体層１４６に接続しており、このような経路によって、＋の電源電位及び接地電位が中央部分に位置するバンプ１２９及びチップコンデンサ１６０にそれぞれ供給される。あるいは、接続パッド１４８、ビア導体１４７、配線層１４５、スルーホール導体１１２、及び配線層１２５，１２６を経由して、＋の電源電位及び接地電位を、中央部分に位置するバンプ１２９及びチップコンデンサ１６０に供給することもできる。
【００３６】
この変換導体層１４６は、後述するように（図４参照）、＋の電源電位（共通第１電位）に接続される第１変換導体層１４６ｐと、接地電位（共通第２電位）に接続される第２変換導体層１４６ｇとが、ストライプ状に交互に配置されたパターンとされたものである。
【００３７】
裏面１０１ｃに搭載されたチップコンデンサ１６０は、図１下方の拡大図、図２、及び図３に示すように、ＢａＴｉＯ３系の高誘電体セラミックからなる積層セラミックコンデンサである。このうちコンデンサ本体１６１は、略直方形状（３．２×１．６×０．８ｍｍ）であり、配線基板本体１０１の主面１０１ｂ側を向くコンデンサ上面（第１面）１６０ｕである上面１６１ｕ、下面１１０ｂ側を向くコンデンサ下面１６０ｖである下面１６１ｖ、及び４つの側面１６１ｓ（１６１ｓ１，１６１ｓ２，１６１ｓ３，１６１ｓ４）を有している（図２，図３参照）。
【００３８】
図１下方の拡大図に示すように、その内部には、一方の電極層１６１ｅと他方の電極層１６１ｆとが、セラミック高誘電体層１６１ｃを介して交互に、上面１６１ｕに平行に（側面１６１ｓに垂直に）、従って、主面１０１ｂに平行に多数積層されている。これらの電極層１６１ｅ，１６１ｆはニッケル（Ｎｉ）からなる。各電極層１６１ｅ，１６１ｆの一部が、それぞれ第１側面１６１ｓ１及び第３側面１６１ｓ３に引き出されて、Ｃｕからなる端子１６２の側面部１６４に接続している。具体的には一方の電極層１６１ｅが一方の側面部１６４ｂに、他方の電極層１６１ｆが他方の側面部１６４ｃに接続している。
【００３９】
端子１６２ｂ，１６２ｃは、それぞれ第１側面１６１ｓ１上、及び第３側面１６１ｓ３上に位置する側面部１６４ｂ，１６４ｃを有するほか、上面１６１ｕに上面部１６３ｂ，１６３ｃを、下面１６１ｖに下面部１６５ｂ，１６５ｃをそれぞれ有している。従って、端子１６２ｂ，１６２ｃは、この上面部１６３ｂ，１６３ｃから上面１６１ｕの周縁を越えて、側面１６１ｓを上面１６１ｕ（つまり主面１０１ｂ側）から下面１６１ｖ（つまり裏面１０１ｃ側）に向かって延び（側面部１６４ｂ，１６４ｃ）、さらに、下面１６１ｖの周縁を越えて下面部１６５ｂ，１６５ｃに接続して、略コ字形状となっている。
【００４０】
本実施形態のチップコンデンサ１６０では、第１側面１６１ｓ１とこれに対向する第３側面１６１ｓ３に、それぞれ４つの端子１６２が形成されており、第２側面１６１ｓ２及び第４側面１６１ｓ４には端子１６２は形成されていない。また、図２に示すように、１つのチップコンデンサ１６０について、第１側面１６１ｓ１から時計回りに第２側面１６１ｓ２、第３側面１６１ｓ３、第４側面１６１ｓ４の順に見ると、端子１６２ｂ，１６２ｃ、従って、その上面部１６３ｂ，１６３ｃが交互に並んで配置されている。つまり、後述するように、電極層１６１ｅ，１６１ｆのいずれか一方（本実施形態では１６１ｅ）を＋の電源電位（図２に「＋」で示す）に、他方（本実施形態では１６１ｆ）を接地電位（図２に「Ｇ」で示す）にすると、「＋」で示す電源電位に接続する端子１６２ｂ（上面部１６３ｂ）と、「Ｇ」で示す接地電位に接続する端子１６２ｃ（上面部１６３ｃ）とが交互に並ぶ構造とされている。
【００４１】
さらに、チップコンデンサ１６０は、図２及び図３に示すように、隣り合うチップコンデンサ１６０の第１側面１６１ｓ１と第３側面１６１ｓ３同士、及び第２側面１６１ｓ２と第４側面１６１ｓ４同士が対向するように、主面１１０ｂから見て、縦横格子状に配置されている。このため、電源電位と接地電位との各チップコンデンサ１６０への接続を考慮することにより、図２に示すように、隣り合って対向する端子１６２の側面部１６４同士を、別の電位にする、つまり図３に示すように、一方のコンデンサの電源電位とした側面部１６４ｂと、他方のコンデンサの接地電位とした側面端子１６４ｃとが隣り合わせとなるように配置している。
【００４２】
ところで、このチップコンデンサ１６０について充放電させると、図１及び図３に矢印で示すように、端子１６２の側面部１６４に電流が流れる。この電流によって、側面１６１ｓ１などを上下方向に延びる側面部１６４には、インダクタンスが発生する。なお、図中の矢印は各チップコンデンサ１６０に充電したときの電流の方向を示す。放電の場合にはこの逆になることは言うまでもない。
１つのチップコンデンサ１６０についてみると、隣り合う側面部１６４相互の関係では、接続される電位が異なるので、充放電の際に流れる電流の向きが逆になる。従って、このように隣り合う側面部１６４に接続する電位が異なるように配置することで、両者の結合によって発生する相互インダクタンスの分だけ、側面部１６４（端子１６２）のインダクタンスを減少させることができる。
【００４３】
しかも、隣り合った２つのチップコンデンサ１６０同士についてみると、隣り合って対向する側面部１６４同士の関係でも、接続される電位が異なるので、充放電の際に流れる電流の向きが逆になる。従って、ここでも両者の結合によって発生する相互インダクタンスの分だけ、自己インダクタンスを減少させることができる。従って、全体としてさらにインダクタンスを低下させることができる。
【００４４】
その上、本実施形態では、図２に示すように、チップコンデンサ１６０内で隣り合う側面部１６４同士の間隔（ピッチ）Ｐ１＝０．８ｍｍよりも、隣り合うチップコンデンサ１６０同士の隣り合って対向する側面部１６４同士の間隔（ピッチ）Ｐ２＝０．４ｍｍの方が小さくされている。このため、隣り合って対向する側面部１６４同士の結合が大きくなり、インダクタンスをより小さくすることができる。
なお、チップコンデンサ１６０同士の間には空隙が保たれ、コンデンサ接続パッド１４９同士の間には、ソルダーレジスト層１４２が介在しているので、側面部１６４同士の絶縁は保たれている。
【００４５】
更に、本実施形態の配線基板本体１０１では、図１に示すように、コア基板本体１１１と裏面側樹脂絶縁層１４１との層間１５２に変換導体層１４６が形成されている。この変換導体層１４６とチップコンデンサ１６０の端子１６２ｂ，１６２ｃ、特にその上面部１６３ｂ，１６３ｃ、さらにスルーホール導体１１３との関係について、図４，図５，図６を参照して説明する。
【００４６】
図４は、図１，図６におけるＭ−Ｍ’断面において、主面側から裏面側樹脂絶縁層１４１、ソルダーレジスト層１４２、コンデンサ接続パッド１４９等を透視して（あるいは除いて）チップコンデンサ１１３を見た図、従って、図１におけるＮ−Ｎ’断面において、主面１０１ｂ側から上面１６０ｕに変換導体層１４６を投影した状態を示す図である。変換導体層１４６には、第１変換導体層１４６ｐと第２変換導体層１４６ｇとが含まれ、図４においてハッチングを異ならせて示すように、第１変換導体層１４６ｐ及び第２変換導体層１４６ｇは、いずれも帯状にされ、しかも、交互に並ぶストライプ状パターンとして配置されている。
【００４７】
しかも、第１変換導体層１４６ｐはチップコンデンサ１６０の端子１６２（上面部１６３）のうち、＋の電源電位に接続される端子１６２ｂ（上面部１６３ｂ）の上方（主面１０１ｂ側）に位置し、第２変換導体層１４６ｇは、接地電位に接続される端子１６２ｃ（上面部１６３ｃ）の上方（主面１０１ｂ側）に位置している。従って、第１変換導体層１４６ｐとその下方（裏面１０１ｃ側）に位置するチップコンデンサ１６０の端子１６２ｂ（上面部１６３ｂ）とは、裏面側樹脂絶縁層１４１を貫通するごく短いビア導体１４７及び第１コンデンサ接続パッド１４９ｐで接続することで足りる（図１参照）。
同様に、第２変換導体層１４６ｇとその下方に位置する端子１６２ｃ（上面部１６３ｃ）とも、裏面側樹脂絶縁層１４１を貫通するごく短いビア導体１４７及び第２コンデンサ接続パッド１４９ｇで接続すれば足りる。
このため、変換導体層１４６とコンデンサ１６０の端子１６２（上面部１６３）との間に生じる抵抗やインダクタンスは低く抑えることができる。
【００４８】
次いで、図５を参照して、変換導体層１４６とそれより主面側に位置するスルーホール導体１１３との接続関係について説明する。図５は、図４において、さらにストライプ状に配置された第１，第２変換導体層１４６ｐ，１４６ｇに主面側から接続するスルーホール導体１１３の接続位置を重ねて表示したものである。本図において、第１変換導体層１４６ｐに接続するスルーホール導体１１３ｐの位置を○（マル）にｐの記号で表し、第２変換導体層１４６ｇに接続するスルーホール導体１１３ｇの位置を○にｇの記号で表している。図５から容易に理解できるように、本実施形態では、スルーホール導体１１３ｐ，１１３ｇは、ちょうど端子１６２ｂ，１６２ｃ（上面部１６３ｂ，１６３ｃ）の上方（主面１０１ｂ側）でそれぞれ第１，第２変換導体層１４６ｐ，１４６ｇに接続するものがある。なお、一部では上面部１６３ｂ，１６３ｃの上方で接続しない部位もある。図５におけるＸ−Ｘ’断面は、図１に示す断面図に相当する。
【００４９】
さらにそのほか、チップコンデンサ１６０内の２つの端子１６２ｂ（上面部１６３ｂ）の間を架け渡す第１変換導体層１４６ｐの間の部分、具体的には、チップコンデンサ１６０を平面視縦長に見たときの中心線上で、中間接続スルーホール導体１１３ｐｍが、第１変換導体層１４６ｐに接続している。また同様に、チップコンデンサ１６０の２つの端子１６２ｃ（上面部１６３ｃ）の間を架け渡す第２変換導体層１４６ｇの間の部分、具体的には、チップコンデンサ１６０を平面視縦長に見たときの中心線上でも、中間接続スルーホール導体１１３ｇｍが、第２変換導体層１４６ｇに接続している。なお、図５におけるＹ−Ｙ’断面が、図６に示す断面図に相当する。
【００５０】
このように、第１変換導体層１４６ｐ及び第２変換導体層１４６ｇをストライプ状に交互に配置しているので、バンプ１２９からパッド１２８、ビア導体１２７、配線層１２６及びスルーホール導体１１３を通じて変換導体層１２６に接続するにあたり、短い配線層１２６によってその位置を調整すれば足りるので接続が容易である。このため、このスルーホール導体１１３、配線層１２６及びビア導体１２７、及びパッド１２８を通じて、バンプ１２９に＋の電源電位及び接地電位のいずれをも容易に引き出すことができるとともに、チップコンデンサ１６０と短い距離で接続することができる。
しかも、第１，第２変換導体層１４６ｐ，１４６ｇはいずれも、コア基板本体１１１と裏面側樹脂絶縁層１４１との層間１５２に形成されているので、２層のベタ状（平板状）の変換導体層を用いた場合に比して、必要となる層間の数が少なくなるから、配線基板本体１０１における樹脂絶縁層を１層分少なくできる。
【００５１】
さらに、図７に示すように、この配線基板１００において、チップコンデンサ１６０を放電させる場合を考える。即ち、チップコンデンサ１６０の電源電位の端子１６２ｂ（上面部１６３ｂ）から、第１変換導体層１６２ｐ及びスルーホール導体１１３ｐを通じて、ＩＣチップ１０に電流を流し、その帰路として、ＩＣチップ１０から、スルーホール導体１１３ｇ、第２変換導体層１４６ｇを通じて、チップコンデンサ１６０の接地電位の端子１６２ｃ（上面部１６３ｃ）へ電流を流す場合を考える。この場合において、第１変換導体層１４６ｐから中間接続スルーホール導体１１３ｐｍに流れ込む電流、及び中間接続スルーホール導体１１３ｇｍから第２変換導体層１４６ｇに流れ出る電流を矢印で示す。
【００５２】
すると、図７において一点鎖線で囲む逆向き電流部分４１においては、第１変換導体層１４６ｐを流れる電流の向きと第２変換導体層１４６ｇを流れる電流の向きとが逆向きになる。従って、この部分では相互インダクタンスが負となり、この部分でのインダクタンスを抑制できるから、変換導体層１４６、さらには、配線基板１００（配線基板本体１０１）全体に生じるインダクタンスをより低減することができることが判る。
【００５３】
さらに、本実施形態では、図１及び図６から容易に理解できるように、主面側から変換導体層１４６に接続するスルーホール導体１１３の数の方が、さらにはこれらに接続するバンプ１２９の数の方が、裏面側から変換層体層１４６に接続するビア導体１４７の数よりも多い。従って、変換導体層１４６を層間１５２に設けたことにより、変換導体層を他の層間１５１に設けた場合よりも、全体として、チップコンデンサ１６０とバンプ１２９との間に生じる抵抗やインダクタンスを低く抑えることができる。
【００５４】
次いで、本実施形態の配線基板１００の製造方法について説明する。本実施形態の配線基板１００は、樹脂配線基板の公知のビルドアップ製法によって形成すればよい。
例えば、まず、ガラス−エポキシ樹脂複合材料からなり、上面１１１ｂと下面１１１ｃとの間を貫通する多数の貫通孔１１１ｈを有するコア基板本体１１１を用意する。これらの貫通孔１１１ｈは、例えば、ドリル、レーザ等によって穿孔する。
その後、公知のパネルメッキ法によりコア基板本体１１１にＣｕメッキを施し、エッチングにより所定のパターンを形成した後、貫通孔１１１ｈ内に樹脂１１２ｒを充填する。さらにメッキを施して、貫通孔１１１Ｈ内にスルーホール導体１１２，１１３を形成するとともに、コア基板本体の上面１１１ｂ及び下面１１１ｃに所定パターンの配線層１２５，１２６，１４５、変換導体層１４６をそれぞれ形成する。
【００５５】
次いで、公知のビルドアップ絶縁層形成手法により、主面側及び裏面側樹脂絶縁層１２１，１４１を形成し、さらにこれらをそれぞれ貫通するビア導体１２７，１４７、及びパッド１２８、接続パッド１４８、コンデンサ接続パッド１４９をそれぞれ形成する。さらに、不要部分を覆うようにして、ソルダーレジスト層１２２，１４２を形成して配線基板本体１０１が完成する。
その後は、コンデンサ接続パッド１４９に予めハンダペーストを塗布した上で、チップコンデンサ１６０を裏面１０１ｃに搭載し、リフローしてチップコンデンサ１６０の端子１６２（主に上面部１６３）とコンデンサ接続パッド１４９とをハンダ１６９を介して接続する。さらに、パッド１２８にハンダペーストを塗布し、ハンダ１６９の溶融しない温度でリフローして、バンプ１２９を形成する。このようにして、配線基板１００が完成する。
【００５６】
この配線基板１００は、上記のようにチップコンデンサ１６０を裏面１０１ｃに多数搭載しているため、ノイズを確実に除去できる上、複数のチップコンデンサ１６０を並列に接続しているので、搭載するコンデンサ全体としてのインダクタンスも低減させることができる。しかも、各チップコンデンサ１６０について見ると、隣り合って対向する端子１６２同士の極性が異なり、流れる電流の向きが逆向きになる。このため、インダクタンスをさらに減少させることができ、より一層、低インダクタンスでＩＣチップ１０とコンデンサ１６０とを接続することができる。
【００５７】
また、チップコンデンサ１６０の端子１６２には、上面部１６３ｂ，１６３ｃを形成しているので、配線基板本体１０１の裏面１０１ｃ側に形成したコンデンサ接続パッド１４９と端子１６２（上面部１６３ｂ，１６３ｃ）との接続が容易になる。しかも、変換導体層として、第１変換導体層１４６ｐと第２変換導体層１４６ｇとを同じ層間１５２に形成しているので、樹脂絶縁層の数を減らすことができている。従って、コストダウンを図ることができる。
【００５８】
（変形形態１）
上記実施形態における変換導体層１４６は、図４等に示すように、若干ジグザグに蛇行しているが、大略まっすぐな帯状の第１，第２変換導体層１４６ｐ，１４６ｇが交互に並んだストライプ状パターンとしたが、他のストライプ状パターンによっても良い。
【００５９】
例えば、図８に、本変形形態１の第１，第２変換導体層２４６ｐ，２４６ｇと、チップコンデンサ１６０の端子１６２の上面部１６３ｂ，１６３ｃとの関係を示す。この変形形態では、図８から容易に理解できるように、第１，第２変換導体層２４６ｐ，２４６ｇがそれぞれジグザグ帯状にされ、しかも、第１，第２変換導体層２４６ｐ，２４６ｇが交互に並んだストライプ状パターンとされている。
変換導体層２４６をこのようなパターンとしても、実施形態１と同じく、チップコンデンサ１６０の上面部１６３ｂ，１６３ｃが、それぞれ第１，第２変換導体層２４６ｐ，２４６ｇの下方（裏面側）に位置しており、実施形態１と同様、ごく短いビア導体１４７及びコンデンサ接続パッド１４９で互いに接続することができる。また、この変換導体層２４６の主面側においても、スルーホール導体１１３と容易に接続することができる（図１参照）。
従って、変換導体層２４６によっても、チップコンデンサ１６０とバンプ１２９（ＩＣチップ１０の接続端子１２）とを、容易に接続することができる。
【００６０】
（変形形態２）
また、上記実施形態及び変形形態１では、チップコンデンサ１６０の４つ側面１６１ｓ１〜１６１ｓ４のうち、第１側面１６１ｓ１と第３側面１６１ｓ３に端子１６２が形成されたものを使用したが、他の形態のチップコンデンサを用いることもできる。
例えば、図９に示すように、本変形形態２で使用するチップコンデンサ３６０は、前記実施形態１のチップコンデンサ１６０と同じく、その第１側面３６１ｓ１と第３側面３６１ｓ３に端子３６２ｂ，３６２ｃ（上面部３６３ｂ，３６３ｃ）が形成されている他、さらに、第２側面３６１ｓ２と第４側面３６１ｓ４にも、それぞれ端子３６２（上面部３６３ｂｓ，３６３ｃｓ）が形成されている。
【００６１】
このようなチップコンデンサ３６０を用いた場合にも、この図９に示すように、ジグザグ帯状の第１，第２変換導体層３４６ｐ，３４６ｇを交互に並んだストライプ状に形成することにより、各上面部３６３ｂ，３６３ｃ（３６３ｂｓ，３６３ｃｓを含む）を、それぞれ第１，第２変換導体層３４６ｐ，３４６ｇの下方に位置させることができ、実施形態１と同様、ごく短いビア導体１４７で互いに接続することができる。また、この変換導体層３４６の主面側においても、スルーホール導体１１３と容易に接続することができる（図１参照）。
従って、変換導体層３４６により、チップコンデンサ３６０とバンプ１２９（ＩＣチップ１０の接続端子１２）とを、容易に接続することができる。
【００６２】
（変形形態３）
さらに、上記変形形態２におけるチップコンデンサ３６０を用いて、第１，第２変換導体層を他のストライプ状パターンとすることもできる。
例えば、図１０に、本変形形態３の第１，第２変換導体層４４６ｐ，４４６ｇと、チップコンデンサ３６０の端子３６２の上面部３６３ｂ，３６３ｃとの関係を示す。この変形形態３では、図１０から容易に理解できるように、第１，第２変換導体層４４６ｐ，４４６ｇがそれぞれほぼまっすぐな帯状で、しかも交互に並んだストライプ形状とされている。また、変形形態２と同じく、各上面部３６３ｂ，３６３ｃが、それぞれ第１，第２変換導体層４４６ｐ，４４６ｇの下方に位置しており、変形形態２と同様、ごく短いビア導体１４７で互いに接続することができる。また、この変換導体層４４６の主面側においても、スルーホール導体１１３と容易に接続することができる（図１参照）。
従って、変換導体層４４６によっても、チップコンデンサ３６０とバンプ１２９（ＩＣチップ１０の接続端子１２）とを、容易に接続することができる。
【００６３】
（変形形態４）
上記実施形態及び変形形態１〜３においては、チップコンデンサの端子１６２，３６２は、いずれも側面に形成され、上面に回り込んで形成された上面部１６３，３６３を有する形態であった。しかし、本件発明に使用できるチップコンデンサとしては、チップコンデンサの上面に端子が形成されて、上方（主面側）から接続できるものであれば良く、上面にバンプ状に端子が形成されたものでも良い。
例えば、図１１に示すように、本変形形態４で使用するチップコンデンサ５６０は、前記実施形態のチップコンデンサ１６０等とは異なり、その上面５６０ｕ（チップコンデンサ本体の上面５６１ｕ）に、縦横格子状に端子５６３が並んでいる。しかも、＋の電源電位に接続する第１端子５６３ｂと接地電位に接続する第２端子５６３ｃとが、交互に並ぶように配置されている。このようなチップコンデンサ５６０を用いた場合にも、この図１１に示すように、直線帯状の第１，第２変換導体層５４６ｐ，５４６ｇが交互に並んだストライプ形成とすることにより、各端子５６３ｂ，５６３ｃを、それぞれ第１，第２変換導体層５４６ｐ，５４６ｇの下方に位置させることができ、上記実施形態１等と同様、ごく短いビア導体１４７で互いに接続することができる。また、この変換導体層５４６の主面側においても、スルーホール導体１１３と容易に接続することができる（図１参照）。
従って、変換導体層５４６によっても、チップコンデンサ５６０とバンプ１２９（ＩＣチップ１０の接続端子１２）とを、容易に接続することができる。
【００６４】
（変形形態５）
さらに、上記変形形態４におけるチップコンデンサ５６０を用いて、第１，第２変換導体層を他のストライプ状パターンとすることもできる。
例えば、図１２に、本変形形態４の第１，第２変換導体層６４６ｐ，６４６ｇと、チップコンデンサ５６０の端子５６３ｂ，５６３ｃとの関係を示す。この変形形態５では、図１２から容易に理解できるように、第１，第２変換導体層６４６ｐ，６４６ｇは、それぞれジグザグ帯状で、しかも交互に並んだストライプ状パターンとされている。また、変形形態４と同じく、各端子５６３ｂ，５６３ｃが、それぞれ第１，第２変換導体層６４６ｐ，６４６ｇの下方に位置しており、変形形態４と同様、ごく短いビア導体１４７で互いに接続することができる。また、この変換導体層６４６の主面側においても、スルーホール導体１１３と容易に接続することができる（図１参照）。
従って、変換導体層６４６によっても、チップコンデンサ５６０とバンプ１２９（ＩＣチップ１０の接続端子１２）とを、容易に接続することができる。
【００６５】
（実施形態２）
次いで本発明の第２の実施形態について、図１３〜図１５を参照しつつ説明する。本実施形態の配線基板８００は、実施形態１にかかる配線基板１００とほぼ同様の構造を有している。但し、実施形態１の配線基板１００においては、ストライプ状パターンにされた変換導体層１４６（第１，第２変換導体層１４６ｐ，１４６ｇ）が、コア基板本体１１１と裏面側樹脂絶縁層１４１との層間１５２の形成されている。これに対し、本実施形態２では、変換導体層１４６とほぼ同形状の変換導体層８４９（第１，第２変換導体層８４９ｐ，８４９ｇ）が、裏面側樹脂絶縁層８４１の裏面８４１ｃ、つまり、裏面側樹脂絶縁層８４１とソルダーレジスト層８４２との層間８５４に形成されている点で異なる。従って、異なる部分を中心に説明し、同様な部分は省略または簡略化して説明する。
【００６６】
図１３、図１４に示す配線基板８００は、配線基板本体８０１とこの裏面８０１ｃ側に搭載された実施形態１と同様なチップコンデンサ１６０とからなる。配線基板８０１は、実施形態１と同じく、コア基板８１０と、その上下にそれぞれ積層された主面側樹脂絶縁層８２１及びソルダーレジスト層８２２、裏面側樹脂絶縁層８４１及びソルダーレジスト層８４２を有する。配線基板本体８０１の主面８０１ｂの中央部には、バンプ８２９が多数形成され、破線で示すＩＣチップ１０の下面１１に多数形成された接続端子１２とそれぞれフリップチップ接続可能とされている。また、図中裏面８０１ｃでは、その略中央部分にコンデンサ接続パッド８４９が多数形成され、これにハンダ８６９を用いてチップコンデンサ１６０が多数搭載されている。さらに裏面８０１ｃの周縁部分には、接続パッド８４８が形成されている。
【００６７】
実施形態１と同じく、コア基板８１０は、コア基板本体８１１を有し、その上面８１１ｂと下面８１１ｃとの間には、これを貫通する多数のスルーホール用貫通孔８１１ｈが穿孔され、この内には、公知のスルーホール導体８１２，８１３が形成されている。
また、バンプ８２９は、ソルダーレジスト層８２２に開口するパッド８２８、及び主面側樹脂絶縁層８２１を貫通するビア導体８２７を通じて、コア基板本体８１１の上面８１１ｂ（コア基板本体８１１と主面側樹脂絶縁層８２１との層間８５１）に形成された配線層８２５，８２６に接続している。
【００６８】
具体的には、概略周縁部分に位置するバンプ８２９は、パッド８２８、ビア導体８２７を通じて配線層８２５に接続し、それぞれ周縁側（図１３，図１４中、右または左方向）にファンアウトして周縁部分に位置するスルーホール導体８１２に接続する。さらに、裏面８１１ｃ（層間８５２）に形成された配線層８４５、裏面側樹脂絶縁層８４１を貫通するビア導体８４７を通じてソルダーレジスト層８４２から露出する接続パッド８４８に接続している。これらは、例えば、主として信号用配線として使用されるが、＋の電源電位及び接地電位を供給する電源配線として用いることもある。
【００６９】
一方、概略中央部分に位置するバンプ８２９は、パッド８２８、ビア導体７２７を通じて、ファンアウトすることなく層間８５１に形成された配線層８２６で位置を調整し、あるいは複数のバンプ８２９からの配線を纏めた上、つまり並列接続した上、中央部分に位置するスルーホール導体８１３に接続する。ここまでは実施形態１と同様である。
さらにこのスルーホール導体８１３は、コア基板８１１の下面８１１ｃ（層間８５２）に形成された配線層８４６に接続し、裏面側樹脂絶縁層８４１を貫通するビア導体８４７を通じて、裏面側樹脂絶縁層８４１の裏面８４１ｃ（層間８５４）に形成された変換導体層８４９に接続している。この変換導体層８４９の一部は、ソルダーレジスト層８４２から露出しており、この部分でチップコンデンサ１６０の端子１６２（１６２ｂ，１６２ｃ）とハンダ８６９によって接続する。つまり、変換導体層８４９は、バンプ８２９とチップコンデンサ１６０の端子１６２との間に介在する絶縁層（主面側樹脂絶縁層８２１、コア基板本体８１１、裏面側樹脂絶縁層８４１）のうち、最も裏面側に位置する裏面側樹脂絶縁層８４１の裏面８４１ｃに形成されている。
このようにして、チップコンデンサ１６０の電極１６２（１６２ｂ，１６２ｃ）とバンプ８２９とが接続される。
【００７０】
なお、図１３の左端に示すように、裏面８０１ｃの周縁に位置する接続パッド８４８の或るものは、裏面側樹脂絶縁層８４１の裏面８４１ｃにおいて、変換導体層８４９に接続しており、このような経路によって、＋の電源電位及び接地電位が中央部分に位置するバンプ８２９及びチップコンデンサ１６０にそれぞれ供給される。あるいは、接続パッド８４８、ビア導体８４７、配線層８４５、スルーホール導体８１２、及び配線層８２５，８２６を経由して、＋の電源電位及び接地電位を、中央部分に位置するバンプ８２９及びチップコンデンサ１６０に供給することもできる。
【００７１】
この変換導体層８４９は、図１５に示すように、実施形態１の変換導体層１４６とほぼ同様なパターンを有し、＋の電源電位（共通第１電位）に接続される第１変換導体層８４９ｐと、接地電位（共通第２電位）に接続される第２変換導体層８４９ｇとが、ストライプ状に交互に配置されたパターンとされたものである。但し、変換導体層８４９は、チップコンデンサ１６０の端子１６２（上面部１６３）の形状に合わせて接続を容易にするため、図４に示す変換導体層１４６に比して、三角形状の突起部分が形成されている点で異なる。
図１５は、図１３，図１４におけるＱ−Ｑ’断面において、主面側からソルダーレジスト層８４２、ハンダ８６９を透視して（あるいは除いて）チップコンデンサ１６０を見た図であり、変換導体層８４９とチップコンデンサ１６０の端子１６２ｂ，１６２ｃ（上面部１６３ｂ，１６３ｃ）との関係について示したものである。
【００７２】
図１５から容易に理解できるように、第１変換導体層８４９ｐはいずれも、チップコンデンサ１６０の端子１６２（上面部１６３）のうち、＋の電源電位に接続される端子１６２ｂ（上面部１６３ｂ）の上方（主面８０１ｂ側）に位置し、第２変換導体層８４９ｇのいずれも、接地電位に接続される端子１６２ｃ（上面部１６３ｃ）の上方（主面８０１ｂ側）に位置している。従って、第１変換導体層８４９ｐとその下方（裏面８０１ｃ側）に位置するチップコンデンサ１６０の端子１６２ｂ（上面部１６３ｂ）とは、ハンダ８６９で容易に接続することができる（図１３参照）。
同様に、第２変換導体層８４９ｇとその下方に位置する端子１６２ｃ（上面部１６３ｃ）とも、ハンダ８６９で容易に接続することができる。
このため、変換導体層８４９とコンデンサ１６０の端子１６２（上面部１６３）との間に生じる抵抗やインダクタンスは特に低く抑えることができる。
【００７３】
なお、変換導体層８４９とそれより主面側に位置するビア導体８４７との接続関係については、図５を参照して実施形態１において変換導体層１４６とスルーホール導体１１３の関係について説明したのと同様である。即ち、図５から容易に理解できるように、本実施形態２でも、ビア導体８４７ｐ，８４７ｇは、ちょうど端子８６２ｂ，８６２ｃ（上面部８６３ｂ，８６３ｃ）の上方（主面８０１ｂ側）でそれぞれ第１，第２変換導体層８４９ｐ，８４９ｇに接続するものがある。なお、一部では上面部８６３ｂ，８６３ｃの上方で接続しない部位もある。図５におけるＸ−Ｘ’断面は、図１３に示す断面図に相当する。また、図５では、変換導体層の形状として実施形態１の変換導体層１４６の形態を示したので、図１５に示す変換導体層８４９の形態と若干異なるように表現されている。
【００７４】
さらにそのほか、チップコンデンサ１６０内の２つの端子１６２ｂ（上面部１６３ｂ）の間を架け渡す第１変換導体層８４９ｐの間の部分、具体的には、チップコンデンサ１６０を平面視縦長に見たときの中心線上で、中間接続ビア導体８４７ｐｍが、第１変換導体層８４９ｐに接続している。また同様に、チップコンデンサ１６０の２つの端子１６２ｃ（上面部１６３ｃ）の間を架け渡す第２変換導体層８４９ｇの間の部分、具体的には、チップコンデンサ１６０を平面視縦長に見たときの中心線上でも、中間接続ビア導体８４７ｇｍが、第２変換導体層８４９ｇに接続している（図５参照）。
【００７５】
このように、第１変換導体層８４９ｐ及び第２変換導体層８４９ｇをストライプ状に交互に配置しているので、バンプ８２９からパッド８２８、ビア導体８２７、配線層８２６、スルーホール導体８１３、配線層８４６、ビア導体８４７を通じて変換導体層８４９に接続するにあたり、短い配線層８２６によってその位置を調整すれば足りるので接続が容易である。このため、これらを通じて、バンプ８２９に＋の電源電位及び接地電位のいずれをも容易に引き出すことができるとともに、チップコンデンサ１６０と短い距離で接続することができる。
しかも、第１，第２変換導体層８４９ｐ，８４９ｇはいずれも、裏面側樹脂絶縁層８４１の裏面８４１ｃに形成されているので、２層のベタ状（平板状）の変換導体層を用いた場合に比して、必要となる層間の数が少なくなるから、配線基板本体８０１における樹脂絶縁層を１層分少なくできる。
【００７６】
さらに、この配線基板８００において、チップコンデンサ１６０を充放電させる場合に変換導体層８４９を流れる電流についても、図７を参照して実施形態１において説明したのと同様である。即ち、この配線基板８００において、チップコンデンサ１６０を放電させる場合を考えると、図７において一点鎖線で囲む逆向き電流部分４１においては、第１変換導体層８４９ｐを流れる電流の向きと第２変換導体層８４９ｇを流れる電流の向きとが逆向きになる。従って、この部分では相互インダクタンスが負となり、この部分でのインダクタンスを抑制できるから、変換導体層８４９、さらには、配線基板８００（配線基板本体８０１）全体に生じるインダクタンスをより低減することができることが判る。
【００７７】
さらに、本実施形態では、図１３及び図１４から容易に理解できるように、主面側から変換導体層８４９に接続するビア導体８４７の数の方が、さらにはこれらに接続するバンプ８２９の数の方が、裏面側から変換層体層８４９に接続するチップコンデンサ１６０の端子１６２の数よりも多い。しかも、層間１５２に変換導体層１４６を設けた実施形態１の配線基板１００の場合よりも、変換導体層８４９が裏面側、つまりチップコンデンサ１６０側に位置している。従って、変換導体層８４９を最もチップコンデンサ１６０に近い裏面側樹脂絶縁層８４１の裏面に設けたことにより、変換導体層を層間１５１や１５２に設けた場合に比して、特にチップコンデンサ１６０とバンプ８２９との間に生じる抵抗やインダクタンスを低く抑えることができる。
なお、本実施形態２の配線基板８００の製造方法は、実施形態１の配線基板１００と同じく、公知のビルドアップ製法によって形成すればよいので説明を省略する。
【００７８】
この配線基板８００においても、上記のようにチップコンデンサ１６０を裏面８０１ｃ側に多数搭載しているため、ノイズを確実に除去できる上、複数のチップコンデンサ１６０を並列に接続しているので、搭載するコンデンサ全体としてのインダクタンスも低減させることができる。しかも、各チップコンデンサ１６０について見ると、隣り合って対向する端子１６２同士の極性が異なり、流れる電流の向きが逆向きになる。このため、インダクタンスをさらに減少させることができ、より一層、低インダクタンスでＩＣチップ１０とコンデンサ１６０とを接続することができる。
【００７９】
また、チップコンデンサ１６０の端子１６２には、上面部１６３ｂ，１６３ｃを形成しているので、変換導体層８４９と端子１６２（上面部１６３ｂ，１６３ｃ）との接続が容易になる。しかも、変換導体層として、第１変換導体層８４９ｐと第２変換導体層８４９ｇとを同じ裏面側樹脂絶縁層８４１の裏面８４１ｃ（層間８５２）に形成しているので、樹脂絶縁層の数を減らすことができている。従って、コストダウンを図ることができる。
【００８０】
（実施形態３）
次に、本発明の第３の実施形態について、図１６を参照しつつ説明する。本実施形態の配線基板９００は、実施形態１及び変形形態１〜５にかかる配線基板１００と比較して、コンデンサ接続パッドとバンプ（主面側接続端子）とを結ぶ配線については、ほぼ同様の構造を有している。
但し、実施形態１及び変形形態１〜５では、配線基板の裏面にコンデンサ接続パッドを形成し、このコンデンサ接続パッドにチップコンデンサを搭載した。これに対し、本実施形態３では、裏面側に開口する凹部を形成するように凹部の壁面を構成する凹周囲部を絶縁層より裏面側に形成し、凹部の底面にコンデンサ接続パッドを形成し、チップコンデンサを凹部内に搭載する。
【００８１】
具体的には、本発明の配線基板９００は、図１６に示すように、配線基板本体９０１とチップコンデンサ１６０とによって構成されている。チップコンデンサ１６０については、実施形態１と同様であるので説明を割愛し、ここでは配線基板本体９０１を中心に説明する。
配線基板本体９０１は、裏面９０１ｃ側に開口する凹部９６５が形成されたコア基板９６０と、この主面９６０ｂ上に積層された主面側樹脂絶縁層９３０，１２１、変換導体層９４６、及び配線層１２５，１２６とを有する。また、チップコンデンサ１６０は、チップコンデンサの上面１６０ｕ（第１面）が凹部９６５の底面９６５ｂに対向するように、凹部９６５内に配置されている。
【００８２】
配線基板９００のうちコア基板９６０は、比較的肉薄の第１コア部９１０と比較的肉厚の第２コア部９２０とによって形成される。
第１コア部９１０は、３１ｍｍ×３１ｍｍの矩形で厚さ２００μｍのガラス−エポキシ樹脂からなり、図１７に示すように、その中央付近には第１コア部９１０の厚さ方向に貫通する直径約１００μｍのスルーホール９１１が複数形成されている。さらに、各スルーホール９１１の内側には、銅製のスルーホール導体９１２が形成され、さらにその内側には充填樹脂９１３が充填されている。第２コア部９２０（図１６参照）は、３１ｍｍ×３１ｍｍの矩形で厚さ８００μｍのガラス−エポキシ樹脂からなり、その中央付近には凹部９６５が形成されている。凹部９６５は平面視１５ｍｍ×１５ｍｍの正方形である。
【００８３】
第１コア部９１０と第２コア部９２０とは、厚さ約６０μｍの接着層９６８を介して貼り合わされることにより積層され、コア基板９６０を形成してい
る。図１６の左右に示すように、コア基板９６０のうち凹部９６５の周囲（凹周囲部９７０）には、その厚さ方向に貫通する直径約１００μｍのスルーホール９６１が形成されている。さらに、図１６に拡大して示すように、各スルーホール９６１の内側には、銅製のスルーホール導体９６２が形成され、さらにその内側には充填樹脂９６３が充填されている。さらに、コア基板９６０のコア裏面９６０ｃには、スルーホール導体９６２と接続するパッド９２８とソルダーレジスト層９６７が形成されている。
また、凹部９６５の底面９６５ｂには、実施形態１のコンデンサ接続パッド１４９と同様のコンデンサ接続パッド９４９とエポキシ系樹脂からなるソルダーレジスト層９６６トが形成されている。コンデンサ接続パッド９４９はスルーホール導体９１２と接続している。
【００８４】
コア基板９６０のコア主面９６０ｂ上には、実施形態１の変換導体層１４６と同様のパターンの変換導体層９４６と、実施形態１の配線層１４５と同様のパターンの配線層９４５が形成されている。変換導体層９４６はスルーホール導体９１２と接続し、配線層９４５はスルーホール導体９６２と接続している。コア基板９６０のコア主面９６０ｂ、変換導体層９４６、及び配線層９４５上には、エポキシ系樹脂からなる厚さ約３０μｍの主面側樹脂絶縁層９３０が形成されている。さらに、主面側樹脂絶縁層９３０には、実施形態１と同様に、変換導体層９４６上の所定の位置に主面側樹脂絶縁層９３０の厚さ方向に貫通するビア導体９３３と、配線層９４５上の所定の位置に主面側樹脂絶縁層９３０の厚さ方向に貫通するビア導体９３２とが形成されている。さらに、主面側樹脂絶縁層９３０上には、実施形態１と同様の配線層１２５，１２６が形成されている。配線層１２５はビア導体９３２と接続し、配線層１２６はビア導体９３３と接続されている。主面側樹脂絶縁層９３０上及び配線層１２６上には、実施形態１と同様の主面側樹脂絶縁層１２１が形成されている。
【００８５】
さらに、主面側樹脂絶縁層１２１には、実施形態１と同様に、配線層１２５，１２６上の所定の位置に、主面側樹脂絶縁層１２１の厚さ方向に貫通する実施形態１と同様のビア導体１２７が形成されている。主面側樹脂絶縁層１２１上には、実施形態１と同様のソルダーレジスト層１２２及びパッド１２８が形成され、パッド１２８はビア導体１２７と接続されている。さらに、パッド１２８上には、実施形態１と同様のバンプ１２９が形成されている。
【００８６】
上述のような配線基板本体９０１を有する配線基板９００によれば、実施形態１と同様に、概略周縁部分に位置するバンプ１２９は、パッド１２８、ビア導体１２７を通じて配線層１２５に接続し、それぞれ周縁側（図１６中、右または左方向）にファンアウトして周縁部分に位置するビア導体９３２に接続する。さらに、配線層９４５、スルーホール導体９６２を通じてソルダーレジスト層９６７から露出する接続パッド９２８に接続している。これらは、例えば、主として信号用配線として使用されるが、＋の電源電位及び接地電位を供給する電源配線として用いることもある。
なお、スルーホール導体９６２に発生する抵抗やインダクタンスを下げるため、複数のスルーホール導体９６２で配線層９４５と接続パッド９２８とを接続するのが好ましい。
【００８７】
一方、概略中央部分に位置するバンプ１２９は、パッド１２８、ビア導体１２７を通じて、ファンアウトすることなく層間９５３に形成された配線層１２６で位置を調整し、あるいは複数のバンプ１２９からの配線（ビア導体１２７）を纏めた上、つまり並列接続した上、中央部分に位置するビア導体９３３に接続する。バンプ１２９同士の間隔（例えば、最小１５０μｍ）に比して、ビア導体９３３同士の間隔が大きい場合（例えば、最小６００μｍ）にこのようにすると良い。
さらに、変換導体層９４６に接続し、第１コア部９１０を貫通するスルーホール導体９１２を通じて、コンデンサ接続パッド９４９に接続している。従って、コンデンサ１６０の電極１６２（１６２ｂ，１６２ｃ）とバンプ１２９とが接続される。
【００８８】
なお、図１６の左端に示すように、裏面９０１ｃに位置する接続パッド９２８のうち或るものは、スルーホール導体９６２を通じて変換導体層９４６に接続しており、このような経路によって、＋の電源電位及び接地電位が中央部分に位置するバンプ１２９及びチップコンデンサ１６０にそれぞれ供給される。あるいは、接続パッド９２８、スルーホール導体９６２、配線層９４５、ビア導体９３２、及び配線層１２５，１２６を経由して、＋の電源電位及び接地電位を、中央部分に位置するバンプ１２９及びチップコンデンサ１６０に供給することもできる。
【００８９】
変換導体層９４６は、実施形態１と同様に（図４参照）、＋の電源電位（共通第１電位）に接続される第１変換導体層９４６ｐと、接地電位（共通第２電位）に接続される第２変換導体層９４６ｇとが、ストライプ状に交互に配置されたパターンとされたものである。この変換導体層９４６とチップコンデンサ１６０の端子１６２ｂ，１６２ｃ、特にその上面部１６３ｂ，１６３ｃ、さらにビア導体９３３との関係については、実施形態１と同様である。そこで、図４、図５、図７ 、及び図２１を参照して説明する。
【００９０】
図４は、図１６、図２１におけるＲ−Ｒ’断面において、主面９０１ｂ側から第１コア部９１０、ソルダーレジスト層９６６、コンデンサ接続パッド９４９等を透視して（あるいは除いて）チップコンデンサ１６０を見た図、従って、図１６におけるＳ−Ｓ’断面において、主面９０１ｂ側から上面１６０ｕに変換導体層９４６を投影した状態を示す図である。変換導体層９４６には、第１変換導体層９４６ｐと第２変換導体層９４６ｇとが含まれ、図４においてハッチングを異ならせて示すように、第１変換導体層９４６ｐ及び第２変換導体層９４６ｇは、いずれも帯状にされ、しかも、交互に並ぶストライプ状パターンとして配置されている。
【００９１】
しかも、第１変換導体層９４６ｐはチップコンデンサ１６０の端子１６２（上面部１６３）のうち、＋の電源電位に接続される端子１６２ｂ（上面部１６３ｂ）の上方（主面９０１ｂ側）に位置し、第２変換導体層９４６ｇは、接地電位に接続される端子１６２ｃ（上面部１６３ｃ）の上方（主面９０１ｂ側）に位置している。従って、第１変換導体層９４６ｐとその下方（裏面９０１ｃ側）に位置するチップコンデンサ１６０の端子１６２ｂ（上面部１６３ｂ）とは、第１コア部９１０を貫通するごく短いスルーホール導体９１２及び第１コンデンサ接続パッド９４９ｐで接続することで足りる（図１６参照）。
同様に、第２変換導体層９４６ｇとその下方に位置する端子１６２ｃ（上面部１６３ｃ）とも、第１コア部９１０を貫通するごく短いスルーホール導体９１２及び第２コンデンサ接続パッド９４９ｇで接続すれば足りる。
このため、変換導体層９４６とコンデンサ１６０の端子１６２（上面部１６３）との間に生じる抵抗やインダクタンスは低く抑えることができる。
【００９２】
次いで、図５を参照して、変換導体層９４６とそれより主面９０１ｂ側に位置するビア導体９３３との接続関係について説明する。図５は、図４において、さらにストライプ状に配置された第１，第２変換導体層９４６ｐ，９４６ｇに主面側から接続するビア導体９３３の接続位置を重ねて表示したものである。本図において、第１変換導体層９４６ｐに接続するビア導体９３３ｐの位置を○（マル）にｐの記号で表し、第２変換導体層９４６ｇに接続するビア導体９３３ｇの位置を○にｇの記号で表している。図５から容易に理解できるように、本実施形態では、ビア導体９３３ｐ，９３３ｇは、ちょうど端子１６２ｂ，１６２ｃ（上面部１６３ｂ，１６３ｃ）の上方（主面９０１ｂ側）でそれぞれ第１，第２変換導体層９４６ｐ，９４６ｇに接続するものがある。なお、一部では上面部１６３ｂ，１６３ｃの上方で接続しない部位もある。図５におけるＸ−Ｘ’断面は、図１６に示す断面図に相当する。
【００９３】
さらにそのほか、チップコンデンサ１６０内の２つの端子１６２ｂ（上面部１６３ｂ）の間を架け渡す第１変換導体層９４６ｐの間の部分、具体的には、チップコンデンサ１６０を平面視縦長に見たときの中心線上で、中間接続ビア導体９３３ｐｍが、第１変換導体層９４６ｐに接続している。また同様に、チップコンデンサ１６０の２つの端子１６２ｃ（上面部１６３ｃ）の間を架け渡す第２変換導体層９４６ｇの間の部分、具体的には、チップコンデンサ１６０を平面視縦長に見たときの中心線上でも、中間接続ビア導体９３３ｇｍが、第２変換導体層９４６ｇに接続している。なお、図５におけるＹ−Ｙ’断面が、図２１に示す断面図に相当する。
【００９４】
このように、第１変換導体層９４６ｐ及び第２変換導体層９４６ｇをストライプ状に交互に配置しているので、バンプ１２９からパッド１２８、ビア導体１２７、配線層１２６及びビア導体９３３を通じて変換導体層１２６に接続するにあたり、短い配線層１２６によってその位置を調整すれば足りるので接続が容易である。このため、このビア導体９３３、配線層１２６及びビア導体１２７、及びパッド１２８を通じて、バンプ１２９に＋の電源電位及び接地電位のいずれをも容易に引き出すことができるとともに、チップコンデンサ１６０と短い距離で接続することができる。
しかも、第１，第２変換導体層９４６ｐ，９４６ｇはいずれも、第１コア部９１０と主面側樹脂絶縁層９３０との層間９５２に形成されているので、２層のベタ状（平板状）の変換導体層を用いた場合に比して、必要となる層間の数が少なくなるから、配線基板本体９０１における樹脂絶縁層を１層分少なくできる。
【００９５】
さらに、実施形態１と同様に、図７に示すように、この配線基板９００において、チップコンデンサ１６０を放電させる場合を考える。即ち、チップコンデンサ１６０の電源電位の端子１６２ｂ（上面部１６３ｂ）から、第１変換導体層１６２ｐ及びビア導体９３３ｐを通じて、ＩＣチップ１０に電流を流し、その帰路として、ＩＣチップ１０から、ビア導体９３３ｇ、第２変換導体層９４６ｇを通じて、チップコンデンサ１６０の接地電位の端子１６２ｃ（上面部１６３ｃ）へ電流を流す場合を考える。この場合において、第１変換導体層９４６ｐから中間接続ビア導体９３３ｐｍに流れ込む電流、及び中間接続ビア導体９３３ｇｍから第２変換導体層９４６ｇに流れ出る電流を矢印で示す。
【００９６】
すると、図７において一点鎖線で囲む逆向き電流部分４１においては、第１変換導体層９４６ｐを流れる電流の向きと第２変換導体層９４６ｇを流れる電流の向きとが逆向きになる。従って、この部分では相互インダクタンスが負となり、この部分でのインダクタンスを抑制できるから、変換導体層９４６、さらには、配線基板９００（配線基板本体９０１）全体に生じるインダクタンスをより低減することができることが判る。
【００９７】
さらに、本実施形態では、図１６及び図２１から容易に理解できるように、主面９０１ｂ側から変換導体層９４６に接続するビア導体９３３の数の方が、さらにはこれらに接続するバンプ１２９の数の方が、裏面９０１ｃ側から変換層体層９４６に接続するスルーホール導体９１２の数よりも多い。従って、変換導体層９４６を層間９５２に設けたことにより、変換導体層を他の層間９５３に設けた場合よりも、全体として、チップコンデンサ１６０とバンプ１２９との間に生じる抵抗やインダクタンスを低く抑えることができる。
【００９８】
次いで、本実施形態の配線基板本体９０１の製造方法について、図１７〜図２０を参照して説明する。なお、チップコンデンサ１６０の製造方法については、実施形態１と同様のため、説明を割愛する。
【００９９】
まず、主面９１５ｂ及び裏面９１５ｃに厚さ約１６μｍの銅箔を貼り付けた、３１ｍｍ×３１ｍｍの矩形で厚さ約２００μｍの両面銅張の第１コア基板本体９１５を用意する（図１７参照）。そして、第１コア基板本体９１５の所定の位置に、レーザまたはドリルによって、図１７に拡大して示すように、直径約１００μｍのスルーホール９１１を形成する。次いで、無電解銅メッキ、及び電解銅メッキを施し、各スルーホール９１１の内壁に沿って厚さ約３０μｍのスルーホール導体９１２、及び主面９１５ｂと裏面９１５ｃに銅メッキ層９１８が形成される。次いで、スルーホール導体９１２の内側にエポキシ系樹脂を充填し、充填樹脂９１３を形成する。さらに、主面９１５ｂ及び裏面９１５ｃに全面銅メッキを行い、充填樹脂９１３を覆うように蓋メッキを行う。そして、裏面９１５ｃ側の銅メッキ層９１８を所定パターンにエッチングし、コンデンサ接続パッド９６９と配線層９１７とを形成する。さらに、裏面９１５ｃ上の所定の位置にエポキシ系樹脂からなるソルダーレジスト層９６６を形成する。以上のようにして、図１７に示すような、第１コア部９１０を含む第１コア基板９１９を形成する。
【０１００】
また、図１８に示すような主面９２５ｂ及び裏面９２５ｃに厚さ約１６μｍの銅箔を貼り付けた、３１ｍｍ×３１ｍｍの矩形で厚さ約８００μｍの片面銅張の第２コア基板本体９２５を用意する。そして、第２コア基板本体９２５の主面９２５ｂ側を、エンドミルによって座ぐり加工することにより、図１８（ａ）に示すような平面視略ロ字状の凹溝９２３を、第２コア基板本体９２５の中央部に形成する。次いで、主面９２５ｂ側の銅箔をエッチングして、凹溝９２３の周囲に配線層９２７を形成する。このようにして、図１８（ｂ）に示すような第２コア部９２０を含む第２コア基板９２９を形成する。
【０１０１】
次に、図１９に示すように、第１コア基板９１９の裏面９１９ｃと第２コア基板９２９の主面９２９ｂとの間に、接着性のあるプリプレグからなる接着層９６８を配置して、加熱・押圧することによって、第１コア基板９１９と第２コア基板９２９とを接着・積層する。なお、このとき、過剰な接着層９６８がある場合は、凹溝９２３内に収容される。次いで、この周縁部分の所定の位置にレーザまたはドリルによって穿孔し、この厚さ方向に貫通する直径約１００μｍのスルーホール９６１を形成する。
【０１０２】
次いで、図１９に示すように、無電解銅メッキ、及び電解銅メッキを施し、各スルーホール９６１の内壁に沿って厚さ約３０μｍのスルーホール導体９６２、及び主面９６４ｂ上と裏面９６４ｃ上に図示しない銅メッキ層が形成される。次いで、スルーホール導体９６２の内側にエポキシ系樹脂を充填し、充填樹脂９６３を形成する。さらに、主面９６４ｂ及び裏面９６４ｃに全面銅メッキを行い、充填樹脂９６３を覆うように蓋メッキを行う。そして、主面９６４ｂ上の銅メッキ層を実施形態１と同様のパターンにエッチングして変換導体層９４６と配線層９４５とを形成する。また、コア裏面９６０ｃ上の銅メッキ層を実施形態１と同様にエッチングし、パッド９２８を形成する。以上のようにして、図１９に示すようなコア基板本体９６４を形成する。
【０１０３】
次に、２つのコア基板本体９６４の裏面９６４ｃ同士を、その外周縁より外側の不要部９６４ｄ（図１９の左右下面）で貼りあわせて、図示しない一対のコア基板本体９６４とする。次いで、一対のコア基板本体９６４のうち２つの主面９６４ｂ（９６０ｂ）について、以下の工程を同時に行う。まず、図２０に示すように、主面９６４ｂ（９６０ｂ）上に主面側樹脂絶縁層９３０を形成し、さらに、実施形態１と同様に、変換導体層９４６上の所定の位置にビア導体９３３を形成する。同様に、公知のビルドアップ工法によって、配線層１２６、主面側樹脂絶縁層１２１、ビア導体１２７、パッド１２８、ソルダーレジスト層１２２を順次形成する。次いで、パッド１２８にハンダペーストを塗布し、ハンダペーストの溶融しない温度でリフローして、バンプ１２９を形成する。
【０１０４】
このように、２つのコア基板本体９６４を貼りあわせて、同時に樹脂絶縁層等を積層するのは、２つのコア基板本体９６４を貼りあわせることによって、樹脂絶縁層等の積層時に基板が反るのを防止することができるからである。
次に、コア基板本体９６４同士を貼りあわせている不要部で切り離して、一対のコア基板本体９６４に樹脂絶縁層等を積層したものを分離する。その後、コア基板本体９６４の裏面９６４ｃ上に所定パターンのソルダーレジスト層９６７を形成する。次に、コア基板本体９６４の裏面９６４ｃ側から、図１９に二点鎖線で示すように、凹溝９２３の裏側にエンドミルによって凹溝（二点鎖線部分）を形成し、第２コア基板９２９の中央部分を切り離して除去し、凹部９６５を形成する。（このとき、コア基板本体９６４がコア基板９６０となる。）こうして、図２１に示すような配線基板本体９０１が完成する。
【０１０５】
以上に説明したように、配線基板本体９０１は、肉薄の第１コア基板９１９に接着層９６８を介して肉厚の第２コア基板９２９を積層し、コア基板本体９６４を形成した後、このような十分な強度を持つコア基板本体９６４の主面９６４ｂ上に絶縁樹脂層及び配線層を積層している。従って、コア基板本体９６４の片面にだけ樹脂絶縁層が積層されていても、従来のような補強材を取り付けることが不要となり、低コストで製造することが可能となる。
【０１０６】
その後、チップコンデンサ１６０を配線基板本体９０１の凹部９６５内に配置し、端子１６２ｂの上面部１６３ｂ（第１端子）と第１コンデンサ接続パッド９４９ｐとを、及び端子１６２ｃの上面部１６３ｃ（第２端子）と第２コンデンサ接続パッド９４９ｇとを接続させる。このようにして、配線基板９００が完成する。その後さらに、端子１６２ｂの下面部１６５ｂ及び端子１６２ｃの下面部１６５ｃを露出するようにして凹部９６５内に樹脂を充填し、コンデンサ１６０を埋め込んでも良い。
【０１０７】
上記の配線基板９００は、実施形態１と同様に、チップコンデンサ１６０を多数搭載しているため、ノイズを確実に除去できる上、複数のチップコンデンサ１６０を並列に接続しているので、搭載するコンデンサ全体としてのインダクタンスも低減させることができる。しかも、各チップコンデンサ１６０について見ると、隣り合って対向する端子１６２同士の極性が異なり、流れる電流の向きが逆向きになる。このため、インダクタンスをさらに減少させることができ、より一層、低インダクタンスでＩＣチップ１０とコンデンサ１６０とを接続することができる。
【０１０８】
また、配線基板９００では、チップコンデンサ１６０を、凹部９６５内に搭載している。従って、主面９０１ｂ上に搭載するＩＣ１０とチップコンデンサ１６０とが凹部９６５の底面９６５ｂを挟んで略対向するように搭載される。このため、凹部が形成されていない両面積層配線基板と比較して、配線基板の主面側接続端子（バンプ）とチップコンデンサの第１端子（上面部）及び第２端子（上面部）との距離を短くし、さらには、主面上に搭載するＩＣとチップコンデンサとの距離を短くすることができる。
従って、凹部が形成されていない両面積層配線基板と比較して、短い経路で配線基板の主面側接続端子（バンプ）とチップコンデンサの第１端子（上面部）及び第２端子（上面部）とを接続することが可能になり、これらの経路で発生する抵抗成分やインダクタンス成分を抑制できる。
【０１０９】
以上において、本発明を実施形態１，２、３、及び変形形態１〜５に即して説明したが、本発明は上記実施形態及び変形形態に限定されるものではなく、その要旨を逸脱しない範囲で、適宜変更して適用できることはいうまでもない。
例えば、上記実施形態１，２，３では、主面側樹脂絶縁層の上方（ＩＣチップ側）及び裏面側樹脂絶縁層の下方（チップコンデンサ側）にそれぞれソルダーレジスト層１２２，１４２，８２２，８４２，９６６，９６７を形成したが、ソルダーレジスト層を形成しないで形態の配線基板としても良い。
また、実施形態１，２では、コア基板本体１１１，８１１の上下に、１層ずつ主面側及び裏面側樹脂絶縁層１２１，１４１，８２１，８４１を形成したが、さらに多数の樹脂絶縁層を積層した配線基板にも適用することができる。同様に、実施形態３では、コア基板９６０のコア主面９６０ｂ上に主面側樹脂絶縁層９３０，１２１を形成したが、さらに多数の主面側樹脂絶縁層を積層した配線基板にも適用することができる。また、第２コア部９２０の裏面９２０ｃ上には裏面絶縁層を形成していないが、複数の裏面絶縁層を積層した配線基板にも適用することができる。
【０１１０】
また、上記実施形態１，２，３においては、図示しないマザーボード等から裏面１０１ｃ，８０１ｃ，９０１ｃ側の周縁部分に形成した接続パッド１４８，９２８を経由して、電源電位あるいは接地電位をチップコンデンサ１６０及びバンプ１２９，８２９に供給する例を示した。しかし、チップコンデンサ１６０の端子１６２（下面部１６４）とマザーボード等の端子とを直接接続して、電源電位あるいは接地電位をチップコンデンサ１６０及びバンプ１２９，８２９に供給するようにしても良い。
【０１１１】
また、上記実施形態及び変形形態においては、いずれも変換導体層全体にわたって、第１変換導体層と第２変換導体層が交互に並ぶストライプ状のパターンとされているものを例示したが、一部をストライプ状パターンとしても良い。
さらに、上記実施形態２，３では、変換導体層８４９，９４６のパターンを、実施形態１と同様なパターンとした。しかし、実施形態２に示す配線基板８００及び実施形態３に示す配線基板９００においても、変換導体層８４９，９４６のパターンは、他のものでも良く、例えば、変形形態１のパターンを用いることもできる。さらに、実施形態２，３に用いるチップコンデンサ及び変換導体層のパターンとして、変形形態２，３，４，５に示すチップコンデンサ及び変換導体層のパターンを用いるなど、チップコンデンサの形態についても適宜変更して用いることができる。
【０１１２】
さらに、上記実施形態１，２では、配線基板１００等の中心の絶縁層としてコア基板本体１１１，８１１を用いたものを示したが、本発明をコア基板本体１１１１等を用いない配線基板に適用することもできる。
また、実施形態１，２では、コア基板本体１１１，８１１の裏面側（図中下側）に変換導体層１４６，８４９を形成したが、主面側（図中上側）、例えば、コア基板本体１１１の上面１１１ｂに、あるいは、主面側樹脂絶縁層同士の層間や主面側樹脂絶縁層とソルダーレジスト層との間などに形成することもできる。同様に、実施形態３では、層間９５２（第１コア部９１０の主面９１０ｂ上）に変換導体層９４６を形成したが、その他の層間、例えば９５１に形成することもできる。
また、実施形態１，２，３では、バンプ１２９，８２９同士の間隔よりも、コア基板本体１１１、主面側樹脂絶縁層９３０等に形成したスルーホール導体１１３、ビア導体９３３等同士の間隔を大きくしたものを示したが、スルーホール導体同士の間隔とバンプ同士の間隔とがほぼ同一のものにも、本発明を適用することができる。
【０１１３】
また、実施形態２においては、コア基板本体８１１の上面８１１ｂ（層間１５１）に形成した配線層８２６で、ビア導体８２７とスルーホール導体８１３との位置を調整することで、スルーホール導体８１３とビア導体８４７との位置調整を不要として、ビア導体８４７を変換導体層８４９と接続させた。しかし、配線層８４６によって、スルーホール導体８１３とビア導体８４７との位置調整を行うようにしても良く、さらには、配線層８２６と８４６の両方で位置調整を行うようにしても良い。
【図面の簡単な説明】
【図１】 実施形態１にかかる配線基板の断面図である。
【図２】 縦横格子状に配列させたチップコンデンサの各端子の電位を示す説明図である。
【図３】 縦横格子状に配列させたチップコンデンサの様子及び側面部を流れる電流の方向を示す斜視説明図である。
【図４】 変換導体層とチップコンデンサの各端子との関係を示す説明図である。
【図５】 変換導体層と主面側からこの変換導体層に接続するビア導体とチップコンデンサの各端子との関係を示す説明図である。
【図６】 実施形態１，２にかかる配線基板の他の断面図である。
【図７】 実施形態１，２，３にかかり、隣り合う変換導体層を流れる電流の相互の関係を示す説明図である。
【図８】 変形形態１にかかる配線基板において、変換導体層とチップコンデンサの各端子との関係を示す説明図である。
【図９】 変形形態２にかかる配線基板において、変換導体層とチップコンデンサの各端子との関係を示す説明図である。
【図１０】 変形形態３にかかる配線基板において、変換導体層とチップコンデンサの各端子との関係を示す説明図である。
【図１１】 変形形態４にかかる配線基板において、変換導体層とチップコンデンサの各端子との関係を示す説明図である。
【図１２】 変形形態５にかかる配線基板において、変換導体層とチップコンデンサの各端子との関係を示す説明図である。
【図１３】 実施形態２にかかる配線基板の断面図である。
【図１４】 実施形態２にかかる配線基板の他の断面図である。
【図１５】 実施形態２にかかり、変換導体層とチップコンデンサの各端子との関係を示す説明図である。
【図１６】 実施形態３にかかる配線基板の断面図である。
【図１７】 実施形態３にかかる配線基板９００の第１コア基板９１９の断面図である。
【図１８】 実施形態３にかかる配線基板９００の第２コア基板９２９を示す図であり、（ａ）はその上面図、（ｂ）はそのＡ−Ａ断面拡大図である。
【図１９】 実施形態３にかかる配線基板９００のコア基板本体９６４の断面図である。
【図２０】 実施形態３にかかる配線基板９００の配線基板本体９０１の断面図である。
【図２１】 実施形態３にかかる配線基板の他の断面図である。
【図２２】 基板の主面や裏面にチップコンデンサを搭載した従来の配線基板を示す説明図である。
【符号の説明】
１００，８００，９００ 配線基板
１０１，８０１，９０１ 配線基板本体
１０１ｂ，８０１ｂ，９０１ｂ 主面
１０１ｃ，８０１ｃ，９０１ｃ 裏面
１１０，８１０，９６０ コア基板
９１０ 第１コア部
９２０ 第２コア部
１１１，８１１ コア基板本体（絶縁層）
１１２，１１３，８１２，８１３，９６２ スルーホール導体
１２１，８２１，９３０ 主面側樹脂絶縁層（絶縁層）
１２２，１４２，８２２，８４２，９６６，９６７ ソルダーレジスト層
１２７，８２７ ビア導体
１２８，８２８ パッド
１２９，８２９ バンプ（主面側接続端子）
１４１ 裏面側樹脂絶縁層（絶縁層）
８４１ 裏面側樹脂絶縁層（最裏面側絶縁層）
１４６，２４６，３４６，４４６，５４６，６４６，８４９，９４６ 変換導体層
１４６ｐ，２４６ｐ，３４６ｐ，４４６ｐ，５４６ｐ，６４６ｐ，８４９ｐ，９４６ｐ 第１変換導体層
１４６ｇ，２４６ｇ，３４６ｇ，４４６ｇ，５４６ｇ，６４６ｇ，８４９ｇ，９４６ｇ 第２変換導体層
１４９ｐ，９４９ｐ 第１コンデンサ接続パッド（第１コンデンサ接続端子）
１４９ｇ，９４９ｇ 第２コンデンサ接続パッド（第２コンデンサ接続端子）
１５２，９５２ 層間（特定層間）
１５１，１５３，１５４，８５１，８５２，８５３，８５４，９５１，９５３，９５４ 層間
９６５ 凹部
９７０ 凹周囲部
１６０，３６０，５６０ チップコンデンサ
１６０ｕ，３６０ｕ，５６０ｕ チップコンデンサの上面（第１面）
１６１，３６１，５６１ チップコンデンサ本体
１６１ｕ，３６１ｕ，５６１ｕ チップコンデンサ本体の上面
１６１ｓ，３６１ｓ チップコンデンサ本体の側面
１６１ｅ，１６１ｆ 電極層（電極）
１６２，３６２ コンデンサ端子
１６３ｂ，３６３ｂ 上面部（第１端子）
１６３ｃ，３６３ｃ 上面部（第２端子）
１６４ｂ，１６４ｃ 側面部
１６５ｂ，１６５ｃ 下面部
５６３ｂ 端子（第１端子）
５６３ｃ 端子（第２端子）
４１ 逆向き電流部分
【発明の属する技術分野】
本発明は、電子部品を搭載するための配線基板、特にチップコンデンサを裏面側に搭載した配線基板に関する。
【０００２】
【従来の技術】
集積回路技術の進歩によりますますＩＣチップの動作が高速化されているが、それに伴い、電源配線等にノイズが重畳されて、誤動作を引き起こすことがある。そこでノイズ除去のため、例えば図２２に示すように、ＩＣチップ１を搭載する配線基板２の主面２ｂあるいは裏面２ｃに、別途、チップコンデンサ３を搭載し、コンデンサ３の２つの電極とそれぞれ接続するコンデンサ接続配線４を配線基板２の内部に設ける。これにより、コンデンサ接続配線４及びフリップチップパッド５を経由してチップコンデンサ３をＩＣチップ１の電源端子や接地端子に接続することが行われている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記の手法では、配線基板２内にチップコンデンサ３と接続するコンデンサ接続配線４を引き回す必要がある。ＩＣチップ１の端子配置などが変更になるとコンデンサ接続配線４を含めた配線全体を設計し直す必要があった。特に集積度の高いＩＣチップなどでは、多数の電源端子や接地端子を形成することが多く、引き回しが複雑になりやすい。さらに、多数のチップコンデンサを搭載したい場合、あるいは多数の端子を有するチップコンデンサに接続したい場合などにも、配線の引き回しが複雑になりやすい。
本発明は、かかる問題点に鑑みてなされたものであって、配線基板の主面側に搭載した電子部品と裏面側に搭載したチップコンデンサとの接続を容易とした配線基板を提供することを目的とする。
【０００４】
【課題を解決するための手段、作用及び効果】
そしてその解決手段は、主面と裏面とを有する配線基板であって、上記主面側に形成され、この主面上に搭載する電子部品の端子とそれぞれ接続可能な複数の主面側接続端子と、上記裏面側に搭載されており、コンデンサを構成する一方の電極及び他方の電極を備えるチップコンデンサであって、上記主面側を向く第１面、上記第１面に形成され、上記一方の電極と接続する少なくとも１つの第１端子、及び、上記第１面に形成され、上記他方の電極と接続する少なくとも１つの第２端子、を有する少なくとも１つのチップコンデンサと、上記裏面側に形成され、上記チップコンデンサの第１端子とそれぞれ接続する第１コンデンサ接続端子と、上記裏面側に形成され、上記チップコンデンサの第２端子とそれぞれ接続する第２コンデンサ接続端子と、上記主面側接続端子と上記第１コンデンサ接続端子及び第２コンデンサ接続端子との間に介在する複数の絶縁層と、上記絶縁層同士の層間から選ばれた特定層間に形成され、主面側で複数の上記主面側接続端子と接続し、裏面側で少なくとも１つの上記第１コンデンサ接続端子と接続して、主面側と裏面側での接続位置や接続数を変換する少なくとも１つの第１変換導体層と、上記第１変換導体層と絶縁しつつ上記特定層間に形成され、主面側で複数の上記主面側接続端子と接続し、裏面側で少なくとも１つの上記第２コンデンサ接続端子と接続して、主面側と裏面側での接続位置や接続数を変換する少なくとも１つの第２変換導体層と、を備え、上記第１変換導体層と上記第２変換導体層とは、交互に並ぶストライプ状パターン部分を有する配線基板である。
【０００５】
本発明の配線基板では、同じ特定層間に主面側と裏面側での接続位置や接続数変換する第１，第２変換導体層が形成されている。この第１変換導体層は、主面側で主面側接続端子と接続し、裏面側で第１コンデンサ接続端子と接続する。また、第２変換導体層は、主面側で主面側接続端子と接続し、裏面側で第２コンデンサ接続端子と接続する。このため、主面側接続端子と第１，第２コンデンサ接続端子との間の接続が容易にできる。従って、電子部品の端子とチップコンデンサの第１，第２端子との間の接続が容易にできる。
【０００６】
ところで、一般にＩＣチップなどの電子部品の接続端子やこれに対応する主面側接続端子のうち、チップコンデンサの第１端子に接続されるもの（例えば、電源電位に接続されるもの）と第２端子に接続されるもの（たとえば、接地電位に接続されるもの）とは近接して並ぶように設計・配置する場合が多い。
これに対し、本発明の配線基板では、第１変換導体層と第２変換導体層とがストライプ状パターン部分を有する。このストライプ状パターン部分では、第１変換導体層と第２変換導体層とが隣り合って並んでいるので、主面側接続端子が接続すべきチップコンデンサの端子（第１端子、第２端子のいずれか）に応じて、主面側接続端子から裏面側に向けてビアを用いて接続配線を延ばすと共に、必要に応じて絶縁層同士の層間において短い配線を形成するなどして目的の第１又は第２変換導体層に接続できるように位置を調整すれば良い。つまり、このストライプ状パターン部分では、主面側接続端子を、第１，第２変換導体層のいずれにも容易に接続でき、接続配線の設計が容易になる。
【０００７】
特に、チップコンデンサにおいてその第１端子及び第２端子が交互に配置されている場合には、ストライプ状パターン部分では、チップコンデンサの第１端子を第１変換導体層に、第２端子を第２変換導体層にそれぞれ容易に接続できるので、接続配線設計が容易になる。しかも、チップコンデンサの第１端子及び第２端子を交互に配置すると、インダクタンスを抑制できる点でも好ましい。チップコンデンサから出入りする電流の向きを互いに逆向きにすることでインダクタンスを低くできるからである。
【０００８】
なお、チップコンデンサとしては、配線基板に搭載できるものであればいずれのものでも良いが、例えば、積層セラミックタイプや、電解コンデンサタイプ、フィルムコンデンサタイプのものなどが挙げられる。特に、積層セラミックタイプのチップコンデンサは、周波数特性も良好である点、また、熱が掛かるなどしても特性が比較的安定である。
【０００９】
また、チップコンデンサの第１面に形成される第１，第２端子は、多数形成されるものが好ましい。多数形成することで第１，第２変換導体層と並列に接続ができるので、第１，第２変換導体層とチップコンデンサとの間の配線で生じる抵抗やインダクタンスをより一層低減することができるからである。従って、チップコンデンサの第１，第２端子は、第１面の周縁に形成されているものでも良いが、さらには第１面内に例えば格子状などに配置されているものが好ましい。
また、ある第１端子から見て、これに最も近接する端子が第２端子となるように、第１端子と第２端子とが交互に配置されているものがより好ましい。チップコンデンサからの電荷の充放電に際して第１端子を経由して流れる電流と第２端子を経由して流れる電流とは、その向きが逆向きとなるので、この部分でもインダクタンスを低減できるからである。
【００１０】
さらに、配線基板としては、エポキシ樹脂、ポリイミド樹脂、ＢＴ樹脂、ＰＰＥ樹脂などの樹脂や、これらの樹脂とガラス繊維やポリエステル繊維などの繊維との複合材料、三次元網目構造のフッ素樹脂にエポキシ樹脂などを含浸させた樹脂複合材料を用いたものが挙げられる。さらに、アルミナ、ムライト、窒化アルミニウム、ガラスセラミックなどからなるセラミック基板、セラミック基板とこれらの樹脂や複合材料とを組み合わせたものなどが挙げられる。
また、主面側接続端子や第１，第２コンデンサ接続端子の周囲には、相互間の絶縁を確実にし、ハンダ等の濡れ拡がりを防止するためソルダーレジスト層を形成することもできる。
【００１１】
さらに、上記配線基板であって、前記特定層間として、前記絶縁層同士の層間のうち前記第１コンデンサ接続端子及び第２コンデンサ接続端子に最も近い層間を選択し、前記主面側接続端子のうち前記第１変換導体層及び第２変換導体層のいずれかに接続する主面側接続端子の数が、前記第１変換導体層に接続する前記第１コンデンサ接続端子の数と前記第２変換導体層に接続する前記第２コンデンサ接続端子の数の和よりも多い配線基板とすると良い。
【００１２】
主面側接続端子と第１，第２コンデンサ接続端子（チップコンデンサの第１，第２端子）とを結ぶ接続配線は、並列な経路が多いほど、抵抗値やインダクタンスを抑えることができる。従って、第１，第２変換導体層から見て、これらに接続する主面側接続端子の数と第１，第２コンデンサ接続端子の数（第１コンデンサ接続端子と第２コンデンサ接続端子の数の和）を比較し、数の少ない側の接続配線を短くする方が抵抗やインダクタンスに関して有利となる。従って、第１コンデンサ接続端子及び第２コンデンサ接続端子の数よりも、主面側接続端子のうち第１変換導体層及び第２変換導体層に接続する数の方が多い場合には、第１，第２変換導体層をできるだけ第１，第２コンデンサ接続端子近く、つまりチップコンデンサの近くに配置するのが好ましくなる。
【００１３】
本発明では、特定層間として、絶縁層同士の層間のうち第１コンデンサ接続端子及び第２コンデンサ接続端子に最も近い層間を選択しているので、第１，第２変換導体層と、第１，第２コンデンサ接続端子とは最も接近して配置されていることになる。従って、主面側接続端子とチップコンデンサの第１，第２端子との間の抵抗やインダクタンスを小さくすることができる。
なお、高集積のＩＣチップを搭載する配線基板の場合には、主面側接続端子の数が多くなることが多い。高集積のＩＣチップでは、多数の電源端子や接地端子を設けることが多いからである。従って、高集積のＩＣチップを搭載する場合に本発明を適用するのが好ましい。
【００１４】
さらに上記いずれかに記載の配線基板であって、前記第１変換導体層に裏面側から接続する前記第１コンデンサ接続端子の少なくとも一部は、接続する当該第１変換導体層を前記第１面側に投影した領域内に位置し、前記第１コンデンサ接続端子と前記第１変換導体層とは、前記絶縁層を貫通するビア導体によって接続され、前記第２変換導体層に裏面側から接続する前記第２コンデンサ接続端子の少なくとも一部は、接続する当該第２変換導体層を前記第１面側に投影した領域内に位置し、前記第２コンデンサ接続端子と前記第２変換導体層とは、前記絶縁層を貫通するビア導体によって接続されている配線基板とすると良い。
【００１５】
本発明の配線基板では、チップコンデンサのうち、第１変換導体層と接続する第１コンデンサ接続端子の少なくとも一部は、接続する当該第１変換導体層をチップコンデンサの第１面に投影した領域内に位置する。逆に、ある第１コンデンサ接続端子から見ると、これに接続する第１変換導体層が主面側まっすぐ上に位置することになる。そして、この第１コンデンサ接続端子と第１変換導体層とは、絶縁層間に形成される配線層よりも低抵抗、低インダクタンスとなるビア導体によって、具体的には、第１変換導体層から裏面側に向かって絶縁層を貫通して垂直に延びるビア導体によって接続されている。従って、この第１コンデンサ接続端子と第１変換導体層とは、低抵抗や低インダクタンスで接続することができる。
【００１６】
同様に、第２変換導体層に裏面側で接続する第２コンデンサ接続端子の少なくとも一部は、接続する当該第２変換導体層をチップコンデンサの第１面に投影した領域内に位置する。逆に、ある第２コンデンサ接続端子から見ると、これに接続する第２変換導体層が主面側まっすぐ上に位置することになる。そして、この第２コンデンサ接続端子と第２変換導体層とは、第２変換導体層から裏面側に向かって絶縁層を貫通して垂直に延びるビア導体によって、接続されている。従って、この第２コンデンサ接続端子と第２変換導体層も、低抵抗や低インダクタンスで接続することができる。
【００１７】
さらに他の解決手段は、主面と裏面とを有する配線基板であって、上記主面側に形成され、この主面上に搭載する電子部品の端子とそれぞれ接続可能な複数の主面側接続端子と、上記裏面側に搭載されており、コンデンサを構成する一方の電極及び他方の電極を備えるチップコンデンサであって、上記主面側を向く第１面、上記第１面に形成され、上記一方の電極と接続する少なくとも１つの第１端子、及び、上記第１面に形成され、上記他方の電極と接続する少なくとも１つの第２端子、を有する少なくとも１つのチップコンデンサと、上記主面側接続端子と上記チップコンデンサの第１端子及び第２端子との間に介在する少なくとも１つの絶縁層と、上記絶縁層のうち最も裏面側に位置する最裏面側絶縁層の裏面に形成され、主面側で複数の上記主面側接続端子と接続し、裏面側で少なくとも１つの上記第１端子と直接または通電接続材を介して接続して、主面側と裏面側での接続位置や接続数を変換する少なくとも１つの第１変換導体層と、上記第１変換導体層と絶縁しつつ上記最裏面側絶縁層の裏面側に形成され、主面側で複数の上記主面側接続端子と接続し、裏面側で少なくとも１つの上記第２端子と直接または上記通電接続材を介して接続して、主面側と裏面側での接続位置や接続数を変換する少なくとも１つの第２変換導体層と、を備え、上記第１変換導体層と上記第２変換導体層とは、交互に並ぶストライプ状パターン部分を有する配線基板である。
【００１８】
本発明の配線基板では、最裏面側絶縁層の裏面に、主面側と裏面側での接続位置や接続数を変換する第１，第２変換導体層が形成されている。この第１変換導体層は、主面側で主面側接続端子と接続し、裏面側でチップコンデンサの第１端子と接続する。また、第２変換導体層は、主面側で主面側接続端子と接続し、裏面側でチップコンデンサの第２端子と接続する。このため、主面側接続端子、従って電子部品の端子とチップコンデンサの第１，第２端子との間の接続が容易にできる。
しかも、第１，第２変換導体層は、主面側接続端子とチップコンデンサの第１端子及び第２端子との間の絶縁層のうち最も裏面側に位置する最裏面側絶縁層の裏面に形成されている。このため、チップコンデンサの第１，第２端子と第１，第２変換導体層とが最も近くなるので、この間に生じる抵抗やインダクタンスを最も小さくすることができる。
さらに、第１，第２変換導体層は、ビア導体等を介さず、チップコンデンサの第１，第２端子と直接または通電接続材を介して接続している。従って、チップコンデンサの第１，第２端子と第１，第２変換導体層との接続によって生じる抵抗やインダクタンスを最も小さくすることができる。
【００１９】
ところで、一般にＩＣチップなどの電子部品の接続端子やこれに対応する主面側接続端子のうち、チップコンデンサの第１端子に接続されるもの（例えば、電源電位に接続されるもの）と第２端子に接続されるもの（たとえば、接地電位に接続されるもの）とは近接して並ぶように設計・配置する場合が多い。
これに対し、本発明の配線基板では、第１変換導体層と第２変換導体層とがストライプ状パターン部分を有する。このストライプ状パターン部分では、第１変換導体層と第２変換導体層とが隣り合って並んでいるので、主面側接続端子が接続すべきチップコンデンサの端子（第１端子、第２端子のいずれか）に応じて、主面側接続端子から裏面側に向けてビアを用いて接続配線を延ばすと共に、必要に応じて絶縁層同士の層間において短い配線を形成するなどして目的の第１又は第２変換導体層に接続できるように位置を調整すれば 良い。つまり、このストライプ状パターン部分では、主面側接続端子を、第１，第２変換導体層のいずれにも容易に接続でき、接続配線の設計が容易になる。
【００２０】
特に、チップコンデンサにおいてその第１端子及び第２端子が交互に配置されている場合には、ストライプ状パターン部分では、チップコンデンサの第１端子を第１変換導体層に、第２端子を第２変換導体層にそれぞれ容易に接続できるので、接続配線設計が容易になる。しかも、チップコンデンサの第１端子及び第２端子を交互に配置すると、インダクタンスを抑制できる点でも好ましい。チップコンデンサから出入りする電流の向きを互いに逆向きにすることでインダクタンスを低くできるからである。
【００２１】
なお、通電接続材としては、ハンダ、導電性接着剤などが挙げられる。ハンダとしては、配線基板や第１，第２端子等の材質を考慮して選択すれば良く、例えば、Ｐｂ−Ｓｎ系、Ｓｎ−Ｓｂ系などのハンダが挙げられる。また、導電性接着材としては、例えば、エポキシ樹脂などの樹脂に、カーボン粉末や銀、銅、ニッケルなどの金属粉末、これらの金属で被覆した樹脂粒子あるいはガラス粒子などからなる導線性のフィラーを分散して導電性を付与したものが挙げられる。
【００２２】
さらに、上記配線基板であって、前記主面側接続端子のうち前記第１変換導体層及び第２変換導体層のいずれかに接続する主面側接続端子の数が、前記第１変換導体層に接続する前記第１端子の数と前記第２変換導体層に接続する前記第２端子の数の和よりも多い配線基板とすると良い。
【００２３】
主面側接続端子とチップコンデンサの第１，第２端子とを結ぶ接続配線は、並列な経路が多いほど、抵抗値やインダクタンスを抑えることができる。従って、第１，第２変換導体層から見て、これらに接続する主面側接続端子の数と第１，端子と第２端子の数の和を比較し、数の少ない側の接続配線を短くする方が抵抗やインダクタンスに関して有利となる。従って、第１端子及び第２端子の数よりも、主面側接続端子のうち第１変換導体層及び第２変換導体層に接続する数の方が多い場合には、第１，第２変換導体層をできるだけ第１，第２端子近く、つまりチップコンデンサの近くに配置するのが好ましくなる。
【００２４】
本発明では、前記したように第１，第２変換導体層が最裏面側絶縁層の裏面に形成され、チップコンデンサの第１，第２端子と直接または接続材を介して接続しているので、第１，第２変換導体層とチップコンデンサの第１，第２端子とは特に近い位置に配置されていることになる。従って、主面側接続端子とチップコンデンサの第１，第２端子との間の抵抗やインダクタンスを特に小さくすることができる。
なお、高集積のＩＣチップを搭載する配線基板の場合には、主面側接続端子の数が多くなることが多い。高集積のＩＣチップでは、多数の電源端子や接地端子を設けることが多いからである。従って、高集積のＩＣチップを搭載する場合に本発明を適用するのが好ましい。
【００２５】
さらに、上記配線基板であって、前記第１変換導体層と前記第２変換導体層とは、前記ストライプ状パターン部分において、前記チップコンデンサの充放電の際に流れる電流の向きが互いに逆向きとなる逆向き電流部分を有する配線基板とすると良い。
【００２６】
本発明の配線基板では、逆向き電流部分有するので、この逆向き電流部分でチップコンデンサの充放電の際に流れる電流の向きが互いに逆向きとなり、互いに磁界を打ち消しあう（負の相互インダクタンスを生じる）。従って、この部分でインダクタンスを更に抑制し、全体としてもよりインダクタンスを低くすることができる。
【００２７】
さらに、上記いずれかに記載の配線基板であって、前記絶縁層より前記裏面側に位置し、上記裏面側に開口する凹部の壁面を構成する凹周囲部を有し、前記第１コンデンサ端子と前記第２コンデンサ端子とは、上記凹部の底面に形成され、前記チップコンデンサは、上記凹部の底面と上記チップコンデンサの前記第１面とが対向して、上記凹部内に搭載されている配線基板とすると良い。
【００２８】
本発明の配線基板では、第１面に第１端子及び第２端子を有するチップコンデンサを、凹部内に搭載する。従って、配線基板の主面上に搭載する電子部品とチップコンデンサとが凹部の底面を挟んで略対向するように搭載される。このため、凹部が形成されていない両面積層配線基板と比較して、配線基板の主面側接続端子とチップコンデンサの第１端子及び第２端子との距離を短くし、さらには、主面上に搭載する電子部品とチップコンデンサとの距離を短くすることができる。
従って、凹部が形成されていない両面積層配線基板と比較して、短い経路で配線基板の主面側接続端子とコンデンサの第１端子及び第２端子とを接続することが可能になり、これらの経路で発生する抵抗成分やインダクタンス成分を抑制できる。
【００２９】
さらに、上記配線基板であって、前記主面側に位置する第１コア部とこれより前記裏面側に位置する第２コア部とを含むコア基板であって、上記第１コア部は前記絶縁層に含まれ、上記第２コア部は前記凹周囲部に含まれるコア基板を有し、上記絶縁層は、最も前記裏面側に位置する上記第１コア部と、これより主面側に積層されてなる１または複数の樹脂絶縁層とからなり、前記凹周囲部は、上記第２コア部を含み、上記第２コア部の上記裏面側に裏面絶縁層を有さないか、または上記樹脂絶縁層より少ない層数の上記裏面絶縁層を有する配線基板とすると良い。
【００３０】
本発明の配線基板は、第１コア部の主面側つまりコア基板の主面側に１または複数の樹脂絶縁層を積層する一方、第２コア部の裏面側つまりコア基板の裏面側には裏面絶縁層が無いか、樹脂絶縁層より少ない裏面絶縁層を有する配線基板である。このため、この配線基板は、両面積層配線基板と比較して裏面絶縁層を無くし、あるいは少なくできた分、安価である。
【００３１】
【発明の実施の形態】
（実施形態１）
本発明の第１の実施形態を、図１〜図７を参照しつつ説明する。図１，図６に示す配線基板１００は、配線基板本体１０１とこの裏面１０１ｃ側に搭載されたチップコンデンサ１６０とからなる。配線基板１０１は、コア基板１１０と、その上下にそれぞれ積層されたエポキシ樹脂からなる主面側樹脂絶縁層１２１及びソルダーレジスト層１２２、裏面側樹脂絶縁層１４１及びソルダーレジスト層１４２を有する。配線基板本体１０１の主面１０１ｂの中央部には、バンプ１２９が多数形成され、破線で示すＩＣチップ１０の下面１１に多数形成された接続端子１２とそれぞれフリップチップ接続可能とされている。また、裏面１０１ｃでは、その略中央部分にコンデンサ接続パッド１４９（第１，第２コンデンサ接続パッド１４９ｐ，１４９ｇ）が多数形成され、このコンデンサ接続パッド１４９にハンダ１６９を用いてチップコンデンサ１６０が多数搭載されている。さらに裏面１０１ｃの周縁部分には、図示しないマザーボードなどの他の配線基板に多数形成された接続端子とそれぞれ接続可能な接続パッド１４８が形成されている。
【００３２】
コア基板１１０は、３１ｍｍ×３１ｍｍの矩形板状で、厚さ１．０ｍｍのガラス−エポキシ樹脂複合材料からなるコア基板本体１１１を有している。その上面１１１ｂと下面１１１ｃとの間には、これを貫通する多数のスルーホール用貫通孔１１１ｈが穿孔されている。このスルーホール貫通孔１１１ｈ内には、公知のスルーホール導体１１２，１１３が形成されている。
主面１０１ｂ側に形成されたバンプ１２９は、ソルダーレジスト層１２２に開口するパッド１２８、及び主面側樹脂絶縁層１２１を貫通するビア導体１２７を通じて、コア基板本体１１１の上面１１１ｂ（コア基板本体１１１と主面側樹脂絶縁層１２１との層間１５１）に形成された配線層１２５，１２６に接続している。
【００３３】
具体的には、概略周縁部分に位置するバンプ１２９は、パッド１２８、ビア導体１２７を通じて配線層１２５に接続し、それぞれ周縁側（図１，図６中、右または左方向）にファンアウトして周縁部分に位置するスルーホール導体１１２に接続する。さらに、裏面１１１ｃ（コア基板本体１１１と裏面側樹脂絶縁層１４１との層間１５２）に形成された配線層１４５、裏面側樹脂絶縁層１４１を貫通するビア導体１４７を通じてソルダーレジスト層１４２から露出する接続パッド１４８に接続している。これらは、例えば、主として信号用配線として使用されるが、＋の電源電位及び接地電位を供給する電源配線として用いることもある。
なお、ビア導体１４７に発生する抵抗やインダクタンスを下げるため、複数のビア導体１４７で裏面側樹脂絶縁層１４１と接続パッド１４８とを接続するのが好ましい。
【００３４】
一方、概略中央部分に位置するバンプ１２９は、パッド１２８、ビア導体１２７を通じて、ファンアウトすることなく層間１５１に形成された配線層１２６で位置を調整し、あるいは複数のバンプ１２９からの配線（ビア導体１２７）を纏めた上、つまり並列接続した上、中央部分に位置するスルーホール導体１１３に接続する。バンプ１２９同士の間隔（例えば、最小１５０μｍ）に比して、スルーホール導体１１３同士の間隔が大きい（例えば、最小６００μｍ）場合にこのようにすると良い。
さらにコア基板１１１の下面１１１ｃ（層間１５２）に形成され、変換導体層１４６に接続し、裏面側樹脂絶縁層１４１を貫通するビア導体１４７を通じてソルダーレジスト層１４２から露出するコンデンサ接続パッド１４９に接続している。従って、コンデンサ１６０の電極１６２（１６２ｂ，１６２ｃ）とバンプ１２９とが接続される。
【００３５】
なお、図１の左端に示すように、裏面１０１ｃの周縁に位置する接続パッド１４８のうち或るものは、ビア導体１４７を通じて変換導体層１４６に接続しており、このような経路によって、＋の電源電位及び接地電位が中央部分に位置するバンプ１２９及びチップコンデンサ１６０にそれぞれ供給される。あるいは、接続パッド１４８、ビア導体１４７、配線層１４５、スルーホール導体１１２、及び配線層１２５，１２６を経由して、＋の電源電位及び接地電位を、中央部分に位置するバンプ１２９及びチップコンデンサ１６０に供給することもできる。
【００３６】
この変換導体層１４６は、後述するように（図４参照）、＋の電源電位（共通第１電位）に接続される第１変換導体層１４６ｐと、接地電位（共通第２電位）に接続される第２変換導体層１４６ｇとが、ストライプ状に交互に配置されたパターンとされたものである。
【００３７】
裏面１０１ｃに搭載されたチップコンデンサ１６０は、図１下方の拡大図、図２、及び図３に示すように、ＢａＴｉＯ３系の高誘電体セラミックからなる積層セラミックコンデンサである。このうちコンデンサ本体１６１は、略直方形状（３．２×１．６×０．８ｍｍ）であり、配線基板本体１０１の主面１０１ｂ側を向くコンデンサ上面（第１面）１６０ｕである上面１６１ｕ、下面１１０ｂ側を向くコンデンサ下面１６０ｖである下面１６１ｖ、及び４つの側面１６１ｓ（１６１ｓ１，１６１ｓ２，１６１ｓ３，１６１ｓ４）を有している（図２，図３参照）。
【００３８】
図１下方の拡大図に示すように、その内部には、一方の電極層１６１ｅと他方の電極層１６１ｆとが、セラミック高誘電体層１６１ｃを介して交互に、上面１６１ｕに平行に（側面１６１ｓに垂直に）、従って、主面１０１ｂに平行に多数積層されている。これらの電極層１６１ｅ，１６１ｆはニッケル（Ｎｉ）からなる。各電極層１６１ｅ，１６１ｆの一部が、それぞれ第１側面１６１ｓ１及び第３側面１６１ｓ３に引き出されて、Ｃｕからなる端子１６２の側面部１６４に接続している。具体的には一方の電極層１６１ｅが一方の側面部１６４ｂに、他方の電極層１６１ｆが他方の側面部１６４ｃに接続している。
【００３９】
端子１６２ｂ，１６２ｃは、それぞれ第１側面１６１ｓ１上、及び第３側面１６１ｓ３上に位置する側面部１６４ｂ，１６４ｃを有するほか、上面１６１ｕに上面部１６３ｂ，１６３ｃを、下面１６１ｖに下面部１６５ｂ，１６５ｃをそれぞれ有している。従って、端子１６２ｂ，１６２ｃは、この上面部１６３ｂ，１６３ｃから上面１６１ｕの周縁を越えて、側面１６１ｓを上面１６１ｕ（つまり主面１０１ｂ側）から下面１６１ｖ（つまり裏面１０１ｃ側）に向かって延び（側面部１６４ｂ，１６４ｃ）、さらに、下面１６１ｖの周縁を越えて下面部１６５ｂ，１６５ｃに接続して、略コ字形状となっている。
【００４０】
本実施形態のチップコンデンサ１６０では、第１側面１６１ｓ１とこれに対向する第３側面１６１ｓ３に、それぞれ４つの端子１６２が形成されており、第２側面１６１ｓ２及び第４側面１６１ｓ４には端子１６２は形成されていない。また、図２に示すように、１つのチップコンデンサ１６０について、第１側面１６１ｓ１から時計回りに第２側面１６１ｓ２、第３側面１６１ｓ３、第４側面１６１ｓ４の順に見ると、端子１６２ｂ，１６２ｃ、従って、その上面部１６３ｂ，１６３ｃが交互に並んで配置されている。つまり、後述するように、電極層１６１ｅ，１６１ｆのいずれか一方（本実施形態では１６１ｅ）を＋の電源電位（図２に「＋」で示す）に、他方（本実施形態では１６１ｆ）を接地電位（図２に「Ｇ」で示す）にすると、「＋」で示す電源電位に接続する端子１６２ｂ（上面部１６３ｂ）と、「Ｇ」で示す接地電位に接続する端子１６２ｃ（上面部１６３ｃ）とが交互に並ぶ構造とされている。
【００４１】
さらに、チップコンデンサ１６０は、図２及び図３に示すように、隣り合うチップコンデンサ１６０の第１側面１６１ｓ１と第３側面１６１ｓ３同士、及び第２側面１６１ｓ２と第４側面１６１ｓ４同士が対向するように、主面１１０ｂから見て、縦横格子状に配置されている。このため、電源電位と接地電位との各チップコンデンサ１６０への接続を考慮することにより、図２に示すように、隣り合って対向する端子１６２の側面部１６４同士を、別の電位にする、つまり図３に示すように、一方のコンデンサの電源電位とした側面部１６４ｂと、他方のコンデンサの接地電位とした側面端子１６４ｃとが隣り合わせとなるように配置している。
【００４２】
ところで、このチップコンデンサ１６０について充放電させると、図１及び図３に矢印で示すように、端子１６２の側面部１６４に電流が流れる。この電流によって、側面１６１ｓ１などを上下方向に延びる側面部１６４には、インダクタンスが発生する。なお、図中の矢印は各チップコンデンサ１６０に充電したときの電流の方向を示す。放電の場合にはこの逆になることは言うまでもない。
１つのチップコンデンサ１６０についてみると、隣り合う側面部１６４相互の関係では、接続される電位が異なるので、充放電の際に流れる電流の向きが逆になる。従って、このように隣り合う側面部１６４に接続する電位が異なるように配置することで、両者の結合によって発生する相互インダクタンスの分だけ、側面部１６４（端子１６２）のインダクタンスを減少させることができる。
【００４３】
しかも、隣り合った２つのチップコンデンサ１６０同士についてみると、隣り合って対向する側面部１６４同士の関係でも、接続される電位が異なるので、充放電の際に流れる電流の向きが逆になる。従って、ここでも両者の結合によって発生する相互インダクタンスの分だけ、自己インダクタンスを減少させることができる。従って、全体としてさらにインダクタンスを低下させることができる。
【００４４】
その上、本実施形態では、図２に示すように、チップコンデンサ１６０内で隣り合う側面部１６４同士の間隔（ピッチ）Ｐ１＝０．８ｍｍよりも、隣り合うチップコンデンサ１６０同士の隣り合って対向する側面部１６４同士の間隔（ピッチ）Ｐ２＝０．４ｍｍの方が小さくされている。このため、隣り合って対向する側面部１６４同士の結合が大きくなり、インダクタンスをより小さくすることができる。
なお、チップコンデンサ１６０同士の間には空隙が保たれ、コンデンサ接続パッド１４９同士の間には、ソルダーレジスト層１４２が介在しているので、側面部１６４同士の絶縁は保たれている。
【００４５】
更に、本実施形態の配線基板本体１０１では、図１に示すように、コア基板本体１１１と裏面側樹脂絶縁層１４１との層間１５２に変換導体層１４６が形成されている。この変換導体層１４６とチップコンデンサ１６０の端子１６２ｂ，１６２ｃ、特にその上面部１６３ｂ，１６３ｃ、さらにスルーホール導体１１３との関係について、図４，図５，図６を参照して説明する。
【００４６】
図４は、図１，図６におけるＭ−Ｍ’断面において、主面側から裏面側樹脂絶縁層１４１、ソルダーレジスト層１４２、コンデンサ接続パッド１４９等を透視して（あるいは除いて）チップコンデンサ１１３を見た図、従って、図１におけるＮ−Ｎ’断面において、主面１０１ｂ側から上面１６０ｕに変換導体層１４６を投影した状態を示す図である。変換導体層１４６には、第１変換導体層１４６ｐと第２変換導体層１４６ｇとが含まれ、図４においてハッチングを異ならせて示すように、第１変換導体層１４６ｐ及び第２変換導体層１４６ｇは、いずれも帯状にされ、しかも、交互に並ぶストライプ状パターンとして配置されている。
【００４７】
しかも、第１変換導体層１４６ｐはチップコンデンサ１６０の端子１６２（上面部１６３）のうち、＋の電源電位に接続される端子１６２ｂ（上面部１６３ｂ）の上方（主面１０１ｂ側）に位置し、第２変換導体層１４６ｇは、接地電位に接続される端子１６２ｃ（上面部１６３ｃ）の上方（主面１０１ｂ側）に位置している。従って、第１変換導体層１４６ｐとその下方（裏面１０１ｃ側）に位置するチップコンデンサ１６０の端子１６２ｂ（上面部１６３ｂ）とは、裏面側樹脂絶縁層１４１を貫通するごく短いビア導体１４７及び第１コンデンサ接続パッド１４９ｐで接続することで足りる（図１参照）。
同様に、第２変換導体層１４６ｇとその下方に位置する端子１６２ｃ（上面部１６３ｃ）とも、裏面側樹脂絶縁層１４１を貫通するごく短いビア導体１４７及び第２コンデンサ接続パッド１４９ｇで接続すれば足りる。
このため、変換導体層１４６とコンデンサ１６０の端子１６２（上面部１６３）との間に生じる抵抗やインダクタンスは低く抑えることができる。
【００４８】
次いで、図５を参照して、変換導体層１４６とそれより主面側に位置するスルーホール導体１１３との接続関係について説明する。図５は、図４において、さらにストライプ状に配置された第１，第２変換導体層１４６ｐ，１４６ｇに主面側から接続するスルーホール導体１１３の接続位置を重ねて表示したものである。本図において、第１変換導体層１４６ｐに接続するスルーホール導体１１３ｐの位置を○（マル）にｐの記号で表し、第２変換導体層１４６ｇに接続するスルーホール導体１１３ｇの位置を○にｇの記号で表している。図５から容易に理解できるように、本実施形態では、スルーホール導体１１３ｐ，１１３ｇは、ちょうど端子１６２ｂ，１６２ｃ（上面部１６３ｂ，１６３ｃ）の上方（主面１０１ｂ側）でそれぞれ第１，第２変換導体層１４６ｐ，１４６ｇに接続するものがある。なお、一部では上面部１６３ｂ，１６３ｃの上方で接続しない部位もある。図５におけるＸ−Ｘ’断面は、図１に示す断面図に相当する。
【００４９】
さらにそのほか、チップコンデンサ１６０内の２つの端子１６２ｂ（上面部１６３ｂ）の間を架け渡す第１変換導体層１４６ｐの間の部分、具体的には、チップコンデンサ１６０を平面視縦長に見たときの中心線上で、中間接続スルーホール導体１１３ｐｍが、第１変換導体層１４６ｐに接続している。また同様に、チップコンデンサ１６０の２つの端子１６２ｃ（上面部１６３ｃ）の間を架け渡す第２変換導体層１４６ｇの間の部分、具体的には、チップコンデンサ１６０を平面視縦長に見たときの中心線上でも、中間接続スルーホール導体１１３ｇｍが、第２変換導体層１４６ｇに接続している。なお、図５におけるＹ−Ｙ’断面が、図６に示す断面図に相当する。
【００５０】
このように、第１変換導体層１４６ｐ及び第２変換導体層１４６ｇをストライプ状に交互に配置しているので、バンプ１２９からパッド１２８、ビア導体１２７、配線層１２６及びスルーホール導体１１３を通じて変換導体層１２６に接続するにあたり、短い配線層１２６によってその位置を調整すれば足りるので接続が容易である。このため、このスルーホール導体１１３、配線層１２６及びビア導体１２７、及びパッド１２８を通じて、バンプ１２９に＋の電源電位及び接地電位のいずれをも容易に引き出すことができるとともに、チップコンデンサ１６０と短い距離で接続することができる。
しかも、第１，第２変換導体層１４６ｐ，１４６ｇはいずれも、コア基板本体１１１と裏面側樹脂絶縁層１４１との層間１５２に形成されているので、２層のベタ状（平板状）の変換導体層を用いた場合に比して、必要となる層間の数が少なくなるから、配線基板本体１０１における樹脂絶縁層を１層分少なくできる。
【００５１】
さらに、図７に示すように、この配線基板１００において、チップコンデンサ１６０を放電させる場合を考える。即ち、チップコンデンサ１６０の電源電位の端子１６２ｂ（上面部１６３ｂ）から、第１変換導体層１６２ｐ及びスルーホール導体１１３ｐを通じて、ＩＣチップ１０に電流を流し、その帰路として、ＩＣチップ１０から、スルーホール導体１１３ｇ、第２変換導体層１４６ｇを通じて、チップコンデンサ１６０の接地電位の端子１６２ｃ（上面部１６３ｃ）へ電流を流す場合を考える。この場合において、第１変換導体層１４６ｐから中間接続スルーホール導体１１３ｐｍに流れ込む電流、及び中間接続スルーホール導体１１３ｇｍから第２変換導体層１４６ｇに流れ出る電流を矢印で示す。
【００５２】
すると、図７において一点鎖線で囲む逆向き電流部分４１においては、第１変換導体層１４６ｐを流れる電流の向きと第２変換導体層１４６ｇを流れる電流の向きとが逆向きになる。従って、この部分では相互インダクタンスが負となり、この部分でのインダクタンスを抑制できるから、変換導体層１４６、さらには、配線基板１００（配線基板本体１０１）全体に生じるインダクタンスをより低減することができることが判る。
【００５３】
さらに、本実施形態では、図１及び図６から容易に理解できるように、主面側から変換導体層１４６に接続するスルーホール導体１１３の数の方が、さらにはこれらに接続するバンプ１２９の数の方が、裏面側から変換層体層１４６に接続するビア導体１４７の数よりも多い。従って、変換導体層１４６を層間１５２に設けたことにより、変換導体層を他の層間１５１に設けた場合よりも、全体として、チップコンデンサ１６０とバンプ１２９との間に生じる抵抗やインダクタンスを低く抑えることができる。
【００５４】
次いで、本実施形態の配線基板１００の製造方法について説明する。本実施形態の配線基板１００は、樹脂配線基板の公知のビルドアップ製法によって形成すればよい。
例えば、まず、ガラス−エポキシ樹脂複合材料からなり、上面１１１ｂと下面１１１ｃとの間を貫通する多数の貫通孔１１１ｈを有するコア基板本体１１１を用意する。これらの貫通孔１１１ｈは、例えば、ドリル、レーザ等によって穿孔する。
その後、公知のパネルメッキ法によりコア基板本体１１１にＣｕメッキを施し、エッチングにより所定のパターンを形成した後、貫通孔１１１ｈ内に樹脂１１２ｒを充填する。さらにメッキを施して、貫通孔１１１Ｈ内にスルーホール導体１１２，１１３を形成するとともに、コア基板本体の上面１１１ｂ及び下面１１１ｃに所定パターンの配線層１２５，１２６，１４５、変換導体層１４６をそれぞれ形成する。
【００５５】
次いで、公知のビルドアップ絶縁層形成手法により、主面側及び裏面側樹脂絶縁層１２１，１４１を形成し、さらにこれらをそれぞれ貫通するビア導体１２７，１４７、及びパッド１２８、接続パッド１４８、コンデンサ接続パッド１４９をそれぞれ形成する。さらに、不要部分を覆うようにして、ソルダーレジスト層１２２，１４２を形成して配線基板本体１０１が完成する。
その後は、コンデンサ接続パッド１４９に予めハンダペーストを塗布した上で、チップコンデンサ１６０を裏面１０１ｃに搭載し、リフローしてチップコンデンサ１６０の端子１６２（主に上面部１６３）とコンデンサ接続パッド１４９とをハンダ１６９を介して接続する。さらに、パッド１２８にハンダペーストを塗布し、ハンダ１６９の溶融しない温度でリフローして、バンプ１２９を形成する。このようにして、配線基板１００が完成する。
【００５６】
この配線基板１００は、上記のようにチップコンデンサ１６０を裏面１０１ｃに多数搭載しているため、ノイズを確実に除去できる上、複数のチップコンデンサ１６０を並列に接続しているので、搭載するコンデンサ全体としてのインダクタンスも低減させることができる。しかも、各チップコンデンサ１６０について見ると、隣り合って対向する端子１６２同士の極性が異なり、流れる電流の向きが逆向きになる。このため、インダクタンスをさらに減少させることができ、より一層、低インダクタンスでＩＣチップ１０とコンデンサ１６０とを接続することができる。
【００５７】
また、チップコンデンサ１６０の端子１６２には、上面部１６３ｂ，１６３ｃを形成しているので、配線基板本体１０１の裏面１０１ｃ側に形成したコンデンサ接続パッド１４９と端子１６２（上面部１６３ｂ，１６３ｃ）との接続が容易になる。しかも、変換導体層として、第１変換導体層１４６ｐと第２変換導体層１４６ｇとを同じ層間１５２に形成しているので、樹脂絶縁層の数を減らすことができている。従って、コストダウンを図ることができる。
【００５８】
（変形形態１）
上記実施形態における変換導体層１４６は、図４等に示すように、若干ジグザグに蛇行しているが、大略まっすぐな帯状の第１，第２変換導体層１４６ｐ，１４６ｇが交互に並んだストライプ状パターンとしたが、他のストライプ状パターンによっても良い。
【００５９】
例えば、図８に、本変形形態１の第１，第２変換導体層２４６ｐ，２４６ｇと、チップコンデンサ１６０の端子１６２の上面部１６３ｂ，１６３ｃとの関係を示す。この変形形態では、図８から容易に理解できるように、第１，第２変換導体層２４６ｐ，２４６ｇがそれぞれジグザグ帯状にされ、しかも、第１，第２変換導体層２４６ｐ，２４６ｇが交互に並んだストライプ状パターンとされている。
変換導体層２４６をこのようなパターンとしても、実施形態１と同じく、チップコンデンサ１６０の上面部１６３ｂ，１６３ｃが、それぞれ第１，第２変換導体層２４６ｐ，２４６ｇの下方（裏面側）に位置しており、実施形態１と同様、ごく短いビア導体１４７及びコンデンサ接続パッド１４９で互いに接続することができる。また、この変換導体層２４６の主面側においても、スルーホール導体１１３と容易に接続することができる（図１参照）。
従って、変換導体層２４６によっても、チップコンデンサ１６０とバンプ１２９（ＩＣチップ１０の接続端子１２）とを、容易に接続することができる。
【００６０】
（変形形態２）
また、上記実施形態及び変形形態１では、チップコンデンサ１６０の４つ側面１６１ｓ１〜１６１ｓ４のうち、第１側面１６１ｓ１と第３側面１６１ｓ３に端子１６２が形成されたものを使用したが、他の形態のチップコンデンサを用いることもできる。
例えば、図９に示すように、本変形形態２で使用するチップコンデンサ３６０は、前記実施形態１のチップコンデンサ１６０と同じく、その第１側面３６１ｓ１と第３側面３６１ｓ３に端子３６２ｂ，３６２ｃ（上面部３６３ｂ，３６３ｃ）が形成されている他、さらに、第２側面３６１ｓ２と第４側面３６１ｓ４にも、それぞれ端子３６２（上面部３６３ｂｓ，３６３ｃｓ）が形成されている。
【００６１】
このようなチップコンデンサ３６０を用いた場合にも、この図９に示すように、ジグザグ帯状の第１，第２変換導体層３４６ｐ，３４６ｇを交互に並んだストライプ状に形成することにより、各上面部３６３ｂ，３６３ｃ（３６３ｂｓ，３６３ｃｓを含む）を、それぞれ第１，第２変換導体層３４６ｐ，３４６ｇの下方に位置させることができ、実施形態１と同様、ごく短いビア導体１４７で互いに接続することができる。また、この変換導体層３４６の主面側においても、スルーホール導体１１３と容易に接続することができる（図１参照）。
従って、変換導体層３４６により、チップコンデンサ３６０とバンプ１２９（ＩＣチップ１０の接続端子１２）とを、容易に接続することができる。
【００６２】
（変形形態３）
さらに、上記変形形態２におけるチップコンデンサ３６０を用いて、第１，第２変換導体層を他のストライプ状パターンとすることもできる。
例えば、図１０に、本変形形態３の第１，第２変換導体層４４６ｐ，４４６ｇと、チップコンデンサ３６０の端子３６２の上面部３６３ｂ，３６３ｃとの関係を示す。この変形形態３では、図１０から容易に理解できるように、第１，第２変換導体層４４６ｐ，４４６ｇがそれぞれほぼまっすぐな帯状で、しかも交互に並んだストライプ形状とされている。また、変形形態２と同じく、各上面部３６３ｂ，３６３ｃが、それぞれ第１，第２変換導体層４４６ｐ，４４６ｇの下方に位置しており、変形形態２と同様、ごく短いビア導体１４７で互いに接続することができる。また、この変換導体層４４６の主面側においても、スルーホール導体１１３と容易に接続することができる（図１参照）。
従って、変換導体層４４６によっても、チップコンデンサ３６０とバンプ１２９（ＩＣチップ１０の接続端子１２）とを、容易に接続することができる。
【００６３】
（変形形態４）
上記実施形態及び変形形態１〜３においては、チップコンデンサの端子１６２，３６２は、いずれも側面に形成され、上面に回り込んで形成された上面部１６３，３６３を有する形態であった。しかし、本件発明に使用できるチップコンデンサとしては、チップコンデンサの上面に端子が形成されて、上方（主面側）から接続できるものであれば良く、上面にバンプ状に端子が形成されたものでも良い。
例えば、図１１に示すように、本変形形態４で使用するチップコンデンサ５６０は、前記実施形態のチップコンデンサ１６０等とは異なり、その上面５６０ｕ（チップコンデンサ本体の上面５６１ｕ）に、縦横格子状に端子５６３が並んでいる。しかも、＋の電源電位に接続する第１端子５６３ｂと接地電位に接続する第２端子５６３ｃとが、交互に並ぶように配置されている。このようなチップコンデンサ５６０を用いた場合にも、この図１１に示すように、直線帯状の第１，第２変換導体層５４６ｐ，５４６ｇが交互に並んだストライプ形成とすることにより、各端子５６３ｂ，５６３ｃを、それぞれ第１，第２変換導体層５４６ｐ，５４６ｇの下方に位置させることができ、上記実施形態１等と同様、ごく短いビア導体１４７で互いに接続することができる。また、この変換導体層５４６の主面側においても、スルーホール導体１１３と容易に接続することができる（図１参照）。
従って、変換導体層５４６によっても、チップコンデンサ５６０とバンプ１２９（ＩＣチップ１０の接続端子１２）とを、容易に接続することができる。
【００６４】
（変形形態５）
さらに、上記変形形態４におけるチップコンデンサ５６０を用いて、第１，第２変換導体層を他のストライプ状パターンとすることもできる。
例えば、図１２に、本変形形態４の第１，第２変換導体層６４６ｐ，６４６ｇと、チップコンデンサ５６０の端子５６３ｂ，５６３ｃとの関係を示す。この変形形態５では、図１２から容易に理解できるように、第１，第２変換導体層６４６ｐ，６４６ｇは、それぞれジグザグ帯状で、しかも交互に並んだストライプ状パターンとされている。また、変形形態４と同じく、各端子５６３ｂ，５６３ｃが、それぞれ第１，第２変換導体層６４６ｐ，６４６ｇの下方に位置しており、変形形態４と同様、ごく短いビア導体１４７で互いに接続することができる。また、この変換導体層６４６の主面側においても、スルーホール導体１１３と容易に接続することができる（図１参照）。
従って、変換導体層６４６によっても、チップコンデンサ５６０とバンプ１２９（ＩＣチップ１０の接続端子１２）とを、容易に接続することができる。
【００６５】
（実施形態２）
次いで本発明の第２の実施形態について、図１３〜図１５を参照しつつ説明する。本実施形態の配線基板８００は、実施形態１にかかる配線基板１００とほぼ同様の構造を有している。但し、実施形態１の配線基板１００においては、ストライプ状パターンにされた変換導体層１４６（第１，第２変換導体層１４６ｐ，１４６ｇ）が、コア基板本体１１１と裏面側樹脂絶縁層１４１との層間１５２の形成されている。これに対し、本実施形態２では、変換導体層１４６とほぼ同形状の変換導体層８４９（第１，第２変換導体層８４９ｐ，８４９ｇ）が、裏面側樹脂絶縁層８４１の裏面８４１ｃ、つまり、裏面側樹脂絶縁層８４１とソルダーレジスト層８４２との層間８５４に形成されている点で異なる。従って、異なる部分を中心に説明し、同様な部分は省略または簡略化して説明する。
【００６６】
図１３、図１４に示す配線基板８００は、配線基板本体８０１とこの裏面８０１ｃ側に搭載された実施形態１と同様なチップコンデンサ１６０とからなる。配線基板８０１は、実施形態１と同じく、コア基板８１０と、その上下にそれぞれ積層された主面側樹脂絶縁層８２１及びソルダーレジスト層８２２、裏面側樹脂絶縁層８４１及びソルダーレジスト層８４２を有する。配線基板本体８０１の主面８０１ｂの中央部には、バンプ８２９が多数形成され、破線で示すＩＣチップ１０の下面１１に多数形成された接続端子１２とそれぞれフリップチップ接続可能とされている。また、図中裏面８０１ｃでは、その略中央部分にコンデンサ接続パッド８４９が多数形成され、これにハンダ８６９を用いてチップコンデンサ１６０が多数搭載されている。さらに裏面８０１ｃの周縁部分には、接続パッド８４８が形成されている。
【００６７】
実施形態１と同じく、コア基板８１０は、コア基板本体８１１を有し、その上面８１１ｂと下面８１１ｃとの間には、これを貫通する多数のスルーホール用貫通孔８１１ｈが穿孔され、この内には、公知のスルーホール導体８１２，８１３が形成されている。
また、バンプ８２９は、ソルダーレジスト層８２２に開口するパッド８２８、及び主面側樹脂絶縁層８２１を貫通するビア導体８２７を通じて、コア基板本体８１１の上面８１１ｂ（コア基板本体８１１と主面側樹脂絶縁層８２１との層間８５１）に形成された配線層８２５，８２６に接続している。
【００６８】
具体的には、概略周縁部分に位置するバンプ８２９は、パッド８２８、ビア導体８２７を通じて配線層８２５に接続し、それぞれ周縁側（図１３，図１４中、右または左方向）にファンアウトして周縁部分に位置するスルーホール導体８１２に接続する。さらに、裏面８１１ｃ（層間８５２）に形成された配線層８４５、裏面側樹脂絶縁層８４１を貫通するビア導体８４７を通じてソルダーレジスト層８４２から露出する接続パッド８４８に接続している。これらは、例えば、主として信号用配線として使用されるが、＋の電源電位及び接地電位を供給する電源配線として用いることもある。
【００６９】
一方、概略中央部分に位置するバンプ８２９は、パッド８２８、ビア導体７２７を通じて、ファンアウトすることなく層間８５１に形成された配線層８２６で位置を調整し、あるいは複数のバンプ８２９からの配線を纏めた上、つまり並列接続した上、中央部分に位置するスルーホール導体８１３に接続する。ここまでは実施形態１と同様である。
さらにこのスルーホール導体８１３は、コア基板８１１の下面８１１ｃ（層間８５２）に形成された配線層８４６に接続し、裏面側樹脂絶縁層８４１を貫通するビア導体８４７を通じて、裏面側樹脂絶縁層８４１の裏面８４１ｃ（層間８５４）に形成された変換導体層８４９に接続している。この変換導体層８４９の一部は、ソルダーレジスト層８４２から露出しており、この部分でチップコンデンサ１６０の端子１６２（１６２ｂ，１６２ｃ）とハンダ８６９によって接続する。つまり、変換導体層８４９は、バンプ８２９とチップコンデンサ１６０の端子１６２との間に介在する絶縁層（主面側樹脂絶縁層８２１、コア基板本体８１１、裏面側樹脂絶縁層８４１）のうち、最も裏面側に位置する裏面側樹脂絶縁層８４１の裏面８４１ｃに形成されている。
このようにして、チップコンデンサ１６０の電極１６２（１６２ｂ，１６２ｃ）とバンプ８２９とが接続される。
【００７０】
なお、図１３の左端に示すように、裏面８０１ｃの周縁に位置する接続パッド８４８の或るものは、裏面側樹脂絶縁層８４１の裏面８４１ｃにおいて、変換導体層８４９に接続しており、このような経路によって、＋の電源電位及び接地電位が中央部分に位置するバンプ８２９及びチップコンデンサ１６０にそれぞれ供給される。あるいは、接続パッド８４８、ビア導体８４７、配線層８４５、スルーホール導体８１２、及び配線層８２５，８２６を経由して、＋の電源電位及び接地電位を、中央部分に位置するバンプ８２９及びチップコンデンサ１６０に供給することもできる。
【００７１】
この変換導体層８４９は、図１５に示すように、実施形態１の変換導体層１４６とほぼ同様なパターンを有し、＋の電源電位（共通第１電位）に接続される第１変換導体層８４９ｐと、接地電位（共通第２電位）に接続される第２変換導体層８４９ｇとが、ストライプ状に交互に配置されたパターンとされたものである。但し、変換導体層８４９は、チップコンデンサ１６０の端子１６２（上面部１６３）の形状に合わせて接続を容易にするため、図４に示す変換導体層１４６に比して、三角形状の突起部分が形成されている点で異なる。
図１５は、図１３，図１４におけるＱ−Ｑ’断面において、主面側からソルダーレジスト層８４２、ハンダ８６９を透視して（あるいは除いて）チップコンデンサ１６０を見た図であり、変換導体層８４９とチップコンデンサ１６０の端子１６２ｂ，１６２ｃ（上面部１６３ｂ，１６３ｃ）との関係について示したものである。
【００７２】
図１５から容易に理解できるように、第１変換導体層８４９ｐはいずれも、チップコンデンサ１６０の端子１６２（上面部１６３）のうち、＋の電源電位に接続される端子１６２ｂ（上面部１６３ｂ）の上方（主面８０１ｂ側）に位置し、第２変換導体層８４９ｇのいずれも、接地電位に接続される端子１６２ｃ（上面部１６３ｃ）の上方（主面８０１ｂ側）に位置している。従って、第１変換導体層８４９ｐとその下方（裏面８０１ｃ側）に位置するチップコンデンサ１６０の端子１６２ｂ（上面部１６３ｂ）とは、ハンダ８６９で容易に接続することができる（図１３参照）。
同様に、第２変換導体層８４９ｇとその下方に位置する端子１６２ｃ（上面部１６３ｃ）とも、ハンダ８６９で容易に接続することができる。
このため、変換導体層８４９とコンデンサ１６０の端子１６２（上面部１６３）との間に生じる抵抗やインダクタンスは特に低く抑えることができる。
【００７３】
なお、変換導体層８４９とそれより主面側に位置するビア導体８４７との接続関係については、図５を参照して実施形態１において変換導体層１４６とスルーホール導体１１３の関係について説明したのと同様である。即ち、図５から容易に理解できるように、本実施形態２でも、ビア導体８４７ｐ，８４７ｇは、ちょうど端子８６２ｂ，８６２ｃ（上面部８６３ｂ，８６３ｃ）の上方（主面８０１ｂ側）でそれぞれ第１，第２変換導体層８４９ｐ，８４９ｇに接続するものがある。なお、一部では上面部８６３ｂ，８６３ｃの上方で接続しない部位もある。図５におけるＸ−Ｘ’断面は、図１３に示す断面図に相当する。また、図５では、変換導体層の形状として実施形態１の変換導体層１４６の形態を示したので、図１５に示す変換導体層８４９の形態と若干異なるように表現されている。
【００７４】
さらにそのほか、チップコンデンサ１６０内の２つの端子１６２ｂ（上面部１６３ｂ）の間を架け渡す第１変換導体層８４９ｐの間の部分、具体的には、チップコンデンサ１６０を平面視縦長に見たときの中心線上で、中間接続ビア導体８４７ｐｍが、第１変換導体層８４９ｐに接続している。また同様に、チップコンデンサ１６０の２つの端子１６２ｃ（上面部１６３ｃ）の間を架け渡す第２変換導体層８４９ｇの間の部分、具体的には、チップコンデンサ１６０を平面視縦長に見たときの中心線上でも、中間接続ビア導体８４７ｇｍが、第２変換導体層８４９ｇに接続している（図５参照）。
【００７５】
このように、第１変換導体層８４９ｐ及び第２変換導体層８４９ｇをストライプ状に交互に配置しているので、バンプ８２９からパッド８２８、ビア導体８２７、配線層８２６、スルーホール導体８１３、配線層８４６、ビア導体８４７を通じて変換導体層８４９に接続するにあたり、短い配線層８２６によってその位置を調整すれば足りるので接続が容易である。このため、これらを通じて、バンプ８２９に＋の電源電位及び接地電位のいずれをも容易に引き出すことができるとともに、チップコンデンサ１６０と短い距離で接続することができる。
しかも、第１，第２変換導体層８４９ｐ，８４９ｇはいずれも、裏面側樹脂絶縁層８４１の裏面８４１ｃに形成されているので、２層のベタ状（平板状）の変換導体層を用いた場合に比して、必要となる層間の数が少なくなるから、配線基板本体８０１における樹脂絶縁層を１層分少なくできる。
【００７６】
さらに、この配線基板８００において、チップコンデンサ１６０を充放電させる場合に変換導体層８４９を流れる電流についても、図７を参照して実施形態１において説明したのと同様である。即ち、この配線基板８００において、チップコンデンサ１６０を放電させる場合を考えると、図７において一点鎖線で囲む逆向き電流部分４１においては、第１変換導体層８４９ｐを流れる電流の向きと第２変換導体層８４９ｇを流れる電流の向きとが逆向きになる。従って、この部分では相互インダクタンスが負となり、この部分でのインダクタンスを抑制できるから、変換導体層８４９、さらには、配線基板８００（配線基板本体８０１）全体に生じるインダクタンスをより低減することができることが判る。
【００７７】
さらに、本実施形態では、図１３及び図１４から容易に理解できるように、主面側から変換導体層８４９に接続するビア導体８４７の数の方が、さらにはこれらに接続するバンプ８２９の数の方が、裏面側から変換層体層８４９に接続するチップコンデンサ１６０の端子１６２の数よりも多い。しかも、層間１５２に変換導体層１４６を設けた実施形態１の配線基板１００の場合よりも、変換導体層８４９が裏面側、つまりチップコンデンサ１６０側に位置している。従って、変換導体層８４９を最もチップコンデンサ１６０に近い裏面側樹脂絶縁層８４１の裏面に設けたことにより、変換導体層を層間１５１や１５２に設けた場合に比して、特にチップコンデンサ１６０とバンプ８２９との間に生じる抵抗やインダクタンスを低く抑えることができる。
なお、本実施形態２の配線基板８００の製造方法は、実施形態１の配線基板１００と同じく、公知のビルドアップ製法によって形成すればよいので説明を省略する。
【００７８】
この配線基板８００においても、上記のようにチップコンデンサ１６０を裏面８０１ｃ側に多数搭載しているため、ノイズを確実に除去できる上、複数のチップコンデンサ１６０を並列に接続しているので、搭載するコンデンサ全体としてのインダクタンスも低減させることができる。しかも、各チップコンデンサ１６０について見ると、隣り合って対向する端子１６２同士の極性が異なり、流れる電流の向きが逆向きになる。このため、インダクタンスをさらに減少させることができ、より一層、低インダクタンスでＩＣチップ１０とコンデンサ１６０とを接続することができる。
【００７９】
また、チップコンデンサ１６０の端子１６２には、上面部１６３ｂ，１６３ｃを形成しているので、変換導体層８４９と端子１６２（上面部１６３ｂ，１６３ｃ）との接続が容易になる。しかも、変換導体層として、第１変換導体層８４９ｐと第２変換導体層８４９ｇとを同じ裏面側樹脂絶縁層８４１の裏面８４１ｃ（層間８５２）に形成しているので、樹脂絶縁層の数を減らすことができている。従って、コストダウンを図ることができる。
【００８０】
（実施形態３）
次に、本発明の第３の実施形態について、図１６を参照しつつ説明する。本実施形態の配線基板９００は、実施形態１及び変形形態１〜５にかかる配線基板１００と比較して、コンデンサ接続パッドとバンプ（主面側接続端子）とを結ぶ配線については、ほぼ同様の構造を有している。
但し、実施形態１及び変形形態１〜５では、配線基板の裏面にコンデンサ接続パッドを形成し、このコンデンサ接続パッドにチップコンデンサを搭載した。これに対し、本実施形態３では、裏面側に開口する凹部を形成するように凹部の壁面を構成する凹周囲部を絶縁層より裏面側に形成し、凹部の底面にコンデンサ接続パッドを形成し、チップコンデンサを凹部内に搭載する。
【００８１】
具体的には、本発明の配線基板９００は、図１６に示すように、配線基板本体９０１とチップコンデンサ１６０とによって構成されている。チップコンデンサ１６０については、実施形態１と同様であるので説明を割愛し、ここでは配線基板本体９０１を中心に説明する。
配線基板本体９０１は、裏面９０１ｃ側に開口する凹部９６５が形成されたコア基板９６０と、この主面９６０ｂ上に積層された主面側樹脂絶縁層９３０，１２１、変換導体層９４６、及び配線層１２５，１２６とを有する。また、チップコンデンサ１６０は、チップコンデンサの上面１６０ｕ（第１面）が凹部９６５の底面９６５ｂに対向するように、凹部９６５内に配置されている。
【００８２】
配線基板９００のうちコア基板９６０は、比較的肉薄の第１コア部９１０と比較的肉厚の第２コア部９２０とによって形成される。
第１コア部９１０は、３１ｍｍ×３１ｍｍの矩形で厚さ２００μｍのガラス−エポキシ樹脂からなり、図１７に示すように、その中央付近には第１コア部９１０の厚さ方向に貫通する直径約１００μｍのスルーホール９１１が複数形成されている。さらに、各スルーホール９１１の内側には、銅製のスルーホール導体９１２が形成され、さらにその内側には充填樹脂９１３が充填されている。第２コア部９２０（図１６参照）は、３１ｍｍ×３１ｍｍの矩形で厚さ８００μｍのガラス−エポキシ樹脂からなり、その中央付近には凹部９６５が形成されている。凹部９６５は平面視１５ｍｍ×１５ｍｍの正方形である。
【００８３】
第１コア部９１０と第２コア部９２０とは、厚さ約６０μｍの接着層９６８を介して貼り合わされることにより積層され、コア基板９６０を形成してい
る。図１６の左右に示すように、コア基板９６０のうち凹部９６５の周囲（凹周囲部９７０）には、その厚さ方向に貫通する直径約１００μｍのスルーホール９６１が形成されている。さらに、図１６に拡大して示すように、各スルーホール９６１の内側には、銅製のスルーホール導体９６２が形成され、さらにその内側には充填樹脂９６３が充填されている。さらに、コア基板９６０のコア裏面９６０ｃには、スルーホール導体９６２と接続するパッド９２８とソルダーレジスト層９６７が形成されている。
また、凹部９６５の底面９６５ｂには、実施形態１のコンデンサ接続パッド１４９と同様のコンデンサ接続パッド９４９とエポキシ系樹脂からなるソルダーレジスト層９６６トが形成されている。コンデンサ接続パッド９４９はスルーホール導体９１２と接続している。
【００８４】
コア基板９６０のコア主面９６０ｂ上には、実施形態１の変換導体層１４６と同様のパターンの変換導体層９４６と、実施形態１の配線層１４５と同様のパターンの配線層９４５が形成されている。変換導体層９４６はスルーホール導体９１２と接続し、配線層９４５はスルーホール導体９６２と接続している。コア基板９６０のコア主面９６０ｂ、変換導体層９４６、及び配線層９４５上には、エポキシ系樹脂からなる厚さ約３０μｍの主面側樹脂絶縁層９３０が形成されている。さらに、主面側樹脂絶縁層９３０には、実施形態１と同様に、変換導体層９４６上の所定の位置に主面側樹脂絶縁層９３０の厚さ方向に貫通するビア導体９３３と、配線層９４５上の所定の位置に主面側樹脂絶縁層９３０の厚さ方向に貫通するビア導体９３２とが形成されている。さらに、主面側樹脂絶縁層９３０上には、実施形態１と同様の配線層１２５，１２６が形成されている。配線層１２５はビア導体９３２と接続し、配線層１２６はビア導体９３３と接続されている。主面側樹脂絶縁層９３０上及び配線層１２６上には、実施形態１と同様の主面側樹脂絶縁層１２１が形成されている。
【００８５】
さらに、主面側樹脂絶縁層１２１には、実施形態１と同様に、配線層１２５，１２６上の所定の位置に、主面側樹脂絶縁層１２１の厚さ方向に貫通する実施形態１と同様のビア導体１２７が形成されている。主面側樹脂絶縁層１２１上には、実施形態１と同様のソルダーレジスト層１２２及びパッド１２８が形成され、パッド１２８はビア導体１２７と接続されている。さらに、パッド１２８上には、実施形態１と同様のバンプ１２９が形成されている。
【００８６】
上述のような配線基板本体９０１を有する配線基板９００によれば、実施形態１と同様に、概略周縁部分に位置するバンプ１２９は、パッド１２８、ビア導体１２７を通じて配線層１２５に接続し、それぞれ周縁側（図１６中、右または左方向）にファンアウトして周縁部分に位置するビア導体９３２に接続する。さらに、配線層９４５、スルーホール導体９６２を通じてソルダーレジスト層９６７から露出する接続パッド９２８に接続している。これらは、例えば、主として信号用配線として使用されるが、＋の電源電位及び接地電位を供給する電源配線として用いることもある。
なお、スルーホール導体９６２に発生する抵抗やインダクタンスを下げるため、複数のスルーホール導体９６２で配線層９４５と接続パッド９２８とを接続するのが好ましい。
【００８７】
一方、概略中央部分に位置するバンプ１２９は、パッド１２８、ビア導体１２７を通じて、ファンアウトすることなく層間９５３に形成された配線層１２６で位置を調整し、あるいは複数のバンプ１２９からの配線（ビア導体１２７）を纏めた上、つまり並列接続した上、中央部分に位置するビア導体９３３に接続する。バンプ１２９同士の間隔（例えば、最小１５０μｍ）に比して、ビア導体９３３同士の間隔が大きい場合（例えば、最小６００μｍ）にこのようにすると良い。
さらに、変換導体層９４６に接続し、第１コア部９１０を貫通するスルーホール導体９１２を通じて、コンデンサ接続パッド９４９に接続している。従って、コンデンサ１６０の電極１６２（１６２ｂ，１６２ｃ）とバンプ１２９とが接続される。
【００８８】
なお、図１６の左端に示すように、裏面９０１ｃに位置する接続パッド９２８のうち或るものは、スルーホール導体９６２を通じて変換導体層９４６に接続しており、このような経路によって、＋の電源電位及び接地電位が中央部分に位置するバンプ１２９及びチップコンデンサ１６０にそれぞれ供給される。あるいは、接続パッド９２８、スルーホール導体９６２、配線層９４５、ビア導体９３２、及び配線層１２５，１２６を経由して、＋の電源電位及び接地電位を、中央部分に位置するバンプ１２９及びチップコンデンサ１６０に供給することもできる。
【００８９】
変換導体層９４６は、実施形態１と同様に（図４参照）、＋の電源電位（共通第１電位）に接続される第１変換導体層９４６ｐと、接地電位（共通第２電位）に接続される第２変換導体層９４６ｇとが、ストライプ状に交互に配置されたパターンとされたものである。この変換導体層９４６とチップコンデンサ１６０の端子１６２ｂ，１６２ｃ、特にその上面部１６３ｂ，１６３ｃ、さらにビア導体９３３との関係については、実施形態１と同様である。そこで、図４、図５、図７ 、及び図２１を参照して説明する。
【００９０】
図４は、図１６、図２１におけるＲ−Ｒ’断面において、主面９０１ｂ側から第１コア部９１０、ソルダーレジスト層９６６、コンデンサ接続パッド９４９等を透視して（あるいは除いて）チップコンデンサ１６０を見た図、従って、図１６におけるＳ−Ｓ’断面において、主面９０１ｂ側から上面１６０ｕに変換導体層９４６を投影した状態を示す図である。変換導体層９４６には、第１変換導体層９４６ｐと第２変換導体層９４６ｇとが含まれ、図４においてハッチングを異ならせて示すように、第１変換導体層９４６ｐ及び第２変換導体層９４６ｇは、いずれも帯状にされ、しかも、交互に並ぶストライプ状パターンとして配置されている。
【００９１】
しかも、第１変換導体層９４６ｐはチップコンデンサ１６０の端子１６２（上面部１６３）のうち、＋の電源電位に接続される端子１６２ｂ（上面部１６３ｂ）の上方（主面９０１ｂ側）に位置し、第２変換導体層９４６ｇは、接地電位に接続される端子１６２ｃ（上面部１６３ｃ）の上方（主面９０１ｂ側）に位置している。従って、第１変換導体層９４６ｐとその下方（裏面９０１ｃ側）に位置するチップコンデンサ１６０の端子１６２ｂ（上面部１６３ｂ）とは、第１コア部９１０を貫通するごく短いスルーホール導体９１２及び第１コンデンサ接続パッド９４９ｐで接続することで足りる（図１６参照）。
同様に、第２変換導体層９４６ｇとその下方に位置する端子１６２ｃ（上面部１６３ｃ）とも、第１コア部９１０を貫通するごく短いスルーホール導体９１２及び第２コンデンサ接続パッド９４９ｇで接続すれば足りる。
このため、変換導体層９４６とコンデンサ１６０の端子１６２（上面部１６３）との間に生じる抵抗やインダクタンスは低く抑えることができる。
【００９２】
次いで、図５を参照して、変換導体層９４６とそれより主面９０１ｂ側に位置するビア導体９３３との接続関係について説明する。図５は、図４において、さらにストライプ状に配置された第１，第２変換導体層９４６ｐ，９４６ｇに主面側から接続するビア導体９３３の接続位置を重ねて表示したものである。本図において、第１変換導体層９４６ｐに接続するビア導体９３３ｐの位置を○（マル）にｐの記号で表し、第２変換導体層９４６ｇに接続するビア導体９３３ｇの位置を○にｇの記号で表している。図５から容易に理解できるように、本実施形態では、ビア導体９３３ｐ，９３３ｇは、ちょうど端子１６２ｂ，１６２ｃ（上面部１６３ｂ，１６３ｃ）の上方（主面９０１ｂ側）でそれぞれ第１，第２変換導体層９４６ｐ，９４６ｇに接続するものがある。なお、一部では上面部１６３ｂ，１６３ｃの上方で接続しない部位もある。図５におけるＸ−Ｘ’断面は、図１６に示す断面図に相当する。
【００９３】
さらにそのほか、チップコンデンサ１６０内の２つの端子１６２ｂ（上面部１６３ｂ）の間を架け渡す第１変換導体層９４６ｐの間の部分、具体的には、チップコンデンサ１６０を平面視縦長に見たときの中心線上で、中間接続ビア導体９３３ｐｍが、第１変換導体層９４６ｐに接続している。また同様に、チップコンデンサ１６０の２つの端子１６２ｃ（上面部１６３ｃ）の間を架け渡す第２変換導体層９４６ｇの間の部分、具体的には、チップコンデンサ１６０を平面視縦長に見たときの中心線上でも、中間接続ビア導体９３３ｇｍが、第２変換導体層９４６ｇに接続している。なお、図５におけるＹ−Ｙ’断面が、図２１に示す断面図に相当する。
【００９４】
このように、第１変換導体層９４６ｐ及び第２変換導体層９４６ｇをストライプ状に交互に配置しているので、バンプ１２９からパッド１２８、ビア導体１２７、配線層１２６及びビア導体９３３を通じて変換導体層１２６に接続するにあたり、短い配線層１２６によってその位置を調整すれば足りるので接続が容易である。このため、このビア導体９３３、配線層１２６及びビア導体１２７、及びパッド１２８を通じて、バンプ１２９に＋の電源電位及び接地電位のいずれをも容易に引き出すことができるとともに、チップコンデンサ１６０と短い距離で接続することができる。
しかも、第１，第２変換導体層９４６ｐ，９４６ｇはいずれも、第１コア部９１０と主面側樹脂絶縁層９３０との層間９５２に形成されているので、２層のベタ状（平板状）の変換導体層を用いた場合に比して、必要となる層間の数が少なくなるから、配線基板本体９０１における樹脂絶縁層を１層分少なくできる。
【００９５】
さらに、実施形態１と同様に、図７に示すように、この配線基板９００において、チップコンデンサ１６０を放電させる場合を考える。即ち、チップコンデンサ１６０の電源電位の端子１６２ｂ（上面部１６３ｂ）から、第１変換導体層１６２ｐ及びビア導体９３３ｐを通じて、ＩＣチップ１０に電流を流し、その帰路として、ＩＣチップ１０から、ビア導体９３３ｇ、第２変換導体層９４６ｇを通じて、チップコンデンサ１６０の接地電位の端子１６２ｃ（上面部１６３ｃ）へ電流を流す場合を考える。この場合において、第１変換導体層９４６ｐから中間接続ビア導体９３３ｐｍに流れ込む電流、及び中間接続ビア導体９３３ｇｍから第２変換導体層９４６ｇに流れ出る電流を矢印で示す。
【００９６】
すると、図７において一点鎖線で囲む逆向き電流部分４１においては、第１変換導体層９４６ｐを流れる電流の向きと第２変換導体層９４６ｇを流れる電流の向きとが逆向きになる。従って、この部分では相互インダクタンスが負となり、この部分でのインダクタンスを抑制できるから、変換導体層９４６、さらには、配線基板９００（配線基板本体９０１）全体に生じるインダクタンスをより低減することができることが判る。
【００９７】
さらに、本実施形態では、図１６及び図２１から容易に理解できるように、主面９０１ｂ側から変換導体層９４６に接続するビア導体９３３の数の方が、さらにはこれらに接続するバンプ１２９の数の方が、裏面９０１ｃ側から変換層体層９４６に接続するスルーホール導体９１２の数よりも多い。従って、変換導体層９４６を層間９５２に設けたことにより、変換導体層を他の層間９５３に設けた場合よりも、全体として、チップコンデンサ１６０とバンプ１２９との間に生じる抵抗やインダクタンスを低く抑えることができる。
【００９８】
次いで、本実施形態の配線基板本体９０１の製造方法について、図１７〜図２０を参照して説明する。なお、チップコンデンサ１６０の製造方法については、実施形態１と同様のため、説明を割愛する。
【００９９】
まず、主面９１５ｂ及び裏面９１５ｃに厚さ約１６μｍの銅箔を貼り付けた、３１ｍｍ×３１ｍｍの矩形で厚さ約２００μｍの両面銅張の第１コア基板本体９１５を用意する（図１７参照）。そして、第１コア基板本体９１５の所定の位置に、レーザまたはドリルによって、図１７に拡大して示すように、直径約１００μｍのスルーホール９１１を形成する。次いで、無電解銅メッキ、及び電解銅メッキを施し、各スルーホール９１１の内壁に沿って厚さ約３０μｍのスルーホール導体９１２、及び主面９１５ｂと裏面９１５ｃに銅メッキ層９１８が形成される。次いで、スルーホール導体９１２の内側にエポキシ系樹脂を充填し、充填樹脂９１３を形成する。さらに、主面９１５ｂ及び裏面９１５ｃに全面銅メッキを行い、充填樹脂９１３を覆うように蓋メッキを行う。そして、裏面９１５ｃ側の銅メッキ層９１８を所定パターンにエッチングし、コンデンサ接続パッド９６９と配線層９１７とを形成する。さらに、裏面９１５ｃ上の所定の位置にエポキシ系樹脂からなるソルダーレジスト層９６６を形成する。以上のようにして、図１７に示すような、第１コア部９１０を含む第１コア基板９１９を形成する。
【０１００】
また、図１８に示すような主面９２５ｂ及び裏面９２５ｃに厚さ約１６μｍの銅箔を貼り付けた、３１ｍｍ×３１ｍｍの矩形で厚さ約８００μｍの片面銅張の第２コア基板本体９２５を用意する。そして、第２コア基板本体９２５の主面９２５ｂ側を、エンドミルによって座ぐり加工することにより、図１８（ａ）に示すような平面視略ロ字状の凹溝９２３を、第２コア基板本体９２５の中央部に形成する。次いで、主面９２５ｂ側の銅箔をエッチングして、凹溝９２３の周囲に配線層９２７を形成する。このようにして、図１８（ｂ）に示すような第２コア部９２０を含む第２コア基板９２９を形成する。
【０１０１】
次に、図１９に示すように、第１コア基板９１９の裏面９１９ｃと第２コア基板９２９の主面９２９ｂとの間に、接着性のあるプリプレグからなる接着層９６８を配置して、加熱・押圧することによって、第１コア基板９１９と第２コア基板９２９とを接着・積層する。なお、このとき、過剰な接着層９６８がある場合は、凹溝９２３内に収容される。次いで、この周縁部分の所定の位置にレーザまたはドリルによって穿孔し、この厚さ方向に貫通する直径約１００μｍのスルーホール９６１を形成する。
【０１０２】
次いで、図１９に示すように、無電解銅メッキ、及び電解銅メッキを施し、各スルーホール９６１の内壁に沿って厚さ約３０μｍのスルーホール導体９６２、及び主面９６４ｂ上と裏面９６４ｃ上に図示しない銅メッキ層が形成される。次いで、スルーホール導体９６２の内側にエポキシ系樹脂を充填し、充填樹脂９６３を形成する。さらに、主面９６４ｂ及び裏面９６４ｃに全面銅メッキを行い、充填樹脂９６３を覆うように蓋メッキを行う。そして、主面９６４ｂ上の銅メッキ層を実施形態１と同様のパターンにエッチングして変換導体層９４６と配線層９４５とを形成する。また、コア裏面９６０ｃ上の銅メッキ層を実施形態１と同様にエッチングし、パッド９２８を形成する。以上のようにして、図１９に示すようなコア基板本体９６４を形成する。
【０１０３】
次に、２つのコア基板本体９６４の裏面９６４ｃ同士を、その外周縁より外側の不要部９６４ｄ（図１９の左右下面）で貼りあわせて、図示しない一対のコア基板本体９６４とする。次いで、一対のコア基板本体９６４のうち２つの主面９６４ｂ（９６０ｂ）について、以下の工程を同時に行う。まず、図２０に示すように、主面９６４ｂ（９６０ｂ）上に主面側樹脂絶縁層９３０を形成し、さらに、実施形態１と同様に、変換導体層９４６上の所定の位置にビア導体９３３を形成する。同様に、公知のビルドアップ工法によって、配線層１２６、主面側樹脂絶縁層１２１、ビア導体１２７、パッド１２８、ソルダーレジスト層１２２を順次形成する。次いで、パッド１２８にハンダペーストを塗布し、ハンダペーストの溶融しない温度でリフローして、バンプ１２９を形成する。
【０１０４】
このように、２つのコア基板本体９６４を貼りあわせて、同時に樹脂絶縁層等を積層するのは、２つのコア基板本体９６４を貼りあわせることによって、樹脂絶縁層等の積層時に基板が反るのを防止することができるからである。
次に、コア基板本体９６４同士を貼りあわせている不要部で切り離して、一対のコア基板本体９６４に樹脂絶縁層等を積層したものを分離する。その後、コア基板本体９６４の裏面９６４ｃ上に所定パターンのソルダーレジスト層９６７を形成する。次に、コア基板本体９６４の裏面９６４ｃ側から、図１９に二点鎖線で示すように、凹溝９２３の裏側にエンドミルによって凹溝（二点鎖線部分）を形成し、第２コア基板９２９の中央部分を切り離して除去し、凹部９６５を形成する。（このとき、コア基板本体９６４がコア基板９６０となる。）こうして、図２１に示すような配線基板本体９０１が完成する。
【０１０５】
以上に説明したように、配線基板本体９０１は、肉薄の第１コア基板９１９に接着層９６８を介して肉厚の第２コア基板９２９を積層し、コア基板本体９６４を形成した後、このような十分な強度を持つコア基板本体９６４の主面９６４ｂ上に絶縁樹脂層及び配線層を積層している。従って、コア基板本体９６４の片面にだけ樹脂絶縁層が積層されていても、従来のような補強材を取り付けることが不要となり、低コストで製造することが可能となる。
【０１０６】
その後、チップコンデンサ１６０を配線基板本体９０１の凹部９６５内に配置し、端子１６２ｂの上面部１６３ｂ（第１端子）と第１コンデンサ接続パッド９４９ｐとを、及び端子１６２ｃの上面部１６３ｃ（第２端子）と第２コンデンサ接続パッド９４９ｇとを接続させる。このようにして、配線基板９００が完成する。その後さらに、端子１６２ｂの下面部１６５ｂ及び端子１６２ｃの下面部１６５ｃを露出するようにして凹部９６５内に樹脂を充填し、コンデンサ１６０を埋め込んでも良い。
【０１０７】
上記の配線基板９００は、実施形態１と同様に、チップコンデンサ１６０を多数搭載しているため、ノイズを確実に除去できる上、複数のチップコンデンサ１６０を並列に接続しているので、搭載するコンデンサ全体としてのインダクタンスも低減させることができる。しかも、各チップコンデンサ１６０について見ると、隣り合って対向する端子１６２同士の極性が異なり、流れる電流の向きが逆向きになる。このため、インダクタンスをさらに減少させることができ、より一層、低インダクタンスでＩＣチップ１０とコンデンサ１６０とを接続することができる。
【０１０８】
また、配線基板９００では、チップコンデンサ１６０を、凹部９６５内に搭載している。従って、主面９０１ｂ上に搭載するＩＣ１０とチップコンデンサ１６０とが凹部９６５の底面９６５ｂを挟んで略対向するように搭載される。このため、凹部が形成されていない両面積層配線基板と比較して、配線基板の主面側接続端子（バンプ）とチップコンデンサの第１端子（上面部）及び第２端子（上面部）との距離を短くし、さらには、主面上に搭載するＩＣとチップコンデンサとの距離を短くすることができる。
従って、凹部が形成されていない両面積層配線基板と比較して、短い経路で配線基板の主面側接続端子（バンプ）とチップコンデンサの第１端子（上面部）及び第２端子（上面部）とを接続することが可能になり、これらの経路で発生する抵抗成分やインダクタンス成分を抑制できる。
【０１０９】
以上において、本発明を実施形態１，２、３、及び変形形態１〜５に即して説明したが、本発明は上記実施形態及び変形形態に限定されるものではなく、その要旨を逸脱しない範囲で、適宜変更して適用できることはいうまでもない。
例えば、上記実施形態１，２，３では、主面側樹脂絶縁層の上方（ＩＣチップ側）及び裏面側樹脂絶縁層の下方（チップコンデンサ側）にそれぞれソルダーレジスト層１２２，１４２，８２２，８４２，９６６，９６７を形成したが、ソルダーレジスト層を形成しないで形態の配線基板としても良い。
また、実施形態１，２では、コア基板本体１１１，８１１の上下に、１層ずつ主面側及び裏面側樹脂絶縁層１２１，１４１，８２１，８４１を形成したが、さらに多数の樹脂絶縁層を積層した配線基板にも適用することができる。同様に、実施形態３では、コア基板９６０のコア主面９６０ｂ上に主面側樹脂絶縁層９３０，１２１を形成したが、さらに多数の主面側樹脂絶縁層を積層した配線基板にも適用することができる。また、第２コア部９２０の裏面９２０ｃ上には裏面絶縁層を形成していないが、複数の裏面絶縁層を積層した配線基板にも適用することができる。
【０１１０】
また、上記実施形態１，２，３においては、図示しないマザーボード等から裏面１０１ｃ，８０１ｃ，９０１ｃ側の周縁部分に形成した接続パッド１４８，９２８を経由して、電源電位あるいは接地電位をチップコンデンサ１６０及びバンプ１２９，８２９に供給する例を示した。しかし、チップコンデンサ１６０の端子１６２（下面部１６４）とマザーボード等の端子とを直接接続して、電源電位あるいは接地電位をチップコンデンサ１６０及びバンプ１２９，８２９に供給するようにしても良い。
【０１１１】
また、上記実施形態及び変形形態においては、いずれも変換導体層全体にわたって、第１変換導体層と第２変換導体層が交互に並ぶストライプ状のパターンとされているものを例示したが、一部をストライプ状パターンとしても良い。
さらに、上記実施形態２，３では、変換導体層８４９，９４６のパターンを、実施形態１と同様なパターンとした。しかし、実施形態２に示す配線基板８００及び実施形態３に示す配線基板９００においても、変換導体層８４９，９４６のパターンは、他のものでも良く、例えば、変形形態１のパターンを用いることもできる。さらに、実施形態２，３に用いるチップコンデンサ及び変換導体層のパターンとして、変形形態２，３，４，５に示すチップコンデンサ及び変換導体層のパターンを用いるなど、チップコンデンサの形態についても適宜変更して用いることができる。
【０１１２】
さらに、上記実施形態１，２では、配線基板１００等の中心の絶縁層としてコア基板本体１１１，８１１を用いたものを示したが、本発明をコア基板本体１１１１等を用いない配線基板に適用することもできる。
また、実施形態１，２では、コア基板本体１１１，８１１の裏面側（図中下側）に変換導体層１４６，８４９を形成したが、主面側（図中上側）、例えば、コア基板本体１１１の上面１１１ｂに、あるいは、主面側樹脂絶縁層同士の層間や主面側樹脂絶縁層とソルダーレジスト層との間などに形成することもできる。同様に、実施形態３では、層間９５２（第１コア部９１０の主面９１０ｂ上）に変換導体層９４６を形成したが、その他の層間、例えば９５１に形成することもできる。
また、実施形態１，２，３では、バンプ１２９，８２９同士の間隔よりも、コア基板本体１１１、主面側樹脂絶縁層９３０等に形成したスルーホール導体１１３、ビア導体９３３等同士の間隔を大きくしたものを示したが、スルーホール導体同士の間隔とバンプ同士の間隔とがほぼ同一のものにも、本発明を適用することができる。
【０１１３】
また、実施形態２においては、コア基板本体８１１の上面８１１ｂ（層間１５１）に形成した配線層８２６で、ビア導体８２７とスルーホール導体８１３との位置を調整することで、スルーホール導体８１３とビア導体８４７との位置調整を不要として、ビア導体８４７を変換導体層８４９と接続させた。しかし、配線層８４６によって、スルーホール導体８１３とビア導体８４７との位置調整を行うようにしても良く、さらには、配線層８２６と８４６の両方で位置調整を行うようにしても良い。
【図面の簡単な説明】
【図１】 実施形態１にかかる配線基板の断面図である。
【図２】 縦横格子状に配列させたチップコンデンサの各端子の電位を示す説明図である。
【図３】 縦横格子状に配列させたチップコンデンサの様子及び側面部を流れる電流の方向を示す斜視説明図である。
【図４】 変換導体層とチップコンデンサの各端子との関係を示す説明図である。
【図５】 変換導体層と主面側からこの変換導体層に接続するビア導体とチップコンデンサの各端子との関係を示す説明図である。
【図６】 実施形態１，２にかかる配線基板の他の断面図である。
【図７】 実施形態１，２，３にかかり、隣り合う変換導体層を流れる電流の相互の関係を示す説明図である。
【図８】 変形形態１にかかる配線基板において、変換導体層とチップコンデンサの各端子との関係を示す説明図である。
【図９】 変形形態２にかかる配線基板において、変換導体層とチップコンデンサの各端子との関係を示す説明図である。
【図１０】 変形形態３にかかる配線基板において、変換導体層とチップコンデンサの各端子との関係を示す説明図である。
【図１１】 変形形態４にかかる配線基板において、変換導体層とチップコンデンサの各端子との関係を示す説明図である。
【図１２】 変形形態５にかかる配線基板において、変換導体層とチップコンデンサの各端子との関係を示す説明図である。
【図１３】 実施形態２にかかる配線基板の断面図である。
【図１４】 実施形態２にかかる配線基板の他の断面図である。
【図１５】 実施形態２にかかり、変換導体層とチップコンデンサの各端子との関係を示す説明図である。
【図１６】 実施形態３にかかる配線基板の断面図である。
【図１７】 実施形態３にかかる配線基板９００の第１コア基板９１９の断面図である。
【図１８】 実施形態３にかかる配線基板９００の第２コア基板９２９を示す図であり、（ａ）はその上面図、（ｂ）はそのＡ−Ａ断面拡大図である。
【図１９】 実施形態３にかかる配線基板９００のコア基板本体９６４の断面図である。
【図２０】 実施形態３にかかる配線基板９００の配線基板本体９０１の断面図である。
【図２１】 実施形態３にかかる配線基板の他の断面図である。
【図２２】 基板の主面や裏面にチップコンデンサを搭載した従来の配線基板を示す説明図である。
【符号の説明】
１００，８００，９００ 配線基板
１０１，８０１，９０１ 配線基板本体
１０１ｂ，８０１ｂ，９０１ｂ 主面
１０１ｃ，８０１ｃ，９０１ｃ 裏面
１１０，８１０，９６０ コア基板
９１０ 第１コア部
９２０ 第２コア部
１１１，８１１ コア基板本体（絶縁層）
１１２，１１３，８１２，８１３，９６２ スルーホール導体
１２１，８２１，９３０ 主面側樹脂絶縁層（絶縁層）
１２２，１４２，８２２，８４２，９６６，９６７ ソルダーレジスト層
１２７，８２７ ビア導体
１２８，８２８ パッド
１２９，８２９ バンプ（主面側接続端子）
１４１ 裏面側樹脂絶縁層（絶縁層）
８４１ 裏面側樹脂絶縁層（最裏面側絶縁層）
１４６，２４６，３４６，４４６，５４６，６４６，８４９，９４６ 変換導体層
１４６ｐ，２４６ｐ，３４６ｐ，４４６ｐ，５４６ｐ，６４６ｐ，８４９ｐ，９４６ｐ 第１変換導体層
１４６ｇ，２４６ｇ，３４６ｇ，４４６ｇ，５４６ｇ，６４６ｇ，８４９ｇ，９４６ｇ 第２変換導体層
１４９ｐ，９４９ｐ 第１コンデンサ接続パッド（第１コンデンサ接続端子）
１４９ｇ，９４９ｇ 第２コンデンサ接続パッド（第２コンデンサ接続端子）
１５２，９５２ 層間（特定層間）
１５１，１５３，１５４，８５１，８５２，８５３，８５４，９５１，９５３，９５４ 層間
９６５ 凹部
９７０ 凹周囲部
１６０，３６０，５６０ チップコンデンサ
１６０ｕ，３６０ｕ，５６０ｕ チップコンデンサの上面（第１面）
１６１，３６１，５６１ チップコンデンサ本体
１６１ｕ，３６１ｕ，５６１ｕ チップコンデンサ本体の上面
１６１ｓ，３６１ｓ チップコンデンサ本体の側面
１６１ｅ，１６１ｆ 電極層（電極）
１６２，３６２ コンデンサ端子
１６３ｂ，３６３ｂ 上面部（第１端子）
１６３ｃ，３６３ｃ 上面部（第２端子）
１６４ｂ，１６４ｃ 側面部
１６５ｂ，１６５ｃ 下面部
５６３ｂ 端子（第１端子）
５６３ｃ 端子（第２端子）
４１ 逆向き電流部分
Claims (8)
- 主面と裏面とを有する配線基板であって、
上記主面側に形成され、この主面上に搭載する電子部品の端子とそれぞれ接続可能な複数の主面側接続端子と、
上記裏面側に搭載されており、コンデンサを構成する一方の電極及び他方の電極を備えるチップコンデンサであって、
上記主面側を向く第１面、
上記第１面に形成され、上記一方の電極と接続する少なくとも１つの第１端子、及び、
上記第１面に形成され、上記他方の電極と接続する少なくとも１つの第２端子、
を有する少なくとも１つのチップコンデンサと、
上記裏面側に形成され、上記チップコンデンサの第１端子とそれぞれ接続する第１コンデンサ接続端子と、
上記裏面側に形成され、上記チップコンデンサの第２端子とそれぞれ接続する第２コンデンサ接続端子と、
上記主面側接続端子と上記第１コンデンサ接続端子及び第２コンデンサ接続端子との間に介在する複数の絶縁層と、
上記絶縁層同士の層間から選ばれた特定層間に形成され、主面側で複数の上記主面側接続端子と接続し、裏面側で少なくとも１つの上記第１コンデンサ接続端子と接続して、主面側と裏面側での接続位置や接続数を変換する少なくとも１つの第１変換導体層と、
上記第１変換導体層と絶縁しつつ上記特定層間に形成され、主面側で複数の上記主面側接続端子と接続し、裏面側で少なくとも１つの上記第２コンデンサ接続端子と接続して、主面側と裏面側での接続位置や接続数を変換する少なくとも１つの第２変換導体層と、を備え、
上記第１変換導体層と上記第２変換導体層とは、交互に並ぶストライプ状パターン部分を有する
配線基板。 - 請求項１に記載の配線基板であって、
前記特定層間として、前記絶縁層同士の層間のうち前記第１コンデンサ接続端子及び第２コンデンサ接続端子に最も近い層間を選択し、
前記主面側接続端子のうち前記第１変換導体層及び第２変換導体層のいずれかに接続する主面側接続端子の数が、前記第１変換導体層に接続する前記第１コンデンサ接続端子の数と前記第２変換導体層に接続する前記第２コンデンサ接続端子の数の和よりも多い
配線基板。 - 請求項１または請求項２に記載の配線基板であって、
前記第１変換導体層に裏面側から接続する前記第１コンデンサ接続端子の少なくとも一部は、接続する当該第１変換導体層を前記第１面側に投影した領域内に位置し、
前記第１コンデンサ接続端子と前記第１変換導体層とは、前記絶縁層を貫通するビア導体によって接続され、
前記第２変換導体層に裏面側から接続する前記第２コンデンサ接続端子の少なくとも一部は、接続する当該第２変換導体層を前記第１面側に投影した領域内に位置し、
前記第２コンデンサ接続端子と前記第２変換導体層とは、前記絶縁層を貫通するビア導体によって接続されている
配線基板。 - 主面と裏面とを有する配線基板であって、
上記主面側に形成され、この主面上に搭載する電子部品の端子とそれぞれ接続可能な複数の主面側接続端子と、
上記裏面側に搭載されており、コンデンサを構成する一方の電極及び他方の電極を備えるチップコンデンサであって、
上記主面側を向く第１面、
上記第１面に形成され、上記一方の電極と接続する少なくとも１つの第１端子、及び、
上記第１面に形成され、上記他方の電極と接続する少なくとも１つの第２端子、
を有する少なくとも１つのチップコンデンサと、
上記主面側接続端子と上記チップコンデンサの第１端子及び第２端子との間に介在する少なくとも１つの絶縁層と、
上記絶縁層のうち最も裏面側に位置する最裏面側絶縁層の裏面に形成され、主面側で複数の上記主面側接続端子と接続し、裏面側で少なくとも１つの上記第１端子と直接または通電接続材を介して接続して、主面側と裏面側での接続位置や接続数を変換する少なくとも１つの第１変換導体層と、
上記第１変換導体層と絶縁しつつ上記最裏面側絶縁層の裏面側に形成され、主面側で複数の上記主面側接続端子と接続し、裏面側で少なくとも１つの上記第２端子と直接または上記通電接続材を介して接続して、主面側と裏面側での接続位置や接続数を変換する少なくとも１つの第２変換導体層と、を備え、
上記第１変換導体層と上記第２変換導体層とは、交互に並ぶストライプ状パターン部分を有する
配線基板。 - 請求項４に記載の配線基板であって、
前記主面側接続端子のうち前記第１変換導体層及び第２変換導体層のいずれかに接続する主面側接続端子の数が、前記第１変換導体層に接続する前記第１端子の数と前記第２変換導体層に接続する前記第２端子の数の和よりも多い
配線基板。 - 請求項１〜請求項５に記載の配線基板であって、
前記第１変換導体層と前記第２変換導体層とは、前記ストライプ状パターン部分において、前記チップコンデンサの充放電の際に流れる電流の向きが互いに逆向きとなる逆向き電流部分を有する
配線基板。 - 請求項１〜請求項６のいずれか一項に記載の配線基板であって、
前記絶縁層より前記裏面側に位置し、上記裏面側に開口する凹部の壁面を構成する凹周囲部を有し、
前記第１コンデンサ端子と前記第２コンデンサ端子とは、上記凹部の底面に形成され、
前記チップコンデンサは、上記凹部の底面と上記チップコンデンサの前記第１面とが対向して、上記凹部内に搭載されている
配線基板。 - 請求項７に記載の配線基板であって、
前記主面側に位置する第１コア部とこれより前記裏面側に位置する第２コア部とを含むコア基板であって、
上記第１コア部は前記絶縁層に含まれ、上記第２コア部は前記凹周囲部に含まれるコア基板を有し、
上記絶縁層は、最も前記裏面側に位置する上記第１コア部と、これより主面側に積層されてなる１または複数の樹脂絶縁層とからなり、
前記凹周囲部は、上記第２コア部を含み、上記第２コア部の上記裏面側に裏面絶縁層を有さないか、または上記樹脂絶縁層より少ない層数の上記裏面絶縁層を有する
配線基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001367688A JP3854498B2 (ja) | 2000-12-12 | 2001-11-30 | 配線基板 |
| US10/183,521 US6577490B2 (en) | 2000-12-12 | 2002-06-28 | Wiring board |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000377926 | 2000-12-12 | ||
| JP2000-402498 | 2000-12-28 | ||
| JP2000-377926 | 2000-12-28 | ||
| JP2000402498 | 2000-12-28 | ||
| JP2001367688A JP3854498B2 (ja) | 2000-12-12 | 2001-11-30 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002261448A JP2002261448A (ja) | 2002-09-13 |
| JP3854498B2 true JP3854498B2 (ja) | 2006-12-06 |
Family
ID=27345423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001367688A Expired - Fee Related JP3854498B2 (ja) | 2000-12-12 | 2001-11-30 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3854498B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4661028B2 (ja) * | 2003-04-28 | 2011-03-30 | パナソニック株式会社 | プラズマディスプレイ装置 |
| JP2005011837A (ja) | 2003-06-16 | 2005-01-13 | Nippon Micron Kk | 半導体装置用基板、半導体装置およびその製造方法 |
| JP4736451B2 (ja) * | 2005-02-03 | 2011-07-27 | パナソニック株式会社 | 多層配線基板とその製造方法、および多層配線基板を用いた半導体パッケージと電子機器 |
| US7378733B1 (en) | 2006-08-29 | 2008-05-27 | Xilinx, Inc. | Composite flip-chip package with encased components and method of fabricating same |
| JP4829998B2 (ja) * | 2009-05-01 | 2011-12-07 | 新光電気工業株式会社 | キャパシタ実装配線基板 |
| JP5613523B2 (ja) * | 2010-03-10 | 2014-10-22 | パナソニック株式会社 | 電子回路 |
| JP6385074B2 (ja) * | 2014-03-03 | 2018-09-05 | キヤノン株式会社 | プリント回路板及び電子機器 |
| JP6818534B2 (ja) * | 2016-12-13 | 2021-01-20 | キヤノン株式会社 | プリント配線板、プリント回路板及び電子機器 |
| JP6602346B2 (ja) * | 2017-06-26 | 2019-11-06 | 株式会社藤商事 | 遊技機 |
| JP6602347B2 (ja) * | 2017-06-26 | 2019-11-06 | 株式会社藤商事 | 遊技機 |
| JP7222334B2 (ja) * | 2019-09-04 | 2023-02-15 | Tdk株式会社 | 電子部品実装構造 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09199824A (ja) * | 1995-11-16 | 1997-07-31 | Matsushita Electric Ind Co Ltd | プリント配線板とその実装体 |
| JPH09260537A (ja) * | 1996-03-26 | 1997-10-03 | Sumitomo Kinzoku Electro Device:Kk | フリップチップセラミック基板 |
| JP2000244129A (ja) * | 1998-12-25 | 2000-09-08 | Ngk Spark Plug Co Ltd | 配線基板、コア基板及びその製造方法 |
-
2001
- 2001-11-30 JP JP2001367688A patent/JP3854498B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002261448A (ja) | 2002-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6577490B2 (en) | Wiring board | |
| US7808799B2 (en) | Wiring board | |
| US7314780B2 (en) | Semiconductor package, method of production of same, and semiconductor device | |
| US7696007B2 (en) | Semiconductor package board using a metal base | |
| US8492657B2 (en) | Printed wiring board, method for forming the printed wiring board, and board interconnection structure | |
| US20150216050A1 (en) | Printed wiring board and method for manufacturing the same | |
| JP4201436B2 (ja) | 多層配線基板の製造方法 | |
| JP3854498B2 (ja) | 配線基板 | |
| KR20110040990A (ko) | 다층프린트배선판 | |
| JP2006073994A (ja) | 接続用基板、接続構造、接続方法並びに電子機器 | |
| KR20000006359A (ko) | 회로기판의장착구조체및이에사용되는다층회로기판 | |
| JP2003229672A (ja) | 配線基板 | |
| JP2000353765A (ja) | 配線基板及びこれを使用したチップモジュール | |
| US20020086561A1 (en) | Wiring board | |
| JP2003229510A (ja) | 配線基板 | |
| JPH08330736A (ja) | 多層基板およびその製造方法 | |
| JPH11154728A (ja) | 半導体装置およびその実装体 | |
| JP2002290031A (ja) | 配線基板およびその製造方法 | |
| JP4521223B2 (ja) | プリント配線板 | |
| JP3859225B2 (ja) | 配線基板 | |
| JPH11163522A (ja) | 多層配線基板およびその製造方法 | |
| JP2001339008A (ja) | 配線基板 | |
| JP2002204077A (ja) | 配線基板、配線基板本体、及びチップコンデンサ | |
| JP2004241583A (ja) | 配線基板 | |
| JP2002246759A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060815 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130915 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |