JP3849299B2

JP3849299B2 - Television receiver

Info

Publication number: JP3849299B2
Application number: JP14897998A
Authority: JP
Inventors: 直司奥村; 克美寺井; 寛仁尾
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1998-05-29
Filing date: 1998-05-29
Publication date: 2006-11-22
Anticipated expiration: 2018-05-29
Also published as: JPH11341444A

Description

【０００１】
【発明の属する技術分野】
本発明は，映像信号に対して走査線変換を行うテレビジョン受像機（Ｈ０４Ｎ）に関するものである。
【０００２】
【従来の技術】
近年、ハイビジョンテレビも普及しそれと共に現行放送のＮＴＳＣ信号に対する高画質化の要求も高く、その高画質化の手段の一つとしてインターレース信号のＮＴＳＣ信号をノンインターレース信号に変換し倍速で表示する走査線変換技術は良く知られている。また２−３プルダウン方式で形成されたテレシネ映像信号を検出し高画質に表示することも考えられている。（たとえば特開平４−４０７８８号公報「テレビジョン受信機」参照）
従来の２−３プルダウン方式で形成されたテレシネ映像信号を検出し高画質に表示するテレビビジョン受像機を図面を参照しながら説明する。図６は従来のテレビジョン受像機のブロック図、図７は従来のフィルムモード検出回路のブロック図である。また、図３、図４はその動作を説明する波形図、図５はインターレース信号をノンインターレース信号に変換する表示処理回路のブロック図である。
【０００３】
図６において１００１は入力されるインターレース信号をノンインターレース信号に変換する表示処理回路、６００１はフィルムモード検出回路である。図７において２００１はフレームメモリ、２００２は減算回路、２００３は積分回路、２００５は比較回路、７００１は位相検出回路及び時間フィルタである。図５において５００１、５００２はフィールドメモリ、５００３は動き検出回路、５００４は動画処理回路、５００５はＭＩＸ回路、５００６は切換回路、５００７は倍速処理回路である。
【０００４】
以上のように構成されたテレビジョン受像機について、その動作について説明する。図６において入力された映像信号（ａ１）は表示処理回路１００１とフィルムモード検出回路６００１に入力される。フィルムモード検出回路６００１では入力された映像信号が２−３プルダウン方式で形成されたテレシネ映像信号であるかを検出する。そして表示処理回路１００１においてフィルムモード検出回路６００１の出力信号である静止固定信号（ｅ１）、補正信号（ｆ１）を用い入力映像信号（ａ１）であるインターレース信号から倍速のノンインターレース信号（ｇ１）に変換し出力する。
【０００５】
図３、図４、図７を参照しながらフィルムモード検出回路６００１の動作について詳細に説明する。図７において入力された映像信号（ａ１）とフレームメモリ２００１で１フレーム遅延した信号（ｆ２）の減算を減算回路２００２において画素単位で行い出力する（ｇ２）。そして積分回路２００３で絶対値をとりフレーム差情報をフィード内で積分し出力する（ｈ２）。
【０００６】
入力された映像信号（ａ１）が２−３プルダウン方式で形成されたテレシネ映像信号であるときには、図４のように５フィールドに一度同じ信号が伝送されるため積分回路の出力信号（ｈ２）は５フィールドに一度「０」となることが判る。また「０」以外のフィールドの値は検出としてフレーム差分を用いているため図３のように動きの大きい映像のときは大きな値となり、動きの小さい映像のときは小さな値となる。また完全に静止している映像では「０」となる。
【０００７】
次に比較回路２００５では積分回路２００３の出力信号（ｈ２）を２値化するために設定レベル（ｅ２）と比較され出力される（ｊ２）。この設定レベル（ｅ２）は先述したように動きの小さい映像でも検出できるようにできるだけ小さな値を設定することになる。次に位相検出回路及び時間フィルタ７００１において、比較回路２００５の出力信号（ｊ２）から先述した５フィールドに一度「０」になっているかを検出しさらに時間フィルタを行い安定動作とし、検出できたときは静止固定信号（ｅ１）としてハイレベルを出力する。
【０００８】
また、補正信号（ｆ１）として５フィールド周期のパターンを図４のように出力する。テレシネ映像信号でない通常の信号では５フィールド周期のパターンが検出されないため静止固定信号（ｅ１）はローレベルを出力し、補正信号（ｆ１）はハイレベルが出力されることとなる。
【０００９】
さらに図５、図４を用いて表示処理回路１００１の動作を説明する。まず通常信号のインターレース信号からノンインターレース信号への変換動作について説明する。入力された信号（ａ１）はフィールドメモリ５００１、５００２で各々１フィールド遅延され１フレーム遅延の信号（ｃ５）となる。次に動き検出回路５００３において入力信号（ａ１）とフレーム遅延信号（ｃ５）から入力信号（ａ１）の動き量を検出し出力する（ｄ５）。
【００１０】
また同時に動画処理回路５００４において垂直ラインの補間処理などを行い動画補間ライン信号（ｅ５）を得る。そしてＭＩＸ回路５００５において１フィールド遅延信号（ｂ５）（静止処理信号）と動画補間ライン信号（ｅ５）を動き量（ｄ５）を用いて加重平均を行い出力する（ｆ５）。このとき静止固定信号（ｅ１）はローレベルになっている。次に切換回路５００６において補正信号（ｆ１）がハイレベルのため動画処理回路５００４の内部で１ライン遅延した信号（ｇ５）が出力される（ｈ５）。
【００１１】
最後に倍速処理回路５００７においてＭＩＸ回路５００５の出力信号（ｆ５）と切換回路５００６の出力信号（ｈ５）を倍速に変換し、ライン単位で切換を行い倍速のノンインターレース信号として出力する（ｉ５）。
【００１２】
次に２−３プルダウン方式で形成されたテレシネ映像信号のときの動作を説明する。フィルムモード検出回路６００１でテレシネ映像信号と検出したときは静止固定信号（ｅ１）がハイレベルとして出力されるためＭＩＸ回路５００５では静止固定信号（ｅ１）がハイレベルのときは静止固定処理となり、１フィールド遅延信号（ｂ５）がそのまま出力される（ｆ５）。
【００１３】
また、切換回路５００６において補正信号（ｆ１）がハイレベルのときは出力信号（ｈ５）として動画処理回路５００４の内部で１ライン遅延した（ｇ５）を出力し、ローレベルの時は１フレーム遅延信号（ｃ５、ｆ２）が出力される。説明を容易にするためメモリの構成を表示処理回路１００１とフィルムモード検出回路６００１で共用しない構成としてるため、フレーム遅延信号は図７では（ｆ２）、図５では（ｃ５）となっている。上記処理により倍速処理後の出力信号（ｉ５）は図４のように出力されることとなる。
【００１４】
【発明が解決しようとする課題】
しかしながら上記の様な構成ではノイズの多い信号では図８のようにフレーム差分が「０」にならず比較レベル（ｅ２）より大きな値となりその結果としてテレシネ映像信号であるということが検出できないという課題があった。またテレシネ映像信号でない通常信号であってもテレシネ映像信号と誤検出することがあるという課題もあった。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、本発明のテレビジョン受像機は、ノイズ検出回路と比較レベル発生回路を備え、ノイズの多い信号でもテレシネ映像信号を検出でき、通常信号で誤動作ないことを特徴とするテレビジョン受像機を提供するものである。
【００２３】
【発明の実施の形態】
第１の発明に係るテレビジョン受像機は、インターレース走査構造の入力映像信号を倍速走査のノンインターレース走査構造に変換し表示するテレビジョン受像機において、入力映像信号と前記入力映像信号を１フレーム遅延させた映像信号を画素単位で減算し減算値の絶対値をフィールド内で積分し積分値を出力する積分手段と、入力映像信号のノイズ量を検出するノイズ検出手段と、前記ノイズ検出手段で検出したノイズ量及び接続されている外部機器を示す接続機器情報が入力され、前記ノイズ量が所定値より大きければ閾値を大きくし、前記ノイズ検出手段で検出したノイズ量が所定値より小さければ閾値を小さくし、さらに前記接続機器情報に基づいて閾値を決定する比較レベル発生手段と、前記比較レベル発生手段で決定した閾値と前記積分手段の出力を比較して、前記積分手段から出力される積分値が前記閾値より小さいことを検知すると入力映像信号がテレシネ映像信号と判断する比較手段と備え、入力映像信号が前記接続機器情報が示す外部機器から入力される映像信号であり、且つ、前記接続機器情報が示す外部機器がデジタル記憶担体に記憶された映像信号を再生する外部機器である場合、前記比較レベル発生手段は前記閾値を小さくすることで通常信号での誤検出を防ぐことができる。
【００２４】
第３の発明に係るテレビジョン受像機は、前記比較レベル発生手段は前記閾値が急激に変化することを抑える時間フィルタを備えることでノイズによる影響をなくしノイズの多い信号でもテレシネ映像信号と検出できる。
【００２５】
（実施の形態１）
以下、本発明の請求項１〜９に記載された発明の実施の形態について図１〜図５、図８〜図１０を用いて説明する。
【００２６】
図１において、１００１はインターレース信号を倍速のノンインターレース信号に変換する表示処理回路、１００２はフィルムモードを検出するフィルムモード検出回路、１００３はノイズ検出回路、１００４は番組情報を検出する番組情報検出回路である。図２において２００１はフレームメモリ、２００２は減算回路、２００３は積分回路、２００４は設定レベルを接続機器情報とノイズレベルでコントロールする比較レベル発生回路、２００５は比較回路、２００６は位相検出回路及び時間フィルタである。
【００２７】
図５において５００１、５００２はフィールドメモリ、５００３は動き検出回路、５００４は動画処理回路、５００５はＭＩＸ回路、５００６は切換回路、５００７は倍速処理回路である。図９において９００１はレベルコントロール回路、９００２は時間フィルタである。
【００２８】
以上のように構成されたテレビジョン受像機について、以下その動作を説明する。図１において入力された映像信号（ａ１）は表示処理回路１００１とフィルムモード検出回路１００２とノイズ検出回路１００３と番組情報検出回路１００４に同時に入力される。ノイズ検出回路１００３では入力信号（ａ１）のノイズ量が検出され出力される（ｃ１）。
【００２９】
また番組情報検出回路１００４では例えば映画、アニメ、ドラマ、スポーツ等といったジャンル情報等が検出され出力される（ｂ１）。フィルムモード検出回路１００２では、入力映像信号（ａ１）が２−３プルダウン方式で形成されたテレシネ映像信号であるかを検出し静止固定信号（ｅ１）、補正信号（ｆ１）を出力する。検出する際ノイズ検出回路１００３の出力信号（ｃ１）、番組情報検出回路１００４の出力信号（ｂ１）、外部からの接続機器情報（ｄ１）を用いる。
【００３０】
そして表示処理回路１００１においてフィルムモード検出回路６００１の出力信号である静止固定信号（ｅ１）、補正信号（ｆ１）を用い入力映像信号（ａ１）であるインターレース信号から倍速のノンインターレース信号（ｇ１）に変換し出力することとなる。
【００３１】
さらにフィルムモード検出回路１００２について詳細に説明する。図２において入力された映像信号（ａ１）とフレームメモリ２００１で１フレーム遅延した信号（ｆ２）の減算を減算回路２００２において画素単位で行い出力する（ｇ２）。そして積分回路２００３で絶対値をとりフレーム差情報をフィールド内で積分し出力する（ｈ２）。
【００３２】
入力された映像信号（ａ１）が２−３プルダウン方式で形成されたテレシネ映像信号であるときには図４のように積分回路の出力信号（ｈ２）は５フィールドに一度「０」となることが判る。これはテレシネ映像信号が図４のように５フィールドに一度同じ信号が伝送されていることを示している。また「０」以外のフィールドの値は検出としてフレーム差分を用いているため図３のように動きの大きい映像のときは大きな値となり、動きの小さい映像のときは小さな値となる。
【００３３】
また完全に静止している映像では「０」となる。ここまでの動作は従来例と同様である。次に比較回路２００５で積分回路２００５の出力信号（ｉ２）を２値化する。この２値化するための比較レベルを比較レベル発生回路２００４で発生する。比較レベル発生回路２００４においてノイズの多い信号では図８のように２−３プルダウン方式で形成されたテレシネ映像信号の同じ信号が伝送されてているにも関わらずノイズにより差が発生し値が大きくなり比較レベル（ｅ２）より大きくなってしまうためテレシネ映像信号であることが検出できない。
【００３４】
この比較レベルを単に大きくするとノイズの多い信号でもテレシネ映像であると検出できるようになるが欠点としてノイズのない信号のとき動きの小さいときに検出できなくなり、その結果としてテレシネ映像信号の検出に時間がかかることになる。したがって、本発明では入力映像信号のノイズ量により設定レベル（ｅ２）をコントロールを行い、ノイズの多いときは比較設定レベル（ｉ２）を大きくし出力する。
【００３５】
また、テレビ受像機に接続される機器が何であるかによっても設定レベル（ｅ２）をコントロールする。これはＤＶＤなどのデジタル機器では非常にノイズが少ないため設定レベルを下げることができるためである。また番組情報検出回路の出力の番組情報（ｂ１）を用いることによってもそのコントロールを行うことができる。
【００３６】
さらに比較レベル発生回路について説明する。レベルコントロール回路９００１では上述のような設定レベルのコントロールが行われて図１０の（ａ９）のように出力される。しかしながらノイズ量などがフィード間で大きく変化するとき、その影響で図１０の波線のように検出が正しく行えなくなる。したがって、時間フィルタ９００２においてその急激なレベル変化を抑え比較レベル（ｉ２）のように出力する。
【００３７】
そして正しい比較回路の出力信号（ｊ２）が得られることとなる。次に比較回路２００５で２値化された信号（ｊ２）から位相検出回路及び時間フィルタ２００６において先述の５フィードの繰り返しを検出し、安定動作を行うための時間フィルタを行う。このときに番組情報（ｂ１）のジャンル情報などを用い、テレシネ映像信号の確率が高い映画やアニメのときのみテレシネ映像信号検出を行い、それ以外のときはその検出を禁止することで通常信号での誤検出を防ぐことができる。
【００３８】
また禁止することまでしなくても、時間フィルタなどの時定数などを番組情報でコントロールすることで通常信号での誤検出を防ぐことが可能となる。
【００３９】
そして位相検出回路及び時間フィルタ２００６の出力信号である静止固定信号（ｅ１）と補正信号（ｆ１）を用いて表示処理回路１００１においてインターレース信号から倍速のノンインターレース信号に変換するが、従来例の動作と全く同じであるため説明を省略する。
【００４０】
【発明の効果】
以上の実施の形態からも明らかなように、本発明によればノイズ検出回路、番組情報検出回路、フィルムモード検出回路、表示処理回路の構成でノイズの多い信号でもテレシネ映像信号が検出でき、また通常信号では誤検出することがなく、実用上きわめて有利なものである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のテレビジョン受像機のブロック図
【図２】本発明の第１の実施の形態のフィルムモード検出回路のブロック図
【図３】本発明の第１の実施の形態を説明するための波形図
【図４】本発明の第１の実施の形態を説明するためのタイミング図
【図５】本発明の第１の実施の形態の表示処理回路のブロック図
【図６】従来のテレビジョン受像機のブロック図
【図７】従来のフィルムモード検出回路のブロック図
【図８】従来のテレビジョン受像機の動作を説明するための波形図
【図９】本発明の第１の実施の形態の比較レベル発生回路のブロック図
【図１０】本発明の第１の実施の形態を説明するための波形図
【符号の説明】
１００１表示処理回路
１００２フィルムモード検出回路
１００３ノイズ検出回路
１００４番組情報検出回路
２００１フレームメモリ
２００２減算回路
２００３積分回路
２００４比較レベル発生回路
２００５比較回路
２００６位相検出回路、時間フィルタ
５００１、５００２フィールドメモリ
５００３動き検出回路
５００４動画処理回路
５００５ＭＩＸ回路
５００６切換回路
５００７倍速処理回路
６００１フィルムモード検出回路
７００１位相検出、時間フィルタ
９００１レベルコントロール回路
９００２時間フィルタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a television receiver (H04N) that performs scanning line conversion on a video signal.
[0002]
[Prior art]
In recent years, high-definition televisions have become widespread, and the demand for higher image quality for NTSC signals of current broadcasts is also high, and as one of the means for improving the image quality, scanning is performed to convert NTSC signals of interlace signals into non-interlace signals and display them at double speed Line conversion techniques are well known. It is also considered that a telecine video signal formed by the 2-3 pull-down method is detected and displayed with high image quality. (For example, refer to Japanese Patent Laid-Open No. 4-40788, "Television Receiver")
A conventional television vision receiver that detects a telecine video signal formed by the 2-3 pull-down method and displays it at high image quality will be described with reference to the drawings. FIG. 6 is a block diagram of a conventional television receiver, and FIG. 7 is a block diagram of a conventional film mode detection circuit. 3 and 4 are waveform diagrams for explaining the operation, and FIG. 5 is a block diagram of a display processing circuit for converting an interlace signal into a non-interlace signal.
[0003]
In FIG. 6, reference numeral 1001 denotes a display processing circuit for converting an input interlace signal into a non-interlace signal, and 6001 denotes a film mode detection circuit. In FIG. 7, 2001 is a frame memory, 2002 is a subtraction circuit, 2003 is an integration circuit, 2005 is a comparison circuit, and 7001 is a phase detection circuit and a time filter. In FIG. 5, 5001 and 5002 are field memories, 5003 is a motion detection circuit, 5004 is a moving image processing circuit, 5005 is a MIX circuit, 5006 is a switching circuit, and 5007 is a double speed processing circuit.
[0004]
The operation of the television receiver configured as described above will be described. The video signal (a1) input in FIG. 6 is input to the display processing circuit 1001 and the film mode detection circuit 6001. The film mode detection circuit 6001 detects whether the input video signal is a telecine video signal formed by the 2-3 pull-down method. Then, in the display processing circuit 1001, a stationary fixed signal (e1) that is an output signal of the film mode detection circuit 6001 and a correction signal (f1) are used to change from an interlace signal that is an input video signal (a1) to a double-speed non-interlace signal (g1). Convert and output.
[0005]
The operation of the film mode detection circuit 6001 will be described in detail with reference to FIG. 3, FIG. 4, and FIG. In FIG. 7, the video signal (a1) input and the signal (f2) delayed by one frame in the frame memory 2001 are subtracted pixel by pixel in the subtraction circuit 2002 and output (g2). Then, the integration circuit 2003 takes the absolute value and integrates and outputs the frame difference information in the feed (h2).
[0006]
When the input video signal (a1) is a telecine video signal formed by the 2-3 pull-down method, the same signal is transmitted once in 5 fields as shown in FIG. 4, so the output signal (h2) of the integration circuit is It can be seen that it becomes “0” once in 5 fields. Further, since the field value other than “0” uses a frame difference as a detection, the value is large for a video with a large motion as shown in FIG. 3 and is small for a video with a small motion. In a completely stationary video, “0” is set.
[0007]
Next, the comparison circuit 2005 compares the output signal (h2) of the integration circuit 2003 with the set level (e2) and outputs it (j2). As described above, this setting level (e2) is set to a value as small as possible so that even a video with small motion can be detected. Next, in the phase detection circuit and time filter 7001, when it is detected from the output signal (j2) of the comparison circuit 2005 once “0” in the five fields described above and further time-filtered to achieve a stable operation. Outputs a high level as a stationary fixed signal (e1).
[0008]
Further, as a correction signal (f1), a pattern of 5 field periods is output as shown in FIG. A normal signal that is not a telecine video signal does not detect a pattern with a five-field period, so that the stationary fixed signal (e1) outputs a low level and the correction signal (f1) outputs a high level.
[0009]
Further, the operation of the display processing circuit 1001 will be described with reference to FIGS. First, a conversion operation from an interlace signal of a normal signal to a non-interlace signal will be described. The input signal (a1) is delayed by one field in the field memories 5001 and 5002, respectively, and becomes a signal (c5) with a delay of one frame. Next, the motion detection circuit 5003 detects and outputs the motion amount of the input signal (a1) from the input signal (a1) and the frame delay signal (c5) (d5).
[0010]
At the same time, the moving image processing circuit 5004 performs vertical line interpolation processing and the like to obtain a moving image interpolation line signal (e5). Then, the MIX circuit 5005 performs a weighted average of the 1-field delay signal (b5) (still processing signal) and the moving image interpolation line signal (e5) using the motion amount (d5) and outputs the result (f5). At this time, the stationary fixed signal (e1) is at a low level. Next, since the correction signal (f1) is at a high level in the switching circuit 5006, a signal (g5) delayed by one line inside the moving image processing circuit 5004 is output (h5).
[0011]
Finally, in the double speed processing circuit 5007, the output signal (f5) of the MIX circuit 5005 and the output signal (h5) of the switching circuit 5006 are converted to double speed, switched in line units, and output as a double speed non-interlace signal (i5).
[0012]
Next, the operation for a telecine video signal formed by the 2-3 pull-down method will be described. When the film mode detection circuit 6001 detects a telecine video signal, the static fixed signal (e1) is output as a high level, so the MIX circuit 5005 performs a static fixed process when the static fixed signal (e1) is high. The field delay signal (b5) is output as it is (f5).
[0013]
When the correction signal (f1) is high level in the switching circuit 5006, the output signal (h5) is delayed by one line (g5) inside the moving image processing circuit 5004, and when the correction signal (f1) is low level, the one-frame delay signal is output. (C5, f2) is output. For ease of explanation, the frame delay signal is (f2) in FIG. 7 and (c5) in FIG. 5 so that the memory configuration is not shared by the display processing circuit 1001 and the film mode detection circuit 6001. With the above processing, the output signal (i5) after double speed processing is output as shown in FIG.
[0014]
[Problems to be solved by the invention]
However, in the configuration as described above, in a noisy signal, the frame difference does not become “0” as shown in FIG. 8 and becomes a value larger than the comparison level (e2), and as a result, it cannot be detected that it is a telecine video signal. was there. There is also a problem that even a normal signal that is not a telecine video signal may be erroneously detected as a telecine video signal.
[0015]
[Means for Solving the Problems]
In order to solve the above problems, a television receiver according to the present invention includes a noise detection circuit and a comparison level generation circuit, can detect a telecine video signal even with a noisy signal, and does not malfunction with a normal signal. A television receiver is provided.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
According to a first aspect of the present invention, there is provided a television receiver for converting an input video signal having an interlace scanning structure into a non-interlace scanning structure having a double speed scanning and displaying the input video signal and the input video signal by one frame delay. Integration means for subtracting the processed video signal in units of pixels, integrating the absolute value of the subtraction value in the field and outputting the integral value, noise detection means for detecting the noise amount of the input video signal, and detection by the noise detection means The connected device information indicating the amount of noise and the connected external device is input. If the amount of noise is greater than a predetermined value, the threshold is increased. If the amount of noise detected by the noise detection means is smaller than the predetermined value, the threshold is set. Comparison level generation means for determining a threshold value based on the connected device information, and a threshold value determined by the comparison level generation means And comparing means for comparing the output of the integrating means and detecting that the integrated value output from the integrating means is smaller than the threshold, and determining that the input video signal is a telecine video signal. When the external device indicated by the device information is a video signal input from the external device and the external device indicated by the connected device information is an external device that reproduces the video signal stored in the digital storage carrier, the comparison level generating means is By reducing the threshold value, erroneous detection with a normal signal can be prevented.
[0024]
In the television receiver according to a third aspect of the present invention, the comparison level generating means includes a time filter that suppresses a sudden change in the threshold, thereby eliminating the influence of noise and detecting a noisy signal as a telecine video signal. .
[0025]
(Embodiment 1)
Hereinafter, embodiments of the present invention described in claims 1 to 9 of the present invention will be described with reference to FIGS. 1 to 5 and FIGS. 8 to 10.
[0026]
In FIG. 1, 1001 is a display processing circuit for converting an interlace signal into a double-speed non-interlace signal, 1002 is a film mode detection circuit for detecting a film mode, 1003 is a noise detection circuit, and 1004 is a program information detection circuit for detecting program information. It is. In FIG. 2, 2001 is a frame memory, 2002 is a subtracting circuit, 2003 is an integrating circuit, 2004 is a comparison level generating circuit for controlling a setting level by connected device information and noise level, 2005 is a comparing circuit, 2006 is a phase detection circuit and time filter It is.
[0027]
In FIG. 5, 5001 and 5002 are field memories, 5003 is a motion detection circuit, 5004 is a moving image processing circuit, 5005 is a MIX circuit, 5006 is a switching circuit, and 5007 is a double speed processing circuit. In FIG. 9, 9001 is a level control circuit, and 9002 is a time filter.
[0028]
The operation of the television receiver configured as described above will be described below. The video signal (a1) input in FIG. 1 is simultaneously input to the display processing circuit 1001, the film mode detection circuit 1002, the noise detection circuit 1003, and the program information detection circuit 1004. The noise detection circuit 1003 detects and outputs the noise amount of the input signal (a1) (c1).
[0029]
The program information detection circuit 1004 detects and outputs genre information such as movies, animations, dramas, sports, etc. (b1). The film mode detection circuit 1002 detects whether the input video signal (a1) is a telecine video signal formed by the 2-3 pull-down method, and outputs a stationary fixed signal (e1) and a correction signal (f1). When detecting, the output signal (c1) of the noise detection circuit 1003, the output signal (b1) of the program information detection circuit 1004, and the connected device information (d1) from the outside are used.
[0030]
Then, in the display processing circuit 1001, a stationary fixed signal (e1) that is an output signal of the film mode detection circuit 6001 and a correction signal (f1) are used to change from an interlace signal that is an input video signal (a1) to a double-speed non-interlace signal (g1). It will be converted and output.
[0031]
Further, the film mode detection circuit 1002 will be described in detail. Subtraction of the video signal (a1) input in FIG. 2 and the signal (f2) delayed by one frame in the frame memory 2001 is performed for each pixel in the subtraction circuit 2002 and output (g2). The integration circuit 2003 takes the absolute value and integrates and outputs the frame difference information in the field (h2).
[0032]
When the input video signal (a1) is a telecine video signal formed by the 2-3 pull-down method, it can be seen that the output signal (h2) of the integrating circuit becomes “0” once every five fields as shown in FIG. . This indicates that the telecine video signal is transmitted once in 5 fields as shown in FIG. Further, since the field value other than “0” uses a frame difference as a detection, the value is large for a video with a large motion as shown in FIG. 3 and is small for a video with a small motion.
[0033]
In a completely stationary video, “0” is set. The operation so far is the same as in the conventional example. Next, the comparison circuit 2005 binarizes the output signal (i2) of the integration circuit 2005. The comparison level generation circuit 2004 generates a comparison level for binarization. In the comparison level generation circuit 2004, a signal having a lot of noise has a large difference due to noise even though the same signal of the telecine video signal formed by the 2-3 pull-down method is transmitted as shown in FIG. Therefore, since it becomes larger than the comparison level (e2), it cannot be detected that it is a telecine video signal.
[0034]
If this comparison level is simply increased, even a noisy signal can be detected as a telecine video, but as a disadvantage it cannot be detected when there is little noise when there is no noise, and as a result it takes time to detect the telecine video signal. Will take. Therefore, in the present invention, the setting level (e2) is controlled by the amount of noise of the input video signal, and when there is a lot of noise, the comparison setting level (i2) is increased and output.
[0035]
Further, the setting level (e2) is controlled depending on what device is connected to the television receiver. This is because a digital device such as a DVD has a very low noise level, so that the setting level can be lowered. The program information (b1) output from the program information detection circuit can also be used for control.
[0036]
Further, the comparison level generation circuit will be described. The level control circuit 9001 controls the set level as described above and outputs it as shown in (a9) of FIG. However, when the amount of noise changes greatly between feeds, the detection cannot be performed correctly as shown by the broken line in FIG. Therefore, the time filter 9002 suppresses the rapid level change and outputs the comparison level (i2).
[0037]
The correct output signal (j2) of the comparison circuit is obtained. Next, the phase detection circuit and time filter 2006 detects the repetition of the above-mentioned five feeds from the signal (j2) binarized by the comparison circuit 2005, and performs a time filter for performing a stable operation. At this time, the genre information of the program information (b1) is used, and the telecine video signal is detected only when the movie or animation has a high probability of the telecine video signal. False detection can be prevented.
[0038]
Even if it is not prohibited, it is possible to prevent erroneous detection in a normal signal by controlling time constants such as a time filter with program information.
[0039]
The display processing circuit 1001 converts the interlace signal into a double-speed non-interlace signal by using the stationary fixed signal (e1) and the correction signal (f1) that are output signals of the phase detection circuit and the time filter 2006. The description is omitted because it is exactly the same.
[0040]
【The invention's effect】
As is clear from the above embodiments, according to the present invention, a telecine video signal can be detected even in a noisy signal with the configuration of a noise detection circuit, a program information detection circuit, a film mode detection circuit, and a display processing circuit. The normal signal is not erroneously detected and is extremely advantageous in practice.
[Brief description of the drawings]
FIG. 1 is a block diagram of a television receiver according to a first embodiment of the present invention. FIG. 2 is a block diagram of a film mode detection circuit according to the first embodiment of the present invention. FIG. 4 is a timing chart for explaining the first embodiment of the present invention. FIG. 5 is a timing chart for explaining the first embodiment of the present invention. FIG. 6 is a block diagram of a conventional television receiver. FIG. 7 is a block diagram of a conventional film mode detection circuit. FIG. 8 is a waveform diagram for explaining the operation of the conventional television receiver. FIG. 10 is a block diagram of a comparison level generating circuit according to the first embodiment of the present invention. FIG. 10 is a waveform diagram for explaining the first embodiment of the present invention.
1001 Display processing circuit 1002 Film mode detection circuit 1003 Noise detection circuit 1004 Program information detection circuit 2001 Frame memory 2002 Subtraction circuit 2003 Integration circuit 2004 Comparison level generation circuit 2005 Comparison circuit 2006 Phase detection circuit, time filter 5001, 5002 Field memory 5003 Motion detection Circuit 5004 moving image processing circuit 5005 MIX circuit 5006 switching circuit 5007 double speed processing circuit 6001 film mode detection circuit 7001 phase detection and time filter 9001 level control circuit 9002 time filter

Claims

インターレース走査構造の入力映像信号を倍速走査のノンインターレース走査構造に変換し表示するテレビジョン受像機において、
入力映像信号と前記入力映像信号を１フレーム遅延させた映像信号を画素単位で減算し減算値の絶対値をフィールド内で積分し積分値を出力する積分手段と、
入力映像信号のノイズ量を検出するノイズ検出手段と、
前記ノイズ検出手段で検出したノイズ量及び接続されている外部機器を示す接続機器情報が入力され、前記ノイズ量が所定値より大きければ閾値を大きくし、前記ノイズ検出手段で検出したノイズ量が所定値より小さければ閾値を小さくし、さらに前記接続機器情報に基づいて閾値を決定する比較レベル発生手段と、
前記比較レベル発生手段で決定した閾値と前記積分手段の出力を比較して、前記積分手段から出力される積分値が前記閾値より小さいことを検知すると入力映像信号がテレシネ映像信号と判断する比較手段と備え、
入力映像信号が前記接続機器情報が示す外部機器から入力される映像信号であり、且つ、前記接続機器情報が示す外部機器がデジタル記憶担体に記憶された映像信号を再生する外部機器である場合、前記比較レベル発生手段は前記閾値を小さくすることを特徴とするテレビジョン受像機。In a television receiver for converting an input video signal having an interlaced scanning structure into a non-interlaced scanning structure for double-speed scanning and displaying it,
An integration means for subtracting the input video signal and the video signal obtained by delaying the input video signal by one frame in units of pixels, integrating the absolute value of the subtraction value in the field, and outputting the integration value;
Noise detection means for detecting the amount of noise in the input video signal;
The amount of noise detected by the noise detection means and connected device information indicating a connected external device are input. If the amount of noise is greater than a predetermined value, the threshold is increased, and the amount of noise detected by the noise detection means is predetermined. A comparison level generating means for reducing the threshold if it is smaller than the value, and further determining the threshold based on the connected device information;
Comparing means for comparing the threshold value determined by the comparison level generating means with the output of the integrating means and determining that the input video signal is a telecine video signal when detecting that the integrated value output from the integrating means is smaller than the threshold value. And with
When the input video signal is a video signal input from an external device indicated by the connected device information and the external device indicated by the connected device information is an external device that reproduces a video signal stored in a digital storage carrier, The television receiver according to claim 1, wherein the comparison level generating means reduces the threshold value.

前記比較レベル発生手段は前記閾値が急激に変化することを抑える時間フィルタを備えることを特徴とする請求項１に記載のテレビジョン受像機。The television receiver according to claim 1, wherein the comparison level generation unit includes a time filter that suppresses a sudden change in the threshold value.