JP2005295134A - Adaptive frame synchronization system - Google Patents
Adaptive frame synchronization system Download PDFInfo
- Publication number
- JP2005295134A JP2005295134A JP2004106114A JP2004106114A JP2005295134A JP 2005295134 A JP2005295134 A JP 2005295134A JP 2004106114 A JP2004106114 A JP 2004106114A JP 2004106114 A JP2004106114 A JP 2004106114A JP 2005295134 A JP2005295134 A JP 2005295134A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- video signal
- images
- adaptive
- synchronization apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Synchronizing For Television (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Television Systems (AREA)
Abstract
Description
本発明は、入力映像信号のフォーマットなどを変換するフレーム同期技術に関する。 The present invention relates to a frame synchronization technique for converting a format or the like of an input video signal.
たとえば、NTSC(National Television System Committee)方式に準拠するアナログ映像信号には水平同期信号と垂直同期信号が重畳されている。それら水平/垂直同期信号の位相は、ディスプレイ装置内部で生成される同期信号の位相とずれていたり、両者間で同期周波数が異なる場合がある。かかる場合に対処すべく、ディスプレイ装置は、外部から入力するアナログ映像信号をA/D変換した後にフレームメモリに一旦バッファリングし、装置内部の同期信号に同期させた映像信号をフレームメモリから読み出すフレーム同期回路を搭載している。 For example, a horizontal synchronizing signal and a vertical synchronizing signal are superimposed on an analog video signal conforming to the NTSC (National Television System Committee) system. The phase of the horizontal / vertical synchronization signal may be shifted from the phase of the synchronization signal generated inside the display device, or the synchronization frequency may be different between the two. In order to cope with such a case, the display device performs analog-to-digital conversion on an analog video signal input from the outside, and then temporarily buffers the frame memory to read out the video signal synchronized with the internal synchronization signal from the frame memory. A synchronization circuit is installed.
また、ディスプレイ装置では、インターレース映像信号やプログレッシブ映像信号などの種々のフォーマットの信号が採用されており、ディスプレイ装置の中には、入力映像信号を内部フォーマットの信号に変換するフォーマット変換装置を搭載している装置が存在する。この種のフォーマット変換装置も前述のフレーム同期回路を搭載している。たとえば、特許文献1(特開2001−309202号公報)に記載のフレーム同期回路(フレームシンクロナイザ)は、映像の動きのぎこちなさを解消するために、映像のシーンチェンジまたは動きベクトルを検出し、シーンチェンジまたは動きベクトルに基づいてフレーム画像の内挿補間または外挿補間を行っている。しかしながら、特許文献1記載のフレーム同期方法では、フレーム画像の内挿補間または外挿補間を行うために大容量のフレームメモリが必要となり、その演算量も多く、回路構成が大規模になりやすいという問題がある。
以上の問題などに鑑みて本発明の主目的は、比較的小容量のフレームメモリを用いて少ない演算量でフレーム同期処理を実行することができ、しかも高画質の出力映像を生成し得るフレーム同期装置を提供する点にある。 In view of the above problems and the like, the main object of the present invention is to perform frame synchronization processing with a relatively small amount of frame memory and with a small amount of computation, and to generate high-quality output video. The point is to provide a device.
上記目的を達成すべく、請求項1記載の発明は、適応型フレーム同期装置であって、時間的に連続する複数枚のフレーム画像からなる入力映像信号を一時的に蓄積するフレームメモリと、前記複数枚のフレーム画像の配列状態を検出する検出部と、前記フレームメモリから、前記配列状態に応じた順序で前記フレーム画像を出力映像信号として読み出すフレームメモリ制御部と、を備えることを特徴としている。
In order to achieve the above object, an invention according to
以下、図面を参照しつつ本発明に係る種々の実施例について説明する。 Various embodiments according to the present invention will be described below with reference to the drawings.
図1は、本発明に係るフレーム同期装置の構成を概略的に示すブロック図である。フレーム同期装置1は、映像信号処理部10,同期分離部11,映像用A/D変換器12、フレーム同期部13,フレームメモリ14および映像出力部20Aを備え、さらに、オーディオ信号処理部15,オーディオ用A/D変換器16,オーディオメモリ17およびオーディオ出力部20Bを備えている。クロック生成部18は、フレーム同期部13の動作クロックを生成し供給する回路である。
FIG. 1 is a block diagram schematically showing the configuration of a frame synchronization apparatus according to the present invention. The
映像信号処理部10は、外部から入力した映像コンポジット信号から映像信号を抽出し、映像信号からノイズなどを除去したアナログ映像信号をA/D変換器12に出力する。A/D変換器12は、入力アナログ映像信号をA/D変換してデジタル映像信号を生成しこれをフレーム同期部13に出力する。同期分離部11は、外部から入力した映像コンポジット信号から水平/垂直同期信号Asyncを分離しこれをフレーム同期部13に供給している。
The video
フレーム同期部13は、フレームメモリ制御部13A,検出部13B,オーディオメモリ制御部13Cを備えている。フレーム同期部13は、制御プログラムなどを記録する不揮発性メモリ,マイクロプロセッサ,RAM,内部バス,入出力インターフェースなどを備えた集積回路である。フレームメモリ制御部13A、検出部13Bおよびオーディオメモリ制御部13Cは、ハードウェアで構成されてもよいし、あるいは、前記マイクロプロセッサで実行されるプログラムまたは一連の命令群で構成されてもよい。
The
フレームメモリ14は、データの書き込みと読み出しを同時並行に実行し得る2ポートメモリである。フレームメモリ制御部13Aは、A/D変換器12からの入力映像信号をフレームメモリ14に書き込むと同時に、フレームメモリ14から映像信号を読み出してこれを映像出力部20Aに出力することができる。フレーム同期部13に入力した映像信号は、フレームメモリ制御部13Aにより、フレームメモリ14に一旦蓄積された後に所定の順序で読み出され出力される。
The
入力映像信号は、時間的に連続する複数枚のフレーム画像で構成されている。図2は、各種入力映像信号の配列を概略的に示す図である。図2(A)〜(C)は、それぞれ、インターレース映像信号,プログレッシブ映像信号およびプルダウン映像信号を示している。インターレース映像信号では、各フレーム画像が、奇数番目ラインの画素データからなるトップフィールド画像と、偶数番目ラインの画素データからなるボトムフィールド画像とで構成されている。図2(A)では、時間軸に沿って、トップフィールド画像1t,2t,3t,4t,…と、ボトムフィールド画像1b,2b,3b,4b,…とが交互に配列している。
The input video signal is composed of a plurality of temporally continuous frame images. FIG. 2 is a diagram schematically showing the arrangement of various input video signals. 2A to 2C show an interlace video signal, a progressive video signal, and a pull-down video signal, respectively. In the interlaced video signal, each frame image is composed of a top field image composed of pixel data of odd-numbered lines and a bottom field image composed of pixel data of even-numbered lines. In FIG. 2A,
また、プログレッシブ映像信号では、フレーム画像がトップフィールド画像とボトムフィールド画像とに分離せずに配列している。図2(B)は、説明の便宜上、各フレーム画像を、トップフィールド画像1t,2t,3t,4t,…と、ボトムフィールド画像1b,2b,3b,4b,…とに分離して表示している。
In the progressive video signal, the frame images are arranged without being separated into a top field image and a bottom field image. In FIG. 2B, for convenience of explanation, each frame image is displayed separately as a
また、プルダウン映像信号は、映画のフィルム映像をビデオ信号に変換する3:2プルダウン技術により生成される映像信号である。3:2プルダウンとは、24コマ/秒のフィルム映像信号を約60フィールド画像/秒のインターレース映像信号に変換することを意味する。よって、図2(C)に示すように、5枚のフィールド画像に1枚の周期で、同一極性のフィールド画像を繰り返すことでプルダウン映像信号が構成される。図2(C)では、トップフィールド画像2tとボトムフィールド画像4bとが繰り返されている。
The pull-down video signal is a video signal generated by a 3: 2 pull-down technique for converting a movie film video into a video signal. 3: 2 pull-down means that a 24 frames / second film video signal is converted into an interlaced video signal of about 60 field images / second. Therefore, as shown in FIG. 2C, a pull-down video signal is formed by repeating field images of the same polarity in a cycle of one field for five field images. In FIG. 2C, the
検出部13Bは、入力映像信号のフィールド画像の配列状態を検出することで、入力映像信号が、上記インターレース映像信号,プログレッシブ映像信号またはプルダウン映像信号のいずれかであるかを判定する機能を有している。また、検出部13Bは、フレーム画像間の相関を演算し、フレーム画像間の相関が閾値よりも小さくなる点をシーンチェンジとして検出する機能を有している。 The detection unit 13B has a function of determining whether the input video signal is the interlace video signal, the progressive video signal, or the pull-down video signal by detecting the arrangement state of the field image of the input video signal. ing. The detection unit 13B has a function of calculating a correlation between frame images and detecting a point where the correlation between frame images is smaller than a threshold value as a scene change.
外部から入力したオーディオ信号は、オーディオ信号処理部15で処理された後に、A/D変換器16でA/D変換された後、フレーム同期部13に入力する。オーディオメモリ17は、データの書き込みと読み出しを同時並行に実行し得る2ポートメモリである。オーディオメモリ制御部13Cは、A/D変換器16からの入力オーディオ信号をオーディオメモリ17に書き込むと同時に、オーディオメモリ17からオーディオ信号を読み出してこれをオーディオ出力部20Bに出力する。
The audio signal input from the outside is processed by the audio
以上の構成を有するフレーム同期装置1の動作例を以下に説明する。図3は、本実施例の適応型フレーム同期処理の手順を概略的に示すフローチャートである。図3を参照すると、ステップS1では、フレームメモリ制御部13Aがフレームメモリ14のデータ蓄積量が閾値を超えたか否かを判定し、データ蓄積量が閾値を超えたと判定する迄待機している。図4に、フレームメモリ14のデータ蓄積量と経過時間(t)との関係を示す。フレームメモリ14のデータ蓄積量は、経過時間tとともに次第に上昇し、上限値Q1 の60%〜70%程度の閾値を超えた時点t1 ,t2 ,t3 でフレームメモリ14から映像信号が読み出されることとなる。
An operation example of the
フレームメモリ制御部13Aがデータ蓄積量が閾値を超えたと判定したとき、検出部13Bは、入力映像信号の配列状態とシーンチェンジとを検出する入力映像信号状態認識処理を実行する(ステップS2)。次いで、検出部13Bは、入力映像信号の配列状態がプルダウン映像信号のそれか否かを判定し(ステップS3)、否と判定した場合は、ステップS4に処理を移行させる。一方、検出部13Bが入力映像信号がプルダウン映像信号であると判定した場合は、フレームメモリ制御部13Aがプルダウン適応処理を実行する(ステップS5)。図5および図6は、プルダウン適応処理を説明するための図である。各図(A)は、入力映像信号のフレーム画像群を、各図(B)は、出力映像信号のフレーム画像群をそれぞれ示している。
When the frame
入力プルダウン映像信号からフレーム画像を削除する場合は、図5に示すように、フレームメモリ制御部13Aは、入力プルダウン映像信号のフィールド画像1t,1b,2t,2b,3t,3b,…のうち、連続する2枚のトップフィールド画像2t,2tの一方を飛び越し、且つ、連続する2枚のボトムフィールド画像4b,4bの一方を飛び越す順序でフィールド画像を読み出して出力する。
When deleting the frame image from the input pull-down video signal, as shown in FIG. 5, the frame
一方、入力プルダウン映像信号にフレーム画像を追加する場合は、図6に示すように、フレームメモリ制御部13Aは、入力プルダウン映像信号のフィールド画像1t,1b,2t,2b,3t,3b,…のうち、連続する2枚のトップフィールド画像2t,2t以外のトップフィールド画像3tを繰り返し、且つ、連続する2枚のボトムフィールド画像4b,4b以外のボトムフィールド画像3bを繰り返す順序でフィールド画像を読み出して出力する。
On the other hand, when a frame image is added to the input pull-down video signal, as shown in FIG. 6, the frame
なお、図7(A)に示すように、境界線で示すタイミングでトップフィールド画像2tとボトムフィールド画像3bを繰り返すと、図7(B)に示すように、同じトップフィールド画像2t,2t,2tが3枚連続し、同じボトムフィールド画像3b,3bが2枚連続するため、出力映像信号の画像が不自然になり画質が低下してしまう。図6に示す順序でフィールド画像を読み出すことで、画質低下を防止することが可能である。
As shown in FIG. 7A, when the
以上のプルダウン適応処理(ステップS5)が終了した後は、上記ステップS1以後の処理が繰り返し実行される。 After the above pull-down adaptation processing (step S5) is completed, the processing after step S1 is repeatedly executed.
一方、ステップS4では、検出部13Bが入力映像信号をインターレース映像信号か否かを判定し、否と判定した場合は、入力映像信号をプログレッシブ映像信号であると判定してステップS7に処理を移行させる。他方、検出部13Bが入力映像信号をインターレース映像信号であると判定した場合は、フレームメモリ制御部13Aはインターレース適応処理を実行する(ステップS6)。図8〜図11は、インターレース適応処理を説明するための図である。各図(A)は、入力映像信号のフレーム画像群を、各図(B)は、出力映像信号のフレーム画像群をそれぞれ示している。
On the other hand, in step S4, the detection unit 13B determines whether or not the input video signal is an interlaced video signal. If the determination is negative, the input video signal is determined to be a progressive video signal and the process proceeds to step S7. Let On the other hand, when the detection unit 13B determines that the input video signal is an interlaced video signal, the frame
図8および図9は、入力インターレース映像信号からフレーム画像を削除する場合の処理を示している。図8(A)に示すように、検出部13Bがインターレース映像信号の配列状態を検出し且つ異なるフレーム画像間で発生したシーンチェンジを検出したとき、図8(B)に示すように、フレームメモリ制御部13Aは、当該シーンチェンジの直前の同一フレーム画像のトップおよびボトムフィールド画像2t,2bを飛び越す順序でフィールド画像を読み出す。あるいは、図8(C)に示すように、フレームメモリ制御部13Aは、当該シーンチェンジの直後の同一フレーム画像のトップおよびボトムフィールド画像3t,3bを飛び越す順序でフィールド画像を読み出してもよい。
8 and 9 show processing when a frame image is deleted from an input interlaced video signal. As shown in FIG. 8A, when the detecting unit 13B detects the arrangement state of the interlaced video signal and detects a scene change occurring between different frame images, as shown in FIG. The
また、図9(A)に示すように、検出部13Bがインターレース映像信号の配列状態を検出し且つ同一フレーム画像のトップおよびボトムフィールド画像2t,2b間で発生したシーンチェンジを検出したとき、図9(B)に示すように、フレームメモリ制御部13Aは、当該トップおよびボトムフィールド画像2t,2bを飛び越す順序でフィールド画像を読み出す。
Further, as shown in FIG. 9A, when the detection unit 13B detects the arrangement state of the interlaced video signals and detects a scene change that occurs between the top and
次に、図10および図11は、入力インターレース映像信号にフレーム画像を追加する場合の処理を示している。図10(A)に示すように、検出部13Bがインターレース映像信号の配列状態を検出し且つ異なるフレーム画像間で発生したフレームチェンジを検出したとき、図10(B)に示すように、フレームメモリ制御部13Aは、当該シーンチェンジの直前のトップおよびボトムフィールド画像2t,2bを繰り返す順序でフィールド画像を読み出す。あるいは、図10(C)に示すように、フレームメモリ制御部13Aは、当該シーンチェンジの直後のトップおよびボトムフィールド画像3t,3bを繰り返す順序でフィールド画像を読み出してもよい。
Next, FIG. 10 and FIG. 11 show processing when a frame image is added to the input interlace video signal. As shown in FIG. 10A, when the detecting unit 13B detects the arrangement state of the interlaced video signal and detects a frame change that occurs between different frame images, as shown in FIG. The
また、図11(A)に示すように、検出部13Bがインターレース映像信号の配列状態を検出し且つ同一フレーム画像のトップおよびボトムフィールド2t,2b間で発生したフレームチェンジを検出したとき、図11(B)に示すように、フレームメモリ制御部13Aは、当該シーンチェンジの直前において互いに異なるフレーム画像のトップおよびボトムフィールド画像1b,2tを繰り返す順序でフィールド画像を読み出す。あるいは、図11(C)に示すように、フレームメモリ制御部13Aは、当該シーンチェンジの直後において互いに異なるフレーム画像のトップおよびボトムフィールド画像2b,3tを繰り返す順序でフィールド画像を読み出してもよい。
Further, as shown in FIG. 11A, when the detection unit 13B detects the arrangement state of the interlaced video signal and detects a frame change occurring between the top and
以上のインターレース適応処理(ステップS6)が終了した後は、上記ステップS1以後の処理が繰り返し実行される。 After the above interlace adaptation processing (step S6) is completed, the processing after step S1 is repeatedly executed.
なお、上記インターレース適応処理(ステップS6)および上記プルダウン適応処理(ステップS5)において、検出部13Bがシーンチェンジを検出しない場合は、フレームメモリ制御部13Aは、任意のトップフィールド画像とボトムフィールド画像を飛び越しまたは繰り返す順序でフィールド画像を読み出せばよい。
In the interlace adaptation process (step S6) and the pull-down adaptation process (step S5), when the detection unit 13B does not detect a scene change, the frame
一方、ステップS7では、フレームメモリ制御部13Aは、プログレッシブ適応処理を実行する。すなわち、シーンチェンジの有無に関係無く、フレームメモリ制御部13Aはフレーム画像を飛び越すまたは繰り返す順序でフレーム画像を読み出すこととなる。以上のプログレッシブ適応処理(ステップS7)が終了した後は、上記ステップS1以後の処理が繰り返し実行される。
On the other hand, in step S7, the frame
上記の通り、本実施例のフレーム同期装置1によれば、フレームメモリ制御部13Aは、入力映像信号の配列状態とシーンチェンジの発生するタイミングとに応じて適応的にフレーム画像またはフィールド画像を繰り返しまたは飛び越すように制御するため、上記特許文献1に記載されるフレーム同期回路のように、大容量のフレームメモリを必要とせず、少ない演算量で高画質の出力映像信号を生成することが可能である。
As described above, according to the
次に、オーディオメモリ制御部13Cによる同期処理について説明する。オーディオメモリ制御部13Cは、オーディオメモリ17から、出力映像信号と同期するようにオーディオ信号を読み出しこれをオーディオ出力部20Bを介して出力する。なお、オーディオ信号をオーディオメモリ17にバッファリングする代わりに、一連のオーディオ信号の中に無音部分を挿入したり、一連のオーディオ信号の一部を削除したりしてもよい。
Next, synchronization processing by the audio
1 フレーム同期装置
10 映像信号処理部
11 同期分離部
12,16 A/D変換器
13 フレーム同期部
13A フレームメモリ制御部
13B 検出部
13C オーディオメモリ制御部
14 フレームメモリ
15 オーディオ信号処理部
17 オーディオメモリ
18 クロック生成部
20A 映像出力部
20B オーディオ出力部
DESCRIPTION OF
Claims (10)
時間的に連続する複数枚のフレーム画像からなる入力映像信号を一時的に蓄積するフレームメモリと、
前記複数枚のフレーム画像の配列状態を検出する検出部と、
前記フレームメモリから、前記配列状態に応じた順序で前記フレーム画像を出力映像信号として読み出すフレームメモリ制御部と、
を備えることを特徴とする適応型フレーム同期装置。 An adaptive frame synchronizer,
A frame memory for temporarily storing an input video signal composed of a plurality of temporally continuous frame images;
A detection unit for detecting an arrangement state of the plurality of frame images;
A frame memory control unit that reads out the frame images as output video signals in an order corresponding to the arrangement state from the frame memory;
An adaptive frame synchronization device comprising:
前記入力映像信号は、各前記フレーム画像が第1フィールド画像と第2フィールド画像からなるプルダウン映像信号であり、
前記検出部が前記プルダウン映像信号の配列状態を検出したとき、前記フレームメモリ制御部は、前記プルダウン映像信号のうちの連続する2枚の前記第1フィールド画像の一方を飛び越し、且つ連続する2枚の前記第2フィールド画像の一方を飛び越す順序で前記フレーム画像を読み出すことを特徴とする適応型フレーム同期装置。 The adaptive frame synchronizer according to claim 1, wherein
The input video signal is a pull-down video signal in which each frame image includes a first field image and a second field image,
When the detection unit detects the arrangement state of the pull-down video signal, the frame memory control unit skips one of the two consecutive first field images of the pull-down video signal and continues two The adaptive frame synchronization apparatus is characterized in that the frame images are read in the order of skipping one of the second field images.
前記入力映像信号は、各前記フレーム画像が第1フィールド画像と第2フィールド画像からなるプルダウン映像信号であり、
前記検出部が前記プルダウン映像信号の配列状態を検出したとき、前記フレームメモリ制御部は、前記プルダウン映像信号のうちの連続する2枚の前記第1フィールド画像以外の第1フィールド画像を繰り返し、且つ連続する2枚の前記第2フィールド画像以外の第2フィールド画像を繰り返す順序で前記フレーム画像を読み出すことを特徴とする適応型フレーム同期装置。 The adaptive frame synchronizer according to claim 1, wherein
The input video signal is a pull-down video signal in which each frame image includes a first field image and a second field image,
When the detection unit detects the arrangement state of the pull-down video signal, the frame memory control unit repeats a first field image other than the two continuous first field images of the pull-down video signal, and An adaptive frame synchronization apparatus, wherein the frame images are read in an order of repeating second field images other than the two continuous second field images.
前記入力映像信号は、各前記フレーム画像が第1フィールド画像と第2フィールド画像からなるインターレース映像信号であり、
前記検出部が前記インターレース映像信号の配列状態を検出し且つ異なるフレーム画像間で発生したシーンチェンジを検出したとき、前記フレームメモリ制御部は、当該シーンチェンジの直前または直後の連続する前記第1および第2フィールド画像を飛び越す順序で前記フレーム画像を読み出すことを特徴とする適応型フレーム同期装置。 The adaptive frame synchronization apparatus according to any one of claims 1 to 3,
The input video signal is an interlaced video signal in which each frame image includes a first field image and a second field image,
When the detection unit detects an arrangement state of the interlaced video signals and detects a scene change that occurs between different frame images, the frame memory control unit performs the first and the continuous first and immediately before the scene change. An adaptive frame synchronization apparatus, wherein the frame images are read in the order of skipping the second field image.
前記入力映像信号は、各前記フレーム画像が第1フィールド画像と第2フィールド画像からなるインターレース映像信号であり、
前記検出部が前記インターレース映像信号の配列状態を検出し且つ同一フレーム画像の前記第1および第2フィールド画像間で発生したシーンチェンジを検出したとき、前記フレームメモリ制御部は、当該第1および第2フィールド画像を飛び越す順序で前記フレーム画像を読み出すことを特徴とする適応型フレーム同期装置。 The adaptive frame synchronization apparatus according to any one of claims 1 to 4,
The input video signal is an interlaced video signal in which each frame image includes a first field image and a second field image,
When the detection unit detects an arrangement state of the interlaced video signals and detects a scene change occurring between the first and second field images of the same frame image, the frame memory control unit An adaptive frame synchronization apparatus, wherein the frame images are read in the order of skipping two field images.
前記入力映像信号は、各前記フレーム画像が第1フィールド画像と第2フィールド画像からなるインターレース映像信号であり、
前記検出部が前記インターレース映像信号の配列状態を検出し且つ異なるフレーム画像間で発生したフレームチェンジを検出したとき、前記フレームメモリ制御部は、当該シーンチェンジの直前または直後の前記第1および第2フィールド画像を繰り返す順序で前記フレーム画像を読み出すことを特徴とする適応型フレーム同期装置。 The adaptive frame synchronization apparatus according to any one of claims 1 to 3,
The input video signal is an interlaced video signal in which each frame image includes a first field image and a second field image,
When the detection unit detects the arrangement state of the interlaced video signals and detects a frame change occurring between different frame images, the frame memory control unit performs the first and second immediately before or after the scene change. An adaptive frame synchronization apparatus, wherein the frame images are read in the order of repeating field images.
前記入力映像信号は、各前記フレーム画像が第1フィールド画像と第2フィールド画像からなるインターレース映像信号であり、
前記検出部が前記インターレース映像信号の配列状態を検出し且つ同一フレーム画像の前記第1および第2フィールド画像間で発生したフレームチェンジを検出したとき、前記フレームメモリ制御部は、当該シーンチェンジの直前または直後において互いに異なるフレーム画像の前記第1および第2フィールド画像を繰り返す順序で前記フレーム画像を読み出すことを特徴とする適応型フレーム同期装置。 The adaptive frame synchronization apparatus according to any one of claims 1 to 3,
The input video signal is an interlaced video signal in which each frame image includes a first field image and a second field image,
When the detecting unit detects the arrangement state of the interlaced video signals and detects a frame change occurring between the first and second field images of the same frame image, the frame memory control unit Alternatively, the adaptive frame synchronization apparatus reads out the frame images in the order of repeating the first and second field images of different frame images immediately after.
前記入力映像信号はプログレッシブ映像信号であり、
前記検出部が前記プログレッシブ映像信号の配列状態を検出したとき、前記フレームメモリ制御部はフレーム画像を飛び越す順序で前記フレーム画像を読み出すことを特徴とする適応型フレーム同期装置。 The adaptive frame synchronization apparatus according to any one of claims 1 to 7,
The input video signal is a progressive video signal;
The adaptive frame synchronization apparatus, wherein when the detecting unit detects an arrangement state of the progressive video signal, the frame memory control unit reads the frame images in an order of skipping frame images.
前記入力映像信号はプログレッシブ映像信号であり、
前記検出部が前記プログレッシブ映像信号の配列状態を検出したとき、前記フレームメモリ制御部はフレーム画像を繰り返す順序で前記フレーム画像を読み出すことを特徴とする適応型フレーム同期装置。 The adaptive frame synchronization apparatus according to any one of claims 1 to 7,
The input video signal is a progressive video signal;
The adaptive frame synchronization apparatus, wherein when the detecting unit detects an arrangement state of the progressive video signal, the frame memory control unit reads the frame images in an order of repeating frame images.
前記入力映像信号に同期した入力オーディオ信号を一時的に蓄積するオーディオメモリと、
前記オーディオメモリから、前記出力映像信号と同期するように前記オーディオ信号を読み出して出力するオーディオメモリ制御部と、
をさらに備えることを特徴とする適応型フレーム同期装置。
The adaptive frame synchronization apparatus according to any one of claims 1 to 9,
An audio memory for temporarily storing an input audio signal synchronized with the input video signal;
An audio memory control unit that reads out and outputs the audio signal from the audio memory so as to be synchronized with the output video signal;
The adaptive frame synchronization apparatus further comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004106114A JP2005295134A (en) | 2004-03-31 | 2004-03-31 | Adaptive frame synchronization system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004106114A JP2005295134A (en) | 2004-03-31 | 2004-03-31 | Adaptive frame synchronization system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005295134A true JP2005295134A (en) | 2005-10-20 |
Family
ID=35327591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004106114A Pending JP2005295134A (en) | 2004-03-31 | 2004-03-31 | Adaptive frame synchronization system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005295134A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009088654A (en) * | 2007-09-27 | 2009-04-23 | Oki Electric Ind Co Ltd | Frame synchronizer, frame synchronizing method, and program |
CN114286162A (en) * | 2021-11-26 | 2022-04-05 | 利亚德光电股份有限公司 | Display processing method and device, storage medium, processor and display equipment |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05183884A (en) * | 1992-01-07 | 1993-07-23 | Sony Corp | Video signal processing circuit |
JPH08237612A (en) * | 1994-12-29 | 1996-09-13 | Sony Corp | Dynamic image processing method |
JPH09181967A (en) * | 1995-12-27 | 1997-07-11 | Nippon Television Network Corp | Telecine signal conversion method and up-converter |
JPH11275458A (en) * | 1998-03-20 | 1999-10-08 | Pioneer Electron Corp | Duplicate image detector, image converter, duplicate image detection method, image conversion method and image record medium |
JPH11513147A (en) * | 1996-08-08 | 1999-11-09 | ファルージャ,イブ・セ | Displaying video with virtually no motion discontinuities on a high-resolution computer-based monitor |
JPH11341444A (en) * | 1998-05-29 | 1999-12-10 | Matsushita Electric Ind Co Ltd | Television receiver |
JP2002094949A (en) * | 2000-09-18 | 2002-03-29 | Toshiba Corp | Video information reproducing device and repoducing method |
JP2004260794A (en) * | 2003-02-07 | 2004-09-16 | Fujitsu General Ltd | Field correlation detecting circuit and cinema signal detecting circuit using the same |
JP2005094094A (en) * | 2003-09-12 | 2005-04-07 | Sony Corp | Image processor and image processing method |
-
2004
- 2004-03-31 JP JP2004106114A patent/JP2005295134A/en active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05183884A (en) * | 1992-01-07 | 1993-07-23 | Sony Corp | Video signal processing circuit |
JPH08237612A (en) * | 1994-12-29 | 1996-09-13 | Sony Corp | Dynamic image processing method |
JPH09181967A (en) * | 1995-12-27 | 1997-07-11 | Nippon Television Network Corp | Telecine signal conversion method and up-converter |
JPH11513147A (en) * | 1996-08-08 | 1999-11-09 | ファルージャ,イブ・セ | Displaying video with virtually no motion discontinuities on a high-resolution computer-based monitor |
JPH11275458A (en) * | 1998-03-20 | 1999-10-08 | Pioneer Electron Corp | Duplicate image detector, image converter, duplicate image detection method, image conversion method and image record medium |
JPH11341444A (en) * | 1998-05-29 | 1999-12-10 | Matsushita Electric Ind Co Ltd | Television receiver |
JP2002094949A (en) * | 2000-09-18 | 2002-03-29 | Toshiba Corp | Video information reproducing device and repoducing method |
JP2004260794A (en) * | 2003-02-07 | 2004-09-16 | Fujitsu General Ltd | Field correlation detecting circuit and cinema signal detecting circuit using the same |
JP2005094094A (en) * | 2003-09-12 | 2005-04-07 | Sony Corp | Image processor and image processing method |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009088654A (en) * | 2007-09-27 | 2009-04-23 | Oki Electric Ind Co Ltd | Frame synchronizer, frame synchronizing method, and program |
CN114286162A (en) * | 2021-11-26 | 2022-04-05 | 利亚德光电股份有限公司 | Display processing method and device, storage medium, processor and display equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4438795B2 (en) | Video conversion device, video display device, and video conversion method | |
US8830403B1 (en) | Image processing device and image processing method | |
US8244112B2 (en) | Video processing apparatus and controlling method for same | |
JP3487259B2 (en) | Video display device and display method thereof | |
US20100277613A1 (en) | Image recording device and image reproduction device | |
JP2005167887A (en) | Dynamic image format conversion apparatus and method | |
JP5208381B2 (en) | Moving picture frame rate conversion apparatus and moving picture frame rate conversion method | |
US20100039416A1 (en) | Method of driving display apparatus and driving circuit for display apparatus using the same | |
JP2004336608A (en) | Method and circuit for converting image data, and electronic camera | |
JP2000358221A (en) | Image display device | |
KR100786926B1 (en) | Image recording/reproducing apparatus and method | |
JP5015089B2 (en) | Frame rate conversion device, frame rate conversion method, television receiver, frame rate conversion program, and recording medium recording the program | |
JP4558614B2 (en) | Image processing apparatus, method and program for determining field order of moving image data | |
US20080136966A1 (en) | Frame Synchronizer, Synchronization Method of Frame Synchronizer, Image Processing Apparatus, and Frame Synchronization Program | |
JP2005295134A (en) | Adaptive frame synchronization system | |
JP3827057B2 (en) | Data rate converter | |
US20060232453A1 (en) | Resampling detection apparatus, resampling detection method, resampling apparatus, and resampling method | |
JP5875422B2 (en) | Image processing apparatus and image processing apparatus control method | |
JP5381409B2 (en) | Image processing apparatus, image processing method, and control program | |
JP2006229552A (en) | Video camera | |
JP2007019708A (en) | Image processing apparatus | |
JP2007300568A (en) | Video signal processing apparatus | |
JP2002300537A (en) | Video frequency converter | |
JP2005006316A (en) | Scan converting apparatus and scan converting method | |
JP4270071B2 (en) | Video signal setting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100406 |