JP3844917B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP3844917B2 JP3844917B2 JP21029599A JP21029599A JP3844917B2 JP 3844917 B2 JP3844917 B2 JP 3844917B2 JP 21029599 A JP21029599 A JP 21029599A JP 21029599 A JP21029599 A JP 21029599A JP 3844917 B2 JP3844917 B2 JP 3844917B2
- Authority
- JP
- Japan
- Prior art keywords
- cell array
- address
- comparison circuit
- address comparison
- redundant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/812—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a reduced amount of fuses
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、不良救済のための冗長回路方式を採用した半導体記憶装置に関する。
【０００２】
【従来の技術】
ＤＲＡＭ等の半導体メモリにおいて、メモリセルアレイの不良ロウや不良カラムを冗長ロウや冗長カラムに置換することにより救済することは一般に行われている。この目的のためにチップ内には、冗長ロウや冗長カラムを含むセルアレイと共に、アドレス比較回路が設けられる。アドレス比較回路は、ウェハ状態で行うテスト（ダイソートテスト）結果に基づいて、不良アドレスがプログラムされる。アドレス比較回路は、入力されたアドレスとプログラムされた不良アドレスとが一致した場合に置換信号を出力して、不良ロウ或いは不良カラムに代わって冗長ロウ或いは冗長カラムを選択する機能を持つ。
【０００３】
アドレス比較回路の不良アドレス記憶回路には通常、レーザによるプログラミングが行われるフューズ回路が用いられる。アドレス比較回路のプログラミング後、良品メモリチップはウェハから切り出されてパッケージにアセンブリされる。その後、ストレス試験を経て、最終的にメモリが正常動作するか否かのメモリテストが行われ、このメモリテストに合格した良品のみが出荷され、残りは廃棄される。
【０００４】
【発明が解決しようとする課題】
アセンブリ後のテストでの不良に対しては、レーザで溶断するヒューズ素子を利用する場合、従来救済手段はなかった。従って、メモリの歩留まり向上のためには、ウェハプロセスを精度よく行い、ダイソート試験の収率を高めること、出荷試験により破棄されるチップを少なくすることが重要であった。しかし、出荷試験後に破棄されるチップを少なくするためには、アセンブリ後新たに発生した不良に対する救済手段を持たせることが望まれる。
【０００５】
この発明は、上記事情を考慮してなされたもので、アセンブリ後の不良救済をも可能とした半導体記憶装置を提供することを目的としている。
【０００６】
【課題を解決するための手段】
この発明に係る半導体記憶装置は、メモリセルアレイと、このメモリセルアレイの不良メモリセルを救済するための複数の冗長セルアレイと、アドレスをデコードして前記メモリセルアレイのメモリセルを選択するデコード回路と、検出された不良アドレスに対して前記複数の冗長セルアレイの一つを選択する置換信号を出力するための、プログラミングが可能な第１のアドレス比較回路と、検出された不良アドレスに対して前記複数の冗長セルアレイの他の一つを選択する置換信号を出力するための、プログラミングが可能な第２のアドレス比較回路とを備え、前記メモリセルアレイは、複数のセルアレイブロックに分割され、前記複数の冗長セルアレイは、各セルアレイプロック内をそれぞれ救済するように各セルアレイブロック毎に配置された複数セットの冗長セルアレイからなり、且つ前記第１のアドレス比較回路は、前記複数のセルアレイブロックで共有されて各セルアレイブロックの複数の冗長セルアレイに対して特定の番地のものから順に対応付けられ、前記第２のアドレス比較回路は、前記複数のセルアレイブロックで共有されて各セルアレイブロックの複数の冗長セルアレイに対して前記第１のアドレス比較回路とは逆の順に対応付けられることを特徴とする。
この発明において、具体的に例えば、第１のアドレス比較回路は、レーザによりプログラミングされるフューズ回路を用いて構成され、第２のアドレス比較回路は、電気的にプログラミングされるフューズ回路を用いて構成される。
【０００７】
この発明によると、ウェハ状態でプログラミングを行う第１のアドレス比較回路に加えて、アセンブリ後にプログラミング可能な第２のアドレス比較回路を備えることより、アセンブリ後のテストで発生する不良をも救済することができ、メモリの救済効率を高いものとすることができる。
【０００９】
またこの発明において、好ましくは、複数の冗長セルアレイの欠陥を検出するテスト回路を有するものとする。このテスト回路は例えば、第１のアドレス比較回路に対応づけられていない冗長セルアレイを選択してその欠陥を検出する機能を有するものとする。この様なテスト回路を設ければ、第２のアドレス比較回路のプログラミング時に欠陥冗長セルアレイを避けることができる。この発明の他の局面は、メモリセルアレイと、前記メモリセルアレイの不良メモリセルを救済するための複数の冗長素子と、入力アドレスをデコードして前記メモリセルアレイのメモリセルを選択するデコード回路と、検出された不良アドレスに対して前記複数の冗長素子の一つを選択する置換信号を出力するための、レーザによりプログラミングが可能な第１のアドレス比較回路と、検出された不良アドレスに対して前記複数の冗長素子の他の一つを選択する置換信号を出力するための、電気的にプログラミングが可能な第２のアドレス比較回路とを備え、前記メモリセルアレイは、複数のセルアレイブロックに分けられており、冗長素子の複数のセットを含み、各セルアレイブロックに設けられた複数の冗長セルアレイを備え、前記第１及び第２のアドレス比較回路は、前記複数のセルアレイブロックのそれぞれの前記複数の冗長素子にフレキシブルに対応可能とされ、前記第１のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対応付けて前記複数のセルアレイブロックで共有されており、前記第２のアドレス比較回路は、前記第１のアドレス比較回路による置換と重ならないように、各セルアレイブロックの複数の冗長素子に対応付けて前記複数のセルアレイブロックで共有され、前記第１のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対して特定のアドレスのものから順に対応付けられ、前記第２のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対して、前記第１のアドレス比較回路とは逆の順から対応付けられることを特徴とする。また、更に他の局面は、複数のセルアレイブロックに分けられているメモリセルアレイと、複数の冗長素子からそれぞれ構成される第１及び第２の群と、を備え、前記複数のセルアレイブロックのうち対応するセルアレイブロックにある不良メモリセルを救済するために、前記第１及び第２の群は、それぞれセルアレイブロック毎に設けられており、入力アドレスをデコードして前記メモリセルアレイのメモリセルを選択するデコード回路と、検出された不良アドレスに対して前記複数の冗長素子の一つを選択する置換信号を出力するための、プログラミングが可能な第１のアドレス比較回路と、検出された不良アドレスに対して前記複数の冗長素子の他の一つを選択する置換信号を出力するための、電気的にプログラミングが可能な第２のアドレス比較回路と、を備え、前記第１のアドレス比較回路は、各セルアレイブロックの前記第１の群とフレキシブルに対応できるように、前記複数のセルアレイブロックで共有されており、前記第２のアドレス比較回路は、各セルアレイブロックの前記第２の群とフレキシブルに対応できるように、前記複数のセルアレイブロックで共有され、前記メモリセルアレイは、複数のセルアレイブロックに分けられており、冗長素子の複数のセットを含み、各セルアレイブロックに設けられた複数の冗長セルアレイを備え、前記第１及び第２のアドレス比較回路は、前記複数のセルアレイブロックのそれぞれの前記複数の冗長素子にフレキシブルに対応可能とされ、前記第１のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対応付けて前記複数のセルアレイブロックで共有されており、前記第２のアドレス比較回路は、前記第１のアドレス比較回路による置換と重ならないように、各セルアレイブロックの複数の冗長素子に対応付けて前記複数のセルアレイブロックで共有され、前記第１のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対して特定のアドレスのものから順に対応付けられ、前記第２のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対して、前記第１のアドレス比較回路とは逆の順から対応付けられることを特徴とする。また更に他の局面は、メモリセルアレイと、前記メモリセルアレイの不良メモリセルを救済するための複数の冗長素子と、入力アドレスをデコードして前記メモリセルアレイのメモリセルを選択するデコード回路と、検出された第１の不良アドレスを記憶するために、プログラミングのレーザによりプログラムが可能なフューズの第１のセットを有する第１のアドレス比較回路と、検出された第２の不良アドレスを記憶するために、電気的にプログ ラミングが可能なフューズの第２のセットを有する第２のアドレス比較回路と、を備え、前記第１のアドレス比較回路は、前記第１の不良アドレスに対して前記複数の冗長素子の一つを選択する置換信号を出力し、前記第２のアドレス比較回路は、前記第２の不良アドレスに対して前記複数の冗長素子の他の一つを選択する置換信号を出力し、前記メモリセルアレイは、複数のセルアレイブロックに分けられており、冗長素子の複数のセットを含み、各セルアレイブロックに設けられた複数の冗長セルアレイを備え、前記第１及び第２のアドレス比較回路は、前記複数のセルアレイブロックのそれぞれの前記複数の冗長素子にフレキシブルに対応可能とされ、前記第１のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対応付けて前記複数のセルアレイブロックで共有されており、前記第２のアドレス比較回路は、前記第１のアドレス比較回路による置換と重ならないように、各セルアレイブロックの複数の冗長素子に対応付けて前記複数のセルアレイブロックで共有され、前記第１のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対して特定のアドレスのものから順に対応付けられ、前記第２のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対して、前記第１のアドレス比較回路とは逆の順から対応付けられることを特徴とする。
【００１０】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
図１は、この発明の実施の形態によるＤＲＡＭの構成を示す。メモリセルアレイ１は、図２に示すように、複数本ずつの互いに交差するビット線ＢＬ，ｂＢＬとワード線ＷＬの各交差部にダイナミック型メモリセルＭＣを配置して構成される。ビット線ＢＬ，ｂＢＬの端部にはビット線センスアンプＳＡが設けられている。ビット線ＢＬ，ｂＢＬは、カラム選択線ＣＳＬにより駆動されるカラムゲートにより選択されてデータ線ＤＱ，ｂＤＱに接続される。
【００１１】
メモリセルアレイ１の不良救済のための冗長回路として、冗長ロウセルアレイ２と冗長カラムセルアレイ３が設けられている。冗長ロウセルアレイ２は、複数本の不良ワード線を置換するための複数本のスペアワード線により構成される。冗長カラムセルアレイ３は、複数本のビット線（具体的には、カラム選択線）を置換するための複数本のスペアカラム選択線により構成される。より具体的に、冗長ロウセルアレイ２は、１本のワード線又は複数本のワード線の束を置換の単位（１セット）として、複数セット設けられる。同様に、冗長カラムセルアレイ３についても、１本のカラム選択線又は複数本のカラム選択線の束を置換の単位（１セット）として、複数セット設けられる。
【００１２】
アドレスバッファ８により取り込まれるロウアドレス、カラムアドレスはそれぞれ、ロウデコーダ５、カラムデコーダ４によりデコードされる。ロウデコーダ５のデコード出力によりメモリセルアレイ１のワード線ＷＬが選択駆動され、カラムデコーダ４のデコード出力によりメモリセルアレイ１のビット線ＢＬ，ｂＢＬの選択がなされる。これらのロウデコーダ５及びカラムデコーダ４と並んで、それぞれ冗長ロウセルアレイ２及び冗長カラムセルアレイ３を選択するための冗長ロウデコーダ７及び冗長カラムデコーダ６が設けられている。
【００１３】
冗長ロウセルアレイ２により不良ロウを置き換えるために不良ロウアドレスを記憶し、不良ロウアドレスが入力されたときにそれとの一致検出を行って置換信号を出力するためのロウアドレス比較回路として、第１のロウアドレス比較回路１０ａと第２のロウアドレス比較回路１０ｂを有する。同様に、冗長カラムセルアレイ３により不良カラムを置き換えるために不良カラムアドレスを記憶し、不良カラムアドレスが入力されたときにそれとの一致検出を行って置換信号を出力するためのカラムアドレス比較回路として、第１のカラムアドレス比較回路１１ａと第２のカラムアドレス比較回路１１ｂを有する。
【００１４】
第１のロウアドレス比較回路１０ａ及び第１のカラムアドレス比較回路１１ａは、ウェハ状態でのテスト結果により検出された不良アドレスをウェハ状態でプログラミングするためのものであり、レーザにより溶断されるフューズを用いたフューズ回路である。第２のロウアドレス比較回路１０ｂ及び第２のカラムアドレス比較回路１１ｂは、チップをアセンブリした後のテスト結果により検出された不良アドレスをアセンブリ後にプログラミングするためのものであり、電気的に高電圧を印加することにより、切断又は接続されるフューズを用いたフューズ回路を用いて構成される。
【００１５】
第２のロウアドレス比較回路１０ｂ及び第２のカラムアドレス比較回路１１ｂは上述のように、アセンブリ後、即ちＤＲＡＭチップをパッケージに収納した後に電気的にプログラミング可能とするものである。そのために図１に示すように、これらの第２のロウアドレス比較回路１０ｂ及び第２のカラムアドレス比較回路１１ｂに不良アドレスを書き込むためのプログラム回路１２が用意されている。このプログラム回路１２は例えば、アセンブリ後の出荷テストに用いられるテスト回路１３のテスト結果に基づいて、第２のロウアドレス比較回路１０ｂ及び第２のカラムアドレス比較回路１１ｂの電気的プログラミングを行う。
【００１６】
図３は、この実施の形態のＤＲＡＭのウェハプロセスから出荷までの処理の流れを示している。ウェハプロセス（Ｓ１）が終了すると、ウェハ状態でダイソート試験が行われる（Ｓ２）。このダイソート試験で検出された不良に対して、従来と同様に、レーザによる冗長回路プログラム、即ち図１における第１のアドレス比較回路１０ａ，１１ａのプログラムが行われる（Ｓ３）。その後、ＤＲＡＭチップは分割されて各チップ毎にアセンブリされ（Ｓ４）、バーンイン処理が行われる（Ｓ５）。そして出荷試験が行われ（Ｓ６）、合格であれば出荷される。出荷試験で不合格となった場合は、新たに検出された不良アドレスについて、電気的な冗長回路プログラム、即ち図１における第２のアドレス比較回路１０ｂ，１１ｂのプログラムが行われる（Ｓ７）。プログラム終了後、再度出荷試験（或いは破線で示すようにバーンイン試験）に戻され、最終的に良品となったものが出荷される。
【００１７】
従来より、アセンブリ後の出荷試験で新たに不良となるＤＲＡＭチップの多くは、不良ビット数は少ない。従って、電気的プログラミングを行う第２のアドレス比較回路１０ｂ，１１ｂは、少ないビット数でも有効であり、従来破棄されていたチップを救済することが可能になる。
【００１８】
ここまでの説明は、２種のアドレス比較回路による不良救済の基本的な構成と作用であるが、次に具体的なアドレス比較回路と冗長回路の対応関係について説明する。実際のＤＲＡＭでは、メモリセルアレイは複数のセルアレイブロックに分けられ、各セルアレイブロック内の不良を救済するように、各セルアレイブロック毎にそれぞれ冗長セルアレイが設けられる。これに対応して、アドレス比較回路も複数個設けられる。
【００１９】
この場合、アドレス比較回路と冗長セルアレイの対応関係には、２種類ある。但し、以下の説明は全てロウ側のみに着目して行うが、カラム側についても同様である。その一つは、図４に示すように、Ｎセットのアドレス比較回路と、Ｎセットの冗長ロウセルアレイ（通常、それぞれが複数本のスペアワード線の束からなる）とを１：１に対応させる方法である。もう一つは、図５に示すように、Ｍセットのアドレス比較回路をＮセットの冗長ロウセルアレイに対してフレキシブルに対応させる方法である。
【００２０】
通常チップ内の欠陥は、個々のチップで見れば偏在していることが多く、従って冗長セルアレイが全て使用されることはない。図４の方式を用いた場合、平均して使用される冗長セルアレイが半分であれば、使用されるアドレス比較回路の数も半分になる。この様に実際に使用されないアドレス比較回路があることは、チップの面積縮小の妨げとなる。
これに対して、図５に示すように、アドレス比較回路を冗長セルアレイに対してフレキシブルに対応させる方式では、アドレス比較回路の数Ｍは、実際に使用される冗長セルアレイの数だけあればよく、Ｍ＜Ｎとすることができる。実際に必要な冗長セルアレイの数は、使用するプロセス技術に依存する欠陥分布や欠陥モードの推定により事前に決定することができ、これにより図５の方式の場合のアドレス比較回路の数Ｍを決定することができる。従って、図５の方式を採用することにより、チップ面積の縮小が可能になる。
【００２１】
図５の方式は、通常のレーザによるプログラミングを行うアドレス比較回路のみの場合は、一般に用いられている。しかしこの発明では、上述のように２種のアドレス比較回路を用いるから、これらを冗長セルアレイに対してフレキシブルに対応させるのは、単純ではない。冗長セルアレイと２種のアドレス比較回路の対応関係が何らかの条件で特定されないと、２種のアドレス比較回路による置換が同じ冗長セルアレイにより行われるという事態、具体的には異なるアドレスにより同じ冗長セルが選択されるという事態が生じる可能性があるためである。
【００２２】
図６は、２種のアドレス比較回路により同じ冗長セルアレイの置換が行われることがないようにした一つの実施の形態である。メモリセルアレイ１は、複数のセルアレイブロックＭＲ０〜ＭＲｎに分割され、それぞれに冗長ロウセルアレイ２が設けられる。この実施の形態の場合、各セルアレイブロック毎に冗長ロウセルアレイ２は、Ａ，Ｂの２群に分けられており、それぞれ複数本ずつのスペアワード線ＳＷＬを含む。
【００２３】
レーザによりプログラミングを行うアドレス比較回路１０ａは、各セルアレイブロックのＡ群の冗長セルアレイを選択する冗長ロウデコーダＳＲＤａに対してフレキシブルに対応できるようにしている。同様に、アセンブリ後に電気的にプログラミングを行うアドレス比較回路１０ｂは、各セルアレイブロックのＢ群の冗長セルアレイを選択する冗長ロウデコーダＳＲＤｂに対してフレキシブルに対応できるようにしている。
【００２４】
この実施の形態によると、冗長セルアレイ２は、ダイソート時に使用するＡ群とアセンブリ後に使用するＢ群として異なる番地をもって分けられているので、同一スペアワード線が二つのアドレス比較回路１０ａ，１０ｂにより選択されることはない。なお具体的に、二つのアドレス比較回路１０ａ，１０ｂをそれぞれＡ，Ｂ群の冗長セルアレイのみに対応させるには、不良アドレスをプログラムするソフトウェア上で、或いは回路的に制約を加えればよい。
【００２５】
上述した図６の実施の形態では、Ａ，Ｂ群に属するスペアワード線は一定であり、ダイソート時に使用できるスペアワード線は、これにより制限される。従って、ダイソート時にＡ群のスペアワード線数を超える不良があった場合には、救済不可能となる。従って、実際の適用に際しては、冗長回路にＡ，Ｂ群という区別がなく、ダイソート時には、全てのスペアワード線を使用可能とし、アセンブリ後のプログラミングでは残りのスペアワード線を使用するという使い方ができることが好ましい。
【００２６】
図７は、その様な使用法を可能とする実施の形態を示している。即ち先の図６の実施の形態と異なりこの実施の形態では、二つのアドレス比較回路１０ａ，１０ｂを、各セルアレイブロックの全ての冗長ロウデコーダＳＲＤに対してフレキシブルに対応可能としている。言い換えれば、冗長ロウデコーダＳＲＤは、二つのアドレス比較回路１０ａ，１０ｂとの対応関係が特定されていない。
従って、アドレス比較回路１０ａ，１０ｂは、共に複数のセルアレイブロックで共有されるが、実際の使用に際しては、アドレス比較回路１０ａは、各セルアレイブロックの複数の冗長セルアレイ２に対して特定の番地のものから順に対応付けられる。またアドレス比較回路１０ｂは、各セルアレイブロックの複数の冗長セルアレイ２に対してアドレス比較回路１０ａとは逆の順に対応付けられるようにする。
【００２７】
より具体的な例を説明すれば、ダイソート時のアドレス比較回路１０ａは、各セルアレイブロックの複数の冗長ロウセルアレイを番地の小さい順に使用する。スペアワード線に欠陥がある場合には、その番地を飛ばして次にスペアワード線を用いる。そして、アセンブリ後のアドレス比較回路１０ｂは、逆に各セルアレイブロックの複数の冗長ロウセルアレイを番地の大きい順に使用する。
【００２８】
この様な手法を用いれば、ダイソート時に検出される不良が多い場合には、各セルアレイブロックに付属する冗長ロウセルアレイを全て使うことも可能になる。出荷試験時の救済では、どのスペアワード線が未使用であるかを調べることなく、番地の大きい方から使用する。従って、出荷試験時に、既にダイソート時に使用されたスペアワード線を重ねて使用する可能性はあるが、その確率は小さい。何故なら、欠陥は個々のチップ毎に偏在しており、ダイソート時に全ての冗長セルアレイを使い切ることは殆どなく、また出荷試験での不良ビット数は少ないからである。
なお、小さい確率ながら、上記のような重複使用が発生した場合には、最終的に出荷試験でスクリーニングすればよい。
【００２９】
ところで、スペアワード線に欠陥がある場合には、その欠陥のスペアワード線により不良ワード線を置換しても良品とはならない。従って不良救済効率を高めるためには、スペアワード線の欠陥をテストできるようにすることが好ましい。
図８は、その様なスペアワード線の欠陥をテストすることを可能としたＤＲＡＭのテスト回路の構成である。各種制御信号の組み合わせにより、様々なテストを行うことが可能となっている。内部ロウアドレス信号ｘａ０，／ｘａ０，…，ｘｄ０，／ｘｄ０は、ワード線ＷＬを選択するロウデコーダ５のデコードゲートＧ１に接続され、このデコードゲートＧ１にはワード線活性化信号ＮＴａｃｔが入力される。スペアワード線ＳＷＬを選択するデコードゲートＧ２には、スペアワード線用アドレス信号ｘａＲ，／ｘａＲ，ｘｂＲ，／ｘｂＲと、ゲートＧ３の出力が入力される。
【００３０】
スペアワード線用アドレス信号は、スペアワード線アドレス選択回路２０により、スペアワード線用アドレス切り換え信号ＳＲｔｅｓｔに応じて、通常のロウアドレスｘａ，／ｘａ，ｘｂ，／ｘｂ、或いはロウアドレスがアドレス比較回路に予めプログラムされた不良アドレスに一致した場合にスペアワード線アドレス発生回路２１で発生されるアドレス信号ｘａｐ，／ｘａｐ，ｘｂｐ，／ｘｂｐのどちらかが選択的に供給される。ゲートＧ３には、スペアワード線活性化信号／ＳＲａｃｔと、スペアロウデコーダ制御回路２２の出力信号ＳＷＬｏｆｆが入力される。スペアロウデコーダ制御回路２２は、ロウアドレスと、アドレス比較回路１０ａ或いは１０ｂに予めプログラムされた不良アドレスが一致しているかどうか、及び二種のテスト信号／ＭＲｔｅｓｔ１，／ＭＲｔｅｓｔ２に応じて出力信号ＳＷＬｏｆｆを出す。
【００３１】
図９は、スペアロウデコーダ制御回路２２の具体的な回路構成である。この回路は、テスト信号／ＭＲｔｅｓｔ１，／ＭＲｔｅｓｔ２が共に“Ｈ”の場合、ＮＡＮＤゲート３０の出力が“Ｌ”、従って、ＣＭＯＳトランスファゲート３６がオンとなり、ヒット信号ＲＤｈｉｔ１，ＲＤｈｉｔ１のいずれかが“Ｈ”のときに、出力信号ＳＷＬｏｆｆ＝“Ｌ”を出す。テスト信号／ＭＲｔｅｓｔ１，／ＭＲｔｅｓｔ２のどちらかが“Ｌ”のときは、トランスファゲート３７がオンとなる。
【００３２】
図１０は、各種動作モードに対応した制御信号の組み合わせを示している。ユーザーが普通にメモりアクセスする通常動作の場合は、ＳＲｔｅｓｔを除いて他の制御信号は“Ｌ”である。従ってスペアワード線は、ロウアドレスがアドレス比較回路１０ａ，１０ｂに予めプログラムされた不良アドレスに一致した場合（即ち、ヒット信号ＲＤｈｉｔ１，ＲＤｈｉｔ１のいずれかが“Ｈ”）のみ活性化され、スペアワード線アドレス発生回路２１から出力されたアドレスに応じてスペアワード線ＳＷＬが立ち上がり、不良ワード線は立ち上がらない。
【００３３】
ダイソート時に冗長セルアレイのテストを行う場合は、制御信号ＮＲａｃｔを“Ｌ”にして、ワード線ＷＬが立たないようにし、／ＳＲａｃｔを“Ｌ”、ＳＲｔｅｓｔを“Ｈ”として、ロウデコーダに供給される下位アドレスに応じてスペアワード線ＳＷＬを立てるようにする。この方法により、冗長ロウセルアレイ部分に含まれる不良スペアワード線を知ることができる。そしてこれにより、レーザによりアドレス比較回路１０ａをプログラムする際に、不良スペアワード線を使用しないようにすることができる。
【００３４】
アセンブリ後の試験で不良が出た場合、アドレス比較回路１０ｂを用いて不良救済を行うが、このときスペアワード線の使用状態を調べることなく番地の大きい方から順に使用することは、先に説明した。この場合、アドレス比較回路１０ａ，１０ｂで同じスペアワード線を重複使用する確率は小さいものの、救済前に重複使用となるか否かを簡単にチェックできれば好ましい。更には、未使用のスペアワード線のみテストできれば、不良スペアワード線を避けて不良ワード線救済を行うことができる。
【００３５】
この様なテストを行う場合は、ＮＲａｃｔ，／ＭＳｔｅｓｔ１を“Ｌ”、他の制御信号を“Ｈ”にする。ここで、／ＭＳｔｅｓｔ１は、ロウアドレスと、アドレス比較回路１０ａにプログラムされた不良アドレスが一致した場合はスペアワード線を立てないようにする信号である。ＳＲｔｅｓｔが“Ｈ”であるので、入力アドレスと不良アドレスの一致不一致に拘わらず、デコードゲートＧ２には常にロウアドレスが供給される。またこの場合、／ＳＲａｃｔが“Ｈ”であるから、ＳＷＬｏｆｆが“Ｈ”であれば、スペアワード線ＳＷＬは立たない。複数あるアドレス比較回路１０ａの中で、入力アドレスとプログラムされた不良アドレスとが一致すれば、ヒット信号ＲＤｈｉｔ１は“Ｈ”となり、／ＭＳｔｅｓｔ１が“Ｌ”の場合はスペアロウデコーダ制御回路２２は、出力信号ＳＷｏｆｆ＝“Ｈ”を出すから、スペアワード線ＳＷＬは立たなくなる。アドレス比較回路にプログラムされていなくても、欠陥セルを含むスペアワード線を不良する。従って、アドレス比較回路１０ｂに不良アドレスをプログラムする際には、既に使用されているスペアワード線と、使用されていないが欠陥を含むスペアワード線とを避けることができる。
【００３６】
実際の適用においては、先に述べたように、試験コストとの関係でスペアワード線の使用状態を調べることなく、置換後のテストのみを行う場合もある。図８の回路構成は、スペアワード線の重複使用をチェックする試験を行うことができる。その場合は、通常動作時から／ＭＲｔｅｓｔ１を“Ｌ”にして、アドレス比較回路１０ａでプログラムしたスペアワード線を立てない試験１と、通常動作時から／ＭＲｔｅｓｔ２を“Ｌ”にして、アドレス比較回路１０ｂでプログラムしたスペアワード線を立てない試験２とを別々に行う。これらの試験では、救済前の不良ワード線のアドレスに不良が生じるので、試験１の不良アドレスと試験２の不良アドレスの比較を行い、一致するものがあれば同一スペアワード線を使用しているものと判断することができる。これにより、スペアワード線を重複使用しているものをスクリーニングすることが可能になる。
【００３７】
【発明の効果】
以上述べたようにこの発明によれば、ウェハ状態でプログラミングを行う第１のアドレス比較回路に加えて、アセンブリ後にプログラミング可能な第２のアドレス比較回路を備えることより、アセンブリ後のテストで発生する不良をも救済することができ、メモリの救済効率を高いものとすることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態によるＤＲＡＭの構成を示す図である。
【図２】同実施の形態によるＤＲＡＭのメモリセルアレイの構成を示す図である。
【図３】同実施の形態のＤＲＡＭの製造プロセスを示す図である。
【図４】同実施の形態のアドレス比較回路と冗長セルアレイの対応関係の一例を示す図である。
【図５】同実施の形態のアドレス比較回路と冗長セルアレイの対応関係の他の例を示す図である。
【図６】図５の対応関係を適用した具体的な実施の形態を示す図である。
【図７】図５の対応関係を適用した具体的な他の実施の形態を示す図である。
【図８】冗長セルアレイのテスト回路の構成を示す図である。
【図９】図８のスペアロウデコーダ制御回路の構成を示す図である。
【図１０】各種動作時の制御信号の組み合わせを示す図である。
【符号の説明】
１…メモリセルアレイ、２…冗長ロウセルアレイ、３…冗長カラムセルアレイ、４…カラムデコーダ、５…ロウデコーダ、６…冗長カラムデコーダ、７…冗長ロウデコーダ、８…アドレスバッファ、９…データバッファ、１０ａ，１１ａ…第１のアドレス比較回路、１０ｂ，１１ｂ…第２のアドレス比較回路、１３…テスト回路、１２…プログラム回路、２０…スペアワード線アドレス選択回路、２１…スペアワード線アドレス発生回路、２２…スペアロウデコーダ制御回路。
【発明の属する技術分野】
この発明は、不良救済のための冗長回路方式を採用した半導体記憶装置に関する。
【０００２】
【従来の技術】
ＤＲＡＭ等の半導体メモリにおいて、メモリセルアレイの不良ロウや不良カラムを冗長ロウや冗長カラムに置換することにより救済することは一般に行われている。この目的のためにチップ内には、冗長ロウや冗長カラムを含むセルアレイと共に、アドレス比較回路が設けられる。アドレス比較回路は、ウェハ状態で行うテスト（ダイソートテスト）結果に基づいて、不良アドレスがプログラムされる。アドレス比較回路は、入力されたアドレスとプログラムされた不良アドレスとが一致した場合に置換信号を出力して、不良ロウ或いは不良カラムに代わって冗長ロウ或いは冗長カラムを選択する機能を持つ。
【０００３】
アドレス比較回路の不良アドレス記憶回路には通常、レーザによるプログラミングが行われるフューズ回路が用いられる。アドレス比較回路のプログラミング後、良品メモリチップはウェハから切り出されてパッケージにアセンブリされる。その後、ストレス試験を経て、最終的にメモリが正常動作するか否かのメモリテストが行われ、このメモリテストに合格した良品のみが出荷され、残りは廃棄される。
【０００４】
【発明が解決しようとする課題】
アセンブリ後のテストでの不良に対しては、レーザで溶断するヒューズ素子を利用する場合、従来救済手段はなかった。従って、メモリの歩留まり向上のためには、ウェハプロセスを精度よく行い、ダイソート試験の収率を高めること、出荷試験により破棄されるチップを少なくすることが重要であった。しかし、出荷試験後に破棄されるチップを少なくするためには、アセンブリ後新たに発生した不良に対する救済手段を持たせることが望まれる。
【０００５】
この発明は、上記事情を考慮してなされたもので、アセンブリ後の不良救済をも可能とした半導体記憶装置を提供することを目的としている。
【０００６】
【課題を解決するための手段】
この発明に係る半導体記憶装置は、メモリセルアレイと、このメモリセルアレイの不良メモリセルを救済するための複数の冗長セルアレイと、アドレスをデコードして前記メモリセルアレイのメモリセルを選択するデコード回路と、検出された不良アドレスに対して前記複数の冗長セルアレイの一つを選択する置換信号を出力するための、プログラミングが可能な第１のアドレス比較回路と、検出された不良アドレスに対して前記複数の冗長セルアレイの他の一つを選択する置換信号を出力するための、プログラミングが可能な第２のアドレス比較回路とを備え、前記メモリセルアレイは、複数のセルアレイブロックに分割され、前記複数の冗長セルアレイは、各セルアレイプロック内をそれぞれ救済するように各セルアレイブロック毎に配置された複数セットの冗長セルアレイからなり、且つ前記第１のアドレス比較回路は、前記複数のセルアレイブロックで共有されて各セルアレイブロックの複数の冗長セルアレイに対して特定の番地のものから順に対応付けられ、前記第２のアドレス比較回路は、前記複数のセルアレイブロックで共有されて各セルアレイブロックの複数の冗長セルアレイに対して前記第１のアドレス比較回路とは逆の順に対応付けられることを特徴とする。
この発明において、具体的に例えば、第１のアドレス比較回路は、レーザによりプログラミングされるフューズ回路を用いて構成され、第２のアドレス比較回路は、電気的にプログラミングされるフューズ回路を用いて構成される。
【０００７】
この発明によると、ウェハ状態でプログラミングを行う第１のアドレス比較回路に加えて、アセンブリ後にプログラミング可能な第２のアドレス比較回路を備えることより、アセンブリ後のテストで発生する不良をも救済することができ、メモリの救済効率を高いものとすることができる。
【０００９】
またこの発明において、好ましくは、複数の冗長セルアレイの欠陥を検出するテスト回路を有するものとする。このテスト回路は例えば、第１のアドレス比較回路に対応づけられていない冗長セルアレイを選択してその欠陥を検出する機能を有するものとする。この様なテスト回路を設ければ、第２のアドレス比較回路のプログラミング時に欠陥冗長セルアレイを避けることができる。この発明の他の局面は、メモリセルアレイと、前記メモリセルアレイの不良メモリセルを救済するための複数の冗長素子と、入力アドレスをデコードして前記メモリセルアレイのメモリセルを選択するデコード回路と、検出された不良アドレスに対して前記複数の冗長素子の一つを選択する置換信号を出力するための、レーザによりプログラミングが可能な第１のアドレス比較回路と、検出された不良アドレスに対して前記複数の冗長素子の他の一つを選択する置換信号を出力するための、電気的にプログラミングが可能な第２のアドレス比較回路とを備え、前記メモリセルアレイは、複数のセルアレイブロックに分けられており、冗長素子の複数のセットを含み、各セルアレイブロックに設けられた複数の冗長セルアレイを備え、前記第１及び第２のアドレス比較回路は、前記複数のセルアレイブロックのそれぞれの前記複数の冗長素子にフレキシブルに対応可能とされ、前記第１のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対応付けて前記複数のセルアレイブロックで共有されており、前記第２のアドレス比較回路は、前記第１のアドレス比較回路による置換と重ならないように、各セルアレイブロックの複数の冗長素子に対応付けて前記複数のセルアレイブロックで共有され、前記第１のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対して特定のアドレスのものから順に対応付けられ、前記第２のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対して、前記第１のアドレス比較回路とは逆の順から対応付けられることを特徴とする。また、更に他の局面は、複数のセルアレイブロックに分けられているメモリセルアレイと、複数の冗長素子からそれぞれ構成される第１及び第２の群と、を備え、前記複数のセルアレイブロックのうち対応するセルアレイブロックにある不良メモリセルを救済するために、前記第１及び第２の群は、それぞれセルアレイブロック毎に設けられており、入力アドレスをデコードして前記メモリセルアレイのメモリセルを選択するデコード回路と、検出された不良アドレスに対して前記複数の冗長素子の一つを選択する置換信号を出力するための、プログラミングが可能な第１のアドレス比較回路と、検出された不良アドレスに対して前記複数の冗長素子の他の一つを選択する置換信号を出力するための、電気的にプログラミングが可能な第２のアドレス比較回路と、を備え、前記第１のアドレス比較回路は、各セルアレイブロックの前記第１の群とフレキシブルに対応できるように、前記複数のセルアレイブロックで共有されており、前記第２のアドレス比較回路は、各セルアレイブロックの前記第２の群とフレキシブルに対応できるように、前記複数のセルアレイブロックで共有され、前記メモリセルアレイは、複数のセルアレイブロックに分けられており、冗長素子の複数のセットを含み、各セルアレイブロックに設けられた複数の冗長セルアレイを備え、前記第１及び第２のアドレス比較回路は、前記複数のセルアレイブロックのそれぞれの前記複数の冗長素子にフレキシブルに対応可能とされ、前記第１のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対応付けて前記複数のセルアレイブロックで共有されており、前記第２のアドレス比較回路は、前記第１のアドレス比較回路による置換と重ならないように、各セルアレイブロックの複数の冗長素子に対応付けて前記複数のセルアレイブロックで共有され、前記第１のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対して特定のアドレスのものから順に対応付けられ、前記第２のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対して、前記第１のアドレス比較回路とは逆の順から対応付けられることを特徴とする。また更に他の局面は、メモリセルアレイと、前記メモリセルアレイの不良メモリセルを救済するための複数の冗長素子と、入力アドレスをデコードして前記メモリセルアレイのメモリセルを選択するデコード回路と、検出された第１の不良アドレスを記憶するために、プログラミングのレーザによりプログラムが可能なフューズの第１のセットを有する第１のアドレス比較回路と、検出された第２の不良アドレスを記憶するために、電気的にプログ ラミングが可能なフューズの第２のセットを有する第２のアドレス比較回路と、を備え、前記第１のアドレス比較回路は、前記第１の不良アドレスに対して前記複数の冗長素子の一つを選択する置換信号を出力し、前記第２のアドレス比較回路は、前記第２の不良アドレスに対して前記複数の冗長素子の他の一つを選択する置換信号を出力し、前記メモリセルアレイは、複数のセルアレイブロックに分けられており、冗長素子の複数のセットを含み、各セルアレイブロックに設けられた複数の冗長セルアレイを備え、前記第１及び第２のアドレス比較回路は、前記複数のセルアレイブロックのそれぞれの前記複数の冗長素子にフレキシブルに対応可能とされ、前記第１のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対応付けて前記複数のセルアレイブロックで共有されており、前記第２のアドレス比較回路は、前記第１のアドレス比較回路による置換と重ならないように、各セルアレイブロックの複数の冗長素子に対応付けて前記複数のセルアレイブロックで共有され、前記第１のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対して特定のアドレスのものから順に対応付けられ、前記第２のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対して、前記第１のアドレス比較回路とは逆の順から対応付けられることを特徴とする。
【００１０】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
図１は、この発明の実施の形態によるＤＲＡＭの構成を示す。メモリセルアレイ１は、図２に示すように、複数本ずつの互いに交差するビット線ＢＬ，ｂＢＬとワード線ＷＬの各交差部にダイナミック型メモリセルＭＣを配置して構成される。ビット線ＢＬ，ｂＢＬの端部にはビット線センスアンプＳＡが設けられている。ビット線ＢＬ，ｂＢＬは、カラム選択線ＣＳＬにより駆動されるカラムゲートにより選択されてデータ線ＤＱ，ｂＤＱに接続される。
【００１１】
メモリセルアレイ１の不良救済のための冗長回路として、冗長ロウセルアレイ２と冗長カラムセルアレイ３が設けられている。冗長ロウセルアレイ２は、複数本の不良ワード線を置換するための複数本のスペアワード線により構成される。冗長カラムセルアレイ３は、複数本のビット線（具体的には、カラム選択線）を置換するための複数本のスペアカラム選択線により構成される。より具体的に、冗長ロウセルアレイ２は、１本のワード線又は複数本のワード線の束を置換の単位（１セット）として、複数セット設けられる。同様に、冗長カラムセルアレイ３についても、１本のカラム選択線又は複数本のカラム選択線の束を置換の単位（１セット）として、複数セット設けられる。
【００１２】
アドレスバッファ８により取り込まれるロウアドレス、カラムアドレスはそれぞれ、ロウデコーダ５、カラムデコーダ４によりデコードされる。ロウデコーダ５のデコード出力によりメモリセルアレイ１のワード線ＷＬが選択駆動され、カラムデコーダ４のデコード出力によりメモリセルアレイ１のビット線ＢＬ，ｂＢＬの選択がなされる。これらのロウデコーダ５及びカラムデコーダ４と並んで、それぞれ冗長ロウセルアレイ２及び冗長カラムセルアレイ３を選択するための冗長ロウデコーダ７及び冗長カラムデコーダ６が設けられている。
【００１３】
冗長ロウセルアレイ２により不良ロウを置き換えるために不良ロウアドレスを記憶し、不良ロウアドレスが入力されたときにそれとの一致検出を行って置換信号を出力するためのロウアドレス比較回路として、第１のロウアドレス比較回路１０ａと第２のロウアドレス比較回路１０ｂを有する。同様に、冗長カラムセルアレイ３により不良カラムを置き換えるために不良カラムアドレスを記憶し、不良カラムアドレスが入力されたときにそれとの一致検出を行って置換信号を出力するためのカラムアドレス比較回路として、第１のカラムアドレス比較回路１１ａと第２のカラムアドレス比較回路１１ｂを有する。
【００１４】
第１のロウアドレス比較回路１０ａ及び第１のカラムアドレス比較回路１１ａは、ウェハ状態でのテスト結果により検出された不良アドレスをウェハ状態でプログラミングするためのものであり、レーザにより溶断されるフューズを用いたフューズ回路である。第２のロウアドレス比較回路１０ｂ及び第２のカラムアドレス比較回路１１ｂは、チップをアセンブリした後のテスト結果により検出された不良アドレスをアセンブリ後にプログラミングするためのものであり、電気的に高電圧を印加することにより、切断又は接続されるフューズを用いたフューズ回路を用いて構成される。
【００１５】
第２のロウアドレス比較回路１０ｂ及び第２のカラムアドレス比較回路１１ｂは上述のように、アセンブリ後、即ちＤＲＡＭチップをパッケージに収納した後に電気的にプログラミング可能とするものである。そのために図１に示すように、これらの第２のロウアドレス比較回路１０ｂ及び第２のカラムアドレス比較回路１１ｂに不良アドレスを書き込むためのプログラム回路１２が用意されている。このプログラム回路１２は例えば、アセンブリ後の出荷テストに用いられるテスト回路１３のテスト結果に基づいて、第２のロウアドレス比較回路１０ｂ及び第２のカラムアドレス比較回路１１ｂの電気的プログラミングを行う。
【００１６】
図３は、この実施の形態のＤＲＡＭのウェハプロセスから出荷までの処理の流れを示している。ウェハプロセス（Ｓ１）が終了すると、ウェハ状態でダイソート試験が行われる（Ｓ２）。このダイソート試験で検出された不良に対して、従来と同様に、レーザによる冗長回路プログラム、即ち図１における第１のアドレス比較回路１０ａ，１１ａのプログラムが行われる（Ｓ３）。その後、ＤＲＡＭチップは分割されて各チップ毎にアセンブリされ（Ｓ４）、バーンイン処理が行われる（Ｓ５）。そして出荷試験が行われ（Ｓ６）、合格であれば出荷される。出荷試験で不合格となった場合は、新たに検出された不良アドレスについて、電気的な冗長回路プログラム、即ち図１における第２のアドレス比較回路１０ｂ，１１ｂのプログラムが行われる（Ｓ７）。プログラム終了後、再度出荷試験（或いは破線で示すようにバーンイン試験）に戻され、最終的に良品となったものが出荷される。
【００１７】
従来より、アセンブリ後の出荷試験で新たに不良となるＤＲＡＭチップの多くは、不良ビット数は少ない。従って、電気的プログラミングを行う第２のアドレス比較回路１０ｂ，１１ｂは、少ないビット数でも有効であり、従来破棄されていたチップを救済することが可能になる。
【００１８】
ここまでの説明は、２種のアドレス比較回路による不良救済の基本的な構成と作用であるが、次に具体的なアドレス比較回路と冗長回路の対応関係について説明する。実際のＤＲＡＭでは、メモリセルアレイは複数のセルアレイブロックに分けられ、各セルアレイブロック内の不良を救済するように、各セルアレイブロック毎にそれぞれ冗長セルアレイが設けられる。これに対応して、アドレス比較回路も複数個設けられる。
【００１９】
この場合、アドレス比較回路と冗長セルアレイの対応関係には、２種類ある。但し、以下の説明は全てロウ側のみに着目して行うが、カラム側についても同様である。その一つは、図４に示すように、Ｎセットのアドレス比較回路と、Ｎセットの冗長ロウセルアレイ（通常、それぞれが複数本のスペアワード線の束からなる）とを１：１に対応させる方法である。もう一つは、図５に示すように、Ｍセットのアドレス比較回路をＮセットの冗長ロウセルアレイに対してフレキシブルに対応させる方法である。
【００２０】
通常チップ内の欠陥は、個々のチップで見れば偏在していることが多く、従って冗長セルアレイが全て使用されることはない。図４の方式を用いた場合、平均して使用される冗長セルアレイが半分であれば、使用されるアドレス比較回路の数も半分になる。この様に実際に使用されないアドレス比較回路があることは、チップの面積縮小の妨げとなる。
これに対して、図５に示すように、アドレス比較回路を冗長セルアレイに対してフレキシブルに対応させる方式では、アドレス比較回路の数Ｍは、実際に使用される冗長セルアレイの数だけあればよく、Ｍ＜Ｎとすることができる。実際に必要な冗長セルアレイの数は、使用するプロセス技術に依存する欠陥分布や欠陥モードの推定により事前に決定することができ、これにより図５の方式の場合のアドレス比較回路の数Ｍを決定することができる。従って、図５の方式を採用することにより、チップ面積の縮小が可能になる。
【００２１】
図５の方式は、通常のレーザによるプログラミングを行うアドレス比較回路のみの場合は、一般に用いられている。しかしこの発明では、上述のように２種のアドレス比較回路を用いるから、これらを冗長セルアレイに対してフレキシブルに対応させるのは、単純ではない。冗長セルアレイと２種のアドレス比較回路の対応関係が何らかの条件で特定されないと、２種のアドレス比較回路による置換が同じ冗長セルアレイにより行われるという事態、具体的には異なるアドレスにより同じ冗長セルが選択されるという事態が生じる可能性があるためである。
【００２２】
図６は、２種のアドレス比較回路により同じ冗長セルアレイの置換が行われることがないようにした一つの実施の形態である。メモリセルアレイ１は、複数のセルアレイブロックＭＲ０〜ＭＲｎに分割され、それぞれに冗長ロウセルアレイ２が設けられる。この実施の形態の場合、各セルアレイブロック毎に冗長ロウセルアレイ２は、Ａ，Ｂの２群に分けられており、それぞれ複数本ずつのスペアワード線ＳＷＬを含む。
【００２３】
レーザによりプログラミングを行うアドレス比較回路１０ａは、各セルアレイブロックのＡ群の冗長セルアレイを選択する冗長ロウデコーダＳＲＤａに対してフレキシブルに対応できるようにしている。同様に、アセンブリ後に電気的にプログラミングを行うアドレス比較回路１０ｂは、各セルアレイブロックのＢ群の冗長セルアレイを選択する冗長ロウデコーダＳＲＤｂに対してフレキシブルに対応できるようにしている。
【００２４】
この実施の形態によると、冗長セルアレイ２は、ダイソート時に使用するＡ群とアセンブリ後に使用するＢ群として異なる番地をもって分けられているので、同一スペアワード線が二つのアドレス比較回路１０ａ，１０ｂにより選択されることはない。なお具体的に、二つのアドレス比較回路１０ａ，１０ｂをそれぞれＡ，Ｂ群の冗長セルアレイのみに対応させるには、不良アドレスをプログラムするソフトウェア上で、或いは回路的に制約を加えればよい。
【００２５】
上述した図６の実施の形態では、Ａ，Ｂ群に属するスペアワード線は一定であり、ダイソート時に使用できるスペアワード線は、これにより制限される。従って、ダイソート時にＡ群のスペアワード線数を超える不良があった場合には、救済不可能となる。従って、実際の適用に際しては、冗長回路にＡ，Ｂ群という区別がなく、ダイソート時には、全てのスペアワード線を使用可能とし、アセンブリ後のプログラミングでは残りのスペアワード線を使用するという使い方ができることが好ましい。
【００２６】
図７は、その様な使用法を可能とする実施の形態を示している。即ち先の図６の実施の形態と異なりこの実施の形態では、二つのアドレス比較回路１０ａ，１０ｂを、各セルアレイブロックの全ての冗長ロウデコーダＳＲＤに対してフレキシブルに対応可能としている。言い換えれば、冗長ロウデコーダＳＲＤは、二つのアドレス比較回路１０ａ，１０ｂとの対応関係が特定されていない。
従って、アドレス比較回路１０ａ，１０ｂは、共に複数のセルアレイブロックで共有されるが、実際の使用に際しては、アドレス比較回路１０ａは、各セルアレイブロックの複数の冗長セルアレイ２に対して特定の番地のものから順に対応付けられる。またアドレス比較回路１０ｂは、各セルアレイブロックの複数の冗長セルアレイ２に対してアドレス比較回路１０ａとは逆の順に対応付けられるようにする。
【００２７】
より具体的な例を説明すれば、ダイソート時のアドレス比較回路１０ａは、各セルアレイブロックの複数の冗長ロウセルアレイを番地の小さい順に使用する。スペアワード線に欠陥がある場合には、その番地を飛ばして次にスペアワード線を用いる。そして、アセンブリ後のアドレス比較回路１０ｂは、逆に各セルアレイブロックの複数の冗長ロウセルアレイを番地の大きい順に使用する。
【００２８】
この様な手法を用いれば、ダイソート時に検出される不良が多い場合には、各セルアレイブロックに付属する冗長ロウセルアレイを全て使うことも可能になる。出荷試験時の救済では、どのスペアワード線が未使用であるかを調べることなく、番地の大きい方から使用する。従って、出荷試験時に、既にダイソート時に使用されたスペアワード線を重ねて使用する可能性はあるが、その確率は小さい。何故なら、欠陥は個々のチップ毎に偏在しており、ダイソート時に全ての冗長セルアレイを使い切ることは殆どなく、また出荷試験での不良ビット数は少ないからである。
なお、小さい確率ながら、上記のような重複使用が発生した場合には、最終的に出荷試験でスクリーニングすればよい。
【００２９】
ところで、スペアワード線に欠陥がある場合には、その欠陥のスペアワード線により不良ワード線を置換しても良品とはならない。従って不良救済効率を高めるためには、スペアワード線の欠陥をテストできるようにすることが好ましい。
図８は、その様なスペアワード線の欠陥をテストすることを可能としたＤＲＡＭのテスト回路の構成である。各種制御信号の組み合わせにより、様々なテストを行うことが可能となっている。内部ロウアドレス信号ｘａ０，／ｘａ０，…，ｘｄ０，／ｘｄ０は、ワード線ＷＬを選択するロウデコーダ５のデコードゲートＧ１に接続され、このデコードゲートＧ１にはワード線活性化信号ＮＴａｃｔが入力される。スペアワード線ＳＷＬを選択するデコードゲートＧ２には、スペアワード線用アドレス信号ｘａＲ，／ｘａＲ，ｘｂＲ，／ｘｂＲと、ゲートＧ３の出力が入力される。
【００３０】
スペアワード線用アドレス信号は、スペアワード線アドレス選択回路２０により、スペアワード線用アドレス切り換え信号ＳＲｔｅｓｔに応じて、通常のロウアドレスｘａ，／ｘａ，ｘｂ，／ｘｂ、或いはロウアドレスがアドレス比較回路に予めプログラムされた不良アドレスに一致した場合にスペアワード線アドレス発生回路２１で発生されるアドレス信号ｘａｐ，／ｘａｐ，ｘｂｐ，／ｘｂｐのどちらかが選択的に供給される。ゲートＧ３には、スペアワード線活性化信号／ＳＲａｃｔと、スペアロウデコーダ制御回路２２の出力信号ＳＷＬｏｆｆが入力される。スペアロウデコーダ制御回路２２は、ロウアドレスと、アドレス比較回路１０ａ或いは１０ｂに予めプログラムされた不良アドレスが一致しているかどうか、及び二種のテスト信号／ＭＲｔｅｓｔ１，／ＭＲｔｅｓｔ２に応じて出力信号ＳＷＬｏｆｆを出す。
【００３１】
図９は、スペアロウデコーダ制御回路２２の具体的な回路構成である。この回路は、テスト信号／ＭＲｔｅｓｔ１，／ＭＲｔｅｓｔ２が共に“Ｈ”の場合、ＮＡＮＤゲート３０の出力が“Ｌ”、従って、ＣＭＯＳトランスファゲート３６がオンとなり、ヒット信号ＲＤｈｉｔ１，ＲＤｈｉｔ１のいずれかが“Ｈ”のときに、出力信号ＳＷＬｏｆｆ＝“Ｌ”を出す。テスト信号／ＭＲｔｅｓｔ１，／ＭＲｔｅｓｔ２のどちらかが“Ｌ”のときは、トランスファゲート３７がオンとなる。
【００３２】
図１０は、各種動作モードに対応した制御信号の組み合わせを示している。ユーザーが普通にメモりアクセスする通常動作の場合は、ＳＲｔｅｓｔを除いて他の制御信号は“Ｌ”である。従ってスペアワード線は、ロウアドレスがアドレス比較回路１０ａ，１０ｂに予めプログラムされた不良アドレスに一致した場合（即ち、ヒット信号ＲＤｈｉｔ１，ＲＤｈｉｔ１のいずれかが“Ｈ”）のみ活性化され、スペアワード線アドレス発生回路２１から出力されたアドレスに応じてスペアワード線ＳＷＬが立ち上がり、不良ワード線は立ち上がらない。
【００３３】
ダイソート時に冗長セルアレイのテストを行う場合は、制御信号ＮＲａｃｔを“Ｌ”にして、ワード線ＷＬが立たないようにし、／ＳＲａｃｔを“Ｌ”、ＳＲｔｅｓｔを“Ｈ”として、ロウデコーダに供給される下位アドレスに応じてスペアワード線ＳＷＬを立てるようにする。この方法により、冗長ロウセルアレイ部分に含まれる不良スペアワード線を知ることができる。そしてこれにより、レーザによりアドレス比較回路１０ａをプログラムする際に、不良スペアワード線を使用しないようにすることができる。
【００３４】
アセンブリ後の試験で不良が出た場合、アドレス比較回路１０ｂを用いて不良救済を行うが、このときスペアワード線の使用状態を調べることなく番地の大きい方から順に使用することは、先に説明した。この場合、アドレス比較回路１０ａ，１０ｂで同じスペアワード線を重複使用する確率は小さいものの、救済前に重複使用となるか否かを簡単にチェックできれば好ましい。更には、未使用のスペアワード線のみテストできれば、不良スペアワード線を避けて不良ワード線救済を行うことができる。
【００３５】
この様なテストを行う場合は、ＮＲａｃｔ，／ＭＳｔｅｓｔ１を“Ｌ”、他の制御信号を“Ｈ”にする。ここで、／ＭＳｔｅｓｔ１は、ロウアドレスと、アドレス比較回路１０ａにプログラムされた不良アドレスが一致した場合はスペアワード線を立てないようにする信号である。ＳＲｔｅｓｔが“Ｈ”であるので、入力アドレスと不良アドレスの一致不一致に拘わらず、デコードゲートＧ２には常にロウアドレスが供給される。またこの場合、／ＳＲａｃｔが“Ｈ”であるから、ＳＷＬｏｆｆが“Ｈ”であれば、スペアワード線ＳＷＬは立たない。複数あるアドレス比較回路１０ａの中で、入力アドレスとプログラムされた不良アドレスとが一致すれば、ヒット信号ＲＤｈｉｔ１は“Ｈ”となり、／ＭＳｔｅｓｔ１が“Ｌ”の場合はスペアロウデコーダ制御回路２２は、出力信号ＳＷｏｆｆ＝“Ｈ”を出すから、スペアワード線ＳＷＬは立たなくなる。アドレス比較回路にプログラムされていなくても、欠陥セルを含むスペアワード線を不良する。従って、アドレス比較回路１０ｂに不良アドレスをプログラムする際には、既に使用されているスペアワード線と、使用されていないが欠陥を含むスペアワード線とを避けることができる。
【００３６】
実際の適用においては、先に述べたように、試験コストとの関係でスペアワード線の使用状態を調べることなく、置換後のテストのみを行う場合もある。図８の回路構成は、スペアワード線の重複使用をチェックする試験を行うことができる。その場合は、通常動作時から／ＭＲｔｅｓｔ１を“Ｌ”にして、アドレス比較回路１０ａでプログラムしたスペアワード線を立てない試験１と、通常動作時から／ＭＲｔｅｓｔ２を“Ｌ”にして、アドレス比較回路１０ｂでプログラムしたスペアワード線を立てない試験２とを別々に行う。これらの試験では、救済前の不良ワード線のアドレスに不良が生じるので、試験１の不良アドレスと試験２の不良アドレスの比較を行い、一致するものがあれば同一スペアワード線を使用しているものと判断することができる。これにより、スペアワード線を重複使用しているものをスクリーニングすることが可能になる。
【００３７】
【発明の効果】
以上述べたようにこの発明によれば、ウェハ状態でプログラミングを行う第１のアドレス比較回路に加えて、アセンブリ後にプログラミング可能な第２のアドレス比較回路を備えることより、アセンブリ後のテストで発生する不良をも救済することができ、メモリの救済効率を高いものとすることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態によるＤＲＡＭの構成を示す図である。
【図２】同実施の形態によるＤＲＡＭのメモリセルアレイの構成を示す図である。
【図３】同実施の形態のＤＲＡＭの製造プロセスを示す図である。
【図４】同実施の形態のアドレス比較回路と冗長セルアレイの対応関係の一例を示す図である。
【図５】同実施の形態のアドレス比較回路と冗長セルアレイの対応関係の他の例を示す図である。
【図６】図５の対応関係を適用した具体的な実施の形態を示す図である。
【図７】図５の対応関係を適用した具体的な他の実施の形態を示す図である。
【図８】冗長セルアレイのテスト回路の構成を示す図である。
【図９】図８のスペアロウデコーダ制御回路の構成を示す図である。
【図１０】各種動作時の制御信号の組み合わせを示す図である。
【符号の説明】
１…メモリセルアレイ、２…冗長ロウセルアレイ、３…冗長カラムセルアレイ、４…カラムデコーダ、５…ロウデコーダ、６…冗長カラムデコーダ、７…冗長ロウデコーダ、８…アドレスバッファ、９…データバッファ、１０ａ，１１ａ…第１のアドレス比較回路、１０ｂ，１１ｂ…第２のアドレス比較回路、１３…テスト回路、１２…プログラム回路、２０…スペアワード線アドレス選択回路、２１…スペアワード線アドレス発生回路、２２…スペアロウデコーダ制御回路。
Claims (15)
- メモリセルアレイと、
このメモリセルアレイの不良メモリセルを救済するための複数の冗長セルアレイと、
アドレスをデコードして前記メモリセルアレイのメモリセルを選択するデコード回路と、
検出された不良アドレスに対して前記複数の冗長セルアレイの一つを選択する置換信号を出力するための、プログラミングが可能な第１のアドレス比較回路と、
検出された不良アドレスに対して前記複数の冗長セルアレイの他の一つを選択する置換信号を出力するための、プログラミングが可能な第２のアドレス比較回路とを備え、
前記メモリセルアレイは、複数のセルアレイブロックに分割され、
前記複数の冗長セルアレイは、各セルアレイプロック内をそれぞれ救済するように各セルアレイブロック毎に配置された複数セットの冗長セルアレイからなり、且つ前記第１のアドレス比較回路は、前記複数のセルアレイブロックで共有されて各セルアレイブロックの複数の冗長セルアレイに対して特定の番地のものから順に対応付けられ、
前記第２のアドレス比較回路は、前記複数のセルアレイブロックで共有されて各セルアレイブロックの複数の冗長セルアレイに対して前記第１のアドレス比較回路とは逆の順に対応付けられることを特徴とする半導体記憶装置。 - 前記第１のアドレス比較回路は、レーザによりプログラミングされるフューズ回路を用いて構成され、
前記第２のアドレス比較回路は、電気的にプログラミングされるフューズ回路を用いて構成されることを特徴とする請求項１記載の半導体記憶装置。 - 前記複数の冗長セルアレイの欠陥を検出するテスト回路を有することを特徴とする請求項１記載の半導体記憶装置。
- 前記テスト回路は、前記第１のアドレス比較回路に対応づけられていない冗長セルアレイを選択してその欠陥を検出する機能を有することを特徴とする請求項３記載の半導体記憶装置。
- メモリセルアレイと、
前記メモリセルアレイの不良メモリセルを救済するための複数の冗長素子と、
入力アドレスをデコードして前記メモリセルアレイのメモリセルを選択するデコード回路と、
検出された不良アドレスに対して前記複数の冗長素子の一つを選択する置換信号を出力するための、レーザによりプログラミングが可能な第１のアドレス比較回路と、
検出された不良アドレスに対して前記複数の冗長素子の他の一つを選択する置換信号を出力するための、電気的にプログラミングが可能な第２のアドレス比較回路とを備え、
前記メモリセルアレイは、複数のセルアレイブロックに分けられており、
冗長素子の複数のセットを含み、各セルアレイブロックに設けられた複数の冗長セルアレイを備え、
前記第１及び第２のアドレス比較回路は、前記複数のセルアレイブロックのそれぞれの前記複数の冗長素子にフレキシブルに対応可能とされ、
前記第１のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対応付けて前記複数のセルアレイブロックで共有されており、
前記第２のアドレス比較回路は、前記第１のアドレス比較回路による置換と重ならないように、各セルアレイブロックの複数の冗長素子に対応付けて前記複数のセルアレイブロックで共有され、
前記第１のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対して特定のアドレスのものから順に対応付けられ、
前記第２のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対して、前記第１のアドレス比較回路とは逆の順から対応付けられることを特徴とする半導体記憶装置。 - 複数のセルアレイブロックに分けられているメモリセルアレイと、
複数の冗長素子からそれぞれ構成される第１及び第２の群と、
を備え、
前記複数のセルアレイブロックのうち対応するセルアレイブロックにある不良メモリセルを救済するために、前記第１及び第２の群は、それぞれセルアレイブロック毎に設けられており、
入力アドレスをデコードして前記メモリセルアレイのメモリセルを選択するデコード回路と、
検出された不良アドレスに対して前記複数の冗長素子の一つを選択する置換信号を出力するための、プログラミングが可能な第１のアドレス比較回路と、
検出された不良アドレスに対して前記複数の冗長素子の他の一つを選択する置換信号を出力するための、電気的にプログラミングが可能な第２のアドレス比較回路と、
を備え、
前記第１のアドレス比較回路は、各セルアレイブロックの前記第１の群とフレキシブルに対応できるように、前記複数のセルアレイブロックで共有されており、
前記第２のアドレス比較回路は、各セルアレイブロックの前記第２の群とフレキシブルに対応できるように、前記複数のセルアレイブロックで共有され、
前記メモリセルアレイは、複数のセルアレイブロックに分けられており、
冗長素子の複数のセットを含み、各セルアレイブロックに設けられた複数の冗長セルアレイを備え、
前記第１及び第２のアドレス比較回路は、前記複数のセルアレイブロックのそれぞれの前記複数の冗長素子にフレキシブルに対応可能とされ、
前記第１のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対応付けて前記複数のセルアレイブロックで共有されており、
前記第２のアドレス比較回路は、前記第１のアドレス比較回路による置換と重ならないように、各セルアレイブロックの複数の冗長素子に対応付けて前記複数のセルアレイブロックで共有され、
前記第１のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対して特定のアドレスのものから順に対応付けられ、
前記第２のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対して、前記第１のアドレス比較回路とは逆の順から対応付けられることを特徴とする半導体記憶装置。 - メモリセルアレイと、
前記メモリセルアレイの不良メモリセルを救済するための複数の冗長素子と、
入力アドレスをデコードして前記メモリセルアレイのメモリセルを選択するデコード回路と、
検出された第１の不良アドレスを記憶するために、プログラミングのレーザによりプログラムが可能なフューズの第１のセットを有する第１のアドレス比較回路と、
検出された第２の不良アドレスを記憶するために、電気的にプログラミングが可能なフューズの第２のセットを有する第２のアドレス比較回路と、
を備え、
前記第１のアドレス比較回路は、前記第１の不良アドレスに対して前記複数の冗長素子の一つを選択する置換信号を出力し、
前記第２のアドレス比較回路は、前記第２の不良アドレスに対して前記複数の冗長素子の他の一つを選択する置換信号を出力し、
前記メモリセルアレイは、複数のセルアレイブロックに分けられており、
冗長素子の複数のセットを含み、各セルアレイブロックに設けられた複数の冗長セルアレイを備え、
前記第１及び第２のアドレス比較回路は、前記複数のセルアレイブロックのそれぞれの前記複数の冗長素子にフレキシブルに対応可能とされ、
前記第１のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対応付けて 前記複数のセルアレイブロックで共有されており、
前記第２のアドレス比較回路は、前記第１のアドレス比較回路による置換と重ならないように、各セルアレイブロックの複数の冗長素子に対応付けて前記複数のセルアレイブロックで共有され、
前記第１のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対して特定のアドレスのものから順に対応付けられ、
前記第２のアドレス比較回路は、各セルアレイブロックの複数の冗長素子に対して、前記第１のアドレス比較回路とは逆の順から対応付けられることを特徴とする半導体記憶装置。 - 前記特定のアドレスは、論理アドレスであることを特徴とする請求項５〜７のうちいずれか１項記載の半導体記憶装置。
- 前記特定のアドレスは、物理アドレスであることを特徴とする請求項５〜７のうちいずれか１項記載の半導体記憶装置。
- 前記第１の群と前記第２の群と比はソフトウェアにより割り当てられることを特徴とする請求項６記載の半導体記憶装置。
- 前記第１のアドレス比較回路は、レーザによりプログラミングされるフューズ回路を用いて構成され、
前記第２のアドレス比較回路は、電気的にプログラミングされるフューズ回路を用いて構成されることを特徴とする請求項６記載の半導体記憶装置。 - 前記複数の冗長素子の欠陥を検出するテスト回路を備えることを特徴とする請求項５〜７のうちいずれか１項記載の半導体記憶装置。
- 前記テスト回路は、前記第１のアドレス比較回路に対応づけられていない冗長素子を選択してその欠陥を検出する機能を有することを特徴とする請求項１２記載の半導体記憶装置。
- 前記テスト回路は、前記第１及び第２のアドレス比較回路の両方に対応づけられている冗長素子を検出する機能を有することを特徴とする請求項１２記載の半導体記憶装置。
- 前記第１のアドレス比較回路は、ウェハ状態でプログラミングが可能であり、
前記第２のアドレス比較回路は、アセンブリ後にプログラミングが可能である
ことを特徴とする請求項１、５、６、７のうちいずれか１項記載の半導体記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21029599A JP3844917B2 (ja) | 1999-07-26 | 1999-07-26 | 半導体記憶装置 |
| US09/625,640 US6269030B1 (en) | 1999-07-26 | 2000-07-25 | Semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21029599A JP3844917B2 (ja) | 1999-07-26 | 1999-07-26 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001035186A JP2001035186A (ja) | 2001-02-09 |
| JP3844917B2 true JP3844917B2 (ja) | 2006-11-15 |
Family
ID=16587042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21029599A Expired - Fee Related JP3844917B2 (ja) | 1999-07-26 | 1999-07-26 | 半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6269030B1 (ja) |
| JP (1) | JP3844917B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19963689A1 (de) * | 1999-12-29 | 2001-07-12 | Infineon Technologies Ag | Schaltungsanordnung eines integrierten Halbleiterspeichers zum Speichern von Adressen fehlerhafter Speicherzellen |
| US6421284B1 (en) * | 2000-05-26 | 2002-07-16 | Hitachi, Limited | Semiconductor device |
| JP2003100094A (ja) | 2001-09-27 | 2003-04-04 | Mitsubishi Electric Corp | 半導体記憶装置 |
| KR100429237B1 (ko) * | 2002-02-21 | 2004-04-29 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치의 리페어 방법 및 회로 |
| JP2004220722A (ja) * | 2003-01-16 | 2004-08-05 | Renesas Technology Corp | 半導体記憶装置 |
| US6771549B1 (en) * | 2003-02-26 | 2004-08-03 | Broadcom Corporation | Row-column repair technique for semiconductor memory arrays |
| JP4424952B2 (ja) * | 2003-09-16 | 2010-03-03 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
| JP2005092969A (ja) * | 2003-09-16 | 2005-04-07 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
| JP2006286141A (ja) * | 2005-04-04 | 2006-10-19 | Toshiba Corp | 半導体記憶装置 |
| JP5642567B2 (ja) * | 2011-01-18 | 2014-12-17 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置及びその製造方法 |
| JP5647026B2 (ja) * | 2011-02-02 | 2014-12-24 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置及びその製造方法 |
| KR102479496B1 (ko) * | 2016-09-19 | 2022-12-20 | 에스케이하이닉스 주식회사 | 반도체 장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3131234B2 (ja) * | 1991-01-14 | 2001-01-31 | 株式会社日立製作所 | 半導体装置 |
| KR0140178B1 (ko) | 1994-12-29 | 1998-07-15 | 김광호 | 반도체 메모리장치의 결함 셀 구제회로 및 방법 |
| US5631868A (en) * | 1995-11-28 | 1997-05-20 | International Business Machines Corporation | Method and apparatus for testing redundant word and bit lines in a memory array |
| US5706292A (en) * | 1996-04-25 | 1998-01-06 | Micron Technology, Inc. | Layout for a semiconductor memory device having redundant elements |
| US6115300A (en) * | 1998-11-03 | 2000-09-05 | Silicon Access Technology, Inc. | Column redundancy based on column slices |
-
1999
- 1999-07-26 JP JP21029599A patent/JP3844917B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-25 US US09/625,640 patent/US6269030B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6269030B1 (en) | 2001-07-31 |
| JP2001035186A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5914907A (en) | Semiconductor memory device capable of increasing chip yields while maintaining rapid operation | |
| US5295101A (en) | Array block level redundancy with steering logic | |
| US7085971B2 (en) | ECC based system and method for repairing failed memory elements | |
| KR102117633B1 (ko) | 셀프 리페어 장치 | |
| US20080266990A1 (en) | Flexible redundancy replacement scheme for semiconductor device | |
| US6587386B2 (en) | Semiconductor memory having multiple redundant columns with offset segmentation boundaries | |
| JP5033887B2 (ja) | 半導体メモリデバイス内のメモリアレイ間で冗長回路を共有するための方法及び装置 | |
| US20070168783A1 (en) | ROM redundancy in ROM embedded DRAM | |
| KR100270005B1 (ko) | 데이터 프로세싱 시스템 및 그 동작 방법, 메모리 시스템 | |
| JP2001243795A (ja) | 半導体記憶装置 | |
| JP3844917B2 (ja) | 半導体記憶装置 | |
| KR100746389B1 (ko) | 결함 메모리 셀의 어드레스를 저장하기 위한 메모리유닛을 갖춘 집적 반도체 메모리 | |
| US6552937B2 (en) | Memory device having programmable column segmentation to increase flexibility in bit repair | |
| US5561636A (en) | Random access memory with a simple test arrangement | |
| KR100343916B1 (ko) | 반도체 메모리의 리던던시 회로 | |
| US7593274B2 (en) | Semiconductor integrated circuit and relief method and test method of the same | |
| US20040208065A1 (en) | Row redundancy memory repair scheme with shift ot eliminate timing penalty | |
| US6091650A (en) | Redundancy for low remanence memory cells | |
| US6621751B1 (en) | Method and apparatus for programming row redundancy fuses so decoding matches internal pattern of a memory array | |
| US7386769B2 (en) | On chip diagnosis block with mixed redundancy | |
| KR20170030766A (ko) | 퓨즈 테스트 모드 검출 장치 | |
| JPH09231789A (ja) | 半導体記憶装置 | |
| US20030028834A1 (en) | Method for sharing redundant rows between banks for improved repair efficiency | |
| US6754113B2 (en) | Topography correction for testing of redundant array elements | |
| EP1408512B1 (en) | Method for storing errors of a memory device in a diagnose array having a minimum storing size |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060529 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060815 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060817 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |