JP3840256B2 - ネットリスト変換方法、ネットリスト変換装置、静止状態貫通電流検出方法、及び静止状態貫通電流検出装置 - Google Patents

Description

本発明は、アナログＣＭＯＳ回路における静止状態の貫通電流検出方法とその装置及び、それにかかるネットリスト変換方法とその装置に関するものである。

近年、携帯端末などの発達に伴う限られた電力での長時間駆動の必要性、及び地球環境保護の観点より、省エネルギーを実現するための電力削減が不可欠であり、低消費電力のシステムが必要とされている。そのため、システム内の不要な回路をこまめにパワーダウンすることが重要であり、静止状態での消費電力の削減は非常に重要な役割を占めている。特に、アナログＣＭＯＳ回路においては電力規模が大きいばかりか、静止状態での予期せぬ貫通電流が問題となる。

ＬＳＩにおける貫通電流の主な発生原因は、論理ゲート回路入力端子やトランジスタのゲート電極の開放状態、あるいはハイインピーダンス状態となっている接点に入力端子やトランジスタのゲート端子が接続されることなどにより、論理ゲート回路入力端子やトランジスタのゲート端子、あるいは入力端子やトランジスタのゲート端子と、電源電圧−グランド電圧の中間電位とが、浮遊容量・寄生抵抗等によって電気的に結合され、トランジスタに貫通電流が流れることが挙げられる。

そして、このような貫通電流を検出する方法としては、例えば、ＣＭＯＳ論理ゲートシミュレーションを実施して、ある論理ゲートＡに注目し、その論理ゲートＡの出力が不定状態であったとき、その論理ゲートＡが接続されている後段の論理ゲートＢがその不定状態を伝播するか否かを判定することで、その論理ゲートＢにおいて貫通電流が発生する可能性があるか否かを判定する手法が提案されている（例えば、特開平７−２８８７９号公報（第５頁、第１−３図）、特開２００２−１６３３２２号公報、特開２００３−１８６９３５号公報参照）。

しかしながら、上述したような貫通電流検出方法の多くは、ＣＭＯＳ論理ゲートのみで構成される回路を対象とするものであって、アナログＣＭＯＳ回路を対象とするものではなかった。そして、アナログＣＭＯＳ回路における貫通電流の検出は、ＣＭＯＳ論理ゲート回路における貫通電流の検出ほど容易ではないため、上述したような貫通電流検出方法を利用できるものではなく、その手法はいまだ確立されていない。

現在、静止状態のアナログＣＭＯＳ回路に対する貫通電流の一般的な検出方法としては、直流解析シミュレーションを実施する手法がとられている。直流解析シミュレーションとは、容量成分を開放し、またインダクタ成分を短絡した静止状態での直流動作点を解析する手法である。具体的に述べると、1)まず対象となる回路に対して静止時の特性を与え、2)直流解析シミュレーションを行った後、3)対象回路内のＭＯＳトランジスタの電流をモニタするものである。

ここで、図３７（ａ）に示す回路３７０１を例に挙げて説明する。
上記回路３７０１の構成は、オペアンプＯｐＡｍｐであるＯＰ１と、ＮｃｈＭＯＳトランジスタであるＭＮ１と、ＰｃｈＭＯＳトランジスタであるＭＰ１と、抵抗Ｒ１と、電源ＡＶＤＤとからなっている。

より詳細に述べると、ＯＰ１の出力Ａがネットａを介してＭＮ１のゲート電極に接続され、ＭＮ１のソース電極がネットｂを介してＲ１の一方の端子、及びＯＰ１の負極側の入力Ｎに接続され、ＭＮ１のドレイン電極がネットｃを介してＭＰ１のドレイン電極、及びＭＰ１のゲート電極に接続され、該ＭＰ１のソース電極が電源ＡＶＤＤに接続されている。そしてＲ１のもう一方の端子は基準電位ＧＮＤに接続され、ＯＰ１の正極側の入力Ｐに参照電圧ＶＲＥＦが接続され、ＯＰ１の制御端子Ｅには、ＯＰ１の制御信号ＥＮＡＢＬＥ１が接続されている。また、Ｉ１は、電源ＡＶＤＤからＭＰ１のソース端子、ＭＰ１のドレイン端子、ネットｃ、ＭＮ１のドレイン端子、ＭＮ１のソース端子、ネットｂ、Ｒ１を介して基準電位に流れる電流である。なお、ＥＮＡＢＬＥ１が“Ｈ”の場合、ＯＰ１は通常のアンプ動作をし、また、ＥＮＡＢＬＥ１が“Ｌ”の場合、ＯＰ１はパワーダウンして、該ＯＰ１の出力ＡがＨｉ−Ｚになるとする。

以下、上述した構成の回路３７０１の動作を説明すると、ＥＮＡＢＬＥ１が“Ｈ”で、ＶＲＥＦに適当な電圧が与えられている場合、ＯＰ１は通常のアンプ動作し、ネットｂの電圧がＶＲＥＦに、またネットａは、ＭＮ１の直流動作点としてＩ１＝ＶＲＥＦ／Ｒ１となる電流が流れるような電圧となる。つまり、本回路は電圧→電流変換を行うバイアス回路として動作する。一方、ＥＮＡＢＬＥ１が“Ｌ”となった場合、ＯＰ１はパワーダウンし、ＯＰ１の出力ＡがＨｉ−Ｚになる。このとき、ＭＮ１のゲート端子であるａ点の電圧は不定となり、Ｉ１に貫通電流が流れる可能性が大きい。

しかしながら、上記回路３７０１に対して一般的な貫通電流検出方法である直流解析シミュレーションを実施する際に、静止時の特性としてＥＮＡＢＬＥ１を“Ｌ”として、直流解析シミュレーションを実施しても、多くの場合、ＯＰ１の出力ＡがＨｉ−Ｚになるとａ点は擬似的に基準電位に固定されてしまうため、Ｉ１はほとんど電流が流れない状態となり、このような直流解析シミュレーションを実施しても、貫通電流が流れる可能性がある箇所を検出することは非常に困難である。

さらに別の例として、図３７（ｂ）に示す回路３７０２を、例に挙げて説明する。
上記回路３７０２の構成は、ＴｒｉＳｔａｔｅＢｕｆｆｅｒであるＴＢＵＦ１と、ＮｃｈＭＯＳトランジスタであるＭＮ２と、ＰｃｈＭＯＳトランジスタであるＭＰ２と、電源ＶＤＤとからなり、ＭＮ２及びＭＰ２により、インバータが形成されている。

より詳細に述べると、ＴＢＵＦ１の出力ＯＵＴがネットｄを介してＭＮ２のゲート電極、及びＭＰ２のゲート電極に接続され、ＭＮ２のソース電極が基準電位ＧＮＤに接続され、ＭＮ２のドレイン電極とＭＰ２のドレイン電極とが接続されて出力信号ＤＯＵＴとなり、ＭＰ２のソース電極が電源ＶＤＤに接続され、ＴＢＵＦ１の入力端子ＩＮに入力信号ＤＩＮが接続され、ＴＢＵＦ１の制御端子Ｅには、ＴＢＵＦ１の制御信号ＥＮＡＢＬＥ２が接続されている。また、Ｉ２は電源ＶＤＤから、ＭＰ２のソース端子、ＭＰ２のドレイン端子、ネットＤＯＵＴ、ＭＮ２のドレイン端子、ＭＮ２のソース端子を介して基準電位に流れる電流、つまり、ＭＮ２およびＭＰ２が形成するインバータの貫通電流であるとする。なお、ＥＮＡＢＬＥ２が“Ｈ”の場合、ＴＢＵＦ１は通常のバッファ動作を行うため、ＴＢＵＦ１の出力ＯＵＴはＴＢＵＦ１の入力であるＤＩＮとなり、また、ＥＮＡＢＬＥ２が“Ｌ”の場合、ＴＢＵＦ１の出力ＯＵＴがＨｉ−Ｚになるとする。

以下、上述した構成の回路３７０２の動作を説明すると、ＥＮＡＢＬＥ２が“Ｈ”で、ＤＩＮに適当な信号が与えられている場合、ＴＢＵＦ１の出力ＯＵＴは、ＴＢＵＦ１の入力信号ＤＩＮとなり、ＭＮ２及びＭＰ２によって構成されているインバータの入力はＤＩＮとなり、この結果インバータの出力となるＤＯＵＴはＤＩＮの反転出力となる。一般的にインバータは遷移期間のみに電流が流れるため、静止状態ではＩ２にはほとんど電流が流れない。一方、ＥＮＡＢＬＥ２が“Ｌ”となった場合、ＴＢＵＦ１の出力ＯＵＴがＨｉ−Ｚになる。このとき、ＭＮ２及びＭＰ２のゲート端子であるｄ点の電圧は不定となり、Ｉ２に貫通電流が流れる可能性が大きい。

しかしながら、上記回路３７０２に対して一般的な貫通電流検出方法である直流解析シミュレーションを実施する際に、ＥＮＡＢＬＥ２を“Ｌ”として直流解析シミュレーションを実施しても、多くの場合、ＴＢＵＦ１の出力ＯＵＴがＨｉ−Ｚになるとｄ点は擬似的に基準電位に固定されてしまうため、Ｉ２はほとんど電流が流れない状態となり、貫通電流が流れる可能性がある箇所を検出することは非常に困難である。

以上のように、従来の直流解析シミュレーションでは、対象回路内のある回路の出力端子からの出力がＨｉ−Ｚであり、且つこの出力端子がＭＯＳトランジスタのゲート電極に接続されていて、静止状態に貫通電流が流れる可能性がある場合でも、開放状態となっているトラジスタのゲート電極、論理ゲート回路の入力端子などの電位を擬似的に基準電位ＧＮＤに接続してシミュレーションしてしまうため、貫通電流を検出できない可能性が非常に高い。

ここで、対象回路のネットリストから、開放状態となっている、ＭＯＳトランジスタのゲート端子や論理ゲート回路の入力端子の検索を行い、貫通電流が発生する疑いのあるＭＯＳトランジスタを検出することを考える。その手法としては、１）まず、対象回路のネットリスト内、つまり回路内に含まれるトランジスタ

を検出し、２）該検出されたトランジスタのゲート端子のネット名を抽出し、３）該抽出されたネット名が上記検出されたトランジスタのゲート端子以外に接続されていない場合に、トランジスタのゲート電極が開放状態となっていて貫通電流が発生する疑いのあるトランジスタであると判断する。しかし上述したような手法では、対象回路が、例えば、図３８に示すようなスイッチ回路と、インバータ回路からなる回路である場合には、該スイッチ回路の入出力端子がインバータ回路の入力に接続されることとなり、インバータ回路内のＭＯＳトランジスタのゲート端子からみたときには、ＭＯＳトランジスタのゲート端子が開放状態となっているかどうかがわからないため、インバータ回路内の貫通電流が発生する疑いのあるトランジスタを確実に検出することは困難である。

本発明は、上記課題に鑑みてなされたものであり、従来の直流解析シミュレーションでは検出することが困難であった貫通電流を確実に検出することのできる静止状態貫通電流検出方法とその装置、及び該貫通電流の検出対象回路内の貫通電流が発生する疑いのあるトランジスタを確実に検出できるように、該検出対象回路のネットリストを変換するネットリスト変換方法とその装置を提供することを目的とする。
特開平７−２８８７９号公報（第５頁、第１−３図） 特開２００２−１６３３２２号公報 特開２００３−１８６９３５号公報

本発明のネットリスト変換方法は、静止状態時の貫通電流の検出対象となるネットリストを指定するネットリスト指定ステップと、上記検出対象ネットリストから、ＭＯＳトランジスタのゲート端子に接続されているネットを抽出し、該抽出したネットを、閾値の異なる上記ＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持するネット抽出ステップと、上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記抽出されたＭＯＳトランジスタのゲート端子に接続されているネットと該ＭＯＳトランジスタの閾値毎に決められた電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記抽出されたＭＯＳトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入する抵抗挿入ステップと、を含むものである。

これにより、静止状態時の貫通電流検出対象回路が、アナログＣＭＯＳ回路であっても、ＣＭＯＳ論理回路であっても、静止状態で貫通電流が流れる可能性のある箇所を確実に検出することが可能となる。また、該貫通電流が流れる可能性のあるＭＯＳトランジスタのゲート端子を、電源−基準電圧間の電圧に固定することができる。

さらに、本発明のネットリスト変換方法は、上記ネット抽出ステップが、上記検出対象ネットリスト内のＭＯＳトランジスタを検出するＭＯＳトランジスタ検出ステップと、上記検出したＭＯＳトランジスタのゲート端子に接続されているネットを検出し、該検出されたネットを上記抽出ネットデータベースに保持するネット検出ステップと、上記検出対象ネットリスト内の抵抗素子を検出し、該検出された抵抗素子の抵抗素子名を抵抗素子名データベースに保持する抵抗素子検出ステップと、を含むものである。

これにより、貫通電流検出対象回路内の、静止状態で貫通電流が流れる可能性のあるネットを確実に検出することが可能となる。

さらに、本発明のネットリスト変換方法は、上記ＭＯＳトランジスタ検出ステップが、上記検出対象ネットリスト内に含まれる各行の先頭文字が“Ｍ”であるか否かを検出し、該行の先頭文字が“Ｍ”であれば、該行はＭＯＳトランジスタに関し記載するものであると判定するものである。

これにより、貫通電流検出対象回路内の、ＭＯＳトランジスタを確実に検出することができる。

さらに、本発明のネットリスト変換方法は、上記ネット検出ステップが、上記ＭＯＳトランジスタ検出ステップにより上記ＭＯＳトランジスタに関する記載であると判定された行から、該ＭＯＳトランジスタのゲート端子に接続されているネットを検出し、上記行の第６文字列のＭＯＳトランジスタのモデル名より、上記ＭＯＳトランジスタの閾値を判定し、上記ＭＯＳトランジスタの閾値毎に設けた抽出ネットデータベースの、対応する閾値のデータベースに、上記ＭＯＳトランジスタのゲート端子に接続されているネットを保持するものである。

これにより、貫通電流検出対象回路内の、ＭＯＳトランジスタのゲート端子に接続されているネットを確実に検出することができる。

さらに、本発明のネットリスト変換方法は、上記抵抗素子検出ステップが、上記検出対象ネットリスト内に含まれる各行の先頭文字が“Ｒ”であるか否かを検出し、該行の先頭文字が“Ｒ”であれば、該行は抵抗素子に関し記載するものであると判定し、上記抵抗素子に関し記載するものであると判定された行の第１文字列を、上記抵抗素子の抵抗素子名として抽出し、該抽出した上記抵抗素子の抵抗素子名を、上記抵抗素子名データベースに保持するものである。

これにより、貫通電流検出対象回路内に含まれる抵抗素子を確実に検出することができる。

さらに、本発明のネットリスト変換方法は、上記抵抗挿入ステップが、上記抵抗素子名データベースを検索して、唯一の抵抗素子名であるものとなる新たな抵抗素子名を作成し、上記作成された新たな抵抗素子名の抵抗素子を、上記閾値の異なるＭＯＳトランジスタ毎に設けた各抽出ネットデータベースに保持されているネットと該ＭＯＳトランジスタの閾値毎に決められた電源との間、及び該保持されているネットと基準電位との間を結ぶように、ネットリストに追加し、該追加した上記抵抗素子の上記抵抗素子名を、上記抵抗素子名データベースに追加するものである。

これにより、貫通電流検出対象回路内の、貫通電流が流れる可能性のある箇所に抵抗素子を挿入することができる。

さらに、本発明のネットリスト変換方法は、上記ネット抽出ステップにより抽出され、上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持されたネットのうち、該各抽出ネットデータベース内で重複しているネットを削除する重複ネット削除ステップを含み、上記抵抗挿入ステップは、上記重複ネット削除ステップにより重複しているネットが削除された上記抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記ＭＯＳトランジスタのゲート端子に接続されているネットと該ＭＯＳトランジスタの閾値毎に決められた電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記抵抗素子を挿入するものである。

これにより、貫通電流検出対象回路内に挿入する抵抗素子の数を必要最低限の数とすることができる。

さらに、本発明のネットリスト変換方法は、上記重複ネット削除ステップが、上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースを読み込み、該読み込んだ抽出ネットデータベース内に格納されているネットを辞書順に並び替え、該並び替えた抽出ネットデータベース内を先頭より検索し、検索対象のネットと等しいネットを削除するものである。

これにより、貫通電流検出対象回路において、ネットリストに抵抗素子を挿入する箇所の重複を防ぐことができる。

さらに、本発明のネットリスト変換方法は、上記閾値の異なるＭＯＳトランジスタ毎に設けた上記抽出ネットデータベースを読み込み、該抽出ネットデータベース毎に、上記抽出ネットデータベース内に含まれるネット数をカウントするネット数カウントステップを含むものである。

これにより、貫通電流検出対象回路のネットリストから抽出されたネットの数をカウントすることができ、該ネットリスト変換処理によって抵抗素子が挿入されるネットの数を得ることができる。

また、本発明のネットリスト変換方法は、静止状態時の貫通電流の検出対象となるネットリストを指定するネットリスト指定ステップと、上記検出対象ネットリスト内のＭＯＳトランジスタを、該ＭＯＳトランジスタの閾値及び種類に応じたサブサーキットに置き換えるサブサーキット置換えステップと、上記検出対象ネットリストに、上記置き換えたサブサーキットのサブサーキット情報を追加するサブサーキット追加ステップと、を含み、上記サブサーキット情報は、上記サブサーキットに置き換えられたＭＯＳトランジスタの閾値及び種類に応じたＭＯＳトランジスタと、該ＭＯＳトランジスタのゲート端子と該ＭＯＳトランジスタの閾値に応じた電源との間、及び該ＭＯＳトランジスタのゲート端子と基準電圧との間にそれぞれ挿入される、該ＭＯＳトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子と、を含むものである。

これにより、静止状態時の貫通電流検出対象回路が、アナログＣＭＯＳ回路であっても、ＣＭＯＳ論理回路であっても、静止状態で貫通電流が流れる可能性のある箇所を確実に検出することが可能となる。また、該貫通電流が流れる可能性のあるＭＯＳトランジスタのゲート端子を、電源−基準電圧間の電圧に固定することができる。また、貫通電流検出対象回路内の、貫通電流が発生する可能性のある箇所に抵抗素子を挿入することができる。さらに、上記ネットリスト変換方法で変換された変換後のネットリストは、変換前のネットリストが維持されたまま、該ネットリスト内に抵抗素子が追加されていくので、ネットリスト変換後のネットリストから、上記検出対象回路の構成がわかりやすいという効果もある。

さらに、本発明のネットリスト変換方法は、上記サブサーキット置換えステップにより、上記ＭＯＳトランジスタの閾値及び種類に応じたサブサーキットに置き換えられたＭＯＳトランジスタの数をカウントする置換えトランジスタ数カウントステップを含むものである。

これにより、貫通電流検出対象回路のネットリスト内の、置き換えられたＭＯＳトランジスタをカウントすることができ、ネットリスト変換処理によって抵抗素子が挿入されたネットの数を得ることができる。

さらに、本発明のネットリスト変換方法は、上記サブサーキット置換えステップが、上記検出対象ネットリスト内のＭＯＳトランジスタを検出し、該検出したＭＯＳトランジスタに関して記載されている行の第６文字列のＭＯＳトランジスタのモデル名より、該ＭＯＳトランジスタの閾値及び種類を判定し、上記検出したＭＯＳトランジスタの記載を、該ＭＯＳトランジスタの閾値及び種類に応じたサブサーキットに置換え、該置き換えたサブサーキットの行の第１文字列の先頭に“Ｘ”を追加すると共に、該行に、上記サブサーキットに置き換える前の上記ＭＯＳトランジスタの記載の第２、第３、第４、第５文字列の、“ドレイン端子”、“ゲート端子”、“ソース端子”、“バルク端子”からなる接続情報、及び“Ｗ：チャネル幅”、“Ｌ：チャネル長”、“Ｍ：マルチプライヤ”からなるパラメータ情報を記載するものである。

これにより、貫通電流検出対象回路内の、貫通電流が発生する可能性のあるＭＯＳトランジスタを、サブサーキットに置き換えることが可能となる。

また、本発明のネットリスト変換方法は、静止状態時の貫通電流の検出対象となるネットリストを指定するネットリスト指定ステップと、上記検出対象ネットリストから、ＭＯＳトランジスタのゲート端子に接続されているネットを抽出し、該抽出したネットを、閾値の異なる上記ＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持する第１ネット抽出ステップと、上記検出対象ネットリストから、サブサーキットの入力端子に接続されているネットを抽出し、該抽出したネットを、上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持する第２ネット抽出ステップと、上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記第１ネット抽出ステップ及び第２ネット抽出ステップにおいて抽出されたネットと電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記ＭＯＳトランジスタ、あるいは上記サブサーキット以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入する抵抗挿入ステップと、を含むものである。

これにより、静止状態時の貫通電流検出対象回路が、アナログＣＭＯＳ回路であっても、ＣＭＯＳ論理回路であっても、静止状態で貫通電流が流れる可能性のある箇所を確実に検出することが可能となる。また、該貫通電流が流れる可能性のあるＭＯＳトランジスタのゲート端子を、電源−基準電圧間の電圧に固定することができる。さらに、ネットリストに、サブサーキットが含まれていても、該サブサーキット内の貫通電流が検出される可能性のある箇所を確実に検出することが可能となる。

さらに、本発明のネットリスト変換方法は、上記第２ネット抽出ステップが、上記検出対象ネットリスト内に含まれる各行の先頭文字が“Ｘ”であるか否かを検出し、該行の先頭文字が“Ｘ”であれば、該行はサブサーキットに関し記載するものであると判定するものである。

これにより、貫通電流検出対象回路内の、サブサーキットを確実に検出することができる。

さらに、本発明のネットリスト変換方法は、上記第１ネット抽出ステップ、及び第２ネット抽出ステップにより抽出され、上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持されたネットのうち、該各抽出ネットデータベース内で重複しているネットを削除する重複ネット削除ステップを含み、上記抵抗挿入ステップは、上記重複ネット削除ステップにより重複しているネットが削除された抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記第１ネット抽出ステップ及び第２ネット抽出ステップにおいて抽出されたネットと電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記抵抗素子を挿入するものである。

これにより、貫通電流検出対象回路のネットリストにおいて、抵抗素子を挿入する箇所の重複を防ぐことができ、上記貫通電流検出対象回路に挿入する抵抗素子をさらに削減することができる。

さらに、本発明のネットリスト変換方法は、上記閾値の異なるＭＯＳトランジスタ毎に設けた上記抽出ネットデータベースを読み込み、該各抽出ネットデータベース毎に、上記抽出ネットデータベース内に含まれるネットの数をカウントするネット数カウントステップを含むものである。

これにより、貫通電流検出対象回路のネットリストから抽出されたネットの数をカウントして、抵抗素子が挿入されるネットの数を得ることができる。

さらに、本発明のネットリスト変換方法は、上記第２ネット抽出ステップにより抽出されたサブサーキットと、特定のサブサーキットが登録されているサブサーキットデータベースとを比較する比較ステップを含み、上記抵抗挿入ステップは、上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記第１ネット抽出ステップにおいて抽出されたネットと電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記ＭＯＳトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入すると共に、上記検出対象ネットリスト内の、上記第２ネット抽出ステップにより抽出されたサブサーキットのうち、上記比較ステップにおいて上記サブサーキットデータベースに登録されていると判定されたサブサーキットに含まれるネット以外のネットと電源との間、及び該ネットと基準電圧との間のそれぞれに、上記サブサーキット以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入するものである。

これにより、貫通電流が流れる可能性のあるＭＯＳトランジスタのゲート端子を、電源−基準電圧間の電圧に固定することができる。さらに、予め貫通電流が発生しないことがわかっている信頼性の高いサブサーキット内には、抵抗を挿入する必要がなくなり、上記検出対象回路内に挿入する抵抗素子の数を大幅に削減することができる。

また、本発明のネットリスト変換装置は、静止状態時の貫通電流の検出対象となるネットリストを指定するネットリスト指定部と、上記検出対象ネットリストから、ＭＯＳトランジスタのゲート端子に接続されているネットを抽出し、該抽出したネットを、閾値の異なる上記ＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持するネット抽出部と、上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記抽出されたＭＯＳトランジスタのゲート端子に接続されているネットと該ＭＯＳトランジスタの閾値毎に決められた電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記抽出されたＭＯＳトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入する抵抗挿入部と、を備えるものである。

これにより、静止状態時の貫通電流検出対象回路が、アナログＣＭＯＳ回路であっても、ＣＭＯＳ論理回路であっても、静止状態で貫通電流が流れる可能性のある箇所を確実に検出することが可能となる。また、該貫通電流が流れる可能性のあるＭＯＳトランジスタのゲート端子を、電源−基準電圧間の電圧に固定することができる。

さらに、本発明のネットリスト変換装置は、上記ネット抽出部により抽出され、上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持されたネットのうち、該各抽出ネットデータベース内で重複しているネットを削除する重複ネット削除部を備え、上記抵抗挿入部は、上記重複ネット削除部により重複しているネットが削除された抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記ＭＯＳトランジスタのゲート端子に接続されているネットと該ＭＯＳトランジスタの閾値毎に決められた電源との間、及び上記ネットと基準電位との間のそれぞれに、上記抵抗素子を挿入するものである。

これにより、貫通電流検出対象回路内に挿入する抵抗素子の数を必要最低限の数とすることができる。

さらに、本発明のネットリスト変換装置は、上記閾値の異なるＭＯＳトランジスタ毎に設けた上記抽出ネットデータベースを読み込み、該抽出ネットデータベース毎に、上記抽出ネットデータベース内に含まれるネットの数をカウントするネット数カウント部を備えるものである。

これにより、貫通電流検出対象回路のネットリストから抽出されるネットの数をカウントすることができ、ネットリスト変換処理によって抵抗素子が挿入されるネットの数を得ることができる。

また、本発明のネットリスト変換装置は、静止状態時の貫通電流の検出対象となるネットリストを指定するネットリスト指定部と、上記検出対象ネットリスト内のＭＯＳトランジスタを、該ＭＯＳトランジスタの閾値及び種類に応じたサブサーキットに置き換えるサブサーキット置換え部と、上記検出対象ネットリストに、上記置き換えたサブサーキットのサブサーキット情報を追加するサブサーキット追加部と、を備え、上記サブサーキット情報は、上記サブサーキットに置き換えられたＭＯＳトランジスタの閾値及び種類に応じたＭＯＳトランジスタと、該ＭＯＳトランジスタのゲート端子と該ＭＯＳトランジスタの閾値に応じた電源との間、及び該ＭＯＳトランジスタのゲート端子と基準電圧との間のそれぞれに挿入される、該ＭＯＳトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子と、を含むものである。

これにより、静止状態時の貫通電流検出対象回路が、アナログＣＭＯＳ回路であっても、ＣＭＯＳ論理回路であっても、静止状態で貫通電流が流れる可能性のある箇所を確実に検出することが可能となる。また、該貫通電流が流れる可能性のあるＭＯＳトランジスタのゲート端子を、電源−基準電圧間の電圧に固定することができる。さらに、上記ネットリスト変換装置で変換された変換後のネットリストは、変換前のネットリストを維持したまま、該ネットリスト内に抵抗素子が追加されていくので、変換後のネットリストから、該検出対象回路の構成がわかりやすいという効果もある。

さらに、本発明のネットリスト変換装置は、上記サブサーキット置換え部により、上記ＭＯＳトランジスタの閾値及び種類に応じたサブサーキットに置き換えられたＭＯＳトランジスタの数をカウントする置換えトランジスタ数カウント部を備えるものである。

これにより、貫通電流検出対象回路のネットリスト内の、置き換えられたＭＯＳトランジスタをカウントすることができ、該ネットリスト変換処理によって抵抗素子が挿入されるネットの数を得ることができる。

また、本発明のネットリスト変換装置は、静止状態時の貫通電流の検出対象となるネットリストを指定するネットリスト指定部と、上記検出対象ネットリストから、ＭＯＳトランジスタのゲート端子に接続されているネットを抽出し、該抽出したネットを、閾値の異なる上記ＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持する第１ネット抽出部と、上記検出対象ネットリストから、サブサーキットの入力端子に接続されているネットを抽出し、該抽出したネットを、上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持する第２ネット抽出部と、上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記第１ネット抽出部及び第２ネット抽出部において抽出されたネットと電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記ＭＯＳトランジスタ、あるいは上記サブサーキット以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入する抵抗挿入部と、を備えるものである。

これにより、静止状態時の貫通電流検出対象回路が、アナログＣＭＯＳ回路であっても、ＣＭＯＳ論理回路であっても、静止状態で貫通電流が流れる可能性のある箇所を確実に検出することが可能となる。また、該貫通電流が流れる可能性のあるＭＯＳトランジスタのゲート端子を、電源−基準電圧間の電圧に固定することができる。さらに、ネットリストに、サブサーキットが含まれていても、該サブサーキット内の貫通電流が検出される可能性のある箇所を確実に検出することが可能となる。

さらに、本発明のネットリスト変換装置は、上記第１ネット抽出部、及び第２ネット抽出部により抽出され、上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持されたネットのうち、該各抽出ネットデータベース内で重複しているネットを削除する重複ネット削除部を備え、上記抵抗挿入部は、上記重複ネット削除部により重複しているネットが削除された抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記第１ネット抽出部及び第２ネット抽出部において抽出されたネットと電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記抵抗素子を挿入するものである。

これにより、貫通電流検出対象回路のネットリストにおいて、抵抗素子を挿入する箇所の重複を防ぐことができ、上記貫通電流検出対象回路に挿入する抵抗素子をさらに削減することができる。

さらに、本発明のネットリスト変換装置は、上記閾値の異なるＭＯＳトランジスタ毎に設けた上記抽出ネットデータベースを読み込み、該抽出ネットデータベース毎に、上記抽出ネットデータベース内に含まれるネットの数をカウントするネット数カウント部を備えるものである。

これにより、貫通電流検出対象回路のネットリストから抽出されたネットの数をカウントすることができ、該ネットリスト変換処理によって抵抗素子が挿入されるネットの数を得ることができる。

また、本発明の静止状態貫通電流検出方法は、静止状態時の貫通電流の検出対象となるネットリストを、請求項１、請求項１０、または請求項１３のいずれかに記載のネットリスト変換方法で、ネットリスト変換するネットリスト変換ステップと、上記ネットリスト変換ステップにより得られる変換後ネットリストに対して直流解析を施し、直流解析結果を得る直流解析ステップと、上記直流解析ステップにより得られた直流解析結果を元に、上記検出対象ネットリスト内の、貫通電流が発生する可能性のあるＭＯＳトランジスタを検索するトランジスタ検索ステップと、を含むものである。

これにより、静止状態時の貫通電流検出対象回路が、アナログＣＭＯＳ回路であっても、ＣＭＯＳ論理回路であっても、静止状態貫通電流検出する際に、通常の直流解析では検出が困難であった貫通電流が発生する可能性のある箇所を容易に検出することができる。

さらに、本発明の静止状態貫通電流検出方法は、上記トランジスタ検索ステップが、上記直流解析結果を元に、該検出対象ネットリスト内のＭＯＳトランジスタに流れる電流｜Ｉｄｓ｜が、予め設定した電流閾値Ｉｔｈを超えるか否かを判定し、上記電流｜Ｉｄｓ｜が上記電流閾値Ｉｔｈを超えるＭＯＳトランジスタを電流貫通ＭＯＳトランジスタとして、電流貫通ＭＯＳトランジスタデータベースに保持するものである。

これにより、静止状態時の貫通電流検出対象回路内の、貫通電流が発生するＭＯＳトランジスタを検出することが可能となる。

また、本発明の静止状態貫通電流検出方法は、静止状態時の貫通電流の検出対象となるネットリストを、請求項９、請求項１１、または請求項１６のいずれかに記載のネットリスト変換方法で、ネットリスト変換するネットリスト変換ステップと、上記ネットリスト変換ステップにより得られる変換後ネットリストに対して直流解析を施し、直流解析結果を得る直流解析ステップと、上記直流解析ステップにより得られた直流解析結果を元に、上記検出対象ネットリスト内の、貫通電流が発生する可能性のあるＭＯＳトランジスタを検索するトランジスタ検索ステップと、上記検出対象ネットリストの全貫通電流を算出する全貫通電流算出ステップと、を含むものである。

これにより、静止状態時の貫通電流検出対象回路が、アナログＣＭＯＳ回路であっても、ＣＭＯＳ論理回路であっても、静止状態貫通電流検出する際に、通常の直流解析では検出が困難であった貫通電流が発生する可能性のある箇所を容易に検出することができ、且つ該貫通電流検出対象回路に発生する貫通電流を算出することが可能となる。

さらに、本発明の静止状態貫通電流検出方法は、上記全貫通電流算出ステップが、上記直流解析結果、及び抽出ネットデータベース内に含まれるネットの数、もしくはサブサーキットに置き換えられたＭＯＳトランジスタの数を元に、上記ＭＯＳトランジスタの閾値毎に決められた電源、及び基準電位間に流れる電流から、（抽出ネット数＊（（電源電圧−基準電位）／（挿入抵抗値＊２））、もしくは、（置き換えトランジスタ数＊（（電源電圧−基準電位）／（挿入抵抗値＊２））を減算するものである。

これにより、静止状態時の貫通電流検出対象回路に発生する貫通電流を、抽出ネットデータベース内に含まれるネットの数、あるいはサブサーキットに置き換えられたＭＯＳトランジスタの数を元に算出することが可能となる。

また、本発明の静止状態貫通電流検出方法は、静止状態時の貫通電流の検出対象となるネットリストを、請求項１、請求項１０、または請求項１３のいずれかに記載のネットリスト変換方法で、ネットリスト変換するネットリスト変換ステップと、上記ネットリスト変換ステップにより得られる変換後ネットリストに対して直流解析を施し、得られた直流解析結果を元に、該検出対象ネットリスト内のＭＯＳトランジスタの貫通電流｜Ｉｄｓ｜に関するヒストグラムを作成するヒストグラム作成ステップと、を含むものである。

これにより、静止状態時の貫通電流検出対象回路内の、貫通電流が発生する可能性のある箇所を視覚的に検出することができる。

また、本発明の静止状態貫通電流検出装置は、静止状態時の貫通電流の検出対象となるネットリストを、請求項１８項、請求項２１、または請求項２３のいずれかに記載のネットリスト変換装置によりネットリスト変換するネットリスト変換部と、上記ネットリスト変換部で得られる変換後ネットリストに対して直流解析を施し、直流解析結果を得る直流解析部と、上記直流解析部で得られた直流解析結果を元に、上記検出対象ネットリスト内の、貫通電流が発生する可能性のあるＭＯＳトランジスタを検索するトランジスタ検索部と、を備えるものである。

これにより、静止状態時の貫通電流検出対象回路が、アナログＣＭＯＳ回路であっても、ＣＭＯＳ論理回路であっても、静止状態貫通電流検出する際に、通常の直流解析では検出が困難であった貫通電流が発生する可能性のある箇所を容易に検出することができる。

また、本発明の静止状態貫通電流検出装置は、静止状態時の貫通電流の検出対象となるネットリストを、請求項２０、請求項２２、または請求項２５のいずれかに記載のネットリスト変換装置によりネットリスト変換するネットリスト変換部と、上記ネットリスト変換部で得られる変換後ネットリストに対して直流解析を施し、直流解析結果を得る直流解析部と、上記直流解析部で得られた直流解析結果を元に、上記検出対象ネットリスト内の、貫通電流が発生する可能性のあるＭＯＳトランジスタを検索するトランジスタ検索部と、上記検出対象ネットリストの全貫通電流を算出する全貫通電流算出部と、を備えるものである。

これにより、静止状態時の貫通電流検出対象回路が、アナログＣＭＯＳ回路であっても、ＣＭＯＳ論理回路であっても、静止状態貫通電流検出する際に、通常の直流解析では検出が困難であった貫通電流が発生する可能性のある箇所を容易に検出することができ、さらに、該貫通電流検出対象回路に発生する貫通電流を算出することが可能となる。

また、本発明の静止状態貫通電流検出装置は、静止状態時の貫通電流の検出対象となるネットリストを、請求項１８、請求項２１、または請求項２３のいずれかに記載のネットリスト変換装置によりネットリスト変換するネットリスト変換部と、上記ネットリスト変換部で得られる変換後ネットリストに対して直流解析を施し、得られた直流解析結果を元に、該検出対象ネットリスト内のＭＯＳトランジスタの貫通電流｜Ｉｄｓ｜に関するヒストグラムを作成するヒストグラム作成部と、を備えるものである。

これにより、静止状態時の貫通電流検出対象回路内の、貫通電流が発生する可能性のある箇所を視覚的に検出することができる。

また、本発明のプログラムは、コンピュータに、静止状態時の貫通電流の検出対象となるネットリストに対してネットリスト変換処理を実行させるためのネットリスト変換プログラムであって、上記ネットリスト変換プログラムは、上記検出対象ネットリストを指定するネットリスト指定ステップと、上記検出対象ネットリストから、ＭＯＳトランジスタのゲート端子に接続されているネットを抽出し、該抽出したネットを、閾値の異なる上記ＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持するネット抽出ステップと、上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記抽出されたＭＯＳトランジスタのゲート端子に接続されているネットと該ＭＯＳトランジスタの閾値毎に決められた電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記抽出されたＭＯＳトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入する抵抗挿入ステップと、を含むものである。

これにより、静止状態時の貫通電流検出対象回路が、アナログＣＭＯＳ回路であっても、ＣＭＯＳ論理回路であっても、コンピュータにより、静止状態で貫通電流が流れる可能性のある箇所を確実に検出して、該貫通電流が流れる可能性のあるＭＯＳトランジスタのゲート端子を、電源−基準電圧間の電圧に固定することができる。

また、本発明のプログラムは、コンピュータに、静止状態時の貫通電流の検出対象となるネットリストに対してネットリスト変換処理を実行させるためのネットリスト変換プログラムであって、上記ネットリスト変換プログラムは、上記検出対象ネットリストを指定するネットリスト指定ステップと、上記検出対象ネットリスト内のＭＯＳトランジスタを、該ＭＯＳトランジスタの閾値及び種類に応じたサブサーキットに置き換えるサブサーキット置換えステップと、上記検出対象ネットリストに、上記置き換えたサブサーキットのサブサーキット情報を追加するサブサーキット追加ステップと、を含むものであり、上記サブサーキット情報は、上記サブサーキットに置き換えられたＭＯＳトランジスタの閾値及び種類に応じたＭＯＳトランジスタと、該ＭＯＳトランジスタのゲート端子と該ＭＯＳトランジスタの閾値に応じた電源との間、及び該ＭＯＳトランジスタのゲート端子と基準電圧との間のそれぞれに挿入される、該ＭＯＳトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子と、を含むものである。

これにより、静止状態時の貫通電流検出対象回路が、アナログＣＭＯＳ回路であっても、ＣＭＯＳ論理回路であっても、コンピュータにより、静止状態で貫通電流が流れる可能性のある箇所を確実に検出して、該貫通電流が流れる可能性のあるＭＯＳトランジスタのゲート端子を、電源−基準電圧間の電圧に固定することができる。さらに、上記プログラムにより変換された変換後のネットリストは、変換前のネットリストが維持されたまま、該ネットリスト内に抵抗素子が追加されていくので、変換後のネットリストから、上記検出対象回路の回路構成がわかりやすいという効果もある。

また、本発明のプログラムは、コンピュータに、静止状態時の貫通電流の検出対象となるネットリストに対してネットリスト変換処理を実行させるためのネットリスト変換プログラムであって、上記ネットリスト変換プログラムは、上記検出対象ネットリストを指定するネットリスト指定ステップと、上記検出対象ネットリストから、ＭＯＳトランジスタのゲート端子に接続されているネットを抽出し、該抽出したネットを、閾値の異なる上記ＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持する第１ネット抽出ステップと、上記検出対象ネットリストから、サブサーキットの入力端子に接続されているネットを抽出し、該抽出したネットを、上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持する第２ネット抽出ステップと、上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記第１ネット抽出ステップ及び第２ネット抽出ステップにおいて抽出されたネットと電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記ＭＯＳトランジスタ、あるいは上記サブサーキット以外の回路の動作に支障をきたさない高い抵抗値をもつ抵抗素子を挿入する抵抗挿入ステップと、を含むものである。

これにより、静止状態時の貫通電流検出対象回路が、アナログＣＭＯＳ回路であっても、ＣＭＯＳ論理回路であっても、コンピュータにより、静止状態で貫通電流が流れる可能性のある箇所を確実に検出して、該貫通電流が流れる可能性のあるＭＯＳトランジスタのゲート端子を、電源−基準電圧間の電圧に固定することができる。さらに、上記対象回路のネットリストに、サブサーキットが含まれていても、コンピュータにより、該サブサーキット内の貫通電流が検出される可能性のある箇所を確実に検出することが可能となる。

また、本発明のプログラムは、コンピュータに、静止状態時の貫通電流の検出対象となるネットリストに対して静止状態貫通電流検出処理を実行させるための静止状態貫通電流検出プログラムであって、上記静止状態貫通電流検出プログラムは、上記検出対象ネットリストを、請求項１、請求項１０、または請求項１３のいずれかに記載のネットリスト変換方法で、ネットリスト変換するネットリスト変換ステップと、上記ネットリスト変換ステップにより得られる変換後ネットリストに対して直流解析を施し、直流解析結果を得る直流解析ステップと、上記直流解析ステップにより得られた直流解析結果を元に、上記検出対象ネットリスト内の、貫通電流が発生する可能性のあるＭＯＳトランジスタを検索するトランジスタ検索ステップと、を含むものである。

これにより、静止状態時の貫通電流検出対象回路が、アナログＣＭＯＳ回路であっても、ＣＭＯＳ論理回路であっても、静止状態貫通電流検出する際に、通常の直流解析では検出が困難であった貫通電流が発生する可能性のある箇所を、コンピュータにより容易に検出することができる。

また、本発明のプログラムは、コンピュータに、静止状態時の貫通電流の検出対象となるネットリストに対して静止状態貫通電流検出処理を実行させるための静止状態貫通電流検出プログラムであって、上記静止状態貫通電流検出プログラムは、上記検出対象ネットリストを、請求項９、請求項１１、または請求項１６のいずれかに記載のネットリスト変換方法で、ネットリスト変換するネットリスト変換ステップと、上記ネットリスト変換ステップにより得られる変換後ネットリストに対して直流解析を施し、直流解析結果を得る直流解析ステップと、上記直流解析ステップにより得られた直流解析結果を元に、上記検出対象ネットリスト内の、貫通電流が発生する可能性のあるＭＯＳトランジスタを検索するトランジスタ検索ステップと、上記検出対象ネットリストの全貫通電流を算出する全貫通電流算出ステップと、を含むものである。

これにより、静止状態時の貫通電流検出対象回路が、アナログＣＭＯＳ回路であっても、ＣＭＯＳ論理回路であっても、静止状態貫通電流検出する際に、通常の直流解析では検出が困難であった貫通電流が発生する可能性のある箇所を、コンピュータにより容易に検出すると共に、該貫通電流検出対象回路に発生する貫通電流を、コンピュータにより算出することが可能となる。

また、本発明のプログラムは、コンピュータに、静止状態時の貫通電流の検出対象となるネットリストに対して静止状態貫通電流検出処理を実行させるための静止状態貫通電流検出プログラムであって、上記静止状態貫通電流検出プログラムは、上記検出対象ネットリストを、請求項１、請求項１０、または請求項１３のいずれかに記載のネットリスト変換方法で、ネットリスト変換するネットリスト変換ステップと、上記ネットリスト変換ステップにより得られる変換後ネットリストに対して直流解析を施し、得られた直流解析結果を元に、該検出対象ネットリスト内のＭＯＳトランジスタの貫通電流｜Ｉｄｓ｜に関するヒストグラムを作成するヒストグラム作成ステップと、を含むものである。

これにより、コンピュータで、静止状態時の貫通電流検出対象回路内に発生する貫通電流に関するヒストグラムを作成することができ、該貫通電流検出対象回路内の、貫通電流が発生する可能性のある箇所を視覚的に検出することができる。

本発明においては、対象回路のネットリストを変換し、該変換後のネットリストに対して直流解析シミュレーションを実施することにより、該対象回路の静止状態貫通電流を検出する。従って、以下に示す実施の形態では、まずネットリスト変換装置について図面を参照しながら説明した後、該各ネットリスト変換装置を用いた静止状態貫通電流検出装置について説明する。なお、以下の説明に記載されているネットリストはＳＰＩＣＥ形式のネットリストであるとして説明を行う。

（実施の形態１）
以下、図１〜図６を用いて、本発明の実施の形態１におけるネットリスト変換装置について説明する。
まず、図１を用いて、本実施の形態１に係るネットリスト変換装置１０の構成について説明する。図１は、本実施の形態１におけるネットリスト変換装置の構成を示す図である。
図１において、ネットリスト変換装置１０は、ネットリスト指定部１１と、ネット抽出部１２と、抵抗挿入部１３と、メモリ１７とからなるものである。

より詳細に述べると、上記ネットリスト指定部１１は、ネットリストデータベース１４に予め保持されているネットリストから、静止状態時の貫通電流検出対象となる変換対象回路のネットリスト(以下、「対象ネットリスト」と称す)を指定するものであり、上記ネット抽出部１２は、上記ネットリスト指定部１１により指定された対象ネットリストをネットリストデータベース１４より読出し、該読出した対象ネットリストから、ＭＯＳトラジスタのゲート端子に接続されているネットと、該ネットリスト内にある抵抗の抵抗素子名とを抽出するものである。そして、上記抵抗挿入部１３は、上記ネット抽出部１２により上記対象ネットリスト内から抽出されたＭＯＳトランジスタのゲート端子に接続されているネットと、該ＭＯＳトランジスタの閾値毎に決められた電源との間、及び上記ネット抽出部１２により抽出されたＭＯＳトランジスタのゲート端子に接続されているネットと、基準電位との間に、抵抗素子を挿入するものである。そして、上記メモリ１７は、上記ネットリストデータベース１４と、上記ネット抽出部１２により抽出されたＭＯＳトランジスタのゲート端子に接続されているネットを該抽出されたＭＯＳトランジスタの閾値毎に保持する抽出ネットデータベース１５と、上記ネット抽出部１２により抽出された抵抗素子名を保持する抵抗素子名データベース１６とを含むものである。

次に、図２〜図６を用いて、上述した構成を有する本実施の形態１のネットリスト変換装置１０の動作について説明する。なおここでは、上述した図３７（ａ），（ｂ）の両回路の静止状態貫通電流を検出するために、これらの回路のネットリストを変換する場合を例に挙げて説明する。

図２は、本実施の形態１にかかるネットリスト変換装置によるネットリスト変換処理の一連の流れを示す図であり、図３は、図２に示すネットリスト変換処理内の、ネット抽出処理の詳細な流れを示す図であり、図４は、図２に示すネットリスト変換処理の、抵抗挿入処理の詳細な流れを示す図である。そして、図５（ａ）は、本実施の形態１にかかるネットリスト変換装置によって、ネットリスト変換される対象回路（ここでは、図３７（ａ），（ｂ）に示す回路）のネットリストを示す図であり、図５（ｂ）は、本実施の形態１にかかるネットリスト変換装置の抽出ネット部で抽出される、抽出ネットデータベースと抵抗素子名データベースを示す図であり、図５（ｃ）は、本実施の形態１にかかるネットリスト変換装置において、図５（ａ）に示すネットリストをネットリスト変換処理した変換後ネットリストと、変換処理後における抵抗素子名データベースを示す図であり、図６は、図５（ｃ）に示す変換後ネットリストの回路図である。

まず、ユーザが、ネットリスト指定部１１により、静止状態時の貫通電流を検出する対象となる対象ネットリストを指定すると（図２のステップＳ１１０）、次に、ネット抽出部１２において、図５（ａ）に示す対象ネットリスト内の、ＭＯＳトランジスタのゲート端子に接続されたネットを抽出するネット抽出処理が行われる（図２のステップＳ１２０）。

以下、図３を用いて、上記ネット抽出処理について詳細に述べる。
まず、ネットリスト指定部１１で指定された、図５（ａ）の対象ネットリストを、先頭行より１行ずつ順次読み込みを行う（図３のステップＳ１２１）。なお、ネットリスト内において、１素子の記述が複数行にわたって記述される場合があるが、この場合、次行の先頭文字が“＋”で始まっているか否かを判定し、次行の先頭文字が“＋”で始まっている場合、読み込んだ行と次行を順次結合することで同機能を得ることができる。

次に、上記ステップＳ１２１において読み込んだ行が、ＭＯＳトランジスタに関する記述か否かを判定する（図３のステップＳ１２２）。ここでは、読み込んだ行の先頭文字が“Ｍ”で始まっているか否かを判定することで、読み込んだ行がＭＯＳトランジスタであるか否かを判定する。すなわち、読み込んだ行の先頭文字が“Ｍ”で始まっていれば、ＭＯＳトランジスタに関する記述であると判定して、次のステップＳ１２３を実施し、そうでないと判定された場合、ステップＳ１２４を実施する。

そして上記ステップＳ１２２において、読み込んだ行がＭＯＳトランジスタであると判定された場合、該読み込んだ行の第６文字列、つまりＭＯＳトランジスタのモデル名より、ＭＯＳトランジスタの閾値を判定する。ここで、ＭＯＳトランジスタの閾値を判定する理由は、近年のＭＯＳトランジスタが、１つのプロセス上に数種類もの耐圧を持つ、つまり１つのプロセス上に数種類の閾値を持つＭＯＳトランジスタを形成しているため、該ネットリスト内のＭＯＳトランジスタ毎に、該ＭＯＳトランジスタの閾値に応じた電源電圧を供給する必要があるからである。

そして、このようにして、読み込んだ行のＭＯＳトランジスタの閾値を判定した後、今度はその同じ行の第３文字列、つまりＭＯＳトランジスタのゲート電極に接続されているネットを検出し、この検出したネットを、抽出ネットデータベース１５の、上記ＭＯＳトランジスタの閾値毎に設けられている抽出ネットデータベース１５１〜１５２（図５（ｂ）参照）のうち、対応する抽出ネットデータベースに追加する（図３のステップＳ１２３）。

そしてこの後、上記読み込んだ行が、抵抗素子に関する記述か否かを判定する（図３のステップＳ１２４）。ここでは、読み込んだ行の先頭文字が“Ｒ”で始まっているか否かを判定することで、読み込んだ行が抵抗素子であるか否かを判定する。すなわち、読み込んだ行の先頭文字が“Ｒ”で始まっていれば、抵抗素子に関する記述であると判定して、次のステップＳ１２５を実施し、そうでないと判定された場合、ステップＳ１２６を実施する。

上記ステップＳ１２４において、読み込んだ行が抵抗素子であると判定された場合、該抵抗素子名を抵抗素子名データベース１６に追加する（図３のステップＳ１２５）。

この後、上記読み込んだ行が最終行か否かを判定し（図３のステップＳ１２６）、最終行であれば処理を終了し、そうでなければ上記ステップＳ１２１に戻って、上述した処理を繰り返す。

このような処理を行うことにより、図５（ａ）に示す対象ネットリストから、図５（ｂ）に示すような抽出ネットデータベース１５、及び抵抗素子名データベース１６が得られる。なお、ここでは、対象ネットリスト内のＭＯＳトランジスタには、閾値がＡＶＤＤとＶＤＤの２種類あるため、抽出ネットデータベース１５には、閾値ＡＶＤＤの抽出ネットデータベース１５１と、閾値ＶＤＤの抽出ネットデータベース１５２とが存在する。

上述したように、上記ネット抽出処理のステップＳ１２６において、読み込んだ行が最終行であると判定された場合、上記ネット抽出処理において抽出したネットと電源間、及び該抽出したネットと基準電位間とを結ぶ抵抗素子を、上記ネットリストに挿入する抵抗挿入処理に移行する（図２のステップＳ１３０）。

以下、図４を用いて、上記抵抗挿入処理について詳細に述べる。
上記ネット抽出部１２により、ＭＯＳトランジスタの閾値毎に抽出された抽出ネットデータベース１５に保存されている全てのネットと、ＭＯＳトランジスタの閾値毎に決められた電源間、及び上記抽出ネットデータベース１５に保存されている全てのネットと、基準電位間に、抵抗を挿入する（図４のステップＳ１３１）。このとき、上記対象ネットリストに挿入する抵抗の素子名は、抵抗素子名データベース１６内を検索し、唯一の抵抗素子名となるようにする。例えば、抵抗素子名データベース１６内の抵抗素子を辞書順に並べたとき最も大きい（辞書の最終ページに近い）抵抗素子名の末尾に数字の“０００”を追加し、上記ステップＳ１３１において抵抗素子を追加する度に、上記抵抗素子名に対して該抵抗素子名の末尾に追加した数字を “１”づつインクリメントすることで、唯一の抵抗素子名を得るようにする。そして、上記ステップＳ１３１において挿入した抵抗素子の抵抗素子名を抵抗素子名データベース１６に追加する。これを繰り返すことにより、ネットリストを変換する。なお、ネットリストに挿入する抵抗は他の回路の動作に支障をきたさない程度の高抵抗（数ＧＯｈｍ〜数百ＴＯｈｍ程度）を挿入する。

このような処理を行うことにより、図５（ａ）の対象ネットリストから、図５（ｃ）に示す変換後のネットリスト１８と、ネットリストに追加された抵抗が追加された抵抗素子名データベース１６’が得られる。

次に、図５に示すネットリストの例を用いて、本実施の形態１にかかるネットリスト変換装置１０の動作について更に詳しく説明する。
まず、ユーザは、ネットリスト指定部１１により、図５（ａ）に示す対象ネットリストを指定する。次に、ネット抽出部１２において、上記対象ネットリストから、変換対象であるネットを抽出する。この際、上記ネット抽出部１２は、図５（ａ）に示す対象ネットリストの先頭行より１行ずつ順次読み込みを行う。そして、読み込んだ行の先頭文字が“Ｍ”で始まっているか否かを判定し（図５（ａ）の下線部）、読み込んだ行がＭＯＳトランジスタに関する記述か否かを判定する。図５（ａ）においては、１、２、６、７、１１、１２、１７、１８行目がＭＯＳトランジスタに関する記述であると判定される。

そして、読み込んだ行の第６文字列（図５（ａ）の太字下線部）、つまりＭＯＳトランジスタのモデル名より、ＭＯＳトランジスタの閾値を判定する。図５（ａ）においては、ｐｃｈｈｖｔ、ｎｃｈｈｖｔであれば、閾値の高い（ＨＶＴ）ＭＯＳトランジスタ、ｐｃｈｌｖｔ、ｎｃｈｌｖｔであれば、閾値の低い（ＬＶＴ）ＭＯＳトランジスタであると判定する。

同時に、その読み込んだ行の第３文字列（図５（ａ）の１、２、６、７、１１、１２、１７、１８行目太字下線斜字体部）、つまりＭＯＳトランジスタのゲート電極に接続されているネットを検出し、そのネットを、ＭＯＳトランジスタの閾値毎に設けた抽出ネットデータベース１５に追加する。図５（ａ）の対象ネットリストのＨＶＴＭＯＳトランジスタの抽出ネットデータベースは、図５（ｂ）中の抽出ネットデータベース：ＡＶＤＤ１５１がそれに相当するものであり、また、図５（ａ）の対象ネットリストのＬＶＴＭＯＳトランジスタの抽出ネットデータベースは、図５（ｂ）中の抽出ネットデータベース：ＶＤＤ１５２がそれに相当する。なお、図５（ｂ）中に記載されているセミコロンの後の文字列は、ネットリスト内の階層構造を示している。

次に、上記ネット抽出部１２によって読み込んだ行の先頭文字が“Ｒ”で始まっているか否かを判定し（図５（ａ）の３行目下線部）、読み込んだ行が抵抗素子に関する記述か否かを判定する。図５（ａ）のネットリストにおいては、３行目が抵抗素子に関する記述であると判定される。

そして、読み込んだ行の第１文字列（図５（ａ）の３行目太字下線斜字体部）、つまり抵抗素子の抵抗素子名を抵抗素子名データベース１６に追加する。図５（ａ）においては、図５（ｂ）中の抵抗素子名データベース１６がそれに相当する。

図５（ａ）の対象ネットリストを最終行まで読み込んだら、抵抗挿入部１３により、上記ネット抽出部１２で抽出したネットと電源間、及びネット抽出部１２で抽出したネットと基準電位間を結ぶ抵抗素子を、該対象ネットリストに挿入する。図５（ｂ）に示されている、抽出ネットデータベース：ＡＶＤＤ１５１の例では、データベースに登録されているネットと電源ＡＶＤＤ間、及びデータベースに登録されているネットと基準電位間、また、抽出ネットデータベース：ＶＤＤ１５２の例では、データベースに登録されているネットと電源ＶＤＤ間、及びデータベースに登録されているネットと基準電位間に、それぞれ抵抗素子を挿入することになる。すなわち、図５（ｃ）に示される変換後ネットリスト１８の１４〜１７、２４〜２７、３０〜３７行目が、該対象ネットリストに挿入された抵抗素子に相当する。このとき、挿入する抵抗の素子名は、抵抗素子名データベース１６内を検索し、唯一の抵抗素子名とする。また、前述のようにして対象ネットリストに挿入した抵抗素子の抵抗素子名は、順次、抵抗素子名データベース１６に追加していく（図５（ｃ）の抵抗素子名データベース１６’）。これを繰り返すことにより、対象回路のネットリストを変換していく。

このようなネットリスト変換処理により得られる変換後ネットリストの回路図は、図６の回路３７１１，３７１２に示すものとなる。なお、図６では、図を簡略化するため、ＯＰ１、及びＴＢＵＦ１内に挿入される抵抗は図示していないが、実際にはＯＰ１、及びＴＢＵＦ１それぞれに４つづつ抵抗が挿入されることとなる。

以上のように、本実施の形態１によれば、変換対象である回路のＭＯＳトランジスタのゲート端子に抵抗を挿入するように、該対象回路のネットリストを変換するようにしたので、該対象回路がアナログＣＭＯＳ回路であっても、ＣＭＯＳ論理回路であっても、ＭＯＳトランジスタのゲート端子が不定状態の場合には、上記挿入した抵抗素子が、ＭＯＳトランジスタのゲート端子と電源間、及びＭＯＳトランジスタのゲート端子と基準電位間で、プルアップ抵抗・プルダウン抵抗として働くこととなり、この結果、静止状態で貫通電流が流れる可能性があるＭＯＳトランジスタのゲート端子を電源−基準電圧間の電圧に固定することができる。そしてこのことは、後述する静止状態貫通電流検出装置において、従来の直流解析シミュレーションでは検出することが困難であった貫通電流を確実に検出することを可能とする。

また、本実施の形態１によれば、上記対象ネットリストからＭＯＳトランジスタを検出し、該ＭＯＳトランジスタのゲート端子に接続されているネットを抽出して、該ネットに抵抗を挿入するようにしたので、対象回路内の貫通電流が発生する疑いのあるトランジスタを確実に検出することができ、この結果、後述する静止状態貫通電流検出装置において、従来の直流解析シミュレーションでは検出することが困難であった貫通電流を確実に検出することができる。

（実施の形態２）
以下、図７〜図１１を用いて、本実施の形態２にかかるネットリスト変換装置について説明する。
上記実施の形態１においては、ネット抽出部で、対象回路のネットリストから貫通電流が発生する可能性のあるＭＯＳトランジスタのゲート端子を全て抽出し、抵抗挿入部にて、該抽出したネットと電源間、及び抽出したネットと基準電位間を結ぶように抵抗を挿入するようにしたが、本実施の形態２においては、さらに重複ネット削除部を設け、上記ネット抽出部において抽出されたネットのうち、重複するものは削除するようにするものである。

まず、図７を用いて、本実施の形態２に係るネットリスト変換装置２０の構成について説明する。図７は、本実施の形態２におけるネットリスト変換装置の構成を示す図である。
図７において、ネットリスト変換装置２０は、ネットリスト指定部１１と、ネット抽出部１２と、抵抗挿入部１３と、重複ネット削除部２１と、ネットリストデータベース１４、抽出ネットデータベース２５、及び抵抗素子名データベース２６を含むメモリ２７と、からなるものである。より詳細に述べると、上記重複ネット削除部２１は、上記ネット抽出部１２において抽出されたネットのうち、重複しているネットを削除し、新たな抽出ネットデータベース２５を出力するものである。なお、そのほかの構成は、上記実施の形態１と同様であるため、ここでは説明を省略する。

次に、図８〜図１１を用いて、上述した構成を有する本実施の形態２のネットリスト変換装置２０の動作について説明する。なおここでは、上述した図３７（ａ），（ｂ）の両回路のネットリスト（図５（ａ）に示す対象ネットリスト）を変換する場合を例に挙げて説明する。

図８は、本実施の形態２にかかるネットリスト変換装置によるネットリスト変換処理の一連の流れを示す図であり、図９は、図８に示すネットリスト変換処理の、重複ネット削除処理の詳細な流れを示す図である。そして、図１０（ａ）は、本実施の形態２にかかるネットリスト変換装置の抽出ネット部で抽出される、抽出ネットデータベースと抵抗素子名データベースを示す図であり、図１０（ｂ）は、本実施の形態２にかかるネットリスト変換装置において、図５（ａ）に示すネットリストをネットリスト変換処理した変換後ネットリストと、ネットリスト変換処理後の抵抗素子名データベースの内容を示す図であり、図１１は、図１０（ｃ）に示す変換後ネットリストの回路図である。

まず、ユーザが、ネットリスト指定部１１により、静止状態時の貫通電流を検出する対象となる対象ネットリストを指定すると（図８のステップＳ１１０）、次に、ネット抽出部１２において、図５（ａ）に示す対象ネットリスト内の、ＭＯＳトランジスタのゲート端子に接続されたネットを抽出するネット抽出処理が行われる（図８のステップＳ１２０）。この処理の詳細については、上記実施の形態１において図３を用いて述べたものと同様であるため、ここでは説明を省略する。
そして、この後、重複ネット削除部２１で、抽出ネットデータベース２５の重複ネットを削除する（図８のステップＳ２１０）。

以下、図９を用いて、上記重複ネット削除処理について詳細に述べる。
まず、ＭＯＳトランジスタの閾値毎に設けられた抽出ネットデータベース２５から、上記抽出ネット部１２により抽出されたネットを順次読み込む（図９のステップＳ２１１）。次に、上記抽出ネットデータベース２５から読み出したネットを辞書順に並び替え、該辞書順に並び替えられた上記抽出ネットデータベース中の先頭行より検索を行っていき、検索対象の行が示すネットがその前後の行が示すネットと重複すれば、これを削除する（図９のステップＳ２１２）。以上のような抽出ネットデータベースの検索が終了したら、抽出ネットデータベース２５の重複部を削除した新たな抽出ネットデータベース２５’を出力するものである。

そして、上記重複ネット削除部２１から、重複ネットが削除された新たな抽出ネットデータベース２５’が出力された後、該重複ネットが削除された抽出ネットと電源間、及び該重複ネットが削除された抽出ネットと基準電位間とを結ぶ抵抗素子を、上記対象ネットリストに挿入する抵抗挿入処理を行う（図８のステップＳ１３０）。この処理の詳細については、上記実施の形態１において図４を用いて述べたものと同様であるため、ここでは説明を省略する。

このような処理を行うことにより、図５（ａ）の対象ネットリストから、図１０（ｃ）に示す変換後のネットリスト２８と、該対象ネットリストに追加された抵抗が追加された抵抗素子名データベース２６’とが得られる。

次に、図５（ａ）及び図１０に示すネットリストの例を用いて、本実施の形態２にかかるネットリスト変換装置２０の動作について更に詳しく説明する。
まず、ユーザは、ネットリスト指定部１１により、図５（ａ）に示す対象ネットリストを指定する。次に、ネット抽出部１２において、上記対象ネットリストから、変換対象であるネットを抽出する。この際、上記ネット抽出部１２は、読み込んだ行の先頭文字が“Ｍ”で始まっているか否かを判定し（図５（ａ）の下線部）、読み込んだ行がＭＯＳトランジスタに関する記述か否かを判定する。図５（ａ）においては、１、２、６、７、１１、１２、１７、１８行目がＭＯＳトランジスタに関する記述であると判定される。

そして、読み込んだ行の第６文字列（図５（ａ）の１、２、６、７、１１、１２、１７、１８行目太字下線部）、つまりＭＯＳトランジスタのモデル名より、ＭＯＳトランジスタの閾値を判定する。図５（ａ）においては、ｐｃｈｈｖｔ、ｎｃｈｈｖｔであれば、閾値の高い（ＨＶＴ）ＭＯＳトランジスタ、ｐｃｈｌｖｔ、ｎｃｈｌｖｔであれば、閾値の低い（ＬＶＴ）ＭＯＳトランジスタであると判定する。

同時に、その読み込んだ行の第３文字列（図５（ａ）の１、２、６、７、１１、１２、１７、１８行目太字下線斜字体部）、つまりＭＯＳトランジスタのゲート電極に接続されているネットを検出し、そのネットを、ＭＯＳトランジスタの閾値毎に設けた抽出ネットデータベース２５に追加する。図５（ａ）の対象ネットリストの、ＨＶＴＭＯＳトランジスタの抽出ネットデータベースは図１０（ａ）中の抽出ネットデータベース：ＡＶＤＤ２５１がそれに相当し、ＬＶＴＭＯＳトランジスタの抽出ネットデータベースは図１０（ａ）中の抽出ネットデータベース：ＶＤＤ２５２がそれに相当する。なお、図１０（ａ）中に記載されているセミコロンの後の文字列は、ネットリスト内の階層構造を示している。

次に、上記ネット抽出部１２によって読み込んだ行の先頭文字が“Ｒ”で始まっているか否かを判定し（図５（ａ）の３行目下線部）、読み込んだ行が抵抗素子に関する記述か否かを判定する。図５（ａ）の対象ネットリストにおいては、３行目が抵抗素子に関する記述であると判定される。

そして、読み込んだ行の第１文字列（図５（ａ）の３行目太字下線斜字体部）、つまり抵抗素子の抵抗素子名を抵抗素子名データベース１６に追加する。図５（ａ）においては、図１０（ａ）中の抵抗素子名データベース２６がそれに相当する。

図５（ａ）の対象ネットリストを最終行まで読み込んだら、重複ネット削除部２１にて、抽出ネットデータベース２５中の閾値毎の抽出ネットデータベース２５１，２５２を順次読み込み、該読み込んだ行を辞書順に並び替えた後、重複ネットを削除する。例えば、図１０（ａ）の抽出ネットリストデータ２５では、抽出ネットデータベース：ＶＤＤ２５２中のネットｄが重複しているため、この重複が解消される。上記重複ネット削除部２１にて重複ネットを削除した後、新たな抽出ネットデータベース２５’を得る。重複ネット削除後の、閾値毎の抽出ネットデータベースは、図１０（ｂ）に示される、抽出ネットデータベース：ＡＶＤＤ２５１’及び抽出ネットデータベース：ＶＤＤ２５２’がそれらに相当するものである。

この後、抵抗挿入部１３にて、重複ネット削除後の抽出ネットと電源間、及び該重複ネット削除後の抽出ネットと基準電位間を結ぶ抵抗素子を、該対象ネットリストに挿入する。例えば、図１０（ｃ）に示される変換後ネットリスト２８の１４〜１７、２４〜２７、３０〜３５行目が、該対象ネットリストに挿入された抵抗素子に相当する。このとき、挿入する抵抗の素子名は、抵抗素子名データベース２６内を検索し、唯一の抵抗素子名とする。また、前述のようにして対象ネットリストに挿入した抵抗素子の抵抗素子名は、順次、抵抗素子名データベース２６に追加していく（図１０（ｃ）の抵抗素子名データベース２６’）。これを繰り返すことにより、対象回路のネットリストを変換していく。

このようなネットリスト変換処理により得られる変換後ネットリストの回路図は、図１１の回路３７２１，３７２２に示すものとなる。図１１から明らかなように、本実施の形態２にかかるネットリスト変換装置２０によるネットリスト変換処理では、回路３７２２に挿入される抵抗の数が、上記実施の形態１のネットリスト変換装置１０によるネットリスト変換処理によるもの（図６の回路３７１２参照）より削減される。なお、図１１では、図を簡略化するため、ＯＰ１、及びＴＢＵＦ１内に挿入される抵抗は図示していないが、実際にはＯＰ１、及びＴＢＵＦ１それぞれに４つづつ抵抗が挿入されることとなる。

以上のように、実施の形態２によれば、変換対象である回路のＭＯＳトランジスタのゲート端子に抵抗を挿入するように、該対象回路のネットリストを変換するようにしたので、該対象回路がアナログＣＭＯＳ回路であっても、ＣＭＯＳ論理回路であっても、ＭＯＳトランジスタのゲート端子が不定状態の場合には、上記挿入した抵抗素子が、ＭＯＳトランジスタのゲート端子と電源間、及びＭＯＳトランジスタのゲート端子と基準電位間で、プルアップ抵抗・プルダウン抵抗として働くこととなり、この結果、静止状態で貫通電流が流れる可能性があるＭＯＳトランジスタのゲート端子を電源−基準電圧間の電圧に固定することができる。そしてこのことは、後述する静止状態貫通電流検出装置において、従来の直流解析シミュレーションでは検出することが困難であった貫通電流を確実に検出することを可能とする。

さらに、本実施の形態２によれば、ネット抽出部１２において、上記対象ネットリストからＭＯＳトランジスタを検出して、該ＭＯＳトランジスタのゲート端子に接続されているネットを抽出し、重複ネット削除部２１において、抽出されたネットのうち、重複しているネットを削除した上で、該ネットに抵抗を挿入するようにしたので、対象回路内の貫通電流が発生する疑いのあるトランジスタを確実に検出することができて、後述する静止状態貫通電流検出装置において、従来の直流解析シミュレーションでは検出することが困難であった貫通電流を確実に検出することができると共に、ネットリストに追加する抵抗素子数を必要最低限の数にすることができ、これにより、後述する静止状態貫通電流検出装置における解析時間を短縮することが可能となる。

なお、本実施の形態２においては、上記ネット抽出部１２がネットリストからＭＯＳトランジスタのゲート端子が接続されているネットを抽出して抽出ネットデータベース２５に保持した後、重複ネット削除部２１により、該抽出ネットデータベース２５を読み出して重複したネットを削除するものとして説明したが、抽出ネット部１２においてＭＯＳトランジスタのゲート端子に接続されたネットを抽出する際に、同時に重複ネット削除部２１において、該抽出されたネットが上記抽出ネットデータベース２５に保持されているネットと重複するか否かを判断し、重複しない場合は抽出ネットデータベース２５に保持し、重複する場合は削除していくようにすれば、ネット変換処理にかかる処理時間を削減することができる。

（実施の形態３）
以下、図１２〜図１５を用いて、本実施の形態３にかかるネットリスト変換装置について説明する。
上記実施の形態２おいては、ネット抽出部で、対象回路のネットリストから貫通電流が発生する可能性のあるＭＯＳトランジスタのゲート端子を抽出し、重複ネット削除部にて、該抽出したネットのうち重複するネットを削除した後、抵抗挿入部で、該ネットと電源間、及び該ネットと基準電位間とを結ぶように抵抗を挿入するようにしたが、本実施の形態３においては、さらに抽出ネット数カウント部を設け、上記重複ネット削除部において重複ネットを削除後の抽出ネット数をカウントするようにしたものである。

まず、図１２を用いて、本実施の形態３に係るネットリスト変換装置の構成について説明する。図１２は、本実施の形態３におけるネットリスト変換装置の構成を示す図である。
図１２において、ネットリスト変換装置３０は、ネットリスト指定部１１と、ネット抽出部１２と、重複ネット削除部２１と、抽出ネット数カウント部３１と、抵抗挿入部１３と、ネットリストデータベース１４、抽出ネットデータベース２５、抵抗素子名データベース２６、及び抽出ネット数保持部３２を含むメモリ３７と、からなるものである。

より詳細に述べると、上記抽出ネット数カウント部３１は、ＭＯＳトランジスタの閾値毎に設けられた抽出ネットデータベース２５に保存されているネットを読み込んで、上記重複ネット削除部２１において削除後の抽出ネット数をカウントするものであり、上記メモリ３７内の抽出ネット数保持部３２は、該抽出ネット数カウント部３１においてカウントされた抽出ネット数を保持するものである。なお、そのほかの構成は、上記実施の形態２と同様であるため、ここでは説明を省略する。

次に、図１３〜図１５を用いて、上述した構成を有する本実施の形態３のネットリスト変換装置３０の動作について説明する。なおここでは、上述した図３７（ａ），（ｂ）の両回路のネットリスト（図５（ａ）に示す対象ネットリスト）を変換する場合を例に挙げて説明する。
図１３は、本実施の形態３にかかるネットリスト変換装置によるネットリスト変換処理の一連の流れを示す図であり、図１４は、図１３に示すネットリスト変換処理の、抽出ネット数カウント処理の詳細な流れを示す図である。そして、図１５は、本実施の形態３にかかるネットリスト変換装置の抽出ネット数カウント部で抽出される、抽出ネット数保持部の内容を示す図である。

まず、ユーザが、ネットリスト指定部１１により、静止状態時の貫通電流を検出する対象となる対象ネットリストを指定すると（図１３のステップＳ１１０）、次に、ネット抽出部１２において、図５（ａ）に示す対象ネットリスト内の、ＭＯＳトランジスタのゲート端子に接続されたネットを抽出するネット抽出処理が行われる（図１３のステップＳ１２０）。この処理の詳細については、上記実施の形態１において図３を用いて述べたものと同様であるため、ここでは説明を省略する。

そして、この後、重複ネット削除部２１で、抽出ネットデータベース２５に保存されているネットを読み出して、重複ネットを削除した後、抽出ネットデータベース２５に再度出力する（図１３のステップＳ２１０）。この処理の詳細については、上記実施の形態２において図９を用いて述べたものと同様であるため、ここでは説明を省略する。

そして、この後、抽出ネット数カウンタ部３１で、抽出ネットデータベース２５に保存されたネットを読み出し、重複ネットが削除された後のネット数をカウントする（図１３のステップＳ３１０）。

以下、図１４を用いて、上記抽出ネット数カウント処理について詳細に述べると、ＭＯＳトランジスタの閾値毎に設けられた抽出ネットデータベース２５に保持されたネットを順次先頭行より読み込み、その各抽出ネットデータベース毎の抽出ネット数をカウントし、メモリ３７内の抽出ネット数保持部３２に、ＭＯＳトランジスタの閾値毎に保持するものである（図１４のステップＳ３１１）。

そして、上記抽出ネット数カウント処理において、上記抽出ネット数カウント部３１により、重複ネットが削除された抽出ネット数をカウントして、その値を上記抽出ネット数保持部３２にＭＯＳトランジスタの閾値毎に保持した後、該重複ネットが削除された抽出ネットと電源間、及び該重複ネットが削除された抽出ネットと基準電位間とを結ぶ抵抗素子を、上記対象ネットリストに挿入する抵抗挿入処理を行う（図１３のステップＳ１３０）。この処理の詳細については、上記実施の形態１において図４を用いて述べたものと同様であるため、ここでは説明を省略する。

このような処理を行うことにより、図５（ａ）の対象ネットリストから、図１０（ｃ）に示す変換後のネットリスト２８と、該対象ネットリストに追加された抵抗が追加された抵抗素子名データベース２６’と、図１５に示す抽出ネット数とが得られる。

次に、図５（ａ）、図１０、及び図１５に示すネットリストの例を用いて、本実施の形態３にかかるネットリスト変換装置３０の動作について更に詳しく説明する。
まず、ユーザは、ネットリスト指定部１１により、図５（ａ）に示す対象ネットリストを指定する。次に、ネット抽出部１２において、上記対象ネットリストから、変換対象であるネットを抽出する。この際、上記ネット抽出部１２は、読み込んだ行の先頭文字が“Ｍ”で始まっているか否かを判定し（図５（ａ）の下線部）、読み込んだ行がＭＯＳトランジスタに関する記述か否かを判定する。図５（ａ）においては、１、２、６、７、１１、１２、１７、１８行目がＭＯＳトランジスタに関する記述であると判定される。

そして、読み込んだ行の第６文字列（図５（ａ）の１、２、６、７、１１、１２、１７、１８行目太字下線部）、つまりＭＯＳトランジスタのモデル名より、ＭＯＳトランジスタの閾値を判定する。図５（ａ）においては、ｐｃｈｈｖｔ、ｎｃｈｈｖｔであれば、閾値の高い（ＨＶＴ）ＭＯＳトランジスタ、ｐｃｈｌｖｔ、ｎｃｈｌｖｔであれば、閾値の低い（ＬＶＴ）ＭＯＳトランジスタであると判定する。

同時に、その読み込んだ行の第３文字列（図５（ａ）の１、２、６、７、１１、１２、１７、１８行目太字下線斜字体部）、つまりＭＯＳトランジスタのゲート電極に接続されているネットを検出し、そのネットを、ＭＯＳトランジスタの閾値毎に設けた抽出ネットデータベース２５に追加する。図５（ａ）の対象ネットリストの、ＨＶＴＭＯＳトランジスタの抽出ネットデータベースは図１０（ａ）中の抽出ネットデータベース：ＡＶＤＤ２５１がそれに相当するものであり、ＬＶＴＭＯＳトランジスタの抽出ネットデータベースは図１０（ａ）中の抽出ネットデータベース：ＶＤＤ２５２がそれに相当する。

次に、上記ネット抽出部１２によって読み込んだ行の先頭文字が“Ｒ”で始まっているか否かを判定し（図５（ａ）の３行目下線部）、読み込んだ行が抵抗素子に関する記述か否かを判定する。図５（ａ）の対象ネットリストにおいては、３行目が抵抗素子に関する記述であると判定される。

そして、読み込んだ行の第１文字列（図５（ａ）の３行目太字下線斜字体部）、つまり抵抗素子の抵抗素子名を抵抗素子名データベース１６に追加する。図５（ａ）においては、図１０（ａ）中の抵抗素子名データベース２６がそれに相当する。

図５（ａ）の対象ネットリストを最終行まで読み込んだら、重複ネット削除部２１にて、抽出ネットデータベース２５中の閾値毎の抽出ネットデータベース２５１，２５２を順次読み込み、該読み込んだ行を辞書順に並び替えた後、重複ネットを削除する。例えば、図１０（ａ）の抽出ネットリストデータ２５では、抽出ネットデータベース：ＶＤＤ２５２中のネットｄが重複しているため、この重複が解消される。上記重複ネット削除部２１にて重複ネットを削除した後、新たな抽出ネットデータベース２５’を得る。重複ネット削除後の、閾値毎の抽出ネットデータベースは、図１０（ｂ）に示される、抽出ネットデータベース：ＡＶＤＤ２５１’及び抽出ネットデータベース：ＶＤＤ２５２’がそれらに相当する。

この後、抽出ネット数カウント部３１にて、抽出ネットデータベース２５に含まれるネット数をカウントする。図１０（ｂ）の重複ネット削除後の抽出ネットデータベース２５’に含まれるネット数のうち、抽出ネットデータベース：ＡＶＤＤ２５１’、つまりＨＶＴＭＯＳトランジスタに関するネット数は、トップレベルの階層において“２”、オペアンプＯＰの階層において“２”、また、抽出ネットデータベース：ＶＤＤ２５２’、つまりＬＶＴＭＯＳトランジスタに関するネット数は、トップレベルの階層において１、ＴｒｉＳｔａｔｅＢｕｆｆｅｒ ＴＢＵＦの階層において“２”である。これらのネット数に関する情報は、抽出ネット数保持部３２に保持される。ここでは、図１５がそれに相当する。

この後、抵抗挿入部１３にて、重複ネット削除後の抽出ネットと電源間、及び該重複ネット削除後の抽出ネットと基準電位間を結ぶ抵抗素子を、該対象ネットリストに挿入する。例えば、図１０（ｃ）に示される変換後ネットリスト２８の１４〜１７、２４〜２７、３０〜３５行目が、該対象ネットリストに挿入された抵抗素子に相当する。このとき、挿入する抵抗の素子名は、抵抗素子名データベース２６内を検索し、唯一の抵抗素子名とする。また、前述のようにして対象ネットリストに挿入した抵抗素子の抵抗素子名は、順次、抵抗素子名データベース２６に追加していく（図１０（ｃ）の抵抗素子名データベース２６’）。これを繰り返すことにより、対象回路のネットリストを変換していく。

このようなネットリスト変換処理により得られる変換後ネットリストの回路図は、図１１の回路３７２１，３７２２に示すものとなる。この回路の詳細については、上記実施の形態２と同様であるため、ここでは説明を省略する。

以上のように、本実施の形態３によれば、変換対象である回路のＭＯＳトランジスタのゲート端子に抵抗を挿入するように、該対象回路のネットリストを変換するようにしたので、該対象回路がアナログＣＭＯＳ回路であっても、ＣＭＯＳ論理回路であっても、ＭＯＳトランジスタのゲート端子が不定状態の場合には、上記挿入した抵抗素子が、ＭＯＳトランジスタのゲート端子と電源間、及びＭＯＳトランジスタのゲート端子と基準電位間で、プルアップ抵抗・プルダウン抵抗として働くこととなり、この結果、静止状態で貫通電流が流れる可能性があるＭＯＳトランジスタのゲート端子を電源−基準電圧間の電圧に固定することができる。そしてこのことは、後述する静止状態貫通電流検出装置において、従来の直流解析シミュレーションでは検出することが困難であった貫通電流を確実に検出することを可能とする。

さらに、本実施の形態３によれば、ネット抽出部１２において、上記対象ネットリストからＭＯＳトランジスタを検出して、該ＭＯＳトランジスタのゲート端子に接続されているネットを抽出し、重複ネット削除部２１において、抽出されたネットのうち、重複しているネットを削除した上で、該ネットに抵抗を挿入するようにしたので、対象回路内の貫通電流が発生する疑いのあるトランジスタを確実に検出することができて、後述する静止状態貫通電流検出装置において、従来の直流解析シミュレーションでは検出することが困難であった貫通電流を確実に検出することができると共に、ネットリストに追加する抵抗素子数を必要最低限の数にすることができ、これにより、後述する静止状態貫通電流検出装置における解析時間を短縮することが可能となる。

さらに、本実施の形態３によれば、抽出ネット数カウント部３１を設け、上記重複ネット削除部２１によって削除された重複ネット削除後の抽出ネット数をカウントするようにしたので、抵抗挿入部１３により抵抗素子が挿入されるネット数を得ることができるため、後述する貫通電流検出装置において、全貫通電流の算出を実現することが可能となる。

（実施の形態４）
以下、図１６〜図２１を用いて、本実施の形態４にかかるネットリスト変換装置４０について説明する。
上記実施の形態においては、ネット抽出部により、対象回路のネットリストから貫通電流が発生する可能性のあるＭＯＳトランジスタのゲート端子を抽出した後、抵抗挿入部により、上記抽出したネットと電源間、及び該抽出したネットと基準電位間とを結ぶように抵抗を挿入するようにしたが、本実施の形態４においては、対象回路のネットリストのうちの貫通電流が発生する可能性のあるＭＯＳトランジスタを、まずサブサーキットに置き換えた後、該貫通電流が発生する可能性のあるＭＯＳトランジスタのゲート端子に抵抗を挿入したサブサーキットの内容を、上記において置き換えたサブサーキットの内容として上記ネットリストに追加するようにしたものである。

まず、図１６を用いて、本実施の形態４に係るネットリスト変換装置４０の構成について説明する。図１６は、本実施の形態４に係るネットリスト変換装置の構成を示す図である。
図１６において、ネットリスト変換装置４０は、ネットリスト指定部１１と、トランジスタ置換え部４１と、サブサーキット追加部４２と、メモリ４７と、からなるものである。

より詳細に述べると、上記トランジスタ置換え部４１は、静止状態時の貫通電流検出対象ネットリストに対して、変換対象としたＭＯＳトランジスタをサブサーキットに置き換えるものであり、上記サブサーキット追加部４２は、上記トランジスタ置換え部４１により置き換えたサブサーキットの内容を、上記対象ネットリストに追加するものである。そして、上記メモリ４７は、対象回路のネットリストを保持するネットリストデータベース１４と、上記トランジスタ置換え部４１により置き換えられるトランジスタの数を保持する置換えトランジスタ数保持部４３と、追加するサブサーキットを、閾値及び種類の異なるＭＯＳトランジスタ毎に予め保持しておく置換えサブサーキットデータベース４４とを含むものである。

次に、図１７〜図２１を用いて、上述した構成を有する本実施の形態４のネットリスト変換装置４０の動作について説明する。なおここでは、上述した図３７（ａ），（ｂ）の両回路のネットリスト（図５（ａ）に示す対象ネットリスト）を変換する場合を例に挙げて説明する。
図１７は、本実施の形態４にかかるネットリスト変換装置によるネットリスト変換処理の一連の流れを示す図であり、図１８は、図１７に示すネットリスト変換処理の、トランジスタ置換え処理の詳細な流れを示す図であり、図１９は、図１７に示すネットリスト変換処理の、サブサーキット追加処理の詳細な流れを示す図である。そして、図２０は、本実施の形態４にかかるネットリスト変換装置により図５（ａ）に示すネットリストをネットリスト変換処理した後の変換後ネットリストと、ネットリスト変換処理後の置換えトランジスタ数保持部の内容を示す図であり、図２１は、図２０に示す変換後ネットリストの回路図である。

まず、ユーザが、ネットリスト指定部１１により、静止状態時の貫通電流を検出する対象となる対象ネットリストを指定すると（図１７のステップＳ１１０）、次に、トランジスタ置き換え部４１において、変換対象としたＭＯＳトランジスタをサブサーキットに置き換える（図１７のステップＳ４１０）。

以下、図１８を用いて、上記トランジスタ置換え処理について詳細に述べる。
まず、ネットリスト指定部１１で指定された対象ネットリストを、先頭行より１行ずつ順次読み込んでいく（図１８のステップＳ４１１）。そして、該読み込んだ行の先頭文字が“Ｍ”で始まっているか否かを判定し（図１８のステップＳ４１２）、その判定結果に応じて、読み込んだ行がＭＯＳトランジスタに関する記述か否かを判定する。読み込んだ行の先頭文字が“Ｍ”で始まっていれば、ＭＯＳトランジスタに関する記述であると判定して、次のステップＳ４１３を実施し、そうでないと判定された場合、ステップＳ４１５を実施する。

そして上記ステップＳ４１２において、読み込んだ行がＭＯＳトランジスタであると判定された場合、読み込んだ行の第６文字列、つまりＭＯＳトランジスタのモデル名より、ＭＯＳトランジスタの閾値及び種類を判定する。そしてこの後、現在読み込まれているＭＯＳトランジスタに関する記述を、ＭＯＳトランジスタの閾値及び種類毎に置換えサブサーキットデータベース４４に保持されているサブサーキットに置き換えていく（図１８のステップＳ４１３）。このとき、この置き換える行の第１文字列の先頭に“Ｘ”を追加し、さらに置換えられたＭＯＳトランジスタからは、該ＭＯＳトランジスタの第２、第３、第４、第５文字列つまり、“ドレイン端子”、“ゲート端子”、“ソース端子”、“バルク端子”からなるネット接続情報、及び“Ｗ：チャネル幅”、“Ｌ：チャネル長”、“Ｍ：マルチプライヤ”などからなるパラメータ情報を抽出して、これらをサブサーキットへ引き継ぐ。もちろんここで、“Ｗ”、“Ｌ”、“Ｍ”のほかに“ＡＤ：ドレイン拡散領域”、“ＡＳ：ソース拡散領域”、“ＰＤ：ドレイン拡散領域周囲長”、“ＰＳ：ソース拡散領域周囲長”なども、サブサーキットに引き継ぐことができる。

そして、置き換えたＭＯＳトランジスタの閾値毎に、トランジスタの置き換え数をカウントし、そのカウント数を置換えトランジスタ数保持部４３に保持する（図１８のステップＳ４１４）。これを繰り返すことにより、対象回路のネットリストを変換していく。

この後、読み込んだ行が最終行か否かを判定し（図１８のステップＳ４１５）、最終行であれば処理を終了し、そうでなければ、上記ステップＳ４１１に戻って、上述した処理を繰り返す。

上述したように、上記トランジスタ置換え処理のステップＳ４１５において、読み込んだ行が最終行であると判定された場合、上記トランジスタ置換え処理においてＭＯＳトランジスタから置き換えたサブサーキットの内容を追加する（図１７のステップＳ４２０）。

上記サブサーキット追加処理について詳細に説明すると、図１９に示すように、閾値の異なるトランジスタ毎に、トランジスタ置換え用サブサーキットを、上記対象ネットリストに追加していく（図１９のステップＳ４２１）。

なお、上記サブサーキット追加処理において追加するサブサーキットには、それぞれのＭＯＳトランジスタの閾値及び種類に対応したＭＯＳトランジスタがひとつと、該ＭＯＳトランジスタのゲート端子と該ＭＯＳトランジスタの閾値に応じた電源間、及び該ＭＯＳトランジスタのゲート端子と基準電圧間とを結ぶ抵抗素子とが含まれる。

このような処理を行うことにより、図５（ａ）の対象ネットリストから、図２０に示す変換後のネットリスト４８と、置き換えトランジスタ数とが得られる。

次に、図５（ａ）、及び図２０に示す対象ネットリストの例を用いて、本実施の形態４にかかるネットリスト変換装置４０の動作について更に詳しく説明する。
まず、ネットリスト指定部１１で、図５（ａ）に示す対象ネットリストを指定する。

次に、トランジスタ置換え部４１において、変換対象としたＭＯＳトランジスタをサブサーキットに置き換える。この際、トランジスタ置換え部４１は、図５（ａ）に示す対象ネットリストの先頭行より１行ずつ順次読み込みを行う。そして、読み込んだ行の先頭文字が“Ｍ”で始まっているか否かを判定し（図５（ａ）の下線部）、読み込んだ行がＭＯＳトランジスタに関する記述か否かを判定する。図５（ａ）においては、１、２、６、７、１１、１２、１７、１８行目がＭＯＳトランジスタに関する記述であると判定される。

そして、読み込んだ行の第６文字列（５（ａ）の１、２、６、７、１１、１２、１７、１８行目太字下線部）、つまりＭＯＳトランジスタのモデル名より、ＭＯＳトランジスタの閾値及び種類を判定する。図５（ａ）においては、ｐｃｈｈｖｔであればＰｃｈＨＶＴＭＯＳトランジスタ、ｎｃｈｈｖｔであればＮｃｈＨＶＴＭＯＳトランジスタ、ｐｃｈｌｖｔであればＰｃｈＬＶＴＭＯＳトランジスタ、ｎｃｈｌｖｔであればＮｃｈＬＶＴＭＯＳトランジスタであると判定する。

そして、現在読み込まれているＭＯＳトランジスタに関する記述を、ＭＯＳトランジスタの閾値及び種類毎に設けられたサブサーキットに置き換えを行う。このとき、この行の第１文字列の先頭に“Ｘ”を追加し、置き換えるＭＯＳトランジスタの第２、第３、第４、第５文字列、つまり該ＭＯＳトランジスタの“ドレイン端子”、“ゲート端子”、“ソース端子”、“バルク端子”からなるネット接続情報をそのまま引継ぎ、また “Ｗ：チャネル幅”、“Ｌ：チャネル長”、“Ｍ：マルチプライヤ”などからなるパラメータ情報についても、サブサーキットに“ＰＡＲＡＭＳ”を用いて引き継ぐ。なお、図２０の変換後ネットリスト４８において、ＭＯＳトランジスタがサブサーキットに引き継がれた行は、１〜２、６〜７、１１〜１２、１７〜１８行目がそれらに相当するものである。

同時に、上記トランジスタ置換え部４１によって置き換えられたＭＯＳトランジスタを、その閾値の異なるトランジスタ毎に、トランジスタの置き換え数をカウントする。図２０の置換えトランジスタ数保持部４３の内容がこれに相当する。

そして、上記サブサーキット追加部４２により、ＭＯＳトランジスタからサブサーキットに置き換えるためのサブサーキットの内容を追加する。図２０の変換後ネットリスト４８において、ＰｃｈＨＶＴＭＯＳトランジスタに関するサブサーキットの記述は２２〜２６行目に、また、ＮｃｈＨＶＴＭＯＳトランジスタに関するサブサーキットの記述は２８〜３２行目に、また、ＰｃｈＬＶＴＭＯＳトランジスタに関するサブサーキットの記述は３４〜３８行目に、さらに、ＮｃｈＬＶＴＭＯＳトランジスタに関するサブサーキットの記述は４０〜４４行目に相当する。

そして、追加したサブサーキットには、それぞれのＭＯＳトランジスタの閾値及び種類に対応したＭＯＳトランジスタがひとつと、該ＭＯＳトランジスタのゲート端子と該ＭＯＳトランジスタの閾値に応じた電源間、及び該ＭＯＳトランジスタのゲート端子と基準電位間を結ぶ抵抗素子が含まれる。これらの処理を繰り返すことにより、対象回路のネットリストを変換していく。

このようなネットリスト変換処理により得られる変換後ネットリストの回路図は、図２１の回路３７３１，３７３２に示すものとなる。図２１から明らかなように、本実施の形態４にかかるネットリスト変換装置４０によるネットリスト変換処理では、上記実施の形態１にかかるネットリスト変換装置１０によるネット変換処理と同数の抵抗が挿入されることとなる。しかし、本実施の形態４にかかるネットリスト変換装置４０により変換された後のネットリスト４８（図２０参照）のほうが、実施の形態１にかかるネットリスト変換装置１０により変換された後のネットリスト１８（図５（ｃ）参照）より回路構成がわかりやすく、また変換前のネットリストの状態を維持したまま、抵抗素子が追加されていくため、変換後のネットリストがみやすく、且つ変換後のネットリストから構成回路がわかりやすいものとなる。

以上のように、本実施の形態４によれば、変換対象である回路のＭＯＳトランジスタを、抵抗を含むサブサーキットに置換えるようにしたので、該対象回路がアナログＣＭＯＳ回路であっても、ＣＭＯＳ論理回路であっても、ＭＯＳトランジスタのゲート端子が不定状態の場合には、上記ＭＯＳトランジスタの代わりに置き換えたサブサーキットに含まれる抵抗素子が、ＭＯＳトランジスタのゲート端子と電源間、及びＭＯＳトランジスタのゲート端子と基準電位間で、プルアップ抵抗・プルダウン抵抗として働くこととなり、この結果、静止状態で貫通電流が流れる可能性があるＭＯＳトランジスタのゲート端子を電源−基準電圧間の電圧に固定することができる。

さらに、本実施の形態４によれば、ＭＯＳトランジスタのゲート端子に直接抵抗を挿入するのではなく、該ＭＯＳトラジスタを、抵抗を含むサブサーキットに置換えるようにしたので、変換後のネットリストがみやすく、該変換後ネットリストから回路構成がわかりやすいという効果がある。

（実施の形態５）
以下、図２２〜図２６を用いて、本実施の形態５にかかるネットリスト変換装置５０について説明する。
上記実施の形態においては、対象回路のネットリストからＭＯＳトランジスタを全て抽出し、該ＭＯＳトランジスタに対して抵抗を挿入するようにしたが、本実施の形態５においては、信頼性の高い回路に対しては、該回路内にたとえＭＯＳトランジスタが含まれていても、該ＭＯＳトランジスタに対しては抵抗を挿入しないようにするものである。

まず、図２２を用いて、本実施の形態５に係るネットリスト変換装置の構成について説明する。図２２は、本実施の形態５におけるネットリスト変換装置５０の構成を示す図である。
図２２において、ネットリスト変換装置５０は、ネットリスト指定部１１と、第１ネット抽出部１２と、第２ネット抽出部５１と、重複ネット削除部２１と、抵抗挿入部５３と、ネットリストデータベース１４、抽出ネットデータベース５５、抵抗素子名データベース５６、及びサブサーキットデータベース５２を含むメモリ５７と、からなるものである。

より詳細に述べると、上記第１ネット抽出部１２は、静止状態時の貫通電流検出対象ネットリスト内の、ＭＯＳトランジスタに接続されたネットを抽出するものであって、上記各実施の形態におけるネット抽出部に相当するものであり、一方、上記第２ネット抽出部５１は、静止状態時の貫通電流検出対象ネットリストに対して、ある特定のサブサーキットの入力端子に接続されているネットを抽出するものである。また、上記抵抗挿入部５３は、上記第１ネット抽出部１２及び第２ネット抽出部５１で抽出され、上記重複ネット削除部２１で重複ネットが削除されたネットのうち、特定のサブサーキットに含まれるＭＯＳトランジスタのゲート端子に接続されているネット以外の特定のネットと電源間、及び上記特定のネットと基準電位間を接続する抵抗素子を挿入するものである。そして、メモリ５７内のサブサーキットデータベース５２は、上記第２ネット抽出部５１において抽出するサブサーキットの情報を示すものある。なお、その他の構成は上記実施の形態２と同様であるため、ここでは説明を省略する。

次に、図２３〜図２６を用いて、上述した構成を有する本実施の形態５のネットリスト変換装置５０の動作について説明する。なおここでは、上述した図３７（ａ），（ｂ）の両回路の静止状態貫通電流を検出するため、これらの回路のネットリストを変換する場合を例に挙げて説明する。

図２３は、本実施の形態５にかかるネットリスト変換装置によるネットリスト変換処理の一連の流れを示す図であり、図２４は、図２３に示すネットリスト変換処理内の、第２ネット抽出処理の詳細な流れを示す図であり、図２５は、図２３に示すネットリスト変換処理の、抵抗挿入処理の詳細な流れを示す図である。そして、図２６（ａ）は、本実施の形態５にかかるネットリスト変換装置によって、ネットリスト変換される対象回路（ここでは、図３７（ａ），（ｂ）に示す回路）のネットリストを示す図であり、図２６（ｂ）は、本実施の形態５にかかるネットリスト変換装置の抽出ネット部で抽出される、抽出ネットデータベースと抵抗素子名データベースを示す図であり、図２６（ｃ）は、サブサーキットデータベースの内容、及び第２ネット抽出部による処理後の抽出ネットデータベースの内容を示す図であり、図２６（ｄ）は、重複ネット削除部による処理後の抽出ネットデータベースの内容を示す図であり、図２６（ｅ）は、抽出ネット数カウント部によりカウントされた抽出ネット数を示す図であり、図２６（ｆ）は、本実施の形態５にかかるネットリスト変換装置において、図２６（ａ）に示すネットリストをネットリスト変換処理した変換後ネットリストと、変換処理後における抵抗素子名データベースを示す図である。

まず、ユーザは、ネットリスト指定部１１により、静止状態時の貫通電流を検出する対象となる対象ネットリストを指定する（図２３のステップＳ１１０）。この処理の詳細については、上記実施の形態１において述べたものと同様であるため、ここでは説明を省略する。

次に、第１ネット抽出部１２において、図２６（ａ）に示す対象ネットリスト内の、ＭＯＳトランジスタのゲート端子に接続されたネットを抽出する第１ネット抽出処理を行う（図２３のステップＳ１２０）。この処理については、上述したように上記実施の形態１において、図３を用いて説明したネット抽出処理と同様であるため、ここでは説明を省略する。

そして、この後、第２ネット抽出部５１で、再度、上記ネットリスト指定部１１により指定された図２６（ａ）に示す対象ネットリストを読み込み、該対象ネットリストに対して、変換対象としたある特定のサブサーキットの入力端子に接続されているネットを抽出していく。

以下、図２４を用いて、上記第２ネット抽出処理について詳細に述べる。
まず、ネットリスト指定部１１で指定された対象ネットリストの先頭行より１行ずつ順次読み込みを行う（図２４のステップＳ５１１）。次に、読み込んだ行がサブサーキットに関する記述か否かを判定する（図２４のステップＳ５１２）。ここでは、読み込んだ行の先頭文字が“Ｘ”で始まっているか否かを判定する。すなわち、読み込んだ行の先頭文字が“Ｘ”で始まっていれば、サブサーキットに関する記述であると判定して、次のステップＳ５１３を実施し、そうでないと判定された場合、ステップＳ５１５を実施する。

そして、上記ステップＳ５１２において、読み込んだ行がサブサーキットであると判定された場合、該読み込んだ行の最終文字列、つまり読み込んだサブサーキットのサブサーキット名が、サブサーキットデータベース５２に含まれるか否かを判定する（図２４のステップＳ５１３）。そして、読み込んだサブサーキットのサブサーキット名が、サブサーキットデータベース５２に含まれていると判定されれば、次のステップＳ５１４を実施し、そうでないと判定された場合、ステップＳ５１５を実施する。

そして、上記ステップ５１４において、サブサーキットデータベース５２に含まれるサブサーキットの入力端子情報、及びその入力端子のＭＯＳトランジスタの閾値情報を元に、該サブサーキットの入力端子に接続されているネットを抽出し、その抽出したネットを、第１ネット抽出部１２で得られた閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベース５５に追加し、新たな抽出ネットデータベース５５’を得る。この新たに得られた抽出ネットデータベース５５’は、図２６（ｃ）に示されるものである。

この後、読み込んだ行が最終行か否かを判定し（図２４のステップＳ５１５）、最終行であれば処理を終了し、そうでなければステップＳ５１１に戻って、上述した処理を繰り返す。

そして、上述の第１，第２ネット抽出処理が終了後、重複ネット削除部２１で、上記第２ネット抽出処理により得られた抽出ネットデータベース５５’の重複ネットを削除し、図２６（ｄ）に示される、重複ネットが削除された抽出ネットデータベース５５’’を得、抽出ネットカウント部３１で、上記重複ネット削除後の抽出ネットデータベース５５’’に含まれるネット数をカウントして、メモリ５７内の抽出ネット数保持部３２（図２６（ｅ）参照）に、ＭＯＳトランジスタの閾値毎に保持する（図２３のステップＳ３１０）。これらの処理については、上記実施の形態３において図１４を用いて述べたものと同様であるため、ここでは説明を省略する。

そして、上記重複ネット削除部２１において重複ネットが削除され、新たな抽出ネットデータベース５５’’が出力された後、該重複ネットが削除された抽出ネットのうち、サブサーキットデータベース５２に含まれるＭＯＳトランジスタのゲート端子に接続されているネット以外の特定ネットと電源間、及び該特定ネットと基準電位間とを結ぶ抵抗素子を、上記対象ネットリストに挿入する抵抗挿入処理を行う（図２３のステップＳ５２０）。

以下、図２５を用いて、上記抵抗挿入処理について詳細に述べると、第１ネット抽出部１２及び第２ネット抽出部５１で抽出され、さらに重複ネット削除部２１で重複ネットを削除されたネットのうち、サブサーキットデータベース５２に保持されている特定のサブサーキットに含まれるＭＯＳトランジスタのゲート端子に接続されているネット以外の特定のネットと電源間、及び上記特定のネットと基準電位間を接続する抵抗をネットリストに挿入する。ここでは、抽出ネットデータベース５５’’の、ＭＯＳトランジスタの閾値毎に抽出された抽出ネットデータベース：ＡＤＶＶ５５１’’、抽出ネットデータベース：ＶＤＤ５５２’’に含まれるネットのうち、サブサーキットデータベース５２に含まれるＭＯＳトランジスタのゲート端子に接続されているネット以外の特定のネットとＭＯＳトランジスタの閾値毎に決められた電源間、及び上記特定のネットと基準電位間に抵抗をネットリストに挿入する（図２５のステップＳ５２１）。このとき、挿入する抵抗の素子名は、抵抗素子名データベース５６内を検索し、唯一の抵抗素子名とする。また、挿入した抵抗素子の抵抗素子名を抵抗素子名データベース５６’に追加する。これを繰り返すことにより、対象ネットリストを変換する。

このような処理を行うことにより、図２６（ａ）の対象ネットリストから、図２６（ｆ）に示す変換後のネットリスト５８と、ネットリストに追加された抵抗が追加された抵抗素子名データベース５６’と、図２６（ｅ）に示す抽出ネット数３２とが得られる。

次に、図２６に示すネットリストの例を用いて、本実施の形態５にかかるネットリスト変換装置５０の動作について更に詳しく説明する。
まず、ユーザは、ネットリスト指定部１１により、図２６（ａ）に示す対象ネットリストを指定する。なお、図２６（ａ）は、図５（ａ）と同様、図３７（ａ），（ｂ）で示した回路図をＳＰＩＣＥ形式のネットリストで表現したものであるが、図５（ａ）と異なる点は、図２６（ａ）においては、図５（ａ）の６〜７行目のＭＰ２，ＭＮ２で形成されるインバータをサブサーキット名ＩＮＶとして表している点であり、図２６（ａ）では、６行目でサブサーキットＩＮＶと表現し、また２１〜２４行目で、該サブサーキットＩＮＶの内容に関する記述が追加されている。

次に、第１ネット抽出部１２において、上記対象ネットリストから、変換対象としたネットを抽出する。この際、上記第１ネット抽出部１２は、読み込んだ行の先頭文字が“Ｍ”で始まっているか否かを判定し（図２６（ａ）の下線部）、読み込んだ行がＭＯＳトランジスタに関する記述か否かを判定する。図２６（ａ）においては、１、２、１０、１１、１６、１７、２２、２３行目がＭＯＳトランジスタに関する記述であると判定される。

そして、読み込んだ行の第６文字列（図２６（ａ）の１、２、１０、１１、１６、１７、２２、２３行目太字下線部）つまりＭＯＳトランジスタのモデル名より、ＭＯＳトランジスタの閾値を判定する。図２６（ａ）においては、ｐｃｈｈｖｔ、ｎｃｈｈｖｔであれば、ＨＶＴＭＯＳトランジスタ、ｐｃｈｌｖｔ、ｎｃｈｌｖｔであれば、ＬＶＴＭＯＳトランジスタであると判定する。

同時に、その読み込んだ行の第３文字列（図２６（ａ）の１、２、１０、１１、１６、１７、２２、２３行目太字下線斜字体部）、つまりＭＯＳトランジスタのゲート電極に接続されているネットを、ＭＯＳトランジスタの閾値毎に設けた抽出ネットデータベース５５に追加する。図２６（ａ）の対象ネットリストの、ＨＶＴＭＯＳトランジスタの抽出ネットデータベースは図２６（ｂ）中の抽出ネットデータベース：ＡＶＤＤ５５１がそれに相当し、ＬＶＴＭＯＳトランジスタの抽出ネットデータベースは図２６（ｂ）中の抽出ネットデータベース：ＶＤＤ５５２がそれに相当する。

次に、上記第１ネット抽出部１２によって読み込んだ行の先頭文字が“Ｒ”で始まっているか否かを判定し（図２６（ａ）の３行目太字下線斜字体部）、読み込んだ行が抵抗素子に関する記述か否かを判定する。図２６（ａ）の対象ネットリストにおいては、３行目が抵抗素子に関する記述であると判定される。そして、読み込んだ行の第１文字列（図２６（ａ）の３行目太字下線斜字体部）、つまり抵抗素子の抵抗素子名を、抵抗素子名データベース５６に追加する。図２６（ａ）においては、図２６（ｂ）中の抵抗素子名データベース５６がそれに相当する。

図２６（ａ）の対象ネットリストを最終行まで読み込んだら、今度は、第２ネット抽出部５１において、上記ネットリスト指定部１１により指定された対象ネットリストから、変換対象としたある特定のサブサーキットの入力端子に接続されているネットを抽出する。

ここでは、ネットリスト指定部１１で指定された対象ネットリストの先頭行より１行ずつ順次読み込みを行い、読み込んだ行の先頭文字が“Ｘ”で始まっているか否かを判定し（図２６（ａ）の下線斜字体部）、それに応じて、読み込んだ行がサブサーキットに関する記述か否かを判定する。図２６（ａ）においては、４、６、７行目がサブサーキットに関する記述であると判定される。

そしてこの後、上記読み込んだ行の最終文字列、つまり読み込んだサブサーキットのサブサーキット名が、サブサーキットデータベース５２に含まれるか否かを判定する。ここで、上記サブサーキットデータベース５２は、図２６（ｃ）に相当し、サブサーキットの入力端子情報、及びその入力端子のＭＯＳトランジスタの閾値情報を含む。図２６（ａ）においては、６、７行目が、サブサーキットデータベース５２に含まれるサブサーキットに相当する。

そして、上記第２ネット抽出部５１によって、サブサーキットデータベース５２に含まれる、サブサーキットの入力端子情報及びその入力端子のＭＯＳトランジスタの閾値情報を元に、サブサーキットの入力端子に接続されているネットを抽出し、該抽出したネットを、閾値の異なるＭＯＳトランジスタ毎に設けられた抽出ネットデータベース５５（図２６（ｂ）参照）に追加し、新たな抽出ネットデータベース５５’を得る。ここでは、第２ネット抽出部５１により、ＬＶＴＭＯＳトランジスタに関する抽出ネットデータベースに対してネットが追加され、図２６（ｃ）に示される抽出ネットデータベース：ＶＤＤ５５２’がそれに相当するものである。

次に、重複ネット削除部２１にて、図２６（ｂ）に示す抽出ネットデータベース：ＡＶＤＤ５５１、及び図２６（ｃ）に示す抽出ネットデータベース：ＶＤＤ５５２’に保存されたネットを順次読み込み、それぞれの抽出ネットデータベースから読み込んだ行を辞書順に並び替え、重複ネットを削除する。図２６（ｃ）では、ネットＩＮ：ＩＮＶ、及びネットｄが重複しているため、この抽出ネットデータベース：ＶＤＤ５５２’内のネットの重複が解消される。重複ネットを削除した後、新たな抽出ネットデータベース５５’’を得る。図２６（ｂ），（ｃ）からは、それぞれ図２６（ｄ）中の、抽出ネットデータベース：ＡＶＤＤ５５１’’、及び抽出ネットデータベース：ＶＤＤ５５２’’が得られる。

そしてこの後、上記抽出ネット数カウンタ部３１により、上記抽出ネットデータベース５５’’に含まれるネット数をカウントする。なお、このときサブサーキットデータベース５２に含まれるネットに関してはカウントしない（図示せず）。図２６（ｄ）の抽出ネットデータベース：ＡＶＤＤ５５１’’に含まれるネット数、つまりＨＶＴＭＯＳトランジスタに関するネット数はトップレベルの階層において“２”、オペアンプＯＰの階層において“２”、一方、図２６（ｄ）の抽出ネットデータベース：ＶＤＤ５５２’’に含まれるネット数、つまりＬＶＴＭＯＳトランジスタに関するネット数はトップレベルの階層において“２”である。これらのネット数に関する情報は、抽出ネット数保持部３２に保持される。ここでは、図２６（ｅ）がそれに相当する。

次に、抵抗挿入部５２にて、第１ネット抽出部１２、及び第２ネット抽出部５１で抽出され、重複ネット削除部２１で重複ネットを削除されたネットのうち、特定のサブサーキットに含まれるＭＯＳトランジスタのゲート端子に接続されているネット以外のネットと電源間、及び上記特定のネットと基準電位間を接続する抵抗を、対象ネットリストに挿入する。ここでは、ＭＯＳトランジスタの閾値毎に抽出された抽出ネットデータベース５５’’（図２６（ｄ）に相当）に含まれるネットのうち、サブサーキットデータベース５２に含まれるＭＯＳトランジスタのゲート端子に接続されているネット以外の特定のネットと、ＭＯＳトランジスタの閾値毎に決められた電源間、及び上記特定のネットと、基準電位間を結ぶ抵抗素子を、該対象ネットリストに挿入する。ここで、図２６（ｄ）に示すように、“ＴＢＵＦ”及び“ＩＮＶ”は、サブサーキットデータベース５２に含まれるため、上記特定のネットから除外される。図２６（ｆ）の１３〜１６、３０〜３７行目がネットリストに挿入された抵抗素子に相当する。

そしてこのとき、挿入する抵抗の素子名は、抵抗素子名データベース５６内を検索し、唯一の抵抗素子名とする。また、前述のようにして対象ネットリストに挿入した抵抗素子の抵抗素子名を、順次、抵抗素子名データベース５６に追加していく（図２６（ｆ）の抵抗素子名データベース５６’）。これを繰り返すことにより、対象ネットリストを変換する。

以上のように、本実施の形態５によれば、変換対象である回路のＭＯＳトランジスタのゲート端子に抵抗を挿入するように、該対象回路のネットリストを変換するようにしたので、該対象回路がアナログＣＭＯＳ回路であっても、ＣＭＯＳ論理回路であっても、ＭＯＳトランジスタのゲート端子が不定状態の場合には、上記挿入した抵抗素子が、ＭＯＳトランジスタのゲート端子と電源間、及びＭＯＳトランジスタのゲート端子と基準電位間で、プルアップ抵抗・プルダウン抵抗として働くこととなり、この結果、静止状態で貫通電流が流れる可能性があるＭＯＳトランジスタのゲート端子を電源−基準電圧間の電圧に固定することができる。そしてこのことは、後述する静止状態貫通電流検出装置において、従来の直流解析シミュレーションでは検出することが困難であった貫通電流を確実に検出することを可能とする。

また、本実施の形態５によれば、重複ネット削除部２１により抽出ネットデータベース内の重複しているネットを削除することに加え、あらかじめ貫通電流が発生する疑いがない回路をサブサーキットデータベース５２に保持しておき、抵抗挿入部５３により抵抗を挿入する際には、該サブサーキットデータベース５２に示された箇所には抵抗を挿入しないようにしたので、対象回路内の貫通電流が発生する疑いのあるトランジスタを確実に検出することができ、後述する静止状態貫通電流検出装置において、従来の直流解析シミュレーションでは検出することが困難であった貫通電流を確実に検出することができると共に、上記サブサーキットデータベース５２に含まれるネットに関しては、そのサブサーキットの入力端子に接続されるネットのみが抵抗素子挿入の対象となるため、ネットリストに挿入される抵抗素子の数を大幅に少なくすることが可能となり、これにより、後述する静止状態貫通電流検出装置における解析時間を、より短縮することが可能となる。

さらに、本実施の形態５によれば、抽出ネット数カウント部３１を設け、上記重複ネット削除部２１による重複ネット削除後の抽出ネット数をカウントするようにしたので、抵抗挿入部１３により抵抗素子が挿入されるネット数を得ることができるため、後述する貫通電流検出装置において、全貫通電流の算出を実現することが可能となる。

なお、本実施の形態５においては、上記実施の形態１〜３に示すように、ネット抽出部により、対象回路のネットリストから貫通電流が発生する可能性のあるＭＯＳトランジスタのゲート端子を抽出した後、抵抗挿入部により、上記抽出したネットと電源間、及び該抽出したネットと基準電位間とを結ぶように抵抗を挿入するものについて説明したが、上記実施の形態４に示すように、対象回路のネットリストのうちの貫通電流が発生する可能性のあるＭＯＳトランジスタを、まずサブサーキットに置き換えた後、該貫通電流が発生する可能性のあるＭＯＳトランジスタのゲート端子に抵抗を挿入したサブサーキットの内容を、置き換えたサブサーキットの内容として上記ネットリストに追加するものであっても、本実施の形態５と同様の処理が可能である。

（実施の形態６）
以下、図２７〜図２９を用いて、本実施の形態６にかかる静止状態貫通電流検出装置１００について説明する。
本実施の形態においては、上記実施の形態１〜５において説明したネットリスト変換装置により、静止状態時の貫通電流検出対象ネットリストを変換処理した上で、該ネットリストの静止状態時の貫通電流を検出するものである。

まず、図２７を用いて、本実施の形態６にかかる静止状態貫通電流検出装置１００の構成について説明する。図２７は、本実施の形態６における静止状態貫通電流検出装置の構成を示す図である。
図２７において、静止状態貫通電流検出装置１００は、ネットリスト変換部１０と、直流解析部１０１と、トランジスタ検索部１０２と、メモリ１０５と、からなるものである。

より詳細に述べると、上記ネットリスト変換部１０は、静止状態貫通電流検出対象回路のネットリストに対し、貫通電流が発生する可能性のある箇所に抵抗を挿入するよう、該対象ネットリストを変換するものであり、その構成は、上述した実施の形態１〜５に相当するものである。そして、上記直流解析部１０１は、上記ネットリスト変換部１０により、該ネットリスト変換処理がされた後の変換後ネットリストに対して、直流解析を行って直流解析結果を得るものであり、上記トランジスタ検索部１０２は、上記直流解析部１０１にて得られた直流解析結果により、貫通電流が発生しているＭＯＳトランジスタを検索するものである。そして、上記メモリ１０５は、上記直流解析結果を保持する直流解析結果保持部１０３と、上記トランジスタ検索部１０２において検索された貫通電流が発生する可能性のある箇所を保持する電流貫通トランジスタデータベース１０４とを含むものである。

以下、図２８，図２９を用いて、上述した構成を有する本実施の形態６の静止状態貫通電流検出装置１００の動作について説明する。なお、ここでは、上述した図３７（ａ），（ｂ）の両回路の静止状態貫通電流を検出するものとする。
図２８は、本実施の形態６にかかる静止状態貫通電流検出装置による、貫通電流検出処理の一連の流れを示す図であり、図２９は、図２８に示す貫通電流検出処理内の、トランジスタ検索処理の詳細な流れを示す図である。

まず、ユーザが、ネットリスト変換部１０内のネットリスト指定部（図示せず）により静止状態貫通電流を検出する対象となる回路を指定すると、ネットリスト変換部１０は、該指定された対象回路のネットリストに対し、ネットリスト変換を実施する（図２８のステップＳ１０００）。この動作については、上記実施の形態１〜５に示した通りである。

そして、直流解析部１０１において、上記ネットリスト変換部１０で変換されたネットリストについて直流解析を実施して直流解析結果を得、これをメモリ１０５内の直流解析結果保持部１０３に保持する（図２８のステップＳ２０００）。なお、直流解析の動作については従来と同様であるため、説明を省略する。

そしてこの後、トランジスタ検索部１０２において、上記直流解析部１０１にて得られた直流解析結果により、貫通電流が発生する可能性のあるＭＯＳトランジスタを検索して、その結果を、メモリ１０５内の電流貫通トランジスタデータベース１０４に保持していく（図２８のステップＳ３０００）。

以下、図２９を用いて、上記トランジスタ検索処理について詳細に述べる。
まず、上記直流解析部１０１にて得られた直流解析結果より、ＭＯＳトランジスタに関する情報を検索する（図２９のステップＳ３１００）。そして、｜ＩＤＳ｜＞Ｉｔｈであれば、ステップＳ３３００を実施し、そうでなければステップＳ３４００を実施する。すなわち、上記｜ＩＤＳ｜がＩｔｈより大きければ、そのＭＯＳトランジスタには貫通電流が発生していると判定して、電流貫通トランジスタデータベース１０４にそのＭＯＳトランジスタを追加し（図２９のステップ３３００）、上記｜ＩＤＳ｜がＩｔｈより小さければ、そのＭＯＳトランジスタは貫通電流が発生していないと判定する。この後、検索したＭＯＳトランジスタが最後のＭＯＳトランジスタか否かを判定し（図２９のステップＳ３４００）、最後のＭＯＳトランジスタであれば処理を終了し、そうでなければ上記ステップＳ３１００に戻り、上述した処理を繰り返す。

このようにして、静止状態において貫通電流が発生する可能性のある箇所を検出し、電流貫通トランジスタデータベース１０４を出力する。

次に、図２６に示すネットリストの例を用いて、本実施の形態６にかかる静止状態貫通電流検出装置１００の動作について更に詳しく説明する。なお、ここでは、ネットリスト変換部が実施の形態５に示すネットリスト変換装置であるものとして説明する。
まず、図２６（ａ）の対象ネットリストに対して、実施の形態５のネットリスト変換装置であるネットリスト変換部１０によってネットリスト変換が実施され、図２６（ｆ）に示す変換後ネットリストが得られたとする。

ここで、静止状態の貫通電流を検出する際に、ＯＰ１の制御信号ＥＮＡＢＬＥ１、及びＴＢＵＦ１の制御信号ＥＮＡＢＬＥ２が“Ｌ”であったと仮定する。このとき、図３７（ａ）の回路３７０１におけるネットａが不定になり、貫通電流Ｉ１が流れる可能性がある。同じく、図３７（ｂ）の回路３７０２におけるネットｄが不定となり、貫通電流Ｉ２が流れる可能性がある。しかし、図２６（ｆ）の変換後ネットリスト５８に対して、直流解析を実施すると、ネットａは、Ｒ１００２及びＲ１００３の作用によって、電源電圧ＡＶＤＤと基準電位との間の中点の電圧に固定され、ネットｄは、Ｒ１００４及びＲ１００５の作用によって、電源電圧ＶＤＤと基準電位との間の中点の電圧に固定されるため、従来の直流解析シミュレーションでは検出することが困難であった貫通電流Ｉ１及びＩ２が流れる。その他のネットにおいては、通常の直流動作点で動作する。

以上のように、本実施の形態６によれば、静止状態貫通電流検出対象回路のネットリストに対し、貫通電流が発生する疑いのある箇所に抵抗を挿入するネットリスト変換処理を行った上で、ＭＯＳトランジスタの電流をモニタするようにしたので、通常の直流解析では検出が困難な、貫通電流が発生する可能性のある箇所を、容易に検出することが可能となる。

なお、本実施の形態６においては、上記実施の形態５で説明したネットリスト変換装置５０がネットリスト変換部１０に相当するものである場合を例に挙げて説明したが、上記ネットリスト変換部１０が、上記実施の形態１〜４に挙げたネットリスト変換装置１０〜４０であっても、同様の効果が得られる。

（実施の形態７）
以下、図３０〜図３２を用いて、本実施の形態７にかかる静止状態貫通電流検出装置２００について説明する。
上記実施の形態６においては、静止状態貫通電流が発生する箇所を検索する場合について説明したが、本実施の形態７においては、さらに、ネットリストの静止状態時の全貫通電流を算出するものである。

まず、図３０を用いて、本実施の形態７にかかる静止状態貫通電流検出装置２００の構成について説明する。図３０は、本実施の形態７における静止状態貫通電流検出装置の構成を示す図である。
図３０において、静止状態貫通電流検出装置２００は、ネットリスト変換部３０と、直流解析部１０１と、トランジスタ検索部１０２と、全貫通電流算出部２０１と、直流解析結果保持部１０３、電流貫通トランジスタデータベース１０４、及び全貫通電流保持部２０２を含むメモリ２０５と、からなるものである。

より詳細に述べると、上記ネットリスト変換部３０は、静止状態貫通電流検出対象回路のネットリストに対し、貫通電流が発生する可能性のある箇所に抵抗を挿入するよう、該対象ネットリストを変換するものである。なお、本実施の形態７においては、全貫通電流を算出するものであるため、上記ネットリスト変換部３０の構成は、例えば、上記ネットリスト変換処理において挿入した抵抗の数を求めている、上記実施の形態３〜５に示すネットリスト変換装置に相当するものである。

そして、全貫通電流算出部２０１は、電源に流れる電流から、電源から基準電位間に挿入した抵抗素子を介して流れる電流を減算し、全貫通電流を算出するものであり、上記メモリ２０５内の全貫通電流保持部２０２は、上記全貫通電流算出部２０１により得た値を保持するものである。なお、そのほかの構成は、上記実施の形態６と同様であるため、ここでは説明を省略する。

以下、図３１及び図３２を用いて、上述した構成を有する本実施の形態７の静止状態貫通電流検出装置２００の動作について説明する。なお、ここでは、上述した図３７（ａ），（ｂ）の両回路の静止状態貫通電流を検出するものとする。
図３１は、本実施の形態７にかかる静止状態貫通電流検出装置による、貫通電流検出処理の一連の流れを示す図であり、図３２は、図３１に示す貫通電流検出処理内の、全貫通電流算出処理の詳細な流れを示す図である。

まず、ユーザが、ネットリスト変換部３０内のネットリスト指定部（図示せず）により静止状態貫通電流を検出する対象となる回路を指定すると、ネットリスト変換部３０は、該指定された対象回路のネットリストに対し、ネットリスト変換を実施する（図３１のステップＳ１０００）。この時、同時に挿入した抵抗の数をカウントして、ネットリスト変換部３０内の抽出ネット数保持部３２に保持しておく。この動作については、上記実施の形態３〜５に示した通りであり、具体的には、上記実施の形態３，５では抽出ネット数を抽出ネット数保持部３２に、また、上記実施の形態４では置換えトランジスタ数を置換えトランジスタ数保持部４３に保持している。

そして、上記直流解析部１０１において、上記ネットリスト変換部３０で変換されたネットリストについて直流解析を実施して直流解析結果を得、これをメモリ２０５内の直流解析結果保持部１０３に保持する（図３１のステップＳ２０００）。なお、直流解析の動作については従来と同様であるため、説明を省略する。

そしてこの後、上記トランジスタ検索部１０２において、上記直流解析部１０１にて得られた直流解析結果により、貫通電流が発生する可能性のあるＭＯＳトランジスタを検索して、その結果を、メモリ２０５内の電流貫通トランジスタデータベース１０４に保持していく（図３１のステップＳ３０００）。なお、この処理については、上記実施の形態６において図２９を用いて説明したものと同様であるため、ここでは説明を省略する。

そして、上記全貫通電流算出部２０１において、上記ネット変換部３０において得られた抽出ネット数あるいは置換えトランジスタ数と、上記直流解析部１０１において得られた直流解析結果に基づいて、全貫通電流を算出する（図３１のステップＳ４０００）。

以下、図３２を用いて、全貫通電流算出処理について詳細に述べる。
まず、直流解析部１０１にて得られ、直流解析結果保持部１０３に保持された直流解析結果１０３より、電源−基準電位間に流れる電流を抽出する（図３２のステップＳ４１００）。そして、上記ネットリスト変換部３０において得た、閾値の異なるＭＯＳトランジスタ毎の抽出ネット数もしくは、置き換えトランジスタ数を元に、電源−基準電位間に流れる電流から、挿入した抵抗素子を介して電源−基準電位間に流れる電流を減算して、全貫通電流を得る。つまり、閾値の異なるＭＯＳトランジスタ毎に決められた電源毎に、（電源−基準電位間電流）−Ｎ＊（電源電圧／（挿入抵抗値＊２））を求めることで、ネットリスト変換部３０によって挿入した抵抗素子に流れる電流の影響を受けない全貫通電流を得ることができる。ここで、Ｎは、Σ（サブサーキットＸの数＊サブサーキットＸ内で抽出されたネット数）［トップセルも含め、全サブサーキットにおいて算出］を表す。このようにして得た全貫通電流は、全貫通電流保持部２０２に保持する。

次に、図２６に示すネットリストの例を用いて、実施の形態７にかかる静止状態貫通電流検出装置２００の動作について更に詳しく説明する。
まず、図２６（ａ）の対象ネットリストに対して、ネットリスト変換部３０において、実施の形態５のネットリスト変換装置によってネットリスト変換を実施し、図２６（ｆ）に示す変換後ネットリスト５８が得られたとする。

ここで、静止状態の貫通電流を検出する際に、ＯＰ１の制御信号ＥＮＡＢＬＥ１、及びＴＢＵＦ１の制御信号ＥＮＡＢＬＥ２が“Ｌ”であったと仮定する。このとき、図３７（ａ）の回路３７０１におけるネットａが不定になり、貫通電流Ｉ１が流れる可能性がある。同じく、図３７（ｂ）の回路３７０２におけるネットｄが不定となり、貫通電流Ｉ２が流れる可能性がある。しかし、図２６（ｆ）の変換後ネットリスト５８に対して、直流解析を実施すると、ネットａは、Ｒ１００２及びＲ１００３の作用によって、電源電圧ＡＶＤＤと基準電位との間の中点に固定され、ネットｄは、Ｒ１００４及びＲ１００５の作用によって、電源電圧ＶＤＤと基準電位との間の中点の電圧に固定されるため、貫通電流Ｉ１及びＩ２が流れる。その他のネットにおいては、通常の直流動作点で動作する。

この結果、ＭＯＳトランジスタＭＰ１、ＭＮ１、ＭＰ２、ＭＮ２のそれぞれの電流をモニタすることにより、従来の直流解析では検出できない貫通電流が発生する可能性のある箇所を容易に検出することが可能となる。

さらに、全貫通電流算出部２０１のステップＳ４１００において、電源ＡＶＤＤに流れる電流量がＩＡＶＤＤ、電源ＶＤＤに流れる電流量がＩＶＤＤと抽出されたと仮定する。この時、図２６（ｅ）に示されるように、電源ＡＶＤＤに関する抽出ネット数は、トップセルに関して“２”、サブサーキットＯＰに関して“２”、また、サブサーキットＯＰの数“１”であり、同じく、電源ＶＤＤに関する抽出ネット数は、トップセルに関して“２”であるため、この結果、全貫通電流は、電源ＡＶＤＤに関しては、（ＩＡＶＤＤ−（２＋２＊１）（ＡＶＤＤ／（１００Ｔ＊２））、電源ＶＤＤに関しては、（ＩＶＤＤ−（２）（ＶＤＤ／（１００Ｔ＊２））として求められる。

以上のように、本実施の形態７によれば、静止状態貫通電流検出対象回路のネットリストに対し、貫通電流が発生する疑いのある箇所に抵抗を挿入するネットリスト変換処理を行った上で、ＭＯＳトランジスタの電流をモニタするようにしたので、通常の直流解析では検出が困難な、貫通電流が発生する可能性のある箇所を、容易に検出することが可能となる。
また、本実施の形態７によれば、上記検出対象回路のネットリスト内に発生する貫通電流を算出することができる。

（実施の形態８）
以下、図３３〜図３６を用いて、本実施の形態８にかかる静止状態貫通電流検出装置３００について説明する。
上記実施の形態６においては、静止状態貫通電流が発生する箇所を検索する場合について説明したが、本実施の形態８においては、上記貫通電流が発生する箇所をグラフに表示するものである。

まず、図３３を用いて、本実施の形態８にかかる静止状態貫通電流検出装置３００の構成について説明する。図３３は、本実施の形態８における静止状態貫通電流検出装置の構成を示す図である。
図３３において、静止状態貫通電流検出装置３００は、ネットリスト変換部１０と、直流解析部１０１と、｜ＩＤＳ｜ヒストグラム作成部３０１と、直流解析結果保持部１０３、及びトランジスタ｜ＩＤＳ｜データベース３０２を含むメモリ３０５と、からなるものである。

より詳細に述べると、上記ネットリスト変換部１０は、静止状態貫通電流検出対象回路のネットリストに対し、貫通電流が発生する可能性のある箇所に抵抗を挿入するよう、該ネットリストを変換するものであり、その構成は、上記実施の形態１〜５に示す通りである。そして、上記｜ＩＤＳ｜ヒストグラム作成部３０１は、直流解析部１０１において得られた直流解析結果より、ＭＯＳトランジスタの｜ＩＤＳ｜ヒストグラムを作成するものである。そして、メモリ３０５内のトランジスタ｜ＩＤＳ｜データベース３０２は、上記｜ＩＤＳ｜ヒストグラム作成部３０１において得たＭＯＳトランジスタの｜ＩＤＳ｜を保持するものである。なお、そのほかの構成については、上記実施の形態６と同様であるため、ここでは説明を省略する。

以下、図３４〜図３６を用いて、上述した構成を有する本実施の形態８の静止状態貫通電流検出装置３００の動作について説明する。なお、ここでは、上述した図３７（ａ），（ｂ）の両回路の静止状態貫通電流を検出するものとする。
図３４は、本実施の形態８にかかる静止状態貫通電流検出装置による、貫通電流検出処理の一連の流れを示す図であり、図３５は、図３４に示す貫通電流検出処理内の、｜ＩＤＳ｜ヒストグラム作成処理の詳細な流れを示す図である。そして図３６（ａ）は、｜ＩＤＳ｜ヒストグラム作成部によって得られるトランジスタ｜ＩＤＳ｜データベースを示す図であり、図３６（ｂ）は、図３６（ａ）のデータベースにより得られるヒストグラムを示す図である。

まず、ユーザが、ネットリスト変換部１０内のネットリスト指定部（図示せず）により静止状態貫通電流を検出する対象となる回路を指定すると、ネットリスト変換部１０は、該指定された対象回路のネットリストに対し、ネットリスト変換を実施する（図３４のステップＳ１０００）。この動作については、上記実施の形態１〜５に示した通りである。

そして、直流解析部１０１において、上記ネットリスト変換部１０で変換されたネットリストについて直流解析を実施して直流解析結果を得、これをメモリ１０５内の直流解析結果保持部１０３に保持する（図３４のステップＳ２０００）。なお、直流解析の動作については従来と同様であるため、説明を省略する。

そしてこの後、上記直流解析部１０１より得られた直流解析結果を元に、上記｜ＩＤＳ｜ヒストグラム作成部３０１により、ＭＯＳトランジスタの｜ＩＤＳ｜のヒストグラムを得る（図３４のステップＳ５０００）。

以下、図３５を用いて、上記｜ＩＤＳ｜のヒストグラム作成処理について詳細に述べる。
まず、上記直流解析部１０１で得られた直流解析結果よりトランジスタを検索する（図３５のステップＳ５１００）。そして、検索されたトランジスタの｜ＩＤＳ｜を、メモリ３０５内のトランジスタ｜ＩＤＳ｜データベース３０２に追加する（図３５のステップＳ５２００）。

この後、上記ステップＳ５１００〜５２００における直流解析結果のトランジスタの検索が終了したか否かを判定し（図３５のステップＳ５３００）、トランジスタの検索が終了したならば処理を終了し、そうでなければ上記ステップＳ５１００に戻り、上述した処理を繰り返す。

そして、トランジスタ｜ＩＤＳ｜データベース３０２より、｜ＩＤＳ｜のヒストグラムを作成し、これを出力する（図３５のステップＳ５４００）。

次に、図２６に示すネットリストの例を用いて、本実施の形態８の静止状態貫通電流検出装置３００の動作について更に詳しく説明する。なお、ここでは、ネットリスト変換部１０が実施の形態５に示すネットリスト変換装置であるものとして説明する。

まず、図２６（ａ）の対象ネットリストに対して、ネットリスト変換部１０において、実施の形態５のネットリスト変換装置によってネットリスト変換を実施し、図２６（ｆ）に示す変換後ネットリストが得られたとする。

ここで、静止状態の貫通電流を検出する際に、ＯＰ１の制御信号ＥＮＡＢＬＥ１、及びＴＢＵＦ１の制御信号ＥＮＡＢＬＥ２が“Ｌ”であったと仮定する。このとき、図３７（ａ）の回路３７０１におけるネットａが不定になり、貫通電流Ｉ１が流れる可能性がある。同じく、図３７（ｂ）の回路３７０２におけるネットｄが不定となり、貫通電流Ｉ２が流れる可能性がある。

しかし、図２６（ｆ）の変換後ネットリストに対して直流解析を実施すると、ネットａは、Ｒ１００２及びＲ１００３の作用によって、電源電圧ＡＶＤＤと基準電位との間の中点の電圧に固定され、ネットｄは、Ｒ１００４及びＲ１００５の作用によって、電源電圧ＶＤＤと基準電位との間の中点の電圧に固定されるため、貫通電流Ｉ１及びＩ２が流れる。その他のネットにおいては、通常の直流動作点で動作する。

そして、例えば、ＭＯＳトランジスタＭＰ１の｜ＩＤＳ｜及びＭＮ１の｜ＩＤＳ｜が２０μＡ、ＭＰ２の｜ＩＤＳ｜及びＭＮ２の｜ＩＤＳ｜が５μＡ、その他のトランジスタの｜ＩＤＳ｜が１ｎＡであったとすると、このとき、｜ＩＤＳ｜ヒストグラム作成部３０１によって得られるトランジスタ｜ＩＤＳ｜データベース３０２は、図３６（ａ）に示すものとなり、さらに、このとき得られるヒストグラムは図３６（ｂ）に示すものとなる。

このように、各ＭＯＳトランジスタの｜ＩＤＳ｜を｜ＩＤＳ｜ヒストグラムより表すことにより、視覚的にどのＭＯＳトランジスタで貫通電流が発生する可能性があるかを確認することが可能となる。

以上のように、実施の形態８によれば、静止状態貫通電流検出対象回路のネットリストに対し、貫通電流が発生する疑いのある箇所に抵抗を挿入するネットリスト変換処理を行った上で、ＭＯＳトランジスタの電流をモニタするようにしたので、通常の直流解析では検出が困難な、貫通電流が発生する可能性のある箇所を、容易に検出することが可能となる。また、本実施の形態８によれば、上記｜ＩＤＳ｜ヒストグラム作成部３０１により、ＭＯＳトランジスタの｜ＩＤＳ｜を、｜ＩＤＳ｜ヒストグラムにより表すようにしたので、貫通電流が発生する可能性のある箇所を視覚的に検出することが可能となる。

なお、上述した全ての実施の形態で説明した各ステップの順序は、上記の通りでなくとも、同じ効果が得られる場合、その順序は問わない。

また、上記各実施の形態で説明した抽出ネットデータベース１４、抵抗素子名データベース１６、抽出ネット数保持部３２などの記述は、各図に示す通りでなくとも、同じ効果が得られる場合、その表記方法は問わない。

さらに、上記各実施の形態においては、ネットリストに挿入される抵抗素子の抵抗値を１００Ｔとしているが（図５（ｃ）等参照）、他の回路の動作に支障をきたさない程度の高抵抗（数ＧＯｈｍ〜数百ＴＯｈｍ程度）であれば、この値によらない。

さらに、上記各実施の形態では、ネットリスト変換装置、あるいは静止状態貫通電流検出装置として説明したが、上記装置によるネットリスト変換処理、あるいは静止状態貫通電流検出処理をコンピュータにより自動的に行わせるプログラムを生成し、上記検出対象回路に対して、コンピュータで自動的に、ネットリスト変換処理、あるいは静止状態貫通電流検出処理を行うようにしてもよい。

本発明のネットリスト変換装置及び静止状態貫通電流検出装置は、低消費電力のシステム開発を容易にし、携帯端末の長時間駆動、省エネルギーを実現させるのに有用である。

図１は、本発明の実施の形態１におけるネットリスト変換装置の構成を示す図である。 図２は、本発明の実施の形態１のネットリスト変換装置によるネットリスト変換処理の一連の流れを示す図である。 図３は、本発明の実施の形態１のネットリスト変換装置によるネットリスト変換処理の、ネット抽出処理の詳細な流れを示す図である。 図４は、本発明の実施の形態１のネットリスト変換装置によるネットリスト変換処理の、抵抗挿入処理の詳細な流れを示す図である。 図５（ａ）は、本発明の実施の形態１のネットリスト変換装置によりネットリスト変換処理される対象回路のネットリストを示す図である。 図５（ｂ）は、本発明の実施の形態１にかかるネットリスト変換装置のネット抽出部により抽出される抽出ネットデータベースと抵抗素子名データベースとを示す図である。 図５（ｃ）は、本発明の実施の形態１にかかるネットリスト変換装置によりネットリスト変換処理した変換後ネットリストと、変換処理後における抵抗素子名データベースとを示す図である。 図６は、本発明の実施の形態１にかかるネットリスト変換装置によりネットリスト変換処理した変換後ネットリストの回路図である。 図７は、本発明の実施の形態２にかかるネットリスト変換装置の構成を示す図である。 図８は、本発明の実施の形態２のネットリスト変換装置によるネットリスト変換処理の一連の流れを示す図である。 図９は、本発明の実施の形態２のネットリスト変換装置によるネットリスト変換処理の、重複ネット削除処理の詳細な流れを示す図である。 図１０（ａ）は、本発明の実施の形態２にかかるネットリスト変換装置のネット抽出部により抽出される抽出ネットデータベースと抵抗素子名データベースを示す図である。 図１０（ｂ）は、本発明の実施の形態２にかかるネットリスト変換装置の重複ネット削除部により処理された後の抽出ネットデータベースを示す図である。 図１０（ｃ）は、本発明の実施の形態２にかかるネットリスト変換装置によりネットリスト変換処理した変換後ネットリストと、変換処理後における抵抗素子名データベースとを示す図である。 図１１は、本発明の実施の形態２にかかるネットリスト変換装置によりネットリスト変換処理した変換後ネットリストの回路図である。 図１２は、本発明の実施の形態３にかかるネットリスト変換装置の構成を示す図である。 図１３は、本発明の実施の形態３のネットリスト変換装置によるネットリスト変換処理の一連の流れを示す図である。 図１４は、本発明の実施の形態３のネットリスト変換装置によるネットリスト変換処理の、抽出ネット数カウント処理の詳細な流れを示す図である。 図１５は、本発明の実施の形態３におけるネットリスト変換装置の抽出ネット数カウント部で抽出される、抽出ネット数保持部を示す図である。 図１６は、本発明の実施の形態４におけるネットリスト変換装置の構成を示す図である。 図１７は、本発明の実施の形態４のネットリスト変換装置によるネットリスト変換処理の一連の流れを示す図である。 図１８は、本発明の実施の形態４のネットリスト変換装置によるネットリスト変換処理の、トランジスタ置換え処理の詳細な流れを示す図である。 図１９は、本発明の実施の形態４のネットリスト変換装置によるネットリスト変換処理の、サブサーキット追加処理の詳細な流れを示す図である。 図２０は、本発明の実施の形態４にかかるネットリスト変換装置によりネットリスト変換処理した変換後ネットリストと、変換処理後の置換えトランジスタ数保持部とを示す図である。 図２１は、本発明の実施の形態４にかかるネットリスト変換装置によりネットリスト変換処理した変換後ネットリストの回路図である。 図２２は、本発明の実施の形態５にかかるネットリスト変換装置の構成を示す図である。 図２３は、本発明の実施の形態５のネットリスト変換装置によるネットリスト変換処理の一連の流れを示す図である。 図２４は、本発明の実施の形態５のネットリスト変換装置によるネットリスト変換処理の、第２ネット抽出処理の詳細な流れを示す図である。 図２５は、本発明の実施の形態５のネットリスト変換装置によるネットリスト変換処理の、抵抗挿入処理の詳細な流れを示す図である。 図２６（ａ）は、本発明の実施の形態５のネットリスト変換装置によりネットリスト変換処理される対象回路のネットリストを示す図である。 図２６（ｂ）は、本発明の実施の形態５にかかるネットリスト変換装置の第１ネット抽出部により抽出される抽出ネットデータベースと抵抗素子名データベースとを示す図である。 図２６（ｃ）は、本発明の実施の形態５にかかるネットリスト変換装置のサブサーキットデータベース、及び第２ネット抽出部により抽出される抽出ネットデータベースを示す図である。 図２６（ｄ）は、本発明の実施の形態５にかかるネットリスト変換装置の重複ネット削除部により処理された後の抽出ネットデータベースを示す図である。 図２６（ｅ）は、本発明の実施の形態５にかかるネットリスト変換装置の抽出ネット数保持部を示す図である。 図２６（ｆ）は、本発明の実施の形態５にかかるネットリスト変換装置によりネットリスト変換処理した変換後ネットリストと、変換処理後における抵抗素子名データベースとを示す図である。 図２７は、本発明の実施の形態６にかかる静止状態貫通電流検出装置の構成を示す図である。 図２８は、本発明の実施の形態６の静止状態貫通電流検出装置による静止状態貫通電流検出処理の一連の流れを示す図である。 図２９は、本発明の実施の形態６の静止状態貫通電流検出装置による静止状態貫通電流検出処理の、トランジスタ検索処理の詳細な流れを示す図である。 図３０は、本発明の実施の形態７にかかる静止状態貫通電流検出装置の構成を示す図である。 図３１は、本発明の実施の形態７の静止状態貫通電流検出装置による静止状態貫通電流検出処理の一連の流れを示す図である。 図３２は、本発明の実施の形態７の静止状態貫通電流検出装置による静止状態貫通電流検出処理の、全貫通電流算出処理の詳細な流れを示す図である。 図３３は、本発明の実施の形態８にかかる静止状態貫通電流検出装置の構成を示す図である。 図３４は、本発明の実施の形態８の静止状態貫通電流検出装置による静止状態貫通電流検出処理の一連の流れを示す図である。 図３５は、本発明の実施の形態８の静止状態貫通電流検出装置による静止状態貫通電流検出処理の、｜ＩＤＳ｜ヒストグラム作成処理の詳細な流れを示す図である。 図３６（ａ）は、本発明の実施の形態８における静止状態貫通電流検出装置の、｜ＩＤＳ｜ヒストグラム作成部によって得られるトランジスタ｜ＩＤＳ｜データベースを示す図である。 図３６（ｂ）は、本発明の実施の形態８における静止状態貫通電流検出装置の、｜ＩＤＳ｜ヒストグラム作成部によって得られるトランジスタ｜ＩＤＳ｜データベースにより得られるヒストグラムを示す図である。 図３７（ａ）は、本発明を説明するための回路例である。 図３７（ｂ）は、本発明を説明するための回路例である。 図３８は、従来の課題を説明するための回路例である。

Claims (39)

1. 静止状態時の貫通電流の検出対象となるネットリストを指定するネットリスト指定ステップと、
   上記検出対象ネットリストから、ＭＯＳトランジスタのゲート端子に接続されているネットを抽出し、該抽出したネットを、閾値の異なる上記ＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持するネット抽出ステップと、
   上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記抽出されたＭＯＳトランジスタのゲート端子に接続されているネットと該ＭＯＳトランジスタの閾値毎に決められた電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記抽出されたＭＯＳトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入する抵抗挿入ステップと、を含む、
   ことを特徴とするネットリスト変換方法。
2. 請求項１に記載のネットリスト変換方法において、
   上記ネット抽出ステップは、上記検出対象ネットリスト内のＭＯＳトランジスタを検出するＭＯＳトランジスタ検出ステップと、
   上記検出したＭＯＳトランジスタのゲート端子に接続されているネットを検出し、該検出されたネットを上記抽出ネットデータベースに保持するネット検出ステップと、
   上記検出対象ネットリスト内の抵抗素子を検出し、該検出された抵抗素子の抵抗素子名を抵抗素子名データベースに保持する抵抗素子検出ステップと、を含む、
   ことを特徴とするネットリスト変換方法。
3. 請求項２に記載のネットリスト変換方法において、
   上記ＭＯＳトランジスタ検出ステップは、上記検出対象ネットリスト内に含まれる各行の先頭文字が“Ｍ”であるか否かを検出し、該行の先頭文字が“Ｍ”であれば、該行はＭＯＳトランジスタに関し記載するものであると判定する、
   ことを特徴とするネットリスト変換方法。
4. 請求項２に記載のネットリスト変換方法において、
   上記ネット検出ステップは、上記ＭＯＳトランジスタ検出ステップにより上記ＭＯＳトランジスタに関する記載であると判定された行から、該ＭＯＳトランジスタのゲート端子に接続されているネットを検出し、
   上記行の第６文字列のＭＯＳトランジスタのモデル名より、上記ＭＯＳトランジスタの閾値を判定し、
   上記ＭＯＳトランジスタの閾値毎に設けた抽出ネットデータベースの、対応する閾値のデータベースに、上記ＭＯＳトランジスタのゲート端子に接続されているネットを保持する、
   ことを特徴とするネットリスト変換方法。
5. 請求項２に記載のネットリスト変換方法において、
   上記抵抗素子検出ステップは、上記検出対象ネットリスト内に含まれる各行の先頭文字が“Ｒ”であるか否かを検出し、該行の先頭文字が“Ｒ”であれば、該行は抵抗素子に関し記載するものであると判定し、
   上記抵抗素子に関し記載するものであると判定された行の第１文字列を、上記抵抗素子の抵抗素子名として抽出し、
   該抽出した上記抵抗素子の抵抗素子名を、上記抵抗素子名データベースに保持する、
   ことを特徴とするネットリスト変換方法。
6. 請求項１に記載のネットリスト変換方法において、
   上記抵抗挿入ステップは、上記抵抗素子名データベースを検索して、唯一の抵抗素子名であるものとなる新たな抵抗素子名を作成し、
   上記作成された新たな抵抗素子名の抵抗素子を、上記閾値の異なるＭＯＳトランジスタ毎に設けた各抽出ネットデータベースに保持されているネットと該ＭＯＳトランジスタの閾値毎に決められた電源との間、及び該保持されているネットと基準電位との間を結ぶように、ネットリストに追加し、
   該追加した上記抵抗素子の上記抵抗素子名を、上記抵抗素子名データベースに追加する、
   ことを特徴とするネットリスト変換方法。
7. 請求項１に記載のネットリスト変換方法において、
   上記ネット抽出ステップにより抽出され、上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持されたネットのうち、該各抽出ネットデータベース内で重複しているネットを削除する重複ネット削除ステップを含み、
   上記抵抗挿入ステップは、上記重複ネット削除ステップにより重複しているネットが削除された上記抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記ＭＯＳトランジスタのゲート端子に接続されているネットと該ＭＯＳトランジスタの閾値毎に決められた電源との間、及び上記ネットと基準電位との間のそれぞれに、上記抵抗素子を挿入するものである、
   ことを特徴とするネットリスト変換方法。
8. 請求項７に記載のネットリスト変換方法において、
   上記重複ネット削除ステップは、上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースを読み込み、
   該読み込んだ抽出ネットデータベース内に格納されているネットを辞書順に並び替え、
   該並び替えた抽出ネットデータベース内を先頭より検索し、検索対象のネットと等しいネットを削除する、
   ことを特徴とするネットリスト変換方法。
9. 請求項１に記載のネットリスト変換方法において、
   上記閾値の異なるＭＯＳトランジスタ毎に設けた上記抽出ネットデータベースを読み込み、該抽出ネットデータベース毎に、上記抽出ネットデータベース内に含まれるネット数をカウントするネット数カウントステップを含む、
   ことを特徴とするネットリスト変換方法。
10. 静止状態時の貫通電流の検出対象となるネットリストを指定するネットリスト指定ステップと、
    上記検出対象ネットリスト内のＭＯＳトランジスタを、該ＭＯＳトランジスタの閾値及び種類に応じたサブサーキットに置き換えるサブサーキット置換えステップと、
    上記検出対象ネットリストに、上記置き換えたサブサーキットのサブサーキット情報を追加するサブサーキット追加ステップと、を含み、
    上記サブサーキット情報は、上記サブサーキットに置き換えられたＭＯＳトランジスタの閾値及び種類に応じたＭＯＳトランジスタと、該ＭＯＳトランジスタのゲート端子と該ＭＯＳトランジスタの閾値に応じた電源との間、及び該ＭＯＳトランジスタのゲート端子と基準電圧との間にそれぞれ挿入される、該ＭＯＳトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子と、を含むものである、
    ことを特徴とするネットリスト変換方法。
11. 請求項１０に記載のネットリスト変換方法において、
    上記サブサーキット置換えステップにより、上記ＭＯＳトランジスタの閾値及び種類に応じたサブサーキットに置き換えられたＭＯＳトランジスタの数をカウントする置換えトランジスタ数カウントステップを含む、
    ことを特徴とするネットリスト変換方法。
12. 請求項１０に記載のネットリスト変換方法において、
    上記サブサーキット置換えステップは、上記検出対象ネットリスト内のＭＯＳトランジスタを検出し、
    該検出したＭＯＳトランジスタに関して記載されている行の第６文字列のＭＯＳトランジスタのモデル名より、該ＭＯＳトランジスタの閾値及び種類を判定し、
    上記検出したＭＯＳトランジスタの記載を、該ＭＯＳトランジスタの閾値及び種類に応じたサブサーキットに置換え、
    該置き換えたサブサーキットの行の第１文字列の先頭に“Ｘ”を追加すると共に、該行に、上記サブサーキットに置き換える前の上記ＭＯＳトランジスタの記載の第２、第３、第４、第５文字列の、“ドレイン端子”、“ゲート端子”、“ソース端子”、“バルク端子”からなる接続情報、及び“Ｗ：チャネル幅”、“Ｌ：チャネル長”、“Ｍ：マルチプライヤ”からなるパラメータ情報を記載する、
    ことを特徴とするネットリスト変換方法。
13. 静止状態時の貫通電流の検出対象となるネットリストを指定するネットリスト指定ステップと、
    上記検出対象ネットリストから、ＭＯＳトランジスタのゲート端子に接続されているネットを抽出し、該抽出したネットを、閾値の異なる上記ＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持する第１ネット抽出ステップと、
    上記検出対象ネットリストから、サブサーキットの入力端子に接続されているネットを抽出し、該抽出したネットを、上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持する第２ネット抽出ステップと、
    上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記第１ネット抽出ステップ及び第２ネット抽出ステップにおいて抽出されたネットと電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記ＭＯＳトランジスタ、あるいは上記サブサーキット以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入する抵抗挿入ステップと、を含む、
    ことを特徴とするネットリスト変換方法。
14. 請求項１３に記載のネットリスト変換方法において、
    上記第２ネット抽出ステップは、上記検出対象ネットリスト内に含まれる各行の先頭文字が“Ｘ”であるか否かを検出し、該行の先頭文字が“Ｘ”であれば、該行はサブサーキットに関し記載するものであると判定する、
    ことを特徴とするネットリスト変換方法。
15. 請求項１３に記載のネットリスト変換方法において、
    上記第１ネット抽出ステップ、及び第２ネット抽出ステップにより抽出され、上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持されたネットのうち、該各抽出ネットデータベース内で重複しているネットを削除する重複ネット削除ステップを含み、
    上記抵抗挿入ステップは、上記重複ネット削除ステップにより重複しているネットが削除された抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記第１ネット抽出ステップ及び第２ネット抽出ステップにおいて抽出されたネットと電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記抵抗素子を挿入するものである、
    ことを特徴とするネットリスト変換方法。
16. 請求項１５に記載のネットリスト変換方法において、
    上記閾値の異なるＭＯＳトランジスタ毎に設けた上記抽出ネットデータベースを読み込み、該各抽出ネットデータベース毎に、上記抽出ネットデータベース内に含まれるネットの数をカウントするネット数カウントステップを含む、
    ことを特徴とするネットリスト変換方法。
17. 請求項１３に記載のネットリスト変換方法において、
    上記第２ネット抽出ステップにより抽出されたサブサーキットと、特定のサブサーキットが登録されているサブサーキットデータベースとを比較する比較ステップを含み、
    上記抵抗挿入ステップは、上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記第１ネット抽出ステップにおいて抽出されたネットと電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記ＭＯＳトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入すると共に、
    上記検出対象ネットリスト内の、上記第２ネット抽出ステップにより抽出されたサブサーキットのうち、上記比較ステップにおいて上記サブサーキットデータベースに登録されていると判定されたサブサーキットに含まれるネット以外のネットと電源との間、及び該ネットと基準電圧との間のそれぞれに、上記サブサーキット以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入する、
    ことを特徴とするネットリスト変換方法。
18. 静止状態時の貫通電流の検出対象となるネットリストを指定するネットリスト指定部と、
    上記検出対象ネットリストから、ＭＯＳトランジスタのゲート端子に接続されているネットを抽出し、該抽出したネットを、閾値の異なる上記ＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持するネット抽出部と、
    上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記抽出されたＭＯＳトランジスタのゲート端子に接続されているネットと該ＭＯＳトランジスタの閾値毎に決められた電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記抽出されたＭＯＳトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入する抵抗挿入部と、を備える、
    ことを特徴とするネットリスト変換装置。
19. 請求項１８に記載のネットリスト変換装置において、
    上記ネット抽出部により抽出され、上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持されたネットのうち、該各抽出ネットデータベース内で重複しているネットを削除する重複ネット削除部を備え、
    上記抵抗挿入部は、上記重複ネット削除部により重複しているネットが削除された抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記ＭＯＳトランジスタのゲート端子に接続されているネットと該ＭＯＳトランジスタの閾値毎に決められた電源との間、及び上記ネットと基準電位との間のそれぞれに、上記抵抗素子を挿入する、
    ことを特徴とするネットリスト変換装置。
20. 請求項１８に記載のネットリスト変換装置において、
    上記閾値の異なるＭＯＳトランジスタ毎に設けた上記抽出ネットデータベースを読み込み、該抽出ネットデータベース毎に、上記抽出ネットデータベース内に含まれるネットの数をカウントするネット数カウント部を備える、
    ことを特徴とするネットリスト変換装置。
21. 静止状態時の貫通電流の検出対象となるネットリストを指定するネットリスト指定部と、
    上記検出対象ネットリスト内のＭＯＳトランジスタを、該ＭＯＳトランジスタの閾値及び種類に応じたサブサーキットに置き換えるサブサーキット置換え部と、
    上記検出対象ネットリストに、上記置き換えたサブサーキットのサブサーキット情報を追加するサブサーキット追加部と、を備え、
    上記サブサーキット情報は、上記サブサーキットに置き換えられたＭＯＳトランジスタの閾値及び種類に応じたＭＯＳトランジスタと、該ＭＯＳトランジスタのゲート端子と該ＭＯＳトランジスタの閾値に応じた電源との間、及び該ＭＯＳトランジスタのゲート端子と基準電圧との間のそれぞれに挿入される、該ＭＯＳトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子と、を含むものである、
    ことを特徴とするネットリスト変換装置。
22. 請求項２１に記載のネットリスト変換装置において、
    上記サブサーキット置換え部により、上記ＭＯＳトランジスタの閾値及び種類に応じたサブサーキットに置き換えられたＭＯＳトランジスタの数をカウントする置換えトランジスタ数カウント部を備える、
    ことを特徴とするネットリスト変換装置。
23. 静止状態時の貫通電流の検出対象となるネットリストを指定するネットリスト指定部と、
    上記検出対象ネットリストから、ＭＯＳトランジスタのゲート端子に接続されているネットを抽出し、該抽出したネットを、閾値の異なる上記ＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持する第１ネット抽出部と、
    上記検出対象ネットリストから、サブサーキットの入力端子に接続されているネットを抽出し、該抽出したネットを、上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持する第２ネット抽出部と、
    上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記第１ネット抽出部及び第２ネット抽出部において抽出されたネットと電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記ＭＯＳトランジスタ、あるいは上記サブサーキット以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入する抵抗挿入部と、を備える、
    ことを特徴とするネットリスト変換装置。
24. 請求項２３に記載のネットリスト変換装置において、
    上記第１ネット抽出部、及び第２ネット抽出部により抽出され、上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持されたネットのうち、該各抽出ネットデータベース内で重複しているネットを削除する重複ネット削除部を備え、
    上記抵抗挿入部は、上記重複ネット削除部により重複しているネットが削除された抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記第１ネット抽出部及び第２ネット抽出部において抽出されたネットと電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記抵抗素子を挿入する、
    ことを特徴とするネットリスト変換装置。
25. 請求項２３に記載のネットリスト変換装置において、
    上記閾値の異なるＭＯＳトランジスタ毎に設けた上記抽出ネットデータベースを読み込み、該抽出ネットデータベース毎に、上記抽出ネットデータベース内に含まれるネットの数をカウントするネット数カウント部を備える、
    ことを特徴とするネットリスト変換装置。
26. 静止状態時の貫通電流の検出対象となるネットリストを、請求項１、請求項１０、または請求項１３のいずれかに記載のネットリスト変換方法で、ネットリスト変換するネットリスト変換ステップと、
    上記ネットリスト変換ステップにより得られる変換後ネットリストに対して直流解析を施し、直流解析結果を得る直流解析ステップと、
    上記直流解析ステップにより得られた直流解析結果を元に、上記検出対象ネットリスト内の、貫通電流が発生する可能性のあるＭＯＳトランジスタを検索するトランジスタ検索ステップと、を含む、
    ことを特徴とする静止状態貫通電流検出方法。
27. 請求項２６に記載の静止状態貫通電流検出方法において、
    上記トランジスタ検索ステップは、上記直流解析結果を元に、該検出対象ネットリスト内のＭＯＳトランジスタに流れる電流｜Ｉｄｓ｜が、予め設定した電流閾値Ｉｔｈを超えるか否かを判定し、
    上記電流｜Ｉｄｓ｜が上記電流閾値Ｉｔｈを超えるＭＯＳトランジスタを電流貫通ＭＯＳトランジスタとして、電流貫通ＭＯＳトランジスタデータベースに保持する、
    ことを特徴とする静止状態貫通電流検出方法。
28. 静止状態時の貫通電流の検出対象となるネットリストを、請求項９、請求項１１、または請求項１６のいずれかに記載のネットリスト変換方法で、ネットリスト変換するネットリスト変換ステップと、
    上記ネットリスト変換ステップにより得られる変換後ネットリストに対して直流解析を施し、直流解析結果を得る直流解析ステップと、
    上記直流解析ステップにより得られた直流解析結果を元に、上記検出対象ネットリスト内の、貫通電流が発生する可能性のあるＭＯＳトランジスタを検索するトランジスタ検索ステップと、
    上記検出対象ネットリストの全貫通電流を算出する全貫通電流算出ステップと、を含む、
    ことを特徴とする静止状態貫通電流検出方法。
29. 請求項２８に記載の静止状態貫通電流検出方法において、
    上記全貫通電流算出ステップは、上記直流解析結果、及び抽出ネットデータベース内に含まれるネットの数、もしくはサブサーキットに置き換えられたＭＯＳトランジスタの数を元に、上記ＭＯＳトランジスタの閾値毎に決められた電源、及び基準電位間に流れる電流から、（抽出ネット数＊（（電源電圧−基準電位）／（挿入抵抗値＊２））、もしくは、（置き換えトランジスタ数＊（（電源電圧−基準電位）／（挿入抵抗値＊２））を減算するものである、
    ことを特徴とする静止状態貫通電流検出方法。
30. 静止状態時の貫通電流の検出対象となるネットリストを、請求項１、請求項１０、または請求項１３のいずれかに記載のネットリスト変換方法で、ネットリスト変換するネットリスト変換ステップと、
    上記ネットリスト変換ステップにより得られる変換後ネットリストに対して直流解析を施し、得られた直流解析結果を元に、該検出対象ネットリスト内のＭＯＳトランジスタの貫通電流｜Ｉｄｓ｜に関するヒストグラムを作成するヒストグラム作成ステップと、を含む、
    ことを特徴とする静止状態貫通電流検出方法。
31. 静止状態時の貫通電流の検出対象となるネットリストを、請求項１８、請求項２１、または請求項２３のいずれかに記載のネットリスト変換装置によりネットリスト変換するネットリスト変換部と、
    上記ネットリスト変換部で得られる変換後ネットリストに対して直流解析を施し、直流解析結果を得る直流解析部と、
    上記直流解析部で得られた直流解析結果を元に、上記検出対象ネットリスト内の、貫通電流が発生する可能性のあるＭＯＳトランジスタを検索するトランジスタ検索部と、を備える、
    ことを特徴とする静止状態貫通電流検出装置。
32. 静止状態時の貫通電流の検出対象となるネットリストを、請求項２０、請求項２２、または請求項２５のいずれかに記載のネットリスト変換装置によりネットリスト変換するネットリスト変換部と、
    上記ネットリスト変換部で得られる変換後ネットリストに対して直流解析を施
    し、直流解析結果を得る直流解析部と、
    上記直流解析部で得られた直流解析結果を元に、上記検出対象ネットリスト内の、貫通電流が発生する可能性のあるＭＯＳトランジスタを検索するトランジスタ検索部と、
    上記検出対象ネットリストの全貫通電流を算出する全貫通電流算出部と、を備える、
    ことを特徴とする静止状態貫通電流検出装置。
33. 静止状態時の貫通電流の検出対象となるネットリストを、請求項１８、請求項２１、または請求項２３のいずれかに記載のネットリスト変換装置によりネットリスト変換するネットリスト変換部と、
    上記ネットリスト変換部で得られる変換後ネットリストに対して直流解析を施し、得られた直流解析結果を元に、該検出対象ネットリスト内のＭＯＳトランジスタの貫通電流｜Ｉｄｓ｜に関するヒストグラムを作成するヒストグラム作成部と、を備える、
    ことを特徴とする静止状態貫通電流検出装置。
34. コンピュータに、静止状態時の貫通電流の検出対象となるネットリストに対してネットリスト変換処理を実行させるためのネットリスト変換プログラムであって、
    上記ネットリスト変換プログラムは、
    上記検出対象ネットリストを指定するネットリスト指定ステップと、
    上記検出対象ネットリストから、ＭＯＳトランジスタのゲート端子に接続されているネットを抽出し、該抽出したネットを、閾値の異なる上記ＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持するネット抽出ステップと、
    上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記抽出されたＭＯＳトランジスタのゲート端子に接続されているネットと該ＭＯＳトランジスタの閾値毎に決められた電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記抽出されたＭＯＳトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入する抵抗挿入ステップと、を含む、
    ことを特徴とするプログラム。
35. コンピュータに、静止状態時の貫通電流の検出対象となるネットリストに対してネットリスト変換処理を実行させるためのネットリスト変換プログラムであって、
    上記ネットリスト変換プログラムは、
    上記検出対象ネットリストを指定するネットリスト指定ステップと、
    上記検出対象ネットリスト内のＭＯＳトランジスタを、該ＭＯＳトランジスタの閾値及び種類に応じたサブサーキットに置き換えるサブサーキット置換えステップと、
    上記検出対象ネットリストに、上記置き換えたサブサーキットのサブサーキット情報を追加するサブサーキット追加ステップと、を含むものであり、
    上記サブサーキット情報は、上記サブサーキットに置き換えられたＭＯＳトランジスタの閾値及び種類に応じたＭＯＳトランジスタと、該ＭＯＳトランジスタのゲート端子と該ＭＯＳトランジスタの閾値に応じた電源との間、及び該ＭＯＳトランジスタのゲート端子と基準電圧との間のそれぞれに挿入される、該ＭＯＳトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子と、を含む、
    ことを特徴とするプログラム。
36. コンピュータに、静止状態時の貫通電流の検出対象となるネットリストに対してネットリスト変換処理を実行させるためのネットリスト変換プログラムであって、
    上記ネットリスト変換プログラムは、
    上記検出対象ネットリストを指定するネットリスト指定ステップと、
    上記検出対象ネットリストから、ＭＯＳトランジスタのゲート端子に接続されているネットを抽出し、該抽出したネットを、閾値の異なる上記ＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持する第１ネット抽出ステップと、
    上記検出対象ネットリストから、サブサーキットの入力端子に接続されているネットを抽出し、該抽出したネットを、上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースに保持する第２ネット抽出ステップと、
    上記閾値の異なるＭＯＳトランジスタ毎に設けた抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記第１ネット抽出ステップ及び第２ネット抽出ステップにおいて抽出されたネットと電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記ＭＯＳトランジスタ、あるいは上記サブサーキット以外の回路の動作に支障をきたさない高い抵抗値をもつ抵抗素子を挿入する抵抗挿入ステップと、を含む、
    ことを特徴とするプログラム。
37. コンピュータに、静止状態時の貫通電流の検出対象となるネットリストに対して静止状態貫通電流検出処理を実行させるための静止状態貫通電流検出プログラムであって、
    上記静止状態貫通電流検出プログラムは、
    上記検出対象ネットリストを、請求項１、請求項１０、または請求項１３のいずれかに記載のネットリスト変換方法で、ネットリスト変換するネットリスト変換ステップと、
    上記ネットリスト変換ステップにより得られる変換後ネットリストに対して直流解析を施し、直流解析結果を得る直流解析ステップと、
    上記直流解析ステップにより得られた直流解析結果を元に、上記検出対象ネットリスト内の、貫通電流が発生する可能性のあるＭＯＳトランジスタを検索するトランジスタ検索ステップと、を含む、
    ことを特徴とするプログラム。
38. コンピュータに、静止状態時の貫通電流の検出対象となるネットリストに対して静止状態貫通電流検出処理を実行させるための静止状態貫通電流検出プログラムであって、
    上記静止状態貫通電流検出プログラムは、
    上記検出対象ネットリストを、請求項９、請求項１１、または請求項１６のいずれかに記載のネットリスト変換方法で、ネットリスト変換するネットリスト変換ステップと、
    上記ネットリスト変換ステップにより得られる変換後ネットリストに対して直流解析を施し、直流解析結果を得る直流解析ステップと、
    上記直流解析ステップにより得られた直流解析結果を元に、上記検出対象ネットリスト内の、貫通電流が発生する可能性のあるＭＯＳトランジスタを検索するトランジスタ検索ステップと、
    上記検出対象ネットリストの全貫通電流を算出する全貫通電流算出ステップと、を含む、
    ことを特徴とするプログラム。
39. コンピュータに、静止状態時の貫通電流の検出対象となるネットリストに対して静止状態貫通電流検出処理を実行させるための静止状態貫通電流検出プログラムであって、
    上記静止状態貫通電流検出プログラムは、
    上記検出対象ネットリストを、請求項１、請求項１０、または請求項１３のいずれかに記載のネットリスト変換方法で、ネットリスト変換するネットリスト変換ステップと、
    上記ネットリスト変換ステップにより得られる変換後ネットリストに対して直流解析を施し、得られた直流解析結果を元に、該検出対象ネットリスト内のＭＯＳトランジスタの貫通電流｜Ｉｄｓ｜に関するヒストグラムを作成するヒストグラム作成ステップと、を含む、
    ことを特徴とするプログラム。

Images