JP3296320B2 - ゲート遅延計算装置、及びゲート遅延計算プログラムを記録した記録媒体 - Google Patents
ゲート遅延計算装置、及びゲート遅延計算プログラムを記録した記録媒体Info
- Publication number
- JP3296320B2 JP3296320B2 JP05797199A JP5797199A JP3296320B2 JP 3296320 B2 JP3296320 B2 JP 3296320B2 JP 05797199 A JP05797199 A JP 05797199A JP 5797199 A JP5797199 A JP 5797199A JP 3296320 B2 JP3296320 B2 JP 3296320B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- delay
- wiring
- output stage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
の論理シミュレーションにおけるゲート遅延の計算方法
および計算装置に係り、特に、CMOS回路のゲート遅
延算出に好適なゲート遅延計算装置、及びゲート遅延計
算プログラムを記録したコンピュータ読み取り可能な記
録媒体に関するものである。
プロセッサ等のCMOSディジタル回路は、回路規模が
非常に大きく、トランジスタレベルでの回路動作の検
証、例えばSPICEを用いた回路シミュレーションで
は時間がかかりすぎ、回路全体のシミュレーションを行
うことはほとんど不可能である。
ョン手法は、回路内で使用されている各ゲートやフリッ
プフロップ等の論理ブロックレベルに遅延情報をもた
せ、波形パタンを入力することにより論理的なシミュレ
ーションを行う方法である。この方法は、トランジスタ
レベルも回路シミュレーションに比べ、実行時間の高速
化が容易であり、さらに大規模回路にも容易に適用でき
るという長所がある。しかしながら、遅延の解析精度は
低下してしまうという欠点があり、この遅延解析精度を
いかに向上するかが大きな問題となっている。そこで、
次に示すように種々の技術が提案されている。
容量・配線容量計算モジュール、立ち上り・立ち下り時
間計算モジュール等を設けることにより、論理シミュレ
ーターは従来のままにしておき、その前処理として遅延
時間の計算精度を向上するようにした伝達遅延時間計算
方法が記載されている。負荷容量・配線容量計算モジュ
ールは、解析対象回路の接続情報と配線容量のデータ及
び遅延時間計算ライブラリとに基づいて、各ゲ−トの出
力端子に接続される負荷容量を計算する。立ち上り・立
ち下り時間計算モジュールは、負荷容量の計算結果とラ
イブラリとに基づいて各出力端子の出力信号の立ち上り
・立ち下り時間を計算する。遅延時間計算モジュール
は、負荷容量の計算結果と立ち上り・立ち下り時間の計
算結果とライブラリとに基づいて、各ゲ−トの遅延時間
(伝達遅延時間)を入力される波形の立ち上り・立ち下
り時間を考慮して算出する。このように、出力端子に接
続される負荷容量と入力される波形の立ち上り・立ち下
り時間の2つのパラメータから伝達遅延時間の計算を行
なうことによって、高精度の計算結果が得られる。遅延
時間の計算時に、負荷容量と波形の立ち上り・立ち下り
時間とを考慮しているので、論理シミュレーターでの処
理は従来と同じでよく、論理シミュレーションの処理時
間は従来のままであり、短時間に処理できる。
抵抗、容量回路網を集中定数の出力電荷容量に置換でき
る計算工程を含むことにより、配線抵抗、配線容量を動
的に考慮し高精度の容量計算を可能にする出力負荷容量
計算方法が記載されている。回路シミュレータモジュー
ルは、ゲ−ト回路ネット情報と出力負荷容量算出指示フ
ァイルとに基づいて、過渡解析シミュレーションを行な
い、各時刻における各ノードの電圧値、電流値情報を格
納した過渡解析結果ファイルを出力する。配線遅延計算
モジュールは、過渡解析結果ファイルと出力負荷容量算
出指示ファイルとに基づいて、ゲート出力端子に相当す
るノードの閾値電圧到達時刻を算出し、閾値電圧到達時
刻情報を出力する。この閾値電圧到達時刻情報と各ファ
イルとに基づいて出力負荷算出モジュールは、時刻積分
法で閾値電圧到達時刻までに放電した電荷量を計算し、
求めた電荷量と電源電圧値とから出力負荷容量を算出す
る。この計算工程は、配線抵抗、容量回路網を集中定数
の出力負荷容量に置換できる。
回路のタイミングシミュレーションを効率良く且つ精度
良く行うことができるようにセルの遅延パラメ−タをキ
ヤラクタライズする方法が記載されている。入力信号の
変化開始時から出力信号の変化開始時までの第1の遅延
時間と入力信号の変化開始時から出力信号の変化終了時
までの第2の遅延時間とをそれぞれ、遅延モデル式によ
って表現しておく。回路シミュレーションにおいて第1
及び第2の遅延時間を算出し、係数フィッティングにお
いて第1及び第2の遅延モデル式の各係数を求め、各セ
ルの遅延パラメ−タとする。セルの内部遅延時間及び出
力信号波形は第1及び第2の遅延時間の簡単な一次式に
よって表すことができるので、集積回路のタイミングシ
ミュレーションにおいて、セルの内部遅延時間及び出力
信号波形は遅延パラメ−タと第1及び第2の遅延モデル
式とによって精度良く且つ簡単に求めることができる。
ルの出力信号波形や遅延時間を精度良く求めることがで
きるセルの特性推定用パラメ−タのキヤラクタライズ方
法、並びにセルの出力信号波形推定方法及びセルの遅延
時間計算方法が記載されている。セルを、入力信号波形
の傾き及び負荷容量の容量値を変数とするモデル式によ
って抵抗値が表される2つの可変抵抗、定電圧源、2つ
の内部容量からなる回路モデルに置き換える。セルに対
するシミュレーションの結果からモデル式の係数を求
め、この係数をモデル式に代入して得られた各可変抵抗
の抵抗値を表す関数をセルの特性推定用パラメータとす
る。この特性推定用パラメータを用いることにより、セ
ルの出力信号波形を入力信号波形の傾き及び負荷容量の
容量値を変数とする時間の関数として表すことができる
ので、セルの入出力間における波形伝搬の推定が可能に
なる。なお、可変抵抗に代えて可変アドミタンスを備え
た回路モデルを用いてもよい。
量を変数とした直線近似式を用いてゲート遅延算出を行
っていた。つまり、出力負荷容量=配線容量+接続して
いる入力端子容量の和とし、ゲート遅延=(予め用意さ
れた遅延ライブラリに格納された論理ゲートタイプ毎の
遅延係数)×(出力負荷容量)となっていた。
い、ゲート遅延は出力負荷容量と入力波形の鈍りの2つ
の要素が支配的になっており、またメディアディレイ
(伝搬遅延)すなわち、レイアウト後に発生する寄生素
子の配線抵抗と配線容量による配線遅延も無視できない
遅延要素として問題が大きく顕在化している。
く計算する手法として、前述の特開平1−271869
号公報に記載された伝達遅延時間計算方法がある。これ
は、ゲート遅延算出において、先の遅延要素である出力
負荷容量と入力波形鈍りの情報をもとにゲート遅延を算
出する方法であり、予め用意したゲート遅延ライブラリ
(負荷容量と入力波形鈍りの2変数で表現した2次元テ
ーブル形式ライブラリ)と遅延算出の対象となるゲート
の入力端子に印加される入力波形鈍りと出力端子の負荷
容量をもとにゲート遅延を算出する手法である。
ものであるが、問題が残されている。その問題は、負荷
容量を出力端子が接続しているネットの配線容量と端子
容量の総和としたスタティックなものとしている点であ
る。プロセスの微細化により、トランジスタ素子等を接
続する配線の幅はますます細くなっており、必然的に配
線の抵抗増大が顕在化している。このことは、配線抵抗
と配線容量による配線遅延が大きくなると同時に、出力
負荷容量の値が、配線抵抗の影響により従来のスタティ
ックな容量見積もりとは異なった値になることを意味し
ている。
図6〜図8を用いて説明する。図6〜図8は、従来のゲ
ート遅延算出手法を図式化したものである。図6(a)
に示すように、配線抵抗・配線容量(配線RC)を含む
回路接続情報は、フロアプランやレイアウト後のゲート
A001,B001,C001と配線抵抗・配線容量を
含む接続情報であり、遅延計算を行うための情報であ
る。なお、ここでは、ゲートB001のゲート遅延計算
を例にして従来のゲート遅延算出手法を説明する。
示すように、入力端子の情報である入力波形傾き(TR
F(B001))と出力端子の情報である出力端子負荷
容量(Cload(B001))と、予め用意された遅
延ライブラリとに基づいて算出する。
1))は、図7(c)に示すように、前段のゲートA0
01の出力インピーダンスZAとその配線RC情報をも
とにした回路シミュレーションまたは近似により求め
る。
001))は、ゲートB001が駆動する次段のゲート
C001の入力端子容量と、配線RC情報の容量成分
(CB1,CB2)との総和とする。あるいは、配線R
Cを考慮した実効負荷容量(“Modeling the Effective
Capacitance for the RC Interconnect of CMOS gate
s” IEEE trans. on CAD Vol.13 No.12 Dec. 1994)を採
用する場合もある。
B001とC001間の配線遅延は、先の方法と同様
に、ゲートの出力インピーダンスと配線RC,次段のゲ
ートの入力端子容量を組み合わせた線形回路網の解析に
より算出を行う。
(1)ゲートB001の遅延と(2)ゲートB001と
C001間の配線遅延との和をとることで、ゲートB0
01のゲート遅延が求められる。このような計算で得ら
れたゲートB001の遅延と配線遅延をLSIのタイミ
ング検証データとして利用する。
手法は、入力波形傾きを算出する際に前段ゲートの出力
インピーダンスの非線形性を考慮できないため、入力波
形傾きの精度低下を引き起こすことがある。また出力端
子負荷容量を、静的な容量合計値とするため、配線長が
長いと実際よりも遅延が大きくなってしまう点などの問
題がある。このように、従来手法で算出した遅延情報
は、充分な精度が得られないことがあるという欠点があ
る。
慮した実効負荷容量算出手法もあるが、このモデルは、
配線RCの伝達関数をCの一次近似としてしまうため、
配線抵抗の影響を完全に網羅することができず、配線長
が長い場合や配線RC構造によっては精度を上げること
ができない。
ト遅延を入力波形傾きと出力負荷容量を用いて算出する
訳であるが、この負荷容量のモデルに大きな問題があ
る。つまり、実際は配線RCのネットワークと次段の入
力ゲート(遅延算出の場合は、入力負荷容量で代替)
が、出力ゲートに接続しているにもかかわらず、この部
分を1次の容量のみでモデル化するため、遅延算出に大
きな誤差が発生してしまうことがある。
めなされたもので、非線形特性を有するゲートの出力イ
ンピーダンスと配線RCと一体化してシミュレーション
することで、配線RCを考慮したゲートの出力負荷遅延
成分と配線遅延成分とを高精度で求めることができるゲ
ート遅延計算装置等を提供することを目的とする。
この発明に係るゲート遅延計算装置は、ゲートを出力段
と内部ゲートに分離し、出力段とこの出力段に接続され
る次段のゲートの入力側端子容量と出力段から次段のゲ
ートまでの配線抵抗ならびに配線容量(配線RC)とか
らなる出力段・配線抵抗・配線容量回路に対して回路シ
ミュレーションを施すことで出力負荷依存の遅延と配線
遅延を求めることを特徴とする。
ート遅延計算に際して、ゲートを出力段と内部ゲートに
分離し、出力段と配線RCとからなる回路として切り出
し、この回路に回路シミュレーションを施す。これによ
り、配線RCを考慮したゲートの出力負荷依存成分と配
線遅延成分とを回路シミュレータと同等の精度で求める
ことができ、従来の手法よりも高精度の遅延値を得るこ
とができる。
いる配線抵抗成分によるゲート遅延の影響を容易に表現
できるので、今後ますます高速化するLSIのタイミン
グ検証に必要な精度の遅延情報を提供できる。
ト遅延算出を行うためには、非線形性をもつゲートの出
力インピーダンスと配線RCを一体化し、その回路特性
の解析を行うことが必要条件であることに着目し、この
条件をゲートの内部の出力段ゲートと配線RC回路網を
一体化してシミュレーションを行い、その結果からゲー
トの負荷依存性遅延と配線遅延を算出している。このた
め、容易に精度の高い遅延値を求めることができる。
各手順をコンピュータに実行させるためのゲート遅延計
算プログラムは、例えば磁気記録媒体、光記録媒体等に
記録されて提供される。
付図面に基づいて説明する。
の説明図である。図1において、1はゲートおよびその
出力端子に接続するゲートの入力側端子容量と配線抵抗
・配線容量回路網からなるゲート回路ネット情報であ
る。8はゲートの出力段情報を格納した内部ゲート構成
情報である。2は出力段ゲート切り出しモジュールであ
る。この出力段ゲート切り出しモジュール2は、ゲート
回路ネット情報ファイル1に格納されているゲート回路
ネット情報と内部ゲート構成情報ファイル8に格納され
ているゲート構成情報とに基づいて出力段・配線RCネ
ット情報を生成する。生成された出力段・配線RCネッ
ト情報は、出力段・配線RCネット情報ファイル3に格
納される。この出力段・配線RCネット情報ファイル3
は、出力段ゲートと配線抵抗・配線容量回路網の情報を
格納している。
の出力段遅延計算モジュール4は、出力段・配線RCネ
ット情報ファイル3に格納されている出力段・配線RC
ネット情報に基づいて回路シミュレーションを実行す
る。5は過渡解析結果ファイルである。この過渡解析結
果ファイルには、出力段遅延計算モジュール4による回
路シミュレーションの実行結果、すなわち過渡解析結果
が格納される。
ュールである。この出力段ゲート遅延・配線遅延計算モ
ジュール6は、過渡解析結果ファイル5に格納されてい
る過渡解析結果と遅延算出指示情報ファイル9に格納さ
れている遅延算出指示情報とに基づいて出力段ゲート遅
延・配線遅延情報を生成する。出力段ゲート遅延・配線
遅延計算モジュール6によって生成された出力段ゲート
遅延・配線遅延情報は、出力段ゲート遅延・配線遅延情
報ファイル7に格納される。この出力段ゲート遅延・配
線遅延情報ファイル7には、出力段ゲート遅延・配線遅
延・波形傾き情報が格納される。遅延算出指示情報ファ
イル9には、出力段ゲート遅延計算ならびに配線遅延計
算で必要となるしきい値電圧や波形傾き算出用電圧値情
報が予め格納されている。
ュールである。この入力遅延計算・ゲート遅延計算モジ
ュール10は、ゲート回路ネット情報ファイル1に格納
されているゲート回路ネット情報と遅延ライブラリ情報
ファイル12に格納されている遅延ライブラリ情報と出
力段ゲート遅延・配線遅延情報ファイル7に格納されて
いる出力段ゲート遅延ならびに配線遅延情報をもとに、
ゲート遅延ならびに配線遅延結果情報を算出する。入力
遅延計算・ゲート遅延計算モジュール10によって算出
されたゲート遅延ならびに配線遅延結果情報は、ゲート
遅延ならびに配線遅延情報ファイル11に格納される。
遅延ライブラリ情報ファイル12には、予め用意された
出力段ゲート遅延を除く遅延値が格納されている。を格
納した遅延ライブラリ情報を格納している。
を含めたゲート間回路接続図である。ゲート遅延計算の
入力となるデータは、図2に示すようにゲートの端子間
をレイアウト後の配線抵抗と配線容量からなる回路網で
記述したネットデータである。すなわち、このネットデ
ータがゲート回路ネット情報としてゲート回路ネット情
報ファイル1に格納される。
ートで表現したゲート間回路接続図である。図3は、各
ゲートA001,B001を内部ゲート構成情報ファイ
ル8に格納されている内部ゲート構成情報に従って内部
ゲート接続レベルで表現したものである。図3に示すよ
うに、各ゲートA001,B001は、出力段であるA
0B,B0Bと、それ以外のA0A,B0Aの内部ゲー
トで構成している。
動作を示す説明図である。図4中に示した回路図の上部
分は、出力段ゲートB0B以降のネット情報を切り出し
て模式化したものである。この回路から、ゲートC00
1の入力端子容量を容量素子として切り出し、B001
の出力段ゲートB0Bをトランジスタ回路で表現したも
のが下部分の回路である。この下部分の回路の回路情報
(出力段・配線RCネット情報)が、出力段・配線RC
ネット情報ファイル3に格納される。
段・配線RCネット情報ファイル3に格納された出力段
・配線RCネット情報を入力として過渡解析シミュレー
ションを行い、各時刻における各ノードの電圧値情報な
らびに電流値情報を格納した過渡解析結果ファイル5を
出力する。この出力段遅延計算モジュール4は、SPI
CEシミュレータと同様なニュートンラプソン法や修正
節点解析法等の解析アルゴリズムを備えている。
した過渡解析結果ファイル情報5と遅延算出指示情報9
とを入力として、出力段ゲート遅延・配線遅延計算モジ
ュール6で、出力段ゲートB0Bの入力端子に相当する
ノードと出力段ゲートB0Bの出力端子に相当するノー
ドがしきい値電圧に到達する時刻を算出し、この時刻差
を出力段ゲート遅延とし、また同様の手順で出力段ゲー
トB0Bの出力端子に相当するノードと次段ゲートC0
01の入力端子に相当するノードがしきい値電圧に到達
する時刻を算出し、この時刻差を配線遅延とする。先に
求めた出力段ゲート遅延と配線遅延の総和が、図4の
(1)の出力段ゲートと配線遅延負荷依存(含む、次段
の入力容量)の遅延成分Tpd(RC)であり、この情
報と次段ゲートC001の入力端子に相当するノードの
電圧波形傾きを出力段ゲート遅延・配線遅延情報ファイ
ル7に格納する。
らびにゲート遅延の算出動作を示す説明図である。図5
中に示した回路図内の上部分は、図3に示したゲートA
001を内部ゲートであるA0A,A0Bで表現したも
のから、出力段ゲートA0BからゲートB001までの
ネット情報を切り出して模式化したものである。図5の
上部分の回路から、ゲートB001の入力端子容量を容
量素子として切り出し、さらに、A001の出力段ゲー
トA0Bをトランジスタ回路で表現したものが図5の下
部分の回路である。この下部分の回路が、ゲートA00
1に対する出力段・配線RCネット情報である。
段・配線RCネット情報ファイル3に格納されている出
力段・配線RCネット情報を入力として過渡解析シミュ
レーションを行い、各時刻における各ノードの電圧値情
報ならびに電流値情報を過渡解析結果ファイル5に格納
する。出力段遅延計算モジュール4は、SPICEシミ
ュレータと同様なニュートンラプソン法や修正節点解析
法等の解析アルゴリズムを備えている。
ジュール6は、過渡解析結果ファイル5に格納されてい
る過渡解析結果と遅延算出指示情報ファイル9に格納さ
れている遅延算出指示情報とを入力として、出力段ゲー
トA0Bの入力端子に相当するノードと出力段ゲートA
0Bの出力端子に相当するノードがしきい値電圧に到達
する時刻を算出し、この時刻差を出力段ゲート遅延と
し、また同様の手順で出力段ゲートA0Bの出力端子に
相当するノードと次段ゲートB001の入力端子に相当
するノードがしきい値電圧に到達する時刻を算出し、こ
の時刻差を配線遅延とする。この情報と次段ゲートB0
01の入力端子に相当するノードの電圧波形傾きとは、
出力段ゲート遅延・配線遅延情報ファイル7に格納され
る。
は、ゲートB001の入力端子の電圧波形傾き情報と、
予め用意された出力段ゲート遅延を除く遅延値を格納し
た遅延ライブラリ情報とをもとに、図5に示したよう
に、ゲートB001のゲート遅延(出力段を除く)であ
る(2)の前段の波形傾き依存の遅延成分Tpd(tr
f)を算出し、先に求めた(1)の出力段ゲートと配線
負荷依存(含む、次段の入力容量)の遅延成分Tpd
(RC)との和を、B001のゲート遅延として算出を
行い、ゲート遅延・配線遅延情報ファイル11に格納す
る。
ト遅延計算装置は、ゲート遅延計算に際して、ゲート内
部の出力段と配線RC(配線抵抗ならびに配線容量)と
を一体化した回路として切り出し、この一体化した回路
に回路シミュレーションを施すようにしたので、配線R
Cを考慮したゲートの出力負荷依存成分と配線遅延成分
とを回路シミュレータと同等の精度で求めることがで
き、従来の手法よりも高精度の遅延値を得ることができ
る。
いる配線抵抗成分によるゲート遅延の影響を容易に表現
できるので、今後ますます高速化するLSIのタイミン
グ検証に必要な精度の遅延情報を提供できる。
ト遅延算出を行うためには、非線形性をもつゲートの出
力インピーダンスと配線RCを一体化し、その回路特性
の解析を行うことが必要条件であることに着目し、この
条件をゲートの内部の出力段ゲートと配線RC回路網を
一体化してシミュレーションを行い、その結果からゲー
トの負荷依存性遅延と配線遅延を算出している。このた
め、容易に精度の高い遅延値を求めることができる。
ある。
ート間回路接続図である。
たゲート間回路接続図である。
説明図である。
遅延の算出動作を示す説明図である。
(その1)であり、図6(a)、図6(b)の順に手順
が進行する。
(その2)である。
(その3)であり、図8(d)、図8(e)の順に手順
が進行する。
Claims (2)
- 【請求項1】 ゲートとこのゲートの出力段に接続され
る次段のゲートの入力側端子容量と前記出力段から前記
次段のゲートまでの配線抵抗及び配線容量回路網とから
なるゲート回路のネット情報を格納したゲート回路ネッ
ト情報ファイルと、 前記出力段の回路情報を格納した内部ゲート構成情報フ
ァイルと、 前記ゲート回路ネット情報ファイルと前記内部ゲート構
成情報ファイルとに基づいて、前記ゲートを出力段と内
部ゲートに分離し、前記出力段と前記次段のゲートの入
力側端子容量と前記出力段から前記次段のゲートまでの
配線抵抗及び配線容量回路網とからなる出力段・配線抵
抗・配線容量回路のネット情報を生成する出力段ゲート
切り出しモジュールと、 前記出力段・配線抵抗・配線容量回路のネット情報に基
づいて過渡解析を行なって過渡解析結果を出力する出力
段遅延計算モジュールと、 しきい値電圧や波形傾き算出用電圧値の遅延算出指示情
報を格納した遅延算出指示情報ファイルと、 前記過渡解析結果と前記遅延算出指示情報とに基づいて
出力段ゲート遅延、配線遅延及び波形傾きを算出し、出
力段ゲート遅延・配線遅延情報ファイルを出力する出力
ゲート遅延・配線遅延計算モジュールと、出力段ゲート
遅延を除いた前記ゲートの遅延値を格納した遅延ライブ
ラリ情報 ファイルと、 前記遅延ライブラリ情報ファイルと前記出力段ゲート遅
延・配線遅延情報ファイルとに基づいてゲート遅延及び
配線遅延を算出し、ゲート遅延・配線遅延情報ファイル
を出力する入力遅延・配線遅延計算モジュール とを備えたことを特徴とするゲート遅延計算装置。 - 【請求項2】 半導体集積回路の論理シミュレーション
におけるゲート遅延計算プログラムであって、 ゲートを出力段と内部ゲートに分離する手順と、 前記出力段に接続される次段のゲートの入力側端子容量
と前記出力段から前記次段のゲートまでの配線抵抗及び
配線容量回路網とからなるゲート回路のネット情報と、
前記出力段の回路情報とに基づいて、前記出力段と前記
次段のゲートの入力側端子容量と前記出力段から前記次
段のゲートまでの配線抵抗及び配線容量回路網とからな
る出力段・配線抵抗・配線容量回路のネット情報を生成
する手順と、 前記出力段・配線抵抗・配線容量回路のネット情報に基
づいて過渡解析を行なって過渡解析結果を求める手順
と、 しきい値電圧及び波形傾き算出用電圧値の遅延算出指示
情報と前記過渡解析結果とに基づいて出力段ゲート遅
延、配線遅延及び波形傾きを算出する手順と、 この算出した出力段ゲート遅延、配線遅延及び波形傾き
と出力段ゲート遅延を除いた前記ゲートの遅延値とに基
づいてゲート遅延及び配線遅延を算出する手順と、 をコンピュータに実行させるためのゲート遅延計算プロ
グラムを記録したコンピュータ読み取り可能な記録媒
体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05797199A JP3296320B2 (ja) | 1999-03-05 | 1999-03-05 | ゲート遅延計算装置、及びゲート遅延計算プログラムを記録した記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05797199A JP3296320B2 (ja) | 1999-03-05 | 1999-03-05 | ゲート遅延計算装置、及びゲート遅延計算プログラムを記録した記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000259686A JP2000259686A (ja) | 2000-09-22 |
JP3296320B2 true JP3296320B2 (ja) | 2002-06-24 |
Family
ID=13070912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05797199A Expired - Fee Related JP3296320B2 (ja) | 1999-03-05 | 1999-03-05 | ゲート遅延計算装置、及びゲート遅延計算プログラムを記録した記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3296320B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006301837A (ja) * | 2005-04-19 | 2006-11-02 | Nec Electronics Corp | マクロ内配線を考慮したネットリストを用いて遅延計算を行う設計方法及びそのネットリストの作成プログラム |
JP4706738B2 (ja) | 2008-08-20 | 2011-06-22 | 日本電気株式会社 | 遅延解析装置、遅延解析方法、及びプログラム |
JP4918934B2 (ja) | 2009-08-21 | 2012-04-18 | 日本電気株式会社 | 半導体集積回路の遅延解析装置及び遅延解析方法並びにそのプログラム |
JP5447547B2 (ja) | 2012-02-02 | 2014-03-19 | 日本電気株式会社 | マクロ遅延解析装置、マクロ境界パスの遅延解析方法、マクロ境界パスの遅延解析プログラム |
-
1999
- 1999-03-05 JP JP05797199A patent/JP3296320B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
豊田徹、外5名,ASIC用ライブラリ生成システム,NEC技報,Vol.47、No.3,p.170−173 |
Also Published As
Publication number | Publication date |
---|---|
JP2000259686A (ja) | 2000-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9129078B1 (en) | Static timing analysis of integrated circuit designs with flexible noise and delay models of circuit stages | |
US8700377B2 (en) | Accelerated analog and/or RF simulation | |
US6047247A (en) | Method of estimating degradation with consideration of hot carrier effects | |
US8543954B1 (en) | Concurrent noise and delay modeling of circuit stages for static timing analysis of integrated circuit designs | |
US8966421B1 (en) | Static timing analysis methods for integrated circuit designs using a multi-CCC current source model | |
US5796985A (en) | Method and apparatus for incorporating a miller compensation for modeling electrical circuits | |
KR100895260B1 (ko) | 회로 모델 축소 해석 방법 | |
US8032342B2 (en) | Segmentation and interpolation of current waveforms | |
JP5699768B2 (ja) | 回路シミュレーション方法および回路シミュレーション装置 | |
US20040054974A1 (en) | Method and system for power node current waveform modeling | |
US7594209B2 (en) | Method for incorporating Miller capacitance effects in digital circuits for an accurate timing analysis | |
KR100404065B1 (ko) | Emi 시뮬레이션용 반도체 집적 회로 전원 모델의 작성 방법 및 장치 | |
US5675502A (en) | Estimating propagation delays in a programmable device | |
US7036096B1 (en) | Estimating capacitances using information including feature sizes extracted from a netlist | |
JP3296320B2 (ja) | ゲート遅延計算装置、及びゲート遅延計算プログラムを記録した記録媒体 | |
JPH10240796A (ja) | 回路シミュレーション方法、回路シミュレーションプログラムを記録した記録媒体、および回路シミュレーション装置 | |
Acar et al. | TETA: Transistor-level waveform evaluation for timing analysis | |
US8818784B1 (en) | Hardware description language (HDL) incorporating statistically derived data and related methods | |
US6606587B1 (en) | Method and apparatus for estimating elmore delays within circuit designs | |
US6629301B1 (en) | Determining transistor widths using the theory of logical effort | |
JP2001222573A (ja) | Emiシミュレーション用半導体集積回路の電源モデル及びその設計方法 | |
JP2940467B2 (ja) | 出力負荷容量計算方法 | |
JPH07239865A (ja) | 論理シミュレータ | |
JP3544885B2 (ja) | 論理回路の遅延計算方法、論理回路の遅延計算装置および論理回路の遅延計算プログラムを記録した媒体 | |
JP2001357093A (ja) | 回路シミュレーション方法、回路シミュレーション装置、及び記憶媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020312 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080412 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110412 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110412 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120412 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120412 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130412 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140412 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |