JP3830925B2

JP3830925B2 - 定振幅２進直交変調及び復調装置

Info

Publication number: JP3830925B2
Application number: JP2003201220A
Authority: JP
Inventors: 聲辰姜; 鎮雄趙; ▲ちょる▼禧朴; ▲みん▼▲ちょる▼ 朱; 大基洪; 京鶴徐; 明珍金
Original assignee: Korea Electronics Technology Institute
Current assignee: Korea Electronics Technology Institute
Priority date: 2003-01-24
Filing date: 2003-07-24
Publication date: 2006-10-11
Anticipated expiration: 2023-07-24
Also published as: KR100488431B1; KR20040067707A; CN1518261A; US20040146116A1; MY133329A; US7280468B2; CN100477566C; JP2004229269A

Description

【０００１】
【発明の属する技術分野】
本発明は、２進直交変調及び復調装置に関し、より詳しくは、符号分割多元接続方式を使用する無線通信システムにおいて、伝送すべき所定のデータを定振幅の２進直交符号のデータに変調し、その変調された定振幅の２進直交符号のデータを元のデータに復調し、エラーを訂正できる定振幅２進直交変調及び復調装置に関する。
【０００２】
【従来の技術】
通信システムにおいて、伝送すべき所定のデータを変調する方式としては、直接拡散(DS：Direct Sequence)ＣＤＭＡ(Code Division Multiple Access) 方式、周波数ホッピング(ＦＨ：Frequency Hopping)ＣＤＭＡ方式、ＣＣＫ(Complementary Code Keying)方式、多符号帯域拡散(ＭＣ：Multi-Code)ＣＤＭＡ方式、パルス幅(PW：Pulse Width)ＣＤＭＡ方式及び多位相(ＭＰ：Multi Phase)ＣＤＭＡ方式などが知られている。
【０００３】
前記ＤＳＣＤＭＡ方式は、定振幅特性を有するため、簡単な構成の電力増幅器を使用することが可能となり、比較的消費電力が少なく、ベーカー(Baker)符号を用いて帯域拡散を充実に行うことで、干渉に対する耐性を確保できるが、周波数拡散により、データの伝送率が低く、可変伝送レートを提供してはいるが、その変化の幅が小さくて、実効性が低いという問題点があり、主にＩＳ(Interim Standard)-９５規格として使用されている。
【０００４】
前記ＦＨＣＤＭＡ方式に基づく通信システムは、システムの消費電力が少なく、簡単な構成の電力増幅器を使用することができ、生産コストの節減が可能となり、周波数ホッピングにより、干渉に対する耐性を確保できるが、大容量の伝送レートを提供できず、可変伝送レートの提供能力も非常に制限的であるという問題点があった。
【０００５】
前記ＣＣＫ方式は、現在、ＩＥＥＥ８０２．１１ｂＷＬＡＮ(Wireless Local Area Network)において使用されており、定振幅信号を用いて、消費電力が少なく、簡単な構成の電力増幅器を使用することができ、生産コストを節減できるし、大容量の伝送レートを提供できるという利点があるが、実質的な干渉に対する耐性を確保することができず、可変伝送レートの提供能力がないという問題点となった。また、前記ＣＣＫ方式は、複素直交変調の一種として見られるもので、多重経路フェーディング(fading)に強い特性を持たせるために使用される符号の直交性に損失が発生し、多重経路フェーディングの遅延拡散がそれほど大きくない環境では、むしろ性能が低下するという問題点があった。
【０００６】
前記ＭＣＣＤＭＡ方式は、複数の直交符号を単一の使用者に割り当てる方式で、第３世帯のＣＤＭＡ移動通信システムの標準に定められており、これは、３ＧＰＰ(Third Generation Partnership Project)や３ＧＰＰ２(Third Generation Partnership Project 2)の標準案として記述されている。このＭＣＣＤＭＡ方式は、一般に、単一の使用者に高い伝送レートを提供するために開発されたもので、高い伝送レートが要求される通信システムにおいて、継続して使用される可能性が高い。しかし、ＭＣＣＤＭＡ方式を使用する通信システムは、ＭＣＣＤＭＡの信号を時間軸からみると、まるで通過帯域ＰＡＭ(Pulse Amplitude Modulation)信号のように構成されており、これは、伝送信号の振幅が極めて多様であり、送受信器に使用される電力増幅器の広い線形動作領域が要求されるもので、電力増幅器の製造が難しくなるだけでなく、生産コストが上昇することになる。もし、基底帯域の信号処理において適切な符号化過程を経て定振幅特性を得ようとする場合は、通過帯域信号でも定振幅が得られるようになり、電力増幅器の生産コストを格段に削減することができ、かつ、消費電力の面でも利得をもたらすことが可能である。
【０００７】
このように、伝送データのチャンネル数の増加に従い、マルチコードの使用により変調信号のレベルが増加して発生する諸般の問題点を解消する方式として、前記ＰＷＣＤＭＡ方式及びＭＰＣＤＭＡ方式が提案されている。
【０００８】
前記ＰＷＣＤＭＡは、デジタル加算器の出力シンボルレベルを制限して、一定の値以上の除去し、残りのレベルの値のみをパルス幅に変換して伝送することにより、信号波形を常に２進(binary)型にする方式で、変調信号が２進型になるという利点があるが、除去した変調信号のレベル数が増加するにつれ、変調信号の帯域幅がレベル数に比例して増加する問題点がある。
【０００９】
定振幅の信号を得る他の方式として、前記ＭＰＣＤＭＡ技術が提案されており、このＭＰＣＤＭＡ技術においては、上述のＭＣＣＤＭＡ技術により作成された様々なレベルの値を有するシンボルをレベル制限器(level limiter)で一定のレベル以上の値を除去し、その結果を位相値で変換し、変換された位相値の変調信号は、電力増幅器を介して増幅されて伝送される。即ち、上述のＰＷＣＤＭＡ技術は、前記ＭＣＣＤＭＡ技術の出力シンボルを一定のレベルに制限し、残りのシンボルをパルス幅に変換する方式で、前記ＭＰＣＤＭＡ技術は、レベルを制限してから、残りのシンボルを搬送波位相に変換する方式である。
【００１０】
前記ＰＷＣＤＭＡ方式は、波形が単純化する利点がある反面、除去してから残ったレベルの数が増加するにつれ、それに比例して変調された信号の帯域幅が増加するという問題があるが、前記ＭＰＣＤＭＡ方式は、レベル数に関わらず、帯域幅が一定になる。また、前記ＭＰＣＤＭＡ方式は、信号レベルを一定の大きさ以上を制限して、信号レベルの大きさの増加を防止しているため、システムが単純になるという利点がある。
【００１１】
しかし、ＭＰＣＤＭＡ方式は、伝送する一つのデータチャンネルに一つの直交符号が割り当てられて、伝送する情報チャンネルの数と同じ数の直交符号を用いるようになっており、データチャンネル数が増加するに従い、用いられる直交符号の数が増加することになり、マルチレベル信号のレベルを制限する過程で直交符号の直交性が損傷され、伝送される信号間の相互干渉が発生するという問題点があった。
【００１２】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑みなされたものであり、符号分割多元接続方式を使用する通信システムにおいて、システムの消費電力が少なく、安価な電力増幅器を製造することが可能で、干渉に対する耐性を確保し、大容量の伝送レートや可変伝送レートで所定のデータを伝送できるように、データを定振幅２進直交変調する定振幅２進直交変調装置を提供することを目的とする。
【００１３】
また、本発明は、伝送すべきデータを定振幅２進直交変調するために加えた付加データをパリティビットとして利用して、定振幅２進直交変調されたデータのエラーを訂正し、システムのデータビットのエラー性能を改善できる定振幅２進直交復調装置を提供することを他の目的とする。
【００１４】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る定振幅２進直交変調装置においては、入力される直列データを、データレート制御信号により、それぞれ複数のデータビットを有する複数群の信号、前記複数の群の中から選択された一つの群内の複数のデータビットを有する信号、または前記選択された一つの群内の一つのデータビットや固定値の複数のデータビットの信号に変換する直列/並列変換器と、
前記直列/並列変換器が前記直列データをそれぞれ複数のデータビットを有する複数群の信号に変換する場合に、それら各群の複数のデータビットを組み合わせてそれぞれのパリティビットを発生させる定振幅符号器と、
互いに異なる値の複数の直交符号を発生する直交符号発生器と、
前記直列/並列変換器で変換された各群のデータビット及び前記定振幅符号器で発生されたパリティビットによって、それぞれ前記複数の直交符号の中から一つの直交符号を選択し、極性を調整して２進直交変調する複数の２進直交変調部と、
前記複数の２進直交変調部の出力信号を並列に加算して定振幅２進直交変調データに変換する並列加算器とを備え、
前記複数の２進直交変調部は、
前記直列/並列変換器が選択された一つの群内の一つのデータビット(b₀)や固定値の複数のデータビット(b₁、b₂)の信号を出力する場合に、それら一つのデータビット(b₀)及び固定値の複数のデータビット(b₁、b₂)の信号を２進直交変調し、
データビット(b₁、b₂)により、前記直交符号発生器で発生された直交符号(c₀)を選択する直交変調器と、
前記直交変調器で選択された直交符号(c₀)に前記一つのデータビット(b₀)を乗じて極性を調整し、下記の表１の定振幅２進直交変調データを発生する乗算器とを有することを特徴とする。
【００１５】
【表１】

また、前記２進直交変調部は、前記直列/並列変換器が選択された一つの群の複数のデータビット(b₀〜b₂)の信号を出力する場合に、それら複数のデータビット(b₀〜b₂)の信号を２進直交変調し、前記直列/並列変換器が入力される直列データを選択された一つの群内の複数のデータビット(b₀〜b₂)を有する信号に変換する場合に、データビット(b₁、b₂)により前記直交符号発生器で発生された複数の直交符号(c₀)(c₁)(c₂)(c₃)の中から一つを選択する直交変調器と、前記直交変調器が直交符号(c₀)(c₁)(c₂)(c₃)の中から選択した一つの符号に一つのデータビット(b₀)を乗じて極性を調整し、下記の表２の定振幅２進直交変調データを発生する乗算器とを備えることを特徴とする。
【００１６】
【表２】

さらに、本発明に係る定振幅２進直交復調装置においては、受信される定振幅の２進直交変調データを復調し、パリティビットを除去した後、直列データを生成する２進直交復調部と、前記２進直交復調部で復調されたデータを複数の群に分けて、エラーの発生を検出し、エラーが発生していない場合に、前記２進直交復調部の直列データを復調データとして出力するエラー検出部と、前記エラー検出部でエラーが検出された場合に、エラーの発生した群のデータのビット符号を順次変換しながら、エラーの発生していない群のデータと共に直列データに変換するエラービット符号変換部と、前記エラービット符号変換部の出力データを定振幅２進直交変調する定振幅２進直交変調装置と、前記受信される２進直交変調データと前記定振幅２進直交変調装置の定振幅２進直交変調データとを各ビット別にディスタンスを比較するディスタンス比較器と、前記エラービット符号変換部から出力される複数の直列データを格納し、前記ディスタンス比較器の制御信号により、該当する直列データを復調データとして選択して出力するバッファとを備えることを特徴とする。
【００１７】
また、前記２進直交復調部は、受信される２進直交変調データを復調する２進直交復調器と、前記２進直交復調器の出力データからパリティビットを除去するパリティビット除去器と、前記エラー検出部の出力信号により前記パリティビット除去器の出力データをスイッチングする複数のスイッチと、前記エラー検出部でエラーが検出されない場合に、前記複数のスイッチによりスイッチングされたデータを受けて直列復調データに変換する並列/直列変換器とを備えることを特徴とする。
【００１８】
また、前記エラー検出部は、前記２進直交復調器の複数群の出力データをそれぞれ受けて、パリティを検査し、エラーの発生を判断して、前記複数のスイッチをそれぞれ制御する第１〜第３のパリティ検査器と、前記第１〜第３のパリティ検査器の出力信号を論理和してエラー判断信号を発生するＯＲゲートとを備えることを特徴とする。
【００１９】
また、前記エラービット符号変換部は、前記複数のスイッチを介してエラーの発生した群のデータをそれぞれ受けて符号を変換する第１〜第３のビット符号変換器と、前記１〜第３のビット符号変換器の出力データと前記複数のスイッチによりスイッチングされたエラーの発生していないデータとを倫理和する複数のＯＲゲートと、前記複数のＯＲゲートの出力データを直列データに変換する並列/直接変換器とを備えることを特徴とする。
【００２０】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を、添付図面に基づいて詳しく説明する。
【００２１】
図１は、本発明による変調装置及び復調装置が適用される通信システムの送受信部の構成を示すブロック図である。図中、符号１００は、送信部を、１５０は、受信部を示している。
【００２２】
前記送信部１００は、基底帯域部１１０と高周波部１２０とからなっている。
【００２３】
前記基底帯域部１１０は、所定の伝送率Ｋ/１６Ｍｂｐｓ、２Ｋ/１６Ｍｂｐｓ、３Ｋ/１６Ｍｂｐｓ、６Ｋ/１６Ｍｂｐｓ、９Ｋ/１６Ｍｂｐｓまたは１８Ｋ/１６Ｍｂｐｓを有する伝送データが入力データとして信号分離器１０１に入力される。
【００２４】
ここで、前記Ｋは、通過帯域要求チャンネルの帯域幅であって、下記の数１のように表される。
【００２５】
【数１】

ここで、Ａは、通過帯域での最小要求帯域幅を示し、aは、フィルタ減衰定数を示している。
【００２６】
前記信号分離器１０１に入力されたデータは、その信号分離器１０１で同位相の成分と直交位相の成分とに分離される。
【００２７】
前記信号分離器１０１で分離された同位相成分及び直交位相成分は、定振幅２進直交変調装置１０３、１０３ａでそれぞれ多重符号に変調されて、定振幅を持つデータに変換され、類似雑音スクランブラー１０５、１０５ａで秘化効果、干渉除去効果及びフェーディングチャンネルにおける性能劣化に対する対応効果が得られるようにスクランブリングして出力される。
【００２８】
前記基底帯域部１１０の類似雑音スクランブラー１０５、１０５ａからそれぞれ出力されるデータは、高周波部１２０の乗算器１２１、１２１ａで所定の周波数の搬送波信号、即ち、cos(2πfct)及びsin(2πfct)(ここで、fcは、搬送波信号の周波数を示す)がそれぞれ乗算されて搬送波信号に変調され、フィルタ１２３、１２３ａでそれぞれフィルタリングされた後、加算器１２５で加算されて、最終にＢＰＳＫ(Binary Phase Shift Keying)データまたはＱＰＳＫ(Quadrature Phase Shift Keying)データが形成され、そのＢＰＳＫデータまたはＱＰＳＫデータは、電力増幅器１２７により電力増幅され、アンテナＡＮＴを介して送信される。
【００２９】
また、前記受信部１５０では、前記アンテナＡＮＴを介して受信される信号を増幅器１５１で増幅し、フィルタ１５２でフィルタリングして、所定の周波数のデータが検出される。
【００３０】
前記フィルタ１５２の出力信号は、乗算器１５３、１５３ａで所定の周波数の搬送波信号、即ち、ｃｏｓ(2πfct)及びｓｉｎ(2πfct)(ここで、fcは、搬送波信号の周波数を示す)がそれぞれ乗算されて搬送波信号が除去され、同位相の成分及び直交位相の成分がそれぞれ検出され、その検出された同位相成分及び直交位相成分の信号は、類似雑音ディスクランブラー１５４、１５４ａでそれぞれディスクランブリングして出力される。
【００３１】
前記類似雑音ディスクランブラー１５４、１５４ａでディスクランブリングされた信号は、定振幅２進直交復調装置１５５、１５５ａに入力されて、それぞれ復調され、復調された同位相成分及び直交位相成分の信号は、信号合成器１５６で合成され、出力される。
【００３２】
このような通信システムの送受信部において、ＢＰＳＫを用いる場合、送信部１００は、並列構成の２進直交変調装置１０３、類似雑音スクランブラー１０５、乗算器１２１及びフィルタ１２３と、２進直交変調装置１０３ａ、類似雑音スクランブラー１０５ａ、乗算器１２１ａ及びフィルタ１２３ａとの中から何れか一つのみを使用し、受信部１５０は、並列構成の乗算器１５３、類似雑音ディスクランブラー１５４及び定振幅２進直交復調装置１５５と、乗算器１５３ａ、類似雑音ディスクランブラー１５４ａ及び定振幅２進直交復調装置１５５ａとの中から何れか一つのみを使用し、ＱＰＳＫを用いる場合は、二つとも使用する。また、前記高周波部１２０から伝送されるデータのデータレートは、本発明による定振幅２進直交変調装置１０３、１０３ａによりＢＰＳＫを用いる場合に、Ｋ/１６、３Ｋ/１６、９Ｋ/１６Ｍｂｐｓの可変データレートを提供し、ＱＰＳＫを用いる場合には、２Ｋ/１６、６Ｋ/１６、１８Ｋ/１６Ｍｂｐｓの可変データレートを提供しており、これを本発明の２進直交復調装置１５５、１５５ａにより復調して元のデータに変換する。
【００３３】
これは、最大スペクトラム効率が９/８であることを意味する。即ち、スペクトラムが効率的であり、大量のデータを伝送することができる。また、伝送チャンネルの環境により様々な伝送レートを提供することができ、伝送レートによって信頼性のある定振幅２進直交変調及び復調を行うことにより、干渉に対する耐性を維持することができる。
【００３４】
また、様々な伝送レートに対し、何れも同じ構造の受信器を使用することが可能となり、使用される電力増幅器１２７及び増幅器１５１の線形動作領域は、本発明の定振幅２進直交変調装置１０４、１０４ａ及び定振幅２進直交復調装置１５５、１５５ａの定振幅特性により、その線形要求条件が緩和され、これにより電力増幅器１５８及び増幅器１５１の製造コスト及び消費電力を最小化することができる。
【００３５】
図２は、図１の定振幅２進直交変調装置１０３、１０３ａの詳細構成を示すブロック図である。図示のように、前記図１の信号分離器１０２で分離された同位相成分または直交位相成分の直列データを、データレート制御信号により、一つのデータビット(b₀)及び固定値のデータビット(b₁、b₂)、一つの群の複数のデータビット(b₀〜b₂)、または複数群のデータビット(b₀〜b₂)、(b₃〜b₅)、(b₆〜b₈)に変換する直列/並列変換器２００と、前記直列/並列変換器２００で変換された複数群のデータビット(b₀〜b₂)、(b₃〜b₅)、(b₆〜b₈)をそれぞれ組み合わせて複数のパリティビット(r₀)、(r₁)、(r₂)を発生する定振幅符号器２１０と、複数のビット値がそれぞれ異なる複数群の直交符号(c₀〜c₃)、(c₄〜c₇)、(c₈〜c₁₁)、(c₁₂〜c₁₅)を発生する直交符号発生器２２０と、前記直列/並列変換器２００で変換された複数群のデータビット(b₀〜b₂)、(b₃〜b₅)、(b₆〜b₈)及び複数のパリティビット(r₀〜r₂)により、前記直交符号発生器２２０の複数群の直交符号(c₀〜c₃)、(c₄〜c₇)、(c₈〜c₁₁)、(c₁₂〜c₁₅)の中からそれぞれ一つの直交符号を選択し、極性を調整する複数の２進直交変調部２３０、２４０、２５０、２６０と、それら複数の２進直交変調部２３０、２４０、２５０、２６０から出力される各直交符号を並列に加算して定振幅の２進直交変調データを発生する並列加算器２７０とから構成される。
【００３６】
前記複数の２進直交変調部２３０、２４０、２５０、２６０は、それぞれ前記データビット(b₁、b₂)、(b₄、b₅)、(b₇、b₈) 及びパリティビット(r₁、r₂)により、前記複数群の直交符号(c₀〜c₃)、(c₄〜c₇)、(c₈〜c₁₁)、(c₁₂〜c₁₅)の中から一つを選択する直交変調器２３１、２４１、２５１、２６１と、それら直交変調器２３１、２４１、２５１、２６１の出力信号に対し前記データビット(b₀)、(b₃)、(b₆)およびパリティビット(r₀)をそれぞれ乗じて極性を調整し、前記並列加算器２７０に出力する乗算器２３３、２４３、２５３、２６３とから構成される。
【００３７】
このように構成される本発明の定振幅２進直交変調装置の動作を提供するデータレートにより分けて説明する。
【００３８】
１ . Ｋ / １６Ｍｂｐｓ及び２Ｋ / １６Ｍｂｐｓのデータレートを提供する場合
ＢＰＳＫとしてＫ/１６Ｍｂｐｓ及びＱＰＳＫとして２Ｋ/１６Ｍｂｐｓのデータレートを提供する場合に、並列化された列が同位相の軸と直交位相の軸に対し、ただ、一つのビットずつ提供される。即ち、直列/並列変換器２００は、入力される同位相または直交位相の直列データをデータビット(b₀)に変換して出力し、その出力されたデータビット(b₀)は、２進直交変調部２３０の乗算器２３３に入力され、データビット(b₁、b₂)は、固定値、即ち、「０」を出力して直交変調器２３１に入力され、データビット(b₃〜b₈)は出力しない。
【００３９】
前記直交変調器２３１は、例えば、マルチプレクサーからなり、データビット(b₁、b₂)により直交符号(c₀〜c₃)を選択する。従って、Ｋ/１６Ｍｂｐｓ及び２Ｋ/１６Ｍｂｐｓのデータレートを提供する場合には、上述のように、直列/並列変換器２００から出力されるデータビット(b₁、b₂)の値「０」によって、直交変調器２３１は、入力される直交符号(c₀〜c₃)の中から直交符号(c₀)を選択し、選択された直交符号(c₀)は、乗算器２３３にてデータビット(b₀)と乗算されて符号が調整された後、並列加算器２７０を介して定振幅の２進直交データとして出力される。
【００４０】
即ち、Ｋ/１６Ｍｂｐｓ及び２Ｋ/１６Ｍｂｐｓのデータレートを提供する場合には、２進直交変調部２３０のみを使用し、その他の２進直交変調部２４０, ２５０,２６０や定振幅符号器２１０は、使用していない。ここで、直列/並列変換器２００から出力されるデータビットにより、並列加算器２７０で出力される定振幅の２進直交変調データを表に示すと、下記の表１のようになる。
【００４１】
【表１】

２ . ３Ｋ / １６Ｍｂｐｓ及び６Ｋ / １６Ｍｂｐｓのデータレートを提供する場合
ＢＰＳＫとして３Ｋ/１６Ｍｂｐｓ及びＱＰＳＫとして６Ｋ/１６Ｍｂｐｓのデータレートを提供する場合に、並列化した列が同位相の軸と直交位相の軸に対し、三つずつ伝送される。即ち、直列/並列変換器２００は、入力される同位相または直交位相の直列データをデータビット(b₀〜b₂)に変換して出力し、データビット(b₃〜b₈)は出力しない。
【００４２】
前記直列/並列変換器２００から出力されたデータビット(b₁、b₂)は、２進直交変調部２３０の直交変調器２３１に入力され、直交符号(c₀〜c₃)の中から一つを選択し、その選択された直交符号(c₀)、(c₁)、(c₂)または(c₃)は、乗算器２３３に入力され、データビット(b₀)と乗算され、符号の調整が行われた後、並列加算器２７０を介して定振幅の２進直交データとして出力される。
【００４３】
前記ＢＰＳＫとして３Ｋ/１６Ｍｂｐｓ及びＱＰＳＫとして６Ｋ/１６Ｍｂｐｓのデータレートを提供する場合にも、前記Ｋ/１６Ｍｂｐｓ及び２Ｋ/１６Ｍｂｐｓのデータレートを提供する場合と同様に、２進直交変調部２３０のみを使用し、その他の２進直交変調部２４０、２５０、２６０や定振幅符号器２１０は、使用していない。ここで、直列/並列変換器２００から出力されるデータビットにより、並列加算器２７０で出力される定振幅の２進直交変調データを表に示すと、下記の表２のようになる。
【００４４】
【表２】

３ . ９Ｋ / １６Ｍｂｐｓ及び１８Ｋ / １６Ｍｂｐｓのデータレートを提供する場合
ＢＰＳＫとして９Ｋ/１６Ｍｂｐｓ及びＱＰＳＫとして１８Ｋ/１６Ｍｂｐｓのデータレートを提供する場合に、並列化した列が同位相の軸と直交位相の軸に対し、九つずつ伝送される。即ち、直列/並列変換器２００は、入力される同位相または直交位相の直列データをデータビット(b₀〜b₈)に変換して出力する。
【００４５】
前記直列/並列変換器２００から出力されるデータビット(b₀〜b₈)は、複数群のデータビット(b₀〜b₂)、(b₃〜b₅)、(b₆〜b₈)に分けられ、分けられた各群のデータビット(b₀〜b₂)、(b₃〜b₅)、(b₆〜b₈)は、２進直交変調部２３０、２４０、２５０にそれぞれ入力される。前記直交変調器２３１、２４１、２５１は、入力されるデータビット(b₁、b₂)、(b₄、b₅)、(b₇、b₈)により複数群の直交符号(c₀〜c₃)、(c₄〜c₇)、(c₈〜c₁₁)の中から一つの直交符号をそれぞれ選択し、直交変調器２３１、２４１、２５１により選択された直交符号は、乗算器２３１、２４１、２５１によりそれぞれデータビット(b₀)、(b₃)、(b₆)が乗算されて符号が調整され、即ち、２進直交符号に変換された後、並列加算器２７０で加算される。
【００４６】
このように、２進直交変調部２３０、２４０、２５０から出力される各データを並列加算器２７０で加算する場合、加算したデータの振幅は、定振幅に維持されない。
【００４７】
従って、本発明においては、並列加算器２７０から出力される２進直交変調データの振幅を定振幅に維持するために、前記直列/並列変換器２００から出力される複数群のデータビット(b₀〜b₂)、(b₃〜b₅)、(b₆〜b₈)を定振幅符号器２１０が受けて、次の数２〜数４のように、各群のデータビット(b₀〜b₂)、(b₃〜b₅)、(b₆〜b₈)をそれぞれ組み合わせ、組み合わせたデータをパリティビット(r₀)、(r₁)、(r₂)として発生する。
【００４８】
【数２】

【００４９】
【数３】

【００５０】
【数４】

前記発生したパリティビット(r₁、r₂)は、２進直交変調部２６０の直交変調器２６１に入力されて、一つの群の直交符号(c₁₂〜c₁₅)の中から一つを選択し、選択された直交符号は、乗算器２６３により定振幅の符号のパリティビット(r₀)が乗算されて２進直交変調され、２進直交変調部２６０で２進直交変調されたデータは、並列加算器２７０で前記２進直交変調部２３０、２４０、２５０の２進直交変調されたデータと加算され、前記並列加算器２７０を介して定振幅の２進直交変調されたデータが出力される。
【００５１】
従って、拡散比が１６の場合、定振幅を持つ２進直交変調データを得ることになり、ＢＰＳＫを用いるか、ＱＰＳＫを用いる場合に、総スペクトラム効率は、それぞれ９/１６と１８/１６となり、よって、９Ｋ/１６Ｍｂｐｓ及び１８Ｋ/１６Ｍｂpｓのデータレートが得られる。
【００５２】
図３は、図１の定振幅２進直交復調装置１５５、１５５ａの構成を示すブロック図である。図示のように、受信される定振幅の２進直交変調データを復調し、パリティビットを除去した後、直列データを生成する２進直交復調部３００と、該２進直交復調部３００で復調されたデータを複数の群に分けてエラーの発生を検出し、エラーが発生していない場合、前記２進直交復調部３００の直列データが復調データとして出力されるようにするエラー検出部３１０と、前記エラー検出部３１０でエラーが検出された場合に、エラーが発生した群のデータのビット符号を順次変換しながら、エラーの発生していない群のデータと共に直列データに変換するエラービット符号変換部３２０と、前記エラービット符号変換部３２０の出力データを定振幅２進直交変調する定振幅２進直交変調装置３３０と、前記受信される２進直交変調データと前記定振幅２進直交変調装置３３０の定振幅２進直交変調データとを各ビット別にディスタンス(distance)を比較するディスタンス比較器３４０と、前記エラービット符号変換部３２０から出力される複数の直列データを格納し、前記ディスタンス比較器３４０の制御信号により、該当する直列データを復調データとして選択して出力するバッファ３５０とから構成される。
【００５３】
前記２進直交復調部３００は、受信される２進直交変調データを復調する２進直交復調器３０１と、該２進直交復調器３０１の出力データ(b₀、b₃、b₆、r₀)、(b₁、b₄、b₇、r₁)、(b₂、b₅、b₈、r₂)からパリティビット(r₀、r₁、r₂)を除去するパリティビット除去器３０２と、前記エラー検出部３１０の出力信号により、前記パリティビット(r₀、r₁、r₂)の除去されたデータ(b₀、b₃、b₆)、(b₁、b₄、b₇)、(b₂、b₅、b₈)をスイッチングする複数のスイッチ３０３、３０４、３０５と、前記エラー検出部３１０でエラーが検出されない場合に、前記複数のスイッチ３０３〜３０５を介してデータ(b₀、b₃、b₆)、(b₁、b₄、b₇)、(b₂、b₅、b₈)を受けて、直列復調データに変換する並列/直列変換器３０７とから構成される。
【００５４】
前記エラー検出部３１０は、前記２進直交復調器３０１の出力データ(b₀、b₃、b₆、r₀)、(b₁、b₄、b₇、r₁)、(b₂、b₅、b₈、r₂)をそれぞれ受けて、パリティを検査し、エラーの発生を判断して、前記複数のスイッチ３０３〜３０５をそれぞれ制御する第１〜第３パリティ検査器３１１〜３１３と、それら第１〜第３のパリティ検査器３１１〜３１３の出力信号を倫理和してエラー判断信号を発生するＯＲゲート３１４とから構成される。
【００５５】
前記エラービット符号変換部３２０は、前記複数のスイッチ３０３〜３０５を介してエラーの発生したデータ(b₀、b₃、b₆)、(b₁、b₄、b₇)、(b₂、b₅、b₈)をそれぞれ受けて、符号を変換する第１〜第３のビット符号変換器３２１〜３２３と、前記第１〜第３のビット符号変換器３２１〜３２３の出力データと前記複数のスイッチ３０３〜３０５によりスイッチングされたエラーの発生していないデータ(b₀、b₃、b₆)、(b₁、b₄、b₇)、(b₂、b₅、b₈)とを論理和する複数のＯＲゲート３２４〜３２６と、前記複数のＯＲゲート３２４〜３２６の出力データを直列データに変換する並列/直列変換器３２７とから構成される。
【００５６】
このように構成された本発明による復調装置は、受信される定振幅の２進直交変調データが２進直交復調部３００の２進直交復調器３０１を介して復調され、復調データ(b₀、b₃、b₆、r₀)、(b₁、b₄、b₇、r₁)、(b₂、b₅、b₈、r₂)が出力され、出力された復調データ(b₀、b₃、b₆、r₀)、(b₁、b₄、b₇、r₁)、(b₂、b₅、b₈、r₂)は、パリティビット除去器３０２に入力されて、パリティビット(r₀、r₁、r₂)が除去され、復調データ(b₀、b₃、b₆)、(b₁、b₄、b₇)、(b₂、b₅、b₈)のみが残る。
【００５７】
そして、前記２進直交復調器３０１の復調データ(b₀、b₃、b₆、r₀)、(b₁、b₄、b₇、r₁)、(b₂、b₅、b₈、r₂)は複数群に分けられ、それらのデータが第１〜第３のパリティ検査器３１１〜３１３に入力されると、第１〜第３のパリティ検査器３１１〜３１３は、各群の復調データ(b₀、b₃、b₆、r₀)、(b₁、b₄、b₇、r₁)、(b₂、b₅、b₈、r₂)のパリティを検査してエラーが発生しているか否かを判断し、判断信号を出力して２進直交復調部３００の複数のスイッチ３０３〜３０５に印加し、これは、ＯＲゲート３１４で論理和して出力される。
【００５８】
ここで、第１〜第３のパリティ検査器３１１〜３１３の何れでもエラーが発生していないことを判断して、低電位を出力すると仮定すると、前記複数のスイッチ３０３〜３０５の稼動端子が固定端子ＳＢ₁〜ＳＢ₃に接続され、かつ、ＯＲゲート３１４が低電位を出力して並列/直列変換器３０６がインエーブルまたは正常に動作され、ディスタンス比較器３４０は、ディスエーブルされて動作しなくなる。
【００５９】
そうすると、前記パリティビット除去器３０２から出力される復調データ(b₀、b₃、b₆)、(b₁、b₄、b₇)、(b₂、b₅、b₈)が複数のスイッチ３０３〜３０５を介して並列/直列変換器３０６に入力して、直列データに変換され、変換された直列データが復調データとして出力される。
【００６０】
また、前記第１〜第３のパリティ検査器３１１〜３１３の何れか一つにおいてもエラーが発生したことを判断して高電位を出力する場合は、前述とは逆に、ＯＲゲート３１４が高電位を出力して、並列/直列変換器３０６がディスエーブルされて動作しなくなり、ディスタンス比較器３４０はインエーブルされて正常に動作するようになる。
【００６１】
ここで、第１のパリティ検査器３１１がエラーの発生を検出して高電位を出力し、第２及び第３のパリティ検査器３１２、３１３は、エラーの発生を検出できずに、低電位を出力すると仮定すると、第１のパリティ検査器３１１の高電位により、前記スイッチ３０３の稼動端子が固定端子ＳＡ₁に接続することになり、前記パリティビット除去器３０２から出力される復調データ(b₀、b₃、b₆)が第１のビット符号変換器３２１に入力され、復調データ(b₀、b₃、b₆)の符号が各ビット別に順次反転された後、ＯＲゲート３２４を介して並列/直列変換器３２７に入力される。例えば、復調データ(b₀)、(b₃)、(b₆)の符号がそれぞれ一つずつ反転され、その次に復調データ(b₀)、(b₃)、(b₆)の符号がそれぞれ二つずつ反転され、最終に復調データ(b₀)、(b₃)、(b₆)の符号が何れとも反転しながら順次出力されて並列/直列変換器３２７に入力される。
【００６２】
さらに、第２及び第３のパリティ検査器３１２、３１３の出力信号により、前記パリティビット除去器３０２から出力される復調データ(b₁、b₄、b₇)、(b₂、b₅、b₈)は、スイッチ３０４、３０５及びＯＲゲート３２５、３２６をそれぞれ介して並列/直列変換器３２７に入力される。
【００６３】
そうすると、並列/直列変換器３２７は、前記復調データ(b₁、b₄、b₇)、(b₂、b₅、b₈)と、前記第１のビット符号変換器３２１で符号を変換しながら出力する複数の復調データ(b₀、b₃、b₆)とを共に順次直列データに変換し、その変換された複数の直列データは、定振幅２進直交変調装置３３０に入力されると共に、バッファ３５０に入力されて格納される。
【００６４】
ここで、前記定振幅２進直交変調装置３３０は、前記図２と同様に構成されており、前記並列/直列変換器３２７から入力される複数の直列データを定振幅２進直交変調し、該定振幅２進直交変調装置３３０で変調された複数の変調データと、前記受信される２進直交変調データとがディスタンス比較器３４０に入力される。
【００６５】
そうすると、ディスタンス比較器３４０は、定振幅２進直交変調装置３３０の複数の変調データや前記受信される２進直交変調データの各ビット別にディスタンスを計算し、それらを合算して合算ディスタンスを判断する。即ち、前記ディスタンス比較器３４０は、受信される２進直交変調データと定振幅２進直交変調装置３３０の複数の変調データとのそれぞれのビット値を比較して、差値を算出し、算出した差値を合算し、その合算した値が最も小さい定振幅２進直交変調装置３３０の変調データを判断し、バッファ３５０を制御してその変調データに該当する前記並列/直列変換器３２７の出力データを復調データとして選択して出力するようになる。
【００６６】
以上のように、上記実施の形態を参照して詳細に説明され図示されたが、本発明は、これに限定されるものでなく、このような本発明の基本的な技術的思想を逸脱しない範囲内で、当業界の通常の知識を有する者にとっては、他の多くの変更が可能であろう。また、本発明は、添付の特許請求の範囲により解釈されるべきであることは言うまでもない。
【００６７】
【発明の効果】
以上のように、本発明の定振幅２進直交変調装置によると、伝送すべき所定のデータを定振幅の２進直交変調することにより、定振幅を持つ変調データが得られるため、通信システムに適用する場合に、システムの消費電力を減らすことができ、かつ、電力増幅器の線形動作領域条件が緩和され、低コストで製造することができ、干渉に対する耐性を確保し、大容量の伝送レートと可変伝送レートで所定のデータを伝送することができる。
【００６８】
また、本発明の定振幅２進直交復調装置によると、データを変調する場合に、パリティビットを用いてエラーを訂正しながら復調しているため、変調データを、エラーが発生することなく、正確に復調することができる。
【図面の簡単な説明】
【図１】本発明に係る定振幅２進直交変調装置及び復調装置が適用される無線通信システムの送受信部の構成を示すブロック図である。
【図２】図１の定振幅２進直交変調装置の詳細構成を示すブロック図である。
【図３】図１の定振幅２進直交復調装置の詳細構成を示すブロック図である。
【符号の説明】
２００直列/並列変換器
２１０定振幅符号器
２２０直交符号発生器
２３０、２４０、２５０、２６０２進直交変調部
２３１、２４１、２５１、２６１直交変調器
２３３、２４３、２５３、２６３乗算器
２７０並列加算器
３００２進直交復調部
３０１２進直交復調器
３０２パリティビット除去器
３０３〜３０５スイッチ
３０６、３２７並列/直列変換器
３１０エラー検出部
３１１〜３１３第１〜第３パリティ検査器
３１５、３２４〜３２５ＯＲゲート
３２０エラービット符号変換部
３２１〜３２３第１〜第３のビット符号変換器
３３０２進直交変調装置
３４０ディスタンス比較器
３５０バッファ

Claims

入力される直列データを並列データに変換して出力し、前記並列データは三つの群に区分され、前記各群は三つのデータビットを含む直列/並列変換器と、
１６個の２進直交符号を出力し、それぞれ前記２進直交符号の四つを含む四つの群に区分して出力する直交符号発生器と、
前記各群のデータビットを組み合わせて生成される、定振幅２進直交変調信号を生成するための三つのパリティビットを並列データに出力する定振幅符号器と、
前記直列/並列変換器から出力される三つの群の並列データまたは前記定振幅符号器から出力される並列データのうち一つが入力され、前記入力された並列データのうち選択された二つのビットの組合せによって、前記直交符号発生器から出力される一つの群の直交符号のうち一つを選択して出力し、前記選択された直交符号に前記入力された並列データの残りの一つのビットをかけることによって、前記直交符号の信号を変える四つの２進直交変調部と、
前記四つの２進直交変調部から出力される直交符号を加算して定振幅２進直交変調データに変換して出力する並列加算器とを含んでなることを特徴とする定振幅２進直交変調装置。
前記直列/並列変換器が出力する三つの群の並列データは(b₀〜b₂)、(b₃〜b_５)及び(b₆〜b₈)であり、
前記定振幅符号器は、前記直列/並列変換器が出力するデータビットを次の数２〜数４のように論理組合せしてパリティビット(r_０)、(r_１)及び(r_２)を生成することを特徴とする請求項１に記載の定振幅２進直交変調装置。
受信される定振幅の２進直交変調データを復調し、パリティビットを除去した後、直列データを生成する２進直交復調部と、
前記２進直交復調部で復調されたデータを複数の群に分けて、エラーの発生を検出し、エラーが発生していない場合に、その前記２進直交復調部の直列データを復調データとして出力するエラー検出部と、
前記エラー検出部でエラーが検出された場合に、エラーの発生した群のデータのビット符号を順次変換しながら、エラーの発生していない群のデータと共に直列データに変換するエラービット符号変換部と、
前記エラービット符号変換部の出力データを定振幅２進直交変調する定振幅２進直交変調装置と、
前記受信される２進直交変調データと前記定振幅２進直交変調装置の定振幅２進直交変調データとを各ビット別にディスタンスを比較するディスタンス比較器と、
前記エラービット符号変換部から出力される複数の直列データを格納し、前記ディスタンス比較器の制御信号により、該当する直列データを復調データとして選択して出力するバッファとを備えることを特徴とする定振幅２進直交復調装置。
前記２進直交復調部は、
受信される２進直交変調データを復調する２進直交復調器と、
前記２進直交復調器の出力データからパリティビットを除去するパリティビット除去器と、
前記エラー検出部の出力信号により前記パリティビット除去器の出力データをスイッチングする複数のスイッチと、
前記エラー検出部でエラーが検出されない場合に、前記複数のスイッチによりスイッチングされたデータを受けて直列復調データに変換する並列/直列変換器とを備えることを特徴とする請求項３に記載の定振幅２進直交復調装置。
前記エラー検出部は、前記２進直交復調器の複数群の出力データをそれぞれ受けて、パリティを検査し、エラーの発生を判断して、前記複数のスイッチをそれぞれ制御する第１〜第３のパリティ検査器と、
前記第１〜第３のパリティ検査器の出力信号を論理和してエラー判断信号を発生するＯＲゲートとを備えることを特徴とする請求項３に記載の定振幅２進直交復調装置。
前記エラービット符号変換部は、前記複数のスイッチを介してエラーの発生した群のデータをそれぞれ受けて符号を変換する第１〜第３のビット符号変換器と、
前記１〜第３のビット符号変換器の出力データと前記複数のスイッチによりスイッチングされたエラーの発生していないデータとを論理和する複数のＯＲゲートと、
前記複数のＯＲゲートの出力データを直列データに変換する並列/直列変換器とを備えることを特徴とする請求項３に記載の定振幅２進直交復調装置。
前記定振幅２進直交変調装置は、前記エラービット符号変換部の出力データをデータレート制御信号により、複数群のデータビットに変換する直列/並列変換器と、
前記直列/並列変換器で変換された複数群のデータビットをそれぞれ組み合わせて、各群のパリティビットを発生する定振幅符号器と、
それぞれ異なる複数の群の直交符号を発生する直交符号発生器と、
前記複数群のデータビットと各群のパリティビットにより、前記複数群の直交符号の中からそれぞれ一つの直交符号を選択し、極性を調整して２進直交変調する複数の２進直交変調部と、
前記複数の２進直交変調部の出力信号を並列に加算する並列加算器とから構成されることを特徴とする請求項３に記載の定振幅２進直交復調装置。
前記複数の２進直交変調部は、それぞれ、前記各群のデータビットと複数のパリティビットの中から一つのビットを除いた残りのビットにより前記複数群の直交符号の中からそれぞれ一つを選択する直交変調器と、
前記直交変調器の出力信号に前記一つのビットを符号ビットでそれぞれ乗じて極性を調整し、前記並列加算器に出力する乗算器とを備えることを特徴とする請求項７に記載の定振幅２進直交復調装置。
前記直交変調器は、マルチプレクサーであることを特徴とする請求項８に記載の定振幅２進直交復調装置。
それぞれの定振幅符号器は、各群のデータビット(b₀〜b₂)、(b₃〜b_５)、(b₆〜b₈)を下記の数２〜数４により論理演算してパリティビット(r_０)、(r_１)、(r_２)を生成することを特徴とする請求項７に記載の定振幅２進直交復調装置。