JP3824284B2 - チップインダクタ - Google Patents
チップインダクタ Download PDFInfo
- Publication number
- JP3824284B2 JP3824284B2 JP34524196A JP34524196A JP3824284B2 JP 3824284 B2 JP3824284 B2 JP 3824284B2 JP 34524196 A JP34524196 A JP 34524196A JP 34524196 A JP34524196 A JP 34524196A JP 3824284 B2 JP3824284 B2 JP 3824284B2
- Authority
- JP
- Japan
- Prior art keywords
- chip inductor
- coil
- resin
- fumarate
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)
- Insulating Of Coils (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【発明の属する技術分野】
本発明は、高周波帯域で使用されるようなインダクタ、詳しくは携帯電話等の移動体通信機器に用いられる表面実装型チップインダクタに関するものである。
【0002】
【従来の技術】
近年、携帯電話機で代表されるような無線機器の高周波化及び小型化が強力に推し進められる中で、小型で高周波領域まで動作し、高いQ値を持ち、表面実装が可能なチップインダクタへの要求が一層強まっている。
【0003】
この目的のために、図11に示すような積層型チップインダクタや図12に示すような巻線型チップインダクタが使用される。
【0004】
積層型チップインダクタは、Ni−Cu−Znフェライト等の磁性体6とAg等からなる内部電極7と外部端子電極8からなる。そして、これは低温焼結性の磁性体ペースト61と導体ペースト71とを図13に示すような方法で反復印刷し、900℃程度で焼成して製造されている。
【0005】
前述の方法で製造された積層型チップインダクタは非常に小型で、インダクタンスも大きな値が得られ、耐熱性にも優れている。
【0006】
一方、巻線型チップインダクタは、磁性体又は誘電体のコア9にφ0.1mm以下の金属線10を巻き、樹脂11で外装し端子12を付けたものであり、大きなインダクタンスが得られる。
【0007】
【発明が解決しようとする課題】
しかしながら、前記積層型チップインダクタは、Q値が低く自己共振周波数も低いので、携帯電話機のように使用周波数の高い無線機器内のインダクタとしては不適当であった。この素子のQ値が低くなるのは、導体を焼結法で形成するためバルク金属より導電率が低くなるために、導体のQ値が低くなるからである。また、自己共振周波数が低くなるのは、導体を支持するセラミックスの比誘電率が大きいため(比誘電率は4〜5程度以上)巻線間の浮遊容量が大きくなるからである。
【0008】
一方、巻線型チップインダクタは、大きなインダクタンスが得られるが、外装に使用する樹脂の軟化温度が180〜200℃程度であるために、リフローハンダ付け法により基板に実装する(通常230℃程度まで昇温する)場合、部品の外装が軟化している時間を生じることになり、そのときの取り扱いに慎重を期する必要がある。また、耐熱温度が240℃程度であり、融点の高いハンダは使用することができない。
【0009】
そこで、本発明はQ値、自己共振周波数が高く、実装時に外部磁界の影響を受けにくく、耐熱温度の高いチップインダクタを提供するものである。
【0010】
【課題を解決するための手段】
このような目的は下記(1)〜(5)の構成により達成できる。
【0011】
(1)樹脂系誘電体と帯状導体コイルと外部端子電極とを備えたチップインダクタであって、前記樹脂系誘電体は、単量体として少なくともフマル酸ジエステルを含む単量体組成物を重合して得られた高分子材料から成ることを特徴とするチップインダクタ。
【0012】
ここで、樹脂系誘電体とは、少なくとも外装部分、場合によってはコア部分も含めたものをさす。
【0013】
(2)前記樹脂系誘電体は、比誘電率が1〜3、耐熱温度が270℃〜350℃であることを特徴とする(1)に記載のチップインダクタ。
【0014】
ここで、耐熱温度とは、加熱し常温に冷却した場合に電気的、機械的特性等が著しく劣化しはじめる温度のことをいう。換言すれば樹脂が非可逆的に変質する温度である。
【0015】
(3)前記コア及び前記外装樹脂は、同一の材料で構成されることを特徴とする(1)又は(2)に記載のチップインダクタ。
【0016】
(4)前記コイルの中心軸が前記外部端子電極面と直交していることを特徴とする(1)〜(3)のいずれかに記載のチップインダクタ。
【0017】
(5)前記コイルの中心軸が前記外部端子電極面と平行であることを特徴とする(1)〜(3)のいずれかに記載のチップインダクタ。
【0018】
【発明の実施の形態】
本発明に係るチップインダクタは、前記のように、樹脂系誘電体と帯状導体コイルと外部端子電極とを有するチップインダクタであって、前記樹脂系誘電体は、単量体として少なくともフマル酸ジエステルを含む単量体組成物を重合して得られたものであり、フマル酸ジエステルから誘導される繰り返し単位を有するフマレート系重合体(フマレート系樹脂)である。
【0019】
このフマレート系樹脂は、特願平8−42073号(未公開)の明細書中に記載したものであり、これは主に基板用材料として用いられるものであり、比誘電率、誘電正接が低く耐熱温度が高い特徴がある。本発明はこの樹脂をインダクタの外装用樹脂やコアとして使用し、かつ、帯状導体コイルを用いることを特徴としている。そして、このインダクタは、高いQ値を持ち、数GHzの高周波まで使用が可能となる。
【0020】
ここで、前記フマレート樹脂は、比誘電率が3以下、好ましくは1〜3で、耐熱温度が270℃以上、好ましくは270℃〜350℃である。前記誘電率を持つことにより自己共振周波数を高くすることができ、高周波領域での使用が可能となる。また、上記耐熱温度とすることにより、リフローハンダ付け法により基板へ装着する場合、外装が軟化することなく、また比較的融点の高いハンダ(近年は環境問題等から融点を低くする効果のあるPbを含有しないハンダの使用が必要とされる)も使用することができる。
【0021】
具体的には、例えば、ジ−シクロヘキシルフマレートモノ重合体、ジ−イソプロピルフマレート/ジ−シクロヘキシルフマレート共重合体、ジ−シクロヘキシルフマレート/ジ−sec−ブチルフマレート共重合体、ジ−イソプロピルフマレート/ジ−sec−ブチルフマレート共重合体、ジ−シクロヘキシルフマレート/tert−ブチルビニルベンゾエート等が挙げられる。
【0022】
この樹脂は注型性能も優れており、常温で注型出来るので製造が容易であると共に、積層型チップインダクタのように高熱処理をする必要が無く、コイルを形成する帯状導体線に抵抗値の低いバルクの金属を使用することができる。
【0023】
ここで、コイルを形成する導体線には帯状のものを用いるが、これは、同一材質、同一断面積の丸線と比べれば、その抵抗率を下げることなく、単位長さ当たりの巻数を多くすることができより大きなインダクタンスを得ることができる、更に高周波で使用する場合、表皮効果により、同一断面積の丸線と比べて単位長さ当たりの表面積が大きい帯状の方が抵抗が少なくなるためである。
【0024】
帯状導体線の材質は、通常のコイル用の材質を用いれば良く、例えばCu、Au、Ag、Fe、Pt、Sn、Ni、Pb、Al、Coまたはそれらの合金等を用いることがでる。その中でも、導電率やコストの面を考えると、Cuを主成分とする合金が好ましく、特にCuを使用することが好ましい。これは、リフロー炉の処理温度は通常Cuの焼鈍温度以上であり、巻線時の機械加工によるストレスで硬銅化したCuがリフロー炉による加熱で軟銅化し(軟銅化温度210℃)、導体抵抗が低下して一層Q値が上昇することも期待できるためである。これは、導体にバルクの金属を用いたときの特徴で、この様な効果は焼結金属によるチップインダクタでは期待しがたい。
【0025】
本発明に係るチップインダクタの製造方法を図1を参照しながら詳細に説明する。
【0026】
第一工程(図1(a))として、フマレート系樹脂からなる丸棒(コア)1に帯状導体線2を所定の巻数を巻く。
【0027】
ここで、帯状導体線を用いた場合、コイルを巻く方法には、帯状導体線の広い面と丸棒(コア)の側面とを接するように巻く方法(図示しない)と、帯状導体線の狭い面と丸棒(コア)1の側面とを接するように巻く方法、(図1(a))即ち、コイルの幅方向がコイルの径方向と一致するように巻く方法(これをエッジワイズに巻くとする)の二通りあるが、特に、後者の巻き方、即ち、エッジワイズに巻くことが好ましい。これは、単位長さ当たりの巻数が最も多くなり、小型で大きなインダクタンスの素子を得ることができるからである。エッジワイズに巻く場合、帯状導体線を前記のごとく巻いてもよいし、通常の丸線をらせん状に巻いたものを押しつぶして帯状にしてもよい。
【0028】
また、導電線の表面には、フマレート系樹脂、好ましくは、誘電体として使用する樹脂と同じ樹脂を塗布して互いに接触しないように絶縁処理してある。
【0029】
第二工程(図1(b))として、線端をコイルの巻方向に折り曲げてリード部分21を設けて、所定の長さになるように丸棒(コア)1を切断し、巻線したコイル3を作成する。
【0030】
第三工程(図1(c))として、巻線したコイル3を注型に入れて、液状のフマレート系樹脂を注ぎ、乾燥することにより外装樹脂4を硬化させる。ここで、使用するフマレート系樹脂は、丸棒(コア)1と同じものでもよいし異なるものでもよい。
【0031】
液状のフマレート系樹脂は、前記フマレート系樹脂を溶剤に溶解させたポリマー溶液である。ここで、使用することのできる溶剤としては、例えば、ベンゼン、トルエン等の芳香族炭化水素系溶剤、メチルエチルケトン、シクロヘキサノン等のケトン系溶剤、テトラヒドロフラン(THF)、クロロホルム、酢酸エチル等の溶剤から適宜選択し溶解することにより得ることができる。
【0032】
この濃度は特に制限はないが、作業性を考慮するとフマレート系樹脂が、5〜30重量%の範囲で含まれるのが好ましい。
【0033】
乾燥温度は使用する溶剤により適宜選択され、室温(15〜30℃程度)又は40〜60℃程度としてもよい。
【0034】
第四工程(図1(d))として、端子側の面を研磨してリード部21の線端を露出させ、両端に外部端子電極5を付ける。
【0035】
両端に付ける外部端子電極5は、金属導体膜を接着してもよいし、真空蒸着法、無電解メッキ等により形成してもよい。
【0036】
端子電極の材質は、Cuを主成分とするもの等が挙げられる。また、外部端子電極にはハンダ耐熱性やハンダ濡れ性を考慮してNi、Sn等のメッキにより形成してもよい。
【0037】
以上、製造工程の一例を記述したが、これに限定することはなく、例えば、前記のようなフマレート系樹脂の丸棒(コア)を使用せずに、フォーミングによりエッジワイズのコイル部分を成形し、又は、コイルの導体材料となる金属板を順送型等によりエッジワイズのコイル部分及び端子部分をも含めて成形し、注型に入れてフマレート系樹脂を注ぎ固める製造方法も可能である。
【0038】
なお、図1(c)に示すように、コイルの中心軸3aが外部端子電極面5aを貫通する構造とすることで基板実装時の自由度を与えることが好ましい。これは、以下の理由からによる。積層型チップインダクタ等のように、コイルの中心軸が端子間を貫通する軸と直交するものは、高周波回路用基板に実装した場合、基板実装時にコイルの中心軸が基板面に対して垂直となるので、基板上に形成された配線パターン等によっては、これより発生する磁界により相互に影響を受けることとなり、実装方向によりインダクタンスが変化することとなる。しかし、コイルの中心軸が外部端子電極面を貫通する構造とすることで、高周波回路用基板に実装した場合、基板上に形成された配線パターン等により発生する磁界により影響を受けにくく、実装方向によるインダクタンスが変化を少なくことができるからである。
【0039】
また、図2に示すように、コイルの中心軸3bと外部端子電極面5bが平行となるような構造も可能なのは自明である。前記のように磁界の影響を受けやすくなるが、このような構造を採れば高さ寸法を1mm以下に設計することも容易である。
【0040】
【実施例】
以下、本発明の具体的実施例を示す。
【0041】
チップインダクタの樹脂系誘電体の材料としてフマレート系樹脂は、ジ−シクロヘキシルフマレートモノ重合体、ジ−イソプロピルフマレート/ジ−シクロヘキシルフマレート共重合体、ジ−シクロヘキシルフマレート/ジ−sec−ブチルフマレート共重合体の4種類を使用した。表1にそれぞれの比誘電率、静電正接、軟化温度及び耐熱温度を示す。
【0042】
ここで、比誘電率、静電正接は前記樹脂を12cm×2.0mm×2.0mmの基板状にして、摂動法により測定した。軟化温度は、JISK7126に準拠したTMA100(セイコー電子工業(株)製)を用いて測定した。耐熱温度は、所定の温度に設定したハンダ槽に浸漬し外観、変形、膨れ、クラック、溶融の目視及びデバイスの電気的、機械的特性の測定により、劣化が見られたときの温度とした。
【0043】
【表1】
【0044】
(実施例1)
本発明による第一実施例のチップインダクタについて説明する。
【0045】
製造方法の詳細を図1を用いて説明する。
【0046】
a)フマレート系樹脂(ジ−シクロヘキシルフマレートモノ重合体)の直径1.0mmの丸棒(コア)1に幅0.2mm、厚さ35μmの銅からなる帯状導体線2をエッジワイズに8回巻く(図は見やすくするため5回巻いてある)。なお、銅からなる帯状導体線2の表面にはフマレート系樹脂(ジ−シクロヘキシルフマレートモノ重合体)を厚さ約100μm塗布して互いに接触しないように絶縁処理してある。このとき、樹脂濃度は15〜30重量%程度にして樹脂に柔軟性を与えた状態でスパイラル状にコイルを巻く。
【0047】
b)線端をコイルの巻方向に折り曲げリード部21を設け、丸棒(コア)1を長さ2.5mmに切断し巻線したコイル3を作成する。
【0048】
c)巻線したコイル3を注型に入れて、フマレート系樹脂(ジ−シクロヘキシルフマレートモノ重合体)の溶液を注ぎ、室温中で乾燥し、硬化した樹脂を型より取りだす。ここで、ポリマー溶液の溶剤はトルエン使用し、樹脂濃度を15重量%程度とした。
【0049】
d)端子側の面を研磨してリード端子部21の線端を露出させ、両端に銅箔からなる外部端子電極4を付ける。
【0050】
この様にして製造された略直方体(縦、横、高さ2.5×2.0×1.8mm)の本発明に係るチップインダクタのインピーダンス周波数特性(図3)及び自己共振周波数(図5)を測定した。また、比較のために従来のチップインダクタとして、前記本発明に係るチップインダクタと同一インダクタンス(33nH(100MHz))で同様の形状寸法であり、比誘電率4〜5程度で軟化温度が180℃〜200℃であるジアリルフタレート系樹脂を用いたものについてもインピーダンス周波数特性(図4)及び自己共振周波数(図6)を測定した。
【0051】
素子定数測定の結果、本発明に係るチップインダクタのQ値(100MHz)は32であり、本発明に係るチップインダクタと同じインダクタンス、同形状寸法である従来のインダクタのQ値(100MHz)24より33%高い値であった。
【0052】
また、本発明によるチップインダクタの自己共振周波数は、3.0GHz以上であり、本発明に係るチップインダクタと同じインダクタンス、同形状寸法である従来のインダクタの自己共振周波数1.8GHzより60%以上高い値を示した。
【0053】
(実施例2)
次に本発明による第二実施例のチップインダクタについて説明する。
【0054】
第二のチップインダクタは、コイルの巻数を四回巻きとした以外は実施例1と同様の製造方法、寸法等により作成した。比較例としても、第二実施例のチップインダクタと同一インダクタンス(12nH(100MHz))で同様の形状寸法であり、比誘電率4〜5程度で軟化温度が180℃〜200℃であるジアリルフタレート系樹脂を用いたものについても測定した。
【0055】
また、評価についても実施例1と同様に第二実施例のチップインダクタについてのインピーダンス周波数特性(図7)及び自己共振周波数(図9)を測定し、比較例についてもインピーダンス周波数特性(図8)及び自己共振周波数(図10)を測定した。
【0056】
素子定数測定の結果、本発明に係るチップインダクタのQ値(100MHz)は33であり、本発明に係るチップインダクタと同じインダクタンス、同形状寸法である従来のインダクタのQ値(100MHz)19より70%高い値であった。
【0057】
また、本発明によるチップインダクタの自己共振周波数は、6.7GHz以上であり、本発明に係るチップインダクタと同じインダクタンス、同形状寸法である従来のインダクタの自己共振周波数3.2GHzより2倍以上と遙かに高い値を示した。
【0058】
これは従来のチップインダクタでは層間や線間の間隔が構造的に決まっており、同構造のチップインダクタで求められる定数が小さい場合でも層間や線間の間隔は同じで巻き数のみが少なくなっている場合が多いが、本実施例に於いては同じ形状で巻き数が少ない場合層間の間隔を容易に広げることができるため単位巻き数当たりの線間容量を小さくすることが可能であり、自己共振周波数を飛躍的に高くすることができるためである。
【0059】
なお、実施例にはジ−シクロヘキシルフマレートモノ重合体を用いてインダクタ素子を作成した場合のみの諸特性について示したが、ジ−イソプロピルフマレート/ジ−シクロヘキシルフマレート共重合体、ジ−シクロヘキシルフマレート/ジ−sec−ブチルフマレート共重合体を用いた場合も同様に高いQ値及び高い自己共振周波数を示した。
【0060】
【発明の効果】
本発明に係るチップインダクタは、誘電体材料にフマレート系樹脂を用いるために、自己共振周波数が高くなり、高周波までの使用が可能となる。樹脂の耐熱温度も従来の樹脂に比べ高く、比較的融点の高いハンダを使用したリフロー炉処理に対応できる。この樹脂は注型性能も優れており、常温で注型出来るので製造が容易であると共に、積層型チップインダクタのように高熱処理をする必要が無く、コイルを形成する内部導体に抵抗値の低いバルクの金属を使用することができるのでQ値が高い。同時に、樹脂モールド成形によれば、セラミック焼結型素子ではよくみられる素体の歪みや剥がれなどが殆ど発生しない。
【0061】
また、エッジワイズにコイルを巻くことにより単位長さ当たりの巻数を大きくすることができるため、小型で大きなインダクタンスを持つインダクタを得ることができる。
【図面の簡単な説明】
【図1】本発明に係る製造工程を示す図である。
【図2】本発明に係るチップインダクタの透過斜視図である。
【図3】第一実施例に係るチップインダクタのインピーダンス周波数特性を示す図である。
【図4】第一実施例に対する比較例(33nH)のインピーダンス周波数特性を示す図である。
【図5】第一実施例に係るチップインダクタの自己共振周波数を示す図である。
【図6】第一実施例に対する比較例(33nH)の自己共振周波数を示す図である。
【図7】第二実施例に係るチップインダクタのインピーダンス周波数特性を示す図である。
【図8】第二実施例に対する比較例(12nH)のインピーダンス周波数特性を示す図である。
【図9】第二実施例に係るチップインダクタの自己共振周波数を示す図である。
【図10】第二実施例に対する比較例(12nH)の自己共振周波数を示す図である。
【図11】積層チップインダクタの透過斜視図である。
【図12】巻線型インダクタの透過斜視図である。
【図13】積層チップインダクタの積層工程を示す図である。
【符号の説明】
1;丸棒(コア)
2;帯状導体線
3;巻線したコイル
3a、3b;コイルの中心軸
4、11;外装樹脂
5、8、12;外部端子電極
5a、5b;外部端子電極面
6;磁性体
61;磁性体ペースト
7;内部電極
71;導体ペースト
9;コア
10;金属線
Claims (5)
- 少なくともフマル酸ジエステルを含む単量体組成物を重合して得られた高分子を含むコア、
該コアを巻回する帯状導体コイル及び
該コイルの両端に接続する外部端子電極を有し、
該コア及び該コイルは、少なくともフマル酸ジエステルを含む単量体組成物を重合して得られた高分子を含む外装樹脂により外装されていることを特徴とするチップインダクタ。 - 前記コア及び外装樹脂は、比誘電率が1〜3であり、耐熱温度が270度〜350度であることを特徴とする請求項1に記載のチップインダクタ。
- 前記コア及び前記外装樹脂は、同一の材料で構成されることを特徴とする請求項1又は2に記載のチップインダクタ。
- 前記コイルの中心軸が前記外部端子電極面と直交していることを特徴とする請求項1〜3のいずれかに記載のチップインダクタ。
- 前記コイルの中心軸が前記外部端子電極面と平行であることを特徴とする請求項1〜3のいずれかに記載のチップインダクタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34524196A JP3824284B2 (ja) | 1996-12-25 | 1996-12-25 | チップインダクタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34524196A JP3824284B2 (ja) | 1996-12-25 | 1996-12-25 | チップインダクタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10189344A JPH10189344A (ja) | 1998-07-21 |
JP3824284B2 true JP3824284B2 (ja) | 2006-09-20 |
Family
ID=18375263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34524196A Expired - Fee Related JP3824284B2 (ja) | 1996-12-25 | 1996-12-25 | チップインダクタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3824284B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100381361B1 (ko) * | 2000-11-08 | 2003-04-26 | 주식회사 쎄라텍 | 표면 실장형 칩 인덕터 제조방법 |
JP5019523B2 (ja) * | 2007-05-30 | 2012-09-05 | Fdk株式会社 | チョークコイル |
WO2011092910A1 (ja) * | 2010-01-26 | 2011-08-04 | 株式会社村田製作所 | 電力増幅器 |
JP2018142644A (ja) * | 2017-02-28 | 2018-09-13 | 株式会社村田製作所 | インダクタ |
KR102620512B1 (ko) * | 2018-07-05 | 2024-01-03 | 삼성전기주식회사 | 코일 부품 |
-
1996
- 1996-12-25 JP JP34524196A patent/JP3824284B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10189344A (ja) | 1998-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9899143B2 (en) | Chip electronic component and manufacturing method thereof | |
US6456183B1 (en) | Inductor for integrated circuit | |
CN111681852B (zh) | 线圈电子组件和包括该线圈电子组件的板 | |
CN107799260B (zh) | 磁性粉末以及包含磁性粉末的电感器 | |
JP6355215B2 (ja) | コイル電子部品の製造方法 | |
US20140002221A1 (en) | Power inductor and method of manufacturing the same | |
JP2001023822A (ja) | 積層フェライトチップインダクタアレイおよびその製造方法 | |
KR20190072243A (ko) | 파워 인덕터 및 그 제조 방법 | |
US20140097931A1 (en) | Choke | |
US20100219924A1 (en) | Choke | |
KR20160014302A (ko) | 칩 전자부품 및 그 실장 기판 | |
KR20160124328A (ko) | 칩 부품 및 그 제조방법 | |
US20150187487A1 (en) | Ceramic electronic component | |
US20220102062A1 (en) | Electronic component and method of manufacturing the same | |
JP3824284B2 (ja) | チップインダクタ | |
US6918173B2 (en) | Method for fabricating surface mountable chip inductor | |
CN101441921B (zh) | 一种电感器及其制造方法 | |
KR101792279B1 (ko) | 인덕터 및 인덕터 제조 방법 | |
KR101334653B1 (ko) | 복합 자성 코아 및 그 제조방법 | |
US20190287709A1 (en) | Choke | |
JP3601096B2 (ja) | 積層インダクタの製造方法 | |
JP3409995B2 (ja) | インダクタンス素子およびその製造方法 | |
JP2005019511A (ja) | マイクロインダクタ及びその製造方法 | |
JP2022124870A (ja) | コイル部品、電子機器、及びコイル部品の製造方法 | |
JPH03173410A (ja) | Lc複合部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031210 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20031210 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031210 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20031210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20031210 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060622 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060626 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |