JP3812505B2 - 空洞共振器、空洞共振器フィルタおよびモジュール基板 - Google Patents
空洞共振器、空洞共振器フィルタおよびモジュール基板 Download PDFInfo
- Publication number
- JP3812505B2 JP3812505B2 JP2002201530A JP2002201530A JP3812505B2 JP 3812505 B2 JP3812505 B2 JP 3812505B2 JP 2002201530 A JP2002201530 A JP 2002201530A JP 2002201530 A JP2002201530 A JP 2002201530A JP 3812505 B2 JP3812505 B2 JP 3812505B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive film
- single crystal
- hole
- cavity resonator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【発明の属する技術分野】
本発明は、ミリ波を用いた信号処理回路に用いられる空洞共振器、それを用いた空洞共振器フィルタ、およびモジュール基板に関する。
【0002】
【従来の技術】
移動体通信機器の普及にともなって、使用される周波数帯域も高周波数化し、ミリ波帯のフィルタが必要になっている。従来の誘電体1/4波長同軸共振器では、軸長寸法が小さくなりすぎフィルタを構成することが難しく、損失も大きくなり実用的でない。
【0003】
このため、導波管型共振器に誘電体セラミックスを用いた導波管型誘電体フィルタが提案されている。導波管型誘電体フィルタは、目的の信号周波数に対し適当な誘電率の誘電体セラミックスを共振器に使用することで回路基板上に実装できる形状まで小型化できる利点がある。例えば、特開平10−290104号公報にあるように、従来の導波管型のフィルタは、複数の直方体の共振器を接続し、各共振器間は、結合部を通して電磁界結合しており、ほぼ全面に外導体が形成されている。また、フィルタの両端の共振器には入出力電極が形成されている。
【0004】
しかしながら、使用される周波数が高くなるほど、共振器の寸法精度が厳しくなり、誘電体セラミックスを加工する従来方法では、対応が難しくなってくる。このため、特開平11−346103号公報に記載のように、シリコン基板を異方性エッチングして空洞共振器を形成した導波管フィルタおよびミリ波モジュールが提案されている。
【0005】
図12は前記公報に開示の空洞共振器を用いたミリ波モジュールの構造概念図であり、図12(a)はその断面図、図12(b)はその斜視図である。図12に開示の空洞共振器を用いたミリ波モジュールでは、シリコン単結晶基板401上に異方性エッチングにより方形状の第1、第2のくぼみ402a,bを設け、前記第1、第2のくぼみの底面および側面にグランド面として導電膜403を積層し、入出力線路としてコプレナ線路409を設け、グランド面として導体を積層したガラス基板と前記シリコン基板とを前記第1、2のくぼみを覆うように接合して第1、2の空洞共振器を形成している。さらに、前記ガラス基板上に設けたグランド面の一部に、前記第1、2の空洞共振器を結合するコプレナ線路410を設けたことにより導波管型フィルタが形成されている。
【0006】
【発明が解決しようとする課題】
単結晶基板の異方性エッチングには、シリコン単結晶基板がよく用いられる。異方性エッチングは、シリコン単結晶基板の結晶方位によるエッチング速度の差を利用する技術であり、エッチングされた個所は結晶面に沿った、きわめて正確な角度をもつ平滑面として現れる。一般の半導体プロセスで使用される(100)面カットのウエハでは(100)面に対し54.7°の角度でエッチングが進行し、(111)面がエッチング面として現れる。
【0007】
一方、一般に知られているように矩形型の導波管モード共振器の共振周波数は各側面辺の長さ(幅と奥行)をa,b、高さ(深さ)をtとした場合、基本モードとなるTE101モードの共振周波数は以下の計算式で求められる。
【数1】
ここで、fは共振周波数、cは真空中の光速、λは誘電体中の波長、εrは共振器に使用される誘電体の誘電率である。また、共振器のQ値は、
【数2】
となり、誘電体が空気の場合は、以下のようになる。
【数3】
ここで、Qは共振器のQ値で、Qεは誘電体、Qcは導電体に関するQ値であり、δは共振周波数において電磁界強度が1/eに減衰するまでの深さ:表皮深さである。
【0008】
この式から、誘電体が空気の場合、共振器の性能を示すQ値は、t<a、bの場合、高さtが大きいほど大きくなる。また、一般に、上下面と4側面とのなす角が90°、すなわち高さ方向で、側面長a,b寸法が一定であるほうがQ値は高く、共振モードは安定している。したがって、良好な共振器Q値を得るためには、適当な高さtを有することと、側面長a,b値が高さ方向で寸法分布範囲が小さいことが必要になる。図12に示した従来技術にある空洞共振器構造では、上下面と側面のなす角が90°ではなく、一つの傾斜面:なす角54.7°で構成され、くぼみの開口部では、共振器の側面長a,bの寸法は大きく、くぼみの底面では共振器の側面長a,bの寸法は小さくなっている。従来技術では、高さtを増すことにより、開口部と底面の共振器の側面長さa,bの寸法の差はさらに大きくなり、共振器の側面長さa,bは、広い範囲の寸法分布を生じ、Q値が低下するという問題がある。
【0009】
また、共振器を繋げてフィルタを構成する場合には、従来技術のように平面的なコプレナ線路を用いて空洞共振器間の電磁界結合をとる方法では外部線路との結合や共振器間結合を大きく設計することが困難である。共振器間の結合により通過帯域幅がきまるため、従来の空洞共振器間の結合方法では、フィルタ特性の設計自由度が小さいという問題があった。
【0010】
本発明は、上記のような問題点を解決するものであり、ミリ波のような高周波数にも対応できる寸法精度を維持しつつ、Q値の高い空洞共振器を提供することを目的とする。さらに、Q値が高くフィルタ特性の設計自由度の高い空洞共振器フィルタ及び空洞共振器を用いたモジュール基板を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明は、貫通孔を有するシリコン単結晶基板と、前記シリコン単結晶基板を挟むように構成された、上層基板と下層基板とからなる空洞型共振器であり、前記貫通孔はシリコン単結晶基板の両面から異方性エッチングにより形成された貫通孔であり、前記貫通孔の内壁に導電膜を形成しており、前記上層基板と前記下層基板は導電膜を有し、前記貫通孔の上方及び下方は、前記貫通孔内壁の導電膜に接続された前記上層基板の導電膜と前記下層基板の導電膜とで被われており、前記貫通孔の上方または下方に励振用電極が形成されていることを特徴とする空洞共振器に関する。
【0012】
前記空洞共振器の一実施形態として、前記貫通孔を有するシリコン単結晶基板が複数積層されている前記空洞共振器に関する。
【0013】
さらに、前記空洞共振器の一実施形態として、前記上層基板または下層基板の導電膜上に共振周波数調整用の誘電体膜を積層したことを特徴とする。
【0014】
また、本発明は、複数の貫通孔と該貫通孔同士を繋げる溝部とを有するシリコン単結晶基板と、前記シリコン単結晶基板を挟むように構成された上層基板と下層基板とからなる空洞共振器フィルタであり、前記貫通孔は前記シリコン単結晶基板の両面から異方性エッチングにより形成された貫通孔であり、前記貫通孔の内壁に導電膜を形成しており、前記溝部の側面及び底面に導電膜を形成しており、前記上層基板と前記下層基板とは導電膜を有し、前記貫通孔の上方及び下方は、前記貫通孔内壁の導電膜に接続された前記上層基板の導電膜と前記下層基板の導電膜とで被われており、前記複数の貫通孔のうち外部信号の入出力用共振器を構成する貫通孔の上方または下方に励振用電極が形成されており、前記溝部の開放側は、前記上層基板又は前記下層基板により導電膜で被われていることを特徴とする空洞共振器フィルタに関する。
【0015】
前記空洞共振器フィルタの一実施形態として、前記貫通孔を有するシリコン単結晶基板が複数積層されていることを特徴とする。
【0016】
さらに、前記空洞共振器フィルタの一実施形態として、前記上層基板または下層基板の導電膜上に共振周波数調整用の誘電体膜を積層したことを特徴とする。
【0017】
また、本発明は、請求項1〜6記載の空洞共振器または空洞共振器フィルタを有するモジュール基板であって、前記上層基板、下層基板およびシリコン単結晶基板のうち少なくとも1つを実装基板としたモジュール基板に関する。
【0018】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照し詳細に説明する。
【0019】
図1は、本発明による空洞共振器を構成する異方性エッチングにより貫通孔を形成したシリコン単結晶基板の一実施形態を示す図であり、図1(a)は平面図、図1(b)は図1(a)のA−A’断面図、図1(c)は図1(c)のB−B’断面図である。
【0020】
図1の貫通孔4を形成したシリコン単結晶基板1は、基板の両表面より異方性エッチングにより、所定の角度をもった内壁41面が形成され、該内壁にグランド電極となる導電膜6を形成している。また、導電膜6は必要により基板の両表面にまで形成しても良い。
【0021】
シリコン単結晶基板1への貫通孔4の形成は、特定の結晶面でカットされたシリコン単結晶基板の所定の位置に所定の形状の保護膜を形成し、エッチング剤によりエッチングすることにより行なわれる。保護膜としては、酸化層が一般的であり、エッチング剤としては、TMAH(ハイドロオキサイド)などが例示されるが、これらに限定されるものではない。
【0022】
シリコン単結晶基板に貫通孔を形成する方法の一例をさらに詳しく述べる。所定の厚みの(100)面カットしたシリコン単結晶基板を両面研磨し、エッチング時の保護膜として熱酸化層を形成する。次に、表裏両面で貫通孔パターンを一致させるためのアライメントマークを形成する。このアライメントマークを基準点とし、ホトリソグラフィー技術、ウェットエッチング技術により、最初に熱酸化層除去用窓を形成し、続いてシリコンウエハ異方性エッチング用窓を形成し、異方性エッチングを行なう。
【0023】
熱酸化層除去用窓は、ノボラック系ネガ型レジストなどのレジストをスピンコートすることによりレジスト薄膜を形成後、プリベーク、露光、現像、リンス、ポストベークを所定の条件で行うことにより形成される。シリコンウエハ異方性エッチング用窓は、この後、弗酸などを用いて熱酸化層の除去を行うことにより形成される。異方性エッチングは、エッチング液として例えばTMAH(ハイドロオキサイド)に浸漬して行なう。その後、洗浄、乾燥することにより所定の貫通孔を形成したシリコン単結晶基板を得ることが出来る。
【0024】
続いて、貫通孔を形成したシリコン単結晶基板は、前記貫通孔側面および/又は基板表面に高周波スパッタリングなどの方法によりAuまたはCuなどの導電膜を表皮深さ以上の厚みに形成する。
【0025】
本発明の空洞共振器は、上記のようにして作製できる内壁41に導電膜6を形成した貫通孔4を有するシリコン単結晶基板1と、前記シリコン単結晶基板を挟むように構成された、導電膜を有する上層基板と下層基板とで構成される。
【0026】
図2(a)は本発明の空洞共振器の一実施形態を示す断面図であり、図2(b)は下層基板の貫通孔に接する面と反対側の面の導電膜パターンであり、図2(c)は下層基板の貫通孔に接する面の導電膜パターンである。上層基板2および下層基板3は、空洞共振器のグランド電極62となる導電膜6を有しており、前記シリコン単結晶基板1の貫通孔4の上方及び下方は、前記上層基板2の導電膜6と下層基板3の導電膜6とで被われており、前記貫通孔内壁41の導電膜6は前記上層基板2の導電膜6および下層基板3の導電膜6と電気的に接続されている。貫通孔4に接する面がすべてグランド電極62で良い場合は、基板自体が金属等の導電体であってもかまわず、図2の場合、上層基板2として導電体(導電膜6)が使用された例を示している。また、前記貫通孔4下方の下層基板3上には、図2(b)に示すようにグランド電極62と励振用電極61が形成されている。図2の実施形態では下層基板に形成された励振用電極61は下層基板に形成されたスルーホール65を介して裏面の信号伝送路63に接続されている。図2の例では、下層基板3に励振用電極61が形成されているが、上層基板2に励振用電極が形成されるように共振器を構成してもよい。
【0027】
以上のように、シリコン単結晶基板1の両表面から異方性エッチングして貫通孔4形成することにより、一方の表面からのみエッチングした場合に比べ、空洞共振器の側面長a、bの変動幅が1/2に抑えられ、このシリコン単結晶基板1を用いることにより共振器Q値の低下を小さくすることが出来る。また、高さtを大きく設計することも容易になる。また、シリコン単結晶基板のエッチング時間も1/2に低減できる。
【0028】
図3は、図2の空洞共振器の実施形態の上層基板2として、導電膜を形成した基板を使用した一実施形態を示す断面図である。上層基板2としてシリコン単結晶基板を用いて、一方の表面からのみ異方性エッチングをすることによりくぼみを形成し、導電膜6を積層することにより、図3に示す実施形態の空洞共振器を構成することができる。上層基板2以外の部分は図2の実施形態と同一である。
【0029】
以上の例は、貫通孔を形成したシリコン単結晶基板を1枚使用して空洞共振器を構成する例であったが、空洞共振器を構成する場合、貫通孔を形成したシリコン単結晶基板を複数重ねて、貫通孔を深くした、即ち、高さを大きくした空洞共振器を構成することも出来る。
【0030】
図4に、貫通孔を形成したシリコン単結晶基板を複数重ねて構成した空洞共振器の一実施形態の断面図を示す。2枚のシリコン単結晶基板1は、貫通孔4の内壁の導電膜6が繋がるように導電性接着剤64によって接合されている。シリコン単結晶基板1以外の部分の構成は図2の実施形態と同様である。
【0031】
次に、異方性エッチングにより複数の貫通孔を形成したシリコン単結晶基板を用いて複数の空洞共振器を形成した空洞共振器フィルタについて説明する。
【0032】
図5は、本発明の空洞共振器フィルタを構成する異方性エッチングにより貫通孔を形成したシリコン単結晶基板の一実施形態を示す図であり、図5(a)は平面図、図5(b)は図5(a)のA−A’断面図、図5(c)は図5(a)のB−B’断面図である。
【0033】
図1の実施形態の貫通孔を形成したシリコン単結晶基板と異なる点は、図5の実施形態は、シリコン単結晶基板1に貫通孔4を複数個形成すると同時に空洞共振器(または貫通孔)同士を繋げるように溝部11を形成した構造を有することである。導電体膜6は、貫通孔4の内壁41とともに溝部11の底面および側面にも形成されている。また、必要に応じて基板の表面に導電膜を形成しても良い。空洞共振器間の電磁界結合の強さは、空洞共振器間距離、溝部の断面形状などで調整することができる。
【0034】
図5の実施形態のシリコン単結晶基板1は、図1の実施形態で説明した方法で同様に作製できる。その際、保護層のパターンとして溝部11もエッチングするようなパターンにすればよい。また、保護層の形成も図1の実施形態で説明した方法により行なうことが出来る。
【0035】
本発明の空洞共振器フィルタは、上記のようにして作製できる内壁に導電膜を形成した複数の貫通孔と該貫通孔間を繋げる側面及び底面に導電膜を形成した溝部とを有するシリコン単結晶基板と、前記シリコン単結晶基板を挟むように構成された、導電膜を有する上層基板と下層基板とで構成される。
【0036】
図6(a)は本発明の空洞共振器フィルタの一実施形態を示す断面図であり、図6(b)は下層基板の電極パターンとシリコン単結晶基板との関係を示す説明図である。図6の実施形態では、シリコン単結晶基板1に形成された溝部11が下層基板3に向くように設置されており、シリコン単結晶基板1の上面には上層基板2が設置されている。上層基板2および下層基板3は、空洞共振器のグランド電極となる導電膜6を有しており、前記シリコン単結晶基板1の貫通孔4の上方及び下方は、前記上層基板2の導電膜6と下層基板3の導電膜6とで被われている。貫通孔4に接する面がすべてグランド電極で良い場合は、基板自体が金属等の導電体であってもかまわず、図6の場合、上層基板2自体が導電体(導電膜6)を兼ねている。また、前記複数の貫通孔4のうち外部信号の入出力用共振器を構成する貫通孔下方の下層基板3上には、図6(b)に示すようにグランド電極62と励振用電極61が形成されている。
【0037】
また、図6のフィルタを構成する複数の空洞共振器間には、導電膜6で被覆された溝部11と導電膜6で被覆された下層基板3との間で、2つの空洞共振器をつなぐように空洞部が形成されている。この空洞部により2つの空洞共振器の電磁気的結合が形成される。従来技術にあるように2次元的なパターンに比較して広範囲での特性制御ができる。また、溝部加工が貫通孔加工と同時に高い加工精度を保って行うことができるうえ、余分な加工時間を必要としない。
【0038】
また、図6の実施形態は、貫通孔を形成したシリコン単結晶基板を1枚使用して空洞共振器フィルタを構成する例であったが、空洞共振器フィルタを構成する場合、図1に示した貫通孔を形成したシリコン単結晶基板を貫通孔が重なるように図6のシリコン単結晶基板の上に重ねて、貫通孔を深くした、即ち、高さを大きくした空洞共振器フィルタを構成することも出来る。製造工程は増加するものの、厚みの薄いシリコン単結晶基板を使用して積層枚数を増やすことにより、より空洞共振器の高さを高く、かつ空洞共振器の側面長a,bの寸法分布を小さくすることが出来、共振器のQ値を高くすることができる。この結果、帯域通過フィルタの場合、低挿入損失で減衰特性のよい電気的特性を実現することができる。また、シリコン単結晶基板を複数積層する場合、溝部を形成したシリコン単結晶基板をどこに入れるかは特に限定されない。
【0039】
以上のように、シリコン単結晶基板の両表面から複数の貫通孔を形成し、貫通孔の間および入出力用共振器を構成する貫通孔の入出力電極を形成する領域に溝部を形成することにより、一方の表面からのみエッチングしたシリコン単結晶基板を利用した場合に比べ、共振器の側面長a、bの変動幅が1/2に抑えられ、このシリコン単結晶基板を用いることにより共振器フィルタのQ値の低下を小さくすることが出来る。さらに、両面エッチングで作製した空洞部は高さ方向で対称構造となるため共振器間結合設計や取り扱いが容易である。また、工数を増加させることなく溝部の3次元形状を精度良く加工できるため、広い範囲で所望の空洞共振器間の電磁界結合を得ることができるため、設計自由度の高いフィルタを提供できる。
【0040】
図7は、本発明の、空洞共振器および空洞共振器フィルタの上層基板2の導体膜6または下層基板3の導電膜上に共振周波数調整用の誘電体膜21を積層した構造の空洞共振器および空洞共振器フィルタの一実施形態を示す図であり、図7(a)はその断面図、図7(b)は下層基板の説明図である。
【0041】
空洞共振器の場合、貫通孔で形成される空洞部内部が誘電率1の空気で構成される場合、前述のように共振器形状で共振周波数は決定される。しかし、共振器内部に誘電率の高い誘電体を挿入すると、共振器内部の実効的な誘電率が1より大きくなり、これにより共振周波数を下げることができる。
【0042】
所望の共振周波数に合わすには、高周波領域、特にミリ波領域では誘電体の誘電率、体積を厳密に制御することが重要となる。本発明では、この要求を満足できるよう、上層あるいは下層基板の導電膜上にフォトリソグラフィ技術により所定の面積、膜厚の誘電体膜をあらかじめ形成することを特徴とするものであるが、上記のように誘電体膜21を積み増しする、あるいは一部を研削することで共振周波数の微調整が可能となる。
【0043】
図6の例では、下層基板3に励振用電極61が形成されているが、図8に示すように上層基板2に励振用電極61が形成されるようにフィルタを構成してもよい。図8(a)は上層基板2に励振用電極61を有するフィルタの断面図であり、図8(b)は上層基板2の電極パターンを示す説明図である。
【0044】
さらに、図6に示した空洞共振器フィルタにおいて、下層基板3として他の電子部品を実装できるように配線パターン等を施した実装基板31を用いることも可能である。本発明のモジュール基板は、本発明の空洞共振器または空洞共振器フィルタを組み込んだ基板であり、前記の空洞共振器または空洞共振器フィルタを有するモジュール基板であって、前記上層基板、下層基板およびシリコン単結晶基板のうち少なくとも1つを実装基板としたことを特徴とするモジュール基板である。
【0045】
図9は本発明のモジュール基板の一実施形態を示す外観斜視図である。図6の実施形態で示した空洞共振器フィルタの下層基板3の代わりに他の電子部品を実装した実装基板31を用いて構成した以外は、図6の空洞共振器フィルタの構成と同様である。
【0046】
また、他の実施形態として、図8の実施形態で示したフィルタ構成で貫通孔を作製したシリコン単結晶基板を実装基板として使用してもよい。
【0047】
このような構造のモジュール基板とすることで、他の電子部品との接続が容易になり、ミリ波などの高周波でも損失が少なく高性能で小型のモジュール基板を提供することが出来る。
【0048】
【実施例】
以下、図面を参照して、本発明の実施例についてさらに詳しく説明する。
【0049】
実施例1
本発明の内壁に導電膜を形成した複数の貫通孔と前記貫通孔間を繋げる側面及び底面に導電膜を形成した溝部とを有するシリコン単結晶基板を用いた空洞共振器フィルタを以下のようにして作製した。
【0050】
シリコン単結晶基板(100)面カット、厚み0.8mmの両面研磨ウエハにあらかじめシリコン基板エッチング時の保護膜として熱酸化層を約100nm形成した。表裏両面で貫通孔パターンを一致させるためのアライメントマークは、熱酸化層形成後、作製した。次に、このアライメントマークを基準点とし、ホトリソグラフィー技術、ウエットエッチング技術を用いて、以下のようにして、シリコンウエハ異方性エッチング用窓を形成した。まず、レジストとしてノボラック系ネガ型レジストを使用し、スピンコートにより約1μm厚みのレジスト膜を形成後、プリベーク、露光、現像、リンス、ポストベークを所定の条件で行い、熱酸化層除去用窓を形成した。この後、1N弗酸で熱酸化層の除去を行い、シリコンウエハ異方性エッチング用窓を形成した。異方性エッチングは、エッチング液:TMAH(ハイドロオキサイド)に浸漬し、適時、エッチング進行状況を顕微鏡モニタで確認し、貫通孔となった後、一辺長が設計値に到達した時点で終了とした。洗浄、乾燥後、高周波スパッタリング法でAu/Cu=200nm/500nmの多層膜をグランド層として両面から形成し、共振器のキャビテイ構造とした。試作したキャビテイ構造を図10(a)に示す。図10(a)は、キャビテイ2つと、入出力結合用溝部、共振器間結合用溝部を形成している。エッチング開始面でのキャビテイー辺寸法は4.0mm×4.0mm、キャビテイ間溝部の距離は0.1mm、幅1.86mm、入出力溝部の長さ0.7mm、幅1.62mmである。なお、各素子はダイシングマシーンにより所定寸法に切り出した。
【0051】
キャビテイ素子の溝部の形成されていないシリコン単結晶基板の上面には、上層基板として約1μm厚みのAuメッキされた金属板を接合し、溝部の加工されたシリコン単結晶基板の下面には、外部線路に接続された入出力を行なう励振用電極と貫通孔内壁のグランド電極と接続されるグランド電極とが形成された下層基板を接合した。図10(b)に下層基板に形成された励振用電極とグランド電極の導電膜パターンを示す。
【0052】
このようにして作製した空洞共振器フィルタの外部線路に測定機器を接続し、電気的特性の測定を行った。図11に測定結果を示す。中心周波数56.5GHzで挿入損失3.5dBの通過帯域フィルタ特性が確認された。
【0053】
本発明の空洞共振器フィルタは市販されているシリコンウエハサイズでのフォトリソグラフィ、ウエットエッチング、導電膜形成が可能で、一般的な半導体プロセスと同様に一括処理が可能なため量産性に優れる。
【0054】
【発明の効果】
以上説明したように、両面から異方性エッチングにより貫通孔を形成したシリコン単結晶基板を用いることにより、ミリ波のような高周波数にも対応できる寸法精度を維持しつつ、Q値の高い空洞共振器、Q値が高くフィルタ特性の設計自由度の高い空洞共振器フィルタおよびモジュール基板を提供することができる。
【図面の簡単な説明】
【図1】本発明の空洞共振器を構成する異方性エッチングにより貫通孔を形成したシリコン単結晶基板の一実施形態を示す平面図および断面図である。
【図2】本発明の空洞共振器の一実施形態を示す断面図および下層基板の導電膜パターンを示す図である。
【図3】本発明の空洞共振器の一実施形態を示す断面図である。
【図4】本発明の空洞共振器の一実施形態を示す断面図である。。
【図5】本発明の空洞共振器フィルタを構成する異方性エッチングにより貫通孔を形成したシリコン単結晶基板の一実施形態を示す平面図および断面図である。
【図6】本発明の空洞共振器フィルタの一実施形態を示す断面図および説明図である。
【図7】本発明の空洞共振器フィルタの一実施形態を示す断面図および説明図である。
【図8】本発明の空洞共振器フィルタの一実施形態を示す断面図および説明図である。
【図9】本発明のミリ波モジュールの一実施形態を示す外観斜視図である。
【図10】実施例1で作製した貫通孔を形成したシリコン単結晶基板と、下層基板の導電膜パターンの説明図である。
【図11】実施例1で作製した空洞共振器フィルタの電気的特性を示す図である。
【図12】従来の空洞共振器フィルタの断面構造図および斜視概念図である。
【符号の説明】
1 シリコン単結晶基板
2 上層基板
3 下層基板
4 貫通孔
6 導電膜
11 溝部
21 誘電体膜
31 実装基板
41 貫通孔内壁
61 励振用電極
62 グランド電極
63 信号伝送路
64 導電性接着剤
65 スルーホール
100 空洞共振器フィルタ
401 シリコン単結晶基板
402 くぼみ
403 導電膜
409 コプレナ線路
410 コプレナ線路
Claims (7)
- 貫通孔を有するシリコン単結晶基板と、前記シリコン単結晶基板を挟むように構成された、上層基板と下層基板とからなる空洞型共振器であり、前記貫通孔はシリコン単結晶基板の両面から異方性エッチングにより形成された貫通孔であり、前記貫通孔の内壁に導電膜を形成しており、前記上層基板と前記下層基板は導電膜を有し、前記貫通孔の上方及び下方は、前記貫通孔内壁の導電膜に接続された前記上層基板の導電膜と前記下層基板の導電膜とで被われており、前記貫通孔の上方または下方に励振用電極が形成されていることを特徴とする空洞共振器。
- 前記貫通孔を有するシリコン単結晶基板が複数積層されていることを特徴とする請求項1記載の空洞共振器。
- 前記上層基板または前記下層基板の導電膜上に共振周波数調整用の誘電体膜を積層したことを特徴とする請求項1または2記載の空洞共振器。
- 複数の貫通孔と該貫通孔同士を繋げる溝部とを有するシリコン単結晶基板と、前記シリコン単結晶基板を挟むように構成された上層基板と下層基板とからなる空洞共振器フィルタであり、前記貫通孔は前記シリコン単結晶基板の両面から異方性エッチングにより形成された貫通孔であり、前記貫通孔の内壁に導電膜を形成しており、前記溝部の側面及び底面に導電膜を形成しており、前記上層基板と前記下層基板とは導電膜を有し、前記貫通孔の上方及び下方は、前記貫通孔内壁の導電膜に接続された前記上層基板導電膜と前記下層基板の導電膜とで被われており、前記複数の貫通孔のうち外部信号の入出力用共振器を構成する貫通孔の上方または下方に励振用電極が形成されており、前記溝部の開放側は、前記上層基板または前記下層基板により導電膜で被われていることを特徴とする空洞共振器フィルタ。
- 前記貫通孔を有するシリコン単結晶基板が複数積層されていることを特徴とする請求項4記載の空洞共振器フィルタ。
- 前記上層基板または前記下層基板の導電膜上に共振周波数調整用の誘電体膜を積層したことを特徴とする請求項4または5記載の空洞共振器フィルタ。
- 請求項1〜6記載の空洞共振器または空洞共振器フィルタを有するモジュール基板であって、前記上層基板、下層基板およびシリコン単結晶基板のうち少なくとも1つを実装基板としたことを特徴とするモジュール基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002201530A JP3812505B2 (ja) | 2002-07-10 | 2002-07-10 | 空洞共振器、空洞共振器フィルタおよびモジュール基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002201530A JP3812505B2 (ja) | 2002-07-10 | 2002-07-10 | 空洞共振器、空洞共振器フィルタおよびモジュール基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004048273A JP2004048273A (ja) | 2004-02-12 |
JP3812505B2 true JP3812505B2 (ja) | 2006-08-23 |
Family
ID=31708046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002201530A Expired - Fee Related JP3812505B2 (ja) | 2002-07-10 | 2002-07-10 | 空洞共振器、空洞共振器フィルタおよびモジュール基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3812505B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7720264B2 (en) * | 2004-05-10 | 2010-05-18 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and system for pupil detection for security applications |
WO2006011601A1 (ja) * | 2004-07-29 | 2006-02-02 | Kyocera Corporation | 機能素子及びその製造方法、並びに機能素子実装構造体 |
US10998279B2 (en) | 2018-08-27 | 2021-05-04 | Infineon Technologies Ag | On-chip integrated cavity resonator |
-
2002
- 2002-07-10 JP JP2002201530A patent/JP3812505B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004048273A (ja) | 2004-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101077011B1 (ko) | 미세가공 공동 공진기와 그 제조 방법 및 이를 이용한 대역통과 필터와 발진기 | |
US7956708B2 (en) | Wideband dielectric waveguide filter | |
US7285841B2 (en) | Method of manufacturing signal processing apparatus | |
Zhao et al. | D-band micromachined silicon rectangular waveguide filter | |
US8736403B2 (en) | Resonance filter having low loss | |
US20200358161A1 (en) | Substrate integrated waveguide and method for manufacturing the same | |
US20140368300A1 (en) | Waveguide Filter, Preparation Method Thereof and Communication Device | |
EP0886335A2 (en) | Dielectric waveguide | |
US20040129958A1 (en) | Compact microwave/millimeter wave filter and method of manufacturing and designing thereof | |
US7824997B2 (en) | Membrane suspended MEMS structures | |
US6411182B1 (en) | Cavity resonator for reducing phase noise of voltage controlled oscillator and method for fabricating the same | |
JP3812505B2 (ja) | 空洞共振器、空洞共振器フィルタおよびモジュール基板 | |
CN115966865B (zh) | 一种基于三维堆叠产生带外零点的mems滤波器及其制作方法 | |
JP4209842B2 (ja) | シリコン基板装置とその製造方法 | |
WO2019056350A1 (zh) | 一种mems同轴滤波器和制作方法 | |
KR100464005B1 (ko) | 마이크로파 소자 제조방법 | |
JP4249376B2 (ja) | 高周波フィルタ | |
JP3286847B2 (ja) | 誘電体共振器、誘電体フィルタ、誘電体デュプレクサおよび誘電体共振器の製造方法 | |
KR100425675B1 (ko) | 공진기의 제조방법 | |
KR100446258B1 (ko) | 압전단결정을 이용한 고주파 체적음향파소자 및 그 제조방법 | |
SE2230200A1 (en) | A multi-layer waveguide arrangement | |
CN116827300A (zh) | 薄膜体声波滤波器、薄膜体声波谐振器及其制造方法 | |
JP2003032005A (ja) | ミリ波モジュール | |
WO2002073734A1 (en) | A microwave/millimeter wave filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040824 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060522 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3812505 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |