JP3812275B2 - Ｔａｂ用テープおよびｂｇａ構造 - Google Patents
Ｔａｂ用テープおよびｂｇａ構造 Download PDFInfo
- Publication number
- JP3812275B2 JP3812275B2 JP2000088511A JP2000088511A JP3812275B2 JP 3812275 B2 JP3812275 B2 JP 3812275B2 JP 2000088511 A JP2000088511 A JP 2000088511A JP 2000088511 A JP2000088511 A JP 2000088511A JP 3812275 B2 JP3812275 B2 JP 3812275B2
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- tab tape
- adhesive
- wiring pattern
- tab
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ポッティングあるいはトランスファーモールドＢＧＡ用のワイヤボンディング性を向上させたＴＡＢ（Tape Automated Bonding）用テープ、及びこれを用いたＣＳＰ（Chip Size Package / Chip Scale Package）あるいはＢＧＡ（Ball Grid Array ）パッケージ構造に関するものである。
【０００２】
【従来の技術】
図４に、従来のＴＡＢテープを用いたトランスファーモールドＢＧＡ構造の半導体装置の断面を示す。ここでＴＡＢテープ１は、接着剤３を貼り合わせた絶縁フィルム１５に、はんだボール用のパンチ穴から成るビアホール９を設け、銅箔２を貼り合わせ、ボンディングリード４及びランド１２を持つ配線パターン２０を形成してなる。
【０００３】
一般にＴＡＢテープ１は、厚さ５０〜１２５μｍ厚さ、幅３５mmあるいは４８mm、７０mm等の幅を有する有機ポリイミドテープ、ガラスエポキシテープ等（吸水率１．４％以下）の絶縁フィルム１５に、パンチング加工により、はんだボールを装着するビアホール９および実装時にＴＡＢテープ本体を送出すパーフォレーションホールを形成し、この絶縁フィルム１５に厚さ８〜２４μｍの厚さの接着剤３を介して、厚さ１８〜３５μｍの圧延銅箔あるいは電解銅箔等の銅箔２を貼り合わせた後、フォトレジスト・エッチングプロセスによって、所定のボンディングリード４及びビアホール９上のランド１２を持つ配線パターン２０を形成している。次に、このＣｕ配線パターン２０を形成した上にＮｉ／Ａｕ電気めっき等を行っている。
【０００４】
次に、上記のＴＡＢテープ１にＬＳＩ等の半導体素子１０をダイボンディング剤１３によりチップ付けして、搭載した後、その素子電極１１とボンディングリード４とをボンディングワイヤ８によりワイヤボンディングし、封止樹脂１４にてトランスファーモールドし、以てＣＳＰあるいはＢＧＡパッケージを造っている。
【０００５】
【発明が解決しようとする課題】
しかしながら、ワイヤボンディングは直下に接着剤がある構造の下で行われる。即ち、一般にビアホール径は同一でその上のランド径も同一であるが、上記のように半導体チップ付け（ダイボンディング剤）の後に行われるワイヤボンディングは、図５に示すように、超音波併用熱圧着方式でボンディングワイヤ８を、キャピラリー２１を用いてボンディングすることで、配線パターン２０上に固定する。これは１３０℃〜１８０℃の温度での超音波負荷ワイヤボンディングである。
【０００６】
このため、図６に示すように、キャピラリー荷重Ｗ及び振動パワーとして負荷される超音波が、接着剤層３つまりエラストマに吸収され、めっき膜自体には効率良く伝達しないため、同一ランド径でありながら、ワイヤボンディング強度が安定しない。また、ボンディングワイヤ８の剥離が生じボンディング不良となる。
【０００７】
そこで本発明の目的は、上記課題を解決し、ワイヤボンディング性を向上させ、ボンディング剥離を防止し、製品の歩留と生産性を向上させるＴＡＢ用テープとＣＳＰ／ＢＧＡパッケージ構造を提供することにある。
【０００８】
【課題を解決するための手段】
上記した従来の問題を解決するため、本発明は、ワイヤボンディング温度において高い弾性係数を有する接着剤を使用し、下地めっき膜たるＮｉめっきの厚さを２μｍ以上とする等の工夫の他に、更に銅箔の硬さを硬くする構造にすることで、ワイヤボンディング性を向上させ、ボンディング剥離を防止し、製品の歩留と生産性を向上させるＴＡＢ用テープとＣＳＰ／ＢＧＡパッケージ構造を提供するものである。
【０００９】
具体的には、上記目的を達成するため、本発明は、次のように構成したものである。
【００１０】
（１）請求項１に記載の発明は、接着剤付き絶縁フィルム上に貼り合わせた銅箔に、ランドを持つ配線パターンを形成してなるポッティングあるいはトランスファーモールドＢＧＡ用のＴＡＢ用テープにおいて、銅箔の厚さが３μｍ以上２５μｍ以下で、銅箔のビッカース硬さ（Ｈｖ：測定荷重１０gf）が１８０以上であることを特徴とする。
【００１１】
（２）請求項２に記載の発明は、接着剤付き絶縁フィルムに、はんだボール用のパンチ穴を設け、銅箔を貼り合わせ、ランドを持つ配線パターンを形成してなるポッティングあるいはトランスファーモールドＢＧＡ用のＴＡＢ用テープにおいて、銅箔の厚さが３μｍ以上２５μｍ以下で、銅箔のビッカース硬さ（Ｈｖ：測定荷重１０gf）が１８０以上であることを特徴とする。
【００１２】
（３）請求項３に記載の発明は、上記請求項１又は２記載のＴＡＢ用テープにおいて、前記接着剤の吸水率が０．８％以上で２．７％を超さないもので、絶縁フィルムは、吸水率が１．５％以上で２．７％を超さないものである材料構造とすることを特徴とする。
【００１３】
（４）請求項４に記載の発明は、上記請求項１、２又は３記載のＴＡＢ用テープにおいて、前記配線パターン上に無電解めっき又は電気めっきが施されていることを特徴とする。
【００１４】
（５）請求項５に記載の発明は、ＢＧＡ構造に係るものであり、上記請求項１、２、３又は４記載のＴＡＢ用テープに半導体素子を固定し、その素子電極を前記配線パターンとワイヤボンディングし、ポッティングあるいはトランスファーモールドした後、前記ランドに電気的に接続させてはんだボールを設けたことを特徴とする。
【００１５】
＜作用＞
本発明は、接着剤付き絶縁フィルム上に貼り合わせた銅箔に、ランドを持つ配線パターンを形成してなるポッティングあるいはトランスファーモールドＢＧＡ用のＴＡＢ用テープにおいて、接着剤及び絶縁フィルムについて、更には銅箔について、下記の要件を充足することが重要であるとの認識に基づいてなされたものである。
【００１６】
（１）絶縁フィルム上に貼り合わせる銅箔の厚さを２５μｍ以下３μｍ以上のものを選定使用すること。
【００１７】
微細配線ピッチ（７０μｍ以下）ではビアホール上のランドと配線間隔を小さくするため、Ｃｕ配線の銅箔の厚さを限定することで、エッチング精度を良くするためである。また厚さ３μｍ以上にすることで、銅箔の粗化面最大あらさＲｚ＝２．５μｍでも、接着剤との接着を確保（銅箔と接着剤の密着強度を確保する）し、トランスファーモールドの圧力に対しての漏れを確実に防止するためである。
【００１８】
（２）銅箔のビッカース硬さ（Ｈｖ：測定荷重１０gf）が１８０以上あること。
【００１９】
通常銅箔の硬さは、ＴＡＢテープ工程の熱履歴を受け、Ｈｖ：測定荷重１０gfが１１０前後となるが、ＮｉめっきとＡｕめっきのうち硬さの大きいＮｉめっきを厚さ２μｍ以上にするが、Ｃｕ配線の下側に接着剤層から成る軟質のエラストマのある場合には、ワイヤボンディング時に負荷される超音波がこの接着剤層で吸収され、ボンディング強度を十分に確保できない。そこで、銅箔のビッカース硬さ（Ｈｖ：測定荷重１０gf）が１８０以上あることを条件とし、合金銅箔等を使用する構造にすることで、ワイヤボンディング性を向上できるためである。
【００２０】
（３）接着剤の吸水率が０．８％以上（２３℃、２４ｈ水中）で２．７％を超さないこと。
【００２１】
これは、吸湿の水分を接着剤層から放失させるためで、耐リフロー時のクラック（層間剥離）を防止するものである。しかし、接着剤の吸水率が０．８％未満では、その接着剤層でダイボンディング剤とトランスファーモールド樹脂の吸湿したものが通過しにくくなるため適さない。一方、接着剤が２．７％を超すと接着剤層のみでリフロー（温度約２４０℃）の加熱の際、吸湿の水分を接着剤層から放出しきれずに、耐リフロー時のクラック（層間剥離）を発生させるためである。
【００２２】
（４）絶縁フィルムの吸水率が１．５％以上で２．７％を超さないことと。
【００２３】
この吸水率は、接着剤層とダイボンディング剤とトランスファーモールド樹脂の吸湿したものが通過し易くするためで、２．７％を超すと絶縁フィルム層１５のみでリフロー（温度約２４０℃）の加熱の際、吸湿の水分を接着剤層から放出しきれずに耐リフロー時のクラック（層間剥離）を発生させるためである。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態を図示の実施例を中心に説明する。
【００２５】
（実施形態１：図１）
実施例１として、テープ基材たる絶縁フィルム１５に、厚さ５０μｍ、幅３５mmのポリイミド樹脂、ここでは宇部興産株式会社製の商品名「ユーピレックスＳ」（吸水率１．４％）を用い、このテープ基材に、接着剤３（吸水率１．２％）を厚さ８μｍに塗布することにより、接着剤付き絶縁フィルムを得た。この接着剤付き絶縁フィルムに、パンチングで、ビアホール９（０．３４mm直径）を１４４個と、図示してないアウタホールスリットと送り穴（パーフォレーション）を打抜きした後、本発明の圧延合金銅箔（表面のビッカース硬さＨＶ：測定荷重１０gfで１９０）から成る厚さ１８μｍで粗化面最大あらさ２．０μｍの銅箔２を貼り合わせキュアした。
【００２６】
同時に実施例２として、テープ基材たる絶縁フィルム１５に、厚さ７５μｍで幅３５mmのポリイミド樹脂、ここでは東レデュポン株式会社製の商品名「カプトンＥＮ」（吸水率１．７％）を用い、このテープ基材に、接着剤３（吸水率１．２％）を厚さ８μｍに塗布することにより、接着剤付き絶縁フィルムを得た。この接着剤付き絶縁フィルムに、パンチングで、ビアホール９（０．３４mm直径）を１４４個と、図示してないアウタホールスリットと送り穴（パーフォレーション）を打抜きした後、本発明の圧延合金銅箔（表面のビッカース硬さＨＶ：測定荷重１０gfで１９０）から成る厚さ１８μｍで粗化面最大あらさ２．０μｍの銅箔２を貼り合わせキュアした。
【００２７】
その後、上記実施例１及び実施例２の銅箔２に対し、ボンディングリード４及びビアホール９上のランド１２を持つ配線パターン２０の形成を、全ランド径を０．５０mm（図１）として、フォトレジストとエッチングプロセスにより実施した。
【００２８】
次に、形成したＣｕ配線パターン２０の表面に、Ｎｉ（２．０μｍ厚さ）／Ａｕ（０．６μｍ厚さ）の電気めっきを施して、実施例１及び実施例２に係るＴＡＢ用テープを完成した。
【００２９】
次に、上記実施例１及び実施例２に係るＴＡＢ用テープそれぞれの素子搭載部に、半導体素子１０をダイボンディング剤（ダイアタッチ剤）１３で固定し、その後、Ａｕ線から成るボンディングワイヤ８により、素子電極１１とボンディングリード４とをワイヤボンディングした。
【００３０】
かくして得られた製品のワイヤボンディング性を評価した結果、従来よりも本発明の実施例１及び実施例２の材料選定構造を持つＴＡＢ用テープの方が、ワイヤボンディング性が向上した。
【００３１】
更に、上記実施例１及び実施例２に係るＴＡＢ用テープそれぞれについて、封止樹脂１４によりトランスファーモールドし、ビアホール９の部分にはんだボール１６をリフロー炉で付けて、トランスファーモールドＢＧＡ構造の半導体装置を完成した。その結果、本発明の実施例１及び実施例２に係るＴＡＢ用テープを用いた半導体装置については、吸湿特性ＬＥＤＥＣ（Loint Electron Device Engineering Council of Electronic Industries Association：米国電子機械工業会／電子デバイス技術委員会）実装ランクのＬｅｖｅｌ３（１２５℃×２４ｈベーク後、３０℃×６０％ＲＨ、１６８ｈ放置後＋リフロー３回）に準拠したリフロー試験をクリアして良好な結果を得た。
【００３２】
（実施形態２：図２）
実施例３として、テープ基材たる絶縁フィルム１５に、厚さ５０μｍ、幅３５mmのポリイミド樹脂、ここでは宇部興産株式会社製の商品名「ユーピレックスＳ」（吸水率１．４％）を用い、このテープ基材に、接着剤３（吸水率１．２％）を厚さ８μｍに塗布することにより、接着剤付き絶縁フィルムを得た。この接着剤付き絶縁フィルムに、パンチングで、中央にデバイスホールとアウタホールスリットと送り穴（パーフォレーション）を打ち抜きした後、本発明の圧延合金銅箔（表面のビッカース硬さＨｖ：測定荷重１０gfで１９０）から成る厚さ１８μｍで粗化面最大あらさ２．０μｍの銅箔２を貼り合わせキュアした。
【００３３】
その後、上記実施例３の銅箔２に対し、ボンディングリード４及びビアホール９上のランド１２を持つ配線パターン２０の形成を、全ランド径を０．５０mm（図１）として、フォトレジストとエッチングプロセスにより実施した。次に、配線パターン２０の設けられた面側に、ビアホール（はんだボールビア）２２の部分を残してフォトソルダレジスト１７を設けた。この例では、フォトソルダレジスト１７でビアホール２２（０．３４mm直径）を６４個形成した。
【００３４】
次に、形成したＣｕ配線パターン２０の表面に、Ｎｉ（２．０μｍ厚さ）／Ａｕ（０．６μｍ厚さ）の電気めっきを施して、実施例３に係るＴＡＢ用テープを完成した。
【００３５】
次に、上記実施例３に係るＴＡＢ用テープのユーピレックス面側に、半導体素子１０のチップを、接着剤を兼ねるエラストマ１８で固定し、その後、Ａｕ線から成るボンディングワイヤ８により、素子電極１１と配線パターン２０とをワイヤボンディングした。
【００３６】
このワイヤボンディング性を評価した結果、本発明の実施例３の材料選定構造を持つＴＡＢ用テープは、従来よりもワイヤボンディング性が向上し、ボンディング歩留が向上した。
【００３７】
更に、上記実施例３に係るＴＡＢ用テープについて、ポッティング樹脂１９によりポッティングモールドし、ビアホール（はんだボールビア）２２の部分にはんだボール１６をリフロー炉で付けて、ポッティングモールドＢＧＡ構造の半導体装置を完成した。その結果、実施例３に係るＴＡＢ用テープを用いた半導体装置は、吸湿特性ＬＥＤＥＣ実装ランクのＬｅｖｅｌ３（１２５℃×２４ｈベーク後、３０℃×６０％ＲＨ、１６８ｈ放置後＋リフロー３回）に準拠したリフロー試験をクリアして良好な結果を得た。
【００３８】
（実施形態３：図３）
上記実施例１及び実施例２では、デバイスホール無しのワイヤボンディングタイプのＴＡＢテープであって、ランド表面にソルダレジストを塗布しない形態について説明したが、本発明は、図３に示すように、配線パターン２０の表面における素子搭載部６の領域に、ソルダレジスト５あるいはフォトソルダレジストを塗布し、その上にダイボンディング剤１３を介して半導体素子１０を取り付け、その素子電極１１をボンディングワイヤ８でボンディングリード４と連結する半導体装置（実施例４）の形態にも適用することが可能である。
【００３９】
本発明のＴＡＢ用テープとそのＣＳＰ・ＢＧＡ構造は、片面のポッティングあるいはトランスファーモールド・タイプで、絶縁抵抗性が高くまた耐マイグレーション特性に優れた、微細配線（ピッチ８０μｍ以下）のＣＳＰ、Ｔａｐｅ−ＢＧＡ、ワイヤボンディングタイプのＣＳＰ等に適する。
【００４０】
【発明の効果】
以上説明したように本発明によれば、次のような優れた効果が得られる。
【００４１】
（１）請求項１、２又は５に記載の発明によれば、銅箔のビッカース硬さ（Ｈｖ：測定荷重１０gf）を１８０以上として、銅箔の硬さを硬くする構造としたので、ワイヤボンディング性を向上させ、ボンディング剥離を防止し、製品の歩留と生産性を向上させて、ＴＡＢ用テープとＣＳＰ／ＢＧＡパッケージ構造の半導体装置とを安定して量産することができるようになった。
【００４２】
また、銅箔の厚さが３μｍ〜２５μｍであるので、エッチング精度が良好であり、８０μｍ以下又は７０μｍ以下の微細配線ピッチの要請にも対応して、ビアホール上のランドと配線間隔を小さくすることができる。
【００４３】
（２）請求項３又は５に記載の発明によれば、銅箔を貼り付ける接着剤の吸水率が０．８％〜２．７％であり、且つ、基材の絶縁フィルムの吸水率が１．５％〜２．７％であるとしたので、絶縁抵抗性が高くまた、耐マイグレーション特性に優れるだけでなく、耐リフロー時のクラック（層間剥離）の発生が防止される。即ち、本発明のＴＡＢテープとＣＳＰ・ＢＧＡ構造により、リフロー性が向上し、リフロー後のクラックディングも無く、歩留と生産性が向上し、安定した量産ができるようになった。
【００４４】
このように、本発明のＴＡＢテープとＢＧＡ構造は、絶縁抵抗性が高くまた、耐マイグレーション特性に優れた、微細配線（ピッチ８０μｍ以下）のＣＳＰ、Ｔａｐｅ−ＢＧＡ、ワイヤボンディングタイプのＣＳＰに最適であることが判明した。
【００４５】
（４）請求項４又は５に記載の発明によれば、配線パターン上に無電解めっき又は電気めっきを施しているので、ボンディング性能を更に良好にして、ＴＡＢ用テープとＣＳＰ／ＢＧＡパッケージ構造を安定して量産することができる。
【図面の簡単な説明】
【図１】本発明のＴＡＢ用テープを用いた第１の実施形態に係るＢＧＡ構造を示す断面図である。
【図２】本発明のＴＡＢ用テープを用いた第２の実施形態に係るＢＧＡ構造を示す断面図である。
【図３】本発明のＴＡＢ用テープを用いた第３の実施形態に係るＢＧＡ構造を示す断面図である。
【図４】従来のトランスファーモールドＢＧＡ構造を示す横断面図である。
【図５】超音波負荷ワイヤボンディングのモデル説明図である。
【図６】超音波負荷ワイヤボンディングの作用の説明に供する図である。
【符号の説明】
１ ＴＡＢ用テープ
２ 銅箔（信号層）
３ 接着剤
４ ボンディングリード
８ ボンディングワイヤ
９ ビアホール
１０ 半導体素子
１２ ランド
１４ 封止樹脂
１５ 絶縁フィルム
１６ はんだボール
１９ ポッティング樹脂
２０ 配線パターン
【発明の属する技術分野】
本発明は、ポッティングあるいはトランスファーモールドＢＧＡ用のワイヤボンディング性を向上させたＴＡＢ（Tape Automated Bonding）用テープ、及びこれを用いたＣＳＰ（Chip Size Package / Chip Scale Package）あるいはＢＧＡ（Ball Grid Array ）パッケージ構造に関するものである。
【０００２】
【従来の技術】
図４に、従来のＴＡＢテープを用いたトランスファーモールドＢＧＡ構造の半導体装置の断面を示す。ここでＴＡＢテープ１は、接着剤３を貼り合わせた絶縁フィルム１５に、はんだボール用のパンチ穴から成るビアホール９を設け、銅箔２を貼り合わせ、ボンディングリード４及びランド１２を持つ配線パターン２０を形成してなる。
【０００３】
一般にＴＡＢテープ１は、厚さ５０〜１２５μｍ厚さ、幅３５mmあるいは４８mm、７０mm等の幅を有する有機ポリイミドテープ、ガラスエポキシテープ等（吸水率１．４％以下）の絶縁フィルム１５に、パンチング加工により、はんだボールを装着するビアホール９および実装時にＴＡＢテープ本体を送出すパーフォレーションホールを形成し、この絶縁フィルム１５に厚さ８〜２４μｍの厚さの接着剤３を介して、厚さ１８〜３５μｍの圧延銅箔あるいは電解銅箔等の銅箔２を貼り合わせた後、フォトレジスト・エッチングプロセスによって、所定のボンディングリード４及びビアホール９上のランド１２を持つ配線パターン２０を形成している。次に、このＣｕ配線パターン２０を形成した上にＮｉ／Ａｕ電気めっき等を行っている。
【０００４】
次に、上記のＴＡＢテープ１にＬＳＩ等の半導体素子１０をダイボンディング剤１３によりチップ付けして、搭載した後、その素子電極１１とボンディングリード４とをボンディングワイヤ８によりワイヤボンディングし、封止樹脂１４にてトランスファーモールドし、以てＣＳＰあるいはＢＧＡパッケージを造っている。
【０００５】
【発明が解決しようとする課題】
しかしながら、ワイヤボンディングは直下に接着剤がある構造の下で行われる。即ち、一般にビアホール径は同一でその上のランド径も同一であるが、上記のように半導体チップ付け（ダイボンディング剤）の後に行われるワイヤボンディングは、図５に示すように、超音波併用熱圧着方式でボンディングワイヤ８を、キャピラリー２１を用いてボンディングすることで、配線パターン２０上に固定する。これは１３０℃〜１８０℃の温度での超音波負荷ワイヤボンディングである。
【０００６】
このため、図６に示すように、キャピラリー荷重Ｗ及び振動パワーとして負荷される超音波が、接着剤層３つまりエラストマに吸収され、めっき膜自体には効率良く伝達しないため、同一ランド径でありながら、ワイヤボンディング強度が安定しない。また、ボンディングワイヤ８の剥離が生じボンディング不良となる。
【０００７】
そこで本発明の目的は、上記課題を解決し、ワイヤボンディング性を向上させ、ボンディング剥離を防止し、製品の歩留と生産性を向上させるＴＡＢ用テープとＣＳＰ／ＢＧＡパッケージ構造を提供することにある。
【０００８】
【課題を解決するための手段】
上記した従来の問題を解決するため、本発明は、ワイヤボンディング温度において高い弾性係数を有する接着剤を使用し、下地めっき膜たるＮｉめっきの厚さを２μｍ以上とする等の工夫の他に、更に銅箔の硬さを硬くする構造にすることで、ワイヤボンディング性を向上させ、ボンディング剥離を防止し、製品の歩留と生産性を向上させるＴＡＢ用テープとＣＳＰ／ＢＧＡパッケージ構造を提供するものである。
【０００９】
具体的には、上記目的を達成するため、本発明は、次のように構成したものである。
【００１０】
（１）請求項１に記載の発明は、接着剤付き絶縁フィルム上に貼り合わせた銅箔に、ランドを持つ配線パターンを形成してなるポッティングあるいはトランスファーモールドＢＧＡ用のＴＡＢ用テープにおいて、銅箔の厚さが３μｍ以上２５μｍ以下で、銅箔のビッカース硬さ（Ｈｖ：測定荷重１０gf）が１８０以上であることを特徴とする。
【００１１】
（２）請求項２に記載の発明は、接着剤付き絶縁フィルムに、はんだボール用のパンチ穴を設け、銅箔を貼り合わせ、ランドを持つ配線パターンを形成してなるポッティングあるいはトランスファーモールドＢＧＡ用のＴＡＢ用テープにおいて、銅箔の厚さが３μｍ以上２５μｍ以下で、銅箔のビッカース硬さ（Ｈｖ：測定荷重１０gf）が１８０以上であることを特徴とする。
【００１２】
（３）請求項３に記載の発明は、上記請求項１又は２記載のＴＡＢ用テープにおいて、前記接着剤の吸水率が０．８％以上で２．７％を超さないもので、絶縁フィルムは、吸水率が１．５％以上で２．７％を超さないものである材料構造とすることを特徴とする。
【００１３】
（４）請求項４に記載の発明は、上記請求項１、２又は３記載のＴＡＢ用テープにおいて、前記配線パターン上に無電解めっき又は電気めっきが施されていることを特徴とする。
【００１４】
（５）請求項５に記載の発明は、ＢＧＡ構造に係るものであり、上記請求項１、２、３又は４記載のＴＡＢ用テープに半導体素子を固定し、その素子電極を前記配線パターンとワイヤボンディングし、ポッティングあるいはトランスファーモールドした後、前記ランドに電気的に接続させてはんだボールを設けたことを特徴とする。
【００１５】
＜作用＞
本発明は、接着剤付き絶縁フィルム上に貼り合わせた銅箔に、ランドを持つ配線パターンを形成してなるポッティングあるいはトランスファーモールドＢＧＡ用のＴＡＢ用テープにおいて、接着剤及び絶縁フィルムについて、更には銅箔について、下記の要件を充足することが重要であるとの認識に基づいてなされたものである。
【００１６】
（１）絶縁フィルム上に貼り合わせる銅箔の厚さを２５μｍ以下３μｍ以上のものを選定使用すること。
【００１７】
微細配線ピッチ（７０μｍ以下）ではビアホール上のランドと配線間隔を小さくするため、Ｃｕ配線の銅箔の厚さを限定することで、エッチング精度を良くするためである。また厚さ３μｍ以上にすることで、銅箔の粗化面最大あらさＲｚ＝２．５μｍでも、接着剤との接着を確保（銅箔と接着剤の密着強度を確保する）し、トランスファーモールドの圧力に対しての漏れを確実に防止するためである。
【００１８】
（２）銅箔のビッカース硬さ（Ｈｖ：測定荷重１０gf）が１８０以上あること。
【００１９】
通常銅箔の硬さは、ＴＡＢテープ工程の熱履歴を受け、Ｈｖ：測定荷重１０gfが１１０前後となるが、ＮｉめっきとＡｕめっきのうち硬さの大きいＮｉめっきを厚さ２μｍ以上にするが、Ｃｕ配線の下側に接着剤層から成る軟質のエラストマのある場合には、ワイヤボンディング時に負荷される超音波がこの接着剤層で吸収され、ボンディング強度を十分に確保できない。そこで、銅箔のビッカース硬さ（Ｈｖ：測定荷重１０gf）が１８０以上あることを条件とし、合金銅箔等を使用する構造にすることで、ワイヤボンディング性を向上できるためである。
【００２０】
（３）接着剤の吸水率が０．８％以上（２３℃、２４ｈ水中）で２．７％を超さないこと。
【００２１】
これは、吸湿の水分を接着剤層から放失させるためで、耐リフロー時のクラック（層間剥離）を防止するものである。しかし、接着剤の吸水率が０．８％未満では、その接着剤層でダイボンディング剤とトランスファーモールド樹脂の吸湿したものが通過しにくくなるため適さない。一方、接着剤が２．７％を超すと接着剤層のみでリフロー（温度約２４０℃）の加熱の際、吸湿の水分を接着剤層から放出しきれずに、耐リフロー時のクラック（層間剥離）を発生させるためである。
【００２２】
（４）絶縁フィルムの吸水率が１．５％以上で２．７％を超さないことと。
【００２３】
この吸水率は、接着剤層とダイボンディング剤とトランスファーモールド樹脂の吸湿したものが通過し易くするためで、２．７％を超すと絶縁フィルム層１５のみでリフロー（温度約２４０℃）の加熱の際、吸湿の水分を接着剤層から放出しきれずに耐リフロー時のクラック（層間剥離）を発生させるためである。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態を図示の実施例を中心に説明する。
【００２５】
（実施形態１：図１）
実施例１として、テープ基材たる絶縁フィルム１５に、厚さ５０μｍ、幅３５mmのポリイミド樹脂、ここでは宇部興産株式会社製の商品名「ユーピレックスＳ」（吸水率１．４％）を用い、このテープ基材に、接着剤３（吸水率１．２％）を厚さ８μｍに塗布することにより、接着剤付き絶縁フィルムを得た。この接着剤付き絶縁フィルムに、パンチングで、ビアホール９（０．３４mm直径）を１４４個と、図示してないアウタホールスリットと送り穴（パーフォレーション）を打抜きした後、本発明の圧延合金銅箔（表面のビッカース硬さＨＶ：測定荷重１０gfで１９０）から成る厚さ１８μｍで粗化面最大あらさ２．０μｍの銅箔２を貼り合わせキュアした。
【００２６】
同時に実施例２として、テープ基材たる絶縁フィルム１５に、厚さ７５μｍで幅３５mmのポリイミド樹脂、ここでは東レデュポン株式会社製の商品名「カプトンＥＮ」（吸水率１．７％）を用い、このテープ基材に、接着剤３（吸水率１．２％）を厚さ８μｍに塗布することにより、接着剤付き絶縁フィルムを得た。この接着剤付き絶縁フィルムに、パンチングで、ビアホール９（０．３４mm直径）を１４４個と、図示してないアウタホールスリットと送り穴（パーフォレーション）を打抜きした後、本発明の圧延合金銅箔（表面のビッカース硬さＨＶ：測定荷重１０gfで１９０）から成る厚さ１８μｍで粗化面最大あらさ２．０μｍの銅箔２を貼り合わせキュアした。
【００２７】
その後、上記実施例１及び実施例２の銅箔２に対し、ボンディングリード４及びビアホール９上のランド１２を持つ配線パターン２０の形成を、全ランド径を０．５０mm（図１）として、フォトレジストとエッチングプロセスにより実施した。
【００２８】
次に、形成したＣｕ配線パターン２０の表面に、Ｎｉ（２．０μｍ厚さ）／Ａｕ（０．６μｍ厚さ）の電気めっきを施して、実施例１及び実施例２に係るＴＡＢ用テープを完成した。
【００２９】
次に、上記実施例１及び実施例２に係るＴＡＢ用テープそれぞれの素子搭載部に、半導体素子１０をダイボンディング剤（ダイアタッチ剤）１３で固定し、その後、Ａｕ線から成るボンディングワイヤ８により、素子電極１１とボンディングリード４とをワイヤボンディングした。
【００３０】
かくして得られた製品のワイヤボンディング性を評価した結果、従来よりも本発明の実施例１及び実施例２の材料選定構造を持つＴＡＢ用テープの方が、ワイヤボンディング性が向上した。
【００３１】
更に、上記実施例１及び実施例２に係るＴＡＢ用テープそれぞれについて、封止樹脂１４によりトランスファーモールドし、ビアホール９の部分にはんだボール１６をリフロー炉で付けて、トランスファーモールドＢＧＡ構造の半導体装置を完成した。その結果、本発明の実施例１及び実施例２に係るＴＡＢ用テープを用いた半導体装置については、吸湿特性ＬＥＤＥＣ（Loint Electron Device Engineering Council of Electronic Industries Association：米国電子機械工業会／電子デバイス技術委員会）実装ランクのＬｅｖｅｌ３（１２５℃×２４ｈベーク後、３０℃×６０％ＲＨ、１６８ｈ放置後＋リフロー３回）に準拠したリフロー試験をクリアして良好な結果を得た。
【００３２】
（実施形態２：図２）
実施例３として、テープ基材たる絶縁フィルム１５に、厚さ５０μｍ、幅３５mmのポリイミド樹脂、ここでは宇部興産株式会社製の商品名「ユーピレックスＳ」（吸水率１．４％）を用い、このテープ基材に、接着剤３（吸水率１．２％）を厚さ８μｍに塗布することにより、接着剤付き絶縁フィルムを得た。この接着剤付き絶縁フィルムに、パンチングで、中央にデバイスホールとアウタホールスリットと送り穴（パーフォレーション）を打ち抜きした後、本発明の圧延合金銅箔（表面のビッカース硬さＨｖ：測定荷重１０gfで１９０）から成る厚さ１８μｍで粗化面最大あらさ２．０μｍの銅箔２を貼り合わせキュアした。
【００３３】
その後、上記実施例３の銅箔２に対し、ボンディングリード４及びビアホール９上のランド１２を持つ配線パターン２０の形成を、全ランド径を０．５０mm（図１）として、フォトレジストとエッチングプロセスにより実施した。次に、配線パターン２０の設けられた面側に、ビアホール（はんだボールビア）２２の部分を残してフォトソルダレジスト１７を設けた。この例では、フォトソルダレジスト１７でビアホール２２（０．３４mm直径）を６４個形成した。
【００３４】
次に、形成したＣｕ配線パターン２０の表面に、Ｎｉ（２．０μｍ厚さ）／Ａｕ（０．６μｍ厚さ）の電気めっきを施して、実施例３に係るＴＡＢ用テープを完成した。
【００３５】
次に、上記実施例３に係るＴＡＢ用テープのユーピレックス面側に、半導体素子１０のチップを、接着剤を兼ねるエラストマ１８で固定し、その後、Ａｕ線から成るボンディングワイヤ８により、素子電極１１と配線パターン２０とをワイヤボンディングした。
【００３６】
このワイヤボンディング性を評価した結果、本発明の実施例３の材料選定構造を持つＴＡＢ用テープは、従来よりもワイヤボンディング性が向上し、ボンディング歩留が向上した。
【００３７】
更に、上記実施例３に係るＴＡＢ用テープについて、ポッティング樹脂１９によりポッティングモールドし、ビアホール（はんだボールビア）２２の部分にはんだボール１６をリフロー炉で付けて、ポッティングモールドＢＧＡ構造の半導体装置を完成した。その結果、実施例３に係るＴＡＢ用テープを用いた半導体装置は、吸湿特性ＬＥＤＥＣ実装ランクのＬｅｖｅｌ３（１２５℃×２４ｈベーク後、３０℃×６０％ＲＨ、１６８ｈ放置後＋リフロー３回）に準拠したリフロー試験をクリアして良好な結果を得た。
【００３８】
（実施形態３：図３）
上記実施例１及び実施例２では、デバイスホール無しのワイヤボンディングタイプのＴＡＢテープであって、ランド表面にソルダレジストを塗布しない形態について説明したが、本発明は、図３に示すように、配線パターン２０の表面における素子搭載部６の領域に、ソルダレジスト５あるいはフォトソルダレジストを塗布し、その上にダイボンディング剤１３を介して半導体素子１０を取り付け、その素子電極１１をボンディングワイヤ８でボンディングリード４と連結する半導体装置（実施例４）の形態にも適用することが可能である。
【００３９】
本発明のＴＡＢ用テープとそのＣＳＰ・ＢＧＡ構造は、片面のポッティングあるいはトランスファーモールド・タイプで、絶縁抵抗性が高くまた耐マイグレーション特性に優れた、微細配線（ピッチ８０μｍ以下）のＣＳＰ、Ｔａｐｅ−ＢＧＡ、ワイヤボンディングタイプのＣＳＰ等に適する。
【００４０】
【発明の効果】
以上説明したように本発明によれば、次のような優れた効果が得られる。
【００４１】
（１）請求項１、２又は５に記載の発明によれば、銅箔のビッカース硬さ（Ｈｖ：測定荷重１０gf）を１８０以上として、銅箔の硬さを硬くする構造としたので、ワイヤボンディング性を向上させ、ボンディング剥離を防止し、製品の歩留と生産性を向上させて、ＴＡＢ用テープとＣＳＰ／ＢＧＡパッケージ構造の半導体装置とを安定して量産することができるようになった。
【００４２】
また、銅箔の厚さが３μｍ〜２５μｍであるので、エッチング精度が良好であり、８０μｍ以下又は７０μｍ以下の微細配線ピッチの要請にも対応して、ビアホール上のランドと配線間隔を小さくすることができる。
【００４３】
（２）請求項３又は５に記載の発明によれば、銅箔を貼り付ける接着剤の吸水率が０．８％〜２．７％であり、且つ、基材の絶縁フィルムの吸水率が１．５％〜２．７％であるとしたので、絶縁抵抗性が高くまた、耐マイグレーション特性に優れるだけでなく、耐リフロー時のクラック（層間剥離）の発生が防止される。即ち、本発明のＴＡＢテープとＣＳＰ・ＢＧＡ構造により、リフロー性が向上し、リフロー後のクラックディングも無く、歩留と生産性が向上し、安定した量産ができるようになった。
【００４４】
このように、本発明のＴＡＢテープとＢＧＡ構造は、絶縁抵抗性が高くまた、耐マイグレーション特性に優れた、微細配線（ピッチ８０μｍ以下）のＣＳＰ、Ｔａｐｅ−ＢＧＡ、ワイヤボンディングタイプのＣＳＰに最適であることが判明した。
【００４５】
（４）請求項４又は５に記載の発明によれば、配線パターン上に無電解めっき又は電気めっきを施しているので、ボンディング性能を更に良好にして、ＴＡＢ用テープとＣＳＰ／ＢＧＡパッケージ構造を安定して量産することができる。
【図面の簡単な説明】
【図１】本発明のＴＡＢ用テープを用いた第１の実施形態に係るＢＧＡ構造を示す断面図である。
【図２】本発明のＴＡＢ用テープを用いた第２の実施形態に係るＢＧＡ構造を示す断面図である。
【図３】本発明のＴＡＢ用テープを用いた第３の実施形態に係るＢＧＡ構造を示す断面図である。
【図４】従来のトランスファーモールドＢＧＡ構造を示す横断面図である。
【図５】超音波負荷ワイヤボンディングのモデル説明図である。
【図６】超音波負荷ワイヤボンディングの作用の説明に供する図である。
【符号の説明】
１ ＴＡＢ用テープ
２ 銅箔（信号層）
３ 接着剤
４ ボンディングリード
８ ボンディングワイヤ
９ ビアホール
１０ 半導体素子
１２ ランド
１４ 封止樹脂
１５ 絶縁フィルム
１６ はんだボール
１９ ポッティング樹脂
２０ 配線パターン
Claims (5)
- 接着剤付き絶縁フィルム上に貼り合わせた銅箔に、ランドを持つ配線パターンを形成してなるポッティングあるいはトランスファーモールドＢＧＡ用のＴＡＢ用テープにおいて、
銅箔の厚さが３μｍ以上２５μｍ以下で、銅箔のビッカース硬さ（Ｈｖ：測定荷重１０gf）が１８０以上であることを特徴とするＴＡＢ用テープ。 - 接着剤付き絶縁フィルムに、はんだボール用のパンチ穴を設け、銅箔を貼り合わせ、ランドを持つ配線パターンを形成してなるポッティングあるいはトランスファーモールドＢＧＡ用のＴＡＢ用テープにおいて、
銅箔の厚さが３μｍ以上２５μｍ以下で、銅箔のビッカース硬さ（Ｈｖ：測定荷重１０gf）が１８０以上であることを特徴とするＴＡＢ用テープ。 - 前記接着剤の吸水率が０．８％以上で２．７％を超さないもので、絶縁フィルムは、吸水率が１．５％以上で２．７％を超さないものである材料構造とすることを特徴とする請求項１又は２記載のＴＡＢ用テープ。
- 前記配線パターン上に無電解めっき又は電気めっきが施されていることを特徴とする請求項１、２又は３記載のＴＡＢ用テープ。
- 請求項１、２、３又は４記載のＴＡＢ用テープに半導体素子を固定し、その素子電極を前記配線パターンとワイヤボンディングし、ポッティングあるいはトランスファーモールドした後、前記ランドに電気的に接続させてはんだボールを設けたことを特徴とするＢＧＡ構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000088511A JP3812275B2 (ja) | 2000-03-24 | 2000-03-24 | Ｔａｂ用テープおよびｂｇａ構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000088511A JP3812275B2 (ja) | 2000-03-24 | 2000-03-24 | Ｔａｂ用テープおよびｂｇａ構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001274202A JP2001274202A (ja) | 2001-10-05 |
| JP3812275B2 true JP3812275B2 (ja) | 2006-08-23 |
Family
ID=18604384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000088511A Expired - Fee Related JP3812275B2 (ja) | 2000-03-24 | 2000-03-24 | Ｔａｂ用テープおよびｂｇａ構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3812275B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4497032B2 (ja) * | 2005-06-16 | 2010-07-07 | Ｔｄｋ株式会社 | 電子部品 |
| JP5000877B2 (ja) | 2005-10-07 | 2012-08-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN211787168U (zh) * | 2019-12-10 | 2020-10-27 | 兰克森控股公司 | 用于芯片卡模块的电路 |
-
2000
- 2000-03-24 JP JP2000088511A patent/JP3812275B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001274202A (ja) | 2001-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8994159B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3879033B2 (ja) | 積層型半導体パッケージ及びその製造方法 | |
| JPWO2007061112A1 (ja) | 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置 | |
| JP2004253674A (ja) | 半導体装置及びその製造方法 | |
| US6518653B1 (en) | Lead frame and semiconductor device | |
| US9699920B2 (en) | Printed wiring board | |
| US7825501B2 (en) | High bond line thickness for semiconductor devices | |
| JPH09129811A (ja) | 樹脂封止型半導体装置 | |
| JP3475569B2 (ja) | パッケージ及びその製造方法 | |
| JP3758610B2 (ja) | 電子部品実装用フィルムキャリアテープ | |
| JPH09246427A (ja) | 表面実装型半導体装置の製造方法および表面実装型半導体装置 | |
| JP3812275B2 (ja) | Ｔａｂ用テープおよびｂｇａ構造 | |
| JP4322189B2 (ja) | 半導体装置 | |
| JP4045985B2 (ja) | 樹脂封止型電子装置 | |
| JP5046481B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01147836A (ja) | 半導体装置 | |
| JP3417292B2 (ja) | 半導体装置 | |
| JPH053280A (ja) | 半導体装置 | |
| JP3585660B2 (ja) | 表面実装型半導体装置の製造方法 | |
| JP3576228B2 (ja) | 表面実装型半導体装置 | |
| JP4902627B2 (ja) | 半導体装置 | |
| JP4123719B2 (ja) | テープキャリアおよびこれを用いた半導体装置 | |
| JP3324472B2 (ja) | Ｂｇａ用ｔａｂテープの製造方法 | |
| JP2003209213A (ja) | リードフレームおよび半導体装置の製造方法 | |
| JPH061789B2 (ja) | 半導体装置用フイルムキヤリア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050617 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050617 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060522 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |