JP3812275B2 - Tab用テープおよびbga構造 - Google Patents
Tab用テープおよびbga構造 Download PDFInfo
- Publication number
- JP3812275B2 JP3812275B2 JP2000088511A JP2000088511A JP3812275B2 JP 3812275 B2 JP3812275 B2 JP 3812275B2 JP 2000088511 A JP2000088511 A JP 2000088511A JP 2000088511 A JP2000088511 A JP 2000088511A JP 3812275 B2 JP3812275 B2 JP 3812275B2
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- tab tape
- adhesive
- wiring pattern
- tab
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、ポッティングあるいはトランスファーモールドBGA用のワイヤボンディング性を向上させたTAB(Tape Automated Bonding)用テープ、及びこれを用いたCSP(Chip Size Package / Chip Scale Package)あるいはBGA(Ball Grid Array )パッケージ構造に関するものである。
【0002】
【従来の技術】
図4に、従来のTABテープを用いたトランスファーモールドBGA構造の半導体装置の断面を示す。ここでTABテープ1は、接着剤3を貼り合わせた絶縁フィルム15に、はんだボール用のパンチ穴から成るビアホール9を設け、銅箔2を貼り合わせ、ボンディングリード4及びランド12を持つ配線パターン20を形成してなる。
【0003】
一般にTABテープ1は、厚さ50〜125μm厚さ、幅35mmあるいは48mm、70mm等の幅を有する有機ポリイミドテープ、ガラスエポキシテープ等(吸水率1.4%以下)の絶縁フィルム15に、パンチング加工により、はんだボールを装着するビアホール9および実装時にTABテープ本体を送出すパーフォレーションホールを形成し、この絶縁フィルム15に厚さ8〜24μmの厚さの接着剤3を介して、厚さ18〜35μmの圧延銅箔あるいは電解銅箔等の銅箔2を貼り合わせた後、フォトレジスト・エッチングプロセスによって、所定のボンディングリード4及びビアホール9上のランド12を持つ配線パターン20を形成している。次に、このCu配線パターン20を形成した上にNi/Au電気めっき等を行っている。
【0004】
次に、上記のTABテープ1にLSI等の半導体素子10をダイボンディング剤13によりチップ付けして、搭載した後、その素子電極11とボンディングリード4とをボンディングワイヤ8によりワイヤボンディングし、封止樹脂14にてトランスファーモールドし、以てCSPあるいはBGAパッケージを造っている。
【0005】
【発明が解決しようとする課題】
しかしながら、ワイヤボンディングは直下に接着剤がある構造の下で行われる。即ち、一般にビアホール径は同一でその上のランド径も同一であるが、上記のように半導体チップ付け(ダイボンディング剤)の後に行われるワイヤボンディングは、図5に示すように、超音波併用熱圧着方式でボンディングワイヤ8を、キャピラリー21を用いてボンディングすることで、配線パターン20上に固定する。これは130℃〜180℃の温度での超音波負荷ワイヤボンディングである。
【0006】
このため、図6に示すように、キャピラリー荷重W及び振動パワーとして負荷される超音波が、接着剤層3つまりエラストマに吸収され、めっき膜自体には効率良く伝達しないため、同一ランド径でありながら、ワイヤボンディング強度が安定しない。また、ボンディングワイヤ8の剥離が生じボンディング不良となる。
【0007】
そこで本発明の目的は、上記課題を解決し、ワイヤボンディング性を向上させ、ボンディング剥離を防止し、製品の歩留と生産性を向上させるTAB用テープとCSP/BGAパッケージ構造を提供することにある。
【0008】
【課題を解決するための手段】
上記した従来の問題を解決するため、本発明は、ワイヤボンディング温度において高い弾性係数を有する接着剤を使用し、下地めっき膜たるNiめっきの厚さを2μm以上とする等の工夫の他に、更に銅箔の硬さを硬くする構造にすることで、ワイヤボンディング性を向上させ、ボンディング剥離を防止し、製品の歩留と生産性を向上させるTAB用テープとCSP/BGAパッケージ構造を提供するものである。
【0009】
具体的には、上記目的を達成するため、本発明は、次のように構成したものである。
【0010】
(1)請求項1に記載の発明は、接着剤付き絶縁フィルム上に貼り合わせた銅箔に、ランドを持つ配線パターンを形成してなるポッティングあるいはトランスファーモールドBGA用のTAB用テープにおいて、銅箔の厚さが3μm以上25μm以下で、銅箔のビッカース硬さ(Hv:測定荷重10gf)が180以上であることを特徴とする。
【0011】
(2)請求項2に記載の発明は、接着剤付き絶縁フィルムに、はんだボール用のパンチ穴を設け、銅箔を貼り合わせ、ランドを持つ配線パターンを形成してなるポッティングあるいはトランスファーモールドBGA用のTAB用テープにおいて、銅箔の厚さが3μm以上25μm以下で、銅箔のビッカース硬さ(Hv:測定荷重10gf)が180以上であることを特徴とする。
【0012】
(3)請求項3に記載の発明は、上記請求項1又は2記載のTAB用テープにおいて、前記接着剤の吸水率が0.8%以上で2.7%を超さないもので、絶縁フィルムは、吸水率が1.5%以上で2.7%を超さないものである材料構造とすることを特徴とする。
【0013】
(4)請求項4に記載の発明は、上記請求項1、2又は3記載のTAB用テープにおいて、前記配線パターン上に無電解めっき又は電気めっきが施されていることを特徴とする。
【0014】
(5)請求項5に記載の発明は、BGA構造に係るものであり、上記請求項1、2、3又は4記載のTAB用テープに半導体素子を固定し、その素子電極を前記配線パターンとワイヤボンディングし、ポッティングあるいはトランスファーモールドした後、前記ランドに電気的に接続させてはんだボールを設けたことを特徴とする。
【0015】
<作用>
本発明は、接着剤付き絶縁フィルム上に貼り合わせた銅箔に、ランドを持つ配線パターンを形成してなるポッティングあるいはトランスファーモールドBGA用のTAB用テープにおいて、接着剤及び絶縁フィルムについて、更には銅箔について、下記の要件を充足することが重要であるとの認識に基づいてなされたものである。
【0016】
(1)絶縁フィルム上に貼り合わせる銅箔の厚さを25μm以下3μm以上のものを選定使用すること。
【0017】
微細配線ピッチ(70μm以下)ではビアホール上のランドと配線間隔を小さくするため、Cu配線の銅箔の厚さを限定することで、エッチング精度を良くするためである。また厚さ3μm以上にすることで、銅箔の粗化面最大あらさRz=2.5μmでも、接着剤との接着を確保(銅箔と接着剤の密着強度を確保する)し、トランスファーモールドの圧力に対しての漏れを確実に防止するためである。
【0018】
(2)銅箔のビッカース硬さ(Hv:測定荷重10gf)が180以上あること。
【0019】
通常銅箔の硬さは、TABテープ工程の熱履歴を受け、Hv:測定荷重10gfが110前後となるが、NiめっきとAuめっきのうち硬さの大きいNiめっきを厚さ2μm以上にするが、Cu配線の下側に接着剤層から成る軟質のエラストマのある場合には、ワイヤボンディング時に負荷される超音波がこの接着剤層で吸収され、ボンディング強度を十分に確保できない。そこで、銅箔のビッカース硬さ(Hv:測定荷重10gf)が180以上あることを条件とし、合金銅箔等を使用する構造にすることで、ワイヤボンディング性を向上できるためである。
【0020】
(3)接着剤の吸水率が0.8%以上(23℃、24h水中)で2.7%を超さないこと。
【0021】
これは、吸湿の水分を接着剤層から放失させるためで、耐リフロー時のクラック(層間剥離)を防止するものである。しかし、接着剤の吸水率が0.8%未満では、その接着剤層でダイボンディング剤とトランスファーモールド樹脂の吸湿したものが通過しにくくなるため適さない。一方、接着剤が2.7%を超すと接着剤層のみでリフロー(温度約240℃)の加熱の際、吸湿の水分を接着剤層から放出しきれずに、耐リフロー時のクラック(層間剥離)を発生させるためである。
【0022】
(4)絶縁フィルムの吸水率が1.5%以上で2.7%を超さないことと。
【0023】
この吸水率は、接着剤層とダイボンディング剤とトランスファーモールド樹脂の吸湿したものが通過し易くするためで、2.7%を超すと絶縁フィルム層15のみでリフロー(温度約240℃)の加熱の際、吸湿の水分を接着剤層から放出しきれずに耐リフロー時のクラック(層間剥離)を発生させるためである。
【0024】
【発明の実施の形態】
以下、本発明の実施形態を図示の実施例を中心に説明する。
【0025】
(実施形態1:図1)
実施例1として、テープ基材たる絶縁フィルム15に、厚さ50μm、幅35mmのポリイミド樹脂、ここでは宇部興産株式会社製の商品名「ユーピレックスS」(吸水率1.4%)を用い、このテープ基材に、接着剤3(吸水率1.2%)を厚さ8μmに塗布することにより、接着剤付き絶縁フィルムを得た。この接着剤付き絶縁フィルムに、パンチングで、ビアホール9(0.34mm直径)を144個と、図示してないアウタホールスリットと送り穴(パーフォレーション)を打抜きした後、本発明の圧延合金銅箔(表面のビッカース硬さHV:測定荷重10gfで190)から成る厚さ18μmで粗化面最大あらさ2.0μmの銅箔2を貼り合わせキュアした。
【0026】
同時に実施例2として、テープ基材たる絶縁フィルム15に、厚さ75μmで幅35mmのポリイミド樹脂、ここでは東レデュポン株式会社製の商品名「カプトンEN」(吸水率1.7%)を用い、このテープ基材に、接着剤3(吸水率1.2%)を厚さ8μmに塗布することにより、接着剤付き絶縁フィルムを得た。この接着剤付き絶縁フィルムに、パンチングで、ビアホール9(0.34mm直径)を144個と、図示してないアウタホールスリットと送り穴(パーフォレーション)を打抜きした後、本発明の圧延合金銅箔(表面のビッカース硬さHV:測定荷重10gfで190)から成る厚さ18μmで粗化面最大あらさ2.0μmの銅箔2を貼り合わせキュアした。
【0027】
その後、上記実施例1及び実施例2の銅箔2に対し、ボンディングリード4及びビアホール9上のランド12を持つ配線パターン20の形成を、全ランド径を0.50mm(図1)として、フォトレジストとエッチングプロセスにより実施した。
【0028】
次に、形成したCu配線パターン20の表面に、Ni(2.0μm厚さ)/Au(0.6μm厚さ)の電気めっきを施して、実施例1及び実施例2に係るTAB用テープを完成した。
【0029】
次に、上記実施例1及び実施例2に係るTAB用テープそれぞれの素子搭載部に、半導体素子10をダイボンディング剤(ダイアタッチ剤)13で固定し、その後、Au線から成るボンディングワイヤ8により、素子電極11とボンディングリード4とをワイヤボンディングした。
【0030】
かくして得られた製品のワイヤボンディング性を評価した結果、従来よりも本発明の実施例1及び実施例2の材料選定構造を持つTAB用テープの方が、ワイヤボンディング性が向上した。
【0031】
更に、上記実施例1及び実施例2に係るTAB用テープそれぞれについて、封止樹脂14によりトランスファーモールドし、ビアホール9の部分にはんだボール16をリフロー炉で付けて、トランスファーモールドBGA構造の半導体装置を完成した。その結果、本発明の実施例1及び実施例2に係るTAB用テープを用いた半導体装置については、吸湿特性LEDEC(Loint Electron Device Engineering Council of Electronic Industries Association:米国電子機械工業会/電子デバイス技術委員会)実装ランクのLevel3(125℃×24hベーク後、30℃×60%RH、168h放置後+リフロー3回)に準拠したリフロー試験をクリアして良好な結果を得た。
【0032】
(実施形態2:図2)
実施例3として、テープ基材たる絶縁フィルム15に、厚さ50μm、幅35mmのポリイミド樹脂、ここでは宇部興産株式会社製の商品名「ユーピレックスS」(吸水率1.4%)を用い、このテープ基材に、接着剤3(吸水率1.2%)を厚さ8μmに塗布することにより、接着剤付き絶縁フィルムを得た。この接着剤付き絶縁フィルムに、パンチングで、中央にデバイスホールとアウタホールスリットと送り穴(パーフォレーション)を打ち抜きした後、本発明の圧延合金銅箔(表面のビッカース硬さHv:測定荷重10gfで190)から成る厚さ18μmで粗化面最大あらさ2.0μmの銅箔2を貼り合わせキュアした。
【0033】
その後、上記実施例3の銅箔2に対し、ボンディングリード4及びビアホール9上のランド12を持つ配線パターン20の形成を、全ランド径を0.50mm(図1)として、フォトレジストとエッチングプロセスにより実施した。次に、配線パターン20の設けられた面側に、ビアホール(はんだボールビア)22の部分を残してフォトソルダレジスト17を設けた。この例では、フォトソルダレジスト17でビアホール22(0.34mm直径)を64個形成した。
【0034】
次に、形成したCu配線パターン20の表面に、Ni(2.0μm厚さ)/Au(0.6μm厚さ)の電気めっきを施して、実施例3に係るTAB用テープを完成した。
【0035】
次に、上記実施例3に係るTAB用テープのユーピレックス面側に、半導体素子10のチップを、接着剤を兼ねるエラストマ18で固定し、その後、Au線から成るボンディングワイヤ8により、素子電極11と配線パターン20とをワイヤボンディングした。
【0036】
このワイヤボンディング性を評価した結果、本発明の実施例3の材料選定構造を持つTAB用テープは、従来よりもワイヤボンディング性が向上し、ボンディング歩留が向上した。
【0037】
更に、上記実施例3に係るTAB用テープについて、ポッティング樹脂19によりポッティングモールドし、ビアホール(はんだボールビア)22の部分にはんだボール16をリフロー炉で付けて、ポッティングモールドBGA構造の半導体装置を完成した。その結果、実施例3に係るTAB用テープを用いた半導体装置は、吸湿特性LEDEC実装ランクのLevel3(125℃×24hベーク後、30℃×60%RH、168h放置後+リフロー3回)に準拠したリフロー試験をクリアして良好な結果を得た。
【0038】
(実施形態3:図3)
上記実施例1及び実施例2では、デバイスホール無しのワイヤボンディングタイプのTABテープであって、ランド表面にソルダレジストを塗布しない形態について説明したが、本発明は、図3に示すように、配線パターン20の表面における素子搭載部6の領域に、ソルダレジスト5あるいはフォトソルダレジストを塗布し、その上にダイボンディング剤13を介して半導体素子10を取り付け、その素子電極11をボンディングワイヤ8でボンディングリード4と連結する半導体装置(実施例4)の形態にも適用することが可能である。
【0039】
本発明のTAB用テープとそのCSP・BGA構造は、片面のポッティングあるいはトランスファーモールド・タイプで、絶縁抵抗性が高くまた耐マイグレーション特性に優れた、微細配線(ピッチ80μm以下)のCSP、Tape−BGA、ワイヤボンディングタイプのCSP等に適する。
【0040】
【発明の効果】
以上説明したように本発明によれば、次のような優れた効果が得られる。
【0041】
(1)請求項1、2又は5に記載の発明によれば、銅箔のビッカース硬さ(Hv:測定荷重10gf)を180以上として、銅箔の硬さを硬くする構造としたので、ワイヤボンディング性を向上させ、ボンディング剥離を防止し、製品の歩留と生産性を向上させて、TAB用テープとCSP/BGAパッケージ構造の半導体装置とを安定して量産することができるようになった。
【0042】
また、銅箔の厚さが3μm〜25μmであるので、エッチング精度が良好であり、80μm以下又は70μm以下の微細配線ピッチの要請にも対応して、ビアホール上のランドと配線間隔を小さくすることができる。
【0043】
(2)請求項3又は5に記載の発明によれば、銅箔を貼り付ける接着剤の吸水率が0.8%〜2.7%であり、且つ、基材の絶縁フィルムの吸水率が1.5%〜2.7%であるとしたので、絶縁抵抗性が高くまた、耐マイグレーション特性に優れるだけでなく、耐リフロー時のクラック(層間剥離)の発生が防止される。即ち、本発明のTABテープとCSP・BGA構造により、リフロー性が向上し、リフロー後のクラックディングも無く、歩留と生産性が向上し、安定した量産ができるようになった。
【0044】
このように、本発明のTABテープとBGA構造は、絶縁抵抗性が高くまた、耐マイグレーション特性に優れた、微細配線(ピッチ80μm以下)のCSP、Tape−BGA、ワイヤボンディングタイプのCSPに最適であることが判明した。
【0045】
(4)請求項4又は5に記載の発明によれば、配線パターン上に無電解めっき又は電気めっきを施しているので、ボンディング性能を更に良好にして、TAB用テープとCSP/BGAパッケージ構造を安定して量産することができる。
【図面の簡単な説明】
【図1】本発明のTAB用テープを用いた第1の実施形態に係るBGA構造を示す断面図である。
【図2】本発明のTAB用テープを用いた第2の実施形態に係るBGA構造を示す断面図である。
【図3】本発明のTAB用テープを用いた第3の実施形態に係るBGA構造を示す断面図である。
【図4】従来のトランスファーモールドBGA構造を示す横断面図である。
【図5】超音波負荷ワイヤボンディングのモデル説明図である。
【図6】超音波負荷ワイヤボンディングの作用の説明に供する図である。
【符号の説明】
1 TAB用テープ
2 銅箔(信号層)
3 接着剤
4 ボンディングリード
8 ボンディングワイヤ
9 ビアホール
10 半導体素子
12 ランド
14 封止樹脂
15 絶縁フィルム
16 はんだボール
19 ポッティング樹脂
20 配線パターン
Claims (5)
- 接着剤付き絶縁フィルム上に貼り合わせた銅箔に、ランドを持つ配線パターンを形成してなるポッティングあるいはトランスファーモールドBGA用のTAB用テープにおいて、
銅箔の厚さが3μm以上25μm以下で、銅箔のビッカース硬さ(Hv:測定荷重10gf)が180以上であることを特徴とするTAB用テープ。 - 接着剤付き絶縁フィルムに、はんだボール用のパンチ穴を設け、銅箔を貼り合わせ、ランドを持つ配線パターンを形成してなるポッティングあるいはトランスファーモールドBGA用のTAB用テープにおいて、
銅箔の厚さが3μm以上25μm以下で、銅箔のビッカース硬さ(Hv:測定荷重10gf)が180以上であることを特徴とするTAB用テープ。 - 前記接着剤の吸水率が0.8%以上で2.7%を超さないもので、絶縁フィルムは、吸水率が1.5%以上で2.7%を超さないものである材料構造とすることを特徴とする請求項1又は2記載のTAB用テープ。
- 前記配線パターン上に無電解めっき又は電気めっきが施されていることを特徴とする請求項1、2又は3記載のTAB用テープ。
- 請求項1、2、3又は4記載のTAB用テープに半導体素子を固定し、その素子電極を前記配線パターンとワイヤボンディングし、ポッティングあるいはトランスファーモールドした後、前記ランドに電気的に接続させてはんだボールを設けたことを特徴とするBGA構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000088511A JP3812275B2 (ja) | 2000-03-24 | 2000-03-24 | Tab用テープおよびbga構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000088511A JP3812275B2 (ja) | 2000-03-24 | 2000-03-24 | Tab用テープおよびbga構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001274202A JP2001274202A (ja) | 2001-10-05 |
JP3812275B2 true JP3812275B2 (ja) | 2006-08-23 |
Family
ID=18604384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000088511A Expired - Fee Related JP3812275B2 (ja) | 2000-03-24 | 2000-03-24 | Tab用テープおよびbga構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3812275B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4497032B2 (ja) * | 2005-06-16 | 2010-07-07 | Tdk株式会社 | 電子部品 |
JP5000877B2 (ja) | 2005-10-07 | 2012-08-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN211787168U (zh) * | 2019-12-10 | 2020-10-27 | 兰克森控股公司 | 用于芯片卡模块的电路 |
-
2000
- 2000-03-24 JP JP2000088511A patent/JP3812275B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001274202A (ja) | 2001-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8994159B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3879033B2 (ja) | 積層型半導体パッケージ及びその製造方法 | |
JPWO2007061112A1 (ja) | 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置 | |
JP2004253674A (ja) | 半導体装置及びその製造方法 | |
US6518653B1 (en) | Lead frame and semiconductor device | |
US9699920B2 (en) | Printed wiring board | |
US7825501B2 (en) | High bond line thickness for semiconductor devices | |
JPH09129811A (ja) | 樹脂封止型半導体装置 | |
JP3475569B2 (ja) | パッケージ及びその製造方法 | |
JP3758610B2 (ja) | 電子部品実装用フィルムキャリアテープ | |
JPH09246427A (ja) | 表面実装型半導体装置の製造方法および表面実装型半導体装置 | |
JP3812275B2 (ja) | Tab用テープおよびbga構造 | |
JP4322189B2 (ja) | 半導体装置 | |
JP4045985B2 (ja) | 樹脂封止型電子装置 | |
JP5046481B2 (ja) | 半導体装置及びその製造方法 | |
JPH01147836A (ja) | 半導体装置 | |
JP3417292B2 (ja) | 半導体装置 | |
JPH053280A (ja) | 半導体装置 | |
JP3585660B2 (ja) | 表面実装型半導体装置の製造方法 | |
JP3576228B2 (ja) | 表面実装型半導体装置 | |
JP4902627B2 (ja) | 半導体装置 | |
JP4123719B2 (ja) | テープキャリアおよびこれを用いた半導体装置 | |
JP3324472B2 (ja) | Bga用tabテープの製造方法 | |
JP2003209213A (ja) | リードフレームおよび半導体装置の製造方法 | |
JPH061789B2 (ja) | 半導体装置用フイルムキヤリア |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050617 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050617 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060522 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |