JP3809405B2 - Image display device - Google Patents
Image display device Download PDFInfo
- Publication number
- JP3809405B2 JP3809405B2 JP2002226365A JP2002226365A JP3809405B2 JP 3809405 B2 JP3809405 B2 JP 3809405B2 JP 2002226365 A JP2002226365 A JP 2002226365A JP 2002226365 A JP2002226365 A JP 2002226365A JP 3809405 B2 JP3809405 B2 JP 3809405B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- potential
- output unit
- mosfet
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、複数の画像形成素子を備えた画像表示装置に関するものである。
【0002】
【従来の技術】
従来、電子放出素子として熱陰極素子と冷陰極素子の2種類が知られている。このうち冷陰極素子では、たとえば電界放出型素子(以下FE型と記す)や、金属/絶縁層/金属型放出素子(以下MIM型と記す)や、表面伝導型放出素子などが知られている。
【0003】
表面伝導型放出素子は、構造が単純で製造も容易であることから、大面積にわたり多数の素子を形成できる利点がある。そこで、たとえば特開昭64−31332号公報において開示されるように、多数の素子を配列して駆動するための方法が研究されている。また、表面伝導型放出素子の応用については、たとえば、画像表示装置、画像記録装置などの画像形成装置や、荷電ビーム源、等が研究されている。
【0004】
特に、画像表示装置への応用としては、たとえばUSP5,066,883や特開平2−257551号公報において開示されているように、表面伝導型放出素子と電子ビームの照射により発光する蛍光体とを組み合わせて用いた画像表示装置が研究されている。表面伝導型放出素子と蛍光体とを組み合わせて用いた画像表示装置は、従来の他の方式の画像表示装置よりも優れた特性が期待されている。たとえば、近年普及してきた液晶表示装置と比較しても、自発光型であるためバックライトを必要としない点や、視野角が広い点が優れていると言える。
【0005】
図14に電気的な配線方法によるマルチ電子源を示す。すなわち、画像形成素子としての表面伝導型放出素子を2次元的に多数個配列し、これらの素子を図示のようにマトリックス状に配線したマルチ電子源である。図中、4001は表面伝導型放出素子を模式的に示したもの、1003は行配線(走査配線)、1004は列配線(変調配線)である。行配線1003および列配線1004は、実際には有限の電気抵抗を有するものであるが、図においては配線抵抗4004および4005として示されている。上述のような配線方法を、単純マトリックス配線と呼ぶ。
【0006】
ここで用いられる表面伝導型電子放出素子4001には、大きく分けて平面型と垂直型がある。平面型は、カソード電極とゲート電極からなる一対の素子電極が略水平に配置された構成のもので、電子放出方向はその水平面に対して略垂直な方向となる。また、垂直型は、カソード電極とゲート電極とが略垂直に配置された構成のもので、電子放出方向はその垂直面に対して略平行な方向となる。
【0007】
また、カソード電極とゲート電極間には導電性の薄膜が形成されており、この一対の電極間に素子電流が流れることによって、この薄膜に形成された微小な亀裂である電子放出部から電子が放出される。導電性の薄膜は、たとえば、Pd,Pt,Ru,Ag,Au,Ti,In,Cu,Cr,Fe,Zn,Sn,Ta,W,Pbなどをはじめとする金属や、PdO,SnO2,In2O3,PbO,Sb2O3などをはじめとする酸化物や、HfB2,ZrB2,LaB6,CeB6,YB4,GdB4などをはじめとする硼化物や、TiC,ZrC,HfC,TaC,SiC,WCなどをはじめとする炭化物や、TiN,ZrN,HfNなどをはじめとする窒化物や、Si,Geなどをはじめとする半導体やカーボンなどが挙げられ、これらの中から適宜選択される。
【0008】
なお、図示の便宜上、6×6のマトリックスで示しているが、マトリックスの規模はむろんこれに限ったわけではなく、たとえば画像表示装置用のマルチ電子源の場合には、所望の画像表示を行うのに足りるだけの素子を配列し配線するものである。表面伝導型放出素子を単純マトリックス配線したマルチ電子源においては、所望の電子ビームを出力させるため、行配線1003および列配線1004に適宜の電気信号を印加する。たとえば、マトリックスの中の表面伝導型放出素子を駆動するための駆動波形例を図15に示す。
【0009】
同図(a)は選択行配線に印加する選択電位の電圧波形、(b)は列配線に印加する変調信号の電圧波形、(c)は選択素子に印加される電圧波形、(d)は非選択素子に印加される電圧波形を示している。
【0010】
図14において、選択する行の行配線1003には選択電位Vsを印加し、同時に非選択の行の行配線1003には非選択電位Vnsを印加する。これと同期して列配線1004に電子ビームを出力するための変調信号Veを印加する。この方法によれば、配線抵抗4004および4005による電圧降下を無視すれば、選択する行の表面伝導型放出素子には、選択電位と変調信号の電位との電位差であるVe−Vsの電圧が印加され、また非選択行の表面伝導型放出素子には非選択電位と変調信号の電位との電位差であるVe−Vnsの電圧が印加される。
【0011】
表面伝導型放出素子は、素子印加電圧がある閾値を超えたときに初めて電子を放出するという特性と、素子電流(素子の両電極間に流れる電流)および電子放出電流(電子ビームの出力強度)が素子印加電圧に対して単調増加するという特性とを有する素子である。
【0012】
したがって、Ve,Vs,Vnsを適宜の大きさの電位にすれば選択する行の表面伝導型放出素子だけから所望の強度の電子ビームが出力されるはずであり、また列配線の各々に異なる電位の変調信号を印加すれば、選択行の素子の各々から異なる強度の電子ビームが出力されるはずである。また、表面伝導型放出素子の応答速度は高速であるため、変調信号を印加する時間の長さを変えれば、電子ビームが出力される時間の長さも変えることができるはずである。
【0013】
このような諸特性を活かして、表面伝導型放出素子を単純マトリックス配線したマルチ電子源にはいろいろな用途が考えられており、例えば、画像情報に応じた電圧信号を適宜印加すれば、画像表示装置用の電子源として応用できるものと期待される。
【0014】
図16は表面伝導型放出素子を単純マトリックス配線した画像表示装置の概略構成を示す平面図である。
【0015】
同図に示すように、画像表示装置は、基板7と、複数の表面伝導型放出素子2を複数の行配線6と複数の列配線5によってマトリックス状に結線してなる画像表示部1と、複数の行配線6のうち一の行配線に選択電位を印加し、その選択行配線を順次切り替えることによって走査を行う走査手段としての走査回路4と、入力画像信号に応じて複数の定電圧電源からの出力を制御し変調した変調信号を複数の列配線5のそれぞれに印加する変調手段としての変調回路3と、を備えて構成される。
【0016】
また、図17は図16の画像表示装置の要部の概略構成を示す斜視図である。
【0017】
同図中、8はメタルバック、9は蛍光面、10は基板を表している。上述したように、列配線5に変調信号Veを、行配線6に選択電位Vsを印加することにより、表面伝導型放出素子2から電子が放出される。また表面伝導型放出素子2上方に配されたメタルバック8には加速電圧Vaが印加されており、表面伝導型放出素子2から放出された電子の一部は加速電圧Vaにより加速され蛍光面9に達する。これによって、蛍光面9が発光し、画像を得ることができる。
【0018】
また、表面伝導型に限らず、エミッタコーンを用いた電界放出素子やMIM型の電子放出素子が知られている。またエレクトロルミネセンス素子を画像形成素子として用いる構成も知られている。
【0019】
このような画像形成素子を用いた画像表示装置を駆動する構成として、マトリクス駆動が知られている。複数の走査信号配線と複数の変調信号配線とでマトリクス配線を構成し、走査信号(選択電位)が印加された走査配線によって選択電位が印加された画像形成素子に対して、複数の変調信号配線を介して一括してもしくは順次に変調信号を印加して画像形成素子を駆動する構成である。
【0020】
走査信号や変調信号を与える構成もいくつか知られている。例えば変調信号を定電流で与える構成(所望値の電流が流れるようにする構成)や、定電圧で与える構成が知られている。一例をあげると特開平9−319327号公開公報には電流源と電圧源を組み合わせて用いる構成が開示されている。また変調の方式としては、変調信号の波高値を変調する構成や、変調信号のパルス幅を変調する構成や、波高値変調とパルス幅変調を組み合わせて用いる構成が知られている。
【0021】
また、本願発明の背景となる技術として、特開2000−310966公開公報が知られている。ここでは画像表示装置において、信号の立下り時に最初は2つのトランジスタをオンさせて信号を急激に立ち下げ、その後一方のトランジスタをオフさせて穏やかに立ち下げる構成が開示されている。
【0022】
また、特開平5−232907号公開公報には、画像表示装置に用いることが出来るリセット回路が開示されている。このリセット回路は、動作中にあるインピーダンス値から該インピーダンス値よりも低いインピーダンス値に変更して、ピーク電流値を低減する構成が開示されている。
【0023】
また、特開平8−190878号公開公報には、配線の入力端子および終端端子に抵抗による終端回路、分圧回路、ダイオードによるクランプ回路を付加することで定格以上の電圧を抑制する構成が開示されている。
【0024】
【発明が解決しようとする課題】
本願は、画像表示装置において信号を配線に印加する時の信号の電位の望ましくない変動を抑制できる構成を実現することを課題の一つとする発明を含んでいる。また、本願は、信号を印加する回路の動作条件を最適なものに変更可能な構成を実現することを課題の一つとする発明を含んでいる。
【0025】
望ましくない電位の変動が生じる例を、表面伝導型放出素子を単純マトリクス配線した画像表示装置を例にあげて具体的に説明する。
【0026】
変調回路から出力される電圧レベルがスイッチングすると、近傍の配線の電圧が変動する。この現象を図16および、図18を用いて説明する。
【0027】
図18は、変調回路3および3Aから出力される変調信号の出力波形を示しており、同図(a)は変調回路3の出力波形、同図(b)は変調回路3Aの出力波形を示す。
【0028】
同図では、まず時刻T0の時点で、変調回路3および3Aの出力電位がVneからVeに遷移し、その後、時刻T1の時点で、変調回路3の出力電位のみをVeからVneに遷移させたときの様子が示されている。
【0029】
この時(変調回路3の出力電位をスイッチングさせた時)、同図(b)に示すように、変調回路3Aの出力波形に意図しないスパイク状のノイズΔVeが発生する。このノイズが発生する主な原因は、電圧スイッチング時に配線に急峻な電流が流れるためであり、この電流が他配線との相互容量や相互インダクタンスによる誘導電流を引き起こし、意図しない電圧変動を発現させるのである。
【0030】
このようなスパイク状のノイズが大きい場合、電子放出素子や駆動回路に定格以上の電圧が印加されるため、電子放出素子の特性劣化や破壊、駆動回路のラッチアップよる破壊、さらに、外部への電磁輻射等といった問題が生じてしまう。
【0031】
以上では表面伝導型放出素子を画像形成素子として用い、複数の変調信号の立ち下がりのタイミングが異なる場合を例にあげて説明したが、他の画像形成素子を用いる場合においてもこのような電位の望ましくない変動を抑制したい。また変調信号の立下り部分に限らず変調信号立ち上がり部分でも所望の電位に遷移させる際の望ましくない(特に高周波数の)電位の変動は抑制したい。走査信号に関しても同様である。
【0032】
【課題を解決するための手段】
上記目的を達成するために本発明の画像表示装置にあっては、
配線と、
該配線に供給される信号の電位として所定の電位を印加する回路と、
該配線に前記信号が供給されることによって電圧が印加されて駆動状態になる画像形成素子と、
を有しており、
前記回路を、前記所定の電位を印加する時かもしくは前記所定の電位の印加を終了する時の少なくとも一方において、前記回路に定電位を供給する定電位供給経路と前記配線との間が所定の抵抗を介して接続されている状態にし、その後、前記定電位供給経路と前記配線との間が前記所定の抵抗よりも低い抵抗を介して接続されている状態にすることを特徴とする。
【0033】
ここで、配線に信号が供給されることによって駆動される画像形成素子としては種々のものを採用できる。例えば電子放出素子を採用できる。電子放出素子以外にもエレクトロルミネセンス素子や液晶素子などを用いることができる。電子放出素子を用いる場合には、該電子放出素子が放出する電子によって発光する発光体(例えば蛍光体)を電子放出素子と共に配置することによって画像を表示することができる。
【0034】
また前記定電位供給経路としては、電源に接続される配線を採用できる。
【0035】
この発明によると配線に印加される電位の高周波変動が抑制されるため、電位の変動に敏感な画像形成素子である冷陰極型の電子放出素子、特には表面伝導型放出素子、やエレクトロルミネセンス素子を用いる構成に特に好適にこの発明を適用することが出来る。なお、画像形成素子としては電圧(電位差)が印加されることによって駆動されるものを用いればよい。
【0036】
なお、ここでは配線に印加される電位が変化することによって、配線に信号が供給される。すなわち電圧が印加されて駆動される画像形成素子は、ここでいう信号の所定の電位と、ここでいう信号の該所定の電位との電位差として該電圧を与えるための他方の電位(例えば複数の走査配線と複数の変調配線(この複数の走査配線と複数の変調配線がマトリクス配線を構成する)とを用いて複数の画像形成素子を駆動するマトリクス駆動を行う構成においては、ここでいう信号がマトリクス駆動における変調信号である時にはこの他方の電位は走査信号の電位として与えることができ、またここでいう信号がマトリクス駆動における走査信号である時にはこの他方の電位は変調信号の電位として与えることが出来る。)との電位差として与えられる電圧が印加されることによって駆動される。この所定の電位は複数の電位で構成しても良い。
【0037】
この回路が、前記所定の電位を印加する時に、前記回路に定電位を供給する定電位供給経路と前記配線との間が所定の抵抗を介して接続されている状態にし、その後、前記定電位供給経路と前記配線との間が前記所定の抵抗よりも低い抵抗を介して接続されている状態にするものであれば、前記所定の電位と該定電位供給経路が供給する電位とは前記低い抵抗による電圧降下分異なるものとなる。この回路が、前記所定の電位を、印加を終了する時に、前記回路に定電位を供給する定電位供給経路と前記配線との間が所定の抵抗を介して接続されている状態にし、その後、前記定電位供給経路と前記配線との間が前記所定の抵抗よりも低い抵抗を介して接続されている状態にするものであれば、前記所定の電位の印加が終了した後に配線に印加される電位と該定電位供給経路が供給する電位とは前記低い抵抗による電圧降下分異なるものとなる。この回路が、前記所定の電位を印加する時と該所定の電位の印加を終了する時に、前記回路に定電位を供給する定電位供給経路と前記配線との間が所定の抵抗を介して接続されている状態にし、その後、前記定電位供給経路と前記配線との間が前記所定の抵抗よりも低い抵抗を介して接続されている状態にするものであれば、前記所定の電位にするための定電位供給経路(前記所定の電位との電位差が前記電圧降下と等しくなる定電位を供給する経路)と、前記所定の電位の印加を終了した後に配線に印加される電位のための定電位供給経路(前記所定の電位の印加を終了した後に配線に印加される電位との電位差が前記電圧降下に等しくなる定電位を供給する経路)とを備えるようにすると良い。
【0038】
前記回路は、定電位供給経路と前記配線との間に設けられた並列な複数の接続経路を有しており、該複数の接続経路の接続状態を切り替えることにより前記複数の状態を実現するものであるとよい。
【0039】
前記複数の接続経路のうちの一つの接続経路の、前記定電位供給経路と前記配線とを接続した状態における抵抗値は、前記複数の接続経路のうちの他の一つの接続経路の、前記定電位供給経路と前記配線とを接続した状態における抵抗値と異なるとよい。
【0040】
3つ以上の接続経路を設ける場合には、全ての(接続状態における)抵抗値を異なるようにしても良い。
【0041】
接続した状態における抵抗値が異なる複数の接続経路を用いることにより、所定の電位にしようとする時、もしくは所定の電位の印加を終了しようとする時に、動作の開始時の抵抗値を十分に大きくすることが容易になる。前記定電位供給経路と前記配線との間が所定の抵抗を介して接続されている状態の抵抗値が、その後の、前記定電位供給経路と前記配線との間が前記所定の抵抗よりも低い抵抗を介して接続されている状態の抵抗値の2倍よりも大きく(2.1倍以上に)なるようにすることにより電位の望ましくない変動を特に好適に抑制できるが、接続状態における抵抗値が異なる複数の接続経路を用いることによりこの条件を容易に満たすことが可能となる。
【0042】
前記複数の接続経路は、それぞれがスイッチを有しており、該スイッチによって各接続経路の接続状態を切り替えるとよい。
【0043】
このスイッチとしてトランジスタを用いる構成を好適に採用できる。なお、このトランジスタのオン抵抗を互いに異なるものとすることにより、各接続経路の接続状態における抵抗値を異なるものとすることが出来る。
【0044】
前記複数の接続経路の少なくとも一つが、前記定電位供給経路と前記配線との間に並列に配置されたNチャネル型のトランジスタとPチャネル型のトランジスタを有するとよい。
【0045】
この場合、一つの接続経路が、Nチャネル型のトランジスタをスイッチとして定電位供給経路と配線とを接続する経路とPチャネル型のトランジスタをスイッチとして定電位供給経路と配線とを接続する経路とで構成されることになる。
【0046】
前記回路において、前記定電位供給経路と前記配線との間が前記所定の抵抗を介して接続されている状態の抵抗値が、その後の、前記定電位供給経路と前記配線との間が前記所定の抵抗よりも低い抵抗を介して接続されている状態の抵抗値の2.1倍以上であるとよい。
【0047】
前記配線を複数有しており、前記回路を前記複数の配線にそれぞれ対応して複数有するとよい。
【0048】
前記複数の配線は前記信号を変調信号として前記画像形成素子にそれぞれ印加するための変調信号配線であり、更に、マトリクス駆動のための走査信号を印加する複数の走査信号配線を有するとよい。
【0049】
また、本発明の画像表示装置にあっては、
配線と、
該配線に供給される信号の電位として所定の電位を印加する回路と、
該配線に前記信号が供給されることによって電圧が印加されて駆動状態になる画像形成素子と、
を有しており、
前記回路は、該回路に定電位を供給する定電位供給経路と前記配線との接続状態を制御する複数の素子を、前記定電位供給経路と前記配線との間で並列に有しており、
前記所定の電位を印加する時かもしくは前記所定の電位の印加を終了する時の少なくとも一方において、前記複数の素子のうちの一部の素子が前記定電位供給経路と前記配線とを接続する状態にし、その後、前記複数の素子のうちの前記一部の素子と他の素子が前記定電位供給経路と前記配線とを接続する状態にすることを特徴とする。
【0050】
また、本発明の画像表示装置にあっては、
配線と、
該配線に供給される信号の電位として所定の電位を印加する回路と、
該配線に前記信号が供給されることによって電圧が印加されて駆動状態になる画像形成素子と、
を有しており、
前記回路は、
前記配線に前記信号を出力する最終出力部と、
該最終出力部の前段に接続され、該最終出力部をオン・オフ制御する制御信号を出力する前段出力部と、
該前段出力部に電位を供給する電源と、
を含み、
前記最終出力部は、前記前段出力部から入力される制御信号の振幅値に応じてオン抵抗が定まる特性を有し、
前記前段出力部は、前記電源から供給される電位に応じて、前記制御信号の振幅値を変化させる最終出力部制御回路を有することを特徴とする。
【0051】
前記電源として、供給する電位を変更可能な可変電源と、所定の電位を供給する定電源と、を備え、
前記最終出力部制御回路は、前記可変電源及び定電源から供給される電位を切り替えて出力する電源切替回路を含むとよい。
【0052】
前記最終出力部は、前記信号を供給するための電源と前記配線との間に並列に接続された第1のMOSFETと該第1のMOSFETとはチャネル特性の異なる第2のMOSFETとを備え、
前記電源として、供給する電位を変更可能な第1及び第2の可変電源と、所定の電位を供給する第1及び第2の定電源と、を備え、
前記前段出力部は、前記第1の可変電源及び第1の定電源から供給される電位を切り替えて前記第1のMOSFETのゲート端子に出力する第1の電源切替回路と、前記第2の可変電源及び第2の定電源から供給される電位を切り替えて前記第2のMOSFETのゲート端子に出力する第2の電源切替回路と、外部から入力される前記前段出力部を制御するための前段出力部制御信号を分岐させ、前記第1の電源切替回路に入力される信号に対して反転された信号を前記第2の電源切替回路に入力する制御信号反転回路と、を含むとよい。
【0053】
前記第1及び第2の電源切替回路の少なくともいずれかをMOSFETによって構成するとよい。
【0054】
前記最終出力部は、前記信号を供給するための第1の電源と前記配線との間に並列に接続された第1のMOSFETと該第1のMOSFETとはチャネル特性の異なる第2のMOSFETとを備える第1の最終出力部と、前記信号を供給するための第2の電源と前記配線との間に並列に接続された第3のMOSFETと該第3のMOSFETとはチャネル特性の異なる第4のMOSFETとを備える第2の最終出力部と、を含み、
前記前段出力部は、前記第1の最終出力部に第1の制御信号を出力する第1の前段出力部と、前記第2の最終出力部に第2の制御信号を出力する第2の前段出力部と、を含み、
前記電源として、前記第1の前段出力部に接続され、供給する電位を変更可能な第1及び第2の可変電源と、所定の電位を供給する第1及び第2の定電源と、前記第2の前段出力部に接続され、供給する電位を変更可能な第3及び第4の可変電源と、所定の電位を供給する第3及び第4の定電源と、を備え、
前記第1の前段出力部は、前記第1の可変電源及び第1の定電源から供給される電位を切り替えて前記第1のMOSFETのゲート端子に出力する第1の電源切替回路と、前記第2の可変電源及び第2の定電源から供給される電位を切り替えて前記第2のMOSFETのゲート端子に出力する第2の電源切替回路と、外部から入力される前記第1の前段出力部を制御するための第1の前段出力部制御信号を分岐させ、前記第1の電源切替回路に入力される信号に対して反転された信号を前記第2の電源切替回路に入力する第1の制御信号反転回路と、を含み、前記第2の前段出力部は、前記第3の可変電源及び第3の定電源から供給される電位を切り替えて前記第3のMOSFETのゲート端子に出力する第3の電源切替回路と、前記第4の可変電源及び第4の定電源から供給される電位を切り替えて前記第4のMOSFETのゲート端子に出力する第4の電源切替回路と、外部から入力される第2の前記前段出力部を制御するための第2の前段出力部制御信号を分岐させ、前記第3の電源切替回路に入力される信号に対して反転された信号を前記第4の電源切替回路に入力する第2の制御信号反転回路と、を含むとよい。
【0055】
前記第1乃至第4の電源切替回路の少なくともいずれかをMOSFETによって構成するとよい。
【0056】
行及び列の一方の方向に配置された複数の走査配線と、
行及び列の他方の方向に配置された複数の変調配線と、を備え、
前記回路は、これら走査配線あるいは変調配線のいずれか一方に所定の電位を印加するとよい。
【0057】
前記走査配線のいずれかを選択する走査装置を備えるとよい。
【0058】
【発明の実施の形態】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【0059】
ここでは本発明の実施の形態に係る変調回路の構成とその動作を中心に説明する。この変調回路は、複数の画像形成素子を複数の行配線(走査配線)と複数の列配線(変調配線)で単純マトリックス配線した構成の画像表示装置において、入力画像信号に応じて前記複数の定電圧電源を切り替えて、列配線に出力する変調信号を生成する手段に用いられて好適なものである。なお、画像表示装置全体の構成については上記従来技術で述べた構成やその他の公知の構成を好適に採用することができるので、ここでは詳しい説明は省略する。
【0060】
(第1の実施の形態)
図1を参照して、本発明の第1の実施の形態について説明する。
【0061】
図1は、本実施の形態の画像表示装置が具備する変調回路の要部の概略構成を示した回路図である。
【0062】
同図に示す出力回路11は、入力画像信号に応じて複数の定電圧電源V1,V0からの出力を制御し、列配線に対して変調信号を出力する回路であり、定電圧電源V1の出力をオンオフ制御するスイッチ手段としての出力部13と、定電圧電源V0の出力をオンオフ制御するスイッチ手段としての出力部14とを備えている。
【0063】
定電圧電源V1の出力部13は、2つのスイッチング素子から構成されている。スイッチング素子としてはトランジスタを好適に用いることができ、本実施の形態では、Pチャネル型のMOSFET(MOS型の電界効果トランジスタ)を採用した例を示す。
【0064】
2つのMOSFET13A,13Bは、互いにオン抵抗が異なるものを選んでいる。具体的には、MOSFET13Aのオン抵抗をR13A、MOSFET13Bのオン抵抗をR13Bとすると、
R13A<R13B
のような関係を満たすように選ぶ。
【0065】
2つのMOSFET13A,13Bは、並列接続されており、各々のソース端子には定電圧電源V1が供給され、ドレイン端子は列配線端子OUTに接続されている。2つのMOSFET13A,13Bのバッグゲート端子は、回路内の最高電位に接続される。MOSFET13Aのゲート端子は制御電源12(電圧Vs1)に接続され、MOSFET13Bのゲート端子は制御電源12(電圧Vw1)に接続される。
【0066】
つまり、制御電源12から所定の電圧Vs1(Vw1)がMOSFET13A(13B)のゲート端子に印加されると、スイッチがオンになり、ドレイン−ソース間に電流が流れ、列配線に電位V1が印加される。
【0067】
MOSFET13A,13Bは並列に接続されているので、いずれかのスイッチがオンになることにより列配線に電流が流れ込むことになる。ただし、その電流量(または電位)は瞬間的に変化するわけではなく、列配線の電位がV1に達するにはある一定の遷移時間を要する。この遷移時間はMOSFETのオン抵抗などの諸特性に左右される。この点については後述する。
【0068】
一方、定電圧電源V0の出力部14も、2つのスイッチング素子から構成されている。スイッチング素子としてはトランジスタを好適に用いることができ、本実施の形態では、Nチャネル型のMOSFET(MOS型の電界効果トランジスタ)を採用している。
【0069】
2つのMOSFET14C,14Dは、互いにオン抵抗が異なるものを選んでいる。具体的には、MOSFET14Cのオン抵抗をR14C、MOSFET14Dのオン抵抗をR14Dとすると、
R14C<R14D
のような関係を満たすように選ぶ。
【0070】
2つのMOSFET14C,14Dは、並列接続されており、各々のソース端子には定電圧電源V0が供給され、ドレイン端子は列配線端子OUTに接続されている。2つのMOSFET14C,14Dのバッグゲート端子は、回路内の最低電位に接続される。MOSFET14Cのゲート端子は制御電源12(電圧Vs0)に接続され、MOSFET14Cのゲート端子は制御電源12(電圧Vw0)に接続される。
【0071】
つまり、制御電源12から所定の電圧Vs0(Vw0)がMOSFET14C(14D)のゲート端子に印加されると、スイッチがオンになり、ドレイン−ソース間に電流が流れ、列配線に電位V0が印加される。
【0072】
MOSFET14C,14Dは並列に接続されているので、いずれかのスイッチがオンになることにより列配線に電流が流れ込むことになる。ただし、その電流量(または電位)は瞬間的に変化するわけではなく、列配線の電位がV0に達するにはある一定の遷移時間を要する。この遷移時間はMOSFETのオン抵抗などの諸特性に左右される。
【0073】
次に図2を参照して、出力回路の出力波形について説明する。
【0074】
図2は、出力回路の出力波形、すなわち変調回路から印加される変調信号の電位波形を示している。なお、図2の実線が本実施の形態による出力波形を示し、点線が従来例による出力波形を示している。ただし、オン抵抗による電圧降下は小さいため無視している。
【0075】
まず、変調信号の電位を電位V0から電位V1に遷移させる時の動作について説明する。
【0076】
初期状態では、出力部13のMOSFET13A,13Bはともにオフ、出力部14のMOSFET14C,14Dはともにオンになっており、定電圧電源V0から電位V0が出力されている。
【0077】
V0からV1に遷移する場合、出力部14のMOSFET14C,14Dをオフにした後、出力部13のMOSFETのうち、初めにオン抵抗の大きいMOSFET13Bをオンさせる。その後、オン抵抗の小さいMOSFET13Aをオンさせる。V1を出力しつづける場合にはこの状態を維持する。
【0078】
MOSFETのオン抵抗が大きいほど、ドレイン−ソース間に流れる電流の変化量は小さくなる。すなわち、オン抵抗が大きいスイッチング素子を用いた場合のほうが、電位V0から電位V1までの遷移時間が長くなる。
【0079】
したがって、上記のようにオン抵抗の大きいスイッチング素子から順次オンすることによって、図2に示すごとく、定電圧電源からの出力が段階的に遷移して定常電位V1に至るようになる。
【0080】
次に、変調信号の電位を電位V1から電位V0に遷移させる時の動作について説明する。
【0081】
V1からV0に遷移する場合、出力部13のMOSFET13A,13BをOFFにした後、出力部14のMOSFETのうち、初めにオン抵抗の大きいMOSFET14Dをオンさせる。その後、時刻t3の時に、オン抵抗の小さいMOSFET14Cをオンさせる。
【0082】
この場合も、電位V0から電位V1に遷移させたときと同様、オン抵抗の大きいスイッチング素子から順次オンすることによって、定電圧電源からの出力が段階的に遷移して定常電位V0に至るようになる。
【0083】
変調回路では、入力画像信号の値に応じて各スイッチング素子のオン−オフタイミングを制御することによって変調信号のパルス幅を変化させ、電子放出素子からの電子放出量、すなわち表示画像の輝度を調整することができる。
【0084】
従来技術の課題のところで述べた「意図しないスパイク状のノイズ」が発生する主な原因は、電圧スイッチング時に列配線に急峻な電流が流れるためであった。
【0085】
本実施の形態では、この急峻な電流が流れる期間をオン抵抗の高いMOSFETで駆動することで電流を制限し、一定時間後、オン抵抗の低いMOSFETで駆動することで、配線に急峻な電流が流れることを抑制し、電気的なノイズの発生を低減することができる。
【0086】
これにより、電子放出素子や駆動回路に定格以上の電圧が印加されることを防ぎ、電子放出素子の特性劣化や破壊、駆動回路のラッチアップによる破壊、外部への電磁輻射等の諸問題を解決することができ、画像表示装置の信頼性および表示性能の向上、長寿命化を図ることができる。
【0087】
ここで、急峻な電流が流れる期間におけるスイッチング素子のオン抵抗は、その後の抵抗値の2倍よりも大きく(より好ましくは2.1倍以上)することによって、電位の望ましくない変動を好適に抑制することができる。
【0088】
そして、並列な2つのスイッチング素子のオン抵抗を一方が他方よりも大きいものとし、オン抵抗が大きいスイッチング素子を先にオン(オン抵抗が小さいスイッチング素子はオフ)し、その後オン抵抗が小さいスイッチング素子をオン抵抗が大きいスイッチング素子とともにオンすることによって、前者の状態の抵抗値を、2つの並列なスイッチング素子が同時にオンになっている状態の抵抗値の2倍よりも大きい状態にすることが出来る。
【0089】
(第2の実施の形態)
図3には、本発明の第2の実施の形態が示されている。
【0090】
本実施の形態では、スイッチング素子をNチャネル型のトランジスタとPチャネル型のトランジスタとを並列に接続して構成している。
【0091】
その他の構成および作用については第1の実施の形態と略同一なので、同一の構成部分については同一の符号を付して説明を省略し、第1の実施の形態と異なる部分を中心に説明する。
【0092】
図3は、本実施の形態の画像表示装置が具備する変調回路の要部の概略構成を示した回路図である。
【0093】
同図に示す出力回路21は、入力画像信号に応じて複数の定電圧電源V1,V0からの出力を制御し、列配線に対して変調信号を出力する回路であり、定電圧電源V1の出力をオンオフ制御するスイッチ手段としての出力部23と、定電圧電源V0の出力をオンオフ制御するスイッチ手段としての出力部24とを備えている。
【0094】
定電圧電源V1の出力部23は、4つのスイッチング素子から構成されている。スイッチング素子としてはトランジスタを好適に用いることができ、本実施の形態では、Pチャネル型のMOSFET13A,13BとNチャネル型のMOSFET13C,13Dとを組み合わせて用いている。
【0095】
2つのPチャネル型のMOSFET13A,13Bは、互いにオン抵抗が異なるものを選んでいる。また、2つのNチャネル型のMOSFET13C,13Dも、互いにオン抵抗が異なるものを選んでいる。
【0096】
具体的には、MOSFET13A,13B,13C,13Dのオン抵抗をそれぞれR13A,R13B,R13C,R13Dとすると、
R13A<R13B
R13C<R13D
の関係を満たすように選ぶ。
【0097】
4つのMOSFET13A,13B,13C,13Dは、並列接続されており、各々のソース端子には定電圧電源V1が供給され、ドレイン端子は列配線端子OUTに接続されている。
【0098】
2つのPチャネル型のMOSFET13A,13Bのバッグゲート端子は、回路内の最高電位に接続され、一方、2つのNチャネル型のMOSFET13C,13Dのバッグゲート端子は、回路内の最低電位に接続される。
【0099】
Pチャネル型のMOSFET13AとNチャネル型のMOSFET13Cは、制御電源12(電圧Vs1)を共通にして並列に接続されている。ただし、MOSFET13Aのゲート端子は制御電源12に直接接続されているが、MOSFET13Cのゲート端子は、制御電源12の電圧レベルを反転するためのインバータ15を介して制御電源12に接続される。
【0100】
また、Pチャネル型のMOSFET13BとNチャネル型のMOSFET13Dは、制御電源12(電圧Vw1)を共通にして並列に接続されている。ただし、上記と同様にNチャネル型のMOSFET13Dのゲート端子は、インバータ15を介して制御電源に接続される。
【0101】
一方、定電圧電源V0の出力部24も、4つのスイッチング素子から構成されている。スイッチング素子としてはトランジスタを好適に用いることができ、本実施の形態では、Pチャネル型のMOSFET14A,14BとNチャネル型のMOSFET14C,14Dとを組み合わせて用いている。
【0102】
2つのPチャネル型のMOSFET14A,14Bは、互いにオン抵抗が異なるものを選んでいる。また、2つのNチャネル型のMOSFET14C,14Dも、互いにオン抵抗が異なるものを選んでいる。
【0103】
具体的には、MOSFET14A,14B,14C,14Dのオン抵抗をそれぞれR14A,R14B,R14C,R14Dとすると、
R14A<R14B
R14C<R14D
の関係を満たすように選ぶ。
【0104】
4つのMOSFET14A,14B,14C,14Dは、並列接続されており、各々のソース端子には定電圧電源V0が供給され、ドレイン端子は列配線端子OUTに接続されている。
【0105】
2つのPチャネル型のMOSFET14A,14Bのバッグゲート端子は、回路内の最高電位に接続され、一方、2つのNチャネル型のMOSFET14C,14Dのバッグゲート端子は、回路内の最低電位に接続される。
【0106】
Pチャネル型のMOSFET14AとNチャネル型のMOSFET14Cは、制御電源12(電圧Vs0)を共通にして並列に接続されている。ただし、MOSFET14Aのゲート端子は制御電源12に直接接続されているが、MOSFET14Cのゲート端子は、制御電源12の電圧レベルを反転するためのインバータ15を介して制御電源12に接続される。
【0107】
また、Pチャネル型のMOSFET14BとNチャネル型のMOSFET14Dは、制御電源12(電圧Vw0)を共通にして並列に接続されている。ただし、上記と同様にNチャネル型のMOSFET14Dのゲート端子は、インバータ15を介して制御電源に接続される。
【0108】
上記構成において、変調信号の電位を切り替える際に、オン抵抗の大きいスイッチング素子から順次オンすることによって、定電圧電源からの出力が段階的に遷移して定常電位に至る。したがって、本実施の形態の構成においても、上記第1の実施の形態と同様の効果を得ることができる。
【0109】
さらに、本実施の形態では、Pチャネル型とNチャネル型のトランジスタを併用することで、バックゲート効果によるMOSFETのオン抵抗の変化を相殺することができ、より厳密な階調制御が可能となる。
【0110】
(第3の実施の形態)
図4には、本発明の第3の実施の形態が示されている。
【0111】
上記第1,第2の実施の形態では、電圧レベルをV0とV1の2レベルにしていたが、本実施の形態では電圧レベルを3レベルにした場合の構成を示す。
【0112】
その他の構成および作用については上記実施の形態と同一なので、同一の構成部分については同一の符号を付して説明を省略し、上記実施の形態と異なる部分を中心に説明する。
【0113】
図4は、本実施の形態の画像表示装置が具備する変調回路の要部の概略構成を示した回路図である。
【0114】
同図に示す出力回路31は、入力画像信号に応じて複数の定電圧電源V2,V1,V0からの出力を制御し、列配線に対して変調信号を出力する回路であり、定電圧電源V2の出力をオンオフ制御するスイッチ手段としての出力部26と、定電圧電源V1の出力をオンオフ制御するスイッチ手段としての出力部23と、定電圧電源V0の出力をオンオフ制御するスイッチ手段としての出力部24とを備えている。
【0115】
出力部23,24の構成および作用については上記第2の実施の形態と同様であるので、説明を割愛する。
【0116】
定電圧電源V2の出力部26は、4つのスイッチング素子から構成されている。スイッチング素子としてはトランジスタを好適に用いることができ、本実施の形態では、Pチャネル型のMOSFET16A,16BとNチャネル型のMOSFET16C,16Dとを組み合わせて用いている。
【0117】
2つのPチャネル型のMOSFET16A,16Bは、互いにオン抵抗が異なるものを選んでいる。また、2つのNチャネル型のMOSFET16C,16Dも、互いにオン抵抗が異なるものを選んでいる。
【0118】
具体的には、MOSFET16A,16B,16C,16Dのオン抵抗をそれぞれR16A,R16B,R16C,R16Dとすると、
R16A<R16B
R16C<R16D
の関係を満たすように選ぶ。
【0119】
4つのMOSFET16A,16B,16C,16Dは、並列接続されており、各々のソース端子には定電圧電源V2が供給され、ドレイン端子は列配線端子OUTに接続されている。
【0120】
2つのPチャネル型のMOSFET16A,16Bのバッグゲート端子は、回路内の最高電位に接続され、一方、2つのNチャネル型のMOSFET16C,16Dのバッグゲート端子は、回路内の最低電位に接続される。
【0121】
Pチャネル型のMOSFET16AとNチャネル型のMOSFET16Cは、制御電源12(電圧Vs2)を共通にして並列に接続されている。ただし、MOSFET16Aのゲート端子は制御電源12に直接接続されているが、MOSFET16Cのゲート端子は、制御電源12の電圧レベルを反転するためのインバータ15を介して制御電源12に接続される。
【0122】
また、Pチャネル型のMOSFET16BとNチャネル型のMOSFET16Dは、制御電源12(電圧Vw2)を共通にして並列に接続されている。ただし、上記と同様にNチャネル型のMOSFET16Dのゲート端子は、インバータ15を介して制御電源に接続される。
【0123】
図5は、出力回路の出力波形、すなわち変調回路から印加される変調信号の電位波形を示している。なお、図5の実線が本実施の形態による出力波形を示し、点線が従来例による出力波形を示している。
【0124】
図中の左側の出力波形では、変調信号の電位をV0→V1→V2→V1→V0と変化させており、右側の出力波形では、変調信号の電位をV0→V2→V0と変化させている。いずれの場合も、各出力部23,24,26においてオン抵抗の大きいスイッチング素子から順次オンすることによって、定電圧電源からの出力を段階的に遷移させて定常電位に至らせている。
【0125】
したがって、本実施の形態の構成のように電圧レベルを増加させた場合であっても、各定電圧電源の出力部ごとに本発明のスイッチ手段を適用することにより、上記実施の形態と同様の効果を得ることができる。なお、電圧レベルが4以上の場合にも適用可能であることはいうまでもない。
【0126】
また、本実施の形態でもPチャネル型とNチャネル型のトランジスタを併用しているので、バックゲート効果によるMOSFETのオン抵抗の変化を相殺することができ、より厳密な階調制御が可能となる。
【0127】
また、本実施の形態のように電圧レベルを3レベル以上にした場合、変調回路では、入力画像信号の値に応じて各スイッチング素子のオン−オフタイミングを制御することによって、変調信号のパルス幅および振幅を変化させ、電子放出素子からの電子放出量、すなわち表示画像の輝度を調整することができる。
【0128】
(第4の実施の形態)
図6は、本発明の第4の実施形態に係る変調装置の構成を示している。
【0129】
変調装置111aは、主として、最終出力部112、前段出力部113、制御信号生成部114、変調信号電圧を供給する電圧源(変調信号電源)115、前段出力部113から最終出力部112に出力されるハイレベル電圧を供給する電圧源(可変電源)116、前段出力部113から最終出力部112に出力されるローレベル電圧を供給する電圧源(定電源)117を備える。
【0130】
最終出力部112は、MOSFET等で構成され、ソース端子Vnには、電源115を接続し、ドレイン端子outには列電極を接続する。ゲート端子Vinnは、前段出力部113からの出力を入力する。
【0131】
前段出力部113は、最終出力部112の前段であり、ハイレベル電圧端子Vghに可変可能な電源116を接続し、ローレベル電圧端子Vglに電源117を接続する。前段出力部113の動作を制御するための制御端子Vcontに、制御信号生成部114から出力された信号を入力する。
【0132】
本実施の形態の特徴は、電圧源116の電圧値V0ghを制御することで、前段出力部113から出力されるハイレベルの電圧値を可変し、最終出力部112のオン抵抗を可変することができる点である。
【0133】
本発明の第4の実施形態の動作原理及びその効果について図7及び図8を用いて説明する。
【0134】
図7は、本案第1の実施の形態にて示した、最終出力段のMOSFETを表したものである。
【0135】
図8は、MOSFETのドレイン−ソース間電圧(Vds)に対する、ドレイン−ソース間電流(Ids)とゲート−ソース間電圧の関係を示したものである。
【0136】
NchのMOSFETは、ゲート電圧Vgsが閾値電圧Vth以下(ローレベル)の時にはオフ状態であり、Vth以上(ハイレベル)の時にオン状態となる。図8に示すように、Vgsが大きくなるにつれ、Idsが大きくなっていることがわかる。これは、ゲート電圧が大きくなると、MOSFETのオン抵抗が小さくなり、ゲート電圧が小さくなると、MOSFETのオン抵抗が大きくなること意味している。
【0137】
本実施の形態では、この特性を利用して最終出力部のMOSFETのゲート端子に印加する電圧レベルを、前段出力部で制御することで、変調回路のオン抵抗を可変することを特徴としている。したがって、前段出力部の構成として、電源電圧の電圧値によって、出力電圧が可変する構成、例えば、図9に示すような、インバータ構成で実現することができる。
【0138】
なお、前段出力部の構成は、これに限らず、上述した条件、すなわち電源電圧の電圧値によって、出力電圧を可変することができる回路構成であればよい。
【0139】
本案の効果を、図10を用いて説明する。
【0140】
図10は、電源116を可変した時の端子Vinn及び端子outの電圧波形を表している。ただし、オン抵抗による電圧降下は、本実施の形態では小さいため無視している。
【0141】
ここで、端子outには、図示していない最終出力部によって、GND電位が出力されている。このときGND電位から、電圧V0に遷移する場合を例に説明する。
【0142】
電源116の電圧をV0gh1とし、制御信号生成部114から前段出力部113に、ローレベルからハイレベルを出力するための制御信号を入力する。その時端子Vinnに出力される電圧波形は、図10(A)の(a)のようになる。この電圧波形が最終出力部のMOSFETのゲート端子に入力されると、端子outに図10(B)の(a)の電圧波形が出力される。
【0143】
次に、電源116の電圧をV0gh2とした時の電圧波形を説明する。
【0144】
制御信号生成部114から前段出力部113に、ローレベルからハイレベルを出力する制御信号を入力する。その時端子Vinnに出力される電圧波形は、図10(A)の(b)のようになる。この電圧波形が最終出力部のMOSFETのゲート端子に入力されると、端子outに図10(B)の(b)の電圧波形が出力される。つまり、MOSFETに入力した電圧値がV0gh1からV0gh2に下がることで、MOSFETに印加されるVgsが小さくなり、オン抵抗が大きくなる。その結果、端子outに出力される電圧波形は、ややなまったような波形になる。
【0145】
次に、電源116の電圧をV0gh3とした時の電圧波形を説明する。
【0146】
制御信号生成部114から前段出力部113に、ローレベルからハイレベルを出力する制御信号を入力する。その時端子Vinnに出力される電圧波形は、図10(A)の(c)のようになる。この電圧波形が最終出力部のMOSFETのゲート端子に入力されると、端子outに図10(B)の(c)の電圧波形が出力される。つまり、MOSFETに入力した電圧値がV0gh3に下がることで、MOSFETに印加されるVgsがさらに小さくなり、オン抵抗が大きくなる。その結果、端子outに出力される電圧波形は、さらになまったような波形になる。
【0147】
以上のことから分かるように、本発明の実施の形態により、駆動する負荷が変動しても、電源電圧を可変することで、変調回路のオン抵抗を可変することができる。このことから変調回路の駆動能力を常に最適化するができるため、前出の問題を解決することができる。
【0148】
(第5の実施の形態)
図11は、本発明の第5の実施の形態を示している。
【0149】
本実施形態に係る変調装置111bは、最終出力部112a,112b、前段出力部113a,113b、制御信号生成部114a、変調信号電圧を供給する電圧源(変調信号電源)115a、前段出力部113aから出力されるハイレベル電圧を供給する電圧源(第1の可変電源)116a、前段出力部113bから出力されるハイレベル電圧を供給する電圧源(第2の定電源)116b、前段出力部113aから出力されるローレベル電圧を供給する電圧源(第1の定電源)117a、前段出力部113bから出力されるローレベル電圧を供給する電圧源(第2の可変電源)117b、制御信号を反転するインバータ(制御信号反転回路)118aを備える。
【0150】
第4の実施の形態と異なる点は、電圧V0を出力するための最終出力部をPchとNchで構成し、それぞれを並列接続している点であり、このPch用のMOSFETを動作させるための前段出力部113b、インバータ118aを新たに搭載している点である。
【0151】
また、前段出力部113a、及び113bの端子Vgh、及びVglに供給される電源が別になっており、特に電源116a、及び電源117bは可変できるようになっている。
【0152】
さらに、制御信号生成部114aから送出された制御信号を、前段出力部113aには直接入力し、前段出力部113bには、インバータ118aで反転した後に入力している。
【0153】
本実施形態の効果を説明する。
【0154】
なお、Nch側の効果は、本発明の第4の実施の形態と同様であるため割愛し、Pch側の効果を、図12を用いて説明する。
【0155】
図12は、電源117bを可変した時の端子Vinp及び端子outの電圧波形を表している。
【0156】
ここで、端子outには、図示していない最終出力部によって、GND電位が出力されている。このときGND電位から、電圧V0に遷移する場合を例に説明する。
【0157】
電源117bの電圧をV0gl1とし、制御信号生成部114aから、インバータ118aを介して、前段出力部113bに、ハイレベルからローレベルを出力するための制御信号を入力する。その時端子Vinpに出力される電圧波形は、図12(A)の(a)のようになる。この電圧波形が最終出力部のMOSFETのゲート端子に入力されると、端子outに図9(B)の(a)の電圧波形が出力される。
【0158】
次に、電源117bの電圧をV0gl2とした時の電圧波形を説明する。
【0159】
制御信号生成部114aから、インバータ118aを介して、前段出力部113bに、ハイレベルからローレベルを出力するための制御信号を入力する。その時端子Vinpに出力される電圧波形は、図12(A)の(b)のようになる。この電圧波形が最終出力部のMOSFETのゲート端子に入力されると、端子outに図12(B)の(b)の電圧波形が出力される。つまり、MOSFETに入力した電圧値がV0gl1からV0ghl2に上がることで、MOSFETに印加されるVgsが小さくなり、オン抵抗が大きくなる。その結果、端子outに出力される電圧波形は、ややなまったような波形になる。
【0160】
次に、電源117bの電圧をV0gl3とした時の電圧波形を説明する。
【0161】
制御信号生成部114aから、インバータ118aを介して、前段出力部113bに、ハイレベルからローレベルを出力するための制御信号を入力する。その時端子Vinpに出力される電圧波形は、図12(A)の(c)のようになる。この電圧波形が最終出力部のMOSFETのゲート端子に入力されると、端子outに図12(B)の(c)の電圧波形が出力される。つまり、MOSFETに入力した電圧値がV0gl3に上がることで、MOSFETに印加されるVgsさらに小さくなり、オン抵抗が大きくなる。
【0162】
その結果、端子outに出力される電圧波形は、さらになまったような波形になる。
【0163】
以上のことから分かるように、本実施の形態を適用することにより、駆動する負荷が変動しても、電源電圧を可変することで、変調回路のオン抵抗を可変することができる。このことから変調回路の駆動能力を常に最適化するができるため、前出の問題を解決することができる。また各出力部をPch・Nchを併用することで、バックゲート効果によるMOSFETのオン抵抗の変化を相殺することができ、より厳密な階調制御が可能となる。
【0164】
(第6の実施の形態)
図13は、本発明の第6の実施の形態に係る変調装置の構成を示している。
【0165】
変調装置111cは、第1の最終出力部112a,112b、第2の最終出力部112c,112d、前段出力部(第1及び第2の電源切替回路)113a,113b、前段出力部(第3及び第4の電源切替回路)113c,113d、前段出力部113a,113bに対する制御信号を生成する制御信号生成部114a、前段出力部113c,113dに対する制御信号を生成する制御信号生成部114b、変調信号電圧を供給する電圧源(第1の変調信号電源)115a、変調信号電圧を供給する電圧源(第2の変調信号電源)115b、前段出力部113aから出力されるハイレベル電圧を供給する電圧源(第1の可変電源)116a、前段出力部113bから出力されるハイレベル電圧を供給する電圧源(第2の定電源)116b、前段出力部113cから出力されるハイレベル電圧を供給する電圧源(第3の可変電圧電源)116c、前段出力部113dから出力されるハイレベル電圧を供給する電圧源(第4の定電源)116d、前段出力部113aから出力されるローレベル電圧を供給する電圧源(第1の定電源)117a、前段出力部113bから出力されるローレベル電圧を供給する電圧源(第2の可変電源)117b、前段出力部113cから出力されるローレベル電圧を供給する電圧源(第3の定電源)117c、前段出力部113dから出力されるローレベル電圧を供給する電圧源(第4の可変電源)117d、制御信号を反転するインバータ(第1の制御信号反転回路)118a、制御信号を反転するインバータ(第2の制御信号反転回路)118bを備える。
【0166】
本実施形態は、出力する電圧レベルを2レベルにした場合の構成を示している第4及び第5の実施形態と異なる点は、電圧V0を出力するための回路と、電圧V1を出力するための回路が独立している点であり、本実施形態では、制御信号生成部114a、及び114bにより独立した動作が可能である。
【0167】
なお、本実施形態の構成、及び動作原理は、第5の実施形態と同様なため、説明は割愛する。
【0168】
本実施形態の効果を説明する。
【0169】
本実施形態を適用することにより、駆動する負荷が変動しても、電源電圧を可変することで、変調回路のオン抵抗を可変することができる。このことから変調回路の駆動能力を常に最適化するができるため、前出の問題を解決することができる。さらに各出力部をPch・Nchを併用することで、バックゲート効果によるMOSFETのオン抵抗の変化を相殺することができ、より厳密な階調制御が可能となる。
【0170】
なお、本実施形態では出力する電圧レベルが2レベルの場合について述べたが、3レベル以上においても適用可能であることはいうまでもない。
【0171】
(その他の実施の形態)
上記各実施の形態においては、変調信号における印加時の信号の電位の望ましくない変動を抑制するための構成を説明したが、走査信号に対しても、同様の構成によって、印加時の信号の電位の望ましくない変動を抑制することができる。
【0172】
【発明の効果】
以上説明したように、本発明により、画像表示装置において信号を配線に印加する時の信号の電位の望ましくない変動を抑制できるようになった。
【0173】
また、信号を印加する回路の動作条件を最適なものに変更可能な構成を実現できた。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る変調回路の要部の概略構成を示した回路図である。
【図2】本発明の第1の実施の形態に係る変調回路の出力回路の出力波形の一例を示す図である。
【図3】本発明の第2の実施の形態に係る変調回路の要部の概略構成を示した回路図である。
【図4】本発明の第3の実施の形態に係る変調回路の要部の概略構成を示した回路図である。
【図5】本発明の第3の実施の形態に係る変調回路の出力回路の出力波形の一例を示す図である。
【図6】本発明の第4の実施の形態に係る変調装置の概略構成を示すブロック図である。
【図7】MOSFETの動作を説明するための図である。
【図8】MOSFETのI−V特性を示す図である。
【図9】前段出力部を構成するインバータを示す図である。
【図10】図10(A)は本発明の第1の実施形態における端子Vinnの電圧波形、図10(B)は同端子outの電圧波形を示す図である。
【図11】本発明の第5の実施形態に係る変調装置の概略構成を示すブロック図である。
【図12】図12(A)は本発明の第5の実施形態における端子Vinpの電圧波形、図12(B)は同端子outの電圧波形を示す図である。
【図13】本発明の第6の実施形態に係る変調装置の概略構成を示すブロック図である。
【図14】マルチ電子源の模式図である。
【図15】表面伝導型放出素子を駆動するための駆動波形例を示す図である。
【図16】表面伝導型放出素子を単純マトリックス配線した画像表示装置の概略構成を示す平面図である。
【図17】画像表示装置の要部の概略構成を示す斜視図である。
【図18】電圧スイッチングの際に発生する電気的なノイズを説明するための図である。
【符号の説明】
1 画像表示部
2 表面伝導型放出素子
3,3A 変調回路
4 走査回路
5 列配線
6 行配線
7 基板
8 メタルバック
9 蛍光面
10 基板
11 出力回路
12 制御電源
13 出力部
13A,13B,13C,13D MOSFET
14 出力部
14A,14B,14C,14D MOSFET
15 インバータ
16A,16B,16C,16D MOSFET
21 出力回路
23,24,26 出力部
31 出力回路
111a〜c 変調装置
112,112a〜d 最終出力部
113,113a〜d 前段出力部
114a,114b 制御信号生成部
115a,115b 変調信号用電源
116,116a〜d 前段出力部用ハイレベル電圧電源
117,117a〜d 前段出力部用ローレベル電圧電源
118a,118b インバータ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image display device including a plurality of image forming elements.
[0002]
[Prior art]
Conventionally, two types of electron-emitting devices, a hot cathode device and a cold cathode device, are known. Among these, as the cold cathode device, for example, a field emission type device (hereinafter referred to as FE type), a metal / insulating layer / metal type emission device (hereinafter referred to as MIM type), a surface conduction type emission device, and the like are known. .
[0003]
Since the surface conduction electron-emitting device has a simple structure and is easy to manufacture, there is an advantage that a large number of devices can be formed over a large area. Therefore, for example, as disclosed in Japanese Patent Application Laid-Open No. 64-31332, a method for arranging and driving a large number of elements has been studied. As for the application of surface conduction electron-emitting devices, for example, image forming apparatuses such as image display apparatuses and image recording apparatuses, charged beam sources, and the like have been studied.
[0004]
In particular, as an application to an image display device, for example, as disclosed in US Pat. No. 5,066,883 and JP-A-2-257551, a surface conduction electron-emitting device and a phosphor that emits light when irradiated with an electron beam are used. Image display devices used in combination have been studied. An image display device using a combination of a surface conduction electron-emitting device and a phosphor is expected to have characteristics superior to those of other conventional image display devices. For example, it can be said that it is superior in that it does not require a backlight and has a wide viewing angle as compared with a liquid crystal display device that has been widespread in recent years.
[0005]
FIG. 14 shows a multi-electron source by an electrical wiring method. That is, this is a multi-electron source in which a large number of two-dimensional surface conduction type emitting elements as image forming elements are two-dimensionally arranged and these elements are wired in a matrix as shown in the figure. In the drawing,
[0006]
The surface conduction electron-
[0007]
In addition, a conductive thin film is formed between the cathode electrode and the gate electrode, and when an element current flows between the pair of electrodes, electrons are emitted from the electron emission portion which is a minute crack formed in the thin film. Released. The conductive thin film is made of, for example, metals such as Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W, and Pb, PdO, SnO, and the like. 2 , In 2 O 3 , PbO, Sb 2 O 3 Oxides such as HfB 2 , ZrB 2 , LaB 6 , CeB 6 , YB 4 , GdB 4 Borides such as TiC, ZrC, HfC, TaC, SiC, WC, etc., nitrides such as TiN, ZrN, HfN, etc., Si, Ge, etc. A semiconductor, carbon, etc. are mentioned, It selects suitably from these.
[0008]
For convenience of illustration, the matrix is shown as a 6 × 6 matrix. However, the scale of the matrix is not limited to this. For example, in the case of a multi-electron source for an image display device, a desired image display is performed. Elements that are sufficient for this are arranged and wired. In a multi-electron source in which surface conduction electron-emitting devices are wired in a simple matrix, appropriate electric signals are applied to the
[0009]
(A) is a voltage waveform of a selection potential applied to a selected row wiring, (b) is a voltage waveform of a modulation signal applied to a column wiring, (c) is a voltage waveform applied to the selection element, and (d) is a voltage waveform applied to the selection element. The voltage waveform applied to a non-selection element is shown.
[0010]
In FIG. 14, the selection potential Vs is applied to the
[0011]
The surface conduction electron-emitting device emits electrons for the first time when the device applied voltage exceeds a certain threshold, device current (current flowing between both electrodes of the device), and electron emission current (electron beam output intensity). Is an element having a characteristic of monotonically increasing with respect to the applied voltage of the element.
[0012]
Therefore, if Ve, Vs, and Vns are set to appropriate potentials, an electron beam having a desired intensity should be output only from the surface conduction electron-emitting devices in the selected row, and different potentials are applied to the column wirings. Thus, an electron beam having a different intensity should be output from each element in the selected row. Further, since the response speed of the surface conduction electron-emitting device is high, if the length of time for applying the modulation signal is changed, the length of time for which the electron beam is output should be able to be changed.
[0013]
Taking advantage of these characteristics, a multi-electron source in which surface conduction electron-emitting devices are simply matrix-wired is considered to have various uses. For example, if a voltage signal corresponding to image information is applied as appropriate, image display It is expected to be applicable as an electron source for equipment.
[0014]
FIG. 16 is a plan view showing a schematic configuration of an image display device in which surface conduction electron-emitting devices are wired in a simple matrix.
[0015]
As shown in the figure, the image display device includes a
[0016]
FIG. 17 is a perspective view showing a schematic configuration of a main part of the image display apparatus of FIG.
[0017]
In the figure, 8 is a metal back, 9 is a phosphor screen, and 10 is a substrate. As described above, by applying the modulation signal Ve to the
[0018]
Further, not only the surface conduction type, but also a field emission device using an emitter cone and an MIM type electron emission device are known. A configuration using an electroluminescence element as an image forming element is also known.
[0019]
Matrix driving is known as a configuration for driving an image display device using such an image forming element. A plurality of scanning signal wirings and a plurality of modulation signal wirings form a matrix wiring, and a plurality of modulation signal wirings are applied to an image forming element to which a selection potential is applied by a scanning wiring to which a scanning signal (selection potential) is applied. The image forming element is driven by applying a modulation signal all at once or sequentially through the.
[0020]
Some configurations for providing a scanning signal and a modulation signal are also known. For example, a configuration in which a modulation signal is given by a constant current (a configuration in which a desired value of current flows) and a configuration in which a modulation signal is given by a constant voltage are known. As an example, Japanese Patent Laid-Open No. 9-319327 discloses a configuration in which a current source and a voltage source are used in combination. As modulation methods, a configuration for modulating the peak value of a modulation signal, a configuration for modulating the pulse width of the modulation signal, and a configuration using a combination of peak value modulation and pulse width modulation are known.
[0021]
Japanese Laid-open Patent Publication No. 2000-310966 is known as a technology that is the background of the present invention. Here, in the image display device, a configuration is disclosed in which two transistors are first turned on at the time of signal fall and the signal is suddenly lowered, and then one transistor is turned off and gently lowered.
[0022]
Japanese Patent Application Laid-Open No. 5-232907 discloses a reset circuit that can be used in an image display device. A configuration is disclosed in which the reset circuit is changed from an impedance value during operation to an impedance value lower than the impedance value to reduce the peak current value.
[0023]
Japanese Patent Laid-Open No. 8-190878 discloses a configuration that suppresses a voltage exceeding the rated value by adding a termination circuit using resistors, a voltage dividing circuit, and a clamp circuit using diodes to the input terminal and termination terminal of the wiring. ing.
[0024]
[Problems to be solved by the invention]
The present application includes an invention whose one object is to realize a configuration capable of suppressing undesirable fluctuations in the potential of a signal when a signal is applied to a wiring in an image display device. In addition, the present application includes an invention whose one object is to realize a configuration in which the operation condition of a circuit to which a signal is applied can be changed to an optimum one.
[0025]
An example in which undesirable potential fluctuations occur will be described in detail by taking an image display device in which surface conduction electron-emitting devices are wired in a simple matrix as an example.
[0026]
When the voltage level output from the modulation circuit is switched, the voltage of the nearby wiring fluctuates. This phenomenon will be described with reference to FIG. 16 and FIG.
[0027]
FIG. 18 shows the output waveform of the modulation signal output from the
[0028]
In the figure, first, the output potential of the
[0029]
At this time (when the output potential of the
[0030]
When such spiked noise is large, a voltage exceeding the rated voltage is applied to the electron-emitting device and the drive circuit. Therefore, the characteristics of the electron-emitting device are deteriorated and destroyed, the drive circuit is latched up, and further to the outside. Problems such as electromagnetic radiation will occur.
[0031]
The surface conduction electron-emitting device has been described above as an image forming device, and the case where the timings of falling of the plurality of modulation signals are different has been described as an example. I want to suppress unwanted fluctuations. It is also desirable to suppress undesirable (particularly high frequency) fluctuations in potential when transitioning to a desired potential not only at the falling edge of the modulation signal but also at the rising edge of the modulation signal. The same applies to the scanning signal.
[0032]
[Means for Solving the Problems]
In order to achieve the above object, in the image display device of the present invention,
Wiring and
A circuit that applies a predetermined potential as a potential of a signal supplied to the wiring;
An image forming element that is driven by applying a voltage when the signal is supplied to the wiring;
Have
At least one of the circuit when the predetermined potential is applied or when the application of the predetermined potential is terminated, a predetermined potential between a constant potential supply path for supplying a constant potential to the circuit and the wiring is predetermined. A state in which the constant potential supply path and the wiring are connected via a resistor lower than the predetermined resistance is set.
[0033]
Here, various types of image forming elements that are driven by a signal supplied to the wiring can be employed. For example, an electron-emitting device can be adopted. In addition to the electron-emitting device, an electroluminescent device or a liquid crystal device can be used. In the case of using an electron-emitting device, an image can be displayed by arranging a light-emitting body (for example, a phosphor) that emits light by electrons emitted from the electron-emitting device together with the electron-emitting device.
[0034]
Further, as the constant potential supply path, wiring connected to a power source can be adopted.
[0035]
According to the present invention, since the high-frequency fluctuation of the potential applied to the wiring is suppressed, a cold cathode type electron-emitting device that is sensitive to the potential fluctuation, in particular, a surface conduction electron-emitting device, or electroluminescence The present invention can be particularly preferably applied to a configuration using elements. An image forming element that is driven by applying a voltage (potential difference) may be used.
[0036]
Note that here, a signal is supplied to the wiring when the potential applied to the wiring changes. In other words, the image forming element driven by applying a voltage has the other potential (for example, a plurality of potentials) for applying the voltage as a potential difference between the predetermined potential of the signal here and the predetermined potential of the signal here. In a configuration in which matrix driving is performed to drive a plurality of image forming elements using a scanning wiring and a plurality of modulation wirings (the plurality of scanning wirings and the plurality of modulation wirings constitute a matrix wiring), the signal referred to here is The other potential can be applied as the potential of the scanning signal when the modulation signal is in the matrix drive, and the other potential can be applied as the potential of the modulation signal when the signal here is the scanning signal in the matrix driving. It is driven by the application of a voltage given as a potential difference. The predetermined potential may be composed of a plurality of potentials.
[0037]
When this circuit applies the predetermined potential, a constant potential supply path for supplying a constant potential to the circuit and the wiring are connected via a predetermined resistor, and then the constant potential If the supply path and the wiring are connected via a resistance lower than the predetermined resistance, the predetermined potential and the potential supplied by the constant potential supply path are low. Different voltage drop due to resistance. When this circuit finishes applying the predetermined potential, a constant potential supply path for supplying a constant potential to the circuit and the wiring are connected via a predetermined resistor, and then If the constant potential supply path and the wiring are connected via a resistance lower than the predetermined resistance, the constant potential supply path is applied to the wiring after the application of the predetermined potential is completed. The potential and the potential supplied by the constant potential supply path differ from each other by the voltage drop due to the low resistance. When this circuit applies the predetermined potential and ends the application of the predetermined potential, the constant potential supply path for supplying a constant potential to the circuit and the wiring are connected via a predetermined resistor. If the constant potential supply path and the wiring are connected via a resistance lower than the predetermined resistance, then the predetermined potential is set. Constant potential supply path (path for supplying a constant potential at which the potential difference from the predetermined potential is equal to the voltage drop), and a constant potential for the potential applied to the wiring after finishing the application of the predetermined potential It is preferable to provide a supply path (a path for supplying a constant potential at which the potential difference from the potential applied to the wiring after the application of the predetermined potential is equal to the voltage drop).
[0038]
The circuit has a plurality of parallel connection paths provided between a constant potential supply path and the wiring, and realizes the plurality of states by switching a connection state of the plurality of connection paths. It is good to be.
[0039]
The resistance value of one connection path of the plurality of connection paths in a state where the constant potential supply path and the wiring are connected is the constant value of the other connection path of the plurality of connection paths. It may be different from a resistance value in a state where the potential supply path and the wiring are connected.
[0040]
When three or more connection paths are provided, all the resistance values (in the connection state) may be different.
[0041]
By using a plurality of connection paths with different resistance values in the connected state, the resistance value at the start of operation is sufficiently large when trying to reach a predetermined potential or when the application of the predetermined potential is to be terminated. Easy to do. The resistance value in a state where the constant potential supply path and the wiring are connected via a predetermined resistance is lower than the predetermined resistance between the constant potential supply path and the wiring thereafter. Undesirable fluctuations in potential can be suppressed particularly preferably by setting the resistance value to be larger than twice (2.1 times or more) the resistance value in a state connected via a resistor. By using a plurality of connection paths having different values, this condition can be easily satisfied.
[0042]
Each of the plurality of connection paths has a switch, and the connection state of each connection path may be switched by the switch.
[0043]
A configuration using a transistor as the switch can be suitably employed. Note that by making the on-resistances of the transistors different from each other, the resistance values in the connection states of the connection paths can be made different.
[0044]
At least one of the plurality of connection paths may include an N-channel transistor and a P-channel transistor arranged in parallel between the constant potential supply path and the wiring.
[0045]
In this case, one connection path includes a path connecting the constant potential supply path and the wiring using an N-channel transistor as a switch, and a path connecting the constant potential supply path and the wiring using a P-channel transistor as a switch. Will be composed.
[0046]
In the circuit, a resistance value in a state in which the constant potential supply path and the wiring are connected via the predetermined resistor, and a subsequent resistance value between the constant potential supply path and the wiring is the predetermined value. It is good that it is 2.1 times or more of the resistance value in the state where it is connected through a resistance lower than the resistance.
[0047]
A plurality of the wirings may be provided, and a plurality of the circuits may be provided corresponding to the plurality of wirings.
[0048]
The plurality of wirings may be modulation signal wirings for applying the signals as modulation signals to the image forming elements, respectively, and may further include a plurality of scanning signal wirings for applying scanning signals for matrix driving.
[0049]
In the image display device of the present invention,
Wiring and
A circuit that applies a predetermined potential as a potential of a signal supplied to the wiring;
An image forming element that is driven by applying a voltage when the signal is supplied to the wiring;
Have
The circuit has a plurality of elements for controlling a connection state between a constant potential supply path for supplying a constant potential to the circuit and the wiring in parallel between the constant potential supply path and the wiring.
A state in which some of the plurality of elements connect the constant potential supply path and the wiring at least one of applying the predetermined potential or ending application of the predetermined potential After that, the part of the plurality of elements and another element are connected to the constant potential supply path and the wiring.
[0050]
In the image display device of the present invention,
Wiring and
A circuit that applies a predetermined potential as a potential of a signal supplied to the wiring;
An image forming element that is driven by applying a voltage when the signal is supplied to the wiring;
Have
The circuit is
A final output unit for outputting the signal to the wiring;
A pre-stage output unit connected to a pre-stage of the final output unit and outputting a control signal for controlling on / off of the final output unit;
A power source for supplying a potential to the front-stage output unit;
Including
The final output unit has a characteristic that an on-resistance is determined according to an amplitude value of a control signal input from the preceding-stage output unit,
The pre-stage output unit includes a final output unit control circuit that changes an amplitude value of the control signal in accordance with a potential supplied from the power source.
[0051]
As the power source, a variable power source that can change the potential to be supplied, and a constant power source that supplies a predetermined potential,
The final output unit control circuit may include a power supply switching circuit that switches and outputs a potential supplied from the variable power supply and the constant power supply.
[0052]
The final output unit includes a first MOSFET connected in parallel between the power supply for supplying the signal and the wiring, and a second MOSFET having a different channel characteristic from the first MOSFET,
The power source includes first and second variable power sources that can change a potential to be supplied, and first and second constant power sources that supply a predetermined potential,
The pre-stage output unit switches a potential supplied from the first variable power source and the first constant power source and outputs the first power source switching circuit that outputs the potential to the gate terminal of the first MOSFET, and the second variable power source. A second power source switching circuit for switching the potential supplied from the power source and the second constant power source and outputting it to the gate terminal of the second MOSFET; and a front stage output for controlling the front stage output unit inputted from the outside And a control signal inverting circuit for branching a part control signal and inputting a signal inverted to the signal input to the first power supply switching circuit to the second power supply switching circuit.
[0053]
At least one of the first and second power supply switching circuits may be constituted by a MOSFET.
[0054]
The final output unit includes a first MOSFET connected in parallel between the first power supply for supplying the signal and the wiring, and a second MOSFET having a channel characteristic different from that of the first MOSFET. The third MOSFET connected in parallel between the wiring and the second power source for supplying the signal and the wiring, and the third MOSFET having different channel characteristics. A second final output unit comprising four MOSFETs,
The pre-stage output unit includes a first pre-stage output unit that outputs a first control signal to the first final output unit, and a second pre-stage that outputs a second control signal to the second final output unit. An output unit,
As the power source, first and second variable power sources that are connected to the first pre-stage output unit and can change a potential to be supplied, first and second constant power sources that supply a predetermined potential, and the first The third and fourth variable power supplies connected to the two previous output units and capable of changing the supplied potential, and the third and fourth constant power supplies for supplying a predetermined potential,
The first front-stage output unit switches a potential supplied from the first variable power source and the first constant power source and outputs the first power source switching circuit to the gate terminal of the first MOSFET, and the first power source switching circuit. A second power source switching circuit for switching the potential supplied from the two variable power sources and the second constant power source and outputting the same to the gate terminal of the second MOSFET, and the first pre-stage output unit inputted from the outside. First control for branching a first front-stage output unit control signal for control and inputting a signal inverted with respect to a signal input to the first power supply switching circuit to the second power supply switching circuit A second inversion output unit for switching the potential supplied from the third variable power source and the third constant power source to output to the gate terminal of the third MOSFET. Power supply switching circuit, and the fourth Controls a fourth power supply switching circuit that switches the potential supplied from the variable power supply and the fourth constant power supply and outputs the same to the gate terminal of the fourth MOSFET, and the second previous-stage output unit that is input from the outside. Second control signal inversion for branching the second previous stage output unit control signal for input to the fourth power supply switching circuit and for inverting the signal input to the third power supply switching circuit And a circuit.
[0055]
At least one of the first to fourth power supply switching circuits may be constituted by a MOSFET.
[0056]
A plurality of scanning lines arranged in one direction of the row and the column;
A plurality of modulation wirings arranged in the other direction of the rows and columns, and
The circuit may apply a predetermined potential to either the scanning wiring or the modulation wiring.
[0057]
A scanning device for selecting any of the scanning wirings may be provided.
[0058]
DETAILED DESCRIPTION OF THE INVENTION
Exemplary embodiments of the present invention will be described in detail below with reference to the drawings. However, the dimensions, materials, shapes, relative arrangements, and the like of the components described in this embodiment are not intended to limit the scope of the present invention only to those unless otherwise specified. Absent.
[0059]
Here, the configuration and operation of the modulation circuit according to the embodiment of the present invention will be mainly described. This modulation circuit is an image display device having a configuration in which a plurality of image forming elements are simply matrix-wired by a plurality of row wirings (scanning wirings) and a plurality of column wirings (modulation wirings), and the plurality of constants are determined according to input image signals. It is suitable for use in means for generating a modulation signal to be output to the column wiring by switching the voltage power source. The configuration of the entire image display apparatus can be suitably employed the configuration described in the above prior art and other known configurations, and thus detailed description thereof is omitted here.
[0060]
(First embodiment)
A first embodiment of the present invention will be described with reference to FIG.
[0061]
FIG. 1 is a circuit diagram showing a schematic configuration of a main part of a modulation circuit included in the image display apparatus according to the present embodiment.
[0062]
The
[0063]
The
[0064]
Two
R13A <R13B
Choose to satisfy the relationship.
[0065]
The two
[0066]
That is, when a predetermined voltage Vs1 (Vw1) is applied from the
[0067]
Since the
[0068]
On the other hand, the
[0069]
Two
R14C <R14D
Choose to satisfy the relationship.
[0070]
The two
[0071]
That is, when a predetermined voltage Vs0 (Vw0) is applied from the
[0072]
Since the
[0073]
Next, the output waveform of the output circuit will be described with reference to FIG.
[0074]
FIG. 2 shows the output waveform of the output circuit, that is, the potential waveform of the modulation signal applied from the modulation circuit. The solid line in FIG. 2 shows the output waveform according to this embodiment, and the dotted line shows the output waveform according to the conventional example. However, the voltage drop due to on-resistance is small and ignored.
[0075]
First, an operation when the potential of the modulation signal is changed from the potential V0 to the potential V1 will be described.
[0076]
In the initial state, the
[0077]
When transitioning from V0 to V1, the
[0078]
The greater the on-resistance of the MOSFET, the smaller the amount of change in current flowing between the drain and source. That is, the transition time from the potential V0 to the potential V1 becomes longer when a switching element having a large on-resistance is used.
[0079]
Therefore, by sequentially turning on the switching elements having a large on-resistance as described above, as shown in FIG. 2, the output from the constant voltage power supply transitions stepwise and reaches the steady potential V1.
[0080]
Next, an operation when the potential of the modulation signal is changed from the potential V1 to the potential V0 will be described.
[0081]
When transitioning from V1 to V0, after the
[0082]
Also in this case, as in the case of the transition from the potential V0 to the potential V1, the output from the constant voltage power supply is changed stepwise to reach the steady potential V0 by sequentially turning on the switching elements having large on-resistance. Become.
[0083]
In the modulation circuit, the pulse width of the modulation signal is changed by controlling the on / off timing of each switching element according to the value of the input image signal, and the amount of electron emission from the electron emission element, that is, the brightness of the display image is adjusted. can do.
[0084]
The main cause of the “unintentional spike noise” described in the problem of the prior art is that a steep current flows through the column wiring during voltage switching.
[0085]
In the present embodiment, the current is limited by driving the MOSFET with a high on-resistance during the period in which the steep current flows, and after a certain time, the steep current is applied to the wiring by driving with the MOSFET with a low on-resistance. It is possible to suppress the flow and reduce the generation of electrical noise.
[0086]
This prevents over-rated voltage from being applied to the electron-emitting device and drive circuit, and solves various problems such as characteristic deterioration and destruction of the electron-emitting device, breakdown due to latch-up of the drive circuit, and external electromagnetic radiation. Therefore, the reliability and display performance of the image display device can be improved, and the lifetime can be extended.
[0087]
Here, the on-resistance of the switching element during a period in which a steep current flows is larger than twice the resistance value thereafter (more preferably 2.1 times or more), thereby suitably suppressing undesirable fluctuations in potential. can do.
[0088]
One of the two switching elements in parallel is set to have a higher on-resistance than the other, and the switching element having the higher on-resistance is turned on first (the switching element having the lower on-resistance is turned off), and then the switching element having the lower on-resistance. By turning on together with a switching element having a large on-resistance, the resistance value in the former state can be made larger than twice the resistance value in a state where two parallel switching elements are simultaneously turned on. .
[0089]
(Second Embodiment)
FIG. 3 shows a second embodiment of the present invention.
[0090]
In this embodiment mode, the switching element is formed by connecting an N-channel transistor and a P-channel transistor in parallel.
[0091]
Since other configurations and operations are substantially the same as those of the first embodiment, the same components are denoted by the same reference numerals, description thereof is omitted, and description will be made focusing on portions different from those of the first embodiment. .
[0092]
FIG. 3 is a circuit diagram illustrating a schematic configuration of a main part of the modulation circuit included in the image display apparatus according to the present embodiment.
[0093]
The
[0094]
The
[0095]
Two P-
[0096]
Specifically, when the on-resistances of the
R13A <R13B
R13C <R13D
Choose to satisfy the relationship.
[0097]
The four
[0098]
The bag gate terminals of the two P-
[0099]
The P-
[0100]
The P-
[0101]
On the other hand, the
[0102]
The two P-
[0103]
Specifically, when the on-resistances of the
R14A <R14B
R14C <R14D
Choose to satisfy the relationship.
[0104]
The four
[0105]
The bag gate terminals of the two P-
[0106]
The P-
[0107]
The P-
[0108]
In the above-described configuration, when switching the potential of the modulation signal, the output from the constant voltage power supply is changed stepwise to reach a steady potential by sequentially turning on the switching elements having large on-resistance. Therefore, also in the configuration of the present embodiment, the same effect as in the first embodiment can be obtained.
[0109]
Furthermore, in this embodiment mode, by using a P-channel transistor and an N-channel transistor together, a change in the on-resistance of the MOSFET due to the back gate effect can be canceled, and more strict gradation control is possible. .
[0110]
(Third embodiment)
FIG. 4 shows a third embodiment of the present invention.
[0111]
In the first and second embodiments, the voltage level is set to two levels, V0 and V1, but in this embodiment, a configuration in which the voltage level is set to three levels is shown.
[0112]
Since other configurations and operations are the same as those of the above-described embodiment, the same components are denoted by the same reference numerals, description thereof will be omitted, and portions different from those of the above-described embodiment will be mainly described.
[0113]
FIG. 4 is a circuit diagram showing a schematic configuration of a main part of the modulation circuit included in the image display apparatus according to the present embodiment.
[0114]
The
[0115]
Since the configuration and operation of the
[0116]
The
[0117]
Two P-
[0118]
Specifically, if the on-resistances of the
R16A <R16B
R16C <R16D
Choose to satisfy the relationship.
[0119]
The four
[0120]
The bag gate terminals of the two P-
[0121]
The P-
[0122]
The P-channel type MOSFET 16B and the N-channel type MOSFET 16D are connected in parallel with the common control power supply 12 (voltage Vw2). However, as described above, the gate terminal of the N-channel MOSFET 16D is connected to the control power supply via the
[0123]
FIG. 5 shows the output waveform of the output circuit, that is, the potential waveform of the modulation signal applied from the modulation circuit. In addition, the continuous line of FIG. 5 has shown the output waveform by this Embodiment, and the dotted line has shown the output waveform by a prior art example.
[0124]
In the left output waveform in the figure, the modulation signal potential is changed from V0 → V1 → V2 → V1 → V0, and in the right output waveform, the modulation signal potential is changed from V0 → V2 → V0. . In any case, the output from the constant voltage power supply is changed stepwise to reach the steady potential by sequentially turning on each of the
[0125]
Therefore, even when the voltage level is increased as in the configuration of the present embodiment, by applying the switch means of the present invention to each output unit of each constant voltage power supply, the same as the above embodiment An effect can be obtained. Needless to say, the present invention can also be applied when the voltage level is 4 or more.
[0126]
In addition, since the P-channel and N-channel transistors are also used in this embodiment, the change in the on-resistance of the MOSFET due to the back gate effect can be canceled, and more strict gradation control is possible. .
[0127]
Further, when the voltage level is set to three or more as in the present embodiment, the modulation circuit controls the on-off timing of each switching element in accordance with the value of the input image signal, so that the pulse width of the modulation signal. In addition, the amount of electron emission from the electron-emitting device, that is, the brightness of the display image can be adjusted by changing the amplitude.
[0128]
(Fourth embodiment)
FIG. 6 shows the configuration of the modulation device according to the fourth embodiment of the present invention.
[0129]
The
[0130]
The
[0131]
The
[0132]
A feature of the present embodiment is that by controlling the voltage value V0gh of the
[0133]
The operating principle and effects of the fourth embodiment of the present invention will be described with reference to FIGS.
[0134]
FIG. 7 shows the MOSFET at the final output stage shown in the first embodiment of the present invention.
[0135]
FIG. 8 shows the relationship between the drain-source current (Ids) and the gate-source voltage with respect to the drain-source voltage (Vds) of the MOSFET.
[0136]
The Nch MOSFET is turned off when the gate voltage Vgs is equal to or lower than the threshold voltage Vth (low level), and is turned on when the gate voltage Vgs is equal to or higher than Vth (high level). As shown in FIG. 8, it can be seen that Ids increases as Vgs increases. This means that as the gate voltage increases, the on-resistance of the MOSFET decreases, and as the gate voltage decreases, the on-resistance of the MOSFET increases.
[0137]
The present embodiment is characterized in that the on-resistance of the modulation circuit is varied by controlling the voltage level applied to the gate terminal of the MOSFET of the final output unit by using the above characteristics, by the output unit of the previous stage. Therefore, the configuration of the front output unit can be realized by a configuration in which the output voltage varies depending on the voltage value of the power supply voltage, for example, an inverter configuration as shown in FIG.
[0138]
Note that the configuration of the front-stage output unit is not limited to this, and any circuit configuration that can vary the output voltage according to the above-described condition, that is, the voltage value of the power supply voltage may be used.
[0139]
The effect of this plan will be described with reference to FIG.
[0140]
FIG. 10 shows voltage waveforms at the terminal Vinn and the terminal out when the
[0141]
Here, the GND potential is output to the terminal out by a final output unit (not shown). A case where the GND potential is changed to the voltage V0 will be described as an example.
[0142]
The voltage of the
[0143]
Next, voltage waveforms when the voltage of the
[0144]
A control signal for outputting a high level from a low level is input from the control
[0145]
Next, voltage waveforms when the voltage of the
[0146]
A control signal for outputting a high level from a low level is input from the control
[0147]
As can be seen from the above, according to the embodiment of the present invention, even if the driving load fluctuates, the on-resistance of the modulation circuit can be varied by varying the power supply voltage. As a result, the driving capability of the modulation circuit can always be optimized, so that the above problem can be solved.
[0148]
(Fifth embodiment)
FIG. 11 shows a fifth embodiment of the present invention.
[0149]
The
[0150]
The difference from the fourth embodiment is that the final output unit for outputting the voltage V0 is composed of Pch and Nch, which are connected in parallel, and for operating this Pch MOSFET. The
[0151]
Further, the power supplies supplied to the terminals Vgh and Vgl of the
[0152]
Further, the control signal sent from the control
[0153]
The effect of this embodiment will be described.
[0154]
Since the effects on the Nch side are the same as those in the fourth embodiment of the present invention, the effects on the Pch side will be described with reference to FIG.
[0155]
FIG. 12 shows voltage waveforms at the terminal Vinp and the terminal out when the
[0156]
Here, the GND potential is output to the terminal out by a final output unit (not shown). A case where the GND potential is changed to the voltage V0 will be described as an example.
[0157]
The voltage of the
[0158]
Next, voltage waveforms when the voltage of the
[0159]
A control signal for outputting a low level from a high level is input from the control
[0160]
Next, voltage waveforms when the voltage of the
[0161]
A control signal for outputting a low level from a high level is input from the control
[0162]
As a result, the voltage waveform output to the terminal out becomes a more distorted waveform.
[0163]
As can be seen from the above, by applying this embodiment, the on-resistance of the modulation circuit can be varied by varying the power supply voltage even if the driving load varies. As a result, the driving capability of the modulation circuit can always be optimized, so that the above problem can be solved. Further, by using Pch and Nch together in each output unit, it is possible to cancel the change in the on-resistance of the MOSFET due to the back gate effect, and more strict gradation control is possible.
[0164]
(Sixth embodiment)
FIG. 13 shows the configuration of the modulation apparatus according to the sixth embodiment of the present invention.
[0165]
The
[0166]
The present embodiment is different from the fourth and fifth embodiments showing the configuration when the output voltage level is set to two levels. The circuit for outputting the voltage V0 and the voltage V1 are output. In this embodiment, the
[0167]
Note that the configuration and operation principle of the present embodiment are the same as those of the fifth embodiment, and thus description thereof is omitted.
[0168]
The effect of this embodiment will be described.
[0169]
By applying this embodiment, even if the driving load fluctuates, the on-resistance of the modulation circuit can be varied by varying the power supply voltage. As a result, the driving capability of the modulation circuit can always be optimized, so that the above problem can be solved. Further, by using Pch and Nch together in each output unit, it is possible to cancel the change in the on-resistance of the MOSFET due to the back gate effect, and more strict gradation control is possible.
[0170]
In the present embodiment, the case where the output voltage level is two levels has been described. Needless to say, the present invention can be applied to three or more levels.
[0171]
(Other embodiments)
In each of the above-described embodiments, the configuration for suppressing undesirable fluctuations in the potential of the signal at the time of application in the modulation signal has been described. However, the potential of the signal at the time of application is also applied to the scanning signal by the same configuration. Undesirable fluctuations can be suppressed.
[0172]
【The invention's effect】
As described above, according to the present invention, it is possible to suppress undesired fluctuations in the potential of a signal when a signal is applied to a wiring in an image display device.
[0173]
In addition, it was possible to realize a configuration in which the operating conditions of the circuit to which the signal is applied can be changed to an optimum one.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a schematic configuration of a main part of a modulation circuit according to a first embodiment of the present invention.
FIG. 2 is a diagram showing an example of an output waveform of the output circuit of the modulation circuit according to the first embodiment of the present invention.
FIG. 3 is a circuit diagram showing a schematic configuration of a main part of a modulation circuit according to a second embodiment of the present invention.
FIG. 4 is a circuit diagram showing a schematic configuration of a main part of a modulation circuit according to a third embodiment of the present invention.
FIG. 5 is a diagram illustrating an example of an output waveform of an output circuit of a modulation circuit according to a third embodiment of the present invention.
FIG. 6 is a block diagram showing a schematic configuration of a modulation apparatus according to a fourth embodiment of the present invention.
FIG. 7 is a diagram for explaining the operation of a MOSFET.
FIG. 8 is a diagram illustrating an IV characteristic of a MOSFET.
FIG. 9 is a diagram illustrating an inverter that constitutes a pre-stage output unit.
10A is a voltage waveform at a terminal Vinn according to the first embodiment of the present invention, and FIG. 10B is a diagram showing a voltage waveform at the terminal out.
FIG. 11 is a block diagram showing a schematic configuration of a modulation apparatus according to a fifth embodiment of the present invention.
FIG. 12A is a voltage waveform at a terminal Vinp in the fifth embodiment of the present invention, and FIG. 12B is a diagram showing a voltage waveform at the terminal out.
FIG. 13 is a block diagram showing a schematic configuration of a modulation apparatus according to a sixth embodiment of the present invention.
FIG. 14 is a schematic diagram of a multi-electron source.
FIG. 15 is a diagram illustrating an example of a driving waveform for driving a surface conduction electron-emitting device.
FIG. 16 is a plan view showing a schematic configuration of an image display device in which surface conduction electron-emitting devices are wired in a simple matrix.
FIG. 17 is a perspective view illustrating a schematic configuration of a main part of the image display device.
FIG. 18 is a diagram for explaining electrical noise generated during voltage switching.
[Explanation of symbols]
1 Image display
2 Surface conduction electron-emitting devices
3,3A modulation circuit
4 Scanning circuit
5 rows wiring
6 lines wiring
7 Substrate
8 Metal back
9 Phosphor screen
10 Substrate
11 Output circuit
12 Control power supply
13 Output section
13A, 13B, 13C, 13D MOSFET
14 Output section
14A, 14B, 14C, 14D MOSFET
15 Inverter
16A, 16B, 16C, 16D MOSFET
21 Output circuit
23, 24, 26 Output section
31 Output circuit
111a-c modulator
112, 112a-d Final output section
113, 113a-d Pre-stage output section
114a, 114b Control signal generator
115a, 115b Modulation signal power supply
116, 116a to d High-level voltage power supply for the previous stage output section
117, 117a-d Low-level voltage power supply for the pre-stage output section
118a, 118b inverter
Claims (7)
該配線に供給される信号の電位として所定の電位を印加する回路と、
該配線に前記信号が供給されることによって電圧が印加されて駆動状態になる画像形成素子と、
を有しており、
前記回路は、
前記配線に前記信号を出力する最終出力部と、
該最終出力部の前段に接続され、該最終出力部をオン・オフ制御する制御信号を出力する前段出力部と、
該前段出力部に電位を供給する電源と、
を含み、
前記最終出力部は、前記前段出力部から入力される制御信号の振幅値に応じてオン抵抗が定まる特性を有し、
前記前段出力部は、前記電源から供給される電位に応じて、前記制御信号の振幅値を変化させる最終出力部制御回路を有し、
前記電源として、供給する電位を変更可能な可変電源と、所定の電位を供給する定電源と、を備え、
前記最終出力部制御回路は、前記可変電源から供給される電位又は前記定電源から供給される電位を選択的に出力する電源切替回路を含むことを特徴とする画像表示装置。Wiring and
A circuit that applies a predetermined potential as a potential of a signal supplied to the wiring;
An image forming element that is driven by applying a voltage when the signal is supplied to the wiring;
Have
The circuit is
A final output unit for outputting the signal to the wiring;
A pre-stage output unit connected to a pre-stage of the final output unit and outputting a control signal for controlling on / off of the final output unit;
A power source for supplying a potential to the front-stage output unit;
Including
The final output unit has a characteristic that an on-resistance is determined according to an amplitude value of a control signal input from the preceding-stage output unit,
The pre-stage output unit includes a final output unit control circuit that changes an amplitude value of the control signal according to a potential supplied from the power source,
As the power source, a variable power source that can change the potential to be supplied, and a constant power source that supplies a predetermined potential,
The final display control circuit includes a power supply switching circuit that selectively outputs a potential supplied from the variable power supply or a potential supplied from the constant power supply.
前記電源として、供給する電位を変更可能な第1及び第2の可変電源と、所定の電位を供給する第1及び第2の定電源と、を備え、
前記前段出力部は、前記第1の可変電源から供給される電位又は前記第1の定電源から供給される電位を選択的に前記第1のMOSFETのゲート端子に出力する第1の電源切替回路と、前記第2の可変電源から供給される電位又は前記第2の定電源から供給される電位を選択的に前記第2のMOSFETのゲート端子に出力する第2の電源切替回路と、
外部から入力される前記前段出力部を制御するための前段出力部制御信号を分岐させ、前記第1の電源切替回路に入力される信号に対して反転された信号を前記第2の電源切替回路に入力する制御信号反転回路と、を含むことを特徴とする請求項1に記載の画像表示装置。The final output unit includes a first MOSFET connected in parallel between the power supply for supplying the signal and the wiring, and a second MOSFET having a different channel characteristic from the first MOSFET,
The power source includes first and second variable power sources that can change a potential to be supplied, and first and second constant power sources that supply a predetermined potential,
The pre-stage output unit selectively outputs a potential supplied from the first variable power supply or a potential supplied from the first constant power supply to the gate terminal of the first MOSFET. A second power supply switching circuit that selectively outputs a potential supplied from the second variable power supply or a potential supplied from the second constant power supply to the gate terminal of the second MOSFET;
A front-stage output unit control signal for controlling the front-stage output unit input from the outside is branched, and a signal inverted with respect to a signal input to the first power supply switching circuit is branched to the second power supply switching circuit. The image display apparatus according to claim 1, further comprising: a control signal inverting circuit that inputs the signal to the control signal inverting circuit.
前記前段出力部は、前記第1の最終出力部に第1の制御信号を出力する第1の前段出力部と、前記第2の最終出力部に第2の制御信号を出力する第2の前段出力部と、を含み、
前記電源として、前記第1の前段出力部に接続され、供給する電位を変更可能な第1及び第2の可変電源と、所定の電位を供給する第1及び第2の定電源と、前記第2の前段出力部に接続され、供給する電位を変更可能な第3及び第4の可変電源と、所定の電位を供給する第3及び第4の定電源と、を備え、
前記第1の前段出力部は、前記第1の可変電源から供給される電位又は前記第1の定電源から供給される電位を選択的に前記第1のMOSFETのゲート端子に出力する第1の電源切替回路と、前記第2の可変電源から供給される電位又は前記第2の定電源から供給される電位を選択的に前記第2のMOSFETのゲート端子に出力する第2の電源切替回路と、外部から入力される前記第1の前段出力部を制御するための第1の前段出力部制御信号を分岐させ、前記第1の電源切替回路に入力される信号に対して反転された信号を前記第2の電源切替回路に入力する第1の制御信号反転回路と、を含み、前記第2の前段出力部は、前記第3の可変電源から供給される電位又は前記第3の定電源から供給される電位を選択的に前記第3のMOSFETのゲート端子に出力する第3の電源切替回路と、前記第4の可変電源から供給される電位又は前記第4の定電源から供給される電位を選択的に前記第4のMOSFETのゲート端子に出力する第4の電源切替回路と、外部から入力される第2の前記前段出力部を制御するための第2の前段出力部制御信号を分岐させ、前記第3の電源切替回路に入力される信号に対して反転された信号を前記第4の電源切替回路に入力する第2の制御信号反転回路と、を含むことを特徴とする請求項1に記載の画像表示装置。The final output unit includes a first MOSFET connected in parallel between the first power supply for supplying the signal and the wiring, and a second MOSFET having a channel characteristic different from that of the first MOSFET. The third MOSFET connected in parallel between the wiring and the second power source for supplying the signal and the wiring, and the third MOSFET having different channel characteristics. A second final output unit comprising four MOSFETs,
The pre-stage output unit includes a first pre-stage output unit that outputs a first control signal to the first final output unit, and a second pre-stage that outputs a second control signal to the second final output unit. An output unit,
As the power source, first and second variable power sources that are connected to the first pre-stage output unit and can change a potential to be supplied, first and second constant power sources that supply a predetermined potential, and the first The third and fourth variable power supplies connected to the two previous output units and capable of changing the supplied potential, and the third and fourth constant power supplies for supplying a predetermined potential,
The first pre-stage output unit selectively outputs a potential supplied from the first variable power supply or a potential supplied from the first constant power supply to the gate terminal of the first MOSFET. A power supply switching circuit; a second power supply switching circuit that selectively outputs a potential supplied from the second variable power supply or a potential supplied from the second constant power supply to a gate terminal of the second MOSFET; The first front-stage output unit control signal for controlling the first front-stage output unit input from the outside is branched, and the signal inverted with respect to the signal input to the first power supply switching circuit is A first control signal inverting circuit that inputs to the second power supply switching circuit, and the second pre-stage output unit is supplied from the potential supplied from the third variable power supply or from the third constant power supply. select the potential supplied to the third MOS Third power switching circuit and the gate terminal of the fourth potential is supplied or from the variable power supply of the fourth selectively said fourth MOSFET a potential supplied from the constant power supply output to the gate terminal of the ET A fourth power supply switching circuit that outputs to the second power supply circuit and a second front-stage output unit control signal for controlling the second front-stage output unit that is input from the outside are branched and input to the third power supply switching circuit. The image display apparatus according to claim 1, further comprising: a second control signal inverting circuit that inputs a signal inverted with respect to the signal to the fourth power supply switching circuit.
複数の変調配線と、を備え、
前記回路は、これら走査配線あるいは変調配線のいずれか一方に所定の電位を印加することを特徴とする請求項1に記載の画像表示装置。And scanning wiring number of multiple,
And a modulation wiring of multiple,
The image display apparatus according to claim 1, wherein the circuit applies a predetermined potential to one of the scanning wiring and the modulation wiring.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002226365A JP3809405B2 (en) | 2001-08-03 | 2002-08-02 | Image display device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001237027 | 2001-08-03 | ||
JP2002118296 | 2002-04-19 | ||
JP2002226365A JP3809405B2 (en) | 2001-08-03 | 2002-08-02 | Image display device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004004429A JP2004004429A (en) | 2004-01-08 |
JP2004004429A5 JP2004004429A5 (en) | 2005-11-17 |
JP3809405B2 true JP3809405B2 (en) | 2006-08-16 |
Family
ID=30449016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002226365A Expired - Fee Related JP3809405B2 (en) | 2001-08-03 | 2002-08-02 | Image display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3809405B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5179022B2 (en) * | 2005-06-07 | 2013-04-10 | 三星電子株式会社 | Output circuit for driving LCD data line, LCD source driver circuit, LCD device, and operation method of LCD source driver |
JP5064696B2 (en) * | 2006-02-16 | 2012-10-31 | ラピスセミコンダクタ株式会社 | Display panel drive device |
JP2008041051A (en) * | 2006-08-10 | 2008-02-21 | Alps Electric Co Ltd | Coordinate input device |
KR100879706B1 (en) * | 2007-06-29 | 2009-01-22 | 매그나칩 반도체 유한회사 | Operating circuit of Display |
JP2009211053A (en) | 2008-02-06 | 2009-09-17 | Canon Inc | Drive circuit of display panel and display apparatus |
JP2009211052A (en) | 2008-02-06 | 2009-09-17 | Canon Inc | Drive circuit of display panel and display apparatus |
-
2002
- 2002-08-02 JP JP2002226365A patent/JP3809405B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004004429A (en) | 2004-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7283131B2 (en) | Image display apparatus | |
JP3681121B2 (en) | Driving circuit and display device | |
JP4612947B2 (en) | Capacitive load driving circuit and plasma display device using the same | |
KR100767377B1 (en) | Organic electroluminescence display panel and display apparatus using thereof | |
JP2004086130A (en) | Driving device, driving circuit, and image display device | |
WO1998052177A2 (en) | Method and apparatus for driving a capacitive display device | |
JP3809405B2 (en) | Image display device | |
JP2005352063A (en) | Image display apparatus | |
US7211963B2 (en) | Capacitive load driving circuit for driving capacitive loads such as pixels in plasma display panel, and plasma display apparatus | |
JP4817915B2 (en) | Image display apparatus and driving method thereof | |
JP2013235025A (en) | Display device, method for driving display device and electronic apparatus | |
JP3796510B2 (en) | DRIVE DEVICE, DRIVE CIRCUIT, AND IMAGE DISPLAY DEVICE | |
US7863970B2 (en) | Current source device | |
US7696959B2 (en) | Display device and driving method of the same | |
US6882330B2 (en) | Field emission displaying device and driving method thereof | |
US8049683B2 (en) | Driving circuit for a display panel and a display having same | |
JP3679784B2 (en) | Image display element modulation device and image display device | |
US20110234552A1 (en) | Image display apparatus | |
JP2008256915A (en) | Drive circuit of display panel and image display device | |
KR20070082505A (en) | Device for driving display panel and method thereof | |
US20090195528A1 (en) | Drive circuit of display panel and display apparatus | |
KR20050114052A (en) | Driving method of electron emission device with decreased signal delay | |
TWI814520B (en) | Pixel unit | |
JP2003043982A (en) | Image display device | |
KR100542759B1 (en) | Field Emission Display and Driving Method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051003 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060522 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140526 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |