JP3807294B2 - 電気負荷駆動装置 - Google Patents
電気負荷駆動装置 Download PDFInfo
- Publication number
- JP3807294B2 JP3807294B2 JP2001357709A JP2001357709A JP3807294B2 JP 3807294 B2 JP3807294 B2 JP 3807294B2 JP 2001357709 A JP2001357709 A JP 2001357709A JP 2001357709 A JP2001357709 A JP 2001357709A JP 3807294 B2 JP3807294 B2 JP 3807294B2
- Authority
- JP
- Japan
- Prior art keywords
- electric load
- period
- control signal
- energization
- energizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Combined Controls Of Internal Combustion Engines (AREA)
- Electronic Switches (AREA)
Description
【発明の属する技術分野】
本発明は、電気負荷に電流を流す電気負荷駆動装置の異常を検出する技術に関するものである。
【0002】
【従来の技術】
従来より、例えば自動車に搭載されるエンジン制御装置やトランスミッション制御装置などの電子制御装置は、リレーやソレノイドといった様々な電気負荷を車両の運転状態に応じて駆動することにより制御対象を制御している。
【0003】
そして、この種の電子制御装置においては、通電電流が大きい電気負荷を駆動する方法として、個々には通電能力(電流容量)の小さいMOSFETなどの通電用トランジスタを複数個並列に接続し、その並列接続された複数の通電用トランジスタで1つの電気負荷に電流を流す方法が採られる場合がある。
【0004】
つまり、通電電流が大きい電気負荷を1個のトランジスタだけで駆動するように構成すると、一般に放熱フィンなどの放熱構造が必要となるため、電流容量の小さいトランジスタを並列接続して用いることにより、高価な放熱構造を不要にして、低コスト化を図るのである。
【0005】
ここで、この方法を使用した電気負荷駆動装置としての電子制御装置の構成例を図7に示す。
図7に示す電子制御装置は、電気負荷L(この例では、ソレノイドのコイル)に電流を流すための通電用トランジスタとして、2個のNチャネルMOSFET(以下、単にFETともいう)1,2を備えている。
【0006】
そして、2個のFET1,2は、電気負荷Lに電流を流すための電流経路において、電気負荷Lに対し直列に、且つ互いに並列に接続されている。
尚、この例では、通電用トランジスタが電気負荷よりも低電位側に接続されるローサイド駆動であるため、電気負荷Lの一端が電源電圧の高電位側VBに接続されており、その電気負荷Lの他端に、2つのFET1,2のドレインが共通接続されている。そして、2つのFET1,2のソースが接地電位(電源電圧の低電位側に相当)に共通接続されている。よって、この例では、互いに接続されたFET1,2のドレインが、電気負荷L側の出力端子となっている。
【0007】
そして更に、図7の電子制御装置は、電気負荷Lへの通電を制御するマイクロコンピュータ(以下、マイコンという)10と、マイコン10からの制御信号ScをFET1のゲートに駆動信号として供給することにより、制御信号Scがアクティブレベル(この例ではハイレベル)になっている間、FET1をオンさせるバッファ回路11と、マイコン10からの制御信号ScをFET2のゲートに駆動信号として供給することにより、制御信号Scがアクティブレベルとしてのハイレベルになっている間、FET2をオンさせるバッファ回路12とを備えている。
【0008】
また、図7の電子制御装置は、FET1,2の異常を検出するための手段として、非反転入力端子(+端子)にFET1,2のドレインの電圧Voが入力され、反転入力端子(−端子)に基準電圧Vrefが入力された比較器20を備えている。そして、その比較器20の出力信号が異常検出用信号DIAGとして、マイコン10に入力されている。また、基準電圧Vrefは、電源電圧の高電位側VBと低電位側(接地電位)との間の電圧であって、その電圧よりもFET1,2のドレイン電圧Voの方が高ければ(Vref<Vo)、電気負荷Lへの通電が行われていない(即ち、全てのFET1,2がオフしている)と見なされる電圧に設定されている。
【0009】
このような図7の電子制御装置では、図8に示すように、マイコン10からの制御信号Scがハイレベルになると、2つのFET1,2が同時にオンして、電気負荷Lへの通電が行われ、制御信号Scがローレベルになると、2つのFET1,2が同時にオフして、電気負荷Lへの通電が停止される。
【0010】
また、正常ならば、マイコン10からの制御信号Scがローレベルの時に、FET1,2のドレイン電圧Voが電源電圧の高電位側VBと同じになるため、比較器20からマイコン10への異常検出用信号DIAGがハイレベルになり、逆に、マイコン10からの制御信号Scがハイレベルの時には、FET1,2のドレイン電圧Voが接地電位付近の電圧になるため、比較器20からマイコン10への異常検出用信号DIAGがローレベルになる。
【0011】
このため、マイコン10は、制御信号Scをローレベルにしている時に、比較器20からの異常検出用信号DIAGを読み取って、その信号DAIGがハイレベルでなければ(ローレベルであれば)、FET1,2のうちの少なくとも一方にショート故障(即ち、オンしたままの故障又はドレインの接地電位へのショート)が発生していると判断する。
【0012】
【発明が解決しようとする課題】
ここで、図7の電子制御装置において、仮に、2つのFET1,2ではなく、1つのFETだけで電気負荷Lに通電するのであれば、マイコン10は、制御信号Scをハイレベルにしている時にも、比較器20からの異常検出用信号DIAGを読み取って、その信号DIAGがローレベルでなければ(ハイレベルであれば)、FETにオープン故障(即ち、オンすることができずオフしたままの故障)が発生していると判断することができる。
【0013】
しかしながら、図7の如く複数のFET1,2で電気負荷Lに通電する構成の場合には、そのうちの1つがオープン故障しても、他のFETが正常である限り、マイコン10からの制御信号Scがハイレベルになると、共通接続されたFET1,2のドレインの電圧Voが基準電圧Vrefよりも低くなるため、比較器20からの異常検出用信号DIAGが正常時と同様にローレベルとなってしまい、その結果、1つのFETのオープン故障を検出することができない。
【0014】
このため、正常な方のFETに許容値以上の電流が流れて該FETが損傷したり、或いは、電気負荷Lに十分な電流を流すことができない状態になっているにも拘わらず故障を検出することができない、といった不具合が発生する。
本発明は、こうした問題に鑑みなされたものであり、並列に接続された複数の通電用トランジスタにより1つの電気負荷に電流を流す電気負荷駆動装置において、複数の通電用トランジスタのうちの何れかがオープン故障したことを、確実に検出できるようにすることを目的としている。
【0015】
【課題を解決するための手段及び発明の効果】
上記目的を達成するためになされた請求項1に記載の電気負荷駆動装置では、並列に接続された複数の通電用トランジスタをオンさせることにより、車両に搭載された1つの電気負荷に電流を流す。
【0016】
そして、この電気負荷駆動装置は、互いに接続された複数の通電用トランジスタの電気負荷側の出力端子の電圧と、所定の基準電圧とを比較することにより、電気負荷への通電が行われているか否かを判定する判定手段と、車両の運転状態に基づいて電気負荷を駆動するために該電気負荷に実際に連続して通電すべき通電期間を算出し、その算出した通電期間の間、全ての通電用トランジスタをオンさせるための制御信号をアクティブレベルで出力する処理装置と、駆動用回路とを備えており、駆動用回路は、前記制御信号を入力し、その制御信号から、各通電用トランジスタをそれぞれ駆動するための駆動信号を、電気負荷への連続した通電期間中に、複数の通電用トランジスタが全てオンされる期間と、複数の通電用トランジスタのうちの各々1つだけがオンされる期間(単独オン期間)とが発生するように生成して、その各駆動信号により各通電用トランジスタを駆動する。
【0017】
そして更に、この電気負荷駆動装置では、駆動用回路により発生される各単独オン期間において、上記判定手段の判定結果を読み取り、その判定結果が電気負荷に実際に通電されるべきであるにもかかわらず電気負荷への非通電(即ち、電気負荷への通電が行われていないこと)を示していれば、その時の単独オン期間にオンされるはずの通電用トランジスタがオープン故障していると判断する。
【0018】
つまり、請求項1の電気負荷駆動装置では、本来は全ての通電用トランジスタをオンさせるべき電気負荷への通電期間中に、複数の通電用トランジスタの各々について、1つの通電用トランジスタだけがオンされる単独オン期間を発生させ、その各単独オン期間において、判定手段により電気負荷への通電が行われていないと判定されていれば、その時の単独オン期間にオンされるはずの通電用トランジスタがオープン故障していると判断するようにしている。
【0019】
そして、このような請求項1の電気負荷駆動装置によれば、並列接続された複数の通電用トランジスタのうちの何れかがオープン故障したことを、確実に検出することができる。
しかも、請求項1の電気負荷駆動装置によれば、全ての通電用トランジスタがオフされる非通電期間中に、判定手段の判定結果を読み取って、その判定結果が電気負荷への通電(即ち、電気負荷への通電が行われていること)を示していれば、複数の通電用トランジスタのうちの何れかにショート故障が発生していると判断することができ、通電用トランジスタの出力端子の電圧と基準電圧とを比較するだけの簡単な構成の判定手段を、通電用トランジスタのショート故障検出とオープン故障検出との両方に使用することができる。
【0020】
次に、請求項2の発明は、請求項1の電気負荷駆動装置において、処理装置からの制御信号がアクティブレベルになる度に、各通電用トランジスタがオープン故障しているか否かの判断を実施することを特徴としている。
また、請求項3の発明は、請求項1又は請求項2の電気負荷駆動装置において、駆動用回路は、前記制御信号がアクティブレベルになった通電開始時点から、各通電用トランジスタの単独オン期間を順次切り替えて発生させ、その後は、前記制御信号がアクティブレベルとは反対の非アクティブレベルになるまで、全ての通電用トランジスタをオンさせることを特徴としている。
ところで、通電用トランジスタが2個の場合には、駆動用回路は請求項4に記載の如く構成することができる。
即ち、駆動用回路は、前記制御信号を、2つの通電用トランジスタTr1,Tr2のうちの一方の通電用トランジスタTr1を駆動するための駆動信号とし、前記制御信号を所定時間だけ遅延させた信号を、他方の通電用トランジスタTr2を駆動するための駆動信号とすることにより、前記制御信号がアクティブレベルに切り替わって一方の通電用トランジスタTr1がオンされるタイミングから前記所定時間が経過した時に他方の通電用トランジスタTr2をオンさせ、前記制御信号がアクティブレベルとは反対の非アクティブレベルに切り替わって前記一方の通電用トランジスタTr1がオフされるタイミングから前記所定時間が経過した時に前記他方の通電用トランジスタTr2をオフさせるように構成することができる。
【0021】
つまり、この場合には、一方の通電用トランジスタTr1のオンタイミングから他方の通電用トランジスタTr2のオンタイミングまでの期間が、一方の通電用トランジスタTr1の単独オン期間となり、一方の通電用トランジスタTr1のオフタイミングから他方の通電用トランジスタTr2のオフタイミングまでの期間が、他方の通電用トランジスタTr2の単独オン期間となる。
【0022】
そして、このような請求項4の構成によれば、駆動用回路の構成を非常に簡単なものにすることができる。
【0023】
一方、第1参考例の電気負荷駆動用ICは、電気負荷に電流を流すための電流経路において、その電気負荷に対し直列に、且つ互いに並列に接続される複数の通電用トランジスタを備えている。
そして、第1参考例の電気負荷駆動用ICは、入力される二値の制御信号がアクティブレベルになっている間、前記複数の通電用トランジスタをオンさせて電気負荷に電流を流すのであるが、特に、制御信号がアクティブレベルになっている期間中に、複数の通電用トランジスタのうちの各々1つだけがオンされる期間(請求項1に記載の単独オン期間に相当)を発生させる単独オン期間発生手段を備えている。
【0024】
このような第1参考例の電気負荷駆動用ICによれば、以下のように使用することができる。
例えば、当該ICを、請求項1に記載の判定手段と共に、電気負荷駆動装置に設けて、マイコンや論理回路などの処理装置から当該ICへ、電気負荷に通電すべき期間の間、アクティブレベルの制御信号が出力されるように構成する。そして、上記処理装置或いは他の処理装置が、当該IC内の単独オン期間発生手段により発生される各単独オン期間において、上記判定手段の判定結果を読み取り、その判定結果が電気負荷への非通電を示していたならば、その時の単独オン期間にオンされるはずの通電用トランジスタがオープン故障していると判断すれば良い。
【0025】
次に、第2参考例の電気負荷駆動用ICは、電気負荷に電流を流すための電流経路において、その電気負荷に対し直列に、且つ互いに並列に接続される2つの通電用トランジスタを備えている。
そして、第2参考例の電気負荷駆動用ICは、入力される二値の制御信号に従い前記2つの通電用トランジスタをオンさせて電気負荷に電流を流すのであるが、特に、2つの通電用トランジスタのうちの一方を、制御信号がアクティブレベルになっている間オンさせる第1の駆動手段と、前記制御信号を所定時間Tdだけ遅延させ、2つの通電用トランジスタのうちの他方を、前記遅延させた制御信号がアクティブレベルになっている間オンさせる第2の駆動手段とを備えている。
【0026】
このような第2参考例の電気負荷駆動用ICによれば、以下のように使用することができる。
例えば、当該ICを、請求項1に記載の判定手段と共に、電気負荷駆動装置に設けて、マイコンや論理回路などの処理装置から当該ICへ、電気負荷に通電すべき期間の間(厳密には、その期間よりも上記所定時間Tdだけ短い期間の間)、アクティブレベルの制御信号が出力されるように構成する。
【0027】
すると、2つの通電用トランジスタTr1,Tr2のうち、一方の通電用トランジスタTr1は、当該IC内の第1の駆動手段により、制御信号がアクティブレベルになっている間オンされ、他方の通電用トランジスタTr2は、当該IC内の第2の駆動手段により、上記制御信号を所定時間Tdだけ遅延させた制御信号がアクティブレベルになっている間オンされるため、結局、他方の通電用トランジスタTr2は、一方の通電用トランジスタTr1がオンされるタイミングから所定時間Tdが経過した時にオンされると共に、一方の通電用トランジスタTr1がオフされるタイミングから所定時間Tdが経過した時にオフされることとなる。このため、請求項4の電気負荷駆動装置について述べたように、一方の通電用トランジスタTr1のオンタイミングから他方の通電用トランジスタTr2のオンタイミングまでの期間が、一方の通電用トランジスタTr1の単独オン期間K1となり、一方の通電用トランジスタTr1のオフタイミングから他方の通電用トランジスタTr2のオフタイミングまでの期間が、他方の通電用トランジスタTr2の単独オン期間K2となる。
【0028】
そこで、当該ICに制御信号を出力する処理装置或いは他の処理装置が、当該IC内の第1及び第2の駆動手段により発生される上記各単独オン期間K1,K2において、上記判定手段の判定結果を読み取り、その判定結果が電気負荷への非通電を示していたならば、その時の単独オン期間にオンされるはずの通電用トランジスタがオープン故障していると判断すれば良い。
【0029】
尚、第1参考例又は第2参考例の電気負荷駆動用ICに、請求項1に記載の判定手段を内蔵させるようにしても良い。また、判定手段の判定結果を読み取ってオープン故障の有無を判断する手段を内蔵させても良い。
【0030】
【発明の実施の形態】
以下、本発明が適用された実施形態の電気負荷駆動装置としての電子制御装置について、図面を用いて説明する。
まず図1は、第1実施形態の電子制御装置30を表す構成図である。
【0031】
この電子制御装置30は、車両に搭載された電気負荷(本実施形態ではソレノイド)Lを車両の運転状態に応じて駆動するものであり、図7に例示した従来の電子制御装置と比較すると、ハードウェア面において、以下の(1)〜(4)の点が異なっている。尚、図1において、図7と同じ構成要素については、同一の符号を付しているため、詳しい説明は省略する。
【0032】
(1)電気負荷Lに電流を流すための通電用トランジスタとして、3個のNチャネルMOSFET1,2,3を備えている。
つまり、2つのFET1,2に加えて、更に3つ目のFET3を備えており、その3つのFET1〜3は、電気負荷Lに電流を流すための電流経路において、電気負荷Lに対し直列に、且つ互いに並列に接続されている。
【0033】
尚、本第1実施形態においても、ローサイド駆動であるため、電気負荷Lの一端が電源電圧の高電位側VBに接続されており、その電気負荷Lの他端に、3つのFET1〜3のドレインが共通接続されている。そして、3つのFET1〜3のソースが接地電位に共通接続されている。よって、本第1実施形態では、互いに接続された3つのFET1〜3のドレインが、電気負荷L側の出力端子となっている。
【0034】
(2)マイコン10からの制御信号Scを入力して、その制御信号Scから、3つの各FET1〜3を夫々駆動するための個別制御信号S1〜S3を生成して出力する信号調整回路32が追加されている。尚、信号調整回路32の機能については後述する。
【0035】
(3)3つ目のFET3に対しても、バッファ回路11,12と同様のバッファ回路13が設けられている。
そして、バッファ回路11には、信号調整回路32から出力されるFET1用の個別制御信号S1が入力され、バッファ回路12には、信号調整回路32から出力されるFET2用の個別制御信号S2が入力され、バッファ回路13には、信号調整回路32から出力されるFET3用の個別制御信号S3が入力される。
【0036】
このため、バッファ回路11は、信号調整回路32からの個別制御信号S1をFET1のゲートに駆動信号として供給することにより、その個別制御信号S1がアクティブレベルとしてのハイレベルになっている間、FET1をオンさせる。同様に、バッファ回路12は、信号調整回路32からの個別制御信号S2をFET2のゲートに駆動信号として供給することにより、その個別制御信号S2がハイレベルになっている間、FET2をオンさせ、バッファ回路13は、信号調整回路32からの個別制御信号S3をFET3のゲートに駆動信号として供給することにより、その個別制御信号S3がハイレベルになっている間、FET3をオンさせる(図2参照)。
【0037】
(4)FET1〜3,バッファ回路11〜13,比較器20,及び信号調整回路32は、マイコン10からの制御信号Scに従い電気負荷Lに電流を流す電気負荷駆動用IC34として、1つの半導体基板上に形成されていると共に1パッケージ化されている。
【0038】
尚、本第1実施形態においても、比較器20の非反転入力端子には、互いに接続されたFET1〜3のドレインの電圧Voが入力されている。また、本第1実施形態において、電気負荷Lの一端が接続される電源電圧の高電位側VBは、車両に搭載されたバッテリのプラス端子の電位であり、接地電位は、バッテリのマイナス端子の電位である。そして、このことは、後述する他の実施形態や変形例についても同様である。
【0039】
次に、信号調整回路32の機能について、図2を用い説明する。
図2に示すように、信号調整回路32は、マイコン10からの制御信号Scがローレベルであれば、全ての個別制御信号S1〜S3をローレベルにする。
そして、個別制御信号S1〜S3のうち、FET1用の個別制御信号S1については、マイコン10からの制御信号Scがローレベルからハイレベルになった時点(以下、通電開始時点という)で、個別制御信号S1をローレベルからハイレベルに変化させ、その通電開始時点から、一定時間Tに所定のオーバーラップ時間α(<T)を加えた時間(=T+α)が経過した時点で、個別制御信号S1をハイレベルからローレベルにし、更に、通電開始時点から一定時間Tの3倍の時間(=3×T)が経過した時点で、個別制御信号S1をローレベルからハイレベルにする。
【0040】
また、FET2用の個別制御信号S2については、通電開始時点から一定時間Tが経過した時点で、個別制御信号S2をローレベルからハイレベルに変化させ、通電開始時点から、一定時間Tを2倍した時間にオーバーラップ時間αを加えた時間(=2×T+α)が経過した時点で、個別制御信号S2をハイレベルからローレベルにし、更に、通電開始時点から一定時間Tの3倍の時間(=3×T)が経過した時点で、個別制御信号S2をローレベルからハイレベルにする。
【0041】
また更に、FET3用の個別制御信号S3については、通電開始時点から一定時間Tの2倍の時間(=2×T)が経過した時点で、その個別制御信号S3をローレベルからハイレベルにする。
このため、通電開始時点から一定時間Tが経過するまでの期間は、3つの個別制御信号S1〜S3のうちで、個別制御信号S1だけがハイレベルとなり、その期間が、3つのFET1〜3のうちで、FET1だけがオンされる期間(以下、FET1の単独オン期間という)となる。
【0042】
また、通電開始時点から「T+α」の時間が経過した時点から、通電開始時点から「2×T」の時間が経過する時点までの期間は、3つの個別制御信号S1〜S3のうちで、個別制御信号S2だけがハイレベルとなり、その期間が、3つのFET1〜3のうちで、FET2だけがオンされる期間(以下、FET2の単独オン期間という)となる。
【0043】
また更に、通電開始時点から「2×T+α」の時間が経過した時点から、通電開始時点から「3×T」の時間が経過する時点までの期間は、3つの個別制御信号S1〜S3のうちで、個別制御信号S3だけがハイレベルとなり、その期間が、3つのFET1〜3のうちで、FET3だけがオンされる期間(以下、FET3の単独オン期間という)となる。
【0044】
そして、通電開始時点から「3×T」の時間が経過した時点から、制御信号Scがローレベルになるまでの期間は、全てのFET1〜3がオンする期間(通常オン期間)となる。
尚、オーバーラップ時間αは、通電開始時点から「3×T」の時間が経過するまでの期間(つまり、全てのFET1〜3をオンさせるまでの期間)において、FET2をオンさせてからFET1をオフさせ、FET3をオンさせてからFET2をオフさせるといった具合に、常に何れかのFETを確実にオンさせておくための重複オン時間である。
【0045】
このような本第1実施形態の電子制御装置30においては、マイコン10が、様々なセンサやスイッチからの信号に基づき車両の運転状態を検出すると共に、その検出結果に基づいて、電気負荷Lへの通電期間(詳しくは、通電開始タイミング及びそのタイミングからの通電継続時間)を算出し、更に、その通電期間の間、電気負荷駆動用IC34への制御信号Scをハイレベルにする。
【0046】
そして、制御信号Scがローレベルからハイレベルになると、図2に示したように、その時点(通電開始時点)から「3×T」の時間が経過するまでは、FET1〜3のうちの1つだけが、FET1→FET2→FET3の順に切り替えてオンされ、「3×T」の時間が経過すると、その後は、制御信号Scがローレベルになるまで、全てのFET1〜3がオンされる。
【0047】
このため、マイコン10からの制御信号Scがハイレベルになっている間、電気負荷Lに電流が流れることとなる。
また、本第1実施形態の電子制御装置30において、マイコン10は、図7に例示した従来装置と同様に、制御信号Scの出力レベルをローレベルにしている時に、比較器20からの異常検出用信号DIAGを読み取って、その信号DAIGがハイレベルでなければ(ローレベルであれば)、FET1〜3のうちの少なくとも1つにショート故障(オンしたままの故障又はドレインの接地電位へのショート)が発生していると判断するようになっている。
【0048】
そして更に、本第1実施形態の電子制御装置30において、マイコン10は、FET1〜3の何れか1つだけがオンされる上記の各単独オン期間において、比較器20からの異常検出用信号DIAGを読み取り、その信号DAIGが、電気負荷Lへの非通電を示す方のハイレベルであれば、その時の単独オン期間にオンされるはずのFETがオープン故障(オンすることができずオフしたままの故障)していると判断するようになっている。
【0049】
つまり、全てのFET1〜3が正常ならば、各FET1〜3の単独オン期間において、FET1〜3の何れかがオンするため、比較器20の非反転入力端子に入力されるFET1〜3のドレイン電圧Voは、制御信号Scがハイレベルになった時点から継続して基準電圧Vrefよりも低くなり、その結果、比較器20からマイコン10への異常検出用信号DIAGは、図2に示すように、制御信号Scがハイレベルになった時点から継続してローレベルになる。
【0050】
これに対して、もしFET1がオープン故障していたならば、FET1の単独オン期間において、FET1〜3のドレイン電圧Voが基準電圧Vrefよりも低くならず、比較器20からマイコン10への異常検出用信号DIAGがハイレベルになる。同様に、FET2がオープン故障していたならば、FET2の単独オン期間において、比較器20からの異常検出用信号DIAGがハイレベルになり、FET3がオープン故障していたならば、FET3の単独オン期間において、比較器20からの異常検出用信号DIAGがハイレベルになる。
【0051】
そこで、本第1実施形態の電子制御装置30において、マイコン10は、図2に示すように、FET1の単独オン期間のほぼ中間時点に設定された読取タイミングP1にて、比較器20からの異常検出用信号DIAGを読み取り、その信号DIAGがハイレベルであれば、FET1がオープン故障していると判断する。また、マイコン10は、FET2の単独オン期間のほぼ中間時点に設定された読取タイミングP2にて、比較器20からの異常検出用信号DIAGを読み取り、その信号DIAGがハイレベルであれば、FET2がオープン故障していると判断する。また更に、マイコン10は、FET3の単独オン期間のほぼ中間時点に設定された読取タイミングP3にて、比較器20からの異常検出用信号DIAGを読み取り、その信号DIAGがハイレベルであれば、FET3がオープン故障していると判断する。尚、こうしたオープン故障検出に関する異常検出用信号DIAGの論理レベルの組み合わせを表で表すと、図3のようになる。
【0052】
以上のように、本第1実施形態の電子制御装置30では、本来は全てのFET1〜3をオンさせるべき電気負荷Lへの通電期間中に、各FET1〜3の1つだけがオンされる単独オン期間を発生させ、その各単独オン期間において、比較器20からの異常検出用信号DIAGが電気負荷Lへの非通電を示すハイレベルならば、その時の単独オン期間にオンされるはずのFETがオープン故障していると判断するようにしている。
【0053】
よって、並列接続された3つのFET1〜3のうちの何れかがオープン故障したことを、確実に検出することができる。しかも、この電子制御装置30によれば、FET1〜3のドレイン電圧Voと基準電圧Vrefとを大小比較する比較器20を、FET1〜3のショート故障検出とオープン故障検出との両方に使用することができ、装置構成の複雑化を招くことが無い。
【0054】
また、本第1実施形態の電子制御装置30では、3つのFET1〜3を信号調整回路32等と共に1つの半導体基板上に形成してIC化しているため、全てのFET1〜3の特性が揃い、何れかのFETに電流が集中してしまうような不具合を確実に防ぐことができる。このため、各FET1〜3の通電能力のマージン(余裕分)を最小限に抑えることができる。
【0055】
尚、本第1実施形態では、マイコン10が処理装置に相当し、比較器20が判定手段に相当し、電気負荷駆動用IC34内の信号調整回路32及びバッファ回路11〜13が、駆動用回路に相当している。また、信号調整回路32が、第1参考例の単独オン期間発生手段に相当している。
一方、上記第1実施形態のような構成及び手法は、通電用トランジスタの数が3つ以外の場合でも、同様に適用することができる。
【0056】
例えば、図1において、FET3が無く、2つのFET1,2で電気負荷Lへの通電を行う場合には、信号調整回路32を、図4に示す如く機能するように構成すれば良い。
即ち、電気負荷Lへの通電を2つのFET1,2で行う場合、図4に示すように、信号調整回路32は、FET1用の個別制御信号S1については、マイコン10からの制御信号Scがローレベルからハイレベルになった通電開始時点で、個別制御信号S1をローレベルからハイレベルに変化させ、その通電開始時点から、一定時間Tにオーバーラップ時間αを加えた時間(=T+α)が経過した時点で、個別制御信号S1をハイレベルからローレベルにし、更に、通電開始時点から一定時間Tの2倍の時間(=2×T)が経過した時点で、個別制御信号S1をローレベルからハイレベルにする。そして、FET2用の個別制御信号S2については、通電開始時点から一定時間Tが経過した時点で、その個別制御信号S2をローレベルからハイレベルにする。尚、この場合も、マイコン10からの制御信号Scがローレベルならば、全ての個別制御信号S1,S2をローレベルにする。
【0057】
このようにすれば、通電開始時点から一定時間Tが経過するまでの期間は、2つの個別制御信号S1,S2のうちで、個別制御信号S1だけがハイレベルとなり、その期間が、FET1の単独オン期間となる。また、通電開始時点から「T+α」の時間が経過した時点から、通電開始時点から「2×T」の時間が経過する時点までの期間は、2つの個別制御信号S1,S2のうちで、個別制御信号S2だけがハイレベルとなり、その期間が、FET2の単独オン期間となる。
【0058】
このため、マイコン10は、第1実施形態の場合と同様に、FET1の単独オン期間での読取タイミングP1と、FET2の単独オン期間での読取タイミングP2との各々にて、比較器20からの異常検出用信号DIAGを読み取り、その信号DIAGの論理レベルからオープン故障の有無を判断すれば良い。尚、このように電気負荷Lへの通電を2つのFET1,2で行う場合、電気負荷駆動用IC34内のバッファ回路13は不要である。
【0059】
ところで、電気負荷Lへの通電を2つのFET1,2で行う場合には、次に説明する第2実施形態のようにしても良い。
まず図5は、第2実施形態の電子制御装置40を表す構成図である。尚、図5において、第1実施形態の電子制御装置30(図1)と同じ構成要素については、同一の符号を付しているため、詳細な説明は省略する。
【0060】
図5に示すように、第2実施形態の電子制御装置40は、第1実施形態の電子制御装置30と比較すると、電気負荷駆動用IC34に代えて、電気負荷駆動用IC44を備えている。そして、本第2実施形態の電気負荷駆動用IC44は、第1実施形態の電気負荷駆動用IC34と比較すると、以下の(a)〜(c)の点が異なっている。
【0061】
(a)FET3及びバッファ回路13が内蔵されていない。
(b)信号調整回路32が内蔵されていない。そして、バッファ回路11には、マイコン10からの制御信号Scが入力される。このため、バッファ回路11は、図7の従来装置の場合と同様に、マイコン10からの制御信号ScをFET1のゲートに駆動信号として供給する。
【0062】
(c)マイコンからの制御信号Scが入力される遅延回路42を内蔵している。そして、遅延回路42は、図6の2段目に示すように、マイコン10からの制御信号Scを所定時間Tdだけ遅延させて出力し、その遅延回路42の出力信号Sdが、バッファ回路12に入力される。このため、バッファ回路12は、遅延回路42の出力信号(即ち、マイコン10からの制御信号Scを所定時間Tdだけ遅延させた制御信号)SdをFET2のゲートに駆動信号として供給する。
【0063】
このような本第2実施形態の電子制御装置40においては、図6に示すように、2つのFET1,2のうち、一方のFET1は、バッファ回路11により、マイコン10からの制御信号Scがハイレベルになっている間オンされ、他方のFET2は、遅延回路42及びバッファ回路12により、マイコン10からの制御信号Scを所定時間Tdだけ遅延させた制御信号Sdがハイレベルになっている間オンされる。
【0064】
このため、FET2は、FET1がオンされるタイミングから所定時間Tdが経過した時にオンされ、FET1がオフされるタイミングから所定時間Tdが経過した時にオフされることとなる。
よって、FET1のオンタイミングからFET2のオンタイミングまでの期間(即ち、図6において、制御信号Scがハイレベルになってから所定時間Tdが経過するまでの期間)が、FET1の単独オン期間K1となり、FET1のオフタイミングからFET2のオフタイミングまでの期間(即ち、図6において、制御信号Scがローレベルになってから所定時間Tdが経過するまでの期間)が、FET2の単独オン期間K2となる。
【0065】
そこで、本第2実施形態においても、マイコン10は、図6の最下段に示すように、FET1の単独オン期間K1のほぼ中間時点に設定された読取タイミングP1にて、比較器20からの異常検出用信号DIAGを読み取り、その信号DIAGがハイレベルであれば、その時の単独オン期間K1にオンされるはずのFET1がオープン故障していると判断する。また、FET2の単独オン期間K2のほぼ中間時点に設定された読取タイミングP2にて、比較器20からの異常検出用信号DIAGを読み取り、その信号DIAGがハイレベルであれば、その時の単独オン期間K2にオンされるはずのFET2がオープン故障していると判断する。
【0066】
このような本第2実施形態の電子制御装置40によっても、図4を用いて説明した第1実施形態の変形例と同様に、並列接続された2つのFET1,2のうちの何れかがオープン故障したことを、確実に検出することができる。しかも、図7に例示した従来装置の構成に対して遅延回路42を追加するだけで良く、図4を用いて説明した第1実施形態の変形例よりも簡単な構成で済む。
【0067】
尚、本第2実施形態の電子制御装置40では、電気負荷Lへの実際の通電期間が、マイコン10からの制御信号Scがハイレベルとなっている期間よりも、遅延回路42での遅延時間Tdだけ長くなる。しかし、その遅延回路42での遅延時間Tdを、電気負荷Lへの通電時間よりも十分に短い時間に設定しておけば、大きな問題にはならない。また、マイコン10が、制御信号Scを上記遅延時間Tdの分だけ補正して出力するようにしても良い。つまり、マイコン10は、自己が算出した通電期間の終了時よりも上記遅延時間Tdだけ早く制御信号Scをローレベルに戻せば良い。
【0068】
一方、本第2実施形態では、遅延回路42とバッファ回路11,12が、駆動用回路に相当している。また、バッファ回路11が、第2参考例の第1の駆動手段に相当し、遅延回路42及びバッファ回路12が、第2参考例の第2の駆動手段に相当している。
【0069】
以上、本発明の一実施形態について説明したが、本発明は、種々の形態を採り得ることは言うまでもない。
【0070】
例えば、上記各実施形態及びその変形例の電子制御装置は、ローサイド駆動のものであったが、本発明は、通電用トランジスタが電気負荷よりも高電位側に接続されるハイサイド駆動の装置に対しても、同様に適用することができる。
また更に、通電用トランジスタは、MOSFETに限らず、他の構造のトランジスタ(例えばバイポーラトランジスタ)であっても良い。
【0071】
一方、第1実施形態において、電気負荷駆動用IC34内のバッファ回路11〜13は、信号調整回路32の電流出力能力が大きければ、削除することも可能である。同様に、第2実施形態において、電気負荷駆動用IC44内のバッファ回路11,12は、マイコン10と遅延回路42の電流出力能力が大きければ、削除することも可能である。
【0072】
また、判定手段としての比較器20は、電気負荷駆動用IC34,44の外部に設けても良い。
一方、電気負荷駆動用IC34,44の内部に、前述したマイコン10と同じ要領で、比較器20の出力レベルに基づき通電用トランジスタ(FET)の故障検出を行う回路を設け、その回路での判断結果をマイコン10が読み取るようにしても良い。
【0073】
また、第1実施形態の電気負荷駆動用IC34において、FET1〜3のドレインは、そのIC34の外部で共通接続するようにしても良い。
同様に、第2実施形態の電気負荷駆動用IC44において、FET1,2のドレインは、そのIC44の外部で共通接続するようにしても良い。そして、この場合には、他の使い方として、各FET1,2のドレインを、共通接続せずに、2つの電気負荷の各々に接続し、その各FET1,2により、通電電流が小さい2つの電気負荷を夫々駆動することも可能になる。但し、この場合、厳密には、FET2がFET1に対して遅延回路42での遅延時間Tdだけ遅れてオン/オフすることとなる。
【図面の簡単な説明】
【図1】 第1実施形態の電子制御装置を表す構成図である。
【図2】 第1実施形態の電子制御装置の作用を表すタイムチャートである。
【図3】 第1実施形態の電子制御装置の作用を表す表である。
【図4】 第1実施形態の変形例を説明するタイムチャートである。
【図5】 第2実施形態の電子制御装置を表す構成図である。
【図6】 第2実施形態の電子制御装置の作用を表すタイムチャートである。
【図7】 従来の電気負荷駆動装置としての電子制御装置を表す構成図である。
【図8】 図7の装置の作用を表すタイムチャートである。
【符号の説明】
1,2,3…NチャネルMOSFET、10…マイコン、11,12,13…バッファ回路、20…比較器、30,40…電子制御装置(電気負荷駆動装置)、32…信号調整回路、34,44…電気負荷駆動用IC、42…遅延回路、L…電気負荷
Claims (4)
- 並列に接続された複数の通電用トランジスタをオンさせることにより車両に搭載された1つの電気負荷に電流を流す電気負荷駆動装置であって、
互いに接続された前記複数の通電用トランジスタの前記電気負荷側の出力端子の電圧と、所定の基準電圧とを比較することにより、前記電気負荷への通電が行われているか否かを判定する判定手段と、
前記車両の運転状態に基づいて前記電気負荷を駆動するために該電気負荷に実際に連続して通電すべき通電期間を算出し、その算出した通電期間の間、全ての前記通電用トランジスタをオンさせるための制御信号をアクティブレベルで出力する処理装置と、
前記制御信号を入力し、その制御信号から、前記各通電用トランジスタをそれぞれ駆動するための駆動信号を、前記電気負荷への連続した通電期間中に、前記複数の通電用トランジスタが全てオンされる期間と、前記複数の通電用トランジスタのうちの各々1つだけがオンされる期間(以下、単独オン期間という)とが発生するように生成して、その各駆動信号により前記各通電用トランジスタを駆動する駆動用回路と、
を備え、前記駆動用回路により発生される各単独オン期間において、前記判定手段の判定結果を読み取り、該判定結果が前記電気負荷に実際に通電されるべきであるにもかかわらず前記電気負荷への非通電を示していれば、その時の単独オン期間にオンされるはずの通電用トランジスタがオープン故障していると判断するように構成されていること、
を特徴とする電気負荷駆動装置。 - 請求項1に記載の電気負荷駆動装置において、
前記処理装置からの制御信号がアクティブレベルになる度に、前記各通電用トランジスタがオープン故障しているか否かの判断を実施すること、
を特徴とする電気負荷駆動装置。 - 請求項1又は請求項2に記載の電気負荷駆動装置において、
前記駆動用回路は、前記制御信号がアクティブレベルになった通電開始時点から、前記各通電用トランジスタの単独オン期間を順次切り替えて発生させ、その後は、前記制御信号がアクティブレベルとは反対の非アクティブレベルになるまで、全ての前記通電用トランジスタをオンさせること、
を特徴とする電気負荷駆動装置。 - 請求項1又は請求項2に記載の電気負荷駆動装置において、
前記通電用トランジスタは2つであり、
前記駆動用回路は、前記制御信号を、前記2つの通電用トランジスタのうちの一方の通電用トランジスタを駆動するための駆動信号とし、前記制御信号を所定時間だけ遅延させた信号を、他方の通電用トランジスタを駆動するための駆動信号とすることにより、前記制御信号がアクティブレベルに切り替わって前記一方の通電用トランジスタがオンされるタイミングから前記所定時間が経過した時に前記他方の通電用トランジスタをオンさせ、前記制御信号がアクティブレベルとは反対の非アクティブレベルに切り替わって前記一方の通電用トランジスタがオフされるタイミングから前記所定時間が経過した時に前記他方の通電用トランジスタをオフさせるように構成されており、
前記一方の通電用トランジスタのオンタイミングから前記他方の通電用トランジスタのオンタイミングまでの期間が、前記一方の通電用トランジスタの単独オン期間になり、前記一方の通電用トランジスタのオフタイミングから前記他方の通電用トランジスタのオフタイミングまでの期間が、前記他方の通電用トランジスタの単独オン期間になること、
を特徴とする電気負荷駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001357709A JP3807294B2 (ja) | 2001-11-22 | 2001-11-22 | 電気負荷駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001357709A JP3807294B2 (ja) | 2001-11-22 | 2001-11-22 | 電気負荷駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003158447A JP2003158447A (ja) | 2003-05-30 |
JP3807294B2 true JP3807294B2 (ja) | 2006-08-09 |
Family
ID=19169009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001357709A Expired - Fee Related JP3807294B2 (ja) | 2001-11-22 | 2001-11-22 | 電気負荷駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3807294B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4599926B2 (ja) * | 2004-07-30 | 2010-12-15 | 東京電力株式会社 | 電力スイッチング回路、電力変換装置、開放故障検出方法及びモジュール型半導体スイッチング素子の駆動方法 |
DE112007001293B8 (de) * | 2006-06-01 | 2015-12-24 | Autonetworks Technologies, Ltd. | Energieversorgungssteuerung |
JP4882710B2 (ja) * | 2006-12-04 | 2012-02-22 | 株式会社デンソー | 負荷駆動装置の故障検出装置および負荷駆動用ic |
DE102008014677A1 (de) | 2008-03-18 | 2009-09-24 | Continental Automotive Gmbh | Verfahren und Vorrichtung zum Betreiben einer Schaltungsanordnung |
JP5645425B2 (ja) * | 2010-02-26 | 2014-12-24 | 三菱電機株式会社 | 電力変換装置 |
JP5195896B2 (ja) | 2010-12-27 | 2013-05-15 | 株式会社デンソー | 電気負荷駆動装置 |
JP5195897B2 (ja) * | 2010-12-27 | 2013-05-15 | 株式会社デンソー | 電気負荷駆動装置 |
JP6030849B2 (ja) * | 2012-05-10 | 2016-11-24 | 矢崎総業株式会社 | 半導体スイッチの制御装置 |
JP6217248B2 (ja) * | 2013-08-30 | 2017-10-25 | 株式会社オートネットワーク技術研究所 | 半導体装置 |
US9640980B2 (en) * | 2014-03-26 | 2017-05-02 | Mitsubishi Electric Corporation | Power interrupting device |
JP2016021730A (ja) * | 2014-06-17 | 2016-02-04 | 東洋電機製造株式会社 | 故障検出回路 |
JP6265293B2 (ja) * | 2017-04-21 | 2018-01-24 | 株式会社オートネットワーク技術研究所 | 半導体装置 |
-
2001
- 2001-11-22 JP JP2001357709A patent/JP3807294B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003158447A (ja) | 2003-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7477082B2 (en) | Method and circuit for driving H-bridge that reduces switching noise | |
JP3807294B2 (ja) | 電気負荷駆動装置 | |
US7268994B2 (en) | Relay driving apparatus and method having relay contact turn-on holding function | |
US8067859B2 (en) | Reverse polarity protection for MOSFETs | |
US20080290853A1 (en) | Semiconductor element drive circuit | |
JP6365330B2 (ja) | 異常検出回路 | |
US10411638B2 (en) | Semiconductor integrated circuit | |
JP2009240151A (ja) | 駆動信号供給制御用半導体装置 | |
JP2009207077A (ja) | 半導体集積回路装置 | |
US8045311B2 (en) | Load driving and diagnosis system and control method | |
US7969107B2 (en) | Motor control device | |
JP2006294694A (ja) | 負荷駆動装置及び負荷駆動方法 | |
US6850097B2 (en) | Inverter | |
JP2004040470A (ja) | 電気負荷駆動装置及び電気負荷駆動回路 | |
US6762576B2 (en) | Motor driving device for supplying driving current to a three-phase motor through output transistors | |
JP4155075B2 (ja) | 断線検出回路 | |
JPH08154396A (ja) | Hブリッジ型モータ駆動回路 | |
JP4007227B2 (ja) | 誘導性負荷制御装置 | |
EP0871037A1 (en) | Circuit arrangement for monitoring an electronic circuit | |
JP2020031449A (ja) | 負荷駆動回路 | |
JP2006271158A (ja) | アクチュエータ駆動システム | |
US11979143B2 (en) | Electronic circuit testing methods and systems | |
US11539349B1 (en) | Integrated circuit and power module | |
JPH11325298A (ja) | 電磁弁駆動装置 | |
JP2008060494A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060320 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060508 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140526 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |