JP3807036B2 - ディジタルデータ処理装置及び方法 - Google Patents
ディジタルデータ処理装置及び方法 Download PDFInfo
- Publication number
- JP3807036B2 JP3807036B2 JP19284097A JP19284097A JP3807036B2 JP 3807036 B2 JP3807036 B2 JP 3807036B2 JP 19284097 A JP19284097 A JP 19284097A JP 19284097 A JP19284097 A JP 19284097A JP 3807036 B2 JP3807036 B2 JP 3807036B2
- Authority
- JP
- Japan
- Prior art keywords
- digital data
- gain
- audio signal
- level
- peak value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の属する技術分野】
本発明は、オリジナルのオーディオ信号にディジタル変調処理を施して得られた1ビットデータの振幅方向のレベルを制御するディジタルデータ処理装置及び方法に関する。
【0002】
【従来の技術】
オリジナルのアナログオーディオ信号にデルタシグマ(ΔΣ)変調処理を施して得られた1ビットデータは、例えばサンプリング周波数44.1kHz、データ語長16ビットといったフォーマットの従来のデジタルオーディオデータに比べて、例えばサンプリング周波数が44.1kHzの64倍でデータ語長が1ビットというように、非常に高いサンプリング周波数と短いデータ語長といった形をしており、広い伝送可能周波数帯域を特長にしている。また、ΔΣ変調処理により1ビットデータであっても、64倍というオーバーサンプリング周波数に対して低域であるオーディオ帯域において、高いダイナミックレンジをも確保できる。この特徴を生かして高音質のレコーダーやデータ伝送に応用することができる。
【0003】
上記デルタシグマ変調処理を上記アナログオーディオ信号に施すΔΣ変調回路自体は、とりわけ新しい技術ではなく、回路構成が集積化に適していて、また比較的簡単にA/D変換の精度を得ることができることから、従来からA/Dコンバータの内部などではよく用いられている回路である。
【0004】
ΔΣ変調処理により得られた1ビットデータは、簡単なアナログローパスフィルタを通すことによって、アナログオーディオ信号に戻すことができる。
【0005】
一方、上記1ビットデータに対して、デジタルオーディオマスタリングなどで用いられる非線形処理によるリミッター等のエフェクト効果をもたらすレベル制御処理は難しい。例えば、上記1ビットデータに一旦アナログ変換処理を施して得たアナログ信号上で、上記非線形処理等のレベル制御処理を行った後に再び、上記1ビットデータに変換せざるを得なかった。
【0006】
【発明が解決しようとする課題】
ところで、上記1ビットデータに一旦アナログ変換処理を施して得たアナログ信号上で、上記非線形処理等のレベル制御処理を行った後に再び、上記1ビットデータに変換するという方式では、アナログ非線形装置が必要な他、すでに1ビットデータに変換された信号に処理をかけるので、一度アナログオーディオ信号に変換し、非線形処理をかけた後にΔΣ変調を行わなければならず、構成の複雑さと信号クオリティーの低下を伴った。
【0007】
本発明は、上記実情に鑑みてなされたものであり、1ビットデータの低域オーディオ信号成分の振幅の瞬時波高値レベルに応じて、該1ビットデータのレベルを簡単な構成で、かつ音質を損なわずに制御することのできるディジタルデータ処理装置の提供を目的とする。
【0008】
また、本発明は、上記実情に鑑みてなされたものであり、1ビットデータの低域オーディオ信号成分の振幅の平均エネルギーレベルに応じて、該1ビットデータのレベルを簡単な構成で、かつ音質を損なわずに制御することのできるディジタルデータ処理装置の提供を目的とする。
【0009】
また、本発明は、上記実情に鑑みてなされたものであり、1ビットデータの低域オーディオ信号成分の振幅のレベル情報に応じて、該1ビットデータのレベルを簡単な構成で、かつ音質を損なわずに制御することのできるディジタルデータ処理方法の提供を目的とする。
【0010】
【課題を解決するための手段】
本発明に係るディジタルデータ処理装置は、上記課題を解決するために、オーディオ信号にデルタシグマ変調処理を施して得られた1ビットディジタルデータを制御して上記オーディオ信号のゲインを可変するディジタルデータ処理装置であって、上記1ビットディジタルデータから上記オーディオ信号の低域成分のみを抽出して、上記オーディオ信号の低域成分の瞬時波高値レベルを検出する瞬時波高値レベル検出手段と、予め決められた入出力特性を備えた記憶手段と、上記記憶手段に記憶された入出力特性に上記瞬時波高値レベル検出手段によって得られた瞬時波高値レベルを入力することによって上記瞬時波高値レベルのゲイン係数を生成するゲイン生成手段と、上記ゲイン生成手段から出力された上記ゲイン係数を上記1ビットディジタルデータに乗算し、デルタシグマ変調を行うことによって上記入力特性に基づいた上記1ビットディジタルデータを制御するレベル制御手段とを備える。
【0011】
本発明に係るディジタルデータ処理装置は、上記課題を解決するために、オーディオ信号にデルタシグマ変調処理を施して得られた1ビットディジタルデータを制御して上記オーディオ信号のゲインを可変するディジタルデータ処理装置であって、上記1ビットディジタルデータから上記オーディオ信号の低域成分のみを抽出して、上記オーディオ信号の低域成分の平均エネルギーレベルを検出する平均エネルギーレベル検出手段と、予め決められた入出力特性を備えた記憶手段と、上記記憶手段に記憶された入出力特性に上記平均エネルギーレベル検出手段によって得られた平均エネルギーレベルを入力することによって上記平均エネルギーレベルのゲイン係数を生成するゲイン生成手段と、上記ゲイン生成手段から出力された上記ゲイン係数を上記1ビットディジタルデータに乗算し、デルタシグマ変調を行うことによって上記入力特性に基づいた上記1ビットディジタルデータを制御するレベル制御手段とを備える。
【0012】
本発明に係るディジタルデータ処理方法は、上記課題を解決するために、オーディオ信号にデルタシグマ変調処理を施して得られた1ビットディジタルデータを制御して上記オーディオ信号のゲインを可変するディジタルデータ処理方法であって、上記1ビットディジタルデータから上記オーディオ信号の低域成分のみを抽出して、上記オーディオ信号の低域成分の瞬時波高値レベルを検出する瞬時波高値レベル検出ステップと、予め決められた入出力特性を記憶手段に記憶する記憶ステップと、上記記憶ステップによって記憶手段に記憶された入出力特性に上記瞬時波高値レベル検出ステップによって得られた瞬時波高値レベルを入力することによって上記瞬時波高値レベルのゲイン係数を生成するゲイン生成ステップと、上記ゲイン生成ステップから出力された上記ゲイン係数を上記1ビットディジタルデータに乗算し、デルタシグマ変調を行うことによって上記入力特性に基づいた上記1ビットディジタルデータを制御するレベル制御ステップとを備える。
また、本発明に係るディジタルデータ処理方法は、上記課題を解決するために、オーディオ信号にデルタシグマ変調処理を施して得られた1ビットディジタルデータを制御して上記オーディオ信号のゲインを可変するディジタルデータ処理方法であって、上記1ビットディジタルデータから上記オーディオ信号の低域成分のみを抽出して、上記オーディオ信号の低域成分の平均エネルギーレベルを検出する平均エネルギーレベル検出ステップと、予め決められた入出力特性を記憶手段に記憶する記憶ステップと、上記記憶ステップによって記憶手段に記憶された入出力特性に上記平均エネルギーレベル検出ステップによって得られた平均エネルギーレベルを入力することによって上記平均エネルギーレベルのゲイン係数を生成するゲイン生成ステップと、上記ゲイン生成ステップから出力された上記ゲイン係数を上記1ビットディジタルデータに乗算し、デルタシグマ変調を行うことによって上記入力特性に基づいた上記1ビットディジタルデータを制御するレベル制御ステップとを備える。
【0020】
【発明の実施の形態】
以下、本発明に係るディジタルデータ処理装置及び方法の幾つかの実施の形態について説明する。
【0021】
先ず、第1の実施の形態は、オリジナルのアナログオーディオ信号にデルタシグマ(ΔΣ)変調処理を施して得た1ビットデータに非線形のリミッタ処理を施して、レベルを制御し、リミッタ処理が施されたオーディオ信号を出力するエフェクト装置のような1ビットデータ処理装置である。この1ビットデータ処理装置は、本発明に係るディジタルデータ処理方法、すなわち1ビットデータの低域成分の振幅のレベル情報を検出し、この振幅レベル情報に応じて生成したゲイン係数に基づいて上記1ビットデータのレベルを制御することを特徴とするディジタルデータ処理方法を適用して、1ビットデータの低域オーディオ信号成分の振幅のレベル情報に応じて、該1ビットデータのレベルを簡単な構成で、かつ音質を損なわずに制御することができる。
【0022】
図1に示す上記1ビットデータ処理装置は、入力端子1から供給されたオリジナルのアナログオーディオ信号にΔΣ変調処理を施すΔΣ変調器2からの1ビットデータ入力Xの低域成分の振幅の瞬時波高値レベルAを検出するディジタルFIRフィルタのような瞬時波高値レベル検出器3と、この瞬時波高値レベル検出器3にて検出した瞬時波高値レベルAに応じてゲイン係数Kを生成するゲイン生成器4と、このゲイン生成器4にて生成されたゲイン係数Kに基づいて上記1ビットデータのレベルを制御し、非線形のリミッタ処理が施された1ビットデータ出力Yを出力するレベルコントローラ7とを備えてなる。
【0023】
また、この1ビットデータ処理装置は、瞬時波高値レベル検出器3及びゲイン生成器4の処理時間に相当する時間分だけ上記1ビットデータを遅延するディレーライン6を備え、このディレーライン6にて遅延された上記1ビットデータのレベルをレベルコントローラ7に制御させている。
【0024】
レベルコントローラ7は、ディレーライン6からの遅延1ビットデータにゲイン生成器4からのゲイン係数Kを乗算して、乗算出力Zを出力する乗算器8と、この乗算器8からの乗算出力Zに再度ΔΣ変調処理を施すΔΣ変調器9とを有してなる。
【0025】
また、ゲイン生成器4は、後述する非線形のリミッタ関数により得られた入出力特性を記憶しているROMテーブル5から上記瞬時波高値レベルAに応じたゲイン係数Kを読み出し、このゲイン係数Kをレベルコントローラ7の乗算器8に供給する。
【0026】
ここで、ΔΣ変調器2及びΔΣ変調器9の詳細な構成を図2に示す。例えば、ΔΣ変調器2は、加算器16と、積分器17と、量子化器18と、遅延器20とを備えてなる。加算器16の加算出力は積分器17に供給され、積分器17からの積分出力は量子化器18に供給される。量子化器18の量子化出力は出力端子19から導出されると共に、遅延器20を介して負符号とされて加算器16にフィードバックされ、入力端子15(図1では入力端子1)から供給されるアナログオーディオ信号に加算される。この加算器16からの加算出力は、積分器17で積分され、この積分器17からの積分出力を量子化器18で1サンプル期間毎に1ビットデータに量子化している。
【0027】
なお、ΔΣ変調器2及び9は、通常のPCM処理で用いられるサンプリング周波数fs(=44.1KHz)の例えば64倍となる64fsというクロックをサンプリングクロックとして用いている。また、図1に示した各部はこの64fsをシステムクロック、すなわち動作周波数としている。
【0028】
この1ビットデータ処理装置では、上述したように、非線形のリミッタ処理を1ビットデータに対して施す。この非線形のリミッタ処理特性を図3に示す。
【0029】
この図3に示した非線形のリミッタ処理特性、
y=f(x) ・・・(1)
は、従来、図4に示すような構成のマルチビットPCM装置によってのみ可能とされていた。この図4において、入力端子25からのPCM信号入力xは、入出力関数f(x)によってレベル変換を行う変換器26により、入力信号レベルに応じて非線形リミッター処理された出力信号yに変換される。そして、この変換出力yは出力端子27から導出される。このようにマルチビットPCMでは、入力信号x自身が信号の振幅値を表しているため、入出力関数により直接処理出力値を決定できていた。
【0030】
一方、上記1ビットデータの場合、データ自身は“0”と“1”からなる最大、最小の2つの振幅値しか持たず、1ビットデータ入力から直接入出力関数により処理信号を得ることはできなかった。
【0031】
そこで、図1に示した1ビットデータ処理装置では、瞬時波高値レベル検出器3により、1ビットデータ入力から低域オーディオ信号成分の瞬時波高値レベルを検出し、この瞬時波高値レベルに応じて、ゲイン生成器4で変換ゲイン係数を生成する。そしてこのゲイン係数に基づいて、レベルコントローラ7がレベルコントロールされた1ビットデータ、ここでは非線形のリミット処理が施された1ビットデータ出力を得ている。
【0032】
この1ビットデータ処理装置の動作を、図5のタイミングチャートを用いて詳細に説明する。先ず、入力端子1から入力されたオリジナルのアナログオーディオ信号(図5の(a))は、図2に示したΔΣ変調器2により、図5の(b)に示す1ビットデータ入力Xとされる。この1ビットデータ入力Xは、瞬時波高値レベル検出器3及びディレーライン6に供給される。
【0033】
瞬時波高値レベル検出器3は、オーディオ帯域をカットオフ周波数とするディジタルFIRフィルタによって構成され、1ビットデータ入力Xの瞬時波高値レベルA(図5の(c))を検出する。この瞬時波高値レベルAは、ディジタルデータであり、なおかつ振幅情報を持つような出力である。
【0034】
ゲイン生成器4は、上記瞬時波高値レベルAが供給されると、ROMテーブル4を参照し、所定の瞬時波高値レベルAに対応するゲイン係数Kを読み出して、レベルコントローラ7の乗算器8に出力する。
【0035】
乗算器8は、ディジタル乗算器であり、乗算器出力Zを、
Z=K*X ・・・(2)
として図5の(f)に示すように出力する。
【0036】
このときのゲイン係数Kは、入出力変換関数を示す上記(1)式より、
K=f(X)/X ・・・(3)
となる。
【0037】
ここで1ビットデータの場合、低域成分信号の瞬時波高値レベルは、上記瞬時波高値レベル検出器3により、Aとして得られる。これよりゲイン生成器4は、
K=f(A)/A ・・・(4)
によりレベルに応じた図5の(d)のようなゲイン係数Kを生成する。なお、(3)、(4)式は、(1)式による変換器26の伝達関数に相当する。
【0038】
図6には、ROMテーブル4に格納されている変換特性の一例を示す。これは、上記図3及び(1)式に示した非線形リミッターの入出力変換関数より、(4)式により導出した伝達特性である。ここで、正弦波を実際入力した場合のゲイン係数Kは、図5に示すように、上記レベルAが0.0付近の時、2.0付近を、上記レベルAの絶対値が1.0付近の時、1.0付近を示す。
【0039】
一方、1ビットデータ入力Xにはディレーライン6により、瞬時波高値レベル検出器3及びゲイン生成器4によるディレー時間分の遅延操作が施され、図5の(e)に示すようなディレーライン出力となり、タイミングが合わされた後、ゲインコントローラ7内乗算器8により上記ゲイン係数(K)倍される。K倍されて図5の(f)のように得られた乗算出力Zは、上記図2に示した構成のΔΣ変調器9により再び1ビットデータに変換され、図5の(g)のようにレベルコントロールされた1ビットデータ出力Yとして得られる。
【0040】
このレベルコントローラ7と、ゲイン生成器4からなる1ビットゲインコントローラについては、本件出願人による特開平8−274646号公報にて開示されている。
【0041】
すなわち、乗算手段に入力された1ビットデータに対し、乗算手段では係数発生手段により発生された例えば16ビットのマルチビット乗算係数を乗算する。そして、乗算手段の乗算出力に対して、ΔΣ変調手段がΔΣ変調処理を施し、1ビットデータに変換する。
【0042】
図1において、上記レベルコントローラ7からの1ビットデータ出力Yは、アナログFIRフィルタ10に供給され、最終的に図5の(h)に示すようなオーディオ信号成分が出力端子11から得られる。
【0043】
このアナログFIRフィルタ10は、例えば図7に示すような構成である。アナログFIRフィルタ10は、図7に示すように、カスケード接続された4個のDフリップフロップD-FF1,D-FF2,D-FF3,D-FF4と、このDフリップフロップD-FF1,D-FF2,D-FF3,D-FF4にそれぞれ接続された4個の抵抗器R1,R2,R3,R4とを備えてなる。この4個の抵抗器R1,R2,R3,R4よりの電流を加算することによってアナログのFIRフィルタを形成し、FIRフィルタの出力をコンデンサCで平滑して出力端子33から導出している。
【0044】
1ビットデータが供給される入力端子31をDフリップフロップD-FF1のデータ入力端子Dに接続し、このDフリップフロップD-FF1の出力端子QをDフリップフロップD-FF2のデータ入力端子Dに接続し、このDフリップフロップD-FF2の出力端子QをDフリップフロップD-FF3のデータ入力端子Dに接続し、このDフリップフロップD-FF3の出力端子QをDフリップフロップD-FF4のデータ入力端子Dに接続している。
【0045】
クロックCKの供給されるクロック入力端子32を各DフリップフロップD-FF1,D-FF2,D-FF3,D-FF4の各クロック端子にそれぞれ接続する。
【0046】
DフリップフロップD-FF1の出力端子Qに抵抗器R1の一端を接続し、DフリップフロップD-FF2の出力端子Qに抵抗器R2の一端を接続し、DフリップフロップD-FF3の出力端子Qに抵抗器R3の一端を接続し、DフリップフロップD-FF4の出力端子Qに抵抗器R4の一端を接続している。
【0047】
これら抵抗器R1,R2,R3,R4の他端を接続し、その接続点より出力端子33を形成すると共に、その接続点とグランド間に挿入されたコンデンサCを用いて上記アナログ出力を平滑する。
【0048】
アナログFIRフィルタ10からのアナログ信号は、図示しないアナログLPFを通ることにより、可聴アナログオーディオ信号(図5の(h))とされる。
【0049】
この図5の(h)に示したオーディオ信号成分は、図5の(a)に示したオリジナルのオーディオ信号に対し、レベルの低い所は2.0倍近くのゲインを持ち、またレベルが高くなるにつれて徐々にリミッター効果が得られている。
【0050】
以上より、この1ビットデータ処理装置によれば、1ビットデータを従来のように一度アナログ信号に戻すことなく、そのまま1ビットデータのまま用いて、低域成分レベルに応じたゲイン操作を行い、非線形のリミッタ処理を実現している。すなわち、従来よりも、簡単な構成で、かつ音質を損なわずにレベルを制御できる。
【0051】
なお、図5の(h)に示した信号は、図3に示した非線形リミッターで用いられる入出力関数を用いた場合に得られたが、他の特性を用いることにより、同様の非線形処理が可能であり、さまざまなエフェクト効果を実現することができる。
【0052】
次ぎに、第2の実施の形態について説明する。この第2の実施の形態も、オリジナルのアナログオーディオ信号にΔΣ変調処理を施して得た1ビットデータのレベルを制御する1ビットデータ処理装置であるが、レベル制御処理としては、瞬時よりも比較的長い時間で変化するレベル変化処理、例えばエクスパンド処理を行う。
【0053】
この1ビットデータ処理装置は、図8に示すような構成である。上記図1に示した構成と異なるのは、瞬時波高値レベル検出器3の代わりに、平均エネルギーレベル検出器35を設けていること、そのため新たなゲイン生成器38、ROM39を用いている点である。
【0054】
平均エネルギーレベル検出器35は、1ビットデータの低域成分の平均エネルギーレベルAを検出する。この平均エネルギーレベル検出器35は、ディジタルFIRフィルタ36と、2乗和平均算出器37とを有してなる。
【0055】
平均エネルギーレベル検出器35からの平均エネルギーレベルAは、ゲイン生成器38に供給される。
【0056】
ゲイン生成器38は、エクスパンド処理を行うための関数により得られた入出力特性を記憶しているROMテーブル39からの上記平均エネルギーレベルAに応じたゲイン係数Kを読み出し、このゲイン係数Kをレベルコントローラ7の乗算器8に供給する。
【0057】
上記エクスパンド処理を行うための関数としては、例えば、図9に示すような、入出力特性、
y=f(x) ・・・(1’)
がある。これは、入力レベルxの上昇にしたがって、出力レベルyも非線形に上昇していくような特性である。
【0058】
このよう入出力特性を実現するには、従来、上記図4に示したのと同様な、マルチビットPCM装置を使う必要があった。
【0059】
上記1ビットデータの場合、データ自身は“0”と“1”からなる最大、最小の2つの振幅値しか持たず、1ビットデータ入力から直接入出力関数により処理信号を得ることはできなかった。
【0060】
そこで、図8に示した1ビットデータ処理装置では、平均エネルギーレベル検出器35により、1ビットデータ入力から低域オーディオ信号成分の平均エネルギーレベルを検出し、この平均エネルギーレベルに応じて、ゲイン生成器38で変換ゲイン係数を生成する。そしてこのゲイン係数に基づいて、レベルコントローラ7がレベルコントロールされた1ビットデータ、ここでは非線形のエクスパンド処理が施された1ビットデータ出力を得ている。
【0061】
この1ビットデータ処理装置の動作を、図10のタイミングチャートを用いて詳細に説明する。先ず、入力端子1から入力されたオリジナルのアナログオーディオ信号(図10の(a))は、図2に示したΔΣ変調器2により、図10の(b)に示す1ビットデータ入力Xとなる。ここで、オリジナルのアナログオーディオ信号は、瞬時よりも長い時間で徐々に振幅レベルが大きくなっている。1ビットデータ入力Xは、平均エネルギーレベル検出器35及びディレーライン6に供給される。
【0062】
平均エネルギーレベル検出器3は、オーディオ帯域をカットオフ周波数とするディジタルFIRフィルタ36とそのフィルタ出力の2乗和平均を算出する2乗和平均算出器37とから構成されており、図10の(c)に示す平均エネルギーレベルAを検出する。この平均エネルギーレベルAは、ディジタルデータであり、なおかつ振幅情報を持つような出力である。
【0063】
ゲイン生成器38は、上記平均エネルギーレベルAが供給されると、ROMテーブル39を参照し、所定の平均エネルギーレベルAに対応する図10の(d)に示すようなゲイン係数Kを読み出して、レベルコントローラ7の乗算器8に出力する。
【0064】
乗算器8は、ディジタル乗算器であり、乗算器出力Zを、上記(2)式に示すようにして演算して出力する。
【0065】
このときのゲインKは、入出力変換関数を示す上記(1’)式より、上記(3)式のようになる。
【0066】
ここで1ビットデータの場合、上記平均エネルギーレベルは、上記平均エネルギーレベル検出器35により、Aとして得られる。これよりゲイン生成器38は、上記(4)式により、レベルに応じたゲイン係数Kを生成する。なお、(3)、(4)式は、(1’)式による変換器26の伝達関数に相当する。
【0067】
図11には、ROMテーブル39に格納されている変換特性の一例を示す。これは、上記図9及び(1’)式に示した入出力変換関数より、(4)式により導出した伝達特性である。
【0068】
ここで、図10の(a)に示したようなオーディオ信号を入力した場合の、ゲイン係数Kは、上記レベルAが0.0付近の時、0.0であり、上記レベルAが1.0のとき、2.0であり、その変化は線形となっている。
【0069】
一方、1ビットデータ入力Xにはディレーライン6により、平均エネルギーレベル検出器35及びゲイン生成器38によるディレー時間分の遅延操作が施され、タイミングが合わされた後、ゲインコントローラ7内乗算器8により上記ゲイン係数K倍される。K倍されて得られる図10の(e)に示す乗算出力Zは、上記図2に示した構成のΔΣ変調器9により再び1ビットデータに変換され、レベルコントロールされた1ビットデータ出力Y(図10の(f))として得られる。
【0070】
この1ビットデータ出力Yは、上記図7に構成を示したアログロFIRフィルタ10によってアナログ信号に変換され、図示しないアナログLPFを通ることにより、可聴アナログオーディオ信号(図10の(g))とされる。
この図10の(g)に示したオーディオ信号成分は、図10の(a)に示したオリジナルのオーディオ信号と同様に、瞬時よりも長い時間で徐々に、振幅レベルがエクスパンドされている。
【0071】
以上より、この1ビットデータ処理装置によれば、1ビットデータを従来のように一度アナログ信号に戻すことなく、そのまま1ビットデータのまま用いて、低域成分レベルに応じたゲイン操作を行い、エクスパンド処理を実現している。すなわち、従来よりも、簡単な構成で、かつ音質を損なわずにレベルを制御できる。
【0072】
なお、図10の(g)に示した信号は、エクスパンド処理で用いられる入出力関数を用いた場合であるが、他の特性を用いることにより、同様の非線形処理が可能であり、さまざまなエフェクト効果を実現することができる。
【0073】
また、これまでは、上記第1の実施の形態の図1に示した1ビットデータ処理装置、及び上記第2の実施の形態の図8に示した1ビットデータ処理装置とも、低域信号成分の瞬時波高値レベル検出器3、及び平均エネルギーレベル検出器35、またゲイン生成器4、及びゲイン生成器38を、ΔΣ変調処理に用いるサンプリング周期単位に同期して動作させていたが、この同期をサンプリング周期の整数倍間隔で行うことにより、これらの処理負担を軽減するようにしてもよい。
【0074】
図12には、第1の実施の形態の1ビットデータ処理装置の瞬時波高値レベル検出器3及びゲイン生成器4のシステムクロックを、ΔΣ変調処理で用いるサンプリグ周波数64fsを1/64に分周器42で分周したシステムクロックfsとする場合の構成を示す。
【0075】
クロック入力端子41からのΔΣ変調器2でのΔΣ変調処理に用いるサンプリング周波数64fsは、ディレーライン6、レベルコントローラ7に、システムクロックとして供給される。また、瞬時波高値レベル検出器3及びゲイン生成器4には、分周器42で1/64に分周された周波数fsのシステムクロックが供給される。
【0076】
これにより、ゲインコントロールのための一連の操作処理が1/64に軽減され、またリアルタイムで実行するハードウエアを構成する際の規模を軽減できる。
【0077】
また、同様に、図13に示すように、上記第2の実施の形態の1ビットデータ処理装置の平均エネルギーレベル検出器35及びゲイン生成器38へのシステムクロックを分周器42で1/64に分周した周波数fsのクロックとすることにより、ゲインコントロールのための一連の操作処理を1/64に軽減し、またリアルタイムで実行するハードウエアを構成する際の規模を軽減できる。
【0078】
また、本発明に係るディジタルデータ処理方法、すなわち、1ビットデータの低域成分の振幅のレベル情報を検出し、この振幅レベル情報に応じて生成したゲイン係数に基づいて上記1ビットデータのレベルを制御することを特徴とするディジタルデータ処理方法をソフトウェアとしてプログラム化し、例えばROMなどの記録媒体に格納しておけば、例えば振幅方向のエフェクト処理を施した1ビットデータを簡単に得ることができる。
【0079】
【発明の効果】
本発明に係るディジタルデータ処理装置によれば、1ビットデータの低域オーディオ信号成分の振幅の瞬時波高値レベルに応じて、該1ビットデータのレベルを簡単な構成で、かつ音質を損なわずに制御することができる。
【0080】
また、本発明に係るディジタルデータ処理装置によれば、1ビットデータの低域オーディオ信号成分の振幅の平均エネルギーレベルに応じて、該1ビットデータのレベルを簡単な構成で、かつ音質を損なわずに制御することができる。
【0081】
また、本発明に係るディジタルデータ処理方法によれば、1ビットデータの低域オーディオ信号成分の振幅のレベル情報に応じて、該1ビットデータのレベルを簡単な構成で、かつ音質を損なわずに制御することができる。
【図面の簡単な説明】
【図1】本発明に係るディジタルデータ処理装置及び方法の第1の実施の形態となる1ビットデータ処理装置のブロック図である。
【図2】上記図1に示した1ビットデータ処理装置で用いるΔΣ変調器の詳細な構成を示すブロック図である。
【図3】非線形のリミッタ処理の入出力特性を示す特性図である。
【図4】上記図3に示した入出力特性を実行する従来のマルチビットPCM装置の構成を示すブロック図である。
【図5】上記図1に示した1ビットデータ処理装置の動作を説明するためのタイミングチャートである。
【図6】上記図1に示した1ビットデータ処理装置で用いたゲイン生成器の変換特性の一例を示す特性図である。
【図7】上記図1に示した1ビットデータ処理装置に用いられるアナログFIRフィルタの構成を示す回路図である。
【図8】本発明に係るディジタルデータ処理装置及び方法の第2の実施の形態となる1ビットデータ処理装置の構成を示すブロック図である。
【図9】上記図8に示した1ビットデータ処理装置が行うエクスパンド処理の入出力特性を示す特性図である。
【図10】上記図8に示した1ビットデータ処理装置の動作を説明するためのタイミングチャートである。
【図11】上記図8に示した1ビットデータ処理装置で用いたゲイン生成器の変換特性の一例を示す特性図である。
【図12】上記図1に示した第1の実施の形態となる1ビットデータ処理装置の変形例のブロック図である。
【図13】上記図8に示した第2の実施の形態となる1ビットデータ処理装置の変形例のブロック図である。
【符号の説明】
2 ΔΣ変調器、3 瞬時波高値レベル検出器、4 ゲイン生成器、5 ROMテーブル、6 ディレーライン、7 レベルコントローラ、8 乗算器、9 ΔΣ変調器
Claims (6)
- オーディオ信号にデルタシグマ変調処理を施して得られた1ビットディジタルデータを制御して上記オーディオ信号のゲインを可変するディジタルデータ処理装置であって、
上記1ビットディジタルデータから上記オーディオ信号の低域成分のみを抽出して、上記オーディオ信号の低域成分の瞬時波高値レベルを検出する瞬時波高値レベル検出手段と、
予め決められた入出力特性を備えた記憶手段と、
上記記憶手段に記憶された入出力特性に上記瞬時波高値レベル検出手段によって得られた瞬時波高値レベルを入力することによって上記瞬時波高値レベルのゲイン係数を生成するゲイン生成手段と、
上記ゲイン生成手段から出力された上記ゲイン係数を上記1ビットディジタルデータに乗算し、デルタシグマ変調を行うことによって上記入力特性に基づいた上記1ビットディジタルデータを制御するレベル制御手段と
を備えることを特徴とするディジタルデータ処理装置。 - 上記瞬時波高値レベル検出手段及び上記ゲイン生成手段のシステムクロック周波数を上記デルタシグマ変調処理で用いたクロック周波数よりも低くすることを特徴とする請求項1記載のディジタルデータ処理装置。
- オーディオ信号にデルタシグマ変調処理を施して得られた1ビットディジタルデータを制御して上記オーディオ信号のゲインを可変するディジタルデータ処理装置であって、
上記1ビットディジタルデータから上記オーディオ信号の低域成分のみを抽出して、上記オーディオ信号の低域成分の平均エネルギーレベルを検出する平均エネルギーレベル検出手段と、
予め決められた入出力特性を備えた記憶手段と、
上記記憶手段に記憶された入出力特性に上記平均エネルギーレベル検出手段によって得られた平均エネルギーレベルを入力することによって上記平均エネルギーレベルのゲイン係数を生成するゲイン生成手段と、
上記ゲイン生成手段から出力された上記ゲイン係数を上記1ビットディジタルデータに乗算し、デルタシグマ変調を行うことによって上記入力特性に基づいた上記1ビットディジタルデータを制御するレベル制御手段と
を備えることを特徴とするディジタルデータ処理装置。 - 上記平均エネルギーレベル検出手段及び上記ゲイン生成手段のシステムクロック周波数を上記デルタシグマ変調処理で用いたクロック周波数よりも低くすることを特徴とする請求項3記載のディジタルデータ処理装置。
- オーディオ信号にデルタシグマ変調処理を施して得られた1ビットディジタルデータを制御して上記オーディオ信号のゲインを可変するディジタルデータ処理方法であって、
上記1ビットディジタルデータから上記オーディオ信号の低域成分のみを抽出して、上記オーディオ信号の低域成分の瞬時波高値レベルを検出する瞬時波高値レベル検出ステップと、
予め決められた入出力特性を記憶手段に記憶する記憶ステップと、
上記記憶ステップによって記憶手段に記憶された入出力特性に上記瞬時波高値レベル検出ステップによって得られた瞬時波高値レベルを入力することによって上記瞬時波高値レベルのゲイン係数を生成するゲイン生成ステップと、
上記ゲイン生成ステップから出力された上記ゲイン係数を上記1ビットディジタルデータに乗算し、デルタシグマ変調を行うことによって上記入力特性に基づいた上記1ビットディジタルデータを制御するレベル制御ステップと
を備えることを特徴とするディジタルデータ処理方法。 - オーディオ信号にデルタシグマ変調処理を施して得られた1ビットディ ジタルデータを制御して上記オーディオ信号のゲインを可変するディジタルデータ処理方法であって、
上記1ビットディジタルデータから上記オーディオ信号の低域成分のみを抽出して、上記オーディオ信号の低域成分の平均エネルギーレベルを検出する平均エネルギーレベル検出ステップと、
予め決められた入出力特性を記憶手段に記憶する記憶ステップと、
上記記憶ステップによって記憶手段に記憶された入出力特性に上記平均エネルギーレベル検出ステップによって得られた平均エネルギーレベルを入力することによって上記平均エネルギーレベルのゲイン係数を生成するゲイン生成ステップと、
上記ゲイン生成ステップから出力された上記ゲイン係数を上記1ビットディジタルデータに乗算し、デルタシグマ変調を行うことによって上記入力特性に基づいた上記1ビットディジタルデータを制御するレベル制御ステップと
を備えることを特徴とするディジタルデータ処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19284097A JP3807036B2 (ja) | 1997-07-17 | 1997-07-17 | ディジタルデータ処理装置及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19284097A JP3807036B2 (ja) | 1997-07-17 | 1997-07-17 | ディジタルデータ処理装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1141101A JPH1141101A (ja) | 1999-02-12 |
JP3807036B2 true JP3807036B2 (ja) | 2006-08-09 |
Family
ID=16297861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19284097A Expired - Fee Related JP3807036B2 (ja) | 1997-07-17 | 1997-07-17 | ディジタルデータ処理装置及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3807036B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6819275B2 (en) * | 2000-09-08 | 2004-11-16 | Koninklijke Philips Electronics N.V. | Audio signal compression |
JP3858785B2 (ja) * | 2002-08-09 | 2006-12-20 | ソニー株式会社 | ディジタル信号処理装置及びディジタル信号処理方法 |
WO2007114348A1 (ja) * | 2006-03-31 | 2007-10-11 | Pioneer Corporation | 再生音量調整装置及び方法 |
JP4750059B2 (ja) * | 2007-02-28 | 2011-08-17 | 大崎電気工業株式会社 | シングルビット振幅調整回路 |
JP2013058925A (ja) * | 2011-09-08 | 2013-03-28 | Ricoh Co Ltd | デルタシグマ型変調回路 |
-
1997
- 1997-07-17 JP JP19284097A patent/JP3807036B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1141101A (ja) | 1999-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5021788A (en) | Digital analog converter | |
JP3593805B2 (ja) | 特殊効果処理装置 | |
GB2160040A (en) | Method and system for decoding a digital signal using a variable frequency low-pass filter | |
JPH09289453A (ja) | 信号処理装置、信号記録装置及び信号再生装置 | |
JP2005510110A (ja) | シグマデルタ変調 | |
JP3371681B2 (ja) | 信号処理装置 | |
KR100497702B1 (ko) | 디지털데이터변환장치 | |
JPH08274646A (ja) | ディジタル信号処理方法及び装置 | |
JP2003110376A (ja) | 信号増幅装置 | |
JP3807036B2 (ja) | ディジタルデータ処理装置及び方法 | |
JP3465455B2 (ja) | 信号伝送装置 | |
US7317758B2 (en) | PCM-to-PWM converter | |
JP2002314425A (ja) | デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法 | |
JP3334413B2 (ja) | ディジタル信号処理方法及び装置 | |
JP4339490B2 (ja) | 信号処理装置 | |
JPH05284033A (ja) | Σδ変調器 | |
KR100419984B1 (ko) | 디지털신호뮤트방법과디지털신호뮤트방법을이용하는디지털신호처리장치와디지털신호기록장치 | |
JP4189757B2 (ja) | Pcmデータをpwmデータへ効率的に変換する方法および回路 | |
JP3826813B2 (ja) | ディジタル信号処理装置及びディジタル信号処理方法 | |
Hicks | The application of dither and noise-shaping to nyquist-rate digital audio: an introduction | |
JPH09307447A (ja) | 高次δς変調器とδς変調型コンバータ | |
JPH04331517A (ja) | 信号加算装置および信号加算方法 | |
JP3047368B2 (ja) | A/dコンバータ回路 | |
WO2020175581A1 (ja) | デルタシグマ変調装置及び通信機器 | |
JP2900076B2 (ja) | 波形生成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060320 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060508 |
|
LAPS | Cancellation because of no payment of annual fees |