JP3804907B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP3804907B2 JP3804907B2 JP37567199A JP37567199A JP3804907B2 JP 3804907 B2 JP3804907 B2 JP 3804907B2 JP 37567199 A JP37567199 A JP 37567199A JP 37567199 A JP37567199 A JP 37567199A JP 3804907 B2 JP3804907 B2 JP 3804907B2
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- memory cell
- ferroelectric memory
- memory element
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本発明は、半導体記憶装置、特に不揮発性強誘電体メモリ(Ferroelectric RAM、以下FRAMとする)に関する。FRAMは、DRAMのキャパシタ部分に強誘電体を用いたものであり、そのキャパシタ部分の残留分極によってデータを記憶するため、データ保持のための電源を設けなくてもデータを保持することができる。そのため、たとえば、ICカードなどにおいて暗号や機密性の高いコードなど(以下、暗号等とする)を記憶させるのにFRAMが使用されることがある。
【0002】
【従来の技術】
図9は、従来のFRAMにおいて、メモリセルとワード線およびプレート線との接続状態を模式的に示す図である。また、図10は、従来のFRAMにおいて、メモリセルとビット線との接続状態を模式的に示す図である。
【0003】
図9に示すように、従来のFRAMでは、ワード線Wとプレート線Pとからなる行選択線対と、行方向のメモリセル群(以下、メモリセル行とする)とは、1対1の関係で接続されている。つまり、図9において、第1番目の行選択線対W1,P1は第1行目のメモリセル11,12,13,…に接続される。第2番目の行選択線対W2,P2は第2行目のメモリセル21,22,23,…に接続される。第3番目の行選択線対W3,P3は第3行目のメモリセル31,32,33,…に接続される。
【0004】
また、図10に示すように、従来のFRAMでは、一対のビット線B,Bからなる列選択線対と、列方向のメモリセル群(以下、メモリセル列とする)とは、1対1の関係で接続されている。つまり、図10において、第1番目の列選択線対B11,B12は第1列目のメモリセル11,21,…に接続される。第2番目の列選択線対B21,B22は第2列目のメモリセル12,22,…に接続される。第3番目の列選択線対B31,B32は第3列目のメモリセル13,23,…に接続される。第4番目の列選択線対B41,B42および第4列目のメモリセル14,24,…についても同様である。
【0005】
たとえば、メモリセルが2個のトランジスタと2個の強誘電体素子(強誘電体キャパシタ)で構成されているFRAMの場合、各メモリセルは、図11に示すような構成となる。すなわち、各メモリセル11,12,…,21,22,…内の2個の強誘電体素子C1,C2は、それぞれ、その一端を別々のトランジスタQ1,Q2に接続し、他端をプレート線P1,P2に接続した構成となっている。
【0006】
一般に、FRAMを製造するにあたって、その製造プロセスのウエハ段階で強誘電体よりなる記憶素子に対する暗号等の書き込みをおこなう必要がある。これは、完成したFRAMチップのパッケージを回路基板に実装した後に書き込みをおこなうのは、機密保護上好ましくないからである。
【0007】
ところで、強誘電体素子は、熱や水素等の外部的要因により素子特性の劣化を生じることが知られている。したがって、ウエハ段階で強誘電体記憶素子に暗号等を書き込んでも、その後の製造プロセスにおいて強誘電体素子が熱の影響を受けたり水素等にさらされたりすると、素子特性の劣化により記憶情報が消失してしまうおそれがある。記憶情報の消失は、信頼性の点で極めて重大な問題である。そこで、従来は、製造プロセスにおいて、熱や水素等の外部的要因を極力排除するように配慮がなされている。
【0008】
【発明が解決しようとする課題】
しかしながら、上述したように、従来は、製造プロセスにおいて、熱や水素等の外部的要因を極力排除する必要があるため、製造プロセスに制約が生じるという問題点がある。また、通常のDRAM等の製造設備と異なり、熱や水素等の影響を排除するための設備が必要となるため、製造コストが上昇する。したがって、FRAMのパッケージが高価になるという問題点がある。
【0009】
本発明は、上記問題点に鑑みてなされたものであって、製造段階で熱や水素等の影響を受けても記憶情報を保持しつづける強誘電体記憶素子を備えた半導体記憶装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成するため、本発明は、強誘電体記憶素子を備えた半導体記憶装置において、基板実装後にデータを書き込むための第1の強誘電体記憶素子と、その第1の強誘電体記憶素子よりも容量の大きい第2の強誘電体記憶素子を設け、その第2の強誘電体記憶素子を、製造段階において暗号等を書き込むための記憶素子として用いるものである。
【0011】
強誘電体素子の特性はその容量の大小によって決まる。したがって、製造段階において、容量がより大きい第2の強誘電体記憶素子に暗号等を書き込めば、製造中に強誘電体素子が熱の影響を受けたり水素等にさらされても、記憶情報が消失してしまうほどには素子の特性が劣化しないので、製造終了後においても記憶情報を保持しつづけることができる。
【0012】
ここで、第2の強誘電体記憶素子は、複数の第1の強誘電体記憶素子を組み合わせることによって構成されていてもよい。また、第1の強誘電体記憶素子が複数の強誘電体キャパシタ(強誘電体素子)を備えている場合には、その第1の強誘電体記憶素子に含まれる複数の強誘電体キャパシタを並列に接続することによって第2の強誘電体記憶素子が構成されていてもよい。このようにすれば、第2の強誘電体記憶素子の容量を第1の強誘電体記憶素子の容量よりも大きくすることができる。
【0013】
具体的には、複数の第1の強誘電体記憶素子によって第2の強誘電体記憶素子を構成する場合、複数の行選択線(ワード線、プレート線)または複数の列選択線(ビット線)を短絡する。そうすれば、行選択線(ワード線、プレート線)が短絡された複数の第1の強誘電体記憶素子には、同じ情報が書き込まれることになるため、第2の強誘電体記憶素子に書き込まれた情報は、第1の強誘電体記憶素子に書き込まれる場合の複数倍の容量を有する強誘電体記憶素子で保持されることになる。したがって、製造中に強誘電体記憶素子が熱や水素等の影響を受けても記憶情報を保持しつづけることができる。列選択線(ビット線)を短絡した場合も同様である。
【0014】
また、選択回路を設け、その選択回路により、短絡させる行選択線(ワード線、プレート線)または列選択線(ビット線)を選択する構成としてもよい。そうすれば、短絡させる行選択線(ワード線、プレート線)または列選択線(ビット線)を、書き込む暗号等のデータ量などに応じて変更することができる。
【0015】
さらに、ROM等の記憶手段(プログラム格納部)に、短絡させる行選択線(ワード線、プレート線)または列選択線(ビット線)を選択するためのプログラムを格納し、そのプログラムに基づいて、短絡対象となる複数の行選択線(ワード線、プレート線)または列選択線(ビット線)を選択する制御手段(プログラムコントロール回路)を設けた構成としてもよい。そうすれば、短絡させる行選択線(ワード線、プレート線)または列選択線(ビット線)をプログラマブルに選択することができる。
【0016】
【発明の実施の形態】
以下に、本発明にかかる半導体記憶装置の実施の形態について図面を参照しつつ詳細に説明する。
【0017】
(実施の形態1)
図1は、実施の形態1にかかる半導体記憶装置において、メモリセルとワード線およびプレート線との接続状態を模式的に示す図である。この半導体記憶装置は、たとえば、第1の強誘電体記憶素子として複数のメモリセル01,02,…,11,12,…,21,22,…,31,32,…を備えている。第1行目のメモリセル行と第2行目のメモリセル行は、第1番目のワード線W1および第1番目のプレート線P1に共通接続されている。
【0018】
したがって、第1行目のメモリセル行と第2行目のメモリセル行において、同じ列に配置されたメモリセル対が、それぞれ単独の場合よりも容量が大きい第2の強誘電体記憶素子を構成していることになる。すなわち、図示例では、第1行第1列目(図に示すメモリセルアレイにおいて右上)のメモリセル01と第2行第1列目のメモリセル11とによって、第1列目の第2の強誘電体記憶素子が構成されている。
【0019】
同様に、第1行第2列目のメモリセル02と第2行第2列目のメモリセル12とによって、第2列目の第2の強誘電体記憶素子が構成されている。また、第1行第3列目のメモリセル03と第2行第3列目のメモリセル13とによって、第3列目の第2の強誘電体記憶素子が構成されている。図示省略したが、第4列目以降も同様である。
【0020】
第3行目のメモリセル行は、第2番目のワード線W2および第2番目のプレート線P2に接続されている。第4行目のメモリセル行は、第3番目のワード線W3および第3番目のプレート線P3に接続されている。第5行目以降も同様である。
【0021】
つぎに、実施の形態1にかかる半導体記憶装置の作用について説明する。第1番目のワード線W1および第1番目のプレート線P1は、第1行目のメモリセル行と第2行目のメモリセル行の両方に接続されている。そのため、第1番目のワード線W1および第1番目のプレート線P1により第1行目と第2行目のメモリセル行が同時に選択される。つまり、同じビット線に接続された第1行目のメモリセルと第2行目のメモリセルに対して同時にデータの書き込みまたは読み出しがおこなわれる。
【0022】
したがって、第1行目のメモリセルと第2行目のメモリセルに書き込まれた同一の情報は、単独のメモリセルの2倍の容量を有する強誘電体記憶素子で保持されることになる。したがって、製造段階において、その容量が2倍の強誘電体記憶素子に暗号等のデータを書き込めば、その暗号等のデータは通常の2倍の容量で保持されることになる。
【0023】
以上説明したように、実施の形態1によれば、製造段階において、暗号等のデータは、通常の強誘電体記憶素子の2倍の容量を有する強誘電体記憶素子に書き込まれるため、製造中に熱や水素等の影響を受けてもそのデータが消失してしまうほどには素子の特性が劣化しないので、製造終了後においても暗号等のデータを保持しつづけることができる。
【0024】
したがって、製造プロセスにおいて、熱や水素等の外部的要因を極力排除する必要がないので、製造プロセスの制約をなくすことができる。また、熱や水素等の影響を排除するための設備が不要となるため、製造コストを抑えることができるので、安価なFRAMパッケージが得られる。また、ウエハの段階でID番号などを強誘電体メモリに記憶させることができる。
【0025】
(実施の形態2)
図2は、実施の形態2にかかる半導体記憶装置において、メモリセルとビット線との接続状態を模式的に示す図である。この半導体記憶装置は、たとえば、第1の強誘電体記憶素子として複数のメモリセル11,…,14,15,…,21,…,24,25,…を備えている。第4列目のメモリセル列と第5列目のメモリセル列は、符号B41と符号B42で示す第4番目のビット線対に共通接続されている。
【0026】
したがって、第4列目のメモリセル列と第5列目のメモリセル列において、同じ行に配置されたメモリセル対が、それぞれ単独の場合よりも容量が大きい第2の強誘電体記憶素子を構成していることになる。すなわち、図示例では、第1行第4列目のメモリセル14と第1行第5列目(図に示すメモリセルアレイにおいて左上)のメモリセル15とによって、第1行目の第2の強誘電体記憶素子が構成されている。同様に、第2行第4列目のメモリセル24と第2行第5列目のメモリセル25とによって、第2行目の第2の強誘電体記憶素子が構成されている。また、第3行目以降も同様である。
【0027】
第1列目のメモリセル列は、第1番目のビット線対B11,B12に接続されている。第2列目のメモリセル列は、第2番目のビット線対B21,B22に接続されている。第3列目のメモリセル列、は、第3番目のビット線対B31,B32に接続されている。第6列以降も同様である。
【0028】
実施の形態2にかかる半導体記憶装置の作用について説明する。第4番目のビット線対B41,B42は、第4列目のメモリセル列と第5列目のメモリセル列の両方に接続されている。そのため、第4番目のビット線対B41,B42により第4列目と第5列目のメモリセル列が同時に選択される。つまり、同じワード線およびプレート線に接続された第4列目のメモリセルと第5列目のメモリセルに対して同時にデータの書き込みまたは読み出しがおこなわれる。
【0029】
したがって、第4列目のメモリセルと第5列目のメモリセルに書き込まれた同一の情報は、単独のメモリセルの2倍の容量を有する強誘電体記憶素子で保持されることになる。したがって、製造段階において、その容量が2倍の強誘電体記憶素子に暗号等のデータを書き込めば、その暗号等のデータは通常の2倍の容量で保持されることになる。
【0030】
以上説明したように、実施の形態2によれば、製造段階において、暗号等のデータは、通常の強誘電体記憶素子の2倍の容量を有する強誘電体記憶素子に書き込まれるため、製造中に熱や水素等の影響を受けてもそのデータが消失してしまうほどには素子の特性が劣化しないので、製造終了後においても暗号等のデータを保持しつづけることができる。
【0031】
したがって、製造プロセスにおいて、熱や水素等の外部的要因を極力排除する必要がないので、製造プロセスの制約をなくすことができる。また、熱や水素等の影響を排除するための設備が不要となるため、製造コストを抑えることができるので、安価なFRAMパッケージが得られる。
【0032】
(実施の形態3)
図3は、実施の形態3にかかる半導体記憶装置において、メモリセルとワード線およびプレート線との接続状態を模式的に示す図である。実施の形態3は、実施の形態1の半導体記憶装置において、短絡させるワード線およびプレート線を選択するための複数(図示例では2個だけ示されている)の選択回路1,2,…を備えたものである。
【0033】
すなわち、たとえば図示例では、第1番目のワード線W1および第1番目のプレート線P1は第1行目のメモリセル行に接続される。第2番目のワード線W2および第2番目のプレート線P2は第2行目のメモリセル行に接続される。そして、第1の選択回路1は、外部から入力する選択信号に基づいて、第1番目のワード線W1と第2番目のワード線W2、および第1番目のプレート線P1と第2番目のプレート線P2を同時に短絡させるか否かの選択をおこなう。
【0034】
また、第3番目のワード線W3および第3番目のプレート線P3は第3行目のメモリセル行に接続される。第4番目のワード線W4および第4番目のプレート線P4は第4行目のメモリセル行に接続される。そして、第2の選択回路2は、外部から入力する選択信号に基づいて、第3番目のワード線W3と第4番目のワード線W4、および第3番目のプレート線P3と第4番目のプレート線P4を同時に短絡させるか否かの選択をおこなう。第5行目のメモリセル行以降についても同様である。
【0035】
図4は、実施の形態3にかかる半導体記憶装置において、メモリセルとワード線およびプレート線との接続状態の他の例を模式的に示す図である。図4に示す例は、図3に示す半導体記憶装置において、記憶手段であるプログラム格納部3および制御手段であるプログラムコントロール回路4を備え、短絡させるワード線Wの組およびプレート線Pの組をプログラマブルに選択することができる構成としたものである。
【0036】
プログラム格納部3は、短絡させるワード線の組およびプレート線の組を選択するためのプログラムを格納する。プログラム格納部3は、ROM、EEPROM、FRAM、SRAMまたはDRAMなどのメモリにより構成される。プログラムコントロール回路4、プログラム格納部3に格納されたプログラムに基づいて選択信号を生成し、対象となる選択回路1,2,…へ出力する。各選択回路1,2,…は、選択信号に応じてワード線Wの組およびプレート線Pの組の短絡動作をおこなう。
【0037】
実施の形態3にかかる半導体記憶装置の作用について説明する。図3に示す例においては、外部から入力された選択信号に基づいて、いずれか2つのメモリセル行について、ワード線Wおよびプレート線Pがともに短絡される。また、図4に示す例においては、プログラム格納部3に格納されたプログラムに基づいて、いずれか2つのメモリセル行について、ワード線Wおよびプレート線Pがともに短絡される。
【0038】
ワード線Wおよびプレート線Pがともに短絡された2つのメモリセル行では、単独のメモリセル行における強誘電体容量の2倍の容量を有することになる。したがって、製造段階において、その容量が2倍の強誘電体記憶素子に暗号等のデータを書き込めば、その暗号等のデータは通常の2倍の容量で保持されることになる。
【0039】
以上説明したように、実施の形態3によれば、実施の形態1と同様に、製造段階において書き込まれた暗号等のデータを製造終了後においても保持しつづけることができるという効果に加えて、その暗号等を書き込むための記憶領域を暗号等のデータ量などに応じてメモリセルアレイの中で変更することができる。また、選択回路1,2が設けられていることによって、ワード線Wまたはプレート線Pの配線経路をたどり難くなる。したがって、第三者がワード線Wまたはプレート線Pの配線経路をたどって暗号等が書き込まれた記憶領域を調べ、不正に暗号等を取得してしまうのを防ぐことができる。つまり、機密性が高くなる。
【0040】
(実施の形態4)
図5は、実施の形態4にかかる半導体記憶装置において、メモリセルとビット線との接続状態を模式的に示す図である。実施の形態4は、実施の形態2の半導体記憶装置において、短絡させるビット線対を選択するための複数(図示例では2個だけ示されている)の選択回路5,6,…を備えたものである。
【0041】
すなわち、たとえば図示例では、第1番目のビット線対B11,B12は第1列目のメモリセル列に接続される。第2番目のビット線対B21,B22は第2列目のメモリセル列に接続される。そして、第1の選択回路5は、外部から入力する選択信号に基づいて、第1番目のビット線対B11,B12の一方と第2番目のビット線対B21,B22の一方、および第1番目のビット線対B11,B12の他方と第2番目のビット線対B21,B22の他方を同時に短絡させるか否かの選択をおこなう。
【0042】
また、第3番目のビット線対B31,B32は第3列目のメモリセル列に接続される。第4番目のビット線対B41,B42は第4列目のメモリセル列に接続される。そして、第2の選択回路6は、外部から入力する選択信号に基づいて、第3番目のビット線対B31,B32の一方と第4番目のビット線対B41,B42の一方、および第3番目のビット線対B31,B32の他方と第4番目のビット線対B41,B42の他方を同時に短絡させるか否かの選択をおこなう。第5列目のメモリセル列以降についても同様である。
【0043】
図6は、実施の形態4にかかる半導体記憶装置において、メモリセルとビット線対との接続状態の他の例を模式的に示す図である。図6に示す例は、図5に示す半導体記憶装置において、記憶手段であるプログラム格納部7および制御手段であるプログラムコントロール回路8を備え、短絡させるビット線対B,Bの組をプログラマブルに選択することができる構成としたものである。
【0044】
プログラム格納部7は、短絡させるビット線対B,Bの組を選択するためのプログラムを格納する。プログラム格納部7は、ROM、EEPROM、FRAM、SRAMまたはDRAMなどのメモリにより構成される。プログラムコントロール回路8は、プログラム格納部7に格納されたプログラムに基づいて選択信号を生成し、対象となる選択回路5,6,…へ出力する。各選択回路5,6,…は、選択信号に応じてビット線対B,Bの組の短絡動作をおこなう。
【0045】
実施の形態4にかかる半導体記憶装置の作用について説明する。図5に示す例においては、外部から入力された選択信号に基づいて、いずれか2つのメモリセル列について、ビット線対B,Bが短絡される。また、図6に示す例においては、プログラム格納部7に格納されたプログラムに基づいて、いずれか2つのメモリセル列について、ビット線対B,Bが短絡される。
【0046】
ビット線対B,Bがともに短絡された2つのメモリセル列では、単独のメモリセル列における強誘電体容量の2倍の容量を有することになる。したがって、製造段階において、その容量が2倍の強誘電体記憶素子に暗号等のデータを書き込めば、その暗号等のデータは通常の2倍の容量で保持されることになる。
【0047】
以上説明したように、実施の形態4によれば、実施の形態2と同様に、製造段階において書き込まれた暗号等のデータを製造終了後においても保持しつづけることができるという効果に加えて、その暗号等を書き込むための記憶領域を暗号等のデータ量などに応じてメモリセルアレイの中で変更することができる。
【0048】
また、選択回路5,6が設けられていることによって、ビット線Bの配線経路をたどり難くなる。したがって、第三者がビット線Bの配線経路をたどって暗号等が書き込まれた記憶領域を調べ、不正に暗号等を取得してしまうのを防ぐことができる。つまり、機密性が高くなる。
【0049】
(実施の形態5)
図7は、実施の形態5にかかる半導体記憶装置において、メモリセル内の強誘電体素子との接続状態を模式的に示す図である。実施の形態5は、たとえば図示例のように、各メモリセルに複数、たとえば2個の強誘電体素子(強誘電体キャパシタ)が設けられている場合、メモリセル11において一方のトランジスタQ1aとプレート線P1との間に2個の強誘電体素子C1a,C2aを並列に接続するとともに、それに隣接するメモリセル12において一方のトランジスタQ2bとプレート線P1との間に2個の強誘電体素子C1b,C2bを並列に接続したものである。
【0050】
メモリセル11において強誘電体素子C2aともう一方のトランジスタQ2aとは絶縁される。同様に、メモリセル12において強誘電体素子C1bともう一方のトランジスタQ1bとは絶縁される。このような構成とすることによって、メモリセル11とメモリセル12の2つのセルで、単独のメモリセルの場合の2倍の強誘電体容量を有する単一のメモリセルと同等になる。この2個のメモリセル11,12よりなるメモリセルに対しては、4本のビット線B11,B12,B21,B22のうちトランジスタQ1aに接続されたビット線B11とトランジスタQ2bに接続されたビット線B22が有効となる。
【0051】
以上説明したように、実施の形態5によれば、他の実施の形態と同様に、製造段階において書き込まれた暗号等のデータを製造終了後においても保持しつづけることができるという効果を有する。また、強誘電体容量が2倍の記憶領域におけるセル構造が、通常の容量の記憶領域におけるセル構造と見かけ上同じであるため、第三者が暗号等が書き込まれた記憶領域を調べ、不正に暗号等を取得してしまうのを防ぐことができる。つまり、機密性を向上させることができることになる。
【0052】
(実施の形態6)
図8は、実施の形態6にかかる半導体記憶装置において、隣接するメモリセル間における強誘電体素子の接続状態を模式的に示す図である。実施の形態6は、各メモリセルに複数、たとえば2個の強誘電体素子(強誘電体キャパシタ)が設けられている場合、たとえば図示例のような構成としたものである。
【0053】
すなわち、メモリセル12の一方のトランジスタQ1bとプレート線P1との間に、メモリセル12内の強誘電体素子C1bと、メモリセル12に隣接する別のメモリセル22の強誘電体素子C1dとが並列に接続される。また、メモリセル12のもう一方のトランジスタQ2bとプレート線P1との間に、メモリセル12内の別の強誘電体素子C2bと、メモリセル22の別の強誘電体素子C2dとが並列に接続される。
【0054】
メモリセル22において、トランジスタQ1dと強誘電体素子C1dとは絶縁される。トランジスタQ2dと強誘電体素子C2dとは絶縁される。また、メモリセル22において、ワード線W2と強誘電体素子C1dおよび強誘電体素子C2dとは絶縁される。
【0055】
このような構成とすることによって、メモリセル12とメモリセル22の2つのセルで、単独のメモリセルの場合の2倍の強誘電体容量を有する単一のメモリセルと同等になる。この2個のメモリセル12,22よりなるメモリセルに対しては、2本のワード線W1,W2および2本のプレート線P1,P2のうちメモリセル12に接続されたワード線W1およびプレート線P1が有効となる。
【0056】
以上説明したように、実施の形態6によれば、他の実施の形態と同様に、製造段階において書き込まれた暗号等のデータを製造終了後においても保持しつづけることができるという効果を有する。
【0057】
また、強誘電体容量が2倍の記憶領域におけるセル構造が、通常の容量の記憶領域におけるセル構造と見かけ上同じであるため、第三者が暗号等が書き込まれた記憶領域を調べ、不正に暗号等を取得してしまうのを防ぐことができる。つまり、機密性が高くなる。
【0058】
以上において本発明は、3行以上のメモリセル行または3列以上のメモリセル列にわたってワード線やプレート線、またはビット線対を短絡してもよい。また、一部のメモリセルにおいて強誘電体素子の面積を通常の面積よりも大きくする構成としてもよい。強誘電体素子の面積を大きくすれば一部のメモリセルの強誘電体容量を大きくすることができる。したがって、データ保持特性が向上するが、その代わりに、暗号等のデータが書き込まれた記憶領域の識別が容易となってしまう。
【0059】
【発明の効果】
本発明によれば、製造段階において暗号等を書き込むための強誘電体記憶素子の容量を、その他の強誘電体記憶素子の容量よりも大きくしたため、製造中に強誘電体素子が熱の影響を受けたり水素等にさらされても、暗号等の記憶情報が消失してしまうほどには素子の特性が劣化しないので、製造終了後においても記憶情報を保持しつづけることができる。
【0060】
したがって、製造プロセスにおいて、熱や水素等の外部的要因を極力排除する必要がないので、製造プロセスの制約をなくすことができる。また、熱や水素等の影響を排除するための設備が不要となるため、製造コストを抑えることができるので、安価な半導体記憶装置が得られる。
【図面の簡単な説明】
【図1】実施の形態1にかかるFRAMにおいて、メモリセルとワード線およびプレート線との接続状態を模式的に示す図である。
【図2】実施の形態2にかかるFRAMにおいて、メモリセルとビット線との接続状態を模式的に示す図である。
【図3】実施の形態3にかかるFRAMにおいて、メモリセルとワード線およびプレート線との接続状態を模式的に示す図である。
【図4】実施の形態3にかかるFRAMにおいて、メモリセルとワード線およびプレート線との接続状態の他の例を模式的に示す図である。
【図5】実施の形態4にかかるFRAMにおいて、メモリセルとビット線との接続状態を模式的に示す図である。
【図6】実施の形態4にかかるFRAMにおいて、メモリセルとビット線との接続状態の他の例を模式的に示す図である。
【図7】実施の形態5にかかるFRAMにおいて、メモリセル内の強誘電体素子との接続状態を模式的に示す図である。
【図8】実施の形態6にかかるFRAMにおいて、隣接するメモリセル間における強誘電体素子の接続状態を模式的に示す図である。
【図9】従来のFRAMにおいて、メモリセルとワード線およびプレート線との接続状態を模式的に示す図である。
【図10】従来のFRAMにおいて、メモリセルとビット線との接続状態を模式的に示す図である。
【図11】従来のFRAMにおいて、メモリセルが2個のトランジスタと2個の強誘電体素子で構成されている例を示す図である。
【符号の説明】
B 列選択線(ビット線)
W 行選択線(ワード線)
P 行選択線(プレート線)
C 強誘電体キャパシタ(強誘電体素子)
01〜33 強誘電体記憶素子(メモリセル)
1,2,5,6 選択回路
3,7 記憶手段(プログラム格納部)
4,8 制御手段(プログラムコントロール回路)
Claims (10)
- 残留分極によってデータを保持する複数の第1の強誘電体記憶素子、および製造段階においてデータを書き込むための、前記第1の強誘電体記憶素子よりも容量の大きい第2の強誘電体記憶素子を備えたメモリセルアレイと、
前記メモリセルアレイに対して行方向の選択をおこなうための複数の行選択線と、
前記メモリセルアレイに対して列方向の選択をおこなうための複数の列選択線と、
を具備し、
前記第2の強誘電体記憶素子は、複数の前記第1の強誘電体記憶素子により構成されることを特徴とする半導体記憶装置。 - 前記第2の強誘電体記憶素子を構成する複数の前記第1の強誘電体記憶素子に対応した複数の行選択線が短絡されることを特徴とする請求項1に記載の半導体記憶装置。
- 短絡される複数の行選択線を選択するための選択回路をさらに備えたことを特徴とする請求項2に記載の半導体記憶装置。
- 短絡される複数の行選択線を選択するためのプログラムを記憶した記憶手段と、
前記プログラムに基づいて、短絡対象となる複数の行選択線を選択するための選択信号を生成して前記選択回路に供給する制御手段と、
をさらに備えたことを特徴とする請求項3に記載の半導体記憶装置。 - 前記第2の強誘電体記憶素子を構成する複数の前記第1の強誘電体記憶素子に対応した複数の列選択線が短絡されることを特徴とする請求項1に記載の半導体記憶装置。
- 短絡される複数の列選択線を選択するための選択回路をさらに備えたことを特徴とする請求項5に記載の半導体記憶装置。
- 短絡される複数の行選択線を選択するためのプログラムを記憶した記憶手段と、
前記プログラムに基づいて、短絡対象となる複数の行選択線を選択するための選択信号を生成して前記選択回路に供給する制御手段と、
をさらに備えたことを特徴とする請求項6に記載の半導体記憶装置。 - 残留分極によってデータを保持する複数の第1の強誘電体記憶素子、および製造段階においてデータを書き込むための、前記第1の強誘電体記憶素子よりも容量の大きい第2の強誘電体記憶素子を備えたメモリセルアレイと、
前記メモリセルアレイに対して行方向の選択をおこなうための複数の行選択線と、
前記メモリセルアレイに対して列方向の選択をおこなうための複数の列選択線と、
を具備し、
前記第1の強誘電体記憶素子は複数の強誘電体キャパシタを有しており、
前記第2の強誘電体記憶素子は、前記第1の強誘電体記憶素子に含まれる複数の前記強誘電体キャパシタを並列に接続した構成となっていることを特徴とする半導体記憶装置。 - 残留分極によってデータを保持する複数の第1の強誘電体記憶素子、および製造段階においてデータを書き込むための、前記第1の強誘電体記憶素子よりも容量の大きい第2の強誘電体記憶素子を備えたメモリセルアレイと、
前記メモリセルアレイに対して行方向の選択をおこなうための複数の行選択線と、
前記メモリセルアレイに対して列方向の選択をおこなうための複数の列選択線と、
を具備し、
前記第1の強誘電体記憶素子は複数の強誘電体キャパシタを有しており、
前記第2の強誘電体記憶素子は、前記第1の強誘電体記憶素子の隣接するメモリセルに含まれる複数の前記強誘電体キャパシタを並列に接続した構成になっていることを特徴とする半導体記憶装置。 - 残留分極によってデータを保持する複数の第1の強誘電体記憶素子、および前記第1の強誘電体記憶素子よりも容量の大きい第2の誘電体記憶素子を備え、
製造段階において、前記第2の強誘電体記憶素子にデータを記憶させることを特徴とする半導体記憶装置におけるデータ記憶方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37567199A JP3804907B2 (ja) | 1999-12-28 | 1999-12-28 | 半導体記憶装置 |
US09/578,913 US6288930B1 (en) | 1999-12-28 | 2000-05-26 | Semiconductor memory device |
KR1020000028958A KR100551932B1 (ko) | 1999-12-28 | 2000-05-29 | 불휘발성 강유전체 반도체 기억 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37567199A JP3804907B2 (ja) | 1999-12-28 | 1999-12-28 | 半導体記憶装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001189082A JP2001189082A (ja) | 2001-07-10 |
JP2001189082A5 JP2001189082A5 (ja) | 2004-12-09 |
JP3804907B2 true JP3804907B2 (ja) | 2006-08-02 |
Family
ID=18505874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP37567199A Expired - Fee Related JP3804907B2 (ja) | 1999-12-28 | 1999-12-28 | 半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6288930B1 (ja) |
JP (1) | JP3804907B2 (ja) |
KR (1) | KR100551932B1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6542434B1 (en) * | 2001-05-31 | 2003-04-01 | Lsi Logic Corporation | Programmable self time circuitry for memories |
US6646903B2 (en) * | 2001-12-03 | 2003-11-11 | Intel Corporation | Ferroelectric memory input/output apparatus |
KR100506448B1 (ko) * | 2002-12-27 | 2005-08-08 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리를 이용한 인터리브 제어 장치 |
KR100492781B1 (ko) * | 2003-05-23 | 2005-06-07 | 주식회사 하이닉스반도체 | 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치 |
KR100583090B1 (ko) | 2003-05-30 | 2006-05-23 | 주식회사 하이닉스반도체 | 강유전체 레지스터의 캐패시터 제조방법 |
JP3760470B2 (ja) | 2004-01-06 | 2006-03-29 | セイコーエプソン株式会社 | 記憶回路、半導体装置、及び電子機器 |
US7093547B2 (en) * | 2004-02-05 | 2006-08-22 | Cnh Canada, Ltd. | Opposed inductor improvements |
US7088605B2 (en) * | 2004-07-02 | 2006-08-08 | Macronix International Co., Ltd. | FeRAM memory design using ROM array architecture |
JP2008108355A (ja) * | 2006-10-25 | 2008-05-08 | Toshiba Corp | 強誘電体半導体記憶装置及び強誘電体半導体記憶装置の読み出し方法 |
JP2010277615A (ja) | 2009-05-26 | 2010-12-09 | Panasonic Corp | 半導体記憶装置、および半導体集積回路 |
JP5635685B2 (ja) | 2011-04-20 | 2014-12-03 | 株式会社日本触媒 | ポリアクリル酸(塩)系吸水性樹脂の製造方法および製造装置 |
US9824738B2 (en) | 2016-03-11 | 2017-11-21 | Toshiba Memory Corporation | Semiconductor storage device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR930002470B1 (ko) * | 1989-03-28 | 1993-04-02 | 가부시키가이샤 도시바 | 전기적인 독출/기록동작이 가능한 불휘발성 반도체기억장치 및 그 정보독출방법 |
JPH05166369A (ja) | 1991-12-18 | 1993-07-02 | Kawasaki Steel Corp | 半導体メモリ装置 |
JPH07254649A (ja) | 1994-03-15 | 1995-10-03 | Toshiba Corp | ダイナミック型半導体記憶装置 |
JP2643892B2 (ja) * | 1995-01-05 | 1997-08-20 | 日本電気株式会社 | 強誘電体メモリ |
JPH1012831A (ja) * | 1996-06-21 | 1998-01-16 | Texas Instr Japan Ltd | 強誘電体メモリ装置及びその動作方法 |
JPH1070248A (ja) | 1996-08-26 | 1998-03-10 | Hitachi Ltd | 強誘電体メモリと信号処理システム |
KR100268444B1 (ko) * | 1997-08-30 | 2000-10-16 | 윤종용 | 강유전체 랜덤 액세스 메모리 장치 |
-
1999
- 1999-12-28 JP JP37567199A patent/JP3804907B2/ja not_active Expired - Fee Related
-
2000
- 2000-05-26 US US09/578,913 patent/US6288930B1/en not_active Expired - Lifetime
- 2000-05-29 KR KR1020000028958A patent/KR100551932B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US6288930B1 (en) | 2001-09-11 |
JP2001189082A (ja) | 2001-07-10 |
KR100551932B1 (ko) | 2006-02-16 |
KR20010066806A (ko) | 2001-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3959264B2 (ja) | 積層型半導体装置 | |
JP3804907B2 (ja) | 半導体記憶装置 | |
US20090213634A1 (en) | Stacked memory and fuse chip | |
US7920404B2 (en) | Ferroelectric memory devices with partitioned platelines | |
US20050157572A1 (en) | Semiconductor memory having a defective memory cell relieving circuit | |
US6812557B2 (en) | Stacked type semiconductor device | |
US6990005B2 (en) | Semiconductor device | |
NL9100620A (nl) | Redundante middelen voor een halfgeleidergeheugeninrichting en daarop betrekking hebbende werkwijze. | |
JP3799197B2 (ja) | 半導体記憶装置 | |
US20090175065A1 (en) | Semiconductor memory device and method for fabricating the same | |
US6208569B1 (en) | Method of and apparatus for sharing redundancy circuits between memory arrays within a semiconductor memory device | |
US20080002508A1 (en) | Memory chip architecture having non-rectangular memory banks and method for arranging memory banks | |
US6754865B2 (en) | Integrated circuit | |
JP3655956B2 (ja) | 集積回路随時書き込み読み出しメモリ | |
JP4641726B2 (ja) | 半導体記憶装置 | |
US20050073033A1 (en) | Semiconductor memory device | |
US4144587A (en) | Counting level "1" bits to minimize ROM active elements | |
TWI227909B (en) | Semiconductor device with redundancy function | |
US7038932B1 (en) | High reliability area efficient non-volatile configuration data storage for ferroelectric memories | |
JPH0991991A (ja) | メモリモジュール | |
US20050201134A1 (en) | Memory component with asymmetrical contact row | |
US20060203559A1 (en) | Memory device with customizable configuration | |
JPH0715794B2 (ja) | 半導体メモリ装置 | |
JP3557773B2 (ja) | 半導体装置 | |
TWI291227B (en) | Integrated semiconductor memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060502 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060508 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130519 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140519 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |