JP3802412B2

JP3802412B2 - Ｍｏｓトランジスタ出力回路

Info

Publication number: JP3802412B2
Application number: JP2001393301A
Authority: JP
Inventors: 洋柳川
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2001-12-26
Filing date: 2001-12-26
Publication date: 2006-07-26
Anticipated expiration: 2021-12-26
Also published as: JP2003198277A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳトランジスタ出力回路に関し、特にハイサイドの出力用ＭＯＳトランジスタと、出力用ＭＯＳトランジスタのゲート・ソース間電圧をクランプして出力用ＭＯＳトランジスタの過電流時の電流を制限するクランプ回路とを有したＭＯＳトランジスタ出力回路に関する。
【０００２】
【従来の技術】
従来のＭＯＳトランジスタ出力回路１０は、図３に示すように、端子として、電源端子１、出力端子２、および入力端子３を有し、電源端子１に電源Ｖccが接続され、出力端子２と接地端子間に負荷４が接続され、入力端子３に入力信号Ｖｉが供給される。出力回路１０の内部回路として、電源端子１にドレインが接続され、出力端子２にソースが接続されたハイサイドのＮチャネル型出力用ＭＯＳトランジスタ１１と、入力端子３に接続されたチャージポンプ１４と、チャージポンプ１４の出力とＭＯＳトランジスタ１１のゲート間に接続された入力抵抗１５と、入力抵抗１５とＭＯＳトランジスタ１１のゲートとの接続点とＭＯＳトランジスタ１１のソース間に接続されたクランプ回路１６とを有している。クランプ回路１６は、抵抗１５とＭＯＳトランジスタ１１のゲートとの接続点とＭＯＳトランジスタ１１のソース間に、Ｎチャネル型スイッチング用ＭＯＳトランジスタ１７と複数個の、図では、２個の順方向に配置したダイオード１８とが直列接続され、ＭＯＳトランジスタ１７のゲートに図示しない過電流検出回路からの過電流検出信号が供給される構成となっている。
【０００３】
上記構成の出力回路１０の動作を図４を参照して説明する。先ず、正常時の動作について説明する。電源端子１に、電源電圧Ｖccが供給され、出力端子２と接地端子間に負荷４が接続された状態で、入力端子３に“ハイ”レベルの入力信号Ｖｉとして電源電圧Ｖccが供給されると、チャージポンプ１４で電源電圧Ｖcc＋出力用ＭＯＳトランジスタ１１の閾値電圧より所定値高く昇圧され、この昇圧電位ＶcpがＭＯＳトランジスタ１１のゲートに供給され、ＭＯＳトランジスタ１１が導通する。ＭＯＳトランジスタ１１が導通すると、出力端子２の電位Ｖｏは電源電圧ＶccからＭＯＳトランジスタ１１のオン電圧分電圧降下した電位となるが、この電圧降下は小さいため、ほぼ電源電圧Ｖccに近い電位となり、これにより負荷４が駆動される。このとき、ＭＯＳトランジスタ１７のゲートには過電流検出信号は供給されていないため、ＭＯＳトランジスタ１７は非導通であり、ＭＯＳトランジスタ１１のソース・ゲート間には、図４のＰ１点で示すように、昇圧電位Ｖcpと出力端子電位Ｖｏとの電圧差のＶgsが印加されている。
【０００４】
次に、負荷４が駆動されているとき、出力用ＭＯＳトランジスタ１１のドレイン・ソース間に過電流が流れたときの動作について説明する。先ず、常温動作で説明する。負荷４の抵抗が小さくなっていくと、ＭＯＳトランジスタ１１のドレイン・ソース間に流れる電流が増加すると共に、出力用ＭＯＳトランジスタ１１のドレイン・ソース間電圧も増加し、それに伴い、出力端子２の電位Ｖｏが下降していく。出力端子２の電位Ｖｏが図４に示すＰ１点からＰ２点に下降していくと、Ｐ２点で図示しない過電流検出回路で過電流が検出され、過電流検出信号がＭＯＳトランジスタ１７のゲートに供給されて、ＭＯＳトランジスタ１７が導通する。ＭＯＳトランジスタ１７が導通する直前であるＰ２点のＭＯＳトランジスタ１１のゲート・ソース間には、昇圧電位Ｖcpと出力端子電位Ｖｏとの電圧差のＶgsが印加されているが、ＭＯＳトランジスタ１７が導通すると、この電圧により抵抗１５を介して２個のダイオード１８に電流が流れ、ＭＯＳトランジスタ１１のゲート・ソース間電圧は、ＭＯＳトランジスタ１７のオン抵抗は無視できるレベルとして、２個のダイオード１８の順方向電圧の和にクランプされ、図４に示すように、Ｐ２点からＰ３点まで低下して、負荷４に流れる電流が制限される。
【０００５】
Ｐ３点でクランプされた後、さらに負荷４の抵抗が小さくなっていき、負荷４が短絡するまで、出力端子２の電位Ｖｏは下降していく。このとき、ＭＯＳトランジスタ１１のゲート・ソース間は、２個のダイオード１８によりクランプされているが、出力端子２の電位Ｖｏの下降に伴い、チャージポンプ１４の昇圧電位Ｖcpと出力端子２間の電圧は増加する。その結果、この電圧により抵抗１５を介して２個のダイオード１８に流れる電流が増加し、２個のダイオード１８の順方向電圧の和のクランプ電圧も増加し、図４に示すように、Ｐ３点から負荷４が短絡するＰ４点まで、ＭＯＳトランジスタ１１のゲート・ソース間電圧が増加し、Ｐ４点でクランプ電圧は最大となる。従って、Ｐ３点での電流制限値より負荷４が短絡するＰ４点での電流制限値が大きくなる。負荷短絡時の電流制限値が大きくなり過ぎると、負荷短絡の耐量が低くなるため、電流制限値を設定するとき、負荷４が短絡するときの電流制限値を基準に設計する必要があり、低目に設定しなければならず、電流制限値を大きく設定できないという問題があった。
【０００６】
次に、高温動作について説明する。出力回路１０のクランプ回路１６は、温度特性を有するダイオード１８の順方向電圧をクランプ電圧として用いているため、負荷４の抵抗が小さくなり、出力端子２の電位Ｖｏが下降していくときのＭＯＳトランジスタ１１のゲート・ソース間電圧の特性は、例えば、１５０℃の高温動作になると、図４にＰ２’−Ｐ３’−Ｐ４’で示すように、Ｐ２−Ｐ３−Ｐ４で示される常温の場合よりも低くなり、電流制限値の温度特性が大きいという問題があった。
【０００７】
【発明が解決しようとする課題】
上述したように、出力回路１０は、負荷４の短絡を考慮して、電流制限値を低目に設定しなければならず、電流制限値を大きく設定できないという問題があった。また、電流制限値の温度特性が大きいという問題があった。
本発明は上記問題点に鑑み、負荷短絡の耐量を低下させることなく、電流制限値を大きく設定することができるＭＯＳトランジスタ出力回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の半導体装置は、出力用ＭＯＳトランジスタと、入力信号を昇圧し、入力抵抗を介して出力用ＭＯＳトランジスタのゲートに供給するチャージポンプ回路と、過電流検出信号に基づいて出力用ＭＯＳトランジスタのゲート・ソース間電圧をクランプして出力用ＭＯＳトランジスタの過電流時の電流を制限するクランプ回路とを有したＭＯＳトランジスタ出力回路において、
前記入力抵抗が、直列接続された第１入力抵抗および第２入力抵抗からなり、
前記クランプ回路が、前記第１および第２入力抵抗の接続点と出力用ＭＯＳトランジスタのソース間に直列接続された過電流検出信号が供給されるＮチャネル型第１スイッチング用ＭＯＳトランジスタおよびツェナーダイオードと、前記第２入力抵抗および出力用ＭＯＳトランジスタのゲートの接続点と出力用ＭＯＳトランジスタのソース間に接続された過電流検出信号が供給されるＮチャネル型第２スイッチング用ＭＯＳトランジスタ３０およびクランプ用抵抗とを具備したことを特徴とする。
また、上記半導体装置において、前記出力用ＭＯＳトランジスタに過電流が流れたとき、相対的に負荷が軽い期間は、前記チャージポンプの昇圧電位と出力端子の電位との電圧差を前記第１および第２入力抵抗と前記クランプ抵抗とで分割してクランプし、相対的に負荷が重い期間は、前記ツェナーダイオードをブレークダウンさせて、そのブレークダウン電圧を前記第２抵抗と前記クランプ用抵抗とで分割してクランプすることを特徴とする。
【０００９】
【発明の実施の形態】
以下、この発明の一実施例について、図１を参照して説明する。図において、２０はＭＯＳトランジスタ出力回路で、端子として、電源端子１、出力端子２、および入力端子３を有し、電源端子１に電源Ｖccが接続され、出力端子２と接地端子間に負荷４が接続され、入力端子３に入力信号Ｖｉが供給される。出力回路２０の内部回路として、電源端子１にドレインが接続され、出力端子２にソースが接続されたハイサイドのＮチャネル型出力用ＭＯＳトランジスタ２１と、入力端子３に接続されたチャージポンプ２４と、チャージポンプ２４の出力とＭＯＳトランジスタ２１のゲート間に直列接続された第１入力抵抗２５および第２入力抵抗２６と、抵抗２５、２６の接続点および抵抗２６とＭＯＳトランジスタ２１のゲートとの接続点と、ＭＯＳトランジスタ２１のソース間に接続されたクランプ回路２７とを有している。クランプ回路２７は、抵抗２５、２６の接続点とＭＯＳトランジスタ２１のソース間に、Ｎチャネル型第１スイッチング用ＭＯＳトランジスタ２８とツェナーダイオード２９とが直列接続され、抵抗２６およびＭＯＳトランジスタ２１のゲートの接続点とＭＯＳトランジスタ２１のソース間に、Ｎチャネル型第２スイッチング用ＭＯＳトランジスタ３０とクランプ用抵抗３１とが直列接続され、ＭＯＳトランジスタ２８、３０のゲートに図示しない過電流検出回路からの過電流検出信号が供給される構成となっている。
【００１０】
上記構成の出力回路２０の動作を図２を参照して説明する。先ず、正常時の動作について説明する。電源端子１に電源電圧が供給され、出力端子２と接地端子間に負荷４が接続された状態で、入力端子３に“ハイ”レベルの入力信号Ｖｉとして電源電圧Ｖccが供給されると、チャージポンプ２４で電源電圧Ｖcc＋出力用ＭＯＳトランジスタ２１の閾値電圧より所定値高く昇圧され、この昇圧電位ＶcpがＭＯＳトランジスタ２１のゲートに供給され、ＭＯＳトランジスタ２１が導通する。ＭＯＳトランジスタ２１が導通すると、出力端子２の電位Ｖｏは電源電圧ＶccからＭＯＳトランジスタ２１のオン電圧分電圧降下した電位となるが、この電圧降下は小さいため、ほぼ電源電圧Ｖccに近い電位となり、これにより負荷４が駆動される。このとき、ＭＯＳトランジスタ２８、３０のゲートには過電流検出信号は供給されていないため、ＭＯＳトランジスタ２８、３０は非導通であり、ＭＯＳトランジスタ２１のソース・ゲート間には、図２のＱ１点で示すように、ほぼ、昇圧電位Ｖcpと出力端子電位Ｖｏとの電圧差のＶgsが印加されている。
【００１１】
次に、負荷４が駆動されているとき、出力用ＭＯＳトランジスタ２１のドレイン・ソース間に過電流が流れたときの動作について説明する。先ず、常温動作で説明する。負荷４の抵抗が小さくなっていくと、ＭＯＳトランジスタ２１のドレイン・ソース間に流れる電流が増加すると共に、出力用ＭＯＳトランジスタ２１のドレイン・ソース間電圧も増加し、それに伴い、出力端子２の電位Ｖｏが下降していく。出力端子２の電位Ｖｏが図２に示すＱ１点からＱ２点に下降していくと、Ｑ２点で図示しない過電流検出回路で過電流が検出され、過電流検出信号がＭＯＳトランジスタ２８、３０のゲートに供給されて、ＭＯＳトランジスタ２８、３０が導通する。
【００１２】
ＭＯＳトランジスタ２８、３０が導通する直前であるＱ２点のＭＯＳトランジスタ２１のゲート・ソース間には、昇圧電位Ｖcpと出力端子電位Ｖｏとの電圧差のＶgsが印加されているが、ＭＯＳトランジスタ２８、３０が導通すると、この電圧が抵抗２５を介してツェナーダイオード２９に、および抵抗２５、２６を介して抵抗３１に印加され、クランプ回路２７は、次のように、クランプされる。ここで、抵抗２５、２６の抵抗をＲ１、Ｒ２、抵抗３１の抵抗をＲ３、ツェナーダイオード２９のツェナー電圧をＶｚとし、ＭＯＳトランジスタ２８、３０のオン抵抗は無視できるレベルとする。ツェナーダイオード２９がブレークダウンするまで、すなわち、（Ｖcp−Ｖｏ）×（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）がＶｚより小さいとき、（Ｖcp−Ｖｏ）×Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３）でクランプされる。ツェナーダイオード２９がブレークダウンすると、すなわち、（Ｖcp−Ｖｏ）×（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）がＶｚより大きくなると、Ｖｚ×Ｒ３／（Ｒ２＋Ｒ３）でクランプされる。
【００１３】
従って、ＭＯＳトランジスタ１１のゲート・ソース間電圧は、抵抗値Ｒ１，Ｒ２、Ｒ３およびツェナー電圧Ｖｚを所定値に設定することにより、図２に示すように、Ｑ２点からＱ３点まで低下して、負荷４に流れる電流が制限される。
【００１４】
Ｑ３点でクランプされた後、さらに負荷４の抵抗が小さくなっていき、負荷４が短絡するまで、出力端子２の電位Ｖｏは下降していく。このとき、ＭＯＳトランジスタ２１のゲート・ソース間は、（Ｖcp−Ｖｏ）×（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）がＶｚより大きくなるまで、図２では、出力端子２の電位Ｖｏが下降するＱ４点まで、（Ｖcp−Ｖｏ）×Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３）でクランプされる。このとき、出力端子２の電位Ｖｏの下降に伴い、Ｖcp−Ｖｏは増加し、ＭＯＳトランジスタ１１のゲート・ソース間電圧は増加する。
【００１５】
Ｑ４点でツェナーダイオード２９がブレークダウンすると、ＭＯＳトランジスタ２１のゲート・ソース間は、Ｖｚ×Ｒ３／（Ｒ２＋Ｒ３）でクランプされ、図２に示すように、Ｑ４点からＱ５点まで低下する。そして、負荷４が短絡するＱ６点まで、Ｖｚ×Ｒ３／（Ｒ２＋Ｒ３）の一定電圧でクランプされる。
【００１６】
以上のように、ＭＯＳトランジスタ２１のゲート・ソース間のクランプをＱ３点−Ｑ４点とＱ５点−Ｑ６点の２段階にし、Ｑ５点−Ｑ６点のクランプ電圧は一定であるため、Ｑ５点−Ｑ６点の電流制限値も一定に設定でき、従来の出力回路１０のように、図４に示すＰ３点での電流制限値が、負荷短絡の耐量を考慮して設定する必要のあるＰ４点の電流制限値より低くなるという欠点はない。また、Ｑ５点−Ｑ６点より負荷の軽いＱ３点−Ｑ４点での電流制限値をＱ５点−Ｑ６点での電流制限値より大きく設定することができる。
【００１７】
次に、高温動作について説明する。出力回路２０のクランプ回路２７は、図２に示すＱ５点−Ｑ６点でアクティブとなるツェナーダイオード２９の温度特性は、従来回路１０のダイオード１８の温度特性より小さく、また抵抗２５、２６、３１は、同一集積回路内に同時に形成することにより、温度特性を小さくすることができる。その結果、負荷４の抵抗が小さくなり、出力端子２の電位Ｖｏが下降していくときのＭＯＳトランジスタ１１のゲート・ソース間電圧の特性は、例えば、１５０℃の高温動作になると、図２にＱ２’−Ｑ３’−Ｑ４’−Ｑ５’−Ｑ６’で示すように、Ｑ２−Ｑ３−Ｑ４−Ｑ５−Ｑ６で示される常温の場合よりも低くなるが、図４に示す従来よりも低下幅が小さく、電流制限値の温度特性を従来の出力回路１０より小さくできる。
【００１８】
以上に説明したように、クランプ回路２７を２段階にクランプする構成としたことにより、電流制限値も２段階に設定可能となり、過電流検出後の相対的に負荷が軽いときの電流制限値を、耐量を考慮して電流制限値を設定しなければならない負荷短絡時を含む相対的に負荷が重いときよりも、高く設定することができる。また、負荷が重いときツェナーダイオード２９の定電圧でクランプすることにより、相対的に負荷が重いときの全期間に亘って一定電圧でクランプでき、その期間の電流制限値も一定に設定することができる。また、クランプ回路２７を抵抗２５、２６と同一集積回路内に同時に形成された抵抗３１と、ツェナーダイオード２９とにより構成したことにより、クランプ電圧の温度特性を低くでき、電流制限値の温度特性も低くすることができる。
【００１９】
【発明の効果】
以上のように、この発明のＭＯＳトランジスタ出力回路は、負荷短絡の耐量を低下させることなく、電流制限値を大きく設定することができる。
【図面の簡単な説明】
【図１】本発明の一実施例のＭＯＳトランジスタ出力回路の回路図。
【図２】図１に示すＭＯＳトランジスタ出力回路の動作を説明する出力端子電圧と出力用ＭＯＳトランジスタのソース・ゲート間電圧との特性図。
【図３】従来のＭＯＳトランジスタ出力回路の回路図。
【図４】図３に示すＭＯＳトランジスタ出力回路の動作を説明する出力端子電圧と出力用ＭＯＳトランジスタのソース・ゲート間電圧との特性図。
【符号の説明】
１電源端子
２出力端子
３入力端子
４負荷
２０ＭＯＳトランジスタ出力回路
２１Ｎチャネル型出力用ＭＯＳトランジスタ
２４チャージポンプ
２５、２６入力抵抗
２７クランプ回路
２８、３０Ｎチャネル型スイッチング用ＭＯＳトランジスタ
２９ツェナーダイオード
３１クランプ用抵抗

Claims

出力用ＭＯＳトランジスタと、入力信号を昇圧し、入力抵抗を介して出力用ＭＯＳトランジスタのゲートに供給するチャージポンプ回路と、過電流検出信号に基づいて出力用ＭＯＳトランジスタのゲート・ソース間電圧をクランプして出力用ＭＯＳトランジスタの過電流時の電流を制限するクランプ回路とを有したＭＯＳトランジスタ出力回路において、
前記入力抵抗が、直列接続された第１入力抵抗および第２入力抵抗からなり、
前記クランプ回路が、前記第１および第２入力抵抗の接続点と出力用ＭＯＳトランジスタのソース間に直列接続された過電流検出信号が供給されるＮチャネル型第１スイッチング用ＭＯＳトランジスタおよびツェナーダイオードと、前記第２入力抵抗および出力用ＭＯＳトランジスタのゲートの接続点と出力用ＭＯＳトランジスタのソース間に接続された過電流検出信号が供給されるＮチャネル型第２スイッチング用ＭＯＳトランジスタ３０およびクランプ用抵抗とを具備したことを特徴とするＭＯＳトランジスタ出力回路。
前記出力用ＭＯＳトランジスタに過電流が流れたとき、相対的に負荷が軽い期間は、前記チャージポンプの昇圧電位と出力端子の電位との電圧差を前記第１および第２入力抵抗と前記クランプ抵抗とで分割してクランプし、相対的に負荷が重い期間は、前記ツェナーダイオードをブレークダウンさせて、そのブレークダウン電圧を前記第２抵抗と前記クランプ用抵抗とで分割してクランプすることを特徴とする請求項１記載のＭＯＳトランジスタ出力回路。