JP3802249B2

JP3802249B2 - Solid-state imaging device

Info

Publication number: JP3802249B2
Application number: JP32696398A
Authority: JP
Inventors: 宏明石渡; 久典井原; 鉄也山口; 輝子森
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-11-17
Filing date: 1998-11-17
Publication date: 2006-07-26
Anticipated expiration: 2018-11-17
Also published as: JP2000150847A

Description

【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置に係わり、特に信号蓄積部から信号を読み出す読み出しトランジスタ部分の改良をはかった固体撮像装置に関する。
【０００２】
【従来の技術】
固体撮像装置には、信号電荷の転送にＣＣＤを用いたＣＣＤ型と信号電荷を増幅して取り出す増幅型（ＭＯＳ型）があるが、いずれの装置においても半導体基板の表面で発生するリーク電流が雑音の要因となる。このようなリーク電流は、基板表面での結晶配列の乱れ、結晶欠陥、重金属汚染に起因する界面準位により引き起こされる。
【０００３】
そこで、基板表面をｐ型にし、界面準位をホールで満たすことにより、上記のリーク電流を削減する表面シールド技術が提唱されている（N.Mutoh,at e1."A 1/4 inch 380k Pixel IT-CCD Image Sensor Emp10ying Gate-Assisted Punchthrough Read-Out Mode",lEDM93.）。この例はＣＣＤ型の固体撮像装置であるが、信号蓄積部としてのフォトダイオードに隣接したゲート電極部を、基板表面からｐ層／ｐ^-層／ｐウェル層の構造にし、ゲートに１５Ｖ程度の高い電圧を印加することにより、フォトダイオードに蓄積された信号電荷を読み出すことが可能となっている。
【０００４】
ところで、固体撮像装置は携帯用機器への用途が主流であり、低電圧駆動が要求される。表面シールド層を具備した構造において、フォトダイオードに蓄積された信号電荷をＭＯＳトランジスタを用いてゲート電圧３．３Ｖ程度の低電圧で完全に読み出すには、ゲート下のポテンシャルがフォトダイオードより高くならないといけない。しかしながら、表面シールド層がゲートに隣接しているため、ゲートに印加した電圧によるチャネル変調が効きづらく、これが完全読み出しを阻害する大きな要因になっていた。また、ゲート電圧によるチャネル変調を効きやすくするため、半導体基板若しくはウェルの濃度を低下させると、ドレイン電極の影響が増大し、ゲート制御ができずパンチスルーを起こしてしまう。
【０００５】
【発明が解決しようとする課題】
このように従来、フォトダイオード等の信号蓄積部からＭＯＳトランジスタを介して信号電荷を読み出す方式の固体撮像装置においては、信号蓄積部から低電圧駆動で信号電荷を完全に読み出すことは困難であった。
【０００６】
本発明は、上記事情を考慮して成されたもので、その目的とするところは、信号蓄積部に蓄積された信号電荷を低電圧駆動のＭＯＳトランジスタを用いて完全に読み出すことのできる固体撮像装置を提供することにある。
【０００７】
【課題を解決するための手段】
（構成）
上記課題を解決するために本発明は次のような構成を採用している。
即ち本発明は、固体撮像装置において、第１導電型の半導体基板又はウェルの内部に設けられ、光電変換して得られた信号電荷を蓄積する第２導電型の信号蓄積部と、この信号蓄積部の上部で前記基板又はウェルの表面に設けられた、該基板又はウェルよりも不純物濃度の高い表面シールド層と、前記信号蓄積部の一端に隣接して前記基板又はウェルの上部に設けられたゲート電極と、このゲート電極の前記信号蓄積部とは反対側の端に隣接して設けられた第２導電型のドレイン領域とを具備してなり、前記信号蓄積部とゲート電極は前記基板又はウェルの表面方向に対して一部が重なり、前記基板又はウェルの深さ方向に対して該基板又はウェルの一部を挟んでおり、前記表面シールド層は前記ゲート電極に対し前記ドレイン領域と反対側に後退していることを特徴とする。
【０００８】
ここで、本発明の望ましい実施態様としては次のものがあげられる。
(1) 表面シールド領域とＭＯＳトランジスタのゲート電極との距離を０．１μｍ以上離間して形成し、信号蓄積部とゲート電極との重なりを０．３μｍ以上とすること。
(2) 表面シールド領域とＭＯＳトランジスタのゲート電極との距離を０．２μｍ以上離間して形成し、信号蓄積部とゲート電極との重なりを０．２μｍ以上とすること。
(3) 表面シールド領域とＭＯＳトランジスタのゲート電極との距離を０．３μｍ以上離間して形成し、信号蓄積部とゲート電極との重なりを０．１μｍ以上とすること。
【０００９】
(4) 信号蓄積部の基板界面に、第２導電型で且つ不純物濃度がＭＯＳトランジスタのチャネル領域よりも高い表面シールド領域を具備し、表面シールド領域とＭＯＳトランジスタのゲート電極との距離を０．４μｍ以上離間して形成すること。
(5) 信号蓄積部のポテンシャルを１．４Ｖ以下にすること。
(6) 半導体基板若しくはウェルの濃度が、１×１０¹⁶ｃｍ³以下であること。
【００１０】
（作用）
基板表面のリーク電流発生を防止するために信号蓄積部の上部に第１導電型の表面シールド層を設けた場合、ＭＯＳトランジスタの低電圧駆動で信号電荷の完全読み出しを行うには、ゲート電圧によるチャネル変調を効きやすくするために第１導電型の基板又はウェルの不純物濃度を十分低下させなければならない。しかし、基板又はウェルの不純物濃度を低下させると、ソース・ドレイン間でパンチスルーが生じる。これを防止するために本発明では、第２導電型のドレイン領域の下部に第１導電型のパンチスルーストッパを設けている。
【００１１】
従って本発明によれば、信号蓄積部の上部に表面シールド層を設けた構成において、第２導電型のドレイン領域の下部に第１導電型のパンチスルーストッパを設けることにより、半導体基板又はウェルの不純物濃度を十分低下させても、パンチスルーを招くことなく、信号蓄積部に蓄積された信号電荷を低電圧駆動のＭＯＳトランジスタを用いて完全読み出しを行うことが可能となる。
【００１２】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【００１３】
（第１の実施形態）
図１は、本発明の第１の実施形態に係わるＭＯＳ型固体撮像装置を示す回路構成図である。
【００１４】
光電変換のためのフォトダイオード１（１−１−１，１−１−２，〜，１−３−３）、その信号を読み出す読み出しトランジスタ２（２−１−１，２−１−２，〜，２−３−３）、読み出した信号電荷を増幅する増幅トランジスタ３（３−１−１，３−１−２，〜，３−３−３）、信号を読み出すラインを選択する垂直選択トランジスタ４（４−１−１，４−１−２，〜４−３−３）、信号電荷をリセットするリセットトランジスタ５（５−１−１，５−１−２，〜，５−３−３）からなる単位セルが、３×３と二次元状に配列されている。なお、実際にはこれより多くの単位セルが配列される。
【００１５】
垂直シフトレジスタ６から水平方向に配線されている水平アドレス線７（７−１，〜，７−３）は垂直選択トランジスタ４のゲートに結線され、信号を読み出すラインを決めている。リセット線８（８−１，〜，８−３）はリセットトランジスタ５のゲートに結線されている。増幅トランジスタ３のソースは垂直信号線９（９−１，〜，９−３）に結線され、その一端には負荷トランジスタ１０（１０−１，〜，１０−３）が設けられている。垂直信号線９の他端は、水平シフトレジスタ１２から供給される選択パルスにより選択される水平選択トランジスタ１１（１１−１，〜，１１−３）を介して水平信号線１３に結線されている。
【００１６】
回路的な構成は従来装置と基本的に同様であるが、本実施形態は以下に示す素子構造が従来装置とは異なっている。
【００１７】
図２は、本実施形態を説明するための素子構造断面図である。この図では、１つの単位セル部分（１画素）における光電変換部及び信号読み出し部を示している。
【００１８】
ｐ型（第１導電型）半導体基板又はｐ型ウェル２１内に、光電変換された信号電荷を蓄積するためのｎ型（第２導電型）のフォトダイオード（信号蓄積部）２２が形成され、フォトダイオード２２より基板表面側にゲート電極２５に隣接してｐ型の表面シールド層２３が形成されている。また、ゲート電極２５に対して表面シールド層２３の反対方面の基板表面にドレイン領域２４が形成され、ドレイン領域２４より基板裏面側にｐ型のパンチスルーストッパ２６が形成されている。なお、図中の２７はゲート酸化膜、２８は側壁絶縁膜を示している。
【００１９】
フォトダイオード２２は基板内部に形成され、基板表面がフォトダイオード２２と異なる導電型の表面シールド層２３でシールドされているため、フォトダイオード２２に蓄積される電荷は、基板表面で発生する雑音電荷を蓄積しない。さらに、フォトダイオード２２のポテンシャルは１．０Ｖ程度に設定し完全空乏化して読み出す。ゲート電圧３．３Ｖ程度の低電圧駆動で完全空乏化するためには、フォトダイオード２２のポテンシャルは１．４Ｖ以下が望ましい。
【００２０】
ゲート下に形成されるｐ型の領域は１×１０¹⁶／ｃｍ³〜１×１０¹⁵／ｃｍ³程度の濃度に設定する。このような濃度では、フォトダイオード２２に蓄積された電荷がドレイン領域２４にゲート電極２５の制御なしに読み込まれる。これを防ぐため、パンチスルー防止用にｐ型のパンチスルーストッパ２６を形成している。表面シールド層２３及びパンチスルーストッパ２６のｐ型不純物濃度は、基板２１よりも１桁以上高いのが望ましい。
【００２１】
図２の構造では、ゲート電極２５に隣接して表面シールド層２３が形成されているため、ゲート電極２５に印加した電圧により、フォトダイオード２２からドレイン領域２４ヘの信号転送が難しくなる。このため、フォトダイオード２２は、ゲート電極２５の下に領域が届くように形成する必要がある。表面シールド側のゲート端からフォトダイオード２２の端までの距離を、例えば０．２５μｍに設定する。
【００２２】
ここで、ゲート端と表面シールド層２３の端とのオフセットＢを０．２μｍ以上に設定した場合、ゲート端とフォトダイオード２２の端とのオフセットＡを０．２μｍ以上とすれば良く、フォトダイオード２２と表面シールド層２３とのオフセットＡ＋Ｂは０．４μｍ以上であれば良い。
【００２３】
次に、本実施形態の製造方法について、図３及び図４を参照して説明する。
【００２４】
第１の方法として、まず図３（ａ）に示すように、ゲート形成前にｐ型Ｓｉ基板２１上にレジスト３１を塗布形成し、イオンインプラを用いてｎ型拡散層からなるフォトダイオード２２を形成する。次いで、レジスト３１を除去した後、図３（ｂ）に示すように、ゲート電極２５を形成すると共に、側壁絶縁膜２８を形成する。次いで、図３（ｃ）に示すように、フォトダイオード２２と反対側にレジスト３２を塗布形成し、側壁絶縁膜２８を含むゲートセルフアラインでｐ⁺型の表面シールド層２３を形成する。
【００２５】
次いで、レジスト３２を除去した後、図３（ｄ）に示すように、フォトダイオード２２側にレジスト３３を塗布形成する。そして、露出した側壁絶縁膜２８を除去した後、ゲートセルフアラインでｎ型拡散層からなるドレイン領域２４を形成する。最後に、レジスト３３を除去した後、図３（ｅ）に示すように、レジスト３４を塗布形成し、イオンインプラを用いてｐ⁺型拡散層からなるパンチスルーストッパ２６を形成する。ここで、図３（ｃ）（ｄ）の工程の順序を逆転させて製造してもよい。
【００２６】
また、第２の方法として、まず図４（ａ）に示すように、ゲート形成前にｐ型Ｓｉ基板２１上にレジスト３１を塗布形成し、イオンインプラを用いてｎ型拡散層からなるフォトダイオード２２を形成する。次いで、レジスト３１を除去した後、図４（ｂ）に示すように、ゲート電極２５を形成する。次いで、図４（ｃ）に示すように、フォトダイオード２２側にレジスト３４を塗布形成し、ゲートセルフアラインでｐ⁺型の拡散層からなるパンチスルーストッパ２６を形成する。
【００２７】
次いで、レジスト３４を除去した後、図４（ｄ）に示すように、ゲート電極２５の側部に側壁絶縁膜２８を形成する。そして、フォトダイオード２２と反対側にレジスト３２を塗布形成し、ゲートセルフアラインでｐ⁺型の拡散層からなる表面シールド層２３を形成する。最後に、レジスト３２を除去した後、図４（ｅ）に示すように、フォトダイオード２２側にレジスト３３を塗布形成し、ｎ型拡散層からなるドレイン領域２４を形成する。ここで、図４（ｄ）（ｅ）の工程の順序を逆転させて製造してもよい。
【００２８】
このように本実施形態によれば、フォトダイオード２２の上部にｐ型の表面シールド層２３を設けると共に、ｎ型ドレイン領域２４の下部にｐ型のパンチスルーストッパ２６を設けることにより、基板表面のリーク電流発生を防止できると共に、ｐ型Ｓｉ基板２１の不純物濃度を薄くしてもソース・ドレイン間にパンチスルーが発生するのを防止できる。このため、ＭＯＳトランジスタのゲート電極２５に３．３Ｖ程度の低電圧を印加するのみで、フォトダイオード２２の信号電荷を完全読み出しすることができる。
【００２９】
（第２の実施形態）
図５は、本発明の第２の実施形態に係わるＭＯＳ型固体撮像装置の素子構造を示す断面図である。なお、図２と同一部分には同一符号を付して、その詳しい説明は省略する。
【００３０】
本実施形態が先に説明した第１の実施形態と異なる点は、ゲート端と表面シールド層２６とのオフセットＢ’を大きくしたことにある。図５の構造では、ゲート端に対して表面シールド層２３が距離をおいて形成されているため、表面シールド側のゲート端からフォトダイオード２２の端までの距離を、図２の構造の場合より短く設定する。この距離は、例えば０．１５μｍである。
【００３１】
ここで、ゲート端と表面シールド層２３の端とのオフセットＢ’を０．３μｍ以上に設定した場合、ゲート端とフォトダイオード２２の端とのオフセットＡ’を０．１μｍ以上とすれば良く、フォトダイオード２２と表面シールド層２３とのオフセットＡ’＋Ｂ’は０．４μｍ以上であれば良い。
【００３２】
次に、本実施形態の製造方法について、図６及び図７を参照して説明する。
【００３３】
第１の方法として、まず図６（ａ）に示すように、ゲート形成前にｐ型Ｓｉ基板２１上にレジスト３１を塗布形成し、イオンインプラを用いてｎ型拡散層からなるフォトダイオード２２を形成する。次いで、レジスト３１を除去した後、図６（ｂ）に示すように、ゲート電極２５を形成する。次いで、図６（ｃ）に示すように、フォトダイオード２２と反対側及びフォトダイオード２２側の一部が隠れるようにレジスト３２’を塗布形成し、ｐ⁺型の表面シールド層２３を形成する。このとき、表面シールド層２３はゲート電極２５と大きなオフセットが存在する。ゲートオフセット距離は、例えば０．３μｍである。
【００３４】
次いで、レジスト３２を除去した後、図６（ｄ）に示すように、フォトダイオード２２側にレジスト３３を塗布形成した後、ゲートセルフアラインでｎ型拡散層からなるドレイン領域２４を形成する。最後に、レジスト３３を除去した後、図６（ｅ）に示すように、レジスト３４を塗布形成し、イオンインプラを用いてｐ⁺型拡散層からなるパンチスルーストッパ２６を形成する。ここで、図６（ｃ）（ｄ）の工程の順序を逆転させて製造してもよい。
【００３５】
また、第２の方法として、まず図７（ａ）に示すように、ゲート形成前にｐ型Ｓｉ基板２１上にレジスト３１を塗布形成し、イオンインプラを用いてｎ型拡散層からなるフォトダイオード２２を形成する。次いで、レジスト３１を除去した後、図７（ｂ）に示すように、ゲート電極２５を形成する。次いで、図７（ｃ）に示すように、フォトダイオード２２側にレジスト３４を塗布形成し、ゲートセルフアラインでｐ⁺型の拡散層からなるパンチスルーストッパ２６を形成する。
【００３６】
次いで、レジスト３４を除去した後、図７（ｄ）に示すように、フォトダイオード２２と反対側及びフォトダイオード２２側の一部が隠れるようにレジスト３２’を塗布形成し、ｐ⁺型の拡散層からなる表面シールド層２３を形成する。このとき、表面シールド層２３はゲート電極２５と大きなオフセットが存在する。ゲートオフセット距離は、例えば０．３μｍである。最後に、レジスト３２’を除去した後、図７（ｅ）に示すように、フォトダイオード２２側にレジスト３３を塗布形成し、ｎ型拡散層からなるドレイン領域２４を形成する。ここで、図７（ｄ）（ｅ）の工程の順序を逆転させて製造してもよい。
【００３７】
このように本実施形態では、ゲート端に対する表面シールド層２３のオフセットが異なるのみで、第１の実施形態と実質的に同様の構成，製法で実現される。従って、第１の実施形態と同様の効果が得られる。
【００４５】
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、ＭＯＳ型固体撮像装置を例に取り説明したが、本発明はこれに限らずＣＣＤ型の固体撮像装置に適用することもできる。信号蓄積部に蓄積された信号電荷を、ＭＯＳトランジスタを介して読み出す構成であれば適用可能である。また、第１導電型としての基板又はウェル，表面シールド層，パンチスルーストッパの不純物濃度、第２導電型としての信号蓄積部，ドレイン領域の不純物濃度等は、仕様に応じて適宜変更可能である。
【００４６】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【００４７】
【発明の効果】
以上詳述したように本発明によれば、基板表面に表面シールド層を設けると共に、ドレイン領域の下部にパンチスルーストッパを設けることにより、基板表面の界面準位に起因するリーク電流による雑音や信号蓄積部の残像による雑音を低減すると共に、ソース・ドレイン間のパンチスルーを防止することができる。従って、信号蓄積部に蓄積された信号電荷を低電圧駆動のＭＯＳトランジスタを用いて完全に読み出すことが可能となる。
【図面の簡単な説明】
【図１】第１の実施形態に係わる増幅型固体撮像装置を示す回路構成図。
【図２】第１の実施形態における１画素の光電変換部及び信号読み出し部を示す素子構造断面図。
【図３】第１の実施形態における固体撮像装置の製造工程を示す断面図。
【図４】第１の実施形態における固体撮像装置の製造工程を示す断面図。
【図５】第２の実施形態における１画素の光電変換部及び信号読み出し部を示す素子構造断面図。
【図６】第２の実施形態における固体撮像装置の製造工程を示す断面図。
【図７】第２の実施形態における固体撮像装置の製造工程を示す断面図。
【符号の説明】
１…フォトダイオード
２…読み出しトランジスタ
３…増幅トランジスタ
４…垂直選択トランジスタ
５…リセットトランジスタ
６…垂直シフトレジスタ
７…水平アドレス線
８…リセット線
９…垂直信号線
１０…負荷トランジスタ
１１…水平選択トランジスタ
１２…水平シフトレジスタ
１３…水平信号線
２１…ｐ型半導体基板又はウェル
２２…ｎ型フォトダイオード（信号蓄積部）
２３…ｐ⁺型表面シールド層
２４…ｎ型ドレイン領域
２５…ゲート電極
２６…ｐ⁺型パンチスルーストッパ
２７…ゲート酸化膜
２８…側壁絶縁膜
３１〜３４…レジスト[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a solid-state imaging device, and more particularly to a solid-state imaging device in which a read transistor portion that reads a signal from a signal storage unit is improved.
[0002]
[Prior art]
Solid-state imaging devices include a CCD type that uses a CCD for signal charge transfer and an amplification type (MOS type) that amplifies and extracts the signal charge. Both devices have a leak current that occurs on the surface of the semiconductor substrate. Causes noise. Such a leakage current is caused by interface states due to disorder of crystal arrangement on the substrate surface, crystal defects, and heavy metal contamination.
[0003]
Therefore, a surface shield technology that reduces the above leakage current by making the substrate surface p-type and filling the interface states with holes has been proposed (N.Mutoh, at e1. "A 1/4 inch 380k Pixel IT-CCD Image Sensor Emp10ying Gate-Assisted Punchthrough Read-Out Mode ", lEDM93.). This example is a CCD type solid-state imaging device, but the gate electrode part adjacent to the photodiode as the signal storage part is made to be a p layer / p ⁻ layer / p well layer structure from the substrate surface, and the gate is about 15V. By applying a high voltage, it is possible to read out the signal charge accumulated in the photodiode.
[0004]
By the way, solid-state imaging devices are mainly used for portable devices, and low voltage driving is required. In the structure having the surface shield layer, in order to completely read out the signal charges accumulated in the photodiode at a low voltage of about 3.3 V using a MOS transistor, the potential under the gate must be higher than that of the photodiode. should not. However, since the surface shield layer is adjacent to the gate, channel modulation due to the voltage applied to the gate is difficult to work, which has been a major factor hindering complete reading. In addition, if the concentration of the semiconductor substrate or the well is decreased in order to facilitate channel modulation by the gate voltage, the influence of the drain electrode increases, and gate control cannot be performed, resulting in punch-through.
[0005]
[Problems to be solved by the invention]
As described above, in a conventional solid-state imaging device that reads signal charges from a signal storage unit such as a photodiode via a MOS transistor, it is difficult to completely read the signal charges from the signal storage unit with low voltage driving. .
[0006]
The present invention has been made in view of the above circumstances, and its object is to solid-state image pickup that can completely read out signal charges stored in a signal storage section using a low-voltage driven MOS transistor. To provide an apparatus.
[0007]
[Means for Solving the Problems]
(Constitution)
In order to solve the above problems, the present invention adopts the following configuration.
That is, according to the present invention, in a solid-state imaging device, a second conductivity type signal accumulation unit that is provided inside a first conductivity type semiconductor substrate or well and accumulates signal charges obtained by photoelectric conversion, and the signal accumulation. A surface shield layer having an impurity concentration higher than that of the substrate or well provided on the surface of the substrate or well, and an upper portion of the substrate or well adjacent to one end of the signal storage unit. a gate electrode, this and the signal storage portion of the gate electrode becomes to and a side opposite to the second conductivity type drain region provided adjacent to an end of said signal storage unit and the gate electrode is the substrate or A portion overlaps the surface direction of the well and sandwiches a portion of the substrate or well with respect to the depth direction of the substrate or well. The surface shield layer is opposite to the drain region with respect to the gate electrode. ~ side Characterized in that it is retracted.
[0008]
Here, preferred embodiments of the present invention include the following.
(1) The distance between the surface shield region and the gate electrode of the MOS transistor is formed to be 0.1 μm or more, and the overlap between the signal storage portion and the gate electrode is 0.3 μm or more.
(2) The distance between the surface shield region and the gate electrode of the MOS transistor should be 0.2 μm or more apart, and the overlap between the signal storage part and the gate electrode should be 0.2 μm or more.
(3) The distance between the surface shield region and the gate electrode of the MOS transistor is formed at a distance of 0.3 μm or more, and the overlap between the signal storage portion and the gate electrode is 0.1 μm or more.
[0009]
(4) A surface shield region having a second conductivity type and an impurity concentration higher than that of the channel region of the MOS transistor is provided at the substrate interface of the signal storage unit, and the distance between the surface shield region and the gate electrode of the MOS transistor is set to 0. 0. It should be separated by 4 μm or more.
(5) The potential of the signal storage unit should be 1.4V or less.
(6) The concentration of the semiconductor substrate or well is 1 × 10 ¹⁶ cm ³ or less.
[0010]
(Function)
When the first conductive type surface shield layer is provided above the signal storage portion to prevent the occurrence of leakage current on the substrate surface, the signal voltage can be completely read by driving the MOS transistor at a low voltage. In order to facilitate channel modulation, the impurity concentration of the first conductivity type substrate or well must be sufficiently reduced. However, when the impurity concentration of the substrate or well is lowered, punch-through occurs between the source and the drain. In order to prevent this, in the present invention, a punch-through stopper of the first conductivity type is provided below the drain region of the second conductivity type.
[0011]
Therefore, according to the present invention, in the configuration in which the surface shield layer is provided on the upper part of the signal storage part, the first conductive type punch-through stopper is provided on the lower part of the second conductive type drain region. Even if the impurity concentration is sufficiently reduced, the signal charges accumulated in the signal accumulating portion can be completely read out using a low-voltage driven MOS transistor without causing punch through.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
The details of the present invention will be described below with reference to the illustrated embodiments.
[0013]
(First embodiment)
FIG. 1 is a circuit configuration diagram showing a MOS type solid-state imaging device according to the first embodiment of the present invention.
[0014]
Photodiode 1 (1-1-1, 1-1-2,..., 1-3-3) for photoelectric conversion, and read transistor 2 (2-1-1, 1-2-1, .., 2-3-3), amplification transistor 3 (3-1-1, 3-1-2,..., 3-3-3) for amplifying the read signal charge, and vertical selection for selecting a signal read line Transistor 4 (4-1-1, 4-1-2 to 4-3-3), reset transistor 5 (5-1-1, 5-1-2,. The unit cells consisting of 3) are arranged two-dimensionally as 3 × 3. Actually, more unit cells are arranged.
[0015]
Horizontal address lines 7 (7-1,..., 7-3) wired in the horizontal direction from the vertical shift register 6 are connected to the gates of the vertical selection transistors 4 to determine lines for reading signals. The reset line 8 (8-1,..., 8-3) is connected to the gate of the reset transistor 5. The source of the amplification transistor 3 is connected to a vertical signal line 9 (9-1,..., 9-3), and a load transistor 10 (10-1,..., 10-3) is provided at one end thereof. The other end of the vertical signal line 9 is connected to the horizontal signal line 13 via a horizontal selection transistor 11 (11-1,..., 11-3) selected by a selection pulse supplied from the horizontal shift register 12. .
[0016]
The circuit configuration is basically the same as that of the conventional device, but this embodiment is different from the conventional device in the element structure shown below.
[0017]
FIG. 2 is a cross-sectional view of an element structure for explaining the present embodiment. This figure shows a photoelectric conversion unit and a signal readout unit in one unit cell part (one pixel).
[0018]
In a p-type (first conductivity type) semiconductor substrate or p-type well 21, an n-type (second conductivity type) photodiode (signal accumulation unit) 22 for accumulating photoelectrically converted signal charges is formed. A p-type surface shield layer 23 is formed adjacent to the gate electrode 25 on the substrate surface side from the photodiode 22. A drain region 24 is formed on the surface of the substrate opposite to the surface shield layer 23 with respect to the gate electrode 25, and a p-type punch-through stopper 26 is formed on the back side of the substrate from the drain region 24. In the figure, reference numeral 27 denotes a gate oxide film, and 28 denotes a sidewall insulating film.
[0019]
Since the photodiode 22 is formed inside the substrate and the substrate surface is shielded by a surface shield layer 23 having a conductivity type different from that of the photodiode 22, the charge accumulated in the photodiode 22 is a noise charge generated on the substrate surface. Does not accumulate. Further, the potential of the photodiode 22 is set to about 1.0 V and is read after being completely depleted. In order to achieve full depletion by driving at a low voltage of about 3.3V, the potential of the photodiode 22 is desirably 1.4V or less.
[0020]
The p-type region formed under the gate is set to a concentration of about 1 × 10 ¹⁶ / cm ³ to 1 × 10 ¹⁵ / cm ³ . At such a concentration, the charge accumulated in the photodiode 22 is read into the drain region 24 without the control of the gate electrode 25. In order to prevent this, a p-type punch-through stopper 26 is formed to prevent punch-through. The p-type impurity concentration of the surface shield layer 23 and the punch-through stopper 26 is preferably higher by one digit or more than that of the substrate 21.
[0021]
In the structure of FIG. 2, since the surface shield layer 23 is formed adjacent to the gate electrode 25, signal transfer from the photodiode 22 to the drain region 24 becomes difficult due to the voltage applied to the gate electrode 25. For this reason, the photodiode 22 needs to be formed so that the region reaches under the gate electrode 25. The distance from the gate end on the surface shield side to the end of the photodiode 22 is set to 0.25 μm, for example.
[0022]
Here, when the offset B between the gate end and the end of the surface shield layer 23 is set to 0.2 μm or more, the offset A between the gate end and the end of the photodiode 22 may be set to 0.2 μm or more. The offset A + B between 22 and the surface shield layer 23 may be 0.4 μm or more.
[0023]
Next, the manufacturing method of this embodiment is demonstrated with reference to FIG.3 and FIG.4.
[0024]
As a first method, first, as shown in FIG. 3A, a resist 31 is applied and formed on a p-type Si substrate 21 before gate formation, and a photodiode 22 made of an n-type diffusion layer is formed using ion implantation. Form. Next, after removing the resist 31, as shown in FIG. 3B, the gate electrode 25 and the sidewall insulating film 28 are formed. Next, as shown in FIG. 3C, a resist 32 is applied and formed on the side opposite to the photodiode 22, and a p ⁺ type surface shield layer 23 is formed by gate self-alignment including the sidewall insulating film 28.
[0025]
Next, after removing the resist 32, a resist 33 is applied and formed on the photodiode 22 side as shown in FIG. Then, after removing the exposed sidewall insulating film 28, a drain region 24 made of an n-type diffusion layer is formed by gate self-alignment. Finally, after removing the resist 33, as shown in FIG. 3E, a resist 34 is applied and formed, and a punch-through stopper 26 made of a p ⁺ -type diffusion layer is formed using ion implantation. Here, the order of the steps shown in FIGS. 3C and 3D may be reversed.
[0026]
As a second method, first, as shown in FIG. 4A, a resist 31 is applied and formed on a p-type Si substrate 21 before forming a gate, and a photodiode comprising an n-type diffusion layer using ion implantation. 22 is formed. Next, after removing the resist 31, a gate electrode 25 is formed as shown in FIG. Next, as shown in FIG. 4C, a resist 34 is applied and formed on the photodiode 22 side, and a punch-through stopper 26 made of a p ⁺ -type diffusion layer is formed by gate self-alignment.
[0027]
Next, after removing the resist 34, a sidewall insulating film 28 is formed on the side portion of the gate electrode 25 as shown in FIG. Then, a resist 32 is applied and formed on the opposite side of the photodiode 22, and a surface shield layer 23 made of a p ⁺ type diffusion layer is formed by gate self-alignment. Finally, after removing the resist 32, as shown in FIG. 4E, a resist 33 is applied and formed on the photodiode 22 side to form a drain region 24 composed of an n-type diffusion layer. Here, the order of the steps shown in FIGS. 4D and 4E may be reversed.
[0028]
As described above, according to the present embodiment, the p-type surface shield layer 23 is provided on the photodiode 22 and the p-type punch-through stopper 26 is provided on the lower portion of the n-type drain region 24. Leakage current can be prevented and punch-through can be prevented from occurring between the source and drain even if the impurity concentration of the p-type Si substrate 21 is reduced. Therefore, the signal charge of the photodiode 22 can be completely read out only by applying a low voltage of about 3.3 V to the gate electrode 25 of the MOS transistor.
[0029]
(Second Embodiment)
FIG. 5 is a cross-sectional view showing an element structure of a MOS type solid-state imaging device according to the second embodiment of the present invention. The same parts as those in FIG. 2 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0030]
This embodiment is different from the first embodiment described above in that the offset B ′ between the gate end and the surface shield layer 26 is increased. In the structure of FIG. 5, since the surface shield layer 23 is formed at a distance from the gate end, the distance from the gate end on the surface shield side to the end of the photodiode 22 is larger than that in the structure of FIG. Set it short. This distance is, for example, 0.15 μm.
[0031]
Here, when the offset B ′ between the gate end and the end of the surface shield layer 23 is set to 0.3 μm or more, the offset A ′ between the gate end and the end of the photodiode 22 may be set to 0.1 μm or more. The offset A ′ + B ′ between the photodiode 22 and the surface shield layer 23 may be 0.4 μm or more.
[0032]
Next, the manufacturing method of this embodiment is demonstrated with reference to FIG.6 and FIG.7.
[0033]
As a first method, first, as shown in FIG. 6A, a resist 31 is applied and formed on a p-type Si substrate 21 before gate formation, and a photodiode 22 composed of an n-type diffusion layer is formed using ion implantation. Form. Next, after removing the resist 31, a gate electrode 25 is formed as shown in FIG. Next, as shown in FIG. 6C, a resist 32 ′ is applied and formed so as to hide a part opposite to the photodiode 22 and a part on the photodiode 22 side, and a p ⁺ type surface shield layer 23 is formed. At this time, the surface shield layer 23 has a large offset from the gate electrode 25. The gate offset distance is, for example, 0.3 μm.
[0034]
Next, after removing the resist 32, as shown in FIG. 6D, a resist 33 is applied and formed on the photodiode 22 side, and then a drain region 24 made of an n-type diffusion layer is formed by gate self-alignment. Finally, after removing the resist 33, as shown in FIG. 6E, a resist 34 is applied and formed, and a punch-through stopper 26 made of a p ⁺ -type diffusion layer is formed using ion implantation. Here, the order of the steps shown in FIGS. 6C and 6D may be reversed.
[0035]
As a second method, first, as shown in FIG. 7A, a resist 31 is applied and formed on a p-type Si substrate 21 before forming a gate, and a photodiode comprising an n-type diffusion layer using ion implantation. 22 is formed. Next, after removing the resist 31, a gate electrode 25 is formed as shown in FIG. Next, as shown in FIG. 7C, a resist 34 is applied and formed on the photodiode 22 side, and a punch-through stopper 26 made of a p ⁺ -type diffusion layer is formed by gate self-alignment.
[0036]
Next, after removing the resist 34, as shown in FIG. 7D, a resist 32 ′ is applied and formed so as to hide the side opposite to the photodiode 22 and part of the photodiode 22 side, and p ⁺ type diffusion is performed. A surface shield layer 23 composed of layers is formed. At this time, the surface shield layer 23 has a large offset from the gate electrode 25. The gate offset distance is, for example, 0.3 μm. Finally, after removing the resist 32 ', as shown in FIG. 7E, a resist 33 is applied and formed on the photodiode 22 side to form a drain region 24 composed of an n-type diffusion layer. Here, the order of the steps shown in FIGS. 7D and 7E may be reversed.
[0037]
As described above, in the present embodiment, only the offset of the surface shield layer 23 with respect to the gate end is different, and the configuration and manufacturing method are substantially the same as those in the first embodiment. Therefore, the same effect as the first embodiment can be obtained.
[0045]
The present invention is not limited to the above-described embodiments. In the embodiment, the MOS type solid-state imaging device has been described as an example. However, the present invention is not limited to this and can be applied to a CCD type solid-state imaging device. Any configuration can be applied as long as the signal charge accumulated in the signal accumulation unit is read out through the MOS transistor. Further, the impurity concentration of the substrate or well as the first conductivity type, the surface shield layer, the punch-through stopper, the signal storage portion as the second conductivity type, the impurity concentration of the drain region, and the like can be appropriately changed according to the specifications. .
[0046]
In addition, various modifications can be made without departing from the scope of the present invention.
[0047]
【The invention's effect】
As described above in detail, according to the present invention, a surface shield layer is provided on the substrate surface, and a punch-through stopper is provided below the drain region, so that noise and signals due to leakage current due to the interface state of the substrate surface can be obtained. It is possible to reduce noise caused by an afterimage of the storage portion and to prevent punch-through between the source and the drain. Therefore, it is possible to completely read out the signal charge stored in the signal storage unit using the low-voltage driven MOS transistor.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram showing an amplification type solid-state imaging device according to a first embodiment.
FIG. 2 is a cross-sectional view of an element structure showing a photoelectric conversion unit and a signal readout unit of one pixel in the first embodiment.
FIG. 3 is a cross-sectional view showing a manufacturing process of the solid-state imaging device according to the first embodiment.
FIG. 4 is a cross-sectional view showing a manufacturing process of the solid-state imaging device according to the first embodiment.
FIG. 5 is a cross-sectional view of an element structure showing a photoelectric conversion unit and a signal readout unit of one pixel in a second embodiment.
FIG. 6 is a cross-sectional view illustrating a manufacturing process of a solid-state imaging device according to a second embodiment.
FIG. 7 is a cross-sectional view illustrating a manufacturing process of a solid-state imaging device according to a second embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Photodiode 2 ... Read-out transistor 3 ... Amplification transistor 4 ... Vertical selection transistor 5 ... Reset transistor 6 ... Vertical shift register 7 ... Horizontal address line 8 ... Reset line 9 ... Vertical signal line 10 ... Load transistor 11 ... Horizontal selection transistor 12 ... Horizontal shift register 13 ... Horizontal signal line 21 ... p-type semiconductor substrate or well 22 ... n-type photodiode (signal storage unit)
23 ... p ⁺ type surface shield layer 24 ... n type drain region 25 ... gate electrode 26 ... p ⁺ type punch-through stopper 27 ... gate oxide film 28 ... side wall insulating films 31-34 ... resist

Claims

第１導電型の半導体基板又はウェルの内部に設けられ、光電変換して得られた信号電荷を蓄積する第２導電型の信号蓄積部と、この信号蓄積部の上部で前記基板又はウェルの表面に設けられた、該基板又はウェルよりも不純物濃度の高い第１導電型の表面シールド層と、前記信号蓄積部の一端に隣接して前記基板又はウェルの上部に設けられたゲート電極と、このゲート電極の前記信号蓄積部とは反対側の端に隣接して設けられた第２導電型のドレイン領域とを具備してなり、
前記信号蓄積部とゲート電極は、前記基板又はウェルの表面方向に対して一部が重なり、前記基板又はウェルの深さ方向に対して該基板又はウェルの一部を挟んでおり、前記表面シールド層は前記ゲート電極に対し前記ドレイン領域と反対側に後退していることを特徴とする固体撮像装置。A second conductivity type signal accumulation unit that is provided inside the first conductivity type semiconductor substrate or well and accumulates signal charges obtained by photoelectric conversion, and the surface of the substrate or well above the signal accumulation unit A first-conductivity-type surface shield layer having a higher impurity concentration than the substrate or well, a gate electrode provided on the substrate or well adjacent to one end of the signal storage unit, the said signal storage portion of the gate electrode becomes comprises a second conductivity type drain region provided adjacent to the opposite end,
The signal storage unit and the gate electrode is partially overlapped with respect to the surface direction of the substrate or well, which sandwich a portion of the substrate or well in the depth direction of the substrate or the well, the surface shield The solid-state imaging device according to claim 1, wherein the layer recedes from the gate electrode to the opposite side of the drain region .