JP3800391B2

JP3800391B2 - Phase loss detection method and circuit of voltage source inverter device.

Info

Publication number: JP3800391B2
Application number: JP2000118828A
Authority: JP
Inventors: 新一樋口
Original assignee: Fuji Electric FA Components and Systems Co Ltd
Current assignee: Fuji Electric FA Components and Systems Co Ltd
Priority date: 2000-04-20
Filing date: 2000-04-20
Publication date: 2006-07-26
Anticipated expiration: 2020-04-20
Also published as: JP2001309669A

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体電力変換回路などで形成される三相出力の電圧形インバータ装置の出力欠相状態を検出する欠相検出方法とその回路に関する。
【０００２】
【従来の技術】
図１５は、三相出力のインバータ装置におけるこの種の欠相検出回路の従来例を示す回路構成図である。
【０００３】
図１５において、１は整流電源などの直流電源、２はトランジスタとダイオードとの逆並列回路を３相ブリッジ接続してなるインバータ主回路、３〜５はインバータ主回路２の各相の出力電流を検出するＣＴ、６は負荷としての電動機、１１はインバータ主回路２の出力周波数指令値ω^*を指令する周波数設定器、１２は前記出力周波数指令値ω^*に基づくインバータ主回路２の出力電圧指令値（直流量）Ｖ^*を導出するＦ／Ｖ変換器、１３は前記出力周波数指令値ω^*と出力電圧指令値Ｖ^*とから各相のＰＷＭ電圧指令（交流量）を演算するＰＷＭ電圧指令演算器、１４は前記各相のＰＷＭ電圧指令を信号波とするＰＷＭ演算を行ない
、この演算結果に基づきインバータ主回路２を構成するそれぞれの前記トランジスタをオン，オフさせるＰＷＭパルス演算器である。
【０００４】
以下に、全波整流器，コンパレータ素子などからなる比較演算回路２１〜２３と、ＯＲ回路２４と、ＡＮＤ回路２５と、判定演算回路２６とからなる従来の欠相検出回路の動作を、図１６に示した波形図を参照しつつ、説明する。
【０００５】
図１６において、（イ）はＣＴ３〜５が検出した各相の出力電流波形を示し、（ロ）はＣＴ３の検出値の絶対値がしきい値以下になったときに論理「Ｈ」レベルを出力する比較演算回路２１の出力波形を示し、（ハ）はＣＴ４の検出値の絶対値がしきい値以下になったときに論理「Ｈ」レベルを出力する比較演算回路２２の出力波形を示し、（ニ）はＣＴ５の検出値の絶対値がしきい値以下になったときに論理「Ｈ」レベルを出力する比較演算回路２３の出力波形を示し、（ホ）はＡＮＤ回路２５の論理レベルでの出力波形を示している。
【０００６】
すなわち、図１６（イ）に示す如き太実線の検出電流では比較演算回路２１〜２３，ＡＮＤ回路２５それぞれの出力も図１６（ロ）〜（ホ）の太実線の如くになり、従って、判定演算回路２６を構成するパルス幅計測回路２６ａではＡＮＤ回路２５の論理「Ｈ」レベルの期間を計測し、この計測時間と、判定演算回路２６を構成する判定値設定器２６ｂの設定時間とを判定演算回路２６を構成する比較回路２６ｃで比較し、前記計測時間≧設定時間ならば、欠相信号を出力する。
【０００７】
このとき、ＡＮＤ回路２５に入力されている前記出力周波数指令値ω^*と出力電圧指令値Ｖ^*とはこの電圧形インバータ装置が動作可能な最小値以上であること、すなわち、この電圧形インバータ装置が運転中には双方共に論理「Ｈ」レベルにある。また、前記設定時間は前記出力周波数指令値ω^*の可変範囲に基づく値とし、さらに、比較演算回路２１〜２３における前記しきい値は、可能な限り零に近いことが望ましい。
【０００８】
図１６では図示しないがインバータ主回路２を構成する前記逆並列回路の不具合，負荷６への接続線の断線などにより、いずれか１相が欠相状態になると、この相に基づくＡＮＤ回路２５の出力の論理「Ｈ」レベルの期間が長くなり、その結果、前記計測時間≧設定時間の条件が成立し、欠相信号を出力する。
【０００９】
【発明が解決しようとする課題】
上述の従来の欠相検出回路によると、ＣＴ３〜５の検出電流が小さいとき、例えば図１６（イ）における正弦波状の破線の場合に、比較演算回路２１〜２３，ＡＮＤ回路２５それぞれの出力も図１６（ロ）〜（ホ）の破線の如くになり、従って、ＡＮＤ回路２５の出力は論理「Ｈ」レベルの期間を継続し、その結果、判定演算回路２６は、この電圧形インバータ装置が正常動作にも係わらず、欠相信号を出力することとなる。
【００１０】
従来は上述の誤動作の対策として、比較演算回路２１〜２３における前記しきい値を、上述の如く可能な限り零に近づけることが行われているが、例えば、インバータ主回路２がＰＷＭ制御されていることなどからそれぞれの出力電流にリプル成分が重畳し、このリプル成分を低減するフィルタをＣＴ３〜５の検出値に介しても、限界があった。
【００１１】
また、インバータ主回路２が出力する周波数が高いときに、先述のＰＷＭ演算の際に前記周波数の正弦波に対する分解能が粗くなって、出力電流のリプル成分が増大し、本来の出力電流の零点通過時以外の区間でも該出力電流が零に近い値となることがあり、その結果、この電圧形インバータ装置が正常動作にも係わらず、欠相信号を出力することがあった。
【００１２】
この発明の目的は、上述の低電流領域及び高い出力周波数領域での誤動作を解消した電圧形インバータ装置の欠相検出方法とその回路を提供することにある。
【００１３】
【課題を解決するための手段】
この第１の発明は、三相出力の電圧形インバータ装置の出力欠相状態を検出する欠相検出方法において、
前記電圧形インバータ装置の各相の出力電流それぞれの絶対値を監視し、この絶対値を監視している相それぞれに対応した残りの相の前記出力電流が互いに異なる極性のときに、該監視している相の絶対値がしきい値以下の期間をそれぞれ計測し、この計測値に基づいて、前記電圧形インバータ装置の各相出力の内、いずれか１相が欠相したか否かを判定することを特徴とする。
【００１４】
第２の発明は、三相出力の電圧形インバータ装置の出力欠相状態を検出する欠相検出回路において、
前記電圧形インバータ装置の各相の出力電流それぞれの絶対値がしきい値以下になったときに出力する３組の比較演算回路と、前記各相の出力電流の内、いずれか２つの相の出力電流が互いに異なる極性のときに出力する３組の極性監視回路と、前記各相の比較演算回路のいずれか１つの出力と、この比較演算回路とは異なった相の極性監視回路の出力とが入力される３組の主ＡＮＤ回路と、前記主ＡＮＤ回路それぞれの出力値に基づき前記電圧形インバータ装置の各相出力の内、いずれか１相が欠相したことを判定し、欠相信号を出力する判定演算回路とを備えたことを特徴とする。
【００１５】
第３の発明は、三相出力の電圧形インバータ装置の出力欠相状態を検出する欠相検出回路において、
前記電圧形インバータ装置の各相の出力電流それぞれの絶対値がしきい値以下になったときに出力する３組の比較演算回路と、前記各相の出力電流の内、いずれか２つの相の出力電流が互いに異なる極性のときに出力する３組の極性監視回路と、前記各相の比較演算回路のいずれか１つの出力と、この比較演算回路とは異なった相の極性監視回路の出力とが入力される３組の従ＡＮＤ回路と、前記従ＡＮＤ回路の出力値それぞれを反転する３組のＩＮＶ回路と、前記従ＡＮＤ回路のいずれか１つの出力と、この従ＡＮＤ回路とは異なった従ＡＮＤ回路に接続された前記ＩＮＶ回路それぞれの出力とが入力される３組の主ＡＮＤ回路と、前記主ＡＮＤ回路それぞれの出力値に基づき前記電圧形インバータ装置の各相出力の内、いずれか１相が欠相したことを判定し、欠相信号を出力する判定演算回路とを備えたことを特徴とする。
【００１６】
第４の発明は、前記第２又は第３の発明の電圧形インバータ装置の欠相検出回路において、
前記判定演算回路には、前記主ＡＮＤ回路それぞれの出力パルス幅を計測する３組のパルス幅計測回路と、予め定める計測時間判定値を設定する判定値設定器と、前記それぞれの出力パルス幅の計測値が前記計測時間判定値を越えたか否かを判定する３組の比較回路とを備えたことを特徴とする。
【００１７】
第５の発明は、前記第２又は第３の発明の電圧形インバータ装置の欠相検出回路において、
前記判定演算回路には、前記主ＡＮＤ回路それぞれの出力パルス幅を計測する３組のパルス幅計測回路と、前記インバータ装置の出力周波数指令値に基づく計測時間判定値を設定する判定値設定器と、前記それぞれの出力パルス幅の計測値が前記計測時間判定値を越えたか否かを判定する３組の比較回路とを備えたことを特徴とする。
【００１８】
第６の発明は、前記第２又は第３の発明の電圧形インバータ装置の欠相検出回路において、
前記判定演算回路には、前記主ＡＮＤ回路それぞれの出力パルス幅を計測する３組のパルス幅計測回路と、予め定める計測時間判定値を設定する第１判定値設定器と、前記それぞれの出力パルス幅の計測値が前記計測時間判定値を越えたときに出力する３組の第１比較回路と、前記第１比較回路それぞれが出力した回数を積算する３組の積算回路と、予め定める積算回数判定値を設定する第２判定値設定器と、前記積算回路それぞれの積算値が前記積算回数判定値を越えたか否かを判定する３組の第２比較回路とを備えたことを特徴とする。
【００１９】
第７の発明は、前記第２又は第３の発明の電圧形インバータ装置の欠相検出回路において、
前記判定演算回路には、前記主ＡＮＤ回路それぞれの出力パルス幅を計測する３組のパルス幅計測回路と、前記インバータ装置の出力周波数指令値に基づく計測時間判定値を設定する第１判定値設定器と、前記それぞれの出力パルス幅の計測値が前記計測時間判定値を越えたときに出力する３組の第１比較回路と、前記第１比較回路それぞれが出力した回数を積算する３組の積算回路と、前記インバータ装置におけるＰＷＭ演算の際の分解能に基づく積算回数判定値を設定する第２判定値設定器と、前記積算回路それぞれの積算値が前記積算回数判定値を越えたか否かを判定する３組の第２比較回路とを備えたことを特徴とする。
【００２０】
【発明の実施の形態】
図１は、この発明の第１の実施の形態を示す電圧形インバータ装置の欠相検出回路の回路構成図であり、図１５に示した従来例回路と同一機能を有するものには同一符号を付している。
【００２１】
すなわち、図１に示した欠相検出回路には比較演算回路２１〜２３と、極性演算回路３１〜３３と、主ＡＮＤ回路としてのＡＮＤ回路３４〜３６と、判定演算回路５０又は判定演算回路６０のいずれかとを備えている
先ず、コンパレータ素子，排他的ＯＲ素子などからなる極性演算回路３１〜３３の動作を、図２に示す動作特性図を参照しつつ、以下に説明する。
【００２２】
図２において、縦軸と横軸とはＣＴ３〜５のいずれか２つの検出値に対応し、それぞれの極性演算回路は縦軸，横軸の双方が同極性のとき、又は双方の絶対値が零点近傍のときに論理「Ｌ」レベルを出力し、双方の極性が互いに異なるときに論理「Ｈ」レベルを出力する。
【００２３】
次に、比較演算回路２１〜２３，極性演算回路３１〜３３，ＡＮＤ回路３４〜３６におけるこの電圧形インバータ装置の通常時の動作を、図３に示す動作波形図を参照しつつ、以下に説明する。
【００２４】
図３において、（イ）はこの電圧形インバータ装置の各相の出力電流を示し、また、（ロ）〜（ヌ）は比較演算回路２１〜２３，極性演算回路３１〜３３，ＡＮＤ回路３４〜３６それぞれの論理レベルの出力波形を示す。
【００２５】
すなわち、図３（イ）に示す如き太実線の検出電流では比較演算回路２１〜２３，極性演算回路３１〜３３，ＡＮＤ回路３４〜３６それぞれの出力も図３（ロ）〜（ヌ）の太実線の如くになり、また、ＣＴ３〜５の検出電流が小さいとき、例えば図３（イ）における正弦波状の破線の場合に、比較演算回路２１〜２３，極性演算回路３１〜３３，ＡＮＤ回路３４〜３６それぞれの出力も図３（ロ）〜（ヌ）の破線の如くになる。
【００２６】
図３の波形図からも明らかなように、ＣＴ３〜５の検出電流が図３（イ）の破線より小さいときには、例えば、比較演算回路２１の出力の論理「Ｈ」レベルの期間が広がるが、極性演算回路３２の出力の論理「Ｈ」レベルの期間が狭くなり、ＡＮＤ回路３４の出力もこのときの比較演算回路２１の論理「Ｈ」レベルの期間より狭くなる。また、ＣＴ３〜５の検出電流が更に小さくなると、極性演算回路３２の図２に示した特性により、ＡＮＤ回路３４の論理「Ｈ」レベルの期間がやがて消滅する。
【００２７】
すなわち、この電圧形インバータ装置の通常動作時には、ＡＮＤ回路３４〜３６それぞれの論理「Ｈ」レベルの期間は６０°（電気角）以下である。
【００２８】
更に、比較演算回路２１〜２３，極性演算回路３１〜３３，ＡＮＤ回路３４〜３６におけるこの電圧形インバータ装置の出力欠相状態の動作を、図４に示す動作波形図を参照しつつ、以下に説明する。
【００２９】
図４はＣＴ５が設置されている相が欠相状態の波形図を示し、従って、ＣＴ３とＣＴ４とには互いに逆極性に電流が流れ、図４（イ）に示す如き太実線の検出電流では比較演算回路２１〜２３，極性演算回路３１〜３３，ＡＮＤ回路３４〜３６それぞれの出力も図４（ロ）〜（ヌ）の太実線の如くになり、また、ＣＴ３〜５の検出電流が小さいとき、例えば図４（イ）における正弦波状の破線の場合に、比較演算回路２１〜２３，極性演算回路３１〜３３，ＡＮＤ回路３４〜３６それぞれの出力も図４（ロ）〜（ヌ）の破線の如くになる。
【００３０】
図４の波形図からも明らかなように、ＣＴ３，４の検出電流が図４（イ）の破線より小さいときには、極性演算回路３１の出力の論理「Ｈ」レベルの期間が狭くなり、従って、ＡＮＤ回路３６の出力の論理「Ｈ」レベルの期間も狭くなる。また、ＣＴ３，４の検出電流が更に小さくなると、極性演算回路３１の図２に示した特性により、ＡＮＤ回路３６の論理「Ｈ」レベルの期間がやがて消滅する。
【００３１】
図５は判定演算回路５０の詳細回路構成図であり、５１〜５３はパルス幅計測回路、５４は判定値設定器、５５〜５７は比較回路、５８はＯＲ素子を示す。
【００３２】
この判定演算回路５０において、図３に示したＡＮＤ回路３４〜３６の波形では不動作、図４に示したＡＮＤ回路３４〜３６の波形では動作するためには、パルス幅計測回路５１〜５３それぞれの計測値が６０°（電気角）を越えた値（例えば、１２０°）を判定値設定回路５４で設定し、これを計測時間判定値として比較回路５５〜５７でそれぞれ比較し、いずれかの比較回路が動作し論理「Ｈ」レベルとなったときに、ＯＲ素子５８を介して欠相信号を出力する。
【００３３】
図６は判定演算回路６０の詳細回路構成図であり、この判定演算回路６０が図５に示した判定演算回路５０と異なる点は、比較回路５１〜５３それぞれを第１比較回路とし、判定値設定器５４とＯＲ素子５８とが削除され、代わりに、判定値設定器５４と同一機能の第１判定値設定器６１と、積算回路６２〜６４と、第２判定値設定器６５と、第２比較回路としての比較回路６６〜６８と、ＯＲ素子６９とを備えている。
【００３４】
この判定演算回路６０において、図３に示したＡＮＤ回路３４〜３６の波形では不動作、図４に示したＡＮＤ回路３４〜３６の波形では動作するためには、パルス幅計測回路５１〜５３それぞれの計測値が６０°（電気角）を越えた値（例えば、１２０°）を第１判定値設定回路６１で設定し、これを計測時間判定値として比較回路５５〜５７でそれぞれ比較し、この電圧形インバータ装置の出力周波数の１サイクルの間に前記計測値≧前記計測時間判定値になった回数を積算回路６２〜６４で積算し、積算回路６２〜６４それぞれの積算値が第２判定値設定回路６５で設定される積算回数判定値（例えば、出力周波数の３サイクル間に５回）を越えたか否かを比較回路６６〜６８でそれぞれ判定し、比較回路６６〜６８のいずれかが動作し論理「Ｈ」レベルになったときに、ＯＲ素子６９を介して欠相信号を出力する。
【００３５】
図７は、この発明の第２の実施の形態を示す電圧形インバータ装置の欠相検出回路の回路構成図であり、図１に示した第１実施形態回路と同一機能を有するものには同一符号を付している。
【００３６】
すなわち、図７に示した欠相検出回路には比較演算回路２１〜２３と、極性演算回路３１〜３３と、主ＡＮＤ回路としてのＡＮＤ回路３４〜３６と、判定演算回路７０とを備えている
図８は判定演算回路７０の詳細回路構成図であり、図５に示した判定演算回路５０と同一機能を有するものには同一符号を付している。
【００３７】
すなわち図８において、５１〜５３はパルス幅計測回路、５５〜５７は比較回路、５８はＯＲ素子、７１は判定値設定器を示す。
【００３８】
この判定演算回路７０において、図３に示したＡＮＤ回路３４〜３６の波形では不動作、図４に示したＡＮＤ回路３４〜３６の波形では動作するためには、パルス幅計測回路５１〜５３それぞれの計測値が１２０°（電気角）に相当する値をこの電圧形インバータ装置の出力周波数指令値ω^*に連動して、判定値設定回路７１で設定し、これを計測時間判定値として比較回路５５〜５７でそれぞれ比較し、いずれかの比較回路が動作し論理「Ｈ」レベルとなったときに、ＯＲ素子５８を介して欠相信号を出力する。
【００３９】
すなわち、図７に示した回路構成では、この電圧形インバータ装置の出力周波数指令値ω^*に連動して欠相検出回路７０が動作するので、欠相状態の発生を遅滞なく検出することができる。
【００４０】
図９は、この発明の第３の実施の形態を示す電圧形インバータ装置の欠相検出回路の回路構成図であり、図１に示した第１実施形態回路と同一機能を有するものには同一符号を付している。
【００４１】
すなわち、図９に示した欠相検出回路には比較演算回路２１〜２３と、極性演算回路３１〜３３と、従ＡＮＤ回路としてのＡＮＤ回路３４〜３６と、ＩＮＶ回路３７〜３９と、主ＡＮＤ回路としてのＡＮＤ回路４０〜４２と、判定演算回路５０又は判定演算回路６０のいずれかとを備えている
先ず、比較演算回路２１〜２３，極性演算回路３１〜３３，ＡＮＤ回路３４〜３６，ＩＮＶ回路３７〜３９，ＡＮＤ回路４０〜４２におけるこの電圧形インバータ装置の通常時の動作を、図１０に示す動作波形図を参照しつつ、以下に説明する。
【００４２】
図１０において、（イ）はこの電圧形インバータ装置の各相の出力電流を示し、また、（ロ）〜（ワ）は比較演算回路２１〜２３，極性演算回路３１〜３３，ＡＮＤ回路３４〜３６，ＡＮＤ回路４０〜４２それぞれの論理レベルの出力波形を示す。
【００４３】
すなわち、図１０（イ）に示す如き太実線の検出電流では比較演算回路２１〜２３，極性演算回路３１〜３３，ＡＮＤ回路３４〜３６，ＡＮＤ回路４０〜４２それぞれの出力も図１０（ロ）〜（ワ）の太実線の如くになり、また、ＣＴ３〜５の検出電流が小さいとき、例えば図１０（イ）における正弦波状の破線の場合に、比較演算回路２１〜２３，極性演算回路３１〜３３，ＡＮＤ回路３４〜３６，ＡＮＤ回路４０〜４２それぞれの出力も図１０（ロ）〜（ワ）の破線の如くになる。
【００４４】
図１０の波形図からも明らかなように、ＣＴ３〜５の検出電流が図１０（イ）の破線より小さいときには、例えば、比較演算回路２１の出力の論理「Ｈ」レベルの期間が広がるが、極性演算回路３２の出力の論理「Ｈ」レベルの期間が狭くなり、ＡＮＤ回路４０の出力もこのときの比較演算回路２１の論理「Ｈ」レベルの期間より狭くなる。また、ＣＴ３〜５の検出電流が更に小さくなると、極性演算回路３２の図２に示した特性により、ＡＮＤ回路４０の論理「Ｈ」レベルの期間がやがて消滅する。
【００４５】
すなわち、この電圧形インバータ装置の通常動作時には、ＡＮＤ回路４０〜４２それぞれの論理「Ｈ」レベルの期間は６０°（電気角）以下である。
【００４６】
更に、比較演算回路２１〜２３，極性演算回路３１〜３３，ＡＮＤ回路３４〜３６，ＡＮＤ回路４０〜４２におけるこの電圧形インバータ装置の出力欠相状態の動作を、図１１に示す動作波形図を参照しつつ、以下に説明する。
【００４７】
図１１はＣＴ５が設置されている相が欠相状態の波形図を示し、従って、ＣＴ３とＣＴ４とには互いに逆極性に電流が流れ、図１１（イ）に示す如き太実線の検出電流では比較演算回路２１〜２３，極性演算回路３１〜３３，ＡＮＤ回路３４〜３６，ＡＮＤ回路それぞれの出力も図１１（ロ）〜（ワ）の太実線の如くになり、また、ＣＴ３〜５の検出電流が小さいとき、例えば図１１（イ）における正弦波状の破線の場合に、比較演算回路２１〜２３，極性演算回路３１〜３３，ＡＮＤ回路３４〜３６，ＡＮＤ回路４０〜４２それぞれの出力も図１１（ロ）〜（ワ）の破線の如くになる。
【００４８】
図１１の波形図からも明らかなように、ＣＴ３，４の検出電流が図１１（イ）の破線より小さいときには、極性演算回路３１の出力の論理「Ｈ」レベルの期間が狭くなり、ＡＮＤ回路４２の出力の論理「Ｈ」レベルの期間も狭くなる。また、ＣＴ３，４の検出電流が更に小さくなると、極性演算回路３１の図２に示した特性により、ＡＮＤ回路４２の論理「Ｈ」レベルの期間がやがて消滅する。
【００４９】
また、図１０，１１の動作波形は周波数指令値ω^*が一定状態では図３，４の波形と主ＡＮＤ回路それぞれの波形と同様であるが、周波数指令値ω^*が変化している途中（電動機６を加速中又は減速中）では、ＩＮＶ回路３７〜３９とＡＮＤ回路４０〜４２を付加したことにより、判定演算回路それぞれでの誤検出を防止する機能を有している。
【００５０】
図１０，１１の動作波形図による図９に示した判定値演算回路５０又は判定値演算回路６０の動作は、先述の図３，図４の動作波形図による判定値演算回路５０又は判定値演算回路６０の動作と同様なので、ここではその説明を省略する。
【００５１】
図１２は、この発明の第４の実施の形態を示す電圧形インバータ装置の欠相検出回路の回路構成図であり、図９に示した第３実施形態回路と同一機能を有するものには同一符号を付している。
【００５２】
すなわち、図１２に示した欠相検出回路が、図９に示した欠相検出回路と異なる点は判定演算回路５０又は判定演算回路６０に代えて判定値演算回路７０を備えていることである。
【００５３】
図１０，１１の動作波形図による図１２に示した判定値演算回路７０の動作は、先述の図３，図４の動作波形図による判定値演算回路７０の動作と同様なので、ここではその説明を省略する。
【００５４】
図１３は、この発明の第５の実施の形態を示す電圧形インバータ装置の欠相検出回路の回路構成図であり、図９に示した第３実施形態回路と同一機能を有するものには同一符号を付している。
【００５５】
すなわち、図１３に示した欠相検出回路が、図９に示した欠相検出回路と異なる点は判定演算回路５０又は判定演算回路６０に代えて判定値演算回路８０を備えていることである。
【００５６】
図１４は判定演算回路８０の詳細回路構成図であり、図６に示した判定演算回路６０と同一機能を有するものには同一符号を付している。
【００５７】
すなわち図１４において、５１〜５３はパルス幅計測回路、５５〜５７は比較回路、６２〜６４，６６〜６８はＡＮＤ回路、８１は図８に示した判定値設定器７１と同一機能の第１判定値設定器、８２は第２判定値設定器を示す。
【００５８】
この判定演算回路８０において、図１０に示したＡＮＤ回路４０〜４２の波形では不動作、図１１に示したＡＮＤ回路４０〜４２の波形では動作するためには、パルス幅計測回路５１〜５３それぞれの計測値が１２０°（電気角）に相当する値をこの電圧形インバータ装置の出力周波数指令値ω^*に連動して、第１判定値設定回路８１で設定し、これを計測時間判定値として比較回路５５〜５７でそれぞれ比較し、いずれかの比較回路が動作し論理「Ｈ」レベルとなった回数を積算回路６２〜６４で積算し、それぞれの積算値がＰＷＭパルス演算器１４から送出されるＰＷＭ演算の際の分解能に基づき第２判定値設定器８２が設定する積算回数判定値（例えば、周波数指令値に基づく出力周波数の３サイクル間に５回）を越えたか否かを比較回路６６〜６８で判定し、越えたときにはＯＲ素子６９を介して欠相信号を出力する。
【００５９】
すなわち、図１２に示した回路構成では、この電圧形インバータ装置の出力周波数指令値ω^*に連動し、更に、この周波数指令値におけるＰＷＭ演算の分解能に対応して欠相検出回路８０が動作するので、インバータ主回路２が出力する周波数が高いときに、先述のＰＷＭ演算の際に前記周波数の正弦波に対する分解能が粗くなって、出力電流のリプル成分が増大し、本来の出力電流の零点通過時以外の区間でも該出力電流が零に近い値となるときにも、欠相状態の発生を確実に遅滞なく検出することができる。
【００６０】
【発明の効果】
この発明によれば、電圧形インバータ装置の出力電流が低電流領域及び高周波領域、又は電動機を加減速中での誤動作を防止できるので、欠相検出回路の動作信頼性を向上させ、より速やかに欠相状態を検出できる。
【００６１】
さらにこの発明は、マイクロコンピュータによるデジタル制御の電圧形インバータ装置に好適な欠相検出方法，欠相検出回路である。
【図面の簡単な説明】
【図１】この発明の第１実施形態を示す電圧形インバータ装置の欠相検出回路の構成図
【図２】図１の極性演算回路の動作特性図
【図３】図１の動作を説明する波形図
【図４】図１の動作を説明する波形図
【図５】図１の部分詳細回路構成図
【図６】図１の部分詳細回路構成図
【図７】この発明の第２実施形態を示す電圧形インバータ装置の欠相検出回路の構成図
【図８】図７の部分詳細回路構成図
【図９】この発明の第３実施形態を示す電圧形インバータ装置の欠相検出回路の構成図
【図１０】図９の動作を説明する波形図
【図１１】図９の動作を説明する波形図
【図１２】この発明の第４実施形態を示す電圧形インバータ装置の欠相検出回路の構成図
【図１３】この発明の第５実施形態を示す電圧形インバータ装置の欠相検出回路の構成図
【図１４】図１３の部分詳細回路構成図
【図１５】従来例を示す電圧形インバータ装置の欠相検出回路の構成図
【図１６】図１５の動作を説明する波形図
【符号の説明】
１…直流電源、２…インバータ主回路、３〜５…ＣＴ、６…電動機、１１…周波数設定器、１２…Ｆ／Ｖ変換器、１３…ＰＷＭ電圧指令演算器、１４…ＰＷＭパルス演算器、２１〜２３…比較演算回路、２４…ＯＲ回路、２５…ＡＮＤ回路、２６…判定演算回路、２６ａ…パルス幅計測回路、２６ｂ…判定値設定器、２６ｃ…比較回路、３１〜３３…極性演算回路、３４〜３６…ＡＮＤ回路、３７〜３９…ＩＮＶ回路、４０〜４２…ＡＮＤ回路、５０，６０，７０，８０…判定演算回路、５１〜５３…パルス幅計測回路、５４…判定値設定器、５５〜５７…比較回路、５８…ＯＲ回路、６１…第１判定値設定器、６２〜６４…積算回路、６５…第２判定値設定器、６６〜６８…比較回路、６９…ＯＲ回路、７１…判定値設定器、８１…第１判定値設定器、８２…第２判定値設定器。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an open phase detection method for detecting an output open phase state of a three-phase output voltage source inverter device formed by a semiconductor power conversion circuit and the like, and a circuit thereof.
[0002]
[Prior art]
FIG. 15 is a circuit configuration diagram showing a conventional example of this type of phase loss detection circuit in a three-phase output inverter device.
[0003]
In FIG. 15, 1 is a DC power source such as a rectifying power source, 2 is an inverter main circuit formed by connecting an anti-parallel circuit of a transistor and a diode in a three-phase bridge, and 3 to 5 are output currents of respective phases of the inverter main circuit 2. CT to be detected, 6 is an electric motor as a load, 11 is an output frequency command value ω of the inverter main circuit 2 ^* The frequency setting device for commanding the output frequency, 12 is the output frequency command value ω ^* Output voltage command value (DC amount) V of inverter main circuit 2 based on ^* F / V converter 13 for deriving the output frequency, 13 is the output frequency command value ω ^* And output voltage command value V ^* The PWM voltage command calculator for calculating the PWM voltage command (alternating current amount) for each phase from the above, 14 performs a PWM calculation using the PWM voltage command for each phase as a signal wave
This is a PWM pulse calculator that turns on and off each of the transistors constituting the inverter main circuit 2 based on the calculation result.
[0004]
FIG. 16 shows the operation of a conventional phase loss detection circuit including comparison operation circuits 21 to 23 including a full-wave rectifier and a comparator element, an OR circuit 24, an AND circuit 25, and a determination operation circuit 26. This will be described with reference to the waveform diagram shown.
[0005]
In FIG. 16, (a) shows the output current waveform of each phase detected by CT3-5, and (b) shows the logic “H” level when the absolute value of the detected value of CT3 falls below the threshold value. (C) shows the output waveform of the comparison operation circuit 22 that outputs a logic "H" level when the absolute value of the detected value of CT4 is below the threshold value. , (D) shows the output waveform of the comparison operation circuit 23 that outputs a logic “H” level when the absolute value of the detected value of CT5 falls below the threshold value, and (e) shows the logic level of the AND circuit 25. The output waveform at is shown.
[0006]
That is, with the detection current of the thick solid line as shown in FIG. 16 (a), the outputs of the comparison operation circuits 21 to 23 and the AND circuit 25 are also as shown by the thick solid lines of FIG. 16 (b) to (e). The pulse width measurement circuit 26 a constituting the arithmetic circuit 26 measures the logical “H” level period of the AND circuit 25, and determines this measurement time and the set time of the judgment value setting unit 26 b constituting the judgment arithmetic circuit 26. The comparison circuit 26c constituting the arithmetic circuit 26 makes a comparison, and if the measurement time ≧ the set time, the phase loss signal is output.
[0007]
At this time, the output frequency command value ω input to the AND circuit 25 ^* And output voltage command value V ^* Is equal to or greater than the minimum value at which this voltage source inverter device can operate, that is, both of these voltage source inverter devices are at logic “H” level during operation. The set time is the output frequency command value ω ^* It is desirable that the threshold value in the comparison operation circuits 21 to 23 be as close to zero as possible.
[0008]
Although not shown in FIG. 16, if one of the phases is lost due to a malfunction of the anti-parallel circuit constituting the inverter main circuit 2 or disconnection of the connection line to the load 6, the AND circuit 25 based on this phase As a result, the period of the logic “H” level of the output becomes longer. As a result, the condition of the measurement time ≧ the set time is satisfied, and the phase loss signal is output.
[0009]
[Problems to be solved by the invention]
According to the above-described conventional phase loss detection circuit, when the detection currents of CT3 to CT5 are small, for example, in the case of the sine wave-like broken line in FIG. 16 (b) to (e), the AND circuit 25 continues to output a logic "H" level period. As a result, the determination operation circuit 26 is connected to the voltage source inverter device. In spite of normal operation, an open phase signal is output.
[0010]
Conventionally, as a countermeasure against the above-described malfunction, the threshold value in the comparison arithmetic circuits 21 to 23 is made as close to zero as possible as described above. For example, the inverter main circuit 2 is PWM-controlled. For example, a ripple component is superimposed on each output current, and there is a limit even if a filter for reducing this ripple component is passed through the detection values of CT3 to CT5.
[0011]
In addition, when the frequency output from the inverter main circuit 2 is high, the resolution for the sine wave of the frequency becomes coarse during the above-described PWM calculation, the ripple component of the output current increases, and the original output current passes through the zero point. The output current may become a value close to zero even in a section other than the time, and as a result, the voltage source inverter device may output an open phase signal despite normal operation.
[0012]
SUMMARY OF THE INVENTION An object of the present invention is to provide a phase loss detection method for a voltage source inverter device and a circuit thereof that eliminates the malfunction in the low current region and high output frequency region described above.
[0013]
[Means for Solving the Problems]
The first aspect of the present invention is an open phase detection method for detecting an output open phase state of a three-phase output voltage source inverter device.
The absolute value of each output current of each phase of the voltage source inverter device is monitored, and the monitoring is performed when the output currents of the remaining phases corresponding to the phases monitoring the absolute value have different polarities. Measure the period when the absolute value of the current phase is less than or equal to the threshold value, and based on this measurement value, determine whether any one of the phase output of the voltage source inverter device is missing It is characterized by doing.
[0014]
According to a second aspect of the present invention, there is provided an open phase detection circuit that detects an output open phase state of a three-phase output voltage source inverter device.
Three sets of comparison operation circuits that output when the absolute value of each of the output currents of each phase of the voltage source inverter device is less than or equal to a threshold value, and the output current of any two of the output currents of each phase Three sets of polarity monitoring circuits that output when the output currents have different polarities, the output of any one of the comparison operation circuits for each phase, and the output of the polarity monitoring circuit for a phase different from the comparison operation circuit, Is determined based on the output value of each of the three sets of main AND circuits and the main AND circuit, and one of the phase outputs of the voltage source inverter device is lost. And a determination operation circuit that outputs the signal.
[0015]
According to a third aspect of the present invention, there is provided an open phase detection circuit that detects an output open phase state of a three-phase output voltage source inverter device.
Three sets of comparison operation circuits that output when the absolute value of each of the output currents of each phase of the voltage source inverter device is less than or equal to a threshold value, and the output current of any two of the output currents of each phase Three sets of polarity monitoring circuits that output when the output currents have different polarities, the output of any one of the comparison operation circuits for each phase, and the output of the polarity monitoring circuit for a phase different from the comparison operation circuit, 3 sets of sub AND circuits, three sets of INV circuits that invert the output values of the sub AND circuits, and any one output of the sub AND circuit, and the sub AND circuit is different. One of the three sets of main AND circuits to which the outputs of the respective INV circuits connected to the sub AND circuit are input, and the respective phase outputs of the voltage source inverter device based on the output values of the main AND circuits. Missing one phase Determines that the, characterized in that a determination calculation circuit for outputting a phase loss signal.
[0016]
A fourth invention is the phase loss detection circuit of the voltage source inverter device of the second or third invention,
The determination calculation circuit includes three sets of pulse width measurement circuits for measuring the output pulse width of each of the main AND circuits, a determination value setting unit for setting a predetermined measurement time determination value, and the output pulse widths of the respective sets. And three sets of comparison circuits for determining whether or not the measured value exceeds the measured time determination value.
[0017]
According to a fifth aspect of the present invention, in the phase loss detection circuit of the voltage source inverter device of the second or third aspect,
The determination operation circuit includes three sets of pulse width measurement circuits that measure the output pulse width of each of the main AND circuits, a determination value setting unit that sets a measurement time determination value based on an output frequency command value of the inverter device, and And three sets of comparison circuits for determining whether or not the measurement values of the respective output pulse widths exceed the measurement time determination value.
[0018]
A sixth aspect of the present invention is the phase loss detection circuit of the voltage source inverter device of the second or third aspect of the invention,
The determination operation circuit includes three sets of pulse width measurement circuits for measuring the output pulse width of each of the main AND circuits, a first determination value setting unit for setting a predetermined measurement time determination value, and the respective output pulses. Three sets of first comparison circuits that output when the measured value of the width exceeds the measurement time determination value, three sets of integration circuits that integrate the number of times output by each of the first comparison circuits, and a predetermined number of integrations A second determination value setter for setting a determination value, and three sets of second comparison circuits for determining whether or not the integrated value of each of the integration circuits exceeds the integration number determination value. .
[0019]
A seventh invention is the phase loss detection circuit of the voltage source inverter device of the second or third invention,
In the determination arithmetic circuit, three sets of pulse width measurement circuits for measuring the output pulse width of each of the main AND circuits, and a first determination value setting for setting a measurement time determination value based on the output frequency command value of the inverter device And three sets of first comparison circuits that output when the measured values of the respective output pulse widths exceed the measurement time determination value, and three sets of summing up the number of times each of the first comparison circuits outputs An integration circuit; a second determination value setter for setting an integration number determination value based on a resolution at the time of PWM calculation in the inverter device; and whether or not the integration value of each of the integration circuits exceeds the integration number determination value. 3 sets of 2nd comparison circuits to determine are provided.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a circuit configuration diagram of a phase loss detection circuit of a voltage source inverter device according to a first embodiment of the present invention. Components having the same functions as those of the conventional circuit shown in FIG. It is attached.
[0021]
That is, the phase loss detection circuit shown in FIG. 1 includes comparison operation circuits 21 to 23, polarity operation circuits 31 to 33, AND circuits 34 to 36 as main AND circuits, a determination operation circuit 50, or a determination operation circuit 60. With one of
First, the operation of the polarity arithmetic circuits 31 to 33 including a comparator element and an exclusive OR element will be described below with reference to the operation characteristic diagram shown in FIG.
[0022]
In FIG. 2, the vertical axis and the horizontal axis correspond to any two detection values of CT3 to CT5, and each polarity calculation circuit has the same polarity on both the vertical and horizontal axes, or the absolute values of both are A logic “L” level is output when near the zero point, and a logic “H” level is output when both polarities are different from each other.
[0023]
Next, the normal operation of this voltage source inverter device in the comparison operation circuits 21 to 23, the polarity operation circuits 31 to 33, and the AND circuits 34 to 36 will be described below with reference to the operation waveform diagram shown in FIG. To do.
[0024]
3, (a) shows the output current of each phase of this voltage source inverter device, and (b) to (n) are comparison operation circuits 21 to 23, polarity operation circuits 31 to 33, AND circuits 34 to 36 shows output waveforms at respective logic levels.
[0025]
That is, in the detection current of the thick solid line as shown in FIG. 3 (a), the outputs of the comparison operation circuits 21 to 23, the polarity operation circuits 31 to 33, and the AND circuits 34 to 36 are also the thick currents of FIGS. When the detected currents of CT3 to CT5 are small, for example, in the case of the sine wave broken line in FIG. 3A, the comparison operation circuits 21 to 23, the polarity operation circuits 31 to 33, and the AND circuit 34 Each output of -36 is also as shown by the broken lines in FIGS.
[0026]
As is clear from the waveform diagram of FIG. 3, when the detected currents of CT3 to CT5 are smaller than the broken line of FIG. 3 (a), for example, the period of the logic “H” level of the output of the comparison operation circuit 21 is expanded. The period of the logic “H” level of the output of the polarity arithmetic circuit 32 is narrowed, and the output of the AND circuit 34 is also narrower than the period of the logic “H” level of the comparison arithmetic circuit 21 at this time. Further, when the detected currents of CT3 to CT5 are further reduced, the logical “H” level period of the AND circuit 34 disappears due to the characteristics shown in FIG.
[0027]
That is, during the normal operation of the voltage source inverter device, the logical “H” level period of each of the AND circuits 34 to 36 is 60 ° (electrical angle) or less.
[0028]
Further, the operation in the output phase loss state of this voltage source inverter device in the comparison operation circuits 21 to 23, the polarity operation circuits 31 to 33, and the AND circuits 34 to 36 will be described below with reference to the operation waveform diagram shown in FIG. explain.
[0029]
FIG. 4 shows a waveform diagram in which the phase in which CT5 is installed is in an open phase state. Therefore, currents flow in opposite polarities in CT3 and CT4, and in the detection current of the thick solid line as shown in FIG. The outputs of the comparison operation circuits 21 to 23, the polarity operation circuits 31 to 33, and the AND circuits 34 to 36 are as shown by the thick solid lines in FIGS. 4 (b) to 4 (n), and the detected currents of CT3 to 5 are small. For example, in the case of the sinusoidal broken line in FIG. 4A, the outputs of the comparison operation circuits 21 to 23, the polarity operation circuits 31 to 33, and the AND circuits 34 to 36 are also shown in FIG. It looks like a broken line.
[0030]
As apparent from the waveform diagram of FIG. 4, when the detected current of CT3, 4 is smaller than the broken line of FIG. 4 (a), the logical “H” level period of the output of the polarity calculation circuit 31 is narrowed. The period of the logic “H” level of the output of the AND circuit 36 is also narrowed. When the detected currents of CT3 and CT are further reduced, the logical “H” level period of the AND circuit 36 disappears due to the characteristics of the polarity calculation circuit 31 shown in FIG.
[0031]
FIG. 5 is a detailed circuit configuration diagram of the determination arithmetic circuit 50, in which 51 to 53 are pulse width measuring circuits, 54 is a determination value setting unit, 55 to 57 are comparison circuits, and 58 is an OR element.
[0032]
In order to operate with the waveforms of the AND circuits 34 to 36 shown in FIG. 3 and operate with the waveforms of the AND circuits 34 to 36 shown in FIG. A value (for example, 120 °) in which the measured value exceeds 60 ° (electrical angle) is set by the determination value setting circuit 54, and this is compared as a measurement time determination value by the comparison circuits 55 to 57, respectively. When the comparison circuit operates and becomes a logic “H” level, an open phase signal is output via the OR element 58.
[0033]
FIG. 6 is a detailed circuit diagram of the determination operation circuit 60. The difference between the determination operation circuit 60 and the determination operation circuit 50 shown in FIG. 5 is that each of the comparison circuits 51 to 53 is a first comparison circuit, and the determination value is the same. The setting device 54 and the OR element 58 are deleted, and instead, a first determination value setting device 61 having the same function as the determination value setting device 54, integrating circuits 62 to 64, a second determination value setting device 65, Comparison circuits 66 to 68 as two comparison circuits and an OR element 69 are provided.
[0034]
In order to operate in the waveform of the AND circuits 34 to 36 shown in FIG. 3 and to operate in the waveform of the AND circuits 34 to 36 shown in FIG. A value (for example, 120 °) in which the measured value exceeds 60 ° (electrical angle) is set by the first determination value setting circuit 61, and this is compared as a measurement time determination value by the comparison circuits 55 to 57, respectively. The number of times that the measurement value ≧ the measurement time determination value is satisfied during one cycle of the output frequency of the voltage source inverter device is integrated by the integration circuits 62 to 64, and each integration value of the integration circuits 62 to 64 is the second determination value. The comparison circuits 66 to 68 determine whether or not the cumulative number determination value set by the setting circuit 65 (for example, five times in three cycles of the output frequency) has been exceeded, and any of the comparison circuits 66 to 68 operates. Theory When the “H” level is reached, an open phase signal is output via the OR element 69.
[0035]
FIG. 7 is a circuit configuration diagram of the phase loss detection circuit of the voltage source inverter device showing the second embodiment of the present invention, and is the same as that having the same function as the circuit of the first embodiment shown in FIG. The code | symbol is attached | subjected.
[0036]
That is, the phase loss detection circuit shown in FIG. 7 includes comparison operation circuits 21 to 23, polarity operation circuits 31 to 33, AND circuits 34 to 36 as main AND circuits, and a determination operation circuit 70.
FIG. 8 is a detailed circuit configuration diagram of the determination arithmetic circuit 70. Components having the same functions as those of the determination arithmetic circuit 50 shown in FIG.
[0037]
That is, in FIG. 8, 51 to 53 are pulse width measuring circuits, 55 to 57 are comparison circuits, 58 is an OR element, and 71 is a judgment value setting device.
[0038]
In order to operate in the waveform of the AND circuits 34 to 36 shown in FIG. 3 and to operate in the waveform of the AND circuits 34 to 36 shown in FIG. The value corresponding to the measured value of 120 ° (electrical angle) is the output frequency command value ω of this voltage source inverter device. ^* In conjunction with, the determination value setting circuit 71 sets the result, and the comparison time 55 is compared as a measurement time determination value. When any one of the comparison circuits operates and becomes a logic “H” level, An open phase signal is output via the OR element 58.
[0039]
That is, in the circuit configuration shown in FIG. 7, the output frequency command value ω of this voltage source inverter device ^* Since the phase loss detection circuit 70 operates in conjunction with this, the occurrence of the phase loss state can be detected without delay.
[0040]
FIG. 9 is a circuit configuration diagram of the phase loss detection circuit of the voltage source inverter device showing the third embodiment of the present invention, and is the same as that having the same function as the circuit of the first embodiment shown in FIG. The code | symbol is attached | subjected.
[0041]
That is, the phase loss detection circuit shown in FIG. 9 includes comparison operation circuits 21 to 23, polarity operation circuits 31 to 33, AND circuits 34 to 36 as sub AND circuits, INV circuits 37 to 39, and a main AND. AND circuits 40 to 42 as circuits, and either a determination operation circuit 50 or a determination operation circuit 60 are provided.
First, the normal operation of this voltage source inverter device in the comparison operation circuits 21 to 23, the polarity operation circuits 31 to 33, the AND circuits 34 to 36, the INV circuits 37 to 39, and the AND circuits 40 to 42 is shown in FIG. This will be described below with reference to the operation waveform diagram.
[0042]
10, (a) shows the output current of each phase of this voltage source inverter device, and (b)-(wa) show comparison operation circuits 21-23, polarity operation circuits 31-33, AND circuits 34- 36, the output waveforms of the logic levels of the AND circuits 40 to 42 are shown.
[0043]
That is, the output of each of the comparison calculation circuits 21 to 23, the polarity calculation circuits 31 to 33, the AND circuits 34 to 36, and the AND circuits 40 to 42 is also shown in FIG. When the detected currents of CT3 to CT5 are small, for example, in the case of the sine wave-like broken line in FIG. 10A, the comparison arithmetic circuits 21 to 23 and the polarity arithmetic circuit 31 To 33, AND circuits 34 to 36, and AND circuits 40 to 42 are also output as indicated by broken lines in FIGS.
[0044]
As is apparent from the waveform diagram of FIG. 10, when the detected currents of CT3 to CT5 are smaller than the broken line of FIG. 10 (A), for example, the period of the logic “H” level of the output of the comparison operation circuit 21 increases. The logical “H” level period of the output of the polarity arithmetic circuit 32 is narrowed, and the output of the AND circuit 40 is also narrower than the logical “H” level period of the comparison arithmetic circuit 21 at this time. When the detected currents of CT3 to CT5 are further reduced, the logical “H” level period of the AND circuit 40 disappears due to the characteristics shown in FIG.
[0045]
That is, during the normal operation of this voltage source inverter device, the logical “H” level period of each of the AND circuits 40 to 42 is 60 ° (electrical angle) or less.
[0046]
Further, the operation in the output phase loss state of this voltage source inverter device in the comparison operation circuits 21 to 23, the polarity operation circuits 31 to 33, the AND circuits 34 to 36, and the AND circuits 40 to 42 is shown in the operation waveform diagram of FIG. This will be described below with reference.
[0047]
FIG. 11 shows a waveform diagram in which the phase in which CT5 is installed is in an open phase state. Therefore, currents flow in opposite polarities in CT3 and CT4, and in the detection current of the thick solid line as shown in FIG. The outputs of the comparison operation circuits 21 to 23, the polarity operation circuits 31 to 33, the AND circuits 34 to 36, and the AND circuit are as shown by the thick solid lines in FIGS. When the current is small, for example, in the case of the sine wave-like broken line in FIG. 11A, the outputs of the comparison operation circuits 21 to 23, the polarity operation circuits 31 to 33, the AND circuits 34 to 36, and the AND circuits 40 to 42 are also shown. 11 (B) to (W) as shown by the broken line.
[0048]
As apparent from the waveform diagram of FIG. 11, when the detected currents of CT3 and CT4 are smaller than the broken line of FIG. 11 (a), the logical “H” level period of the output of the polarity arithmetic circuit 31 is narrowed, and the AND circuit The period of the logic “H” level of the output of 42 is also narrowed. Further, when the detected currents of CT3 and CT4 are further reduced, the logical “H” level period of the AND circuit 42 disappears due to the characteristics shown in FIG.
[0049]
10 and 11 show the frequency command value ω. ^* 3 is the same as the waveforms of FIGS. 3 and 4 and the main AND circuit, but the frequency command value ω ^* During the change of the motor (when the electric motor 6 is being accelerated or decelerated), the INV circuits 37 to 39 and the AND circuits 40 to 42 are added to prevent erroneous detection in each of the determination arithmetic circuits. ing.
[0050]
The operation of the determination value calculation circuit 50 or the determination value calculation circuit 60 shown in FIG. 9 according to the operation waveform diagrams of FIGS. 10 and 11 is the same as the determination value calculation circuit 50 or the determination value calculation according to the operation waveform diagrams of FIGS. Since the operation is the same as that of the circuit 60, the description thereof is omitted here.
[0051]
FIG. 12 is a circuit configuration diagram of the phase loss detection circuit of the voltage source inverter device showing the fourth embodiment of the present invention. The code | symbol is attached | subjected.
[0052]
That is, the phase loss detection circuit shown in FIG. 12 is different from the phase loss detection circuit shown in FIG. 9 in that a determination value calculation circuit 70 is provided instead of the determination calculation circuit 50 or the determination calculation circuit 60. .
[0053]
The operation of the judgment value arithmetic circuit 70 shown in FIG. 12 according to the operation waveform diagrams of FIGS. 10 and 11 is the same as the operation of the judgment value arithmetic circuit 70 according to the operation waveform diagrams of FIGS. Is omitted.
[0054]
FIG. 13 is a circuit configuration diagram of the phase loss detection circuit of the voltage source inverter device showing the fifth embodiment of the present invention, and is the same as that of the third embodiment shown in FIG. The code | symbol is attached | subjected.
[0055]
That is, the phase loss detection circuit shown in FIG. 13 is different from the phase loss detection circuit shown in FIG. 9 in that a determination value calculation circuit 80 is provided instead of the determination calculation circuit 50 or the determination calculation circuit 60. .
[0056]
FIG. 14 is a detailed circuit configuration diagram of the determination arithmetic circuit 80. Components having the same functions as those of the determination arithmetic circuit 60 shown in FIG.
[0057]
14, 51 to 53 are pulse width measuring circuits, 55 to 57 are comparison circuits, 62 to 64 and 66 to 68 are AND circuits, and 81 is a first function having the same function as the judgment value setting unit 71 shown in FIG. A judgment value setter 82 is a second judgment value setter.
[0058]
In order to operate in the waveform of the AND circuits 40 to 42 shown in FIG. 10 and to operate in the waveform of the AND circuits 40 to 42 shown in FIG. The value corresponding to the measured value of 120 ° (electrical angle) is the output frequency command value ω of this voltage source inverter device. ^* The number of times that one of the comparison circuits is operated and becomes a logic “H” level by setting the first determination value setting circuit 81 in conjunction with each other and comparing it with the comparison circuits 55 to 57 as measurement time determination values. Are integrated by the integration circuits 62 to 64, and the integrated number determination value (for example, frequency) set by the second determination value setting unit 82 based on the resolution at the time of PWM calculation in which each integrated value is sent from the PWM pulse calculator 14 The comparison circuits 66 to 68 determine whether or not the output frequency based on the command value has been exceeded 5 times in 3 cycles. When the output frequency is exceeded, an open phase signal is output via the OR element 69.
[0059]
That is, in the circuit configuration shown in FIG. 12, the output frequency command value ω of this voltage source inverter device ^* Further, since the phase loss detection circuit 80 operates corresponding to the resolution of the PWM calculation at this frequency command value, when the frequency output from the inverter main circuit 2 is high, the above-described PWM calculation is performed in the above-described PWM calculation. The resolution of the frequency sine wave becomes rough, the ripple component of the output current increases, and even when the output current is close to zero in the interval other than when the original output current passes through the zero point, The occurrence can be reliably detected without delay.
[0060]
【The invention's effect】
According to the present invention, the output current of the voltage source inverter device can be prevented from malfunctioning while the motor is accelerating or decelerating in the low current region and the high frequency region, thereby improving the operation reliability of the phase loss detection circuit and more quickly. The phase loss state can be detected.
[0061]
The present invention further provides a phase loss detection method and phase loss detection circuit suitable for a digitally controlled voltage source inverter device using a microcomputer.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a phase loss detection circuit of a voltage source inverter device according to a first embodiment of the present invention.
2 is an operational characteristic diagram of the polarity calculation circuit of FIG.
FIG. 3 is a waveform diagram for explaining the operation of FIG.
FIG. 4 is a waveform diagram for explaining the operation of FIG.
FIG. 5 is a partial detailed circuit configuration diagram of FIG. 1;
6 is a partial detailed circuit configuration diagram of FIG. 1. FIG.
FIG. 7 is a configuration diagram of a phase loss detection circuit of a voltage source inverter device showing a second embodiment of the invention.
8 is a partial detailed circuit configuration diagram of FIG. 7;
FIG. 9 is a configuration diagram of a phase loss detection circuit of a voltage source inverter device showing a third embodiment of the invention.
10 is a waveform diagram for explaining the operation of FIG. 9;
11 is a waveform diagram for explaining the operation of FIG. 9;
FIG. 12 is a configuration diagram of a phase loss detection circuit of a voltage source inverter device showing a fourth embodiment of the invention.
FIG. 13 is a configuration diagram of a phase loss detection circuit of a voltage source inverter device showing a fifth embodiment of the invention.
14 is a partial detailed circuit configuration diagram of FIG. 13;
FIG. 15 is a configuration diagram of a phase loss detection circuit of a voltage source inverter device showing a conventional example.
FIG. 16 is a waveform diagram for explaining the operation of FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... DC power supply, 2 ... Inverter main circuit, 3-5 ... CT, 6 ... Electric motor, 11 ... Frequency setter, 12 ... F / V converter, 13 ... PWM voltage command calculator, 14 ... PWM pulse calculator, 21-23 ... comparison operation circuit, 24 ... OR circuit, 25 ... AND circuit, 26 ... determination operation circuit, 26a ... pulse width measurement circuit, 26b ... determination value setter, 26c ... comparison circuit, 31-33 ... polarity operation circuit 34-36 ... AND circuit, 37-39 ... INV circuit, 40-42 ... AND circuit, 50, 60, 70, 80 ... judgment operation circuit, 51-53 ... pulse width measurement circuit, 54 ... judgment value setting device, 55 to 57... Comparison circuit, 58... OR circuit, 61... First determination value setter, 62 to 64... Integration circuit, 65... Second determination value setter, 66 to 68 ... comparison circuit, 69. ... judgment value setter, 81 ... first size Value setter 82 ... second determination value setting unit.

Claims

三相出力の電圧形インバータ装置の出力欠相状態を検出する欠相検出方法において、
前記電圧形インバータ装置の各相の出力電流それぞれの絶対値を監視し、
この絶対値を監視している相それぞれに対応した残りの相の前記出力電流が互いに異なる極性のときに、該監視している相の絶対値がしきい値以下の期間をそれぞれ計測し、
この計測値に基づいて、前記電圧形インバータ装置の各相出力の内、いずれか１相が欠相したか否かを判定することを特徴とする電圧形インバータ装置の欠相検出方法。In the phase loss detection method for detecting the output phase loss state of the voltage source inverter device of three-phase output,
Monitor the absolute value of each output current of each phase of the voltage source inverter device,
When the output currents of the remaining phases corresponding to the phases for which the absolute value is monitored have different polarities, the periods when the absolute value of the monitored phase is equal to or less than a threshold value are measured
A method of detecting a phase failure in a voltage source inverter device, wherein, based on the measured value, it is determined whether any one of the phase output signals of the voltage source inverter device is lost.

三相出力の電圧形インバータ装置の出力欠相状態を検出する欠相検出回路において、
前記電圧形インバータ装置の各相の出力電流それぞれの絶対値がしきい値以下になったときに出力する３組の比較演算回路と、
前記各相の出力電流の内、いずれか２つの相の出力電流が互いに異なる極性のときに出力する３組の極性監視回路と、
前記各相の比較演算回路のいずれか１つの出力と、この比較演算回路とは異なった相の極性監視回路の出力とが入力される３組の主ＡＮＤ回路と、
前記主ＡＮＤ回路それぞれの出力値に基づき前記電圧形インバータ装置の各相出力の内、いずれか１相が欠相したことを判定し、欠相信号を出力する判定演算回路とを備えたことを特徴とする電圧形インバータ装置の欠相検出回路。In the phase loss detection circuit that detects the output phase loss state of the voltage source inverter device with three-phase output,
Three sets of comparison operation circuits that output when the absolute value of each of the output currents of each phase of the voltage source inverter device falls below a threshold value;
Three sets of polarity monitoring circuits that output when the output currents of any two phases of the output currents of each phase have different polarities,
Three sets of main AND circuits to which the output of any one of the comparison operation circuits of the respective phases and the output of the polarity monitoring circuit of a phase different from the comparison operation circuit are input;
A determination operation circuit that determines that one of the phase outputs of the voltage source inverter device has lost phase based on the output value of each of the main AND circuits and outputs an open phase signal; A phase loss detection circuit for a voltage source inverter device.

三相出力の電圧形インバータ装置の出力欠相状態を検出する欠相検出回路において、
前記電圧形インバータ装置の各相の出力電流それぞれの絶対値がしきい値以下になったときに出力する３組の比較演算回路と、
前記各相の出力電流の内、いずれか２つの相の出力電流が互いに異なる極性のときに出力する３組の極性監視回路と、
前記各相の比較演算回路のいずれか１つの出力と、この比較演算回路とは異なった相の極性監視回路の出力とが入力される３組の従ＡＮＤ回路と、
前記従ＡＮＤ回路の出力値それぞれを反転する３組のＩＮＶ回路と、
前記従ＡＮＤ回路のいずれか１つの出力と、この従ＡＮＤ回路とは異なった従ＡＮＤ回路に接続された前記ＩＮＶ回路それぞれの出力とが入力される３組の主ＡＮＤ回路と、
前記主ＡＮＤ回路それぞれの出力値に基づき前記電圧形インバータ装置の各相出力の内、いずれか１相が欠相したことを判定し、欠相信号を出力する判定演算回路とを備えたことを特徴とする電圧形インバータ装置の欠相検出回路。In the phase loss detection circuit that detects the output phase loss state of the voltage source inverter device with three-phase output,
Three sets of comparison operation circuits that output when the absolute value of each of the output currents of each phase of the voltage source inverter device falls below a threshold value;
Three sets of polarity monitoring circuits that output when the output currents of any two phases of the output currents of each phase have different polarities,
Three sets of sub AND circuits to which the output of any one of the comparison operation circuits of the respective phases and the output of the polarity monitoring circuit of a phase different from the comparison operation circuit are input;
Three sets of INV circuits for inverting each of the output values of the slave AND circuit;
Three sets of main AND circuits to which any one output of the sub AND circuit and the output of each of the INV circuits connected to a sub AND circuit different from the sub AND circuit are input;
A determination operation circuit that determines that one of the phase outputs of the voltage source inverter device has lost phase based on the output value of each of the main AND circuits and outputs an open phase signal; A phase loss detection circuit for a voltage source inverter device.

請求項２又は請求項３に記載の電圧形インバータ装置の欠相検出回路において、
前記判定演算回路には、
前記主ＡＮＤ回路それぞれの出力パルス幅を計測する３組のパルス幅計測回路と、
予め定める計測時間判定値を設定する判定値設定器と、
前記それぞれの出力パルス幅の計測値が前記計測時間判定値を越えたか否かを判定する３組の比較回路とを備えたことを特徴とする電圧形インバータ装置の欠相検出回路。In the phase loss detection circuit of the voltage source inverter device according to claim 2 or 3,
In the determination arithmetic circuit,
Three sets of pulse width measurement circuits for measuring the output pulse width of each of the main AND circuits;
A judgment value setter for setting a predetermined measurement time judgment value;
A phase loss detection circuit for a voltage source inverter device, comprising: three sets of comparison circuits for determining whether or not the measured values of the respective output pulse widths exceed the measurement time determination value.

請求項２又は請求項３に記載の電圧形インバータ装置の欠相検出回路において、
前記判定演算回路には、
前記主ＡＮＤ回路それぞれの出力パルス幅を計測する３組のパルス幅計測回路と、
前記インバータ装置の出力周波数指令値に基づく計測時間判定値を設定する判定値設定器と、
前記それぞれの出力パルス幅の計測値が前記計測時間判定値を越えたか否かを判定する３組の比較回路とを備えたことを特徴とする電圧形インバータ装置の欠相検出回路。In the phase loss detection circuit of the voltage source inverter device according to claim 2 or 3,
In the determination arithmetic circuit,
Three sets of pulse width measurement circuits for measuring the output pulse width of each of the main AND circuits;
A determination value setter for setting a measurement time determination value based on the output frequency command value of the inverter device;
A phase loss detection circuit for a voltage source inverter device, comprising: three sets of comparison circuits for determining whether or not the measured values of the respective output pulse widths exceed the measurement time determination value.

請求項２又は請求項３に記載の電圧形インバータ装置の欠相検出回路において、
前記判定演算回路には、
前記主ＡＮＤ回路それぞれの出力パルス幅を計測する３組のパルス幅計測回路と、
予め定める計測時間判定値を設定する第１判定値設定器と、
前記それぞれの出力パルス幅の計測値が前記計測時間判定値を越えたときに出力する３組の第１比較回路と、
前記第１比較回路それぞれが出力した回数を積算する３組の積算回路と、
予め定める積算回数判定値を設定する第２判定値設定器と、
前記積算回路それぞれの積算値が前記積算回数判定値を越えたか否かを判定する３組の第２比較回路とを備えたことを特徴とする電圧形インバータ装置の欠相検出回路。In the phase loss detection circuit of the voltage source inverter device according to claim 2 or 3,
In the determination arithmetic circuit,
Three sets of pulse width measurement circuits for measuring the output pulse width of each of the main AND circuits;
A first determination value setter for setting a predetermined measurement time determination value;
Three sets of first comparison circuits that output when measured values of the respective output pulse widths exceed the measured time determination value;
Three sets of integration circuits for integrating the number of times each of the first comparison circuits outputs;
A second judgment value setter for setting a predetermined cumulative number judgment value;
A phase loss detection circuit for a voltage source inverter device, comprising: three sets of second comparison circuits for determining whether or not an integrated value of each of the integration circuits exceeds the integration count determination value.

請求項２又は請求項３に記載の電圧形インバータ装置の欠相検出回路において、
前記判定演算回路には、
前記主ＡＮＤ回路それぞれの出力パルス幅を計測する３組のパルス幅計測回路と、
前記インバータ装置の出力周波数指令値に基づく計測時間判定値を設定する第１判定値設定器と、
前記それぞれの出力パルス幅の計測値が前記計測時間判定値を越えたときに出力する３組の第１比較回路と、
前記第１比較回路それぞれが出力した回数を積算する３組の積算回路と、
前記インバータ装置におけるＰＷＭ演算の際の分解能に基づく積算回数判定値を設定する第２判定値設定器と、
前記積算回路それぞれの積算値が前記積算回数判定値を越えたか否かを判定する３組の第２比較回路とを備えたことを特徴とする電圧形インバータ装置の欠相検出回路。In the phase loss detection circuit of the voltage source inverter device according to claim 2 or 3,
In the determination arithmetic circuit,
Three sets of pulse width measurement circuits for measuring the output pulse width of each of the main AND circuits;
A first determination value setter for setting a measurement time determination value based on an output frequency command value of the inverter device;
Three sets of first comparison circuits that output when measured values of the respective output pulse widths exceed the measured time determination value;
Three sets of integration circuits for integrating the number of times each of the first comparison circuits outputs;
A second determination value setting unit for setting an integration number determination value based on resolution at the time of PWM calculation in the inverter device;
A phase loss detection circuit for a voltage source inverter device, comprising: three sets of second comparison circuits for determining whether or not an integrated value of each of the integration circuits exceeds the integration count determination value.