JP3800115B2

JP3800115B2 - 過電流検出機能付き負荷駆動回路

Info

Publication number: JP3800115B2
Application number: JP2002083194A
Authority: JP
Inventors: 博一豊田
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2002-03-25
Filing date: 2002-03-25
Publication date: 2006-07-26
Anticipated expiration: 2022-03-25
Also published as: JP2003283314A

Description

【０００１】
【発明の属する技術分野】
本発明は、負荷電流の過電流検出機能を備えた負荷駆動回路に関し、特に通電開始時に突入電流を生ずる負荷の過電流検出に好適な回路技術に関する。
【０００２】
【従来の技術】
パワーＭＯＳＦＥＴ、パワートランジスタ、ＩＧＢＴ等を負荷電流開閉用スイッチング素子として用いた負荷駆動回路には、負荷短絡等による過大電流からスイッチング素子を保護するための過電流検出回路が設けられることが多い。この過電流検出は通常、負荷電流をセンス抵抗を用いて電圧に変換し、検出された電圧を過電流判定のしきい値電圧と比較する方法で行われる。ところが、負荷が白熱ランプやソレノイド等の場合には、通電開始時に大きな突入電流が流れる。このような場合に、しきい値電圧を定常時の負荷電流を基準に設定しておいたのでは、通電開始の突入電流が過電流と判定されてしまい都合が悪い。
【０００３】
この不都合を回避する一つの方法は、通電開始直後の突入電流の流れる期間中は過電流検出を行わないことである。しかし、この方法では通電開始前から負荷が短絡していたような場合に、スイッチング素子が破壊されてしまう。これを改善した方法として、図９に示すように通電開始直後は過電流検出レベルを高く設定し、突入電流が減少する時間に合わせて過電流検出レベルを低い値に切り換える方法がある。
【０００４】
図１０は、このような方法を実現するために構成された負荷駆動回路の一例である。図１０においては、並列接続されたＮＭＯＳスイッチング素子Ｑ１００、Ｑ１０１が、共通接続されたゲート端子１００に加えられる通電指令信号によって負荷１０１に流れる電流を開閉する。この場合、スイッチング素子Ｑ１００の素子面積をＱ１０１より大きく形成しておく。すると大部分の負荷電流はスイッチング素子Ｑ１００を流れ、Ｑ１０１の方には負荷電流の一部のみが分流する。その分流比は概ね素子の面積に比例した一定値となるので、スイッチング素子Ｑ１０１に流れる電流を、そのドレイン側に接続したセンス抵抗Ｒ１００により電圧に変換すると、負荷電流に比例した電圧Ｖlが得られる。
【０００５】
一方、過電流検出レベルを決めるしきい値電圧Ｖrは、電圧Ｖddを抵抗Ｒ１０２と、接地側に接続された抵抗Ｒ１０３、Ｒ１０４a等からなる抵抗群の作る抵抗値とで分圧して生成される。そしてしきい値電圧Ｖrを変化させるため、スイッチング素子Ｑ１０２a等でもって通電開始からの経過時間に応じて抵抗１０４a等を切り換え、図９中に示すような階段状の過電流検出レベル（しきい値電圧Ｖr）を作りだしている。
【０００６】
【発明が解決しようとする課題】
しかしこの回路方式では、過電流検出レベルを階段状に切り換えることはできても、突入電流波形に合わせて連続的に変化させることはできない。連続的なカーブにするには、分圧比の切り換えを細かくする必要があり、そのためには分圧用抵抗とスイッチング素子の数Ｎを増さねばならない。そうすると部品点数が増加し、切り換えのためのタイミング信号発生回路が複雑化する。また集積化のため同一半導体基板上にこれらの回路を形成する場合、基板面積が増大するという問題も生ずる。
【０００７】
本発明は、上記の問題点を解決することを課題とするものであって、より特定すれば、本来の過電流検出機能を損なうことなく、過電流検出レベルの設定、変更が容易である過電流検出機能を備えた負荷駆動回路、並びに通電開始時の突入電流を過電流として検出することのない過電流検出機能を備えた負荷駆動回路を提供することを課題とする。
【０００８】
【課題を解決するための手段】
上記の課題を解決するための請求項１記載の負荷駆動回路は、第１の電流源と、第１、第２のカレントミラー回路と、第１、第２のＮＭＯＳトランジスタと、第１、第２の抵抗と、コンパレータと、タイミング信号発生回路と、を具備する負荷駆動回路であって、前記タイミング信号発生回路は外部から入力される負荷駆動信号を受けて前記第１の電流源に対して一定時間だけ高電流を出力する電流値指令信号を送出し、該電流値指令信号の立ち上がりから一定時間だけ遅れて前記第１、第２のＮＭＯＳトランジスタに対して通電指令信号を送出するように構成されており、前記第１の電流源は前記高電流を出力する電流値指令信号を受けていない間は予め定めた一定電流を出力し、電流値指令信号を受けている間は予め定めた高電流を出力するように構成されており、前記第１のカレントミラー回路は前記第１の電流源の出力電流を一定倍率した電流を出力するように構成されており、前記第２のカレントミラー回路は前記第１のカレントミラー回路の出力電流を一定倍率した電流を出力するように構成されており、前記第１、第２のＮＭＯＳトランジスタはゲート共通、ソース共通に接続され、前記タイミング信号発生回路の出力する通電指令信号により前記共通ソースに接続された負荷の電流を開閉するものであって該電流を一定比率で分担するように構成されており、前記第１の抵抗は前記第２のカレントミラー回路の出力に接続されて両端間に該第２のカレントミラー回路の出力電流に比例する電圧を生成するように構成されており、前記第２の抵抗は前記第２のＮＭＯＳトランジスタのドレインに接続されて両端間に該第２のＮＭＯＳトランジスタに流れる電流に比例する電圧を生成するように構成されており、前記コンパレータは前記第２の抵抗の両端の電圧が前記第１の抵抗の両端の電圧よりも大である場合に過電流信号を出力するように構成されていることを特徴とする負荷駆動回路である。
【０００９】
このような負荷駆動回路は、負荷に正常な突入電流が流れる期間中は過電流検出のしきい値を高くするので、正常な突入電流を過電流と誤って検出することがない。また、過電流検出のしきい値を高める指令信号を送出した後、一定時間遅れて負荷を駆動する通電指令信号を送出するように構成しているので、突入電流が流れ始めるタイミングでは既にしきい値が高い値となっている。通電指令信号としきい値を高める指令信号を同時に出力した場合には、回路の遅延時間のバラツキから突入電流の開始部分で誤って過電流が検出される場合が起こり得るが、本構成ではしきい値を高める指令信号を先行させているのでそのような誤検出を防止できる。更に、負荷を駆動していない期間における過電流検出のしきい値を例えば、定常時の負荷電流以上に維持する。従って、負荷電流が流れていない期間に、ノイズ等によって過電流検出信号が出力されることを防止できる効果も奏する。
【００１０】
請求項２記載の負荷駆動回路は、請求項１記載の構成における第２のカレントミラー回路を省略し、第１のカレントミラー回路の出力電流を直ちに第１の抵抗に流すようにしたものである。負荷駆動開始のタイミング、負荷を駆動していない時の過電流検出しきい値は請求項１の構成と同じである。従って、請求項１に記載の負荷駆動回路と同様の効果を奏する。
【００１１】
また、請求項３記載の負荷駆動回路は、請求項１または２に記載の負荷駆動回路であって、前記第１の電流源は前記高電流を出力する電流値指令信号を受けていない間は予め定めた一定電流を出力し、電流値指令信号を受けた場合にはその信号の立ち上がり時より、一次遅れ回路のインパルス応答波形に類似した波形を持つ電流パルスを前記一定電流に重畳して出力するように構成されていることを特徴とする負荷駆動回路である。
【００１２】
本構成の負荷駆動回路は、過電流検出のしきい値が負荷への正常突入電流にほぼ一定の値を加えた値となるようにするため、請求項１、２の構成における第１の電流源が高い電流を出力する際の電流波形を一次遅れ回路のインパルス応答波形類似としたものである。負荷駆動開始のタイミング、負荷を駆動していない時の過電流検出しきい値は請求項１、２の構成と同じである。このような構成により過電流検出しきい値と正常突入電流との差が一定値に近い値となり、過電流検出精度が向上する効果を奏する。
【００１３】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の第１の実施形態の負荷駆動回路の構成を表すブロック図である。
図１中、電流源１は外部信号により出力電流が可変できるものであるが、過電流検出レベルが一定値でよい場合には固定出力の電流源であってもよい。第１の電流源１の出力電流Ｉoは、第２の電流源２に対して入力電流として与えられる。第２の電流源２は、その入力電流に一定比率ａを掛けた電流ａ・Ｉo を出力するものである。この出力電流は、第１の電圧生成手段３に入力される。第１の電圧生成手段３は、入力電流に比例した電圧を生成するもので、結果としてその出力には第１の電流源１の出力電流に比例する電圧Ｖrが現れる。この電圧Ｖrが過電流レベルを判定するしきい値電圧Ｖrとして電圧比較手段９に入力される。
【００１４】
一方、負荷４は、電源Ｖddより電流が供給され、その負荷電流は、入力端子７に印加される通電指令信号に従って動作する並列接続された第１、第２のスイッチング素子５、６により開閉される。即ち、スイッチング素子５、６が負荷駆動手段を構成している。スイッチング素子５、６としては、パワーＭＯＳＦＥＴ、パワートランジスタ、ＩＧＢＴ等を用いることができる。またスイッチング素子５、６は、負荷電流を流す際に、その負荷電流を一定比率で分担しあって流すように形成されたものである。このような電流の分担の仕方は、素子面積の異なるスイッチング素子を使用することによって実現できる。あるいは、スイッチング素子５、６を１個のスイッチング素子として同一半導体基板上に形成し、負荷電流の出力側接合を一定比率の面積を持つ２つの接合に分けて形成した、いわゆるセンス端子付きスイッチング素子によっても実現することができる。
【００１５】
第２のスイッチング素子６の出力電流は、第２の電圧生成手段８によって電流値に比例した電圧Ｖlに変換される。この電圧Ｖlは、負荷４に流れる電流に比例するものである。この負荷電流に比例する電圧Ｖlと、前述のしきい値電圧Ｖrとが電圧比較手段９にて比較され、電圧Ｖlが電圧Ｖrより大と判定された場合に過電流出力信号が出力される。すなわち、図１のブロック図により構成される回路は、負荷を駆動すると同時に、負荷電流の過電流を検出する機能を備えていることになる。
【００１６】
前述した従来例の図１０の回路では、基準電圧Ｖddを抵抗で分圧することにより、過電流検出レベルを決めるしきい値電圧Ｖrを生成していた。この回路方式でしきい値電圧Ｖrを変化させるには、分圧抵抗の値を変化させる必要があるが、一般に抵抗値を連続的に変化させることは容易ではないため、図９の例のように階段状に変化させるしかない。
【００１７】
これに対して本実施形態の場合には、第１の電流源１の出力電流に比例したしきい値電圧Ｖrが生成される方式を採っている。従って、第１の電流源１の出力電流を連続的に変化させることができれば、しきい値電圧Ｖrは連続的に変化する。ここで、電流源の回路方式は種々考案されており、その出力電流を外部からの信号により可変することは難しいことではない。
【００１８】
例えば、図２はこのような出力電流可変の電流源の簡単な回路例で、この電流源はＮＰＮトランジスタＱ１と、そのエミッタに接続された抵抗Ｒ１の僅か２個の部品で構成されている。ベースに印加する電圧をＶin、ベース−エミッタ間電圧をＶbeとするとコレクタ電流Ｉoutは、次の（１）式で計算される一定値となる。
Ｉout ＝（Ｖin−Ｖbe）／Ｒ１（１）
即ち、図２の回路は、外部からベースに印加される電圧Ｖinによって出力電流が決まる電流源であるので、電圧Ｖinを変化させることにより出力電流値の設定や変更を容易に行うことができる。また電圧Ｖinを連続的に変化させることで、出力電流Ｉoutも連続的に変化させ得る。
このように本実施形態の図１のブロック図による回路構成によれば、過電流検出レベルの設定、変更は容易であり、また設定値を連続的に変化させることも容易にできる。
【００１９】
また図１のブロック図では、第１の電流源１の後に第２の電流源２を設け、第１の電流源１の出力電流を一定倍率した上で、第１の電圧生成手段３に供給してしきい値電圧Ｖrを生成している。このため第１の電流源１の出力電流の最大値（最大の過電流検出レベルに対応する出力電流値）は、第１の電圧生成手段３で必要とされる電流値をあまり考慮することなく、かなり自由に選択することができる。このことは第１の電流源１の回路設計に際しての制約が緩いことを意味し、回路設計が容易になる効果がある。更に、本実施形態では、過電流検出レベルを決定する電気信号が、電流信号の形で第１の電流源１で生成され、電流信号のまま第１の電圧生成手段３まで伝達される。従って、信号の発生、伝達段階でノイズの影響を受けることが少なく、また電源電圧Ｖccの変動にもあまり影響されないという利点がある。
【００２０】
図３は、図１のブロック図を具体化した回路構成の一例である。第１の電流源１０は、図１の第１の電流源１に相当するもので、外部からの電流値指令信号により出力が可変される電源である。ただし、過電流検出レベルが一定値でよい場合には固定出力の電源でもよい。電流源１０の出力端子１２は、カレントミラー回路１１の電流入力端子１３に接続されていて、電流源１０の出力電流Ｉsaがカレントミラー回路１１の入力電流として与えられている。
【００２１】
カレントミラー回路１１は、図１の第２の電流源２に相当するもので、ＰＮＰトランジスタＱ２、Ｑ３、Ｑ４と抵抗Ｒ２、Ｒ３とで構成されている。カレントミラー回路とは一般的に、ベース端子が互いに共通に接続された２個のトランジスタのコレクタタ電流の大きさが、ミラーのように互いに同じになるという特性を利用した回路を言う。本カレントミラー回路１１の場合は、トランジスタＱ２、Ｑ３のエミッタ側に抵抗Ｒ２、Ｒ３が接続された回路で、電流出力端子１４からの出力電流Ｉsbは、抵抗値の比をＲ２：Ｒ３＝ａ：１とすると、次のようになる。
Ｉsb＝a・Ｉsa （２）
即ち、入力電流Ｉsaが一定倍率された出力電流Ｉsbが得られる。なおトランジスタＱ４は、ミラー比の精度を高めるためのもので、精度があまり要求されない場合にはＱ４を取り除き、代わりにトランジスタＱ２のベースとコレクタを短絡してもよい。
【００２２】
カレントミラー回路１１の出力電流Ｉsbは、第１の抵抗Ｒ４を通って接地端子に流れ、抵抗Ｒ４の非接地側端子に電圧Ｖrを発生させる。即ち、抵抗Ｒ４は、図１の第１の電圧生成手段３に相当し、その出力電圧Ｖrは次のようになる。
Ｖr＝a・Ｉsa・Ｒ４（３）
電圧ＶrはＩsaに比例するので、この電圧Ｖrが、過電流レベルを判定するしきい値電圧となるようにＩsaが設定される。
【００２３】
他方、負荷１５は第１、第２のＮＭＯＳトランジスタＱ５、Ｑ６により駆動される。Ｑ５、Ｑ６は、それぞれ図１の第１、第２のスイッチング素子５、６に相当する。トランジスタＱ５、Ｑ６はゲート共通、ドレイン共通に接続されている。センス抵抗Ｒ５の値は小さいので、トランジスタＱ５、Ｑ６は事実上、並列に接続されていることになる。トランジスタＱ５、Ｑ６は、共通接続されているゲート入力端子１６に印加される通電指令信号に従って動作し、負荷１５に流れる電流を開閉する。
【００２４】
図１の説明の中で述べたと同様に、トランジスタＱ５、Ｑ６は、共に導通状態においては、負荷１５に流れる電流を一定比率で分担するように形成されている。従って、トランジスタＱ６に流れる電流を、ソース側に接続されたセンス用の第２の抵抗Ｒ５を通すことで、負荷電流に比例する電圧Ｖlが得られる。即ち、第２の抵抗Ｒ５が、図１の第２の電圧生成手段８に相当している。
【００２５】
この負荷電流に比例する電圧Ｖlとしきい値電圧Ｖrとが、コンパレータＣＯＭＰ１で比較され、過電流出力信号が生成される。即ち、コンパレータＣＯＭＰ１が図１の電圧比較手段９に相当している。
この図３の回路は、図１のブロック図を具体化した一例であり、図１のブロック図の説明に述べたと同様の効果を有する。
【００２６】
図４は、図１のブロック図を具体化した他の回路構成の例である。図４では、図３と同一あるいは相当部分に同一符号が付してある。図４の回路構成が図３の回路構成と大きく相違する点は、図３のカレントミラー回路１１部分が、図４では第１のカレントミラー回路１１と第２のカレントミラー回路１７の縦続接続された２つのカレントミラー回路に置き換えられている点である。
【００２７】
これに伴い第１のカレントミラー回路１１の出力電流が、第２のカレントミラー回路１７の入力電流となり、第２のカレントミラー回路１７の出力電流が、第２の抵抗Ｒ４に流れるようになっている。その他、スイッチング素子としての第１、第２のＮＭＯＳトランジスタＱ５、Ｑ６はソース共通に接続され、負荷１５は、共通接続されたソースと接地端子との間に接続されており、第２の抵抗Ｒ５は第２のトランジスタＱ６のドレインと電源Ｖddとの間に接続されている点が異なる。コンパレータＣＯＭＰ１は、図３と同様に第１の抵抗４の両端に現れるしきい値電圧Ｖrと第２の抵抗Ｒ２の両端に現れる負荷電流に比例する電圧Ｖlとを比較して過電流出力信号を出力する。抵抗Ｒ４、Ｒ５の一端が基準電位ＧＮＤではなく、電源Ｖddに接続されているため、コンパレータＣＯＭＰ１の入力端子への接続が、図３とは逆になっている。
【００２８】
この図４の回路も、図１のブロック図を具体化した一例であるので、図１のブロック図の説明に述べたと同様の効果を有する。また図４の場合、負荷１５の一端が基準電位ＧＮＤに接続されているため、負荷１５への配線に共通の基準電位配線を利用できる利点がある。
【００２９】
（第２の実施形態）
本実施形態は、白熱ランプのような通電開始時に突入電流が流れる負荷に対応した実施形態であって、図５にその回路構成を示す。本回路は、前述した図４の回路構成に、タイミング信号発生回路１８を追加した負荷駆動回路である。図６に示した各部波形のタイミングチャートを参照しながらタイミング信号発生回路１８の動作、及び全体の過電流検出の動作を説明する。
【００３０】
タイミング信号発生回路１８は、外部からの負荷駆動信号を入力として受けて、負荷電流の開閉を行うトランジスタＱ５、Ｑ６に通電指令信号を送出する動作と、第１の電流源１０に、過電流検出レベルを決める指令信号である電流値指令信号を送出する動作を行う。ただし、負荷電流が流れていない期間に、ノイズ等によって過電流検出信号が出力されることを防止するため、タイミング信号発生回路１８は、負荷駆動信号信号を受けていない期間においても、電流源１０に対して過電流検出レベルを定常時の負荷電流以上に維持するような電流値指令信号を出力するようになっている。
【００３１】
そして、外部より負荷駆動信号を受けると同時に、図６（ｂ）に示すように、過電流検出レベルが負荷の突入電流以上になるように高めた電流値指令信号を電流源１０に送出する。次いで、その送出タイミングと同時、又は微小時間遅れて、トランジスタＱ５、Ｑ６を導通させるための通電指令信号を図６（ｃ）に示すように送出する。これにより図６（ｅ）に示したような突入電流を伴った負荷電流が流れるが、過電流検出レベルは同図（ｄ）のように、先の電流値指令信号により突入電流以上に高められているので過電流とは判定されない。突入電流は時間とともに急激に減少して定常時の電流値まで低下するので、タイミング信号発生回路１８は内蔵するタイマーを使用して、負荷駆動信号を受けてから一定時間後に、過電流検出レベルが定常時の負荷電流に対応した値に下がるように電流値指令信号のレベルを低下させる。
【００３２】
このように、突入電流が流れる期間だけ、過電流検出レベルを高めているため、突入電流が誤って過電流と判定されることが防止される。そして、突入電流期間が経過した後の定常状態では、定常負荷電流に合わせた過電流検出レベルでもって過電流検出が行われる。本方式では、突入電流が流れている期間も過電流検出動作を停止している訳ではないので、この期間中に負荷短絡等により突入電流よりも大きな電流が流れた場合には、過電流と判定されて過電流検出信号が出力される。
【００３３】
なお、突入電流のような大きな電流が流れる場合においては、トランジスタＱ５、Ｑ６の電流分担の比率が定常負荷電流時の分担率から外れ、少ない電流を負担しているトランジスタＱ６に、定常時より高い分担率の電流が流れる傾向があるので、突入電流が流れる期間の過電流検出レベルは、この点も考慮して決めることが望ましい。
【００３４】
（第３の実施形態）
本実施形態も、白熱ランプのような通電開始時に突入電流が流れる負荷に対応した実施形態であるが、過電流検出レベルが突入電流の波形に近似したカーブで連続的に変化する特徴を有する過電流検出機能を具備した負荷駆動回路に関するものである。図７に示した本実施形態の負荷駆動回路は、前述した図４の回路にタイミング信号発生回路１８を追加したのに加え、第１の電流源１０を図中の１９に示すような電流源回路に置き換えたものである。
【００３５】
タイミング信号発生回路１８は、外部からの負荷駆動信号を受けて、負荷電流の開閉を行うトランジスタＱ５、Ｑ６に通電指令信号を送出する動作と、突入電流波形に近似した過電流検出レベルを発生させるためのトリガとなるパルス信号を電流源１９に送出する動作を行うものである。
【００３６】
電流源回路１９の出力部は、トランジスタＱ９と抵抗Ｒ８とで構成されており、これは前述した図２と同じ構成である。即ち、その出力電流Ｉsａは、トランジスタＱ９のベース電圧で決まる一定値となる。この回路はエミッタフォロワ回路で、入力インピーダンスが非常に高い。このためトランジスタＱ１０のエミッタ側抵抗Ｒ１１を流れた電流は、殆どがトランジスタＱ１０を通って接地端子に流れる。
【００３７】
電流源回路１９に入力信号が印加されていない状態では、トランジスタＱ１０のベース−エミッタ接合は、電源電圧Ｖcc、抵抗Ｒ１１、抵抗Ｒ１０を通して順方向にバイアスされており、ベース電流が流れている。トランジスタＱ９、Ｑ１０のベース−エミッタ間順方向電圧は等しく、電流増幅率は十分に高いとすると、トランジスタＱ１０のベース電位とトランジスタＱ９のエミッタ電位とは同一電位となるので、電流源回路１９の出力電流Ｉsaは、トランジスタＱ１０のベース電位をＶbとすると次のように表される。
Ｉsa＝Ｖb／Ｒ８（４）式
即ち、電流源回路１９の出力電流Ｉsaは、トランジスＱ１０のベース電位Ｖb、換言すればトランジスタＱ１０のベースと接地端子間に接続されたコンデンサＣ１の充電電圧に比例する。
【００３８】
本実施形態の場合も、負荷電流が流れていない期間に、ノイズ等によって過電流検出信号が出力されないように、過電流検出レベルをゼロ電流よりも高い値に維持する必要がある。本回路の場合、電流源回路１９の入力信号がない場合にも、上記（４）式で計算される電流が出力されており、この電流値より決定される過電流検出レベルはゼロ電流より高いので、ノイズ等により誤動作が発生することはない。
【００３９】
突入電流が消滅した後の定常負荷電流が流れる状態では、過電流検出レベルは定常負荷電流より一定割合だけ大きい電流レベルに設定される必要がある。過電流検出レベルをそのような値に保つために必要な電流源回路１９の出力電流Ｉsaの調整は、抵抗Ｒ８、Ｒ１０、Ｒ１１の調整によって行うこともできるが、別の方法として、タイミング信号発生回路１８から一定の電流値設定信号を出力してトランジスタＱ１０のベース電位Ｖbを調節することによって行ってもよい。
【００４０】
次に外部より、負荷駆動信号が入力された場合の過電流検出の動作を、図８に示した各部波形のタイミングチャートを参照しながら説明する。
負荷駆動信号がタイミング信号発生回路１８に入力されると、直ちに電流源回路１９に対して、電流値指令信号としてインパルス状の電圧が送出される。インパルスとは、波高値が非常に高く、継続時間は非常に短く、その波形面積が１に等しい波形として定義されるが、現実にそのような波形を電気回路で実現することは不可能である。従って、代わりに図８（ｂ）に示したような波高値が一定で幅（継続時間）の短いパルス電圧がタイミング信号発生回路１８で作り出され、電流源回路１９の入力端子２０に印加される。
【００４１】
印加されたパルス電圧は、ダイオードＤ１と抵抗Ｒ９の直列回路を通り、抵抗Ｒ１０に並列接続されたコンデンサＣ１を充電する。ここで、抵抗Ｒ９の抵抗値は非常に低くしてあるので、コンデンサＣ１にはインパルス波形に近い電流が流れ込み、コンデンサＣ１は瞬時に入力パルス電圧の波高値まで充電される。
【００４２】
印加パルスが終了すると、コンデンサＣ１に充電された電荷は、抵抗Ｒ１０を通って放電を開始し、その充電電圧は指数関数カーブを描きつつパルス印加前の充電電圧まで時定数Ｒ１０・Ｃ１で減衰する。このような波形は、一次遅れ回路のインパルス応答波形と呼ばれるものである。このインパルス応答状の電圧波形がトランジスタＱ１０のベース電圧Ｖbとして印加されるため、過電流検出レベルは図８（ｄ）に示したように、定常時の過電流検出レベルに一次遅れ回路のインパルス応答波形を重畳したカーブを描いて連続的に変化する。
【００４３】
他方、トランジスタＱ５、Ｑ６に対しては、タイミング信号発生回路１８は通電指令信号を送出する。この指令信号は、前記電流指令信号パルスの終了と同時、又は終了直前から開始するタイミングで送出される。この通電指令信号によりトランジスタＱ５、Ｑ６が導通して、図８（ｅ）に示すような突入電流を伴った負荷電流が流れる。この突入電流波形も、白熱ランプやソレノイドの場合には前記インパルス応答波形に類似したような波形を呈する。
【００４４】
以上述べたような回路の動作によって、過電流検出レベルと負荷電流は、図８（ｄ）、（ｅ）に示すような波形を描いて変化する。即ち、過電流検出レベルは、突入電流の大きさに合わせるが如く、突入電流より幾分高い電流レベルを保ちつつ、連続的なカーブを描いて変化する。従って、突入電流が誤って過電流と判定されることが防止される。そして、突入電流期間が経過した後の定常状態では、定常負荷電流に合わせた過電流検出レベルで過電流検出が行われる。また、この突入電流が流れている間も過電流検出は行われているので、この間に負荷短絡等により異常な大電流が流れた場合には、過電流検出信号が出力される。
【００４５】
以上、本発明者によってなされた発明の実施形態を図面に基づき具体的に説明したが、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。たとえば、トランジスタＱ５、Ｑ６には、ＩＧＢＴやパワートランジスタ、ドレインを共通接続したＰＭＯＳトランジスタを用いることができる。また、電流源回路中のトランジスタとしては、パイポーラトランジスタに代えてＭＯＳＦＥＴを使用することもできる。
【００４６】
本発明の一利用形態として、過電流検出信号が出力された場合に、その信号をラッチ回路でラッチし、ラッチした信号で負荷駆動用スイッチング素子をＯＦＦさせることは簡単であり、そのように回路を構成することにより、負荷駆動用スイッチング素子を保護する機能を備えた負荷駆動回路を容易に構成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態である過電流検出機能付き負荷駆動回路の機能ブロック図
【図２】電流源回路の一例を示す電気回路図
【図３】図１の機能ブロック図を実現する電気回路図
【図４】図１の機能ブロック図を実現する他の電気回路図
【図５】本発明の第２の実施形態を示す図３相当図
【図６】図５に示す回路のタイミングチャート
【図７】本発明の第３の実施形態を示す図３相当図
【図８】図７に示す回路のタイミングチャート
【図９】従来技術を示す負荷駆動回路のタイミングチャート
【図１０】負荷駆動回路の電気回路図
【符号の説明】
図面中、１は第１の電流源、２は第２の電流源、３は第１の電圧生成手段、４は負荷、５は第１のスイッチング素子、６は第２のスイッチング素子、８は第２の電圧生成手段、９は電圧比較手段、１０は第１の電流源、１１は第１のカレントミラー回路、１５は負荷、１７は第２のカレントミラー回路、１８はタイミング信号発生回路、Ｑ５は第１のＮＭＯＳトランジスタ、Ｑ６は第２のＮＭＯＳトランジスタ、Ｒ４は第１の抵抗、Ｒ５は第２の抵抗、ＣＯＭＰ１はコンパレータを示す。

Claims

第１の電流源と、第１、第２のカレントミラー回路と、第１、第２のＮＭＯＳトランジスタと、第１、第２の抵抗と、コンパレータと、タイミング信号発生回路と、を具備する負荷駆動回路であって、
前記タイミング信号発生回路は、外部から入力される負荷駆動信号を受けて前記第１の電流源に対して一定時間だけ高電流を出力する電流値指令信号を送出し、該電流値指令信号の立ち上がりから一定時間だけ遅れて前記第１、第２のＮＭＯＳトランジスタに対して通電指令信号を送出するように構成されており、
前記第１の電流源は、前記高電流を出力する電流値指令信号を受けていない間は予め定めた一定電流を出力し、電流値指令信号を受けている間は予め定めた高電流を出力するように構成されており、
前記第１のカレントミラー回路は、前記第１の電流源の出力電流を一定倍率した電流を出力するように構成されており、
前記第２のカレントミラー回路は、前記第１のカレントミラー回路の出力電流を一定倍率した電流を出力するように構成されており、
前記第１、第２のＮＭＯＳトランジスタは、ゲート共通、ソース共通に接続され、前記タイミング信号発生回路の出力する通電指令信号により前記共通ソースに接続された負荷の電流を開閉するものであって該電流を一定比率で分担するように構成されており、
前記第１の抵抗は、前記第２のカレントミラー回路の出力に接続されて両端間に該第２のカレントミラー回路の出力電流に比例する電圧を生成するように構成されており、
前記第２の抵抗は、前記第２のＮＭＯＳトランジスタのドレインに接続されて両端間に該第２のＮＭＯＳトランジスタに流れる電流に比例する電圧を生成するように構成されており、
前記コンパレータは、前記第２の抵抗の両端の電圧が前記第１の抵抗の両端の電圧よりも大である場合に過電流信号を出力するように構成されていることを特徴とする負荷駆動回路。
第１の電流源と、第１のカレントミラー回路と、第１、第２のＮＭＯＳトランジスタと、第１、第２の抵抗と、コンパレータと、タイミング信号発生回路と、を具備する負荷駆動回路であって、
前記タイミング信号発生回路は、外部から入力される負荷駆動信号を受けて前記第１の電流源に対して一定時間だけ高電流を出力する電流値指令信号を送出し、該電流値指令信号の立ち上がりから一定時間だけ遅れて前記第１、第２のＮＭＯＳトランジスタに対して通電指令信号を送出するように構成されており、
前記第１の電流源は、前記高電流を出力する電流値指令信号を受けていない間は予め定めた一定電流を出力し、電流値指令信号を受けている間は予め定めた高電流を出力するように構成されており、
前記第１のカレントミラー回路は、前記第１の電流源の出力電流を一定倍率した電流を出力するように構成されており、
前記第１、第２のＮＭＯＳトランジスタは、ゲート共通、ドレイン共通に接続され、前記タイミング信号発生回路の出力する通電指令信号により前記共通ドレイン接続された負荷の電流を開閉するものであって該電流を一定比率で分担するように構成されており、
前記第１の抵抗は、前記第１のカレントミラー回路の出力に接続されて両端間に該第１のカレントミラー回路の出力電流に比例する電圧を生成するように構成されており、
前記第２の抵抗は、前記第２のＮＭＯＳトランジスタのソースに接続されて両端間に該第２のＮＭＯＳトランジスタに流れる電流に比例する電圧を生成するように構成されており、
前記コンパレータは、前記第２の抵抗の両端の電圧が前記第１の抵抗の両端の電圧よりも大である場合に過電流信号を出力するように構成されていることを特徴とする負荷駆動回路。
請求項１または２に記載の負荷駆動回路であって、前記第１の電流源は、前記高電流を出力する電流値指令信号を受けていない間は予め定めた一定電流を出力し、電流値指令信号を受けた場合にはその信号の立ち上がり時より、一次遅れ回路のインパルス応答波形に類似した波形を持つ電流パルスを前記一定電流に重畳して出力するように構成されていることを特徴とする負荷駆動回路。