JP3798527B2 - Ｄｃ−ｄｃコンバータの駆動回路の制御方法、ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータの駆動回路の制御方法、ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ Download PDFInfo
- Publication number
- JP3798527B2 JP3798527B2 JP23471897A JP23471897A JP3798527B2 JP 3798527 B2 JP3798527 B2 JP 3798527B2 JP 23471897 A JP23471897 A JP 23471897A JP 23471897 A JP23471897 A JP 23471897A JP 3798527 B2 JP3798527 B2 JP 3798527B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- error
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、各種電子機器に搭載された中央処理装置（ＣＰＵ）、記憶装置（ＲＡＭ、ＲＯＭ等）の各種半導体集積回路装置（ＩＣ）に動作電源を供給するＤＣ−ＤＣコンバータの駆動回路の制御方法、ＤＣ−ＤＣコンバータの制御回路、ＤＣ−ＤＣコンバータに関するものである。
【０００２】
電子機器には多数個の半導体集積回路装置（ＩＣ）が搭載されている。これら各半導体集積回路装置には個々に動作電源を必要としている。一般に動作電源はＤＣ−ＤＣコンバータにて生成される。そして、各半導体集積回路装置に動作電源を投入する際、安定した動作電源を供給するとともに各半導体集積回路装置間の電源投入シーケンスを精度よく行なわないと、各半導体集積回路装置との間で誤動作の原因となる。そこで、ＤＣ−ＤＣコンバータによる各半導体集積回路装置への動作電源の投入については精度の高い電源投入が要求されている。
【０００３】
【従来の技術】
一般に各種電子機器の電源は、一般に商用電源を電源回路（ＡＣ−ＤＣインバータ回路）にて変換された直流電源が使用されている。この変換された直流電源はＤＣ−ＤＣコンバータにて各半導体集積回路装置に応じた動作電源に変換される。このＤＣ−ＤＣコンバータにて生成された動作電源は、対応する各半導体集積回路装置に供給される。つまり、図１０に示すように、電子機器１００には中央処理装置（ＣＰＵ）、チップセレクト、記憶装置（ＲＡＭ、ＲＯＭ等）の各半導体集積回路装置１０１、電源回路１０２及びＤＣ−ＤＣコンバータ１が搭載されている。そして、電源回路１０２は商用電源ＶＡを各種の直流電源Ｖｃｃ，Ｖｉｎに変換する。ＤＣ−ＤＣコンバータ１は、その変換した直流電源Ｖｉｎを降圧して安定な動作電源（出力電圧Ｖｏｕｔ）にして各半導体集積回路装置１０１に供給する。
【０００４】
図８は一般的なＤＣ−ＤＣコンバータ１の電気回路を示す。ＤＣ−ＤＣコンバータ１は、１チップの半導体集積回路装置上に形成された制御回路２と複数個の外付け素子とから構成されている。制御回路２の出力信号ＳＧ１はエンハンスメント形ＮチャネルＭＯＳトランジスタで構成される出力トランジスタ３のゲートに供給される。出力トランジスタ３のドレインは図１０の電源回路１０２から直流電源電圧Ｖｉｎが供給される。出力トランジスタ３のソースは、出力コイル４を介して出力端子５に接続されている。その出力端子５は負荷としての各半導体集積回路装置１０１に接続されている。
【０００５】
前記出力トランジスタ３のソースは、ショットキーダイオードよりなるフライホイールダイオード６のカソードに接続されている。そのフライホイールダイオード６のアノードはグランドＧＮＤに接続されている。前記出力コイル４と出力端子５との間は、コンデンサ７を介してグランドＧＮＤに接続されている。そして、この出力コイル４とコンデンサ７とで平滑回路を構成している。又、前記出力コイル４と出力端子５との間は、抵抗８を介して制御回路２に接続され、その時の出力電圧Ｖｏｕｔを制御回路２に出力する。
【０００６】
制御回路２は、基準電圧生成回路１１、初期誤動作防止回路１２、三角波発振回路１３、デットタイム回路１４、誤差増幅回路１５、定電流回路１６、ＰＷＭ比較回路１７、出力回路１８、２個の第１及び第２トランジスタ１９，２０を備えている。
【０００７】
基準電圧生成回路１１は、前記電源回路１０２から駆動電源電圧Ｖｃｃが供給されているとともに、外部コントロール入力端子２１を介して図示しない外部装置からのコントロール信号ＳＧ２を入力する。基準電圧生成回路１１は、バンドギャップリファレンス回路よりなり、コントロール信号ＳＧ２のＬレベル（低電位）からＨレベル（高電位）の立ち上がりに応答して駆動電源電圧Ｖｃｃに基づいて第１基準電圧としての基準電圧Ｖｒｅｆ（＜Ｖｃｃ）を生成する。図９に示すように、時間ｔ０にコントロール信号ＳＧ２がＨレベルに立ち上がると、基準電圧Ｖｒｅｆは一定の傾きをもって上昇し時間ｔ２後に規定電圧値Ｖｒｅｆ１（＜Ｖｃｃ）に到達し以後その規定電圧値Ｖｒｅｆ１を維持する。
【０００８】
初期誤動作防止回路１２は、前記電源回路１０２から駆動電源電圧Ｖｃｃが供給されるとともに、前記基準電圧生成回路１１からの基準電圧Ｖｒｅｆをバイアス電圧として入力する。初期誤動作防止回路１２は、図９に示すように前記規定電圧値Ｖｒｅｆ１に向かって上昇する途中の基準電圧Ｖｒｅｆが所定の電圧値Ｖｒｅｆ２にまで到達すると、即ち基準電圧Ｖｒｅｆが同防止回路１２の動作可能なバイアス電圧（＝Ｖｒｅｆ２）に到達する時間ｔ１になると、ＨレベルからＬレベルに立ち下がる解除信号ＳＧ３を出力するように構成されている。
【０００９】
三角波発振回路１３は、前記電源回路１０２から駆動電源電圧Ｖｃｃが供給されるとともに、前記基準電圧生成回路１１からの基準電圧Ｖｒｅｆをバイアス電圧として入力する。三角波発振回路１３は、基準電圧Ｖｒｅｆが所定の電圧値Ｖｒｅｆ３（＞Ｖｒｅｆ２）にまで上昇すると、即ち図９に示すように、基準電圧Ｖｒｅｆが同発振回路１３の発振動作が可能なバイアス電圧（＝Ｖｒｅｆ３）に到達する前記時間ｔ１と時間ｔ２の間の時間に発振動作を開始し、一定の電圧値の範囲で振幅する三角波の三角波信号ＳＧ４を出力する。
【００１０】
デットタイム回路１４は、複数個の抵抗を直列に接続した分圧回路にて構成されている。デットタイム回路１４は、前記基準電圧生成回路１１から基準電圧Ｖｒｅｆを入力し同基準電圧Ｖｒｅｆを分圧し、その分圧電圧を制限信号ＳＧ５として出力する。従って、図９に示すように、時間ｔ０にコントロール信号ＳＧ２がＨレベルに立ち上がると、制限信号ＳＧ５は、基準電圧Ｖｒｅｆと同様に一定の傾きをもって上昇し時間ｔ２後に定格電圧値Ｖｋ（＜Ｖｒｅｆ１）に到達し以後その定格電圧値Ｖｋを維持する。この制限信号ＳＧ５の定格電圧値Ｖｋは、デットタイム回路１４内の抵抗の分圧比を調整して前記三角波信号ＳＧ４の最大値より若干低い値になるように設定されている。詳述すると、三角波信号ＳＧ４と制限信号ＳＧ５とがＰＷＭ比較回路１７にて比較されるとき、前記出力信号ＳＧ１のパルス信号のデューティ比が９０％とになる値に定格電圧Ｖｋは設定されている。
【００１１】
誤差増幅回路１５は被検出電圧入力端子としての反転入力端子と第１及び第２基準電圧入力端子としての第１及び第２非反転入力端子を備えている。誤差増幅回路１５の反転入力端子は、前記抵抗８を介して前記出力電圧Ｖｏｕｔを入力する。誤差増幅回路１５は前記電源回路１０２から駆動電源電圧Ｖｃｃが供給されている。誤差増幅回路１５は前記基準電圧生成回路１１からの基準電圧Ｖｒｅｆをバイアス電圧として入力する。
【００１２】
誤差増幅回路１５の第１非反転入力端子は前記基準電圧生成回路１１からの基準電圧Ｖｒｅｆを入力する。誤差増幅回路１５の第２非反転入力端子は外付けのソフトスタート用のコンデンサ２２を介してグランドＧＮＤに接続されている。又、コンデンサ２２は前記基準電圧生成回路１１から印加された基準電圧Ｖｒｅｆに基づいて動作する定電流回路１６からの定電流が供給される。そして、このコンデンサ６１は、定電流回路１６からの定電流を充電し、その充電電圧Ｖｓｏｆは上昇し基準電圧Ｖｒｅｆまで到達する。つまりこの充電電圧Ｖｓｏｆは前記第１基準電圧としての基準電圧Ｖｒｅｆに対して第２基準電圧をなし、基準電圧生成回路１１、コンデンサ２２等で該充電電圧Ｖｓｏｆを生成する。
【００１３】
又、第２非反転入力端子はソフトスタート用トランジスタとしての第１トランジスタ１９のコレクタに接続され、その第１トランジスタ１９のエミッタはグランドＧＮＤに接続されている。第１トランジスタ１９のベースは前記初期誤動作防止回路１２の解除信号ＳＧ３を入力する。従って、時間ｔ１に解除信号ＳＧ３がＨレベルからＬレベルに立ち下がり第１トランジスタ１９はオンからオフになると、コンデンサ２２は定電流回路１６の定電流による充電を開始する。その結果、充電電圧Ｖｓｏｆは図９に示すように時間ｔ１から上昇を開始する。
【００１４】
又、誤差増幅回路１５の出力端子と反転入力端子との間には、外付けのコンデンサ２３及び抵抗２４の直列回路が接続され同誤差増幅回路１５の発振を防止している。
【００１５】
誤差増幅回路１５は、第１非反転入力端子に入力される基準電圧Ｖｒｅｆと第２非反転入力端子に入力される充電電圧Ｖｓｏｆの小さい方と、反転入力端子に入力される前記出力端子５の出力電圧Ｖｏｕｔとを比較する。そして、誤差増幅回路1 ５はその比較する両電圧の差電圧を増幅した誤差出力信号ＳＧ６を次段のＰＷＭ比較回路１７に出力する。
【００１６】
又、誤差増幅回路１５は、図９に示すように前記規定電圧値Ｖｒｅｆ１に向かって上昇する途中の基準電圧Ｖｒｅｆが所定の電圧値に到達するまで、即ち基準電圧Ｖｒｅｆが初期誤等差防止回路１２がＬレベルの解除信号ＳＧ３を出力する時間ｔ１になるまで、比較増幅動作を行なわず基準電圧Ｖｒｅｆに従った出力電圧ＳＧ６を出力する。つまり、誤差増幅回路１５は、第１及び第２非反転入力端子の少なくともいずれか一方が０ボルト近傍において論理反転してしまうため、バイアス電圧、即ち基準電圧Ｖｒｅｆとなる誤差出力信号ＳＧ６を出力するようになっている。
【００１７】
そして、時間ｔ１後は、誤差増幅回路１５は反転入力端子に入力される出力電圧Ｖｏｕｔと第１非反転入力端子に入力される基準電圧Ｖｒｅｆ又は第２非反転入力端子に入力される充電電圧Ｖｓｏｆの小さい方の電圧との比較動作を行い、その差電圧を増幅する動作に移るようになっている。
【００１８】
ＰＷＭ比較回路１７は前記電源回路１０２から駆動電源電圧Ｖｃｃが供給されている。ＰＷＭ比較回路１７は、反転入力端子と第１及び第２非反転入力端子を備えている。ＰＷＭ比較回路１７の反転入力端子は、前記三角波発振回路１３からの三角波信号ＳＧ４を入力する。ＰＷＭ比較回路１７の第１非反転入力端子は、前記誤差増幅回路１５からの誤差出力信号ＳＧ６を入力する。ＰＷＭ比較回路１７の第２非反転入力端子は、前記デットタイム回路１４から制限信号ＳＧ５を入力する。
【００１９】
ＰＷＭ比較回路１７は、第１非反転入力端子に入力される誤差出力信号ＳＧ６と第２非反転入力端子に入力される制限信号ＳＧ５の小さい方と、反転入力端子に入力される前記三角波発振回路１３の三角波信号ＳＧ４とを比較する。そして、ＰＷＭ比較回路１７はその比較において三角波信号ＳＧ４の方がの大きいときにはＬレベル、その比較において同じ又は三角波信号ＳＧ４の方が小さいときにはＨレベルとなるパルス信号をデューティ制御信号ＳＧ７として出力回路１８に出力する。
【００２０】
ＰＷＭ比較回路１７の出力端子は、第２トランジスタ２０のコレクタに接続され、その第２トランジスタ２０のエミッタはグランドＧＮＤに接続されている。第２トランジスタ２０のベースは前記初期誤動作防止回路１２の解除信号ＳＧ３を入力する。従って、時間ｔ１に解除信号ＳＧ３がＨレベルからＬレベルに立ち下がり第２トランジスタ２０はオンからオフになると、デューティ制御信号ＳＧ７は次段の出力回路１８に供給される。出力回路１８は前記電源回路１０２から駆動電源電圧Ｖｃｃが供給されている。出力回路１８はデューティ制御信号ＳＧ７を前記出力信号ＳＧ１として前記出力トランジスタ３のゲートに供給される。
【００２１】
このように構成されたＤＣ−ＤＣコンバータ１は、図１０の電源回路１０２から駆動電源電圧Ｖｃｃが制御回路２内の各回路１１〜１３，１５，１７，１８に供給された状態で、基準電圧生成回路１１に外部装置からＬレベルのコントロール信号ＳＧ２が供給されているとき動作を停止している。
【００２２】
つまり、基準電圧生成回路１１の基準電圧Ｖｒｅｆは０ボルトである。従って、誤差増幅回路１５の第１非反転入力端子には０ボルトの基準電圧Ｖｒｅｆが供給されている。初期誤動作防止回路１２は０ボルトの基準電圧Ｖｒｅｆが供給されている。従って、解除信号ＳＧ３はＨレベルとなっていて、第１及び第２トランジスタ１９，２０はオン状態にある。その結果、誤差増幅回路１５の第１非反転入力端子は０ボルトである。又、第２トランジスタ２０もオン状態にあるため、出力信号ＳＧ１はＬレベルとなる。従って、出力トランジスタ３はオフ状態にあり、出力電圧Ｖｏｕｔは０ボルトとなっている。
【００２３】
そして、時間ｔ０に外部装置からＨレベルのコントロール信号ＳＧ２が基準電圧生成回路１１に供給されると、ＤＣ−ＤＣコンバータ１は動作を開始する。Ｈレベルのコントロール信号ＳＧ２に応答して基準電圧生成回路１１は駆動電源電圧Ｖｃｃに基づいて基準電圧Ｖｒｅｆを生成する。このとき、図９に示すように、基準電圧Ｖｒｅｆは一定の傾きをもって規定電圧値Ｖｒｅｆ１まで上昇していく。徐々に上昇していく基準電圧Ｖｒｅｆは、初期誤動作防止回路１２、三角波発振回路１３、デットタイム回路１４、誤差増幅回路１５の第１非反転入力端子、及び、定電流回路１６に供給される。
【００２４】
このとき、上昇する基準電圧Ｖｒｅｆは誤差増幅回路１５の第１非反転入力端子に供給されるが、誤差増幅回路１５の第２非反転入力端子に入力される充電電圧Ｖｓｏｆは０ボルトである。従って、誤差増幅回路１５の誤差出力信号ＳＧ６は上昇する基準電圧Ｖｒｅｆの同じ電圧値で上昇していく。又、デットタイム回路１４は上昇する基準電圧Ｖｒｅｆに相対した制限信号ＳＧ５をＰＷＭ比較回路１７に供給している。
【００２５】
従って、ＰＷＭ比較回路１７は、デットタイム回路１４の制限信号ＳＧ５が三角波発振回路１３の三角波信号ＳＧ４と比較される。この時、三角波発振回路１３はまだ発振を開始しておらず、三角波信号ＳＧ４は０ボルトである。その結果、ＰＷＭ比較回路１７はＨレベルのデューティ制御信号ＳＧ７を出力する。しかし、第２トランジスタ２０がオン状態にあるので、Ｈレベルのデューティ制御信号ＳＧ７は消失しＬレベルとなる。従って、出力回路１８の出力信号ＳＧ１は依然Ｌレベルを維持することから出力トランジスタ３はオフのままである。
【００２６】
やがて、時間ｔ１になると、初期誤動作防止回路１２にからＬレベルの解除信号ＳＧ３が第１及び第２トランジスタ１９，２０のベースに出力されて両トランジスタ１９，２０はオフ状態になる。第１トランジスタ１９がオフ状態になると、コンデンサ２２は充電を開始しその充電電圧Ｖｓｏｆを誤差増幅回路１５の第２非反転入力端子に供給する。この充電電圧Ｖｓｏｆは基準電圧Ｖｒｅｆより低い値なので、誤差増幅回路１５はその時の出力電圧Ｖｏｕｔと充電電圧Ｖｓｏｆと比較しその差電圧を増幅しその増幅した誤差出力信号ＳＧ６をＰＷＭ比較回路１７に出力する。時間ｔ１直後では、出力電圧Ｖｏｕｔは０ボルトで充電電圧Ｖｓｏｆは０ボルトより少し高い電圧なので、その充電電圧Ｖｓｏｆに対する出力電圧Ｖｏｕｔの差電圧は小さいので、誤差増幅回路１５の誤差出力信号ＳＧ６は低下していく。又、時間ｔ１では、三角波発振回路１３はまだ発振を開始していない。
【００２７】
従って、ＰＷＭ比較回路１４は、誤差増幅回路１５の誤差出力信号ＳＧ６がデットタイム回路１４の制限信号ＳＧ５より小さくなるまで、その制限信号ＳＧ５と三角波信号ＳＧ４と比較する。そして、ＰＷＭ比較回路１４は、誤差増幅回路１５の誤差出力信号ＳＧ６が制限信号ＳＧ５より小さくなると、その誤差出力信号ＳＧ６と三角波信号ＳＧ４と比較する。しかし、三角波発振回路１３はまだ発振を開始しておらず、三角波信号ＳＧ４は０ボルトである。その結果、ＰＷＭ比較回路１７はＨレベルのデューティ制御信号ＳＧ７を出力する。
【００２８】
この時、第２トランジスタ２０はオフ状態にあるので、Ｈレベルのデューティ制御信号ＳＧ７は出力回路１８に出力される。従って、出力回路１８の出力信号ＳＧ１はＨレベルとなり、出力トランジスタ３はオンする。その結果、電源電圧Ｖｉｎが出力コイル４を介して出力端子５に供給され、出力電圧Ｖｏｕｔは０ボルトから電源電圧Ｖｉｎに向かって上昇する。その上昇する出力電圧Ｖｏｕｔは誤差増幅回路１５に供給される。
【００２９】
やがて、三角波発振回路１３が発振して三角波信号ＳＧ４を出力しその三角波信号ＳＧ４が誤差出力信号ＳＧ６より大きくなると、ＰＷＭ比較回路１７のデューティ制御信号ＳＧ７はＬレベルとなる。出力回路１８の出力信号ＳＧ１はＬレベルとなり、出力トランジスタ３はオフする。その結果、電源電圧Ｖｉｎの供給が遮断されコンデンサ７の電荷の放電が行なわれ出力電圧Ｖｏｕｔは低下していく。
【００３０】
誤差増幅回路１５は、この低下していく出力電圧Ｖｏｕｔと充電電圧Ｖｓｏｆを比較して誤差出力信号ＳＧ６をＰＷＭ比較回路１７に出力する。低下していく出力電圧Ｖｏｕｔは充電電圧Ｖｓｏｆより大きいため、誤差増幅回路１５の誤差出力信号ＳＧ６は三角波信号ＳＧ４より小さい。従って、ＰＷＭ比較回路１７のデューティ制御信号ＳＧ７はＬレベルを維持する。即ち、出力トランジスタ３はオフのままで、出力電圧Ｖｏｕｔは低下し続ける。
【００３１】
やがて、出力電圧Ｖｏｕｔが充電電圧Ｖｓｏｆより小さくなると、誤差増幅回路１５の誤差出力信号ＳＧ６の電圧値は上昇する。そして、上昇する誤差出力信号ＳＧ６が三角波信号ＳＧ４の振幅範囲に到達する。誤差出力信号ＳＧ６が三角波信号ＳＧ４の振幅範囲内に到達すると、ＰＷＭ比較回路１７は誤差出力信号ＳＧ６が三角波信号ＳＧ４より大きいときＨレベル、誤差出力信号ＳＧ６が三角波信号ＳＧ４より小さいときＬレベルとなるデューティ制御信号ＳＧ７を出力する。
【００３２】
以後、ＤＣ−ＤＣコンバータ１は、出力電圧Ｖｏｕｔをその上昇していく充電電圧Ｖｓｏｆになるように制御していく。そして、充電電圧ｓｏｆが規定電圧値Ｖｒｅｆ１に到達すると、ＤＣ−ＤＣコンバータ１は出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆ、即ち規定電圧値Ｖｒｅｆ１を維持するように制御する。
【００３３】
つまり、定常状態では、ＤＣ−ＤＣコンバータ１は、誤差増幅回路１５は基準電圧Ｖｒｅｆ（規定電圧値Ｖｒｅｆ１）と出力電圧Ｖｏｕｔと比較し誤差出力信号ＳＧ６をＰＷＭ比較回路１７に出力する。ＰＷＭ比較回路１７はその誤差出力信号ＳＧ６と三角波信号ＳＧ４とを比較してデューティ制御信号ＳＧ７を生成して出力トランジスタ３をデューティ制御する。従って、出力電圧Ｖｏｕｔが規定電圧値Ｖｒｅｆ１（基準電圧Ｖｒｅｆ）に保持されるように制御される。
【００３４】
又、電源投入時（Ｈレベルのコントロール信号ＳＧ２の入力時）においては、ＤＣ−ＤＣコンバータ１は出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆの規定電圧値Ｖｒｅｆ１まで一挙に上昇させないで徐々に上昇させていくソフトスタートを行う。即ち、ＤＣ−ＤＣコンバータ１は第１トランジスタ１９、コンデンサ２２、誤差増幅回路１５及び定電源回路１６とで構成されるソフトスタート回路にて出力電圧Ｖｏｕｔを充電電圧Ｖｓｏｆの上昇に従って基準電圧Ｖｒｅｆまで上昇させるようにしている。このソフトスタートによって、一挙に出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆの規定電圧値Ｖｒｅｆ１まで上昇させる場合に生ずる出力トランジスタ３のオン状態を続けることが防止されるため、同トランジスタ３の劣化は未然に防止される。
【００３５】
【発明が解決しょうとする課題】
しかしながら、上記ＤＣ−ＤＣコンバータのソフトスタート時において、初期誤動作防止回路１２からＬレベルの解除信号ＳＧ３が出力された時、充電電圧Ｖｓｏｆに関係なく、デューティ制御信号ＳＧ７は直ちにＨレベルとなる。そして、出力トランジスタ３を直ちにオン状態にする。つまり、ソフトスタート機能が一時的に働かない。これは、三角波発振回路１３が解除信号ＳＧ３がＬレベルになっても、発振しないからである。
【００３６】
従って、ソフトスタートの機能が働く前に出力トランジスタ３が一時的にオン状態となることから、出力トランジスタ３に過電流が流れ同トランジスタ３を劣化させるといった問題があった。
【００３７】
しかも、この急激な出力トランジスタ３のオンにより、出力電圧Ｖｏｕｔは急激に立ち上がる不安定なものとなる。この不安定な出力電圧Ｖｏｕｔは各半導体集積回路装置に動作電源として供給され、各半導体集積回路装置との間で誤動作の原因となる。特に、各半導体集積回路装置１０１との間で動作電源投入に基づく投入タイミングが一定のタイミング（シーケンス）が要求されている場合には問題となる。
【００３８】
又、ＰＷＭ比較回路１７は、不定入力によりＨレベルのデューティ制御信号ＳＧ７を出力する場合があり、この場合においても同様な問題があった。
本発明の第１の目的は、ソフトスタートを確実に実行することができ、安定した出力電圧を供給することができるＤＣ−ＤＣコンバータの駆動回路の制御方法、ＤＣ−ＤＣコンバータの制御回路、ＤＣ−ＤＣコンバータを提供することにある。
【００３９】
本発明の第２の目的は、複数の半導体集積回路装置に対して安定した動作電源の投入タイミングを制御し投入タイミングのずれによる各半導体集積回路装置との間で誤動作を防止することができるＤＣ−ＤＣコンバータを提供することにある。
【００４４】
【課題を解決するための手段】
請求項１に記載の発明は、基準電圧と出力電圧およびソフトスタート信号とを比較しその比較結果に応じた差電圧を増幅して誤差出力信号として出力する誤差増幅回路と、三角波発振回路から出力される三角波信号と前記誤差出力信号とを比較した結果に基づいて出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路とを備えたＤＣ−ＤＣコンバータの制御回路において、前記三角波発振回路が発振動作を開始するまで、誤差増幅回路及びＰＷＭ比較回路の少なくともいずれか一方の出力を不活性にして、前記出力トランジスタをオフ状態に保持するための保持回路を備えた。
【００４５】
請求項２に記載の発明は、請求項１に記載のＤＣ−ＤＣコンバータの制御回路において、前記保持回路は、前記誤差増幅回路及びＰＷＭ比較回路の少なくともいずれか一方の出力端子とグランドとの間に接続され、前記三角波発振回路が発振動作を開始するまではオン状態となるショート用トランジスタを備えた。
【００４６】
請求項３に記載の発明は、請求項２に記載のＤＣ−ＤＣコンバータの制御回路において、前記保持回路は、前記ショート用トランジスタを制御する制御信号を生成する初期誤動作防止回路を備えた。
【００４７】
請求項４に記載の発明は、三角波発振回路から出力される三角波信号と誤差出力信号とを比較した結果に基づいて出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路と、初期の誤動作を防止する初期誤動作防止回路とを備えたＤＣ−ＤＣコンバータの制御回路において、初期誤動作防止回路の動作可能な第１バイアス電圧が、前記三角波発振回路の動作可能な第２バイアス電圧よりも高いものである。
【００４８】
請求項５に記載の発明は、基準電圧と出力電圧を比較しその差電圧を増幅して誤差出力信号として出力する誤差増幅回路と、三角波発振回路から出力される三角波信号と前記誤差出力信号とを比較した結果に基づいて出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路とを備えたＤＣ−ＤＣコンバータの制御回路において、基準電圧を生成する基準電圧生成回路と、前記基準電圧生成回路が生成する基準電圧が規定電圧値に到達したか否かを判定する基準電圧判定回路と、前記基準電圧判定回路にて基準電圧が規定電圧値に到達していないと判定されている間は、前記出力トランジスタをオフ状態にする停止回路とを備えた。
【００４９】
請求項６に記載の発明は、請求項５に記載のＤＣ−ＤＣコンバータの制御回路において、前記停止回路は前記誤差増幅回路の出力端子とグランドとの間に接続したショート用トランジスタを備えている。
請求項７に記載の発明は、請求項５又は６に記載のＤＣ−ＤＣコンバータの制御回路において、前記誤差増幅回路は、前記基準伝夏と前記出力電圧および、ソフトスタート信号とを比較する。
【００５２】
請求項８に記載の発明は、基準電圧と出力電圧を比較しその差電圧を増幅して誤差出力信号として出力する誤差増幅回路と、三角波発振回路から出力される三角波信号と前記誤差出力信号とを比較した結果に基づいて前記出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路とを備えた制御回路を複数個有したＤＣ−ＤＣコンバータにおいて、複数の前記制御回路に対してそれぞれ対応する出力トランジスタを駆動制御させるための出力制御信号が全て出力されるまで、各前記出力トランジスタをオフ状態に保持するための保持回路を備えた。
請求項９に記載の発明は、請求項８に記載のＤＣ−ＤＣコンバータにおいて、前記保持回路は、前記誤差増幅回路及び前記ＰＷＭ比較回路の少なくともいずれか一方の出力を不活性にする。
【００５３】
請求項１０に記載の発明は、請求項８又は９に記載のＤＣ−ＤＣコンバータにおいて、前記保持回路は、前記誤差増幅回路及び前記ＰＷＭ比較回路の少なくともいずれか一方の出力端子とグランドとの間に接続されたショート用トランジスタを備えた。
請求項１１に記載の発明は、請求項８乃至１０のいずれか一項に記載のＤＣ−ＤＣコンバータにおいて、前記誤差増幅回路は、前記基準電圧と前記出力電圧および、ソフトスタート信号とを比較する。
請求項１２に記載の発明は、基準電圧と出力電圧およびソフトスタート信号とを比較し、その比較結果に応じた差電圧を増幅して誤差出力信号として出力する誤差増幅回路と、三角波発振回路から出力される三角波信号と前記誤差出力信号とを比較した結果に基づいて出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路とを備えたＤＣ−ＤＣコンバータの駆動回路の制御方法において、前記三角波発振回路が発振動作を開始するまで、前記誤差増幅回路及び前記ＰＷＭ比較回路の少なくともいずれか一方の出力を不活性にして、前記出力トランジスタをオフ状態に保持するようにした。
請求項１３に記載の発明は、基準電圧と出力電圧を比較しその差電圧を増幅して誤差出力信号として出力する誤差増幅回路と、三角波発振回路から出力される三角波信号と前記誤差出力信号とを比較した結果に基づいて出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路とを備えたＤＣ−ＤＣコンバータの駆動回路の制御方法において、前記基準電圧が規定電圧値に到達したか否かを判定し、前記基準電圧が前記規定電圧値に到達していないと判定されている間は、前記出力トランジスタをオフ状態にするようにした。
請求項１４に記載の発明は、基準電圧と出力電圧を比較しその差電圧を増幅して誤差出力信号として出力する誤差増幅回路と、三角波発振回路から出力される三角波信号と前記誤差出力信号とを比較した結果に基づいて出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路とを備えた制御回路を複数個有したＤＣ−ＤＣコンバータの駆動回路の制御方法において、複数の前記制御回路に対してそれぞれ対応する前記出力トランジスタを駆動制御させるための出力制御信号が全て出力されるまで、各前記出力トランジスタをオフ状態に保持するようにした。
請求項１５に記載の発明は、請求項１２乃至１４のいずれか一項に記載のＤＣ−ＤＣコンバータの駆動回路の制御方法において、前記誤差増幅回路は、前記基準電圧と前記出力電圧および、ソフトスタート信号とを比較するようにした。
【００６１】
請求項１，１２の発明によれば、保持回路は、三角波発振回路が発振動作を開始するまで、誤差増幅回路及びＰＷＭ比較回路の少なくともいずれか一方の出力を不活性にして、出力トランジスタをオフ状態に保持する。その結果、ＤＣ−ＤＣコンバータはソフトスタートを確実に実行することができ、安定した出力電圧を供給することができる。
【００６２】
請求項２の発明によれば、保持回路はショート用トランジスタを備え、三角波発振回路が発振動作を開始するまでショート用トランジスタが誤差増幅回路及びＰＷＭ比較回路の少なくともいずれか一方の出力端子を接地するため制御信号は消失される。従って、ＤＣ−ＤＣコンバータはソフトスタートを確実に実行することができ、安定した出力電圧を供給することができる。
【００６３】
請求項３の発明によれば、ショート用トランジスタは保持回路に備えられた初期誤動作防止回路にて制御され、三角波発振回路が発振動作を開始するまでは誤差増幅回路及びＰＷＭ比較回路の少なくともいずれか一方の制御信号は消失される。従って、ＤＣ−ＤＣコンバータはソフトスタートを確実に実行することができ、安定した出力電圧を供給することができる。
【００６５】
請求項４の発明によれば、第１バイアス電圧が第２バイアス電圧より高いので初期の誤動作を防止する初期誤動作防止回路の動作後に三角波信号を発生させる三角波発振回路が動作するため、ＤＣ−ＤＣコンバータはソフトスタートを確実に実行することができ、安定した出力電圧を供給することができる。
【００６６】
請求項５，１３の発明によれば、基準電圧生成回路が生成する基準電圧が規定電圧値に到達していないと判定されている間は、停止回路にて出力トランジスタはオフ状態に制御されている。従って、ＤＣ−ＤＣコンバータはソフトスタートを確実に実行することができ、安定した出力電圧を供給することができる。
請求項６の発明によれば、基準電圧生成回路が生成する基準電圧が規定電圧値に到達していないと判定されている間は、シュート用トランジスタにより誤差増幅回路の誤差出力信号が消失されて出力トランジスタはオフ状態に制御されている。従って、ＤＣ−ＤＣコンバータはソフトスタートを確実に実行することができ、安定した出力電圧を供給することができる。
請求項７，１１，１５の発明によれば、誤差増幅回路は、基準電圧を、出力電圧およびソフトスタート信号と比較する。従って、誤差増幅回路の動作をソフトスタート信号により制御することができる。
【００６９】
請求項８，１４の発明によれば、複数の制御回路に対してそれぞれ対応する出力トランジスタを駆動制御させるための出力制御信号が全て出力されるまで、保持回路は各出力トランジスタをオフ状態に保持することから、誤差増幅回路及びＰＷＭ比較回路による制御が停止される。従って、複数の半導体集積回路装置に対して安定した出力電圧の投入タイミングを制御でき投入タイミングのずれによる各半導体集積回路装置との間で誤動作を防止することができる。
請求項９の発明によれば、保持回路は、誤差増幅回路及びＰＷＭ比較回路の少なくともいずれか一方の出力を不活性にすることにより、出力トランジスタをオフ状態に保持する。
【００７０】
請求項１０の発明によれば、保持回路はショート用トランジスタを備え、三角波発振回路が発振動作を開始するまでショート用トランジスタが誤差増幅回路及びＰＷＭ比較回路の少なくともいずれか一方の出力端子を接地するため制御信号は消失される。従って、ＤＣ−ＤＣコンバータはソフトスタートを確実に実行することができ、安定した出力電圧を供給することができる。
【００７４】
【発明の実施の形態】
（第１実施形態）
図１は本発明を具体化した第１実施形態のＤＣ−ＤＣコンバータを示す。本実施形態は、図８に示す前記従来例のＤＣ−ＤＣコンバータに応用した。従って、従来例と同一構成部分は、同一符号を付してその説明を省略する。
【００７５】
本実施形態の特徴は、図１に示すように、誤差増幅回路１５の出力端子とグランドＧＮＤとの間に、バイポーラトランジスタよりなるショート用トランジスタ３１を新たに接続した。詳述すると、ショート用トランジスタ３１のコレクタは誤差増幅回路１５の出力端子に接続され、エミッタはグランドＧＮＤに接続されている。ショート用トランジスタ３１のベースは、前記初期誤動作防止回路１２からの解除信号ＳＧ３を入力する。従って、ショート用トランジスタ３１は解除信号ＳＧ３がＨレベルの時にオンし、Ｌレベルの時にオフする。
【００７６】
また、本実施形態では、初期誤動作防止回路１２の解除信号ＳＧ３がＨレベルからＬレベルに立ち下がるタイミングを従来に比べ遅らせている。即ち、三角波発振回路１３が正常な発振動作を開始した後に解除信号ＳＧ３がＨレベルからＬレベルに立ち下がるように、初期誤動作防止回路１２内にて調整している。
【００７７】
初期誤動作防止回路１２は、基準電圧Ｖｒｅｆをバイアス電圧として入力し前記規定電圧値Ｖｒｅｆ１に向かって上昇する途中の基準電圧Ｖｒｅｆが所定の電圧値Ｖｒｅｆ２に到達した時、同防止回路１２の動作可能なバイアス電圧に到達したとしてＨレベルからＬレベルに立ち下がる解除信号ＳＧ３を出力するようになっている。そして、本実施形態では、初期誤動作防止回路１２に供給する基準電圧Ｖｒｅｆを同防止回路１２内に設けた分圧回路にて分圧し、その分圧電圧をバイアス電圧とする。そして、その分圧電圧が同防止回路１２の動作可能なバイアス電圧（＝Ｖｒｅｆ２）に到達した時、ＨレベルからＬレベルに立ち下がる解除信号ＳＧ３を生成している。つまり、基準電圧Ｖｅｒｆを分圧した分だけ防止回路１２の動作可能なバイアス電圧に到達するのに要する時間を長くして解除信号ＳＧ３がＨレベルからＬレベルに立ち下がるタイミングを従来に比べ遅らせている。
【００７８】
本実施形態では、分圧電圧が初期誤動作防止回路１２の動作可能なバイアス電圧（＝Ｖｒｅｆ２）となる時における基準電圧Ｖｒｅｆ（＝Ｖｒｅｆ２ａ）は、前記三角波発振回路１３が発振動作をする電圧値Ｖｒｅｆ３よりも高くなるようにしている。従って、三角波発振回路１３が発振動作を開始した後に、解除信号ＳＧ３はＨレベルからＬレベルに立ち下がる。
【００７９】
そして、本実施形態では、ショート用トランジスタ３１と初期誤動作防止回路１２とで保持回路を構成している。
次に、上記のように構成したＤＣ−ＤＣコンバータ１の作用について説明する。
【００８０】
今、駆動電源電圧Ｖｃｃが制御回路２内の各回路１１〜１３，１５，１７，１８に供給された状態で、基準電圧生成回路１１に外部装置から供給される起動信号としてのコントロール信号ＳＧ２がＬレベルの時、ＤＣ−ＤＣコンバータ１は動作を停止している。
【００８１】
従って、基準電圧生成回路１１の基準電圧Ｖｒｅｆは０ボルトである。その結果、誤差増幅回路１５、ＰＷＭ比較回路１７及び出力回路１８は動作を停止している。又、三角波発振回路１３及びデットタイム回路１４も動作を停止している。
【００８２】
さらに、初期誤動作防止回路１２は０ボルトの基準電圧Ｖｒｅｆが供給されている。従って、解除信号ＳＧ３はＨレベルとなっていて、第１，第２トランジスタ１９，２０及びショート用トランジスタ３１はオン状態にある。その結果、誤差増幅回路１５の誤差出力信号ＳＧ６及びコンデンサ２２の充電電圧Ｖｓｏｆは０ボルトである。又、ＰＷＭ比較回路１７のデューティ制御信号ＳＧ７も０ボルト、即ちＬレベルである。さらに、出力回路１８の出力信号ＳＧ１もＬレベルとなる。従って、出力トランジスタ３はオフ状態にあり、出力電圧Ｖｏｕｔは０ボルトとなっている。
【００８３】
図２の時間ｔ０に外部装置からＨレベルのコントロール信号ＳＧ２が基準電圧生成回路１１に供給されると、ＤＣ−ＤＣコンバータ１は動作を開始する。Ｈレベルのコントロール信号ＳＧ２に応答して基準電圧生成回路１１は駆動電源電圧Ｖｃｃに基づいて基準電圧Ｖｒｅｆを生成する。このとき、図２に示すように、基準電圧Ｖｒｅｆは一定の傾きをもって規定電圧値Ｖｒｅｆ１まで上昇していく。徐々に上昇していく基準電圧Ｖｒｅｆは、初期誤動作防止回路１２、三角波発振回路１３、デットタイム回路１４、誤差増幅回路１５の第１非反転入力端子、及び、定電流回路１６に供給される。この時、初期誤動作防止回路１２は、バイアス電圧が動作可能な電圧に到達していないので、解除信号ＳＧ３はＨレベルのままである。
【００８４】
又、上昇する基準電圧Ｖｒｅｆに基づいて誤差増幅回路１５、ＰＷＭ比較回路１７及び出力回路１８は動作可能な状態に移る。この時、誤差増幅回路１５の第２非反転入力端子に供給される充電電圧Ｖｓｏｆは０ボルトであるため、誤差増幅回路１５の誤差出力信号ＳＧ６は、上昇する基準電圧Ｖｒｅｆの同じ電圧値で上昇しようとするが、ショート用トランジスタ３１がオン状態にあるため０ボルトに保持されている。又、デットタイム回路１４は上昇する基準電圧Ｖｒｅｆに相対した制限信号ＳＧ５をＰＷＭ比較回路１７の供給される。
【００８５】
従って、ＰＷＭ比較回路１７は、０ボルトに保持された誤差出力信号ＳＧ６が三角波発振回路１３の三角波信号ＳＧ４と比較される。この時、三角波発振回路１３はまだ発振を開始しておらず、三角波信号ＳＧ４は０ボルトである。その結果、ＰＷＭ比較回路１７はＬレベルのデューティ制御信号ＳＧ７を出力する。しかも、第２トランジスタ２０がオン状態にあるので、デューティ制御信号ＳＧ７は確実にＬレベルに保持される。従って、出力回路１８の出力信号ＳＧ１は依然Ｌレベルを維持することから出力トランジスタ３はオフのままである。
【００８６】
やがて、三角波発振回路１３が発振を開始し三角波信号ＳＧ４をＰＷＭ比較回路１７に出力する。つまり、前記制限信号ＳＧ５のレベルに対して三角波信号ＳＧ４のレベルが交差するようになる。しかし、ショート用トランジスタ３１がいまだにオン状態にあるため誤差出力信号ＳＧ６は０ボルトに保持されている。従って、ＰＷＭ比較回路１７は、いまだＬレベルとなるデューティ制御信号ＳＧ７を出力する。
【００８７】
やがて時間ｔ１ａになると、初期誤動作防止回路１２の解除信号ＳＧ３がＬレベルに立ち下がる。第１，第２トランジスタ１９，２０及びショート用トランジスタ３１はオフ状態になる。コンデンサ２２は充電を開始しその充電電圧Ｖｓｏｆを誤差増幅回路１５の第２非反転入力端子に供給する。この充電電圧Ｖｓｏｆは基準電圧Ｖｒｅｆより低い値なので、誤差増幅回路１５はその時の出力電圧Ｖｏｕｔと充電電圧Ｖｓｏｆと比較しその差電圧を増幅しその増幅した差電圧を誤差出力信号ＳＧ６としてＰＷＭ比較回路１７に出力する。時間ｔ１ａ後は、充電電圧Ｖｓｏｆが徐々に上昇していくため、出力電圧Ｖｏｕｔをこれに追随させるために誤差増幅回路１５の出力電圧ＳＧ６は、前記三角波信号ＳＧ４の振幅範囲内に入るレベルまで上昇していく。
【００８８】
従って、出力電圧ＳＧ６が三角波信号ＳＧ４の振幅範囲内に入り最初に交差するまでは、ＰＷＭ比較回路１７のデューティ制御信号ＳＧ７はＬレベルである。従って、出力トランジスタ３はオフ状態のままである。
【００８９】
やがて、誤差出力信号ＳＧ６が三角波信号ＳＧ４の振幅範囲内に到達すると、ＰＷＭ比較回路１７は誤差出力信号ＳＧ６が三角波信号ＳＧ４より大きいときＨレベル、誤差出力信号ＳＧ６が三角波信号ＳＧ４より小さいときＬレベルとなるデューティ制御信号ＳＧ７を出力する。
【００９０】
以後、ＤＣ−ＤＣコンバータ１は、ソフトスタート、即ち出力電圧Ｖｏｕｔをその上昇していく充電電圧Ｖｓｏｆになるように制御していく。そして、充電電圧Ｖｓｏｆが規定電圧値Ｖｒｅｆ１に到達すると、ＤＣ−ＤＣコンバータ１は出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆ、即ち規定電圧値Ｖｒｅｆ１を維持するように制御する。
【００９１】
次に、上記のように構成した第１実施形態のＤＣ−ＤＣコンバータの特徴を以下に述べる。
（１）本実施形態では、誤差増幅回路１５の出力端子とグランドＧＮＤとの間にショート用トランジスタ３１を接続した。そして、ショート用トランジスタ３１を前記初期誤動作防止回路１２からＬレベルの解除信号ＳＧ３が出力されるまで、即ち、三角波発振回路１３が発振動作を開始されるまでオン状態にして誤差増幅回路１５の誤差出力信号ＳＧ６が０ボルトに保持されるようにした。
【００９２】
つまり、ソフトスタート時において、ＰＷＭ比較回路１７は、正常に発振動作を開始した三角波発振回路１３の三角波信号ＳＧ３と誤差増幅回路１５の誤差出力信号ＳＧ６（正常な状態で充電電圧Ｖｓｏｆと出力電圧Ｖｏｕｔが比較されその差電圧を増幅して得た誤差出力信号ＳＧ６）とに基づいてデューティ制御信号ＳＧ７を生成することができる。その結果、従来のように、三角波発振回路１３が発振動作を行う前に、初期誤動作防止回路１２の解除信号ＳＧ３をＬレベルにして、ＰＷＭ比較回路１７の比較結果に基づいて出力トランジスタ３をオンさせて一時的に過電流を出力トランジスタ３に流すことはない。従って、出力トランジスタ３を劣化させることはない。
【００９３】
（２）本実施形態では、従来のように初期誤動作防止回路１２の解除信号ＳＧ３がＬレベルとなると直ちに、その時の充電出力電圧Ｖｏｕｔと出力電圧Ｖｏｕｔに基づく電圧制御、即ちソフトスタートが実行される。従って、安定した出力電圧Ｖｏｕｔが各半導体集積回路装置に動作電源として供給されることから、動作電源投入に基づく各半導体集積回路装置との間で誤動作は低減される。
【００９４】
（３）又、本実施形態では、誤差増幅回路１５の誤差出力信号ＳＧ６はショート用トランジスタ３１にて０ボルトに保持するようにしたので、従来のように、ＰＷＭ比較回路１７に不定入力が入力されて、Ｈレベルのデューティ制御信号ＳＧ７を出力するといった問題は解消される。
【００９５】
尚、本実施形態では、誤差増幅回路１５の出力端子とグランドＧＮＤとの間にショート用トランジスタ３１を接続したが、このショート用トランジスタ３１を設けず、三角波発振回路１３が発振動作を開始する第１実施形態の初期誤動作防止回路１２の解除信号ＳＧ３を第１及び第２トランジスタ１９，２０に出力するようにして実施してもよい。この場合、Ｌレベルの解除信号ＳＧ３が出力されるまで誤差増幅回路１５は、基準電圧Ｖｒｅｆに相当する誤差出力信号ＳＧ６を出力するが、第１及び第２トランジスタ２０が三角波発振回路１３が発振動作を開始するまでオンしない。従って、第１及び第２トランジスタ２０がオンした時、すでに三角波信号ＳＧ４はほぼ正常な値で振幅しているため、誤差増幅回路１５の誤差出力信号ＳＧ６は非常に短い時間で三角波信号ＳＧ３の振幅範囲内に到達するため、従来の比べて出力トランジスタ３がオンし続けることはなく短時間でソフトスタートを実行することができる。
【００９６】
（第２実施形態）
図３は本発明を具体化した第２実施形態のＤＣ−ＤＣコンバータを示す。本実施形態は、図８に示す前記従来例のＤＣ−ＤＣコンバータに応用した。従って、従来例と同一構成部分は、同一符号を付してその説明を省略する。
【００９７】
本実施形態の特徴は、図３に示すように、誤差増幅回路１５の出力端子とグランドＧＮＤとの間に、停止回路を構成するバイポーラトランジスタよりなるショート用トランジスタ４１を接続した。詳述すると、ショート用トランジスタ４１のコレクタは誤差増幅回路１５の出力端子に接続され、エミッタはグランドＧＮＤに接続されている。ショート用トランジスタ４１のベースは、基準電圧判定回路４２からの第２解除信号ＳＧ３ａを入力する。又、前記第１トランジスタ１９のベースは前記初期誤動作防止回路１２からの解除信号ＳＧ３に代えてこの第２解除信号ＳＧ３ａが供給されるようになっている。従って、ショート用トランジスタ４１及び第１トランジスタ１９は第２解除信号ＳＧ３ａがＨレベルの時にオンし、Ｌレベルの時にオフする。
【００９８】
基準電圧判定回路４２はコンパレータにて構成され、前記電源回路１０２からの駆動電圧Ｖｃｃが供給されている。基準電圧判定回路４２は前記基準電圧生成回路１１が生成する基準電圧Ｖｅｒｆが前記規定電圧値Ｖｅｒｆ１に到達したとき、ＨレベルからＬレベルの第２解除信号ＳＧ３ａを出力する。即ち、基準電圧判定回路４２は、前記三角波発振回路１３が発振動作を開始した後に、ＨレベルからＬレベルの第２解除信号ＳＧ３ａを出力する。詳述すると、三角波発振回路１３は前記したように、基準電圧Ｖｒｅｆをバイアス電圧として入力し、該基準電圧Ｖｒｅｆが前記規定電圧値Ｖｒｅｆ１に到達する前であって図８に示す従来の前記初期誤動作防止回路１２がＬレベルの解除信号ＳＧ３を出力した後に発振動作を開始するようになっているからである。従って、ショート用トランジスタ４１及び第１トランジスタ１９は基準電圧Ｖｅｒｆが前記規定電圧値Ｖｅｒｆ１に到達する前（三角波発振回路１３が発振動作を開始する前）はオンとなり、基準電圧Ｖｅｒｆが前記規定電圧値Ｖｅｒｆ１に到達すると（三角波発振回路が発振動作を開始した後）オフとなる。
【００９９】
又、第２トランジスタ２０は図８に示す従来の前記初期誤動作防止回路１２からの解除信号ＳＧ３を入力する。従って、この第２実施形態では初期誤動作防止回路１２の解除信号ＳＧ３がＨレベルからＬレベルに立ち下がるタイミングは第１実施形態に比べ速くなる。即ち、三角波発振回路１３が正常な発振動作を開始する前に解除信号ＳＧ３がＨレベルからＬレベルに立ち下がる。
【０１００】
次に、上記のように構成したＤＣ−ＤＣコンバータ１の作用について説明する。
今、駆動電源電圧Ｖｃｃが制御回路２内の各回路１１〜１３，１５，１７，１８４２に供給された状態で、基準電圧生成回路１１に外部装置から供給されるコントロール信号ＳＧ２がＬレベルの時、ＤＣ−ＤＣコンバータ１は動作を停止している。従って、基準電圧生成回路１１の基準電圧Ｖｒｅｆは０ボルトである。その結果、誤差増幅回路１５、ＰＷＭ比較回路１７及び出力回路１８は動作を停止している。又、三角波発振回路１３及びデットタイム回路１４も動作を停止している。
【０１０１】
さらに、初期誤動作防止回路１２及び電圧判定回路４２は０ボルトの基準電圧Ｖｒｅｆが供給されている。従って、解除信号ＳＧ３及び第２解除信号ＳＧ３ａはＨレベルとなっていて、第１，第２トランジスタ１９，２０及びショート用トランジスタ４１はオン状態にある。その結果、誤差増幅回路１５の誤差出力信号ＳＧ６及びコンデンサ２２の充電電圧Ｖｓｏｆは０ボルトである。又、ＰＷＭ比較回路１７のデューティ制御信号ＳＧ７も０ボルト、即ちＬレベルである。さらに、出力回路１８の出力信号ＳＧ１もＬレベルとなる。従って、出力トランジスタ３はオフ状態にあり、出力電圧Ｖｏｕｔは０ボルトとなっている。
【０１０２】
図４の時間ｔ０に外部装置からＨレベルのコントロール信号ＳＧ２が基準電圧生成回路１１に供給されると、ＤＣ−ＤＣコンバータ１は動作を開始する。Ｈレベルのコントロール信号ＳＧ２に応答して基準電圧生成回路１１は駆動電源電圧Ｖｃｃに基づいて基準電圧Ｖｒｅｆを生成する。このとき、図４に示すように、基準電圧Ｖｒｅｆは一定の傾きをもって規定電圧値Ｖｒｅｆ１まで上昇していく。徐々に上昇していく基準電圧Ｖｒｅｆは、初期誤動作防止回路１２、三角波発振回路１３、デットタイム回路１４、誤差増幅回路１５の第１非反転入力端子、定電流回路１６、基準電圧判定回路４２に供給される。この時、初期誤動作防止回路１２は、バイアス電圧が動作可能な電圧に到達していないので、解除信号ＳＧ３はＨレベルのままである。
【０１０３】
又、上昇する基準電圧Ｖｒｅｆに基づいて誤差増幅回路１５、ＰＷＭ比較回路１７及び出力回路１８は動作可能な状態に移る。この時、誤差増幅回路１５の第２非反転入力端子に供給される充電電圧Ｖｓｏｆは０ボルトであるため、誤差増幅回路１５の誤差出力信号ＳＧ６は、上昇する基準電圧Ｖｒｅｆの同じ電圧値で上昇しようとするが、ショート用トランジスタ４１がオン状態にあるため０ボルトに保持されている。又、デットタイム回路１４は上昇する基準電圧Ｖｒｅｆに相対した制限信号ＳＧ５をＰＷＭ比較回路１７の供給される。
【０１０４】
従って、ＰＷＭ比較回路１７は、０ボルトに保持された誤差出力信号ＳＧ６が三角波発振回路１３の三角波信号ＳＧ４と比較される。この時、三角波発振回路１３はまだ発振を開始しておらず、三角波信号ＳＧ４は０ボルトである。その結果、ＰＷＭ比較回路１７はＬレベルのデューティ制御信号ＳＧ７を出力する。しかも、第２トランジスタ２０がオン状態にあるので、デューティ制御信号ＳＧ７は確実にＬレベルに保持される。従って、出力回路１８の出力信号ＳＧ１は依然Ｌレベルを維持することから出力トランジスタ３はオフのままである。
【０１０５】
やがて、基準電圧Ｖｒｅｆが初期誤動作防止回路１２の動作を可能にするバイアス電圧まで到達すると、初期誤動作防止回路１２はＬレベルの解除信号ＳＧ３を出力する。このＬレベルの解除信号ＳＧ３に応答して第２トランジスタ２０はオフする。この時、ＰＷＭ比較回路１７は、まだ三角波発振回路１３が発振動作を開始していないことと、誤差出力信号ＳＧ６が０ボルトに保持されていることにより、Ｌレベルのデューティ制御信号ＳＧ７を出力している。
【０１０６】
やがて、三角波発振回路１３が発振を開始し三角波信号ＳＧ４をＰＷＭ比較回路１７に出力する。つまり、前記制限信号ＳＧ５のレベルに対して三角波信号ＳＧ４のレベルが交差するようになる。しかし、ショート用トランジスタ４１がいまだにオン状態にあるため誤差出力信号ＳＧ６は０ボルトに保持されている。従って、ＰＷＭ比較回路１７は、いまだＬレベルとなるデューティ制御信号ＳＧ７を出力する。
【０１０７】
やがて、時間ｔ２において、基準電圧Ｖｅｒｆが規定電圧値Ｖｒｅｆ１に到達する時間ｔ２になると、基準電圧判定回路４２は第２解除信号ＳＧ３をＬレベルに立ち下げる。第１トランジスタ１９及びショート用トランジスタ４１はオフ状態になる。コンデンサ２２は充電を開始しその充電電圧Ｖｓｏｆを誤差増幅回路１５の第２非反転入力端子に供給する。この充電電圧Ｖｓｏｆは基準電圧Ｖｒｅｆより低い値なので、誤差増幅回路１５はその時の出力電圧Ｖｏｕｔと充電電圧Ｖｓｏｆと比較しその差電圧を増幅しその増幅した差電圧を誤差出力信号ＳＧ６としてＰＷＭ比較回路１７に出力する。時間ｔ２後は、充電電圧Ｖｓｏｆが徐々に上昇していくため、出力電圧Ｖｏｕｔをこれに追随させるために誤差増幅回路１５の誤差出力信号ＳＧ６は、前記三角波信号ＳＧ４の振幅範囲内に入るレベルまで上昇していく。
【０１０８】
従って、出力電圧ＳＧ６が三角波信号ＳＧ４の振幅範囲内に入り最初に交差するまでは、ＰＷＭ比較回路１７のデューティ制御信号ＳＧ７はレベルである。従って、出力トランジスタ３はオフ状態のままである。
【０１０９】
やがて、誤差出力信号ＳＧ６が三角波信号ＳＧ４の振幅範囲内に到達すると、ＰＷＭ比較回路１７は誤差出力信号ＳＧ６が三角波信号ＳＧ４より大きいときＨレベル、誤差出力信号ＳＧ６が三角波信号ＳＧ４より小さいときＬレベルとなるデューティ制御信号ＳＧ７を出力する。
【０１１０】
以後、ＤＣ−ＤＣコンバータ１は、出力電圧Ｖｏｕｔをその上昇していく充電電圧Ｖｓｏｆになるように制御していく。そして、充電電圧ｓｏｆが規定電圧値Ｖｒｅｆ１に到達すると、ＤＣ−ＤＣコンバータ１は出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆ、即ち規定電圧値Ｖｒｅｆ１を維持するように制御する。
【０１１１】
次に、上記のように構成した第２実施形態のＤＣ−ＤＣコンバータの特徴を以下に述べる。
（１）本実施形態では、誤差増幅回路１５の出力端子とグランドＧＮＤとの間にショート用トランジスタ４１を接続した。又、基準電圧生成回路１１が生成する基準電圧Ｖｒｅｆが規定電圧Ｖｅｒｆ１となった否かを判定する基準電圧判定回路４２を設けた。そして、ショート用トランジスタ４１を基準電圧判定回路４２からＬレベルの第２解除信号ＳＧ３が出力されるまで、即ち、三角波発振回路１３が発振動作を開始されるまでオン状態にして誤差増幅回路１５の誤差出力信号ＳＧ６が０ボルトに保持されるようにした。
【０１１２】
つまり、ソフトスタート時において、ＰＷＭ比較回路１７は、正常に発振動作を開始した三角波発振回路１３の三角波信号ＳＧ３と、誤差増幅回路１５の誤差出力信号ＳＧ６（正常な状態で充電電圧Ｖｓｏｆと出力電圧Ｖｏｕｔが比較されその差電圧を増幅して得た誤差出力信号ＳＧ６）とに基づいてデューティ制御信号ＳＧ７を生成することができる。その結果、従来のように、三角波発振回路１３が発振動作を行う前に、ＰＷＭ比較回路１７の比較結果に基づいて出力トランジスタ３をオンさせて一時的に過電流を出力トランジスタ３に流すことはない。従って、出力トランジスタ３を劣化させることはない。
【０１１３】
（２）本実施形態では、基準電圧判定回路４２の第２解除信号ＳＧ３ａがＬレベルとなると直ちに、その時の充電出力電圧Ｖｏｕｔと出力電圧Ｖｏｕｔに基づく電圧制御、即ちソフトスタートが実行される。従って、安定した出力電圧Ｖｏｕｔが各半導体集積回路装置に動作電源として供給されることから、動作電源投入に基づく各半導体集積回路装置との間で誤動作は低減される。
【０１１４】
（３）又、本実施形態では、誤差増幅回路１５の誤差出力信号ＳＧ６はショート用トランジスタ４１にて０ボルトに保持するようにしたので、従来のように、ＰＷＭ比較回路１７に不定入力が入力されて、Ｈレベルのデューティ制御信号ＳＧ７を出力するといった問題は解消される。
【０１１５】
尚、本実施形態では、誤差増幅回路１５の出力端子とグランドＧＮＤとの間にショート用トランジスタ４１を接続したが、これを省略して図５に示すように実施していもよい。即ち、図５において、誤差増幅回路１５は駆動トランジスタ４４を介して駆動電源電圧Ｖｃｃが供給されるようにする。そして、該駆動トランジスタ４４には前記基準電圧Ｖｒｅｆが供給されるようにする。又、駆動トランジスタ４４のベースとグランドＧＮＤとの間には停止回路を構成するショート用トランジスタ４５が接続されている。このショート用トランジスタ４５のベースは前記基準電圧判定回路４２の第２解除信号ＳＧ３ａが入力されるようになっている。
【０１１６】
従って、基準電圧判定回路４２の第２解除信号ＳＧ３ａがＬレベルに立ち下がるまで、即ち三角波発振回路１３が発振動作が開始されるまでは、誤差増幅回路１５には駆動電源電圧Ｖｃｃが印加されないことになる。従って、この場合においても、上記第２実施形態と同様な作用効果を得ることができる。
（第３実施形態）
図６は本発明を具体化した第３実施形態のＤＣ−ＤＣコンバータ１を示す。本実施形態のＤＣ−ＤＣコンバータ１は、２個の第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂからなる。
【０１１７】
第１ＤＣ−ＤＣコンバータ部１Ａは、前記図１に示す第１実施形態のＤＣ−ＤＣコンバータ１の制御回路２を変形させて構成している。第１ＤＣ−ＤＣコンバータ部１Ａの制御回路２Ａは、初期誤動作防止回路１２を備えておらず、その代わりに解除信号ＳＧ３を入力する外部入力端子５１を備えている。そして、その解除信号ＳＧ３は第２トランジスタ２０のベースのみに供給されるようになっている。
【０１１８】
又、制御回路２Ａは、前記基準電圧生成回路１１が生成する基準電圧Ｖｅｒｆを第２ＤＣ−ＤＣコンバータ部１Ｂに出力する外部出力端子５２と、三角波発振回路１３が生成する三角波信号ＳＧ４を第２ＤＣ−ＤＣコンバータ部１Ｂに出力する外部出力端子５３と、デットタイム回路１４が生成した制限信号ＳＧ５を第２ＤＣ−ＤＣコンバータ部１Ｂに出力する外部出力端子５４を備えている。
【０１１９】
さらに、制御回路２Ａは、出力制御回路５５が設けられている。出力制御回路５５は、外部出力制御入力端子５６を介して図示しない外部装置からの第１出力制御信号ＳＧ１１を入力する。外部装置は、該ＤＣ−ＤＣコンバータ部１Ａを起動したい場合にＨレベルの第１出力制御信号ＳＧ１１を出力する。制御回路２Ａは、この第１出力制御信号ＳＧ１１を第１内部出力制御信号ＳＧ１１ａとして外部出力端子５７に出力するようになっている。第１内部出力制御信号ＳＧ１１ａは第２ＤＣ−ＤＣコンバータ部１Ｂに出力される。
【０１２０】
さらに、制御回路２Ａは第２ＤＣ−ＤＣコンバータ部１Ｂから出力される第３解除信号ＳＧ３ｂを外部入力端子５８から入力し、該第３解除信号ＳＧ３ｂを第１トランジスタ１９及びショート用トランジスタ３１のベースに供給するようになっている。
【０１２１】
一方、第２ＤＣ−ＤＣコンバータ部１Ｂは、同様に、前記図１に示す第１実施形態のＤＣ−ＤＣコンバータ１の制御回路２を変形させて構成している。第２ＤＣ−ＤＣコンバータ部１Ｂの制御回路２Ｂは、基準信号生成回路１１、三角波発振回路１３及びデットタイム回路１４を備えておらず、その代わりに前記第１ＤＣ−ＤＣコンバータ部１Ａから基準電圧Ｖｒｅｆ、三角波信号ＳＧ４及び制限信号ＳＧ５をそれぞれ入力する外部入力端子６１，６２，６３を備えている。
【０１２２】
制御回路２Ｂに形成された初期誤動作防止回路１２は、その解除信号ＳＧ３を第１ＤＣ−ＤＣコンバータ部１Ａに出力するための外部出力端子６４を備えている。又、この解除信号ＳＧ３は同制御回路２Ｂにおいては第２トランジスタ２０のベースのみに供給されるようになっている。
【０１２３】
さらに、制御回路２Ｂは、出力制御回路６５が設けられている。出力制御回路６５は、外部出力制御入力端子６６を介して図示しない外部装置からの第２出力制御信号ＳＧ１２を入力する。外部装置は、該第２ＤＣ−ＤＣコンバータ部１Ｂを起動したい場合にＨレベルの第２出力制御信号ＳＧ１２を出力する。制御回路２Ｂは、この第２出力制御信号ＳＧ１２を第２内部出力制御信号ＳＧ１２ａとしてナンド回路６８に出力するようになっている。
【０１２４】
判別回路を構成するナンド回路６８は２入力端子のナンド回路であって、一方の入力端子は第２内部出力制御信号ＳＧ１２ａを入力し、他方の入力端子は制御回路２Ｂに備えた外部入力端子６９を介して第１ＤＣ−ＤＣコンバータ部１Ａの制御回路２Ａから前記第１内部出力制御信号ＳＧ１１ａを入力する。従って、ナンド回路６８の出力信号は、第１内部出力制御信号ＳＧ１１ａと第２内部出力制御信号ＳＧ１２ａが共にＨレベルの時に、Ｌレベルとなり、それ以外のときはＨレベルとなる。このナンド回路５８の出力信号は、第３解除信号ＳＧ３ｂとして同制御回路２Ｂの第１トランジスタ１９及びショート用トランジスタ３１のベースに供給される。又、この第３解除信号ＳＧ３ｂは、制御回路２Ｂに備えた外部出力端子７０を介して第１ＤＣ−ＤＣコンバータ部１Ａの制御回路２Ａに出力される。
【０１２５】
そして、本実施形態では、各制御回路２Ａ，２Ｂに設けられた第１トランジスタ１９及びショート用トランジスタ３１と制御回路２Ｂに設けられたナンド回路６８とで保持回路を構成している。
【０１２６】
次に、上記のように構成したＤＣ−ＤＣコンバータ１の作用について説明する。
図７に示すように、今、時間ｔ０に、第１ＤＣ−ＤＣコンバータ部１Ａの制御回路２Ａの基準電圧生成回路１１に対して外部装置からＨレベルのコントロール信号ＳＧ２が供給されると、基準電圧生成回路１１は基準電圧Ｖｒｅｆの生成を開始して同制御回路２Ａ内の各回路に供給する。同様に、生成される基準電圧Ｖｒｅｆは、第２ＤＣ−ＤＣコンバータ部１Ｂの制御回路２Ｂの各回路に供給される。その結果、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂは動作を開始する。
【０１２７】
この時、初期誤動作防止回路１２は、バイアス電圧が動作可能な電圧に到達していないので、解除信号ＳＧ３はＨレベルのままである。又、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂには外部装置からのＨレベルの第１，第２出力制御信号ＳＧ１１，ＳＧ１２が入力されていない。従って、第３解除信号ＳＧ３ｂはＨレベルのままである。
【０１２８】
そして、第２出力制御信号ＳＧ１２より先に第１ＤＣ−ＤＣコンバータ部１ＡにＨレベルの出力制御信号ＳＧ１１が入力されると、ナンド回路６８は第２出力制御信号ＳＧ１２がＨレベルでないことにより、第３解除信号ＳＧ３ｂをＨレベルのままにする。従って、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂの各第１トランジスタ１９及びショート用トランジスタ３１は共にオン状態にある。
【０１２９】
やがて、基準電圧Ｖｒｅｆが初期誤動作防止回路１２の動作を可能にするバイアス電圧まで到達すると、初期誤動作防止回路１２はＬレベルの解除信号ＳＧ３を出力する。このＬレベルの解除信号ＳＧ３に応答して第２トランジスタ２０はオフする。この時、ＰＷＭ比較回路１７は、まだ三角波発振回路１３が発振動作を開始していないことと、誤差出力信号ＳＧ６が０ボルトに保持されていることにより、Ｌレベルのデューティ制御信号ＳＧ７を出力している。
【０１３０】
やがて、三角波発振回路１３が発振を開始し三角波信号ＳＧ４をＰＷＭ比較回路１７に出力する。つまり、前記制限信号ＳＧ５のレベルに対して三角波信号ＳＧ４のレベルが交差するようになる。しかし、ショート用トランジスタ３１がいまだにオン状態にあるため誤差出力信号ＳＧ６は０ボルトに保持されている。従って、ＰＷＭ比較回路１７は、いまだＬレベルとなるデューティ制御信号ＳＧ７を出力する。
【０１３１】
やがて、図７の時間ｔ３において、第２ＤＣ−ＤＣコンバータ部１ＢにＨレベルの出力制御信号ＳＧ１２が入力されると、ナンド回路６８は第３解除信号ＳＧ３ｂをＨレベルからＬレベルにする。従って、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂの各第１トランジスタ１９及びショート用トランジスタ３１は共にオフ状態となる。
【０１３２】
その結果、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂの各ソフトスタート用のコンデンサ２２は充電を開始しその充電電圧Ｖｓｏｆを誤差増幅回路１５の第２非反転入力端子に供給する。この充電電圧Ｖｓｏｆは基準電圧Ｖｒｅｆより低い値なので、誤差増幅回路１５はその時の出力電圧Ｖｏｕｔと充電電圧Ｖｓｏｆと比較しその差電圧を増幅しその増幅した差電圧を誤差出力信号ＳＧ６としてＰＷＭ比較回路１７に出力する。時間ｔ３後は、充電電圧Ｖｓｏｆが徐々に上昇していくため、出力電圧Ｖｏｕｔをこれに追随させるために誤差増幅回路１５の誤差出力信号ＳＧ６は、前記三角波信号ＳＧ４の振幅範囲内に入るレベルまで上昇していく。
【０１３３】
従って、誤差出力電圧ＳＧ６が三角波信号ＳＧ４の振幅範囲内に入り最初に交差するまでは、ＰＷＭ比較回路１７のデューティ制御信号ＳＧ７はレベルである。従って、出力トランジスタ３はオフ状態のままである。
【０１３４】
やがて、誤差出力信号ＳＧ６が三角波信号ＳＧ４の振幅範囲内に到達すると、ＰＷＭ比較回路１７は誤差出力信号ＳＧ６が三角波信号ＳＧ４より大きいときＨレベル、誤差出力信号ＳＧ６が三角波信号ＳＧ４より小さいときＬレベルとなるデューティ制御信号ＳＧ７を出力する。
【０１３５】
以後、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂは、出力電圧Ｖｏｕｔをその上昇していく充電電圧Ｖｓｏｆになるように制御していく。そして、充電電圧ｓｏｆが規定電圧値Ｖｒｅｆ１に到達すると、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂは、それぞれ各出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆ、即ち規定電圧値Ｖｒｅｆ１を維持するように制御し対応する各半導体集積回路装置１０１に供給する。
【０１３６】
次に、上記のように構成した第３実施形態のＤＣ−ＤＣコンバータ１の特徴を以下に述べる。
（１）本実施形態では、第２ＤＣ−ＤＣコンバータ部１Ｂの制御回路２Ｂにナンド回路６８を設けた。そして、ナンド回路６８は第１，第２ＤＣ−ＤＣコンバータ１Ａ，１Ｂに対してそれぞれ出力される第１，第２出力制御信号ＳＧ１１，ＳＧ１２（内部出力制御信号ＳＧ１１ａ，ＳＧ１２ａ）に基づいて、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂの各ショート用トランジスタ３１を同時にオン状態にした。
【０１３７】
つまり、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂは、同時にソフトスタートを開始しながら、それぞれが生成した出力電圧Ｖｏｕｔをそれぞれ対応する各半導体集積回路装置１０１に同じタイミングで供給することができる。
【０１３８】
従って、安定した出力電圧Ｖｏｕｔが各半導体集積回路装置に動作電源として同時に供給されることから、動作電源投入のタイミングのずれに基づく各半導体集積回路装置との間で誤動作は解消されることになる。特に、第１，第２出力制御信号ＳＧ１１，ＳＧ１２が同一であって、配線容量等によって一方のＤＣ−ＤＣコンバータ部に遅延して入力されてしまう場合には特に有効となる。
【０１３９】
（２）本実施形態においても、従来のように、三角波発振回路１３が発振動作を行う前に、ＰＷＭ比較回路１７の比較結果に基づいて出力トランジスタ３をオンさせていないので、一時的に過電流を出力トランジスタ３に流すことはない。従って、出力トランジスタ３を劣化させることはない。
【０１４０】
（３）本実施形態においても、第３解除信号ＳＧ３ｂがＬレベルとなると直ちに、その時の充電出力電圧Ｖｏｕｔと出力電圧Ｖｏｕｔに基づく電圧制御、即ちソフトスタートが実行される。従って、安定した出力電圧Ｖｏｕｔが各半導体集積回路装置に動作電源として供給されることから、動作電源投入に基づく各半導体集積回路装置との間で誤動作は低減される。
【０１４１】
（４）又、本実施形態においても、誤差増幅回路１５の誤差出力信号ＳＧ６はショート用トランジスタ３１にて０ボルトに保持するようにしたので、ＰＷＭ比較回路１７に不定入力が入力されて、Ｈレベルのデューティ制御信号ＳＧ７を出力するといった問題は解消される。
【０１４２】
尚、発明の実施の形態は上記各実施形態に限定されるものではなく、以下のように実施してもよい。
○上記各実施形態では、誤差増幅回路１５は、第１非反転入力端子に基準電圧生成回路１１からの基準電圧Ｖｒｅｆを入力し、第２非反転入力端子に規定電圧値Ｖｒｅｆ１まで上昇する充電電圧Ｖｓｏｆを入力するようにした。これを第１非反転入力端子を省略して実施してもよい。即ち、誤差増幅回路１５は、基準電圧Ｖｒｅｆの規定電圧値Ｖｒｅｆ１まで上昇する充電電圧Ｖｓｏｆを入力する入力端子と、出力電圧Ｖｏｕｔを入力する入力端子からなり、充電電圧Ｖｓｏｆと出力電圧Ｖｏｕｔの差電圧を増幅し誤差出力信号ＳＧ６を出力するものである。
【０１４３】
○上記各実施形態では、誤差増幅回路１５の反転入力端子には出力電圧Ｖｏｕｔを直接入力したが、分圧回路にて分圧した電圧を入力してもよい。この場合、出力電圧Ｖｏｕｔの制御値をその分圧回路の分圧比によって適宜変更することができる。
【０１４４】
○上記各実施形態では、出力トランジスタ３をＮチャネルＭＯＳトランジスタにて実施したが、ＰチャネルＭＯＳトランジスタで実施してもよい。この場合、例えば出力回路１８において、デューティ制御信号ＳＧ７を反転させた出力信号ＳＧ１を生成する必要がある。又、出力トランジスタ３をバイポーラトランジスタで構成してもよい。
【０１４５】
○上記各実施形態では、出力回路１８を設けたが、これを省略してもよい。
○各実施形態に示した出力回路１８の出力端子とグランドＧＮＤの間にショート用のトランジスタを接続してそのトランジスタのベースに解除信号ＳＧ３、第２解除信号ＳＧ３ａ又は第３解除信号ＳＧ３ｂを入力するようにして実施してもよい。この場合においても、上記各実施形態と同様な効果を奏する。尚、請求項に記載されたＰＷＭ比較回路の出力端子とグランドの間に接続されたショート用トランジスタは、この出力回路１８の出力端子とグランドＧＮＤの間にショート用のトランジスタをを含む上位概念である。
【０１４６】
○前記第１実施形態において、初期誤動作防止回路１２に代えて第２実施形態で示した基準電圧判定回路４２を用いて第１，第２トランジスタ１９，２０及びショート用トランジスタ３１を制御するようにしてもよい。
【０１４７】
○前記第２実施形態及び第２実施形態の変形例において、基準電圧判定回路４２に代えて第１実施形態で示した初期誤動作防止回路１２を用いて第１トランジスタ１９及び、ショート用トランジスタ４１，４５を制御するようにしてもよい。
【０１４８】
○前記三角波発振回路１３の三角波発振信号ＳＧ４の波形を鋸波状の三角波信号で実施してもよい。
○各実施形態に示したバイポーラの各トランジスタ１９，２０，３１，４１，４４，４５をＭＯＳトランジスタに代えて実施してもよい。
【０１４９】
○上記各実施形態では１チップの半導体集積回路装置上に形成した制御回路２は、基準電圧生成回路１１，初期誤動作防止回路１２、三角波発振回路１３、デットタイム回路１４、誤差増幅回路１５、定電流回路１６、ＰＷＭ比較回路１７、出力回路１８、２個の第１及び第２トランジスタ１９，２０及び、ショート用トランジスタ３１，４１等であったが、例えば、三角波発振回路１３を別の半導体集積回路装置に形成したりする等、適宜複数の半導体集積回路装置上に形成し、それを電気的に接続して制御回路２を形成してもよい。
【０１５０】
【発明の効果】
請求項１〜１５に記載の発明によれば、ＤＣ−ＤＣコンバータおけるソフトスタートを確実に実行することができるとともに安定した出力電圧を供給することができる。
【０１５１】
請求項８及び１４に記載の発明によれば、複数の半導体集積回路装置に対して安定した出力電圧の投入タイミングを制御でき、投入タイミングのずれによる各半導体集積回路装置との間で誤動作を防止することができる。
【図面の簡単な説明】
【図１】第１実施形態のＤＣ−ＤＣコンバータの電気回路図
【図２】同じくＤＣ−ＤＣコンバータの動作を説明するための波形図
【図３】第２実施形態のＤＣ−ＤＣコンバータの電気回路図
【図４】同じくＤＣ−ＤＣコンバータの動作を説明するための波形図
【図５】第２実施形態の変形例を示すＤＣ−ＤＣコンバータの電気回路図
【図６】第３実施形態のＤＣ−ＤＣコンバータの電気回路図
【図７】同じくＤＣ−ＤＣコンバータの動作を説明するための波形図
【図８】従来のＤＣ−ＤＣコンバータの電気回路図
【図９】従来のＤＣ−ＤＣコンバータの動作を説明するための波形図
【図１０】電子機器の動作電源供給システムを説明するためのブロック図
【符号の説明】
１ ＤＣ−ＤＣコンバータ
２，２Ａ，２Ｂ 制御回路
３ 出力トランジスタ
４ 出力コイル
７，２２ コンデンサ
１１ 基準電圧生成回路、
１２ 初期誤動作防止回路
１３ 三角波発振回路
１５ 誤差増幅回路
１６ 定電流回路
１７ ＰＷＭ比較回路
１９，２０ 第１，第２トランジスタ
２２ コンデンサ
３１，４１，４５ ショート用トランジスタ
１００ 電子機器
１０１ 半導体集積回路装置
ＳＧ２ コントロール信号
ＳＧ３ 解除信号
ＳＧ４ 三角波信号
ＳＧ６ 誤差出力信号
ＳＧ７ デューティ制御信号
Ｖｏｕｔ 出力電圧
Ｖｒｅｆ 基準電圧
Ｖｒｅｆ１ 規定電圧値
Ｖｓｏｆ 充電電圧
【発明の属する技術分野】
本発明は、各種電子機器に搭載された中央処理装置（ＣＰＵ）、記憶装置（ＲＡＭ、ＲＯＭ等）の各種半導体集積回路装置（ＩＣ）に動作電源を供給するＤＣ−ＤＣコンバータの駆動回路の制御方法、ＤＣ−ＤＣコンバータの制御回路、ＤＣ−ＤＣコンバータに関するものである。
【０００２】
電子機器には多数個の半導体集積回路装置（ＩＣ）が搭載されている。これら各半導体集積回路装置には個々に動作電源を必要としている。一般に動作電源はＤＣ−ＤＣコンバータにて生成される。そして、各半導体集積回路装置に動作電源を投入する際、安定した動作電源を供給するとともに各半導体集積回路装置間の電源投入シーケンスを精度よく行なわないと、各半導体集積回路装置との間で誤動作の原因となる。そこで、ＤＣ−ＤＣコンバータによる各半導体集積回路装置への動作電源の投入については精度の高い電源投入が要求されている。
【０００３】
【従来の技術】
一般に各種電子機器の電源は、一般に商用電源を電源回路（ＡＣ−ＤＣインバータ回路）にて変換された直流電源が使用されている。この変換された直流電源はＤＣ−ＤＣコンバータにて各半導体集積回路装置に応じた動作電源に変換される。このＤＣ−ＤＣコンバータにて生成された動作電源は、対応する各半導体集積回路装置に供給される。つまり、図１０に示すように、電子機器１００には中央処理装置（ＣＰＵ）、チップセレクト、記憶装置（ＲＡＭ、ＲＯＭ等）の各半導体集積回路装置１０１、電源回路１０２及びＤＣ−ＤＣコンバータ１が搭載されている。そして、電源回路１０２は商用電源ＶＡを各種の直流電源Ｖｃｃ，Ｖｉｎに変換する。ＤＣ−ＤＣコンバータ１は、その変換した直流電源Ｖｉｎを降圧して安定な動作電源（出力電圧Ｖｏｕｔ）にして各半導体集積回路装置１０１に供給する。
【０００４】
図８は一般的なＤＣ−ＤＣコンバータ１の電気回路を示す。ＤＣ−ＤＣコンバータ１は、１チップの半導体集積回路装置上に形成された制御回路２と複数個の外付け素子とから構成されている。制御回路２の出力信号ＳＧ１はエンハンスメント形ＮチャネルＭＯＳトランジスタで構成される出力トランジスタ３のゲートに供給される。出力トランジスタ３のドレインは図１０の電源回路１０２から直流電源電圧Ｖｉｎが供給される。出力トランジスタ３のソースは、出力コイル４を介して出力端子５に接続されている。その出力端子５は負荷としての各半導体集積回路装置１０１に接続されている。
【０００５】
前記出力トランジスタ３のソースは、ショットキーダイオードよりなるフライホイールダイオード６のカソードに接続されている。そのフライホイールダイオード６のアノードはグランドＧＮＤに接続されている。前記出力コイル４と出力端子５との間は、コンデンサ７を介してグランドＧＮＤに接続されている。そして、この出力コイル４とコンデンサ７とで平滑回路を構成している。又、前記出力コイル４と出力端子５との間は、抵抗８を介して制御回路２に接続され、その時の出力電圧Ｖｏｕｔを制御回路２に出力する。
【０００６】
制御回路２は、基準電圧生成回路１１、初期誤動作防止回路１２、三角波発振回路１３、デットタイム回路１４、誤差増幅回路１５、定電流回路１６、ＰＷＭ比較回路１７、出力回路１８、２個の第１及び第２トランジスタ１９，２０を備えている。
【０００７】
基準電圧生成回路１１は、前記電源回路１０２から駆動電源電圧Ｖｃｃが供給されているとともに、外部コントロール入力端子２１を介して図示しない外部装置からのコントロール信号ＳＧ２を入力する。基準電圧生成回路１１は、バンドギャップリファレンス回路よりなり、コントロール信号ＳＧ２のＬレベル（低電位）からＨレベル（高電位）の立ち上がりに応答して駆動電源電圧Ｖｃｃに基づいて第１基準電圧としての基準電圧Ｖｒｅｆ（＜Ｖｃｃ）を生成する。図９に示すように、時間ｔ０にコントロール信号ＳＧ２がＨレベルに立ち上がると、基準電圧Ｖｒｅｆは一定の傾きをもって上昇し時間ｔ２後に規定電圧値Ｖｒｅｆ１（＜Ｖｃｃ）に到達し以後その規定電圧値Ｖｒｅｆ１を維持する。
【０００８】
初期誤動作防止回路１２は、前記電源回路１０２から駆動電源電圧Ｖｃｃが供給されるとともに、前記基準電圧生成回路１１からの基準電圧Ｖｒｅｆをバイアス電圧として入力する。初期誤動作防止回路１２は、図９に示すように前記規定電圧値Ｖｒｅｆ１に向かって上昇する途中の基準電圧Ｖｒｅｆが所定の電圧値Ｖｒｅｆ２にまで到達すると、即ち基準電圧Ｖｒｅｆが同防止回路１２の動作可能なバイアス電圧（＝Ｖｒｅｆ２）に到達する時間ｔ１になると、ＨレベルからＬレベルに立ち下がる解除信号ＳＧ３を出力するように構成されている。
【０００９】
三角波発振回路１３は、前記電源回路１０２から駆動電源電圧Ｖｃｃが供給されるとともに、前記基準電圧生成回路１１からの基準電圧Ｖｒｅｆをバイアス電圧として入力する。三角波発振回路１３は、基準電圧Ｖｒｅｆが所定の電圧値Ｖｒｅｆ３（＞Ｖｒｅｆ２）にまで上昇すると、即ち図９に示すように、基準電圧Ｖｒｅｆが同発振回路１３の発振動作が可能なバイアス電圧（＝Ｖｒｅｆ３）に到達する前記時間ｔ１と時間ｔ２の間の時間に発振動作を開始し、一定の電圧値の範囲で振幅する三角波の三角波信号ＳＧ４を出力する。
【００１０】
デットタイム回路１４は、複数個の抵抗を直列に接続した分圧回路にて構成されている。デットタイム回路１４は、前記基準電圧生成回路１１から基準電圧Ｖｒｅｆを入力し同基準電圧Ｖｒｅｆを分圧し、その分圧電圧を制限信号ＳＧ５として出力する。従って、図９に示すように、時間ｔ０にコントロール信号ＳＧ２がＨレベルに立ち上がると、制限信号ＳＧ５は、基準電圧Ｖｒｅｆと同様に一定の傾きをもって上昇し時間ｔ２後に定格電圧値Ｖｋ（＜Ｖｒｅｆ１）に到達し以後その定格電圧値Ｖｋを維持する。この制限信号ＳＧ５の定格電圧値Ｖｋは、デットタイム回路１４内の抵抗の分圧比を調整して前記三角波信号ＳＧ４の最大値より若干低い値になるように設定されている。詳述すると、三角波信号ＳＧ４と制限信号ＳＧ５とがＰＷＭ比較回路１７にて比較されるとき、前記出力信号ＳＧ１のパルス信号のデューティ比が９０％とになる値に定格電圧Ｖｋは設定されている。
【００１１】
誤差増幅回路１５は被検出電圧入力端子としての反転入力端子と第１及び第２基準電圧入力端子としての第１及び第２非反転入力端子を備えている。誤差増幅回路１５の反転入力端子は、前記抵抗８を介して前記出力電圧Ｖｏｕｔを入力する。誤差増幅回路１５は前記電源回路１０２から駆動電源電圧Ｖｃｃが供給されている。誤差増幅回路１５は前記基準電圧生成回路１１からの基準電圧Ｖｒｅｆをバイアス電圧として入力する。
【００１２】
誤差増幅回路１５の第１非反転入力端子は前記基準電圧生成回路１１からの基準電圧Ｖｒｅｆを入力する。誤差増幅回路１５の第２非反転入力端子は外付けのソフトスタート用のコンデンサ２２を介してグランドＧＮＤに接続されている。又、コンデンサ２２は前記基準電圧生成回路１１から印加された基準電圧Ｖｒｅｆに基づいて動作する定電流回路１６からの定電流が供給される。そして、このコンデンサ６１は、定電流回路１６からの定電流を充電し、その充電電圧Ｖｓｏｆは上昇し基準電圧Ｖｒｅｆまで到達する。つまりこの充電電圧Ｖｓｏｆは前記第１基準電圧としての基準電圧Ｖｒｅｆに対して第２基準電圧をなし、基準電圧生成回路１１、コンデンサ２２等で該充電電圧Ｖｓｏｆを生成する。
【００１３】
又、第２非反転入力端子はソフトスタート用トランジスタとしての第１トランジスタ１９のコレクタに接続され、その第１トランジスタ１９のエミッタはグランドＧＮＤに接続されている。第１トランジスタ１９のベースは前記初期誤動作防止回路１２の解除信号ＳＧ３を入力する。従って、時間ｔ１に解除信号ＳＧ３がＨレベルからＬレベルに立ち下がり第１トランジスタ１９はオンからオフになると、コンデンサ２２は定電流回路１６の定電流による充電を開始する。その結果、充電電圧Ｖｓｏｆは図９に示すように時間ｔ１から上昇を開始する。
【００１４】
又、誤差増幅回路１５の出力端子と反転入力端子との間には、外付けのコンデンサ２３及び抵抗２４の直列回路が接続され同誤差増幅回路１５の発振を防止している。
【００１５】
誤差増幅回路１５は、第１非反転入力端子に入力される基準電圧Ｖｒｅｆと第２非反転入力端子に入力される充電電圧Ｖｓｏｆの小さい方と、反転入力端子に入力される前記出力端子５の出力電圧Ｖｏｕｔとを比較する。そして、誤差増幅回路1 ５はその比較する両電圧の差電圧を増幅した誤差出力信号ＳＧ６を次段のＰＷＭ比較回路１７に出力する。
【００１６】
又、誤差増幅回路１５は、図９に示すように前記規定電圧値Ｖｒｅｆ１に向かって上昇する途中の基準電圧Ｖｒｅｆが所定の電圧値に到達するまで、即ち基準電圧Ｖｒｅｆが初期誤等差防止回路１２がＬレベルの解除信号ＳＧ３を出力する時間ｔ１になるまで、比較増幅動作を行なわず基準電圧Ｖｒｅｆに従った出力電圧ＳＧ６を出力する。つまり、誤差増幅回路１５は、第１及び第２非反転入力端子の少なくともいずれか一方が０ボルト近傍において論理反転してしまうため、バイアス電圧、即ち基準電圧Ｖｒｅｆとなる誤差出力信号ＳＧ６を出力するようになっている。
【００１７】
そして、時間ｔ１後は、誤差増幅回路１５は反転入力端子に入力される出力電圧Ｖｏｕｔと第１非反転入力端子に入力される基準電圧Ｖｒｅｆ又は第２非反転入力端子に入力される充電電圧Ｖｓｏｆの小さい方の電圧との比較動作を行い、その差電圧を増幅する動作に移るようになっている。
【００１８】
ＰＷＭ比較回路１７は前記電源回路１０２から駆動電源電圧Ｖｃｃが供給されている。ＰＷＭ比較回路１７は、反転入力端子と第１及び第２非反転入力端子を備えている。ＰＷＭ比較回路１７の反転入力端子は、前記三角波発振回路１３からの三角波信号ＳＧ４を入力する。ＰＷＭ比較回路１７の第１非反転入力端子は、前記誤差増幅回路１５からの誤差出力信号ＳＧ６を入力する。ＰＷＭ比較回路１７の第２非反転入力端子は、前記デットタイム回路１４から制限信号ＳＧ５を入力する。
【００１９】
ＰＷＭ比較回路１７は、第１非反転入力端子に入力される誤差出力信号ＳＧ６と第２非反転入力端子に入力される制限信号ＳＧ５の小さい方と、反転入力端子に入力される前記三角波発振回路１３の三角波信号ＳＧ４とを比較する。そして、ＰＷＭ比較回路１７はその比較において三角波信号ＳＧ４の方がの大きいときにはＬレベル、その比較において同じ又は三角波信号ＳＧ４の方が小さいときにはＨレベルとなるパルス信号をデューティ制御信号ＳＧ７として出力回路１８に出力する。
【００２０】
ＰＷＭ比較回路１７の出力端子は、第２トランジスタ２０のコレクタに接続され、その第２トランジスタ２０のエミッタはグランドＧＮＤに接続されている。第２トランジスタ２０のベースは前記初期誤動作防止回路１２の解除信号ＳＧ３を入力する。従って、時間ｔ１に解除信号ＳＧ３がＨレベルからＬレベルに立ち下がり第２トランジスタ２０はオンからオフになると、デューティ制御信号ＳＧ７は次段の出力回路１８に供給される。出力回路１８は前記電源回路１０２から駆動電源電圧Ｖｃｃが供給されている。出力回路１８はデューティ制御信号ＳＧ７を前記出力信号ＳＧ１として前記出力トランジスタ３のゲートに供給される。
【００２１】
このように構成されたＤＣ−ＤＣコンバータ１は、図１０の電源回路１０２から駆動電源電圧Ｖｃｃが制御回路２内の各回路１１〜１３，１５，１７，１８に供給された状態で、基準電圧生成回路１１に外部装置からＬレベルのコントロール信号ＳＧ２が供給されているとき動作を停止している。
【００２２】
つまり、基準電圧生成回路１１の基準電圧Ｖｒｅｆは０ボルトである。従って、誤差増幅回路１５の第１非反転入力端子には０ボルトの基準電圧Ｖｒｅｆが供給されている。初期誤動作防止回路１２は０ボルトの基準電圧Ｖｒｅｆが供給されている。従って、解除信号ＳＧ３はＨレベルとなっていて、第１及び第２トランジスタ１９，２０はオン状態にある。その結果、誤差増幅回路１５の第１非反転入力端子は０ボルトである。又、第２トランジスタ２０もオン状態にあるため、出力信号ＳＧ１はＬレベルとなる。従って、出力トランジスタ３はオフ状態にあり、出力電圧Ｖｏｕｔは０ボルトとなっている。
【００２３】
そして、時間ｔ０に外部装置からＨレベルのコントロール信号ＳＧ２が基準電圧生成回路１１に供給されると、ＤＣ−ＤＣコンバータ１は動作を開始する。Ｈレベルのコントロール信号ＳＧ２に応答して基準電圧生成回路１１は駆動電源電圧Ｖｃｃに基づいて基準電圧Ｖｒｅｆを生成する。このとき、図９に示すように、基準電圧Ｖｒｅｆは一定の傾きをもって規定電圧値Ｖｒｅｆ１まで上昇していく。徐々に上昇していく基準電圧Ｖｒｅｆは、初期誤動作防止回路１２、三角波発振回路１３、デットタイム回路１４、誤差増幅回路１５の第１非反転入力端子、及び、定電流回路１６に供給される。
【００２４】
このとき、上昇する基準電圧Ｖｒｅｆは誤差増幅回路１５の第１非反転入力端子に供給されるが、誤差増幅回路１５の第２非反転入力端子に入力される充電電圧Ｖｓｏｆは０ボルトである。従って、誤差増幅回路１５の誤差出力信号ＳＧ６は上昇する基準電圧Ｖｒｅｆの同じ電圧値で上昇していく。又、デットタイム回路１４は上昇する基準電圧Ｖｒｅｆに相対した制限信号ＳＧ５をＰＷＭ比較回路１７に供給している。
【００２５】
従って、ＰＷＭ比較回路１７は、デットタイム回路１４の制限信号ＳＧ５が三角波発振回路１３の三角波信号ＳＧ４と比較される。この時、三角波発振回路１３はまだ発振を開始しておらず、三角波信号ＳＧ４は０ボルトである。その結果、ＰＷＭ比較回路１７はＨレベルのデューティ制御信号ＳＧ７を出力する。しかし、第２トランジスタ２０がオン状態にあるので、Ｈレベルのデューティ制御信号ＳＧ７は消失しＬレベルとなる。従って、出力回路１８の出力信号ＳＧ１は依然Ｌレベルを維持することから出力トランジスタ３はオフのままである。
【００２６】
やがて、時間ｔ１になると、初期誤動作防止回路１２にからＬレベルの解除信号ＳＧ３が第１及び第２トランジスタ１９，２０のベースに出力されて両トランジスタ１９，２０はオフ状態になる。第１トランジスタ１９がオフ状態になると、コンデンサ２２は充電を開始しその充電電圧Ｖｓｏｆを誤差増幅回路１５の第２非反転入力端子に供給する。この充電電圧Ｖｓｏｆは基準電圧Ｖｒｅｆより低い値なので、誤差増幅回路１５はその時の出力電圧Ｖｏｕｔと充電電圧Ｖｓｏｆと比較しその差電圧を増幅しその増幅した誤差出力信号ＳＧ６をＰＷＭ比較回路１７に出力する。時間ｔ１直後では、出力電圧Ｖｏｕｔは０ボルトで充電電圧Ｖｓｏｆは０ボルトより少し高い電圧なので、その充電電圧Ｖｓｏｆに対する出力電圧Ｖｏｕｔの差電圧は小さいので、誤差増幅回路１５の誤差出力信号ＳＧ６は低下していく。又、時間ｔ１では、三角波発振回路１３はまだ発振を開始していない。
【００２７】
従って、ＰＷＭ比較回路１４は、誤差増幅回路１５の誤差出力信号ＳＧ６がデットタイム回路１４の制限信号ＳＧ５より小さくなるまで、その制限信号ＳＧ５と三角波信号ＳＧ４と比較する。そして、ＰＷＭ比較回路１４は、誤差増幅回路１５の誤差出力信号ＳＧ６が制限信号ＳＧ５より小さくなると、その誤差出力信号ＳＧ６と三角波信号ＳＧ４と比較する。しかし、三角波発振回路１３はまだ発振を開始しておらず、三角波信号ＳＧ４は０ボルトである。その結果、ＰＷＭ比較回路１７はＨレベルのデューティ制御信号ＳＧ７を出力する。
【００２８】
この時、第２トランジスタ２０はオフ状態にあるので、Ｈレベルのデューティ制御信号ＳＧ７は出力回路１８に出力される。従って、出力回路１８の出力信号ＳＧ１はＨレベルとなり、出力トランジスタ３はオンする。その結果、電源電圧Ｖｉｎが出力コイル４を介して出力端子５に供給され、出力電圧Ｖｏｕｔは０ボルトから電源電圧Ｖｉｎに向かって上昇する。その上昇する出力電圧Ｖｏｕｔは誤差増幅回路１５に供給される。
【００２９】
やがて、三角波発振回路１３が発振して三角波信号ＳＧ４を出力しその三角波信号ＳＧ４が誤差出力信号ＳＧ６より大きくなると、ＰＷＭ比較回路１７のデューティ制御信号ＳＧ７はＬレベルとなる。出力回路１８の出力信号ＳＧ１はＬレベルとなり、出力トランジスタ３はオフする。その結果、電源電圧Ｖｉｎの供給が遮断されコンデンサ７の電荷の放電が行なわれ出力電圧Ｖｏｕｔは低下していく。
【００３０】
誤差増幅回路１５は、この低下していく出力電圧Ｖｏｕｔと充電電圧Ｖｓｏｆを比較して誤差出力信号ＳＧ６をＰＷＭ比較回路１７に出力する。低下していく出力電圧Ｖｏｕｔは充電電圧Ｖｓｏｆより大きいため、誤差増幅回路１５の誤差出力信号ＳＧ６は三角波信号ＳＧ４より小さい。従って、ＰＷＭ比較回路１７のデューティ制御信号ＳＧ７はＬレベルを維持する。即ち、出力トランジスタ３はオフのままで、出力電圧Ｖｏｕｔは低下し続ける。
【００３１】
やがて、出力電圧Ｖｏｕｔが充電電圧Ｖｓｏｆより小さくなると、誤差増幅回路１５の誤差出力信号ＳＧ６の電圧値は上昇する。そして、上昇する誤差出力信号ＳＧ６が三角波信号ＳＧ４の振幅範囲に到達する。誤差出力信号ＳＧ６が三角波信号ＳＧ４の振幅範囲内に到達すると、ＰＷＭ比較回路１７は誤差出力信号ＳＧ６が三角波信号ＳＧ４より大きいときＨレベル、誤差出力信号ＳＧ６が三角波信号ＳＧ４より小さいときＬレベルとなるデューティ制御信号ＳＧ７を出力する。
【００３２】
以後、ＤＣ−ＤＣコンバータ１は、出力電圧Ｖｏｕｔをその上昇していく充電電圧Ｖｓｏｆになるように制御していく。そして、充電電圧ｓｏｆが規定電圧値Ｖｒｅｆ１に到達すると、ＤＣ−ＤＣコンバータ１は出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆ、即ち規定電圧値Ｖｒｅｆ１を維持するように制御する。
【００３３】
つまり、定常状態では、ＤＣ−ＤＣコンバータ１は、誤差増幅回路１５は基準電圧Ｖｒｅｆ（規定電圧値Ｖｒｅｆ１）と出力電圧Ｖｏｕｔと比較し誤差出力信号ＳＧ６をＰＷＭ比較回路１７に出力する。ＰＷＭ比較回路１７はその誤差出力信号ＳＧ６と三角波信号ＳＧ４とを比較してデューティ制御信号ＳＧ７を生成して出力トランジスタ３をデューティ制御する。従って、出力電圧Ｖｏｕｔが規定電圧値Ｖｒｅｆ１（基準電圧Ｖｒｅｆ）に保持されるように制御される。
【００３４】
又、電源投入時（Ｈレベルのコントロール信号ＳＧ２の入力時）においては、ＤＣ−ＤＣコンバータ１は出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆの規定電圧値Ｖｒｅｆ１まで一挙に上昇させないで徐々に上昇させていくソフトスタートを行う。即ち、ＤＣ−ＤＣコンバータ１は第１トランジスタ１９、コンデンサ２２、誤差増幅回路１５及び定電源回路１６とで構成されるソフトスタート回路にて出力電圧Ｖｏｕｔを充電電圧Ｖｓｏｆの上昇に従って基準電圧Ｖｒｅｆまで上昇させるようにしている。このソフトスタートによって、一挙に出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆの規定電圧値Ｖｒｅｆ１まで上昇させる場合に生ずる出力トランジスタ３のオン状態を続けることが防止されるため、同トランジスタ３の劣化は未然に防止される。
【００３５】
【発明が解決しょうとする課題】
しかしながら、上記ＤＣ−ＤＣコンバータのソフトスタート時において、初期誤動作防止回路１２からＬレベルの解除信号ＳＧ３が出力された時、充電電圧Ｖｓｏｆに関係なく、デューティ制御信号ＳＧ７は直ちにＨレベルとなる。そして、出力トランジスタ３を直ちにオン状態にする。つまり、ソフトスタート機能が一時的に働かない。これは、三角波発振回路１３が解除信号ＳＧ３がＬレベルになっても、発振しないからである。
【００３６】
従って、ソフトスタートの機能が働く前に出力トランジスタ３が一時的にオン状態となることから、出力トランジスタ３に過電流が流れ同トランジスタ３を劣化させるといった問題があった。
【００３７】
しかも、この急激な出力トランジスタ３のオンにより、出力電圧Ｖｏｕｔは急激に立ち上がる不安定なものとなる。この不安定な出力電圧Ｖｏｕｔは各半導体集積回路装置に動作電源として供給され、各半導体集積回路装置との間で誤動作の原因となる。特に、各半導体集積回路装置１０１との間で動作電源投入に基づく投入タイミングが一定のタイミング（シーケンス）が要求されている場合には問題となる。
【００３８】
又、ＰＷＭ比較回路１７は、不定入力によりＨレベルのデューティ制御信号ＳＧ７を出力する場合があり、この場合においても同様な問題があった。
本発明の第１の目的は、ソフトスタートを確実に実行することができ、安定した出力電圧を供給することができるＤＣ−ＤＣコンバータの駆動回路の制御方法、ＤＣ−ＤＣコンバータの制御回路、ＤＣ−ＤＣコンバータを提供することにある。
【００３９】
本発明の第２の目的は、複数の半導体集積回路装置に対して安定した動作電源の投入タイミングを制御し投入タイミングのずれによる各半導体集積回路装置との間で誤動作を防止することができるＤＣ−ＤＣコンバータを提供することにある。
【００４４】
【課題を解決するための手段】
請求項１に記載の発明は、基準電圧と出力電圧およびソフトスタート信号とを比較しその比較結果に応じた差電圧を増幅して誤差出力信号として出力する誤差増幅回路と、三角波発振回路から出力される三角波信号と前記誤差出力信号とを比較した結果に基づいて出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路とを備えたＤＣ−ＤＣコンバータの制御回路において、前記三角波発振回路が発振動作を開始するまで、誤差増幅回路及びＰＷＭ比較回路の少なくともいずれか一方の出力を不活性にして、前記出力トランジスタをオフ状態に保持するための保持回路を備えた。
【００４５】
請求項２に記載の発明は、請求項１に記載のＤＣ−ＤＣコンバータの制御回路において、前記保持回路は、前記誤差増幅回路及びＰＷＭ比較回路の少なくともいずれか一方の出力端子とグランドとの間に接続され、前記三角波発振回路が発振動作を開始するまではオン状態となるショート用トランジスタを備えた。
【００４６】
請求項３に記載の発明は、請求項２に記載のＤＣ−ＤＣコンバータの制御回路において、前記保持回路は、前記ショート用トランジスタを制御する制御信号を生成する初期誤動作防止回路を備えた。
【００４７】
請求項４に記載の発明は、三角波発振回路から出力される三角波信号と誤差出力信号とを比較した結果に基づいて出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路と、初期の誤動作を防止する初期誤動作防止回路とを備えたＤＣ−ＤＣコンバータの制御回路において、初期誤動作防止回路の動作可能な第１バイアス電圧が、前記三角波発振回路の動作可能な第２バイアス電圧よりも高いものである。
【００４８】
請求項５に記載の発明は、基準電圧と出力電圧を比較しその差電圧を増幅して誤差出力信号として出力する誤差増幅回路と、三角波発振回路から出力される三角波信号と前記誤差出力信号とを比較した結果に基づいて出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路とを備えたＤＣ−ＤＣコンバータの制御回路において、基準電圧を生成する基準電圧生成回路と、前記基準電圧生成回路が生成する基準電圧が規定電圧値に到達したか否かを判定する基準電圧判定回路と、前記基準電圧判定回路にて基準電圧が規定電圧値に到達していないと判定されている間は、前記出力トランジスタをオフ状態にする停止回路とを備えた。
【００４９】
請求項６に記載の発明は、請求項５に記載のＤＣ−ＤＣコンバータの制御回路において、前記停止回路は前記誤差増幅回路の出力端子とグランドとの間に接続したショート用トランジスタを備えている。
請求項７に記載の発明は、請求項５又は６に記載のＤＣ−ＤＣコンバータの制御回路において、前記誤差増幅回路は、前記基準伝夏と前記出力電圧および、ソフトスタート信号とを比較する。
【００５２】
請求項８に記載の発明は、基準電圧と出力電圧を比較しその差電圧を増幅して誤差出力信号として出力する誤差増幅回路と、三角波発振回路から出力される三角波信号と前記誤差出力信号とを比較した結果に基づいて前記出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路とを備えた制御回路を複数個有したＤＣ−ＤＣコンバータにおいて、複数の前記制御回路に対してそれぞれ対応する出力トランジスタを駆動制御させるための出力制御信号が全て出力されるまで、各前記出力トランジスタをオフ状態に保持するための保持回路を備えた。
請求項９に記載の発明は、請求項８に記載のＤＣ−ＤＣコンバータにおいて、前記保持回路は、前記誤差増幅回路及び前記ＰＷＭ比較回路の少なくともいずれか一方の出力を不活性にする。
【００５３】
請求項１０に記載の発明は、請求項８又は９に記載のＤＣ−ＤＣコンバータにおいて、前記保持回路は、前記誤差増幅回路及び前記ＰＷＭ比較回路の少なくともいずれか一方の出力端子とグランドとの間に接続されたショート用トランジスタを備えた。
請求項１１に記載の発明は、請求項８乃至１０のいずれか一項に記載のＤＣ−ＤＣコンバータにおいて、前記誤差増幅回路は、前記基準電圧と前記出力電圧および、ソフトスタート信号とを比較する。
請求項１２に記載の発明は、基準電圧と出力電圧およびソフトスタート信号とを比較し、その比較結果に応じた差電圧を増幅して誤差出力信号として出力する誤差増幅回路と、三角波発振回路から出力される三角波信号と前記誤差出力信号とを比較した結果に基づいて出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路とを備えたＤＣ−ＤＣコンバータの駆動回路の制御方法において、前記三角波発振回路が発振動作を開始するまで、前記誤差増幅回路及び前記ＰＷＭ比較回路の少なくともいずれか一方の出力を不活性にして、前記出力トランジスタをオフ状態に保持するようにした。
請求項１３に記載の発明は、基準電圧と出力電圧を比較しその差電圧を増幅して誤差出力信号として出力する誤差増幅回路と、三角波発振回路から出力される三角波信号と前記誤差出力信号とを比較した結果に基づいて出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路とを備えたＤＣ−ＤＣコンバータの駆動回路の制御方法において、前記基準電圧が規定電圧値に到達したか否かを判定し、前記基準電圧が前記規定電圧値に到達していないと判定されている間は、前記出力トランジスタをオフ状態にするようにした。
請求項１４に記載の発明は、基準電圧と出力電圧を比較しその差電圧を増幅して誤差出力信号として出力する誤差増幅回路と、三角波発振回路から出力される三角波信号と前記誤差出力信号とを比較した結果に基づいて出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路とを備えた制御回路を複数個有したＤＣ−ＤＣコンバータの駆動回路の制御方法において、複数の前記制御回路に対してそれぞれ対応する前記出力トランジスタを駆動制御させるための出力制御信号が全て出力されるまで、各前記出力トランジスタをオフ状態に保持するようにした。
請求項１５に記載の発明は、請求項１２乃至１４のいずれか一項に記載のＤＣ−ＤＣコンバータの駆動回路の制御方法において、前記誤差増幅回路は、前記基準電圧と前記出力電圧および、ソフトスタート信号とを比較するようにした。
【００６１】
請求項１，１２の発明によれば、保持回路は、三角波発振回路が発振動作を開始するまで、誤差増幅回路及びＰＷＭ比較回路の少なくともいずれか一方の出力を不活性にして、出力トランジスタをオフ状態に保持する。その結果、ＤＣ−ＤＣコンバータはソフトスタートを確実に実行することができ、安定した出力電圧を供給することができる。
【００６２】
請求項２の発明によれば、保持回路はショート用トランジスタを備え、三角波発振回路が発振動作を開始するまでショート用トランジスタが誤差増幅回路及びＰＷＭ比較回路の少なくともいずれか一方の出力端子を接地するため制御信号は消失される。従って、ＤＣ−ＤＣコンバータはソフトスタートを確実に実行することができ、安定した出力電圧を供給することができる。
【００６３】
請求項３の発明によれば、ショート用トランジスタは保持回路に備えられた初期誤動作防止回路にて制御され、三角波発振回路が発振動作を開始するまでは誤差増幅回路及びＰＷＭ比較回路の少なくともいずれか一方の制御信号は消失される。従って、ＤＣ−ＤＣコンバータはソフトスタートを確実に実行することができ、安定した出力電圧を供給することができる。
【００６５】
請求項４の発明によれば、第１バイアス電圧が第２バイアス電圧より高いので初期の誤動作を防止する初期誤動作防止回路の動作後に三角波信号を発生させる三角波発振回路が動作するため、ＤＣ−ＤＣコンバータはソフトスタートを確実に実行することができ、安定した出力電圧を供給することができる。
【００６６】
請求項５，１３の発明によれば、基準電圧生成回路が生成する基準電圧が規定電圧値に到達していないと判定されている間は、停止回路にて出力トランジスタはオフ状態に制御されている。従って、ＤＣ−ＤＣコンバータはソフトスタートを確実に実行することができ、安定した出力電圧を供給することができる。
請求項６の発明によれば、基準電圧生成回路が生成する基準電圧が規定電圧値に到達していないと判定されている間は、シュート用トランジスタにより誤差増幅回路の誤差出力信号が消失されて出力トランジスタはオフ状態に制御されている。従って、ＤＣ−ＤＣコンバータはソフトスタートを確実に実行することができ、安定した出力電圧を供給することができる。
請求項７，１１，１５の発明によれば、誤差増幅回路は、基準電圧を、出力電圧およびソフトスタート信号と比較する。従って、誤差増幅回路の動作をソフトスタート信号により制御することができる。
【００６９】
請求項８，１４の発明によれば、複数の制御回路に対してそれぞれ対応する出力トランジスタを駆動制御させるための出力制御信号が全て出力されるまで、保持回路は各出力トランジスタをオフ状態に保持することから、誤差増幅回路及びＰＷＭ比較回路による制御が停止される。従って、複数の半導体集積回路装置に対して安定した出力電圧の投入タイミングを制御でき投入タイミングのずれによる各半導体集積回路装置との間で誤動作を防止することができる。
請求項９の発明によれば、保持回路は、誤差増幅回路及びＰＷＭ比較回路の少なくともいずれか一方の出力を不活性にすることにより、出力トランジスタをオフ状態に保持する。
【００７０】
請求項１０の発明によれば、保持回路はショート用トランジスタを備え、三角波発振回路が発振動作を開始するまでショート用トランジスタが誤差増幅回路及びＰＷＭ比較回路の少なくともいずれか一方の出力端子を接地するため制御信号は消失される。従って、ＤＣ−ＤＣコンバータはソフトスタートを確実に実行することができ、安定した出力電圧を供給することができる。
【００７４】
【発明の実施の形態】
（第１実施形態）
図１は本発明を具体化した第１実施形態のＤＣ−ＤＣコンバータを示す。本実施形態は、図８に示す前記従来例のＤＣ−ＤＣコンバータに応用した。従って、従来例と同一構成部分は、同一符号を付してその説明を省略する。
【００７５】
本実施形態の特徴は、図１に示すように、誤差増幅回路１５の出力端子とグランドＧＮＤとの間に、バイポーラトランジスタよりなるショート用トランジスタ３１を新たに接続した。詳述すると、ショート用トランジスタ３１のコレクタは誤差増幅回路１５の出力端子に接続され、エミッタはグランドＧＮＤに接続されている。ショート用トランジスタ３１のベースは、前記初期誤動作防止回路１２からの解除信号ＳＧ３を入力する。従って、ショート用トランジスタ３１は解除信号ＳＧ３がＨレベルの時にオンし、Ｌレベルの時にオフする。
【００７６】
また、本実施形態では、初期誤動作防止回路１２の解除信号ＳＧ３がＨレベルからＬレベルに立ち下がるタイミングを従来に比べ遅らせている。即ち、三角波発振回路１３が正常な発振動作を開始した後に解除信号ＳＧ３がＨレベルからＬレベルに立ち下がるように、初期誤動作防止回路１２内にて調整している。
【００７７】
初期誤動作防止回路１２は、基準電圧Ｖｒｅｆをバイアス電圧として入力し前記規定電圧値Ｖｒｅｆ１に向かって上昇する途中の基準電圧Ｖｒｅｆが所定の電圧値Ｖｒｅｆ２に到達した時、同防止回路１２の動作可能なバイアス電圧に到達したとしてＨレベルからＬレベルに立ち下がる解除信号ＳＧ３を出力するようになっている。そして、本実施形態では、初期誤動作防止回路１２に供給する基準電圧Ｖｒｅｆを同防止回路１２内に設けた分圧回路にて分圧し、その分圧電圧をバイアス電圧とする。そして、その分圧電圧が同防止回路１２の動作可能なバイアス電圧（＝Ｖｒｅｆ２）に到達した時、ＨレベルからＬレベルに立ち下がる解除信号ＳＧ３を生成している。つまり、基準電圧Ｖｅｒｆを分圧した分だけ防止回路１２の動作可能なバイアス電圧に到達するのに要する時間を長くして解除信号ＳＧ３がＨレベルからＬレベルに立ち下がるタイミングを従来に比べ遅らせている。
【００７８】
本実施形態では、分圧電圧が初期誤動作防止回路１２の動作可能なバイアス電圧（＝Ｖｒｅｆ２）となる時における基準電圧Ｖｒｅｆ（＝Ｖｒｅｆ２ａ）は、前記三角波発振回路１３が発振動作をする電圧値Ｖｒｅｆ３よりも高くなるようにしている。従って、三角波発振回路１３が発振動作を開始した後に、解除信号ＳＧ３はＨレベルからＬレベルに立ち下がる。
【００７９】
そして、本実施形態では、ショート用トランジスタ３１と初期誤動作防止回路１２とで保持回路を構成している。
次に、上記のように構成したＤＣ−ＤＣコンバータ１の作用について説明する。
【００８０】
今、駆動電源電圧Ｖｃｃが制御回路２内の各回路１１〜１３，１５，１７，１８に供給された状態で、基準電圧生成回路１１に外部装置から供給される起動信号としてのコントロール信号ＳＧ２がＬレベルの時、ＤＣ−ＤＣコンバータ１は動作を停止している。
【００８１】
従って、基準電圧生成回路１１の基準電圧Ｖｒｅｆは０ボルトである。その結果、誤差増幅回路１５、ＰＷＭ比較回路１７及び出力回路１８は動作を停止している。又、三角波発振回路１３及びデットタイム回路１４も動作を停止している。
【００８２】
さらに、初期誤動作防止回路１２は０ボルトの基準電圧Ｖｒｅｆが供給されている。従って、解除信号ＳＧ３はＨレベルとなっていて、第１，第２トランジスタ１９，２０及びショート用トランジスタ３１はオン状態にある。その結果、誤差増幅回路１５の誤差出力信号ＳＧ６及びコンデンサ２２の充電電圧Ｖｓｏｆは０ボルトである。又、ＰＷＭ比較回路１７のデューティ制御信号ＳＧ７も０ボルト、即ちＬレベルである。さらに、出力回路１８の出力信号ＳＧ１もＬレベルとなる。従って、出力トランジスタ３はオフ状態にあり、出力電圧Ｖｏｕｔは０ボルトとなっている。
【００８３】
図２の時間ｔ０に外部装置からＨレベルのコントロール信号ＳＧ２が基準電圧生成回路１１に供給されると、ＤＣ−ＤＣコンバータ１は動作を開始する。Ｈレベルのコントロール信号ＳＧ２に応答して基準電圧生成回路１１は駆動電源電圧Ｖｃｃに基づいて基準電圧Ｖｒｅｆを生成する。このとき、図２に示すように、基準電圧Ｖｒｅｆは一定の傾きをもって規定電圧値Ｖｒｅｆ１まで上昇していく。徐々に上昇していく基準電圧Ｖｒｅｆは、初期誤動作防止回路１２、三角波発振回路１３、デットタイム回路１４、誤差増幅回路１５の第１非反転入力端子、及び、定電流回路１６に供給される。この時、初期誤動作防止回路１２は、バイアス電圧が動作可能な電圧に到達していないので、解除信号ＳＧ３はＨレベルのままである。
【００８４】
又、上昇する基準電圧Ｖｒｅｆに基づいて誤差増幅回路１５、ＰＷＭ比較回路１７及び出力回路１８は動作可能な状態に移る。この時、誤差増幅回路１５の第２非反転入力端子に供給される充電電圧Ｖｓｏｆは０ボルトであるため、誤差増幅回路１５の誤差出力信号ＳＧ６は、上昇する基準電圧Ｖｒｅｆの同じ電圧値で上昇しようとするが、ショート用トランジスタ３１がオン状態にあるため０ボルトに保持されている。又、デットタイム回路１４は上昇する基準電圧Ｖｒｅｆに相対した制限信号ＳＧ５をＰＷＭ比較回路１７の供給される。
【００８５】
従って、ＰＷＭ比較回路１７は、０ボルトに保持された誤差出力信号ＳＧ６が三角波発振回路１３の三角波信号ＳＧ４と比較される。この時、三角波発振回路１３はまだ発振を開始しておらず、三角波信号ＳＧ４は０ボルトである。その結果、ＰＷＭ比較回路１７はＬレベルのデューティ制御信号ＳＧ７を出力する。しかも、第２トランジスタ２０がオン状態にあるので、デューティ制御信号ＳＧ７は確実にＬレベルに保持される。従って、出力回路１８の出力信号ＳＧ１は依然Ｌレベルを維持することから出力トランジスタ３はオフのままである。
【００８６】
やがて、三角波発振回路１３が発振を開始し三角波信号ＳＧ４をＰＷＭ比較回路１７に出力する。つまり、前記制限信号ＳＧ５のレベルに対して三角波信号ＳＧ４のレベルが交差するようになる。しかし、ショート用トランジスタ３１がいまだにオン状態にあるため誤差出力信号ＳＧ６は０ボルトに保持されている。従って、ＰＷＭ比較回路１７は、いまだＬレベルとなるデューティ制御信号ＳＧ７を出力する。
【００８７】
やがて時間ｔ１ａになると、初期誤動作防止回路１２の解除信号ＳＧ３がＬレベルに立ち下がる。第１，第２トランジスタ１９，２０及びショート用トランジスタ３１はオフ状態になる。コンデンサ２２は充電を開始しその充電電圧Ｖｓｏｆを誤差増幅回路１５の第２非反転入力端子に供給する。この充電電圧Ｖｓｏｆは基準電圧Ｖｒｅｆより低い値なので、誤差増幅回路１５はその時の出力電圧Ｖｏｕｔと充電電圧Ｖｓｏｆと比較しその差電圧を増幅しその増幅した差電圧を誤差出力信号ＳＧ６としてＰＷＭ比較回路１７に出力する。時間ｔ１ａ後は、充電電圧Ｖｓｏｆが徐々に上昇していくため、出力電圧Ｖｏｕｔをこれに追随させるために誤差増幅回路１５の出力電圧ＳＧ６は、前記三角波信号ＳＧ４の振幅範囲内に入るレベルまで上昇していく。
【００８８】
従って、出力電圧ＳＧ６が三角波信号ＳＧ４の振幅範囲内に入り最初に交差するまでは、ＰＷＭ比較回路１７のデューティ制御信号ＳＧ７はＬレベルである。従って、出力トランジスタ３はオフ状態のままである。
【００８９】
やがて、誤差出力信号ＳＧ６が三角波信号ＳＧ４の振幅範囲内に到達すると、ＰＷＭ比較回路１７は誤差出力信号ＳＧ６が三角波信号ＳＧ４より大きいときＨレベル、誤差出力信号ＳＧ６が三角波信号ＳＧ４より小さいときＬレベルとなるデューティ制御信号ＳＧ７を出力する。
【００９０】
以後、ＤＣ−ＤＣコンバータ１は、ソフトスタート、即ち出力電圧Ｖｏｕｔをその上昇していく充電電圧Ｖｓｏｆになるように制御していく。そして、充電電圧Ｖｓｏｆが規定電圧値Ｖｒｅｆ１に到達すると、ＤＣ−ＤＣコンバータ１は出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆ、即ち規定電圧値Ｖｒｅｆ１を維持するように制御する。
【００９１】
次に、上記のように構成した第１実施形態のＤＣ−ＤＣコンバータの特徴を以下に述べる。
（１）本実施形態では、誤差増幅回路１５の出力端子とグランドＧＮＤとの間にショート用トランジスタ３１を接続した。そして、ショート用トランジスタ３１を前記初期誤動作防止回路１２からＬレベルの解除信号ＳＧ３が出力されるまで、即ち、三角波発振回路１３が発振動作を開始されるまでオン状態にして誤差増幅回路１５の誤差出力信号ＳＧ６が０ボルトに保持されるようにした。
【００９２】
つまり、ソフトスタート時において、ＰＷＭ比較回路１７は、正常に発振動作を開始した三角波発振回路１３の三角波信号ＳＧ３と誤差増幅回路１５の誤差出力信号ＳＧ６（正常な状態で充電電圧Ｖｓｏｆと出力電圧Ｖｏｕｔが比較されその差電圧を増幅して得た誤差出力信号ＳＧ６）とに基づいてデューティ制御信号ＳＧ７を生成することができる。その結果、従来のように、三角波発振回路１３が発振動作を行う前に、初期誤動作防止回路１２の解除信号ＳＧ３をＬレベルにして、ＰＷＭ比較回路１７の比較結果に基づいて出力トランジスタ３をオンさせて一時的に過電流を出力トランジスタ３に流すことはない。従って、出力トランジスタ３を劣化させることはない。
【００９３】
（２）本実施形態では、従来のように初期誤動作防止回路１２の解除信号ＳＧ３がＬレベルとなると直ちに、その時の充電出力電圧Ｖｏｕｔと出力電圧Ｖｏｕｔに基づく電圧制御、即ちソフトスタートが実行される。従って、安定した出力電圧Ｖｏｕｔが各半導体集積回路装置に動作電源として供給されることから、動作電源投入に基づく各半導体集積回路装置との間で誤動作は低減される。
【００９４】
（３）又、本実施形態では、誤差増幅回路１５の誤差出力信号ＳＧ６はショート用トランジスタ３１にて０ボルトに保持するようにしたので、従来のように、ＰＷＭ比較回路１７に不定入力が入力されて、Ｈレベルのデューティ制御信号ＳＧ７を出力するといった問題は解消される。
【００９５】
尚、本実施形態では、誤差増幅回路１５の出力端子とグランドＧＮＤとの間にショート用トランジスタ３１を接続したが、このショート用トランジスタ３１を設けず、三角波発振回路１３が発振動作を開始する第１実施形態の初期誤動作防止回路１２の解除信号ＳＧ３を第１及び第２トランジスタ１９，２０に出力するようにして実施してもよい。この場合、Ｌレベルの解除信号ＳＧ３が出力されるまで誤差増幅回路１５は、基準電圧Ｖｒｅｆに相当する誤差出力信号ＳＧ６を出力するが、第１及び第２トランジスタ２０が三角波発振回路１３が発振動作を開始するまでオンしない。従って、第１及び第２トランジスタ２０がオンした時、すでに三角波信号ＳＧ４はほぼ正常な値で振幅しているため、誤差増幅回路１５の誤差出力信号ＳＧ６は非常に短い時間で三角波信号ＳＧ３の振幅範囲内に到達するため、従来の比べて出力トランジスタ３がオンし続けることはなく短時間でソフトスタートを実行することができる。
【００９６】
（第２実施形態）
図３は本発明を具体化した第２実施形態のＤＣ−ＤＣコンバータを示す。本実施形態は、図８に示す前記従来例のＤＣ−ＤＣコンバータに応用した。従って、従来例と同一構成部分は、同一符号を付してその説明を省略する。
【００９７】
本実施形態の特徴は、図３に示すように、誤差増幅回路１５の出力端子とグランドＧＮＤとの間に、停止回路を構成するバイポーラトランジスタよりなるショート用トランジスタ４１を接続した。詳述すると、ショート用トランジスタ４１のコレクタは誤差増幅回路１５の出力端子に接続され、エミッタはグランドＧＮＤに接続されている。ショート用トランジスタ４１のベースは、基準電圧判定回路４２からの第２解除信号ＳＧ３ａを入力する。又、前記第１トランジスタ１９のベースは前記初期誤動作防止回路１２からの解除信号ＳＧ３に代えてこの第２解除信号ＳＧ３ａが供給されるようになっている。従って、ショート用トランジスタ４１及び第１トランジスタ１９は第２解除信号ＳＧ３ａがＨレベルの時にオンし、Ｌレベルの時にオフする。
【００９８】
基準電圧判定回路４２はコンパレータにて構成され、前記電源回路１０２からの駆動電圧Ｖｃｃが供給されている。基準電圧判定回路４２は前記基準電圧生成回路１１が生成する基準電圧Ｖｅｒｆが前記規定電圧値Ｖｅｒｆ１に到達したとき、ＨレベルからＬレベルの第２解除信号ＳＧ３ａを出力する。即ち、基準電圧判定回路４２は、前記三角波発振回路１３が発振動作を開始した後に、ＨレベルからＬレベルの第２解除信号ＳＧ３ａを出力する。詳述すると、三角波発振回路１３は前記したように、基準電圧Ｖｒｅｆをバイアス電圧として入力し、該基準電圧Ｖｒｅｆが前記規定電圧値Ｖｒｅｆ１に到達する前であって図８に示す従来の前記初期誤動作防止回路１２がＬレベルの解除信号ＳＧ３を出力した後に発振動作を開始するようになっているからである。従って、ショート用トランジスタ４１及び第１トランジスタ１９は基準電圧Ｖｅｒｆが前記規定電圧値Ｖｅｒｆ１に到達する前（三角波発振回路１３が発振動作を開始する前）はオンとなり、基準電圧Ｖｅｒｆが前記規定電圧値Ｖｅｒｆ１に到達すると（三角波発振回路が発振動作を開始した後）オフとなる。
【００９９】
又、第２トランジスタ２０は図８に示す従来の前記初期誤動作防止回路１２からの解除信号ＳＧ３を入力する。従って、この第２実施形態では初期誤動作防止回路１２の解除信号ＳＧ３がＨレベルからＬレベルに立ち下がるタイミングは第１実施形態に比べ速くなる。即ち、三角波発振回路１３が正常な発振動作を開始する前に解除信号ＳＧ３がＨレベルからＬレベルに立ち下がる。
【０１００】
次に、上記のように構成したＤＣ−ＤＣコンバータ１の作用について説明する。
今、駆動電源電圧Ｖｃｃが制御回路２内の各回路１１〜１３，１５，１７，１８４２に供給された状態で、基準電圧生成回路１１に外部装置から供給されるコントロール信号ＳＧ２がＬレベルの時、ＤＣ−ＤＣコンバータ１は動作を停止している。従って、基準電圧生成回路１１の基準電圧Ｖｒｅｆは０ボルトである。その結果、誤差増幅回路１５、ＰＷＭ比較回路１７及び出力回路１８は動作を停止している。又、三角波発振回路１３及びデットタイム回路１４も動作を停止している。
【０１０１】
さらに、初期誤動作防止回路１２及び電圧判定回路４２は０ボルトの基準電圧Ｖｒｅｆが供給されている。従って、解除信号ＳＧ３及び第２解除信号ＳＧ３ａはＨレベルとなっていて、第１，第２トランジスタ１９，２０及びショート用トランジスタ４１はオン状態にある。その結果、誤差増幅回路１５の誤差出力信号ＳＧ６及びコンデンサ２２の充電電圧Ｖｓｏｆは０ボルトである。又、ＰＷＭ比較回路１７のデューティ制御信号ＳＧ７も０ボルト、即ちＬレベルである。さらに、出力回路１８の出力信号ＳＧ１もＬレベルとなる。従って、出力トランジスタ３はオフ状態にあり、出力電圧Ｖｏｕｔは０ボルトとなっている。
【０１０２】
図４の時間ｔ０に外部装置からＨレベルのコントロール信号ＳＧ２が基準電圧生成回路１１に供給されると、ＤＣ−ＤＣコンバータ１は動作を開始する。Ｈレベルのコントロール信号ＳＧ２に応答して基準電圧生成回路１１は駆動電源電圧Ｖｃｃに基づいて基準電圧Ｖｒｅｆを生成する。このとき、図４に示すように、基準電圧Ｖｒｅｆは一定の傾きをもって規定電圧値Ｖｒｅｆ１まで上昇していく。徐々に上昇していく基準電圧Ｖｒｅｆは、初期誤動作防止回路１２、三角波発振回路１３、デットタイム回路１４、誤差増幅回路１５の第１非反転入力端子、定電流回路１６、基準電圧判定回路４２に供給される。この時、初期誤動作防止回路１２は、バイアス電圧が動作可能な電圧に到達していないので、解除信号ＳＧ３はＨレベルのままである。
【０１０３】
又、上昇する基準電圧Ｖｒｅｆに基づいて誤差増幅回路１５、ＰＷＭ比較回路１７及び出力回路１８は動作可能な状態に移る。この時、誤差増幅回路１５の第２非反転入力端子に供給される充電電圧Ｖｓｏｆは０ボルトであるため、誤差増幅回路１５の誤差出力信号ＳＧ６は、上昇する基準電圧Ｖｒｅｆの同じ電圧値で上昇しようとするが、ショート用トランジスタ４１がオン状態にあるため０ボルトに保持されている。又、デットタイム回路１４は上昇する基準電圧Ｖｒｅｆに相対した制限信号ＳＧ５をＰＷＭ比較回路１７の供給される。
【０１０４】
従って、ＰＷＭ比較回路１７は、０ボルトに保持された誤差出力信号ＳＧ６が三角波発振回路１３の三角波信号ＳＧ４と比較される。この時、三角波発振回路１３はまだ発振を開始しておらず、三角波信号ＳＧ４は０ボルトである。その結果、ＰＷＭ比較回路１７はＬレベルのデューティ制御信号ＳＧ７を出力する。しかも、第２トランジスタ２０がオン状態にあるので、デューティ制御信号ＳＧ７は確実にＬレベルに保持される。従って、出力回路１８の出力信号ＳＧ１は依然Ｌレベルを維持することから出力トランジスタ３はオフのままである。
【０１０５】
やがて、基準電圧Ｖｒｅｆが初期誤動作防止回路１２の動作を可能にするバイアス電圧まで到達すると、初期誤動作防止回路１２はＬレベルの解除信号ＳＧ３を出力する。このＬレベルの解除信号ＳＧ３に応答して第２トランジスタ２０はオフする。この時、ＰＷＭ比較回路１７は、まだ三角波発振回路１３が発振動作を開始していないことと、誤差出力信号ＳＧ６が０ボルトに保持されていることにより、Ｌレベルのデューティ制御信号ＳＧ７を出力している。
【０１０６】
やがて、三角波発振回路１３が発振を開始し三角波信号ＳＧ４をＰＷＭ比較回路１７に出力する。つまり、前記制限信号ＳＧ５のレベルに対して三角波信号ＳＧ４のレベルが交差するようになる。しかし、ショート用トランジスタ４１がいまだにオン状態にあるため誤差出力信号ＳＧ６は０ボルトに保持されている。従って、ＰＷＭ比較回路１７は、いまだＬレベルとなるデューティ制御信号ＳＧ７を出力する。
【０１０７】
やがて、時間ｔ２において、基準電圧Ｖｅｒｆが規定電圧値Ｖｒｅｆ１に到達する時間ｔ２になると、基準電圧判定回路４２は第２解除信号ＳＧ３をＬレベルに立ち下げる。第１トランジスタ１９及びショート用トランジスタ４１はオフ状態になる。コンデンサ２２は充電を開始しその充電電圧Ｖｓｏｆを誤差増幅回路１５の第２非反転入力端子に供給する。この充電電圧Ｖｓｏｆは基準電圧Ｖｒｅｆより低い値なので、誤差増幅回路１５はその時の出力電圧Ｖｏｕｔと充電電圧Ｖｓｏｆと比較しその差電圧を増幅しその増幅した差電圧を誤差出力信号ＳＧ６としてＰＷＭ比較回路１７に出力する。時間ｔ２後は、充電電圧Ｖｓｏｆが徐々に上昇していくため、出力電圧Ｖｏｕｔをこれに追随させるために誤差増幅回路１５の誤差出力信号ＳＧ６は、前記三角波信号ＳＧ４の振幅範囲内に入るレベルまで上昇していく。
【０１０８】
従って、出力電圧ＳＧ６が三角波信号ＳＧ４の振幅範囲内に入り最初に交差するまでは、ＰＷＭ比較回路１７のデューティ制御信号ＳＧ７はレベルである。従って、出力トランジスタ３はオフ状態のままである。
【０１０９】
やがて、誤差出力信号ＳＧ６が三角波信号ＳＧ４の振幅範囲内に到達すると、ＰＷＭ比較回路１７は誤差出力信号ＳＧ６が三角波信号ＳＧ４より大きいときＨレベル、誤差出力信号ＳＧ６が三角波信号ＳＧ４より小さいときＬレベルとなるデューティ制御信号ＳＧ７を出力する。
【０１１０】
以後、ＤＣ−ＤＣコンバータ１は、出力電圧Ｖｏｕｔをその上昇していく充電電圧Ｖｓｏｆになるように制御していく。そして、充電電圧ｓｏｆが規定電圧値Ｖｒｅｆ１に到達すると、ＤＣ−ＤＣコンバータ１は出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆ、即ち規定電圧値Ｖｒｅｆ１を維持するように制御する。
【０１１１】
次に、上記のように構成した第２実施形態のＤＣ−ＤＣコンバータの特徴を以下に述べる。
（１）本実施形態では、誤差増幅回路１５の出力端子とグランドＧＮＤとの間にショート用トランジスタ４１を接続した。又、基準電圧生成回路１１が生成する基準電圧Ｖｒｅｆが規定電圧Ｖｅｒｆ１となった否かを判定する基準電圧判定回路４２を設けた。そして、ショート用トランジスタ４１を基準電圧判定回路４２からＬレベルの第２解除信号ＳＧ３が出力されるまで、即ち、三角波発振回路１３が発振動作を開始されるまでオン状態にして誤差増幅回路１５の誤差出力信号ＳＧ６が０ボルトに保持されるようにした。
【０１１２】
つまり、ソフトスタート時において、ＰＷＭ比較回路１７は、正常に発振動作を開始した三角波発振回路１３の三角波信号ＳＧ３と、誤差増幅回路１５の誤差出力信号ＳＧ６（正常な状態で充電電圧Ｖｓｏｆと出力電圧Ｖｏｕｔが比較されその差電圧を増幅して得た誤差出力信号ＳＧ６）とに基づいてデューティ制御信号ＳＧ７を生成することができる。その結果、従来のように、三角波発振回路１３が発振動作を行う前に、ＰＷＭ比較回路１７の比較結果に基づいて出力トランジスタ３をオンさせて一時的に過電流を出力トランジスタ３に流すことはない。従って、出力トランジスタ３を劣化させることはない。
【０１１３】
（２）本実施形態では、基準電圧判定回路４２の第２解除信号ＳＧ３ａがＬレベルとなると直ちに、その時の充電出力電圧Ｖｏｕｔと出力電圧Ｖｏｕｔに基づく電圧制御、即ちソフトスタートが実行される。従って、安定した出力電圧Ｖｏｕｔが各半導体集積回路装置に動作電源として供給されることから、動作電源投入に基づく各半導体集積回路装置との間で誤動作は低減される。
【０１１４】
（３）又、本実施形態では、誤差増幅回路１５の誤差出力信号ＳＧ６はショート用トランジスタ４１にて０ボルトに保持するようにしたので、従来のように、ＰＷＭ比較回路１７に不定入力が入力されて、Ｈレベルのデューティ制御信号ＳＧ７を出力するといった問題は解消される。
【０１１５】
尚、本実施形態では、誤差増幅回路１５の出力端子とグランドＧＮＤとの間にショート用トランジスタ４１を接続したが、これを省略して図５に示すように実施していもよい。即ち、図５において、誤差増幅回路１５は駆動トランジスタ４４を介して駆動電源電圧Ｖｃｃが供給されるようにする。そして、該駆動トランジスタ４４には前記基準電圧Ｖｒｅｆが供給されるようにする。又、駆動トランジスタ４４のベースとグランドＧＮＤとの間には停止回路を構成するショート用トランジスタ４５が接続されている。このショート用トランジスタ４５のベースは前記基準電圧判定回路４２の第２解除信号ＳＧ３ａが入力されるようになっている。
【０１１６】
従って、基準電圧判定回路４２の第２解除信号ＳＧ３ａがＬレベルに立ち下がるまで、即ち三角波発振回路１３が発振動作が開始されるまでは、誤差増幅回路１５には駆動電源電圧Ｖｃｃが印加されないことになる。従って、この場合においても、上記第２実施形態と同様な作用効果を得ることができる。
（第３実施形態）
図６は本発明を具体化した第３実施形態のＤＣ−ＤＣコンバータ１を示す。本実施形態のＤＣ−ＤＣコンバータ１は、２個の第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂからなる。
【０１１７】
第１ＤＣ−ＤＣコンバータ部１Ａは、前記図１に示す第１実施形態のＤＣ−ＤＣコンバータ１の制御回路２を変形させて構成している。第１ＤＣ−ＤＣコンバータ部１Ａの制御回路２Ａは、初期誤動作防止回路１２を備えておらず、その代わりに解除信号ＳＧ３を入力する外部入力端子５１を備えている。そして、その解除信号ＳＧ３は第２トランジスタ２０のベースのみに供給されるようになっている。
【０１１８】
又、制御回路２Ａは、前記基準電圧生成回路１１が生成する基準電圧Ｖｅｒｆを第２ＤＣ−ＤＣコンバータ部１Ｂに出力する外部出力端子５２と、三角波発振回路１３が生成する三角波信号ＳＧ４を第２ＤＣ−ＤＣコンバータ部１Ｂに出力する外部出力端子５３と、デットタイム回路１４が生成した制限信号ＳＧ５を第２ＤＣ−ＤＣコンバータ部１Ｂに出力する外部出力端子５４を備えている。
【０１１９】
さらに、制御回路２Ａは、出力制御回路５５が設けられている。出力制御回路５５は、外部出力制御入力端子５６を介して図示しない外部装置からの第１出力制御信号ＳＧ１１を入力する。外部装置は、該ＤＣ−ＤＣコンバータ部１Ａを起動したい場合にＨレベルの第１出力制御信号ＳＧ１１を出力する。制御回路２Ａは、この第１出力制御信号ＳＧ１１を第１内部出力制御信号ＳＧ１１ａとして外部出力端子５７に出力するようになっている。第１内部出力制御信号ＳＧ１１ａは第２ＤＣ−ＤＣコンバータ部１Ｂに出力される。
【０１２０】
さらに、制御回路２Ａは第２ＤＣ−ＤＣコンバータ部１Ｂから出力される第３解除信号ＳＧ３ｂを外部入力端子５８から入力し、該第３解除信号ＳＧ３ｂを第１トランジスタ１９及びショート用トランジスタ３１のベースに供給するようになっている。
【０１２１】
一方、第２ＤＣ−ＤＣコンバータ部１Ｂは、同様に、前記図１に示す第１実施形態のＤＣ−ＤＣコンバータ１の制御回路２を変形させて構成している。第２ＤＣ−ＤＣコンバータ部１Ｂの制御回路２Ｂは、基準信号生成回路１１、三角波発振回路１３及びデットタイム回路１４を備えておらず、その代わりに前記第１ＤＣ−ＤＣコンバータ部１Ａから基準電圧Ｖｒｅｆ、三角波信号ＳＧ４及び制限信号ＳＧ５をそれぞれ入力する外部入力端子６１，６２，６３を備えている。
【０１２２】
制御回路２Ｂに形成された初期誤動作防止回路１２は、その解除信号ＳＧ３を第１ＤＣ−ＤＣコンバータ部１Ａに出力するための外部出力端子６４を備えている。又、この解除信号ＳＧ３は同制御回路２Ｂにおいては第２トランジスタ２０のベースのみに供給されるようになっている。
【０１２３】
さらに、制御回路２Ｂは、出力制御回路６５が設けられている。出力制御回路６５は、外部出力制御入力端子６６を介して図示しない外部装置からの第２出力制御信号ＳＧ１２を入力する。外部装置は、該第２ＤＣ−ＤＣコンバータ部１Ｂを起動したい場合にＨレベルの第２出力制御信号ＳＧ１２を出力する。制御回路２Ｂは、この第２出力制御信号ＳＧ１２を第２内部出力制御信号ＳＧ１２ａとしてナンド回路６８に出力するようになっている。
【０１２４】
判別回路を構成するナンド回路６８は２入力端子のナンド回路であって、一方の入力端子は第２内部出力制御信号ＳＧ１２ａを入力し、他方の入力端子は制御回路２Ｂに備えた外部入力端子６９を介して第１ＤＣ−ＤＣコンバータ部１Ａの制御回路２Ａから前記第１内部出力制御信号ＳＧ１１ａを入力する。従って、ナンド回路６８の出力信号は、第１内部出力制御信号ＳＧ１１ａと第２内部出力制御信号ＳＧ１２ａが共にＨレベルの時に、Ｌレベルとなり、それ以外のときはＨレベルとなる。このナンド回路５８の出力信号は、第３解除信号ＳＧ３ｂとして同制御回路２Ｂの第１トランジスタ１９及びショート用トランジスタ３１のベースに供給される。又、この第３解除信号ＳＧ３ｂは、制御回路２Ｂに備えた外部出力端子７０を介して第１ＤＣ−ＤＣコンバータ部１Ａの制御回路２Ａに出力される。
【０１２５】
そして、本実施形態では、各制御回路２Ａ，２Ｂに設けられた第１トランジスタ１９及びショート用トランジスタ３１と制御回路２Ｂに設けられたナンド回路６８とで保持回路を構成している。
【０１２６】
次に、上記のように構成したＤＣ−ＤＣコンバータ１の作用について説明する。
図７に示すように、今、時間ｔ０に、第１ＤＣ−ＤＣコンバータ部１Ａの制御回路２Ａの基準電圧生成回路１１に対して外部装置からＨレベルのコントロール信号ＳＧ２が供給されると、基準電圧生成回路１１は基準電圧Ｖｒｅｆの生成を開始して同制御回路２Ａ内の各回路に供給する。同様に、生成される基準電圧Ｖｒｅｆは、第２ＤＣ−ＤＣコンバータ部１Ｂの制御回路２Ｂの各回路に供給される。その結果、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂは動作を開始する。
【０１２７】
この時、初期誤動作防止回路１２は、バイアス電圧が動作可能な電圧に到達していないので、解除信号ＳＧ３はＨレベルのままである。又、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂには外部装置からのＨレベルの第１，第２出力制御信号ＳＧ１１，ＳＧ１２が入力されていない。従って、第３解除信号ＳＧ３ｂはＨレベルのままである。
【０１２８】
そして、第２出力制御信号ＳＧ１２より先に第１ＤＣ−ＤＣコンバータ部１ＡにＨレベルの出力制御信号ＳＧ１１が入力されると、ナンド回路６８は第２出力制御信号ＳＧ１２がＨレベルでないことにより、第３解除信号ＳＧ３ｂをＨレベルのままにする。従って、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂの各第１トランジスタ１９及びショート用トランジスタ３１は共にオン状態にある。
【０１２９】
やがて、基準電圧Ｖｒｅｆが初期誤動作防止回路１２の動作を可能にするバイアス電圧まで到達すると、初期誤動作防止回路１２はＬレベルの解除信号ＳＧ３を出力する。このＬレベルの解除信号ＳＧ３に応答して第２トランジスタ２０はオフする。この時、ＰＷＭ比較回路１７は、まだ三角波発振回路１３が発振動作を開始していないことと、誤差出力信号ＳＧ６が０ボルトに保持されていることにより、Ｌレベルのデューティ制御信号ＳＧ７を出力している。
【０１３０】
やがて、三角波発振回路１３が発振を開始し三角波信号ＳＧ４をＰＷＭ比較回路１７に出力する。つまり、前記制限信号ＳＧ５のレベルに対して三角波信号ＳＧ４のレベルが交差するようになる。しかし、ショート用トランジスタ３１がいまだにオン状態にあるため誤差出力信号ＳＧ６は０ボルトに保持されている。従って、ＰＷＭ比較回路１７は、いまだＬレベルとなるデューティ制御信号ＳＧ７を出力する。
【０１３１】
やがて、図７の時間ｔ３において、第２ＤＣ−ＤＣコンバータ部１ＢにＨレベルの出力制御信号ＳＧ１２が入力されると、ナンド回路６８は第３解除信号ＳＧ３ｂをＨレベルからＬレベルにする。従って、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂの各第１トランジスタ１９及びショート用トランジスタ３１は共にオフ状態となる。
【０１３２】
その結果、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂの各ソフトスタート用のコンデンサ２２は充電を開始しその充電電圧Ｖｓｏｆを誤差増幅回路１５の第２非反転入力端子に供給する。この充電電圧Ｖｓｏｆは基準電圧Ｖｒｅｆより低い値なので、誤差増幅回路１５はその時の出力電圧Ｖｏｕｔと充電電圧Ｖｓｏｆと比較しその差電圧を増幅しその増幅した差電圧を誤差出力信号ＳＧ６としてＰＷＭ比較回路１７に出力する。時間ｔ３後は、充電電圧Ｖｓｏｆが徐々に上昇していくため、出力電圧Ｖｏｕｔをこれに追随させるために誤差増幅回路１５の誤差出力信号ＳＧ６は、前記三角波信号ＳＧ４の振幅範囲内に入るレベルまで上昇していく。
【０１３３】
従って、誤差出力電圧ＳＧ６が三角波信号ＳＧ４の振幅範囲内に入り最初に交差するまでは、ＰＷＭ比較回路１７のデューティ制御信号ＳＧ７はレベルである。従って、出力トランジスタ３はオフ状態のままである。
【０１３４】
やがて、誤差出力信号ＳＧ６が三角波信号ＳＧ４の振幅範囲内に到達すると、ＰＷＭ比較回路１７は誤差出力信号ＳＧ６が三角波信号ＳＧ４より大きいときＨレベル、誤差出力信号ＳＧ６が三角波信号ＳＧ４より小さいときＬレベルとなるデューティ制御信号ＳＧ７を出力する。
【０１３５】
以後、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂは、出力電圧Ｖｏｕｔをその上昇していく充電電圧Ｖｓｏｆになるように制御していく。そして、充電電圧ｓｏｆが規定電圧値Ｖｒｅｆ１に到達すると、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂは、それぞれ各出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆ、即ち規定電圧値Ｖｒｅｆ１を維持するように制御し対応する各半導体集積回路装置１０１に供給する。
【０１３６】
次に、上記のように構成した第３実施形態のＤＣ−ＤＣコンバータ１の特徴を以下に述べる。
（１）本実施形態では、第２ＤＣ−ＤＣコンバータ部１Ｂの制御回路２Ｂにナンド回路６８を設けた。そして、ナンド回路６８は第１，第２ＤＣ−ＤＣコンバータ１Ａ，１Ｂに対してそれぞれ出力される第１，第２出力制御信号ＳＧ１１，ＳＧ１２（内部出力制御信号ＳＧ１１ａ，ＳＧ１２ａ）に基づいて、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂの各ショート用トランジスタ３１を同時にオン状態にした。
【０１３７】
つまり、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂは、同時にソフトスタートを開始しながら、それぞれが生成した出力電圧Ｖｏｕｔをそれぞれ対応する各半導体集積回路装置１０１に同じタイミングで供給することができる。
【０１３８】
従って、安定した出力電圧Ｖｏｕｔが各半導体集積回路装置に動作電源として同時に供給されることから、動作電源投入のタイミングのずれに基づく各半導体集積回路装置との間で誤動作は解消されることになる。特に、第１，第２出力制御信号ＳＧ１１，ＳＧ１２が同一であって、配線容量等によって一方のＤＣ−ＤＣコンバータ部に遅延して入力されてしまう場合には特に有効となる。
【０１３９】
（２）本実施形態においても、従来のように、三角波発振回路１３が発振動作を行う前に、ＰＷＭ比較回路１７の比較結果に基づいて出力トランジスタ３をオンさせていないので、一時的に過電流を出力トランジスタ３に流すことはない。従って、出力トランジスタ３を劣化させることはない。
【０１４０】
（３）本実施形態においても、第３解除信号ＳＧ３ｂがＬレベルとなると直ちに、その時の充電出力電圧Ｖｏｕｔと出力電圧Ｖｏｕｔに基づく電圧制御、即ちソフトスタートが実行される。従って、安定した出力電圧Ｖｏｕｔが各半導体集積回路装置に動作電源として供給されることから、動作電源投入に基づく各半導体集積回路装置との間で誤動作は低減される。
【０１４１】
（４）又、本実施形態においても、誤差増幅回路１５の誤差出力信号ＳＧ６はショート用トランジスタ３１にて０ボルトに保持するようにしたので、ＰＷＭ比較回路１７に不定入力が入力されて、Ｈレベルのデューティ制御信号ＳＧ７を出力するといった問題は解消される。
【０１４２】
尚、発明の実施の形態は上記各実施形態に限定されるものではなく、以下のように実施してもよい。
○上記各実施形態では、誤差増幅回路１５は、第１非反転入力端子に基準電圧生成回路１１からの基準電圧Ｖｒｅｆを入力し、第２非反転入力端子に規定電圧値Ｖｒｅｆ１まで上昇する充電電圧Ｖｓｏｆを入力するようにした。これを第１非反転入力端子を省略して実施してもよい。即ち、誤差増幅回路１５は、基準電圧Ｖｒｅｆの規定電圧値Ｖｒｅｆ１まで上昇する充電電圧Ｖｓｏｆを入力する入力端子と、出力電圧Ｖｏｕｔを入力する入力端子からなり、充電電圧Ｖｓｏｆと出力電圧Ｖｏｕｔの差電圧を増幅し誤差出力信号ＳＧ６を出力するものである。
【０１４３】
○上記各実施形態では、誤差増幅回路１５の反転入力端子には出力電圧Ｖｏｕｔを直接入力したが、分圧回路にて分圧した電圧を入力してもよい。この場合、出力電圧Ｖｏｕｔの制御値をその分圧回路の分圧比によって適宜変更することができる。
【０１４４】
○上記各実施形態では、出力トランジスタ３をＮチャネルＭＯＳトランジスタにて実施したが、ＰチャネルＭＯＳトランジスタで実施してもよい。この場合、例えば出力回路１８において、デューティ制御信号ＳＧ７を反転させた出力信号ＳＧ１を生成する必要がある。又、出力トランジスタ３をバイポーラトランジスタで構成してもよい。
【０１４５】
○上記各実施形態では、出力回路１８を設けたが、これを省略してもよい。
○各実施形態に示した出力回路１８の出力端子とグランドＧＮＤの間にショート用のトランジスタを接続してそのトランジスタのベースに解除信号ＳＧ３、第２解除信号ＳＧ３ａ又は第３解除信号ＳＧ３ｂを入力するようにして実施してもよい。この場合においても、上記各実施形態と同様な効果を奏する。尚、請求項に記載されたＰＷＭ比較回路の出力端子とグランドの間に接続されたショート用トランジスタは、この出力回路１８の出力端子とグランドＧＮＤの間にショート用のトランジスタをを含む上位概念である。
【０１４６】
○前記第１実施形態において、初期誤動作防止回路１２に代えて第２実施形態で示した基準電圧判定回路４２を用いて第１，第２トランジスタ１９，２０及びショート用トランジスタ３１を制御するようにしてもよい。
【０１４７】
○前記第２実施形態及び第２実施形態の変形例において、基準電圧判定回路４２に代えて第１実施形態で示した初期誤動作防止回路１２を用いて第１トランジスタ１９及び、ショート用トランジスタ４１，４５を制御するようにしてもよい。
【０１４８】
○前記三角波発振回路１３の三角波発振信号ＳＧ４の波形を鋸波状の三角波信号で実施してもよい。
○各実施形態に示したバイポーラの各トランジスタ１９，２０，３１，４１，４４，４５をＭＯＳトランジスタに代えて実施してもよい。
【０１４９】
○上記各実施形態では１チップの半導体集積回路装置上に形成した制御回路２は、基準電圧生成回路１１，初期誤動作防止回路１２、三角波発振回路１３、デットタイム回路１４、誤差増幅回路１５、定電流回路１６、ＰＷＭ比較回路１７、出力回路１８、２個の第１及び第２トランジスタ１９，２０及び、ショート用トランジスタ３１，４１等であったが、例えば、三角波発振回路１３を別の半導体集積回路装置に形成したりする等、適宜複数の半導体集積回路装置上に形成し、それを電気的に接続して制御回路２を形成してもよい。
【０１５０】
【発明の効果】
請求項１〜１５に記載の発明によれば、ＤＣ−ＤＣコンバータおけるソフトスタートを確実に実行することができるとともに安定した出力電圧を供給することができる。
【０１５１】
請求項８及び１４に記載の発明によれば、複数の半導体集積回路装置に対して安定した出力電圧の投入タイミングを制御でき、投入タイミングのずれによる各半導体集積回路装置との間で誤動作を防止することができる。
【図面の簡単な説明】
【図１】第１実施形態のＤＣ−ＤＣコンバータの電気回路図
【図２】同じくＤＣ−ＤＣコンバータの動作を説明するための波形図
【図３】第２実施形態のＤＣ−ＤＣコンバータの電気回路図
【図４】同じくＤＣ−ＤＣコンバータの動作を説明するための波形図
【図５】第２実施形態の変形例を示すＤＣ−ＤＣコンバータの電気回路図
【図６】第３実施形態のＤＣ−ＤＣコンバータの電気回路図
【図７】同じくＤＣ−ＤＣコンバータの動作を説明するための波形図
【図８】従来のＤＣ−ＤＣコンバータの電気回路図
【図９】従来のＤＣ−ＤＣコンバータの動作を説明するための波形図
【図１０】電子機器の動作電源供給システムを説明するためのブロック図
【符号の説明】
１ ＤＣ−ＤＣコンバータ
２，２Ａ，２Ｂ 制御回路
３ 出力トランジスタ
４ 出力コイル
７，２２ コンデンサ
１１ 基準電圧生成回路、
１２ 初期誤動作防止回路
１３ 三角波発振回路
１５ 誤差増幅回路
１６ 定電流回路
１７ ＰＷＭ比較回路
１９，２０ 第１，第２トランジスタ
２２ コンデンサ
３１，４１，４５ ショート用トランジスタ
１００ 電子機器
１０１ 半導体集積回路装置
ＳＧ２ コントロール信号
ＳＧ３ 解除信号
ＳＧ４ 三角波信号
ＳＧ６ 誤差出力信号
ＳＧ７ デューティ制御信号
Ｖｏｕｔ 出力電圧
Ｖｒｅｆ 基準電圧
Ｖｒｅｆ１ 規定電圧値
Ｖｓｏｆ 充電電圧
Claims (15)
- 基準電圧と出力電圧およびソフトスタート信号とを比較し、その比較結果に応じた差電圧を増幅して誤差出力信号として出力する誤差増幅回路と、
三角波発振回路から出力される三角波信号と前記誤差出力信号とを比較した結果に基づいて出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路と
を備えたＤＣ−ＤＣコンバータの制御回路において、
前記三角波発振回路が発振動作を開始するまで、前記誤差増幅回路及び前記ＰＷＭ比較回路の少なくともいずれか一方の出力を不活性にして、前記出力トランジスタをオフ状態に保持するための保持回路を備えたことを特徴とするＤＣ−ＤＣコンバータの制御回路。 - 前記保持回路は、
前記誤差増幅回路及び前記ＰＷＭ比較回路の少なくともいずれか一方の出力端子とグランドとの間に接続され、前記三角波発振回路が発振動作を開始するまではオン状態となるショート用トランジスタを備える
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータの制御回路。 - 前記保持回路は、
前記ショート用トランジスタを制御する制御信号を生成する初期誤動作防止回路を備える
ことを特徴とする請求項２に記載のＤＣ−ＤＣコンバータの制御回路。 - 三角波発振回路から出力される三角波信号と誤差出力信号とを比較した結果に基づいて出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路と、
初期の誤動作を防止する初期誤動作防止回路と
を備えたＤＣ−ＤＣコンバータの制御回路において、
前記初期誤動作防止回路の動作可能な第１バイアス電圧が、前記三角波発振回路の動作可能な第２バイアス電圧よりも高いことを特徴とするＤＣ−ＤＣコンバータの制御回路。 - 基準電圧と出力電圧を比較しその差電圧を増幅して誤差出力信号として出力する誤差増幅回路と、
三角波発振回路から出力される三角波信号と前記誤差出力信号とを比較した結果に基づいて出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路と
を備えたＤＣ−ＤＣコンバータの制御回路において、
前記基準電圧を生成する基準電圧生成回路と、
前記基準電圧生成回路が生成する前記基準電圧が規定電圧値に到達したか否かを判定する基準電圧判定回路と、
前記基準電圧判定回路にて前記基準電圧が前記規定電圧値に到達していないと判定されている間は、前記出力トランジスタをオフ状態にする停止回路と
を備えることを特徴とするＤＣ−ＤＣコンバータの制御回路。 - 前記停止回路は、
前記誤差増幅回路の出力端子とグランドとの間に接続したショート用トランジスタを備える
ことを特徴とする請求項５に記載のＤＣ−ＤＣコンバータの制御回路。 - 前記誤差増幅回路は、前記基準電圧と前記出力電圧および、ソフトスタート信号とを比較することを特徴とする請求項５又は６に記載のＤＣ−ＤＣコンバータの制御回路。
- 基準電圧と出力電圧を比較しその差電圧を増幅して誤差出力信号として出力する誤差増幅回路と、
三角波発振回路から出力される三角波信号と前記誤差出力信号とを比較した結果に基づいて出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路と
を備えた制御回路を複数個有したＤＣ−ＤＣコンバータにおいて、
複数の前記制御回路に対してそれぞれ対応する前記出力トランジスタを駆動制御させるための出力制御信号が全て出力されるまで、各前記出力トランジスタをオフ状態に保持す るための保持回路を備えることを特徴とするＤＣ−ＤＣコンバータ。 - 前記保持回路は、前記誤差増幅回路及び前記ＰＷＭ比較回路の少なくともいずれか一方の出力を不活性にすることを特徴とする請求項８に記載のＤＣ−ＤＣコンバータ。
- 前記保持回路は、
前記誤差増幅回路及び前記ＰＷＭ比較回路の少なくともいずれか一方の出力端子とグランドとの間に接続されたショート用トランジスタを備える
ことを特徴とする請求項８又は９に記載のＤＣ−ＤＣコンバータ。 - 前記誤差増幅回路は、前記基準電圧と前記出力電圧および、ソフトスタート信号とを比較することを特徴とする請求項８乃至１０のいずれか一項に記載のＤＣ−ＤＣコンバータ。
- 基準電圧と出力電圧およびソフトスタート信号とを比較し、その比較結果に応じた差電圧を増幅して誤差出力信号として出力する誤差増幅回路と、
三角波発振回路から出力される三角波信号と前記誤差出力信号とを比較した結果に基づいて出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路と
を備えたＤＣ−ＤＣコンバータの駆動回路の制御方法において、
前記三角波発振回路が発振動作を開始するまで、前記誤差増幅回路及び前記ＰＷＭ比較回路の少なくともいずれか一方の出力を不活性にして、前記出力トランジスタをオフ状態に保持することを特徴とするＤＣ−ＤＣコンバータの駆動回路の制御方法。 - 基準電圧と出力電圧を比較しその差電圧を増幅して誤差出力信号として出力する誤差増幅回路と、
三角波発振回路から出力される三角波信号と前記誤差出力信号とを比較した結果に基づいて出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路と
を備えたＤＣ−ＤＣコンバータの駆動回路の制御方法において、
前記基準電圧が規定電圧値に到達したか否かを判定し、前記基準電圧が前記規定電圧値に到達していないと判定されている間は、前記出力トランジスタをオフ状態にすることを特徴とするＤＣ−ＤＣコンバータの駆動回路の制御方法。 - 基準電圧と出力電圧を比較しその差電圧を増幅して誤差出力信号として出力する誤差増幅回路と、
三角波発振回路から出力される三角波信号と前記誤差出力信号とを比較した結果に基づいて出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路と
を備えた制御回路を複数個有したＤＣ−ＤＣコンバータの駆動回路の制御方法において、
複数の前記制御回路に対してそれぞれ対応する前記出力トランジスタを駆動制御させるための出力制御信号が全て出力されるまで、各前記出力トランジスタをオフ状態に保持することを特徴とするＤＣ−ＤＣコンバータの駆動回路の制御方法。 - 前記誤差増幅回路は、前記基準電圧と前記出力電圧および、ソフトスタート信号とを比較することを特徴とする請求項１２乃至１４のいずれか一項に記載のＤＣ−ＤＣコンバータの駆動回路の制御方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23471897A JP3798527B2 (ja) | 1997-08-29 | 1997-08-29 | Ｄｃ−ｄｃコンバータの駆動回路の制御方法、ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ |
| US09/017,814 US5966003A (en) | 1997-05-15 | 1998-02-03 | DC-DC converter control circuit |
| TW087101570A TW412859B (en) | 1997-05-15 | 1998-02-06 | DC-DC converter control circuit |
| KR1019980008203A KR100285357B1 (ko) | 1997-05-15 | 1998-03-12 | Dc-dc컨버터제어회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23471897A JP3798527B2 (ja) | 1997-08-29 | 1997-08-29 | Ｄｃ−ｄｃコンバータの駆動回路の制御方法、ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1175365A JPH1175365A (ja) | 1999-03-16 |
| JP3798527B2 true JP3798527B2 (ja) | 2006-07-19 |
Family
ID=16975295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23471897A Expired - Fee Related JP3798527B2 (ja) | 1997-05-15 | 1997-08-29 | Ｄｃ−ｄｃコンバータの駆動回路の制御方法、ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3798527B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3675339B2 (ja) * | 2001-01-18 | 2005-07-27 | 株式会社日立製作所 | スイッチング電源 |
| JP3688676B2 (ja) | 2002-11-14 | 2005-08-31 | ローム株式会社 | スイッチング電源装置及びそのコントローラｉｃ |
| JP5076536B2 (ja) * | 2007-02-16 | 2012-11-21 | 富士通セミコンダクター株式会社 | 直流−直流変換回路、直流−直流変換制御回路および直流−直流変換制御方法 |
| JP5352964B2 (ja) | 2007-03-29 | 2013-11-27 | 富士通セミコンダクター株式会社 | Ｄｃ−ｄｃコンバータ、電源電圧供給方法、電源電圧供給システム、およびｄｃ−ｄｃコンバータの制御方法 |
| JP5282388B2 (ja) * | 2007-10-12 | 2013-09-04 | 富士電機株式会社 | Ｄｃ−ｄｃコンバータにおけるソフトスタート方法および該方法を使用するｄｃ−ｄｃコンバータ |
| JP5515390B2 (ja) * | 2009-04-23 | 2014-06-11 | 富士電機株式会社 | スイッチング電源装置 |
| JP6660238B2 (ja) * | 2016-04-20 | 2020-03-11 | エイブリック株式会社 | バンドギャップリファレンス回路及びこれを備えたｄｃｄｃコンバータ |
| JP6660241B2 (ja) * | 2016-04-25 | 2020-03-11 | エイブリック株式会社 | 基準電圧発生回路及びこれを備えたｄｃｄｃコンバータ |
-
1997
- 1997-08-29 JP JP23471897A patent/JP3798527B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1175365A (ja) | 1999-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5966003A (en) | DC-DC converter control circuit | |
| JP3688676B2 (ja) | スイッチング電源装置及びそのコントローラｉｃ | |
| JP3872331B2 (ja) | Ｄｃ−ｄｃコンバータ及び電源回路 | |
| JP4111109B2 (ja) | スイッチングレギュレータ及び電源装置 | |
| US7038436B2 (en) | Switching type dc-dc converter for generating a constant output voltage | |
| KR100718522B1 (ko) | Ｄｃ-ｄｃ 컨버터, ｄｃ-ｄｃ 컨버터의 제어 회로, 및ｄｃ-ｄｃ 컨버터의 제어 방법 | |
| EP0993103B1 (en) | Controller for DC-DC converter | |
| US20080024099A1 (en) | Power Supply Apparatus | |
| JP5118940B2 (ja) | 電源装置 | |
| US7928601B2 (en) | Power supply circuit for providing semiconductor integrated circuit device with a plurality of power supply voltages | |
| JPH0556636A (ja) | 電圧変換装置 | |
| JP3691635B2 (ja) | 電圧制御回路及びｄｃ／ｄｃコンバータ | |
| US12003181B2 (en) | Buck DC/DC converter, controller thereof and controlling method thereof, and electronic device | |
| EP4005054A1 (en) | Boots-back protection for power converter | |
| JP5293016B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3798527B2 (ja) | Ｄｃ−ｄｃコンバータの駆動回路の制御方法、ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ | |
| JP2004343900A (ja) | スイッチング電源装置、およびスイッチング電源制御用半導体装置 | |
| JP6875873B2 (ja) | Ｄｃ／ｄｃコンバータおよびその制御回路、車載電装機器 | |
| US5821740A (en) | DC-to-DC converter having fast over-current detection and associated methods | |
| JPH06348220A (ja) | 表示装置の電源回路 | |
| JP2003164142A (ja) | 電圧変換回路 | |
| JP2005020917A (ja) | スイッチング電源装置、およびスイッチング電源制御用半導体装置 | |
| JPH09149631A (ja) | 電源装置 | |
| JP3337211B2 (ja) | スイッチングレギュレータ | |
| JP2003223229A (ja) | 安定化電源装置およびそれを用いた電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040827 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040827 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060320 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060420 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |