JP3797366B2 - Driving circuit, active matrix panel, and display panel - Google Patents
Driving circuit, active matrix panel, and display panel Download PDFInfo
- Publication number
- JP3797366B2 JP3797366B2 JP2004095481A JP2004095481A JP3797366B2 JP 3797366 B2 JP3797366 B2 JP 3797366B2 JP 2004095481 A JP2004095481 A JP 2004095481A JP 2004095481 A JP2004095481 A JP 2004095481A JP 3797366 B2 JP3797366 B2 JP 3797366B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- shift register
- thin film
- film transistor
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
本発明は液晶表示パネルなどのアクティブマトリクスパネルに関し、特に、その駆動回路側の構造技術に関する。 The present invention relates to an active matrix panel such as a liquid crystal display panel, and more particularly to a structural technique on the side of a driving circuit thereof.
液晶の配向状態などを利用して情報を表示するフラット型表示パネルのうち、アクティブマトリクス方式の液晶表示パネルにおいては、その全体構成を図13にブロック図で示すように、画素マトリクス22,ソース線駆動回路12およびゲート線駆動回路21が同一の透明基板11の上に形成されて、表示装置の小型化,高精細化および低コスト化が図られている。ここで、ソース線駆動回路12はシフトレジスタ13,サンプルホールド回路17,18,19およびビデオ信号線14,15,16を有する一方、ゲート線駆動回路21はシフトレジスタ20および必要に応じてバッファ回路23を有する。また、画素マトリクス22は、ソース線駆動回路12に接続された複数のソース線26,27,28・・・と、ゲート線駆動回路21に接続された複数のゲート線24,25・・・と、これらのゲート線およびソース線の交点に形成された複数の画素32,33・・・とを有し、各画素32,33・・・には薄膜トランジスタ(TFT)29と液晶セル30とを有する。さらに、ソース線駆動回路12の側には、そのシフトレジスタ13にクロック信号を入力すべきクロック信号線34が配置されている一方、ゲート線駆動回路21の側には、そのシフトレジスタ20にクロック信号を入力すべきクロック信号線37が配置されている。なお、35,38はソース線駆動回路12およびゲート線駆動回路21にスタート信号を入力するスタート信号線である。
Among the flat type display panels that display information using the alignment state of the liquid crystal, the active matrix type liquid crystal display panel has a pixel matrix 22 and source lines as shown in a block diagram in FIG. The
ここで、シフトレジスタ13,20は、1ビット当たり、図14(a)に示すように、クロック信号CKAのうちのクロック信号CLAで駆動される単位シフトレジスタ1a、またはクロック信号CLAと逆相のクロック信号CLA*で駆動される単位シフトレジスタ1bで構成され、これらの単位シフトレジスタ1a,1bがシフト方向に交互に配置されている。これらの単位シフトレジスタ1a,1bのうち、単位シフトレジスタ1aは1つのインバータ2と2つのクロックドインバータ3a,4aで構成され、単位シフトレジスタ1bは1つのインバータ2と2つのクロックドインバータ3b,4bで構成されている。そのうち、インバータ2は、図14(b)に示すように、p型TFT201とn型TFT202とからなるCMOS構造になっている。また、クロックドインバータ3a,4aは、図14(c)に示すように、p型TFT301a,302aとn型TFT401a,402aとから構成されてクロック信号CLAで駆動可能になっているのに対して、クロックドインバータ3b,4bは、図14(d)に示すように、p型TFT301b,302bとn型TFT401b,402bとから構成されて逆相のクロック信号CLA*で駆動可能になっている。
Here, as shown in FIG. 14A, each of the
このため、従来のアクティブマトリクスパネルにおいては、たとえば、図15に示すように、ソース線駆動回路80のシフトレジスタ81のうち、クロックドインバータ3a,4aのp型TFT301a,302aとn型TFT401a,402aとは、基板の外周縁側(矢印Xの方向)から画素マトリクスの形成領域側(矢印Yの方向)に向かって配置された2列の薄膜トランジスタ形成領域803a,804aにそれぞれ形成されている。
Therefore, in the conventional active matrix panel, for example, as shown in FIG. 15, in the
このような構成の液晶表示パネルにおいては、その表示品位を高める目的に、画素ピッチを狭小化して画素の微細化が図られつつあるが、その画素ピッチはソース線駆動回路80の単位セルのピッチP11に規定された状態にある。ここで、シフトレジスタ81のクロックドインバータ3a,4aは4つのTFTで構成されているのに対して、アナログスイッチ部85は、ソース線駆動回路80の単位セル毎にn型TFT85a,85b・・・のみで構成され、また、バッファ回路87のインバータ回路87a,87bは、それぞれ相補型TFTで構成されているため、ソース線駆動回路80の単位セルのピッチP11はTFTの形成密度が高いシフトレジスタ81における単位シフトレジスタの形成ピッチP12に規定されている。
In the liquid crystal display panel having such a configuration, for the purpose of improving the display quality, the pixel pitch is narrowed to make the pixel finer, but the pixel pitch is the pitch of the unit cell of the source
しかしながら、従来のアクティブマトリクスパネルにおいては、シフトレジスタ81の構造上の制約があって、ソース線駆動回路80の単位セルのピッチP11(画素ピッチ)を狭小化できないという問題点がある。すなわち、シフトレジスタ81の製造プロセスのうちのイオン打ち込み工程において、薄膜トランジスタ形成領域803a,804aのうち、導電型の異なるp型TFT301a,302aとn型TFT401a,402aとを形成する領域には逆導電型の不純物をそれぞれ導入する必要があるため、p型TFT301a,302aとn型TFT401a,402aとの間に所定の間隔、たとえば、10数μm以上の間隔を設ける必要がある。従って、いずれの薄膜トランジスタ形成領域803a,804aも、その基板の辺方向(矢印Zの方向)における長さ寸法が長くなってしまう。
However, the conventional active matrix panel has a problem that the pitch P11 (pixel pitch) of the unit cells of the source
また、ソース線駆動回路の動作速度を向上する目的に、図16に示すソース線駆動回路90のように、そのシフトシフトレジスタ91に対して基板の外周縁側(矢印Xの方向)に2系列のクロック信号線93,94を設ける一方、そこから供給されるクロック信号CKA,CKBによってシフトシフトレジスタ91を2系列駆動可能なように、シフトレジスタ91をA系列のシフトレジスタ91aおよびB系列のシフトレジスタ91bに2系列化する場合がある。しかしながら、この場合であっても、基板の外周縁側(矢印Xの方向)の薄膜トランジスタ形成領域903aおよび画素マトリクスの形成領域側(矢印Yの方向)の薄膜トランジスタ形成領域903bはイオン打ち込み工程における制約上、導電型の異なるp型TFTとn型TFTとの間に10数μm以上の間隔を設ける必要があるため、いずれの薄膜トランジスタ形成領域903a,904aも、基板の辺方向(矢印Zの方向)における長さ寸法が長くなってしまう。従って、シフトレジスタ91における単位シフトレジスタの形成ピッチP12を狭小化することができない。なお、図16において、クロック信号線93,94は、それぞれ、クロック信号CLA,CLBをシフトレジスタ91に対して供給するクロック信号線931,941と、クロック信号CLA,CLBに対して逆相のクロック信号CLA*,CLB*をシフトレジスタ91に供給するクロック信号線932,942とから構成され、かつ、クロック信号CKA(CLA,CLA*)とクロック信号CKB(CLB,CLB*)とは互いに90°のずれをもっている。
Further, for the purpose of improving the operation speed of the source line driving circuit, two series are arranged on the outer peripheral side (direction of arrow X) of the substrate with respect to the
以上の問題点に鑑みて、本発明の課題は、シフトレジスタを構成する薄膜トランジスタの配置構造を最適化して、駆動回路側の単位セルを狭ピッチ化可能なアクティブマトリクスパネルを実現することにある。 In view of the above problems, an object of the present invention is to realize an active matrix panel in which the arrangement structure of the thin film transistors constituting the shift register is optimized and the unit cells on the drive circuit side can be narrowed.
上記課題を解決するために、本発明の駆動回路は、基板上に配置された画素領域と前記基板の外周縁との間に配置され、前記画素領域の各画素を駆動する駆動回路であって、第1クロック信号を供給する第1クロック信号線と、該第1クロック信号と逆相からなる第2クロック信号を供給する第2クロック信号線と、前記第1クロック信号とは位相の異なる第3クロック信号を供給する第3クロック信号線と、該第3クロック信号と逆相からなる第4クロック信号を供給する第4クロック信号線と、前記第1及び第2クロック信号線に隣接し、前記第1及び第2クロック信号線からそれぞれ第1及び第2クロック信号入力線を介して供給される前記第1及び第2クロック信号に同期して動作し第1ビット出力信号を第1ビット出力線に出力する第1シフトレジスタと、該第1シフトレジスタに対して前記画素領域側に形成されるとともに、前記第3及び第4クロック信号線に隣接し、前記第3及び第4クロック信号線からそれぞれ第3及び第4クロック信号入力線を介して供給される前記第3及び第4クロック信号に同期して動作し第2ビット出力信号を第2ビット出力線に出力する第2のシフトレジスタと、を有し、前記第1及び第2クロック信号線は、前記第1シフトレジスタに対して前記外周縁側に形成され、前記第3及び第4クロック信号線は、前記第2シフトレジスタに対して前記画素領域側に形成されており、第1及び第2シフトレジスタはそれぞれ2つのクロックドインバータ回路及びインバータ回路からなり、前記第2シフトレジスタにおける各クロックドインバータ回路は、そのゲート電極が前記第3クロック信号入力線を構成する第1の薄膜トランジスタと、前記第1の薄膜トランジスタと同一導電型の薄膜トランジスタであって、そのドレイン領域が前記第1の薄膜トランジスタのソース領域と共通のシリコン領域で形成された第2の薄膜トランジスタと、そのゲート電極が前記第4クロック信号入力線を構成し、前記第1の薄膜トランジスタとは異なる導電型の薄膜トランジスタである第3の薄膜トランジスタと、前記第3の薄膜トランジスタと同一導電型の薄膜トランジスタであって、そのドレイン領域が前記第3の薄膜トランジスタのソース領域と共通のシリコン領域で形成され、かつ、そのソース領域が前記第2トランジスタのソース領域と接続された第4の薄膜トランジスタと、を含み、前記第1及び第2の薄膜トランジスタのゲート電極は前記共通のシリコン領域を挟んで配置され、前記第1及び第2の薄膜トランジスタのゲート電極の間における前記共通のシリコン領域の上方を、前記ゲート電極の延在方向に沿って前記第1ビット出力線が通るように構成されていることを特徴とする。
上記課題を解決するために、本発明の駆動回路は、基板上に配置された画素領域と前記基板の外周縁との間に配置され、前記画素領域の各画素を駆動する駆動回路であって、複数の単位シフトレジスタと、クロック信号線と、を含み、前記複数の単位シフトレジスタは、それぞれ同導電型の薄膜トランジスタ同士を組みとする第1導電型トランジスタ形成領域と第2導電型トランジスタ形成領域とに分離して作り込まれており、複数の単位シフトレジスタは、第1の単位シフトレジスタと、第2の単位シフトレジスタとからなり、前記第1の単位シフトレジスタにおける第1導電型トランジスタ形成領域と前記第2の単位シフトレジスタにおける第1導電型トランジスタ形成領域とは列違いで画素ピッチ幅の一
方端寄りに偏在しており、前記クロック信号線と前記第1の単位シフトレジスタにおける第1導電型トランジスタ形成領域とを接続する第1のクロック信号入力線と、前記クロック信号線と前記第2の単位シフトレジスタにおける第1導電型トランジスタ形成領域とを接続する第2のクロック信号入力線と、を有し、前記第1のクロック信号入力線の長さと前記第2のクロック信号入力線の長さとは略同じであることを特徴とする。
上記課題を解決するために、本発明の駆動回路は、前記第1の単位シフトレジスタにおける第2導電型トランジスタ形成領域と前記第2の単位シフトレジスタにおける第2導電型トランジスタ形成領域とは列違いで画素ピッチ幅の他方端寄りに偏在しており、前記クロック信号線と前記第1の単位シフトレジスタにおける第2導電型トランジスタ形成領域とを接続する第3のクロック信号入力線と、前記クロック信号線と前記第2の単位シフトレジスタにおける第2導電型トランジスタ形成領域とを接続する第4のクロック信号入力線と、を有し、前記第3のクロック信号入力線の長さと前記第4のクロック信号入力線の長さとは略同じであることを特徴とする。
In order to solve the above problems, a drive circuit of the present invention is a drive circuit that is disposed between a pixel region disposed on a substrate and an outer peripheral edge of the substrate and drives each pixel in the pixel region. A first clock signal line for supplying a first clock signal, a second clock signal line for supplying a second clock signal having a phase opposite to that of the first clock signal, and a first clock signal having a phase different from that of the first clock signal. A third clock signal line for supplying a three clock signal, a fourth clock signal line for supplying a fourth clock signal having a phase opposite to the third clock signal, and the first and second clock signal lines, The first bit output signal is operated in synchronization with the first and second clock signals supplied from the first and second clock signal lines via the first and second clock signal input lines, respectively. Output to line A first shift register, formed on the pixel region side with respect to the first shift register, adjacent to the third and fourth clock signal lines, and third from the third and fourth clock signal lines, respectively. And a second shift register that operates in synchronization with the third and fourth clock signals supplied via the fourth clock signal input line and outputs the second bit output signal to the second bit output line. The first and second clock signal lines are formed on the outer peripheral side with respect to the first shift register, and the third and fourth clock signal lines are in the pixel region with respect to the second shift register. The first shift register and the second shift register are each composed of two clocked inverter circuits and inverter circuits, and each clocked inverter in the second shift register is formed. The first thin film transistor whose gate electrode constitutes the third clock signal input line, and a thin film transistor of the same conductivity type as the first thin film transistor, the drain region of which is the source of the first thin film transistor A second thin film transistor formed of a silicon region common to the region, a third thin film transistor that has a gate electrode constituting the fourth clock signal input line, and is a thin film transistor having a conductivity type different from that of the first thin film transistor; A thin film transistor having the same conductivity type as the third thin film transistor, the drain region of which is a silicon region common to the source region of the third thin film transistor, and the source region of which is the source region of the second transistor A fourth thin film transistor connected to The gate electrodes of the first and second thin film transistors are disposed with the common silicon region interposed therebetween, and the gate electrode of the gate electrode is disposed above the common silicon region between the gate electrodes of the first and second thin film transistors. The first bit output line is configured to pass along the extending direction.
In order to solve the above problems, a drive circuit of the present invention is a drive circuit that is disposed between a pixel region disposed on a substrate and an outer peripheral edge of the substrate and drives each pixel in the pixel region. A plurality of unit shift registers and a clock signal line, wherein each of the plurality of unit shift registers includes a first conductivity type transistor formation region and a second conductivity type transistor formation region each including a thin film transistor of the same conductivity type. The plurality of unit shift registers are composed of a first unit shift register and a second unit shift register, and a first conductivity type transistor is formed in the first unit shift register. The region and the first conductivity type transistor formation region in the second unit shift register are different in column and have a pixel pitch width of one.
A first clock signal input line connecting the clock signal line and a first conductivity type transistor formation region in the first unit shift register, the clock signal line, and the second A second clock signal input line for connecting the first conductivity type transistor formation region in the unit shift register, and the length of the first clock signal input line and the length of the second clock signal input line Is substantially the same.
In order to solve the above problems, in the driving circuit of the present invention, the second conductivity type transistor formation region in the first unit shift register is different from the second conductivity type transistor formation region in the second unit shift register. A third clock signal input line that is unevenly distributed near the other end of the pixel pitch width and connects the clock signal line and the second conductivity type transistor formation region in the first unit shift register; and the clock signal A fourth clock signal input line connecting the line and a second conductivity type transistor formation region in the second unit shift register, and the length of the third clock signal input line and the fourth clock signal The length of the signal input line is substantially the same.
上記課題を解決するために、本発明の駆動回路は、前記第1のクロック信号入力線と前記第2のクロック信号入力線とは、前記画素ピッチ幅の一方端寄りに延在していることを特徴とする。
上記課題を解決するために、本発明の駆動回路は、前記クロック信号線は、第1クロック信号を有する第1のクロック信号線と、前記第1クロック信号とは逆相からなる第2クロック信号を有する第2のクロック信号線からなり、前記第1のクロック信号入力線は前記第1のクロック信号線と接続されており、前記第2のクロック信号入力線は前記第2のクロック信号線と接続されていることを特徴とする。
上記課題を解決するために、本発明の駆動回路は、前記第3のクロック信号入力線と前記第4のクロック信号入力線とは、前記画素ピッチ幅の他方端寄りに延在していることを特徴とする。
上記課題を解決するために、本発明の駆動回路は、前記クロック信号線は、第1クロック信号を有する第1のクロック信号線と、前記第1クロック信号とは逆相からなる第2クロック信号を有する第2のクロック信号線からなり、前記第3のクロック信号入力線は前記第1のクロック信号線と接続されており、前記第4のクロック信号入力線は前記第2のクロック信号線と接続されていることを特徴とする。
In order to solve the above problem, in the driving circuit of the present invention, the first clock signal input line and the second clock signal input line extend near one end of the pixel pitch width. It is characterized by.
In order to solve the above problems, the drive circuit according to the present invention includes a clock signal line having a first clock signal line having a first clock signal and a second clock signal having a phase opposite to the first clock signal. The first clock signal input line is connected to the first clock signal line, and the second clock signal input line is connected to the second clock signal line. It is connected.
In order to solve the above problems, in the driving circuit of the present invention, the third clock signal input line and the fourth clock signal input line extend near the other end of the pixel pitch width. It is characterized by.
In order to solve the above problems, the drive circuit according to the present invention includes a clock signal line having a first clock signal line having a first clock signal and a second clock signal having a phase opposite to the first clock signal. The third clock signal input line is connected to the first clock signal line, and the fourth clock signal input line is connected to the second clock signal line. It is connected.
また、シフトレジスタ形成領域を基板の外周縁側の第1のシフトレジスタ形成領域と画素マトリクスの形成領域側の第2のシフトレジスタ形成領域とに分離し、これらのシフトレジスタ形成領域に、シフトレジスタを第1および第2のシフトレジスタとして分割して形成しておくことが好ましい。この場合には、クロック信号線からのクロック信号をシフトレジスタに供給するクロック信号入力線を、第1のシフトレジスタ側と第2のシフトレジスタ側との間で同寸法、かつ、最短寸法で構成する目的に、シフトレジスタにクロック信号を供給するクロック信号線のうち、第1のシフトレジスタ形成領域に形成された第1のシフトレジスタにクロック信号を供給する第1のクロック信号線を第1のシフトレジスタ形成領域に対して隣接する位置に並列配置し、第2のシフトレジスタ形成領域に形成された第2のシフトレジスタにクロック信号を供給する第2のクロック信号線を第2のシフトレジスタ形成領域に対して隣接する位置に並列配置することが好ましい。また、第1のクロック信号線と第2のクロック信号線とを対応する各シフトレジスタ形成領域に対して略等距離を隔てた位置に配置することが好ましい。 Further, the shift register formation region is separated into a first shift register formation region on the outer periphery side of the substrate and a second shift register formation region on the pixel matrix formation region side, and a shift register is provided in these shift register formation regions. The first and second shift registers are preferably formed separately. In this case, the clock signal input line for supplying the clock signal from the clock signal line to the shift register is configured with the same dimension and the shortest dimension between the first shift register side and the second shift register side. For the purpose, the first clock signal line for supplying the clock signal to the first shift register formed in the first shift register formation region among the clock signal lines for supplying the clock signal to the shift register is the first clock signal line. The second shift register is formed with a second clock signal line that is arranged in parallel at a position adjacent to the shift register formation region and supplies a clock signal to the second shift register formed in the second shift register formation region. It is preferable to arrange in parallel at positions adjacent to the region. In addition, it is preferable that the first clock signal line and the second clock signal line are arranged at positions that are substantially equidistant from the corresponding shift register formation regions.
さらに、シフトレジスタ形成領域をクロック信号線が通らないようにして、単位シフトレジスタの形成ピッチを狭小化する目的に、第1のクロック信号線を第1のシフトレジスタ形成領域に対して基板の外周縁側に形成し、第2のクロック信号線を第2のシフトレジスタ形成領域に対して画素マトリクスの形成領域側に形成しておくことが好ましい。 Further, in order to prevent the clock signal line from passing through the shift register formation region and to reduce the formation pitch of the unit shift register, the first clock signal line is arranged on the outer periphery of the substrate with respect to the first shift register formation region. Preferably, the second clock signal line is formed on the edge side, and the second clock signal line is formed on the pixel matrix formation region side with respect to the second shift register formation region.
また、シフトレジスタを構成する薄膜トランジスタの動作特性を現状のままで、駆動回路の動作速度を高める目的に、第1クロック信号線と第2のクロック信号線からは位相がずれた系列毎のクロック信号を供給し、これらの系列毎のクロック信号に対応して、第1および第2のシフトレジタも系列化しておくことが好ましい。同様の目的に、第1または第2のクロック信号線を、位相がずれた系列毎のクロック信号が供給される複数のクロック信号線から構成し、これらの系列毎のクロック信号に対応して、第1または第2のシフトレジタの側も系列化しておくことが好ましい。 Further, for the purpose of increasing the operation speed of the driving circuit while maintaining the current operation characteristics of the thin film transistors constituting the shift register, the clock signal for each series whose phase is shifted from the first clock signal line and the second clock signal line. It is preferable that the first and second shift registers are also serialized corresponding to the clock signals for each of these series. For the same purpose, the first or second clock signal line is composed of a plurality of clock signal lines to which the clock signals of the series shifted in phase are supplied, and corresponding to the clock signals of these series, It is preferable that the first or second shift register side is also serialized.
上記手段を講じた本発明に係るアクティブマトリクスパネルにおいて、ソース線駆動回路またはゲート線駆動回路のシフトレジスタでは、そのクロックドインバータ回路を構成する第1導電型および第2導電型の薄膜トランジスタを、同じクロックドインバータ回路の同じ導電型の薄膜トランジスタ毎に、基板の外周縁側から画素マトリクスの形成領域側に向かって配置された4列の薄膜トランジスタ形成領域に形成してあり、これらの薄膜トランジスタ形成領域のうち、異なる導電型の薄膜トランジスタが形成された薄膜トランジスタ形成領域同士の一方端側同士を互いに近接させる一方、それらの他方端側を互いに反対方向に向けてあるため、導電型の異なる薄膜トランジスタの形成領域同士を基板の外周縁側から画素マトリクスの形成領域側の方向でも分離してある。従って、導電型の異なる薄膜トランジスタの形成領域同士は、近接し合った状態のままで、互いに異なる領域に偏在している。それ故、薄膜トランジスタを形成するにあたっての支障がなく、しかも、回路要素の形成密度が高いシフトレジスタの形成ピッチを狭小化できる。その結果、駆動回路の単位セルのピッチを狭小化して、画素マトリクスを微細化できる。 In the active matrix panel according to the present invention in which the above means is employed, the first conductivity type and second conductivity type thin film transistors constituting the clocked inverter circuit are the same in the shift register of the source line driver circuit or the gate line driver circuit. Each thin film transistor of the same conductivity type of the clocked inverter circuit is formed in four rows of thin film transistor formation regions arranged from the outer peripheral edge side of the substrate toward the pixel matrix formation region side. Of these thin film transistor formation regions, Since one end sides of thin film transistor formation regions where thin film transistors of different conductivity types are formed are close to each other, while the other end sides thereof are directed in opposite directions to each other, the formation regions of thin film transistors having different conductivity types are disposed on the substrate. Of pixel matrix from the outer peripheral edge They are separated in the direction of the frequency band. Therefore, thin film transistor formation regions having different conductivity types are unevenly distributed in different regions while being in close proximity to each other. Therefore, there is no hindrance in forming the thin film transistor, and the formation pitch of the shift register having a high density of circuit elements can be reduced. As a result, the pixel matrix can be miniaturized by reducing the unit cell pitch of the drive circuit.
さらに、シフトレジスタ形成領域を基板の外周縁側の第1のシフトレジスタ形成領域と画素マトリクスの形成領域側の第2のシフトレジスタ形成領域とに分割した場合には、駆動回路の単位セルのピッチを実質的に狭ピッチ化できるので、画素マトリクスを微細化できる。
Further, when the shift register formation region is divided into a first shift register formation region on the outer peripheral side of the substrate and a second shift register formation region on the pixel matrix formation region side, the pitch of the unit cells of the drive circuit is Since the pitch can be substantially reduced, the pixel matrix can be miniaturized.
つぎに、添付図面を参照して、本発明の実施例について説明する。 Next, embodiments of the present invention will be described with reference to the accompanying drawings.
図1は本発明の実施例1に係るアクティブマトリクスパネル(液晶表示パネル)のソース線駆動回路側における薄膜トランジスタおよび配線層の配置を示す構成図、図2はそのブロック図、図3はその回路図である。ここで、本例のアクティブマトリクスパネルの全体構成は、図13に示すブロック図と概ね同様であるため、以下の説明では、ソース線駆動回路の構成についてのみ詳述する。
1 is a configuration diagram showing the arrangement of thin film transistors and wiring layers on the source line drive circuit side of an active matrix panel (liquid crystal display panel) according to
これらの図において、本例のアクティブマトリクスパネルのソース線駆動回路40は、図15に示した従来のソース線駆動回路と同様に、シフトレジスタ40の駆動方式が2系列化されている。ソース線駆動回路40は、画素マトリクスおよびゲート線駆動回路(いずれも、図示せず。)と共に同一の透明基板上に形成されて、画素マトリクスの各画素の表示動作を駆動する。ここで、ソース線駆動回路40は基板の外周縁から画素マトリクスの形成領域までの間に形成されており、本例において、シフトレジスタ41は、基板の外周縁側(矢印Xの方向)の第1のシフトレジスタ形成領域42aと、画素マトリクスの形成領域側(矢印Yの方向)の第2のシフトレジスタ形成領域42bとに、それぞれ、単位シフトレジスタA1,A2,A3・・・からなるA系列のシフトレジスタ41a(第1のシフトレジスタ)と、単位シフトレジスタB1,B2,B3・・・からなるB系列のシフトレジスタ41b(第1のシフトレジスタ)とに分割して形成されている。また、A系列およびB系列のシフトレジスタ41a,41bにクロック信号CKA,CKBを供給するクロック信号線のうち、A系列のシフトレジスタ41aにクロック信号CKAを供給するA系列のクロック信号線43(第1のクロック信号線)は、第1のシフトレジスタ形成領域41aに対して隣接する位置に並列配置され、B系列のシフトレジスタ41bにクロック信号CKBを供給するB系列のクロック信号線44(第2のクロック信号線)は、第2のシフトレジスタ形成領域42bに対して隣接する位置に並列配置されている。ここで、A系列のクロック信号線43は第1のシフトレジスタ形成領域42aに対して基板の外周縁側(矢印Xの方向)に形成され、B系列のクロック信号線44は第2のシフトレジスタ形成領域42bに対して画素マトリクスの形成領域側(矢印Yの方向)に形成されている。さらに、A系列のクロック信号線43とB系列のクロック信号線44とは、対応する第1または第2のシフトレジスタ形成領域42a,42bに対して略等距離を隔てた位置にある。このため、A系列のクロック信号線43とA系列のシフトレジスタ41aとを接続するクロック信号入力線49aと、B系列のクロック信号線44とB系列のシフトレジスタ41bとを接続するクロック信号入力線49bの配線長さが略同寸法、かつ、最短寸法に設計されて、クロック信号CKA,CKBに同期のずれが発生しないようになっている。また、複数の単位シフトレジスタが、それぞれ同導電型の薄膜トランジスタ同士を組みとする第1導電型トランジスタ形成領域と第2導電型トランジスタ形成領域とに分離して作り込まれており、クロック信号が隣り合う単位シフトレジスタの同一導電型トランジスタ形成領域にクロック入力線により入力されているため、クロック信号入力線の長さが互いに略同じにすることができる。さらに、クロック信号をクロック信号線から隣り合う単位シフトレジスタに入力するクロック信号入力線を互いに隣り合っている側より入力されている。さらにクロック信号線は互いに逆相からなる2本のクロック信号入力線からなっている。このようにすることにより、クロック信号入力線にて発生するノイズを単位シフトレジスタあるいはビデオ線に及ぶのを防ぐことができる。よって、シフトレジスタに誤動作が生じることがなく、信頼性の高いアクティブマトリクスパネルを得ることができる。
In these figures, the source
また、第2のシフトレジスタ形成領域42bに対して画素マトリクスの形成領域側(矢印Yの方向)には、シフトレジスタ41から出力されたビット信号を、サンプルホールド部のアナログスイッチ45の側に向けて送出するためのビット信号出力線46が形成され、その途中位置には、ビット信号を増幅し、また、ビット信号出力線46が交差するB系列のクロック信号線44からのノイズの影響を緩和する機能も発揮するバッファ回路47が、2つのインバータ47a,47bによって構成されている。ここで、B系列のクロック信号線44からのノイズの影響を緩和すべきバッファ回路47としては、多結晶シリコン層で形成された高抵抗のビット信号出力線46に寄生する抵抗Rと、ビット信号出力線46とアルミニウム配線層たるクロック信号線44との間に介在する層間絶縁膜48によって構成される寄生容量Cとを利用してバッファ回路を構成することもできる。
Further, the bit signal output from the
また、クロックドゲートなども採用できる。 A clocked gate can also be used.
また、本例において、A系列のクロック信号線43は、互いに逆相のクロック信号CLA,CLA*が伝達される2つのクロック信号線431,432から構成され、B系列のクロック信号線44も、互いに逆相のクロック信号CLB,CLB*が伝達される2つのクロック信号線441,442から構成されている。
In this example, the A-series
これらのクロック信号線43,44のうち、クロック信号線431,441からは奇数番目の単位シフトレジスタA1,A3・・・,B1,B3・・・にクロック信号CLA,CLBが入力され、クロック信号線432,442からは偶数番目の単位シフトレジスタA2,A4・・・,B2,B4・・・にクロック信号CLA*,CLB*が入力される。ここで、A系列およびB系列のシフトレジスタ41a,41bは、いずれも、図3に示すように、1つのインバータ2と2つのクロックドインバータ3a,4a(クロックドインバータ3b,4b)によって、1ビット分の単位シフトレジスタA1,A2,A3・・・,B1,B2,B3・・・が構成されており、そのうち、奇数番目の単位シフトレジスタA1,A3・・・,B1,B3・・・は、クロック信号CKA,CKBのうち、クロック信号CLA,CLBによって駆動される一方、偶数番目の単位シフトレジスタA2,A4・・・,B2,B4・・・は、クロック信号CKA,CKBのうち、クロック信号CLA,CLBと逆相のクロック信号CLA*,CLB*によって駆動される。ここで、インバータ2は、図1および図14(b)に示すように、p型TFT201とn型TFT202とからなるCMOS構造になっている。また、クロックドインバータ3a,4aは、図1および図14(c)に示すように、2つのp型TFT301a,302aとn型TFT401a,402aとから構成されてクロック信号CLA,CLBで駆動可能になっているのに対して、クロックドインバータ3b,4bは、図1および図14(d)に示すように、2つのp型TFT301b,302bとn型TFT401b,402bとから構成されて逆相のクロック信号CLA*,CLB*で駆動可能になっている。
Among these
また、A系列のクロック信号線83からのクロック信号CKA(クロック信号CLA,CLA*)の位相と、B系列のクロック信号線84からのクロック信号CKBの位相(クロック信号CLB,CLB*)とは、図4に示すタイミングチャートのように、90°ずらしてある。このため、開始信号DXが入力された以降において、A系列のシフトレジスタ41aの奇数番目の単位シフトレジスタA1,A3・・・は、クロック信号CLAのパルス立ち下がりに対応してビット信号252を出力する一方、A系列のシフトレジスタ41aの偶数番目の単位シフトレジスタA2,A4・・・は、クロック信号CLA*のパルス立ち下がりに対応してビット信号254を出力する。また、B系列のシフトレジスタ41bの奇数番目の単位シフトレジスタB1,B3・・・は、クロック信号CLBのパルス立ち下がりに対応してビット信号253を出力する一方、B系列のシフトレジスタ41bの偶数番目の単位シフトレジスタB2,B4・・・は、クロック信号CLB*のパルス立ち下がりに対応してビット信号255を出力する。そして、ビット信号252〜255に基づいて、アナログスイッチ部45の各アナログスイッチが動作して、Video信号線(video1,video2,video3)からの各ビデオ信号Vを各ソース線にホールドする。このため、シフトレジスタ41の薄膜トランジスタの動作を高周波化することなく、ビット信号の実質的な送出タイミングが高周波化されるので、ソース線駆動回路40の動作速度を高めることができる。
The phase of the clock signal CKA (clock signal CLA, CLA *) from the A-series clock signal line 83 and the phase of the clock signal CKB (clock signal CLB, CLB *) from the B-series
このような構成のアクティブマトリクスパネルのソース線駆動回路40における各TFTの配置構造を、図5(a),図5(b)および図6を参照して、説明する。
An arrangement structure of each TFT in the source
ここで、図5(a)は本例のアクティブマトリクスパネルのソース線駆動回路40のうちのA系列のシフトレジスタ41aの単位シフトレジスタA1における各TFTの配置を示す構成図、図5(b)はその回路図、図6はソース線駆動回路40のうちのB系列のシフトレジスタ41bの単位シフトレジスタB1における各TFTと配線層との配置関係を示す平面図である。
Here, FIG. 5A is a configuration diagram showing the arrangement of each TFT in the unit shift register A1 of the
図5(a)および図5(b)において、単位シフトレジスタA1は1つのインバータ2と2つのクロックドインバータ3a,4aとを有しているが、いずれのクロックドインバータ3a,4aも、p型TFT301a,302aとn型TFT401a,402aとで構成されている。ここで、p型TFT301a,302aおよびn型TFT401a,402aが形成された各薄膜トランジスタ形成領域300a,300b,300c,300dは、基板の外周縁側から画素マトリクスの形成領域側に向かって4列に配列されており、薄膜トランジスタ形成領域300a,300b,300c,300dのうち、薄膜トランジスタ形成クロックドインバータ3aの側のp型TFT301a,302aが形成された薄膜トランジスタ形成領域300aの一方端と、そのn型TFT401a,402aが形成された薄膜トランジスタ形成領域300bの一方端とは互いに近接し合いながら、それらの間に所定の間隔を設けてあるのに対して、他方端同士は反対方向に位置している。同様に、クロックドインバータ4aの側のp型TFT301a,302aが形成された薄膜トランジスタ形成領域300cの一方端と、そのn型TFT401a,402aが形成された薄膜トランジスタ形成領域300dの一方端とは互いに近接し合いながら、それらの間には所定の間隔を設けてあるのに対して、他方端同士は反対方向に位置している。ここで、異なる導電型のTFTが形成された薄膜トランジスタ形成領域同士を異なる領域に偏在化させているのは、p型TFT301a,302aおよびn型TFT401a,402aの製造プロセスでは、それらを途中まで一括して形成して、そのうち、シリコン膜にイオン注入する不純物のみを相違させてn型およびp型のTFTを順次形成していくときに、p型の不純物をイオン注入する領域とn型の不純物をイオン注入する領域とが近接しすぎていると、逆の導電型の不純物で汚染され、安定した特性を有するTFTを形成できないためである。しかしながら、その間隔を広げすぎると、結果的には、単位シフトレジスタA1,A2・・・の形成ピッチP2が拡張され、ソース線駆動回路40の単位セルのピッチP1も拡張されてしまう。そこで、本例のアクティブマトリクスパネルのソース線駆動回路40においては、基板の外周縁側(矢印Xの方向)から画素マトリクスの形成領域側(矢印Yの方向)に向かって4列に配列された薄膜トランジスタ形成領域300a〜300dを設け、これらの薄膜トランジスタ形成領域のうち、異なる導電型の薄膜トランジスタが形成された薄膜トランジスタ形成領域の一方端側同士を互いに近接させている一方、それらの他方端側を互いに反対方向に位置させることによって、異なる導電型のTFTが形成された薄膜トランジスタ形成領域同士を異なる領域に偏在化させながら、単位シフトレジスタA1の基板の辺方向(矢印の方向)の長さ寸法を短縮してある。また、他の単位シフトレジスタA2,A3・・・,B2,B3・・・も同様な構造になっている。たとえば、図6に示すように、単位シフトレジスタB1において、p型TFT302aのドレインに対する接続孔と、n型TFT401aに対する接続孔とは、基板の外周縁側から画素マトリクスの形成領域側に向かって同一線上に位置するまで、薄膜トランジスタ形成領域300aと薄膜トランジスタ形成領域300bとの基板の辺方向に対する間隔および薄膜トランジスタ形成領域300dと薄膜トランジスタ形成領域300cとの基板の辺方向に対する間隔を狭めて、単位シフトレジスタA1,A2・・・,B1,B2・・・形成ピッチP2を狭めてある。また、インバータ2を構成するp型TFT201の形成位置をp型TFT301a,302aが形成された薄膜トランジスタ形成領域300a,300cに対応させていると共に、n型TFT202の形成位置をn型TFT401a,402aが形成された薄膜トランジスタ形成領域300b,300dに対応させて、異なる導電型のTFTが形成された薄膜トランジスタ形成領域同士を異なる領域に偏在化させている。
5 (a) and 5 (b), the unit shift register A1 has one
さらに、本例のアクティブマトリクスパネルのソース線駆動回路40においては、図6のV−V線における断面図を図7に示すように、絶縁性の透明基板11の表面上に形成されたシリコン層103に対し、p型の不純物をイオン注入してクロックドインバータ4aのp型TFT301a,302aを形成してあるが、そのうち、p型TFT301aのドレイン101aとp型TFT302aのソース102aとを共通の高濃度の不純物が導入されたシリコン領域103aで共有化して、その基板の辺方向に対する形成間隔をさらに狭めてある。また、他のTFTにおいても、同じ領域をTFTのソースとドレインとが共有する構造が採用されている。なお、図7において、104a,105aはp型TFT301a,302aの多結晶シリコンで構成されたゲート電極であって、そのうち、ゲート電極104aはそこから延出してクロック信号入力線49bを構成している。一方、106a,107aは、アルミニウム配線層であって、p型TFT301a,302aに対してドレイン電位およびソース電位を供給するソース・ドレイン配線層を構成している。なお、図8には、バッファ回路47およびアナログスイッチ部45における各TFTおよび配線層の配置構造を示してある。この図に示すように、シフトレジスタ41の側において単位シフトレジスタA1,A2・・・,B1,B2・・・の形成ピッチP2が狭小化されたのに対応して、そこからのビット信号出力線46のピッチも狭小化されていると共に、ソース線駆動回路40の単位セルのピッチP1も狭小化されている。
Furthermore, in the source
以上のとおり、本例のアクティブマトリクスパネルのソース線駆動回路40においては、その単位シフトレジスタA1,A2・・・,B1,B2・・・が基板の外周縁側(矢印Xの方向)から画素マトリクスの形成領域側(矢印Yの方向)までの間に配置された2つのシフトレジスタ形成領域42a,42bに分割して形成してあるため、ソース線駆動回路40の単位セルのピッチP1が小さい。また、ソース線駆動回路40のうち、回路素子の形成密度が高い単位シフトレジスタA1,A2・・・,B1,B2・・・のクロックドシフトレジスタ3a,3b,4a,4bの形成領域においては、それを構成するp型TFT301a,302a,301b,302bおよびn型TFT401a,402a,401b,402bの形成領域を、基板の外周縁側(矢印Xの方向)から画素マトリクスの形成領域側(矢印Yの方向)に向かって4列に配列し、かつ、異なる導電型の薄膜トランジスタが形成された薄膜トランジスタ形成領域の一方端側同士を互いに近接させている一方、それらの他方端側を互いに反対方向に位置させているため、異なる導電型のTFTが形成された薄膜トランジスタ形成領域同士を異なる領域に偏在化させながら、単位シフトレジスタA1,A2・・・,B1,B2・・・の基板の辺方向(矢印Zの方向)の長さ寸法を、従来の2/3にまで短縮してある。このため、単位シフトレジスタA1,A2・・・,B1,B2・・・の形成ピッチP2が狭小化されて、ソース線駆動回路40の単位セルのピッチが狭小化されている。このため、ソース線駆動回路40の単位セルのピッチP1に規定される画素マトリクスの画素を微細化して表示の品位を向上することができる。
As described above, in the source
また、シフトレジスタ41にクロック信号CKA(CLA,CLA*),CKB(CLB,CLB*)を供給するA系列およびB系列のクロック信号線43,44のうち、A系列のクロック信号線43を第1のシフトレジスタ形成領域42aに対して隣接する位置に並列配置し、B系列のクロック信号線44を第2のシフトレジスタ形成領域42bに対して隣接する位置に並列配置しているため、各クロック信号線43,44からシフトレジスタ41までのクロック信号入力線49a,49bの配線長さが、略同寸法かつ最短寸法に設計されている。このため、配線抵抗の差または寄生容量の差に起因して、クロック信号CKA,CKBの同期がずれるという問題が発生しないので、シフトレジスタ41が誤動作せず、アクティブマトリクスパネルの信頼性が高い。また、A系列のクロック信号線43は第1のシフトレジスタ形成領域42aに対して基板の外周縁側に形成され、B系列のクロック信号線44は第2のシフトレジスタ形成領域42bに対して画素マトリクスの形成領域側(矢印Yの方向)に形成されているため、第1および第2のシフトレジスタ形成領域42a,42bを、クロック信号入力線49a,49bが通過していないので、単位シフトレジスタA1,B1,A2,B2・・・をさらに近接し合う状態で形成できる。
Of the A and B series
図9は本発明の実施例2に係るアクティブマトリクスパネル(液晶表示パネル)のソース線駆動回路側のブロック図であり、図9にはそのシフトレジスタおよびクロック信号線の配置関係を示してある。ここで、本例のアクティブマトリクスパネルの全体構成は、図13に示すブロック図と同様であるため、全体構成の説明は省略する。また、ソース線駆動回路を構成するシフトレジスタ,バッファ回路およびアナログスイッチ部のうち、バッファ回路およびアナログスイッチ部の構成は、実施例1のアクティブマトリクスパネルと同様であって、しかも、シフトレジスタ,バッファ回路およびアナログスイッチ部を構成する回路要素も、実施例1のアクティブマトリクスパネルと同様であるため、本例のアクティブマトリクスパネルについては、図9のブロック図のみに基づいて説明する。 FIG. 9 is a block diagram of the active matrix panel (liquid crystal display panel) according to the second embodiment of the present invention on the source line driving circuit side, and FIG. 9 shows the positional relationship between the shift registers and the clock signal lines. Here, the overall configuration of the active matrix panel of this example is the same as the block diagram shown in FIG. 13, and thus the description of the overall configuration is omitted. Of the shift register, buffer circuit, and analog switch section that constitute the source line driving circuit, the configuration of the buffer circuit and analog switch section is the same as that of the active matrix panel of the first embodiment, and the shift register, buffer Since the circuit elements constituting the circuit and the analog switch unit are also the same as those of the active matrix panel of the first embodiment, the active matrix panel of this example will be described based only on the block diagram of FIG.
図9において、本例のアクティブマトリクスパネルのソース線駆動回路50は4系列化されており、ソース線駆動回路50は、画素マトリクスおよびゲート線駆動回路(いずれも、図示せず。)と共に同一の透明基板上に形成されて、画素マトリクスの各画素の表示動作を駆動する。また、ソース線駆動回路50は、基板の外周縁から画素マトリクスの形成領域までの間に形成されており、そのシフトレジスタ51は、基板の外周縁側(矢印Xの方向)の第1のシフトレジスタ形成領域52aと、画素マトリクスの形成領域側(矢印Yの方向)の第2のシフトレジスタ形成領域52bとに分割して形成されている。これらの第1および第2のシフトレジスタ形成領域52a,52bのうち、第1のシフトレジスタ形成領域52aには、単位シフトレジスタA1,A2・・・からなるA系列のシフトレジスタ51aおよび単位シフトレジスタC1,C2・・・からなるC系列のシフトレジスタ51c(第1のシフトレジスタ)が交互に形成されている一方、第2のシフトレジスタ形成領域52bには、単位シフトレジスタB1,B2・・・からなるB系列のシフトレジスタ51bおよび単位シフトレジスタD1,D2・・・からなるD系列のシフトレジスタ51d(第2のシフトレジスタ)が交互に形成されている。
In FIG. 9, the source
ここで、A系列のシフトレジスタ51aおよびC系列のシフトレジスタ51cに対してクロック信号CKA,CKCを供給するA系列のクロック信号線53およびC系列のクロック信号線54(第1のクロック信号線)は、第1のシフトレジスタ形成領域51aに対して隣接する位置に並列配置され、B系列のシフトレジスタ51bおよびD系列のシフトレジスタ51dに対してクロック信号CKB,CKDを供給するB系列のクロック信号線55およびD系列のクロック信号線56(第2のクロック信号線)は、第2のシフトレジスタ形成領域51bに対して隣接する位置に並列配置されている。また、A系列のクロック信号線53およびC系列のクロック信号線54は第1のシフトレジスタ形成領域52aに対して基板の外周縁側(矢印Xの方向)に形成されているのに対して、B系列のクロック信号線55およびD系列のクロック信号線56は第2のシフトレジスタ形成領域52bに対して画素マトリクスの形成領域側(矢印Yの方向)に形成されている。このため、A系列のクロック信号線53(第1のクロック信号線)からA系列のシフトレジスタ51aまでのクロック信号入力線59aの配線長さと、B系列のクロック信号線55(第2のクロック信号線)からB系列のシフトレジスタ51bまでのクロック信号入力線59bの配線長さとを、略同寸法かつ最短寸法に設計するのが容易になっている。同様に、C系列のクロック信号線54(第1のクロック信号線)からC系列のシフトレジスタ51cまでのクロック信号入力線59cの配線長さと、D系列のクロック信号線56(第2のクロック信号線)からD系列のシフトレジスタ51dまでのクロック信号入力線59dの配線長さも、略同寸法かつ最短寸法に設計されている。また、A系列のクロック信号線53とC系列のクロック信号線54とは近接し合って並列していると共に、B系列のクロック信号線55とD系列のクロック信号線56とは近接し合って並列しているため、いずれのクロック信号入力線59a,59b,59c,59dの配線長さも略同寸法になっている。
Here, the A series
なお、第2のシフトレジスタ形成領域52bに対して画素マトリクスの形成領域側(矢印Yの方向)には、シフトレジスタ51の各単位シフトレジスタからビット信号を、サンプルホールド部のアナログスイッチ部65の側に向けて送出するためのビット信号線66が形成され、その途中位置には、ビット信号を遅延させて、ビット信号出力線66が交差する側のB系列のクロック信号線55およびD系列のクロック信号線56からのノイズの影響を緩和する機能も発揮するバッファ回路67が、実施例1と同様に、2つのインバータなどによって構成されている。
Note that a bit signal from each unit shift register of the
なお、本例においても、いずれのクロック信号線53,54,55,56も、互いに逆相のクロック信号を供給する2本のクロック信号線で構成されており、A〜D系列のシフトレジスタ51a〜51dのうち、奇数番目の単位シフトレジスタA1,C1,B1,D1・・・と、偶数番目の単位シフトレジスタA2,C2,B2,D2・・・とは、互いに逆相のクロック信号によって駆動される。また、A系列のクロック信号線53からのクロック信号CKAの位相,B系列のクロック信号線55からのクロック信号CKBの位相,C系列のクロック信号線54からのクロック信号CKCの位相およびD系列のクロック信号線56からのクロック信号CKDの位相は、互いに45°ずつずらして、4系列化しての駆動が可能になっている。このため、シフトレジスタ51を構成する薄膜トランジスタの動作を高周波化することなく、ソース線駆動回路50の動作速度を高めることができる。
In this example, each of the
また、本例のアクティブマトリクスパネルのソース線駆動回路50においても、実施例1と同様に、図5(b)に示す1ビット当たりの単位シフトレジスタ、たとえば、単位シフトレジスタA1は、1つのインバータ2と2つのクロックドインバータ3a,4aとを有し、そのうち、クロックドインバータ3aは、図5(a)に示すように、基板の外周縁側(矢印Xの方向)から画素マトリクスの形成領域側(矢印Yの方向)に向かって配列された4列の薄膜トランジスタ形成領域300a,300b,300c,300dに形成されている。ここで、p型TFT301a,302aが形成された薄膜トランジスタ形成領域300a,そのn型TFT401a,402aが形成された薄膜トランジスタ形成領域300b,クロックドインバータ4aの側のn型TFT401a,402aが形成された薄膜トランジスタ形成領域300d,そのp型TFT301a,302aが形成された薄膜トランジスタ形成領域300cの順序に配列された薄膜トランジスタ形成領域300a〜300dのうち、異なる導電型のTFTが形成された薄膜トランジスタ形成領域300aと薄膜トランジスタ形成領域300bとは基板の辺方向に向かって近接した位置で分離してあり、同様に、薄膜トランジスタ形成領域300dと薄膜トランジスタ形成領域300cも基板の辺方向に向かって近接した位置で分離してある。また、他の単位シフトレジスタA2,A3・・・,B1,B2・・・も同様な構造になっている。
Also in the source
このため、本例のアクティブマトリクスパネルにおいても、実施例1と同様に、薄膜トランジスタ形成領域300aと薄膜トランジスタ形成領域300bとの基板の辺方向に対する間隔および薄膜トランジスタ形成領域300dと薄膜トランジスタ形成領域300cとの基板の辺方向(矢印Zの方向)に対する間隔を狭めて、単位シフトレジスタA1,A2・・・,B1,B2・・・形成ピッチP2を狭小化してある。さらに、シフトレジスタ71は、基板の外周縁側の第1のシフトレジスタ形成領域52aと画素マトリクスの形成領域側の第2のシフトレジスタ形成領域52bとに、A系列およびC系列のシフトレジスタ51a,51cとB系列およびD系列のシフトレジスタ51b,51cとして並列状態に分割して形成されているため、ソース線駆動回路50の単位セルのピッチP1は狭ピッチ化されている。従って、画素マトリクスの画素ピッチを狭小化して、表示の品位を向上することができる。ここで、A系列〜D系列のクロック信号線53〜56は、それぞれ対応するシフトレジスタ形成領域に対して隣接する位置に並列配置されているため、各クロック信号線53〜56からシフトレジスタ41までのクロック信号入力線59a〜59dの配線長さが、各系列間で同寸法、かつ、最短寸法に設計可能である。このため、配線抵抗の差または寄生容量の差に起因してのクロック信号CKA,CKB,CKC,CKDの同期のずれが発生することがない。それ故、シフトレジスタ51に誤動作が生じず、アクティブマトリクスパネルの信頼性が高い。しかも、シフトレジスタ41を4系列駆動しているため、ソース線駆動回路50の動作速度をさらに高速化することができる。
Therefore, also in the active matrix panel of this example, as in Example 1, the distance between the thin film
図10は本発明の実施例3に係るアクティブマトリクスパネル(液晶表示パネル)のソース線駆動回路側における薄膜トランジスタおよび配線層の配置を示す構成図、図11はそのブロック図、図12はその回路図である。本例のアクティブマトリクスパネルの全体構成も、図13に示すブロック図と同様であるため、全体構成の説明は省略する。また、ソース線駆動回路を構成するシフトレジスタ,バッファ回路およびアナログスイッチ部のうち、バッファ回路およびアナログスイッチ部の構成は、実施例1のアクティブマトリクスパネルと同様であって、しかも、シフトレジスタ,バッファ回路およびアナログスイッチ部を構成する回路要素も、実施例1のアクティブマトリクスパネルと同様であるため、図10には、シフトレジスタ側の構造のみを示してある。
10 is a block diagram showing the arrangement of thin film transistors and wiring layers on the source line drive circuit side of an active matrix panel (liquid crystal display panel) according to
これらの図において、本例のソース線駆動回路70は1系列の駆動方式であって、ソース線駆動回路70は、画素マトリクスおよびゲート線駆動回路(いずれも、図示せず。)と共に同一の透明基板上に形成されて、画素マトリクスの各画素の表示動作を駆動する。また、ソース線駆動回路70は、基板の外周縁から画素マトリクスの形成領域までの間に形成されており、本例においては、そのシフトレジスタ71は、基板の外周縁側の第1のシフトレジスタ形成領域72aと画素マトリクスの形成領域側の第2のシフトレジスタ形成領域72bとに分割されて形成されている。すなわち、第1および第2のシフトレジスタ形成領域72a,72bのうち、第1のシフトレジスタ形成領域72aには、クロック信号CKAによって駆動される単位シフトレジスタA1,A4,A5・・・からなる第1のシフトレジスタ71aが形成されている一方、第2のシフトレジスタ形成領域72bには、同じクロック信号CKAによって駆動される単位シフトレジスタA2,A3,A6・・・からなる第2のシフトレジスタ71bが形成されている。
In these drawings, the source
ここで、第1のシフトレジスタ51aにクロック信号CKAを供給する第1のクロック信号線73は第1のシフトレジスタ形成領域71aに対して隣接する位置に並列配置されている一方、第2のシフトレジスタ71bにクロック信号CKAを供給する第2のクロック信号線74は第2のシフトレジスタ形成領域71bに対して隣接する位置に並列配置されている。また、第1のクロック信号線73は第1のシフトレジスタ形成領域72aに対して基板の外周縁側(矢印Xの方向)に形成され、第2のクロック信号線74は第2のシフトレジスタ形成領域72bに対して画素マトリクスの形成領域側(矢印Yの方向)に形成されている。さらに、第1のクロック信号線73から第1のシフトレジスタ71aまでのクロック信号入力線79aの配線長さと、第2のクロック信号線74から第2のシフトレジスタ71bまでのクロック信号入力線79bの配線長さとは、互いに同寸法、かつ最短寸法に設計されている。また、第2のシフトレジスタ形成領域72bに対して画素マトリクスの形成領域側(矢印Yの方向)には、シフトレジスタ71からのビット信号をアナログスイッチ部75の側(画素マトリクスの側)に向けて送出するためのビット信号線76が形成され、その途中位置には、ビット信号を遅延させて、ビット信号出力線76が交差する第2のクロック信号線74からのノイズの影響を緩和する機能も発揮するバッファ回路77が、実施例1と同様に、2つのインバータなどによって構成されている。なお、本例においても、第1および第2のシフトレジスタ71a,71bは、いずれも実施例1と同様な回路要素から構成されている一方、いずれのクロック信号線73,74も、互いに逆相のクロック信号CLA,CLA*を供給する2本のクロック信号線731,732,741,742で構成されて、第1のシフトレジスタ71aと第2のシフトレジスタ71aとを互いに逆相のクロック信号CLA,CLA*によって駆動可能になっている。ここで、第1および第2のクロック信号線73,74のいずれもを1本のクロック信号線で構成することもできるが、第1および第2のクロック信号線73,74を互いに逆相のクロック信号CLA,CLA*に対応する2本のクロック信号線で構成することによって、クロック信号線73,74間の寄生容量などを等価にして、一方側のクロック信号が他方側のクロック信号に比して遅延することを防止してある。
Here, the first
また、本例のソース線駆動回路50においても、図5(a)および図5(b)に示すように、1ビット当たりの単位シフトレジスタ、たとえば、単位シフトレジスタA1のクロックドインバータ3aを、基板の外周縁側(矢印Xの方向)から画素マトリクスの形成領域側(矢印Yの方向)に向かって配列された4列の薄膜トランジスタ形成領域300a,300b,300c,300dに形成してある。これらの薄膜トランジスタ形成領域300a〜300dは、クロックドインバータ3aの側のp型TFT301a,302aが形成された薄膜トランジスタ形成領域300a,そのn型TFT401a,402aが形成された薄膜トランジスタ形成領域300b,クロックドインバータ4aの側のn型TFT401a,402aが形成された薄膜トランジスタ形成領域300d,そのp型TFT301a,302aが形成された薄膜トランジスタ形成領域300cの順序に配列されており、そのうち、異なる導電型の薄膜トランジスタが形成された薄膜トランジスタ形成領域の一方端側同士は互いに近接している一方、それらの他方端側は互いに反対方向に位置している。すなわち、異なる導電型のTFTが形成された薄膜トランジスタ形成領域300aと薄膜トランジスタ形成領域300bとは基板の辺方向に向かって近接した位置で分離してあり、同様に、薄膜トランジスタ形成領域300dと薄膜トランジスタ形成領域300cも基板の辺方向に向かって近接した位置で分離してある。また、他の単位シフトレジスタA2,A3・・・も同様な構造になっている。
Also in the source
このため、本例のアクティブマトリクスパネルにおいては、実施例1と同様に、薄膜トランジスタ形成領域300aと薄膜トランジスタ形成領域300bとの基板の辺方向に対する間隔および薄膜トランジスタ形成領域300dと薄膜トランジスタ形成領域300cとの基板の辺方向に対する間隔を狭めて、単位シフトレジスタA1,A2・・・の形成ピッチP2を狭めて、ソース線駆動回路70の単位セルのピッチP1を狭小化してある。また、シフトレジスタ71は、基板の外周縁側の第1のシフトレジスタ形成領域72aと、画素マトリクスの形成領域側の第2のシフトレジスタ形成領域72bとに並列状態に分割して形成してあるため、ソース線駆動回路70の単位セルのピッチP1はさらに狭ピッチ化されている。従って、画素マトリクスの画素ピッチを狭小化して、表示の品位を向上することができる。ここで、第1のクロック信号線73は第1のシフトレジスタ形成領域72aに対して隣接する位置に並列配置され、第2のクロック信号線74第2のシフトレジスタ形成領域72bに対して隣接する位置に並列配置されているため、各クロック信号線73,74からシフトレジスタ41までのクロック信号入力線79a,79bの配線長さが、各系列間で同寸法、かつ、最短寸法に設計されている。このため、配線抵抗の差または寄生容量の差に起因してのクロック信号CKAの同期ずれが発生しない。それ故、シフトレジスタ71に誤動作が生じないので、アクティブマトリクスパネルの信頼性が高い。
For this reason, in the active matrix panel of this example, as in the first embodiment, the distance between the thin film
なお、上記の構成を備える薄膜トランジスタの配置構造については、ゲート線駆動回路側にも採用できる。 Note that the arrangement structure of the thin film transistor having the above structure can also be employed on the gate line driver circuit side.
以上のとおり、本発明に係るアクティブマトリクスパネルにおいては、ソース線駆動回路またはゲート線駆動回路のシフトレジスタの形成領域において、そのクロックドインバータ回路を構成する第1導電型および第2導電型の薄膜トランジスタを、基板の外周縁側から画素マトリクスの形成領域側に向かって配置された4列の薄膜トランジスタ形成領域に形成し、これらの薄膜トランジスタ形成領域のうち、異なる導電型の薄膜トランジスタが形成された薄膜トランジスタ形成領域同士の一方端側同士を互いに近接させる一方、それらの他方端側を互いに反対方向に向けてあることに特徴を有するため、以下の効果を奏する。 As described above, in the active matrix panel according to the present invention, the first conductivity type and second conductivity type thin film transistors constituting the clocked inverter circuit in the shift register formation region of the source line driver circuit or the gate line driver circuit. Are formed in four rows of thin film transistor formation regions arranged from the outer peripheral side of the substrate toward the pixel matrix formation region, and among these thin film transistor formation regions, thin film transistor formation regions in which thin film transistors of different conductivity types are formed. Since the one end sides of the two are close to each other and the other end sides thereof are directed in opposite directions, the following effects are obtained.
(1) 導電型の異なる薄膜トランジスタの形成領域同士を基板の外周縁側から画素マトリクスの形成領域側の方向でも分離してあるため、導電型の異なる薄膜トランジスタの形成領域同士を、近接し合った状態のままで、互いに異なる領域に偏在させることができる。それ故、薄膜トランジスタのイオン注入工程などに支障がなく、しかも、回路要素の形成密度が高いシフトレジスタの形成ピッチを狭めることができるので駆動回路の単位セルのピッチを狭小化して、画素マトリクスを微細化できる。 (1) Since the thin film transistor formation regions having different conductivity types are separated from each other in the direction from the outer peripheral edge side of the substrate to the pixel matrix formation region side, the thin film transistor formation regions having different conductivity types are adjacent to each other. And can be unevenly distributed in different regions. Therefore, there is no hindrance to the ion implantation process of the thin film transistor, and the formation pitch of the shift register with high circuit element formation density can be reduced, so that the unit cell pitch of the drive circuit is reduced and the pixel matrix is made finer. Can be
(2) シフトレジスタは、基板の外周縁から画素マトリクスの形成領域までの間に並列配置された第1および第2のシフトレジスタ形成領域に分割して形成されているため、駆動回路の単位セルのピッチは狭小化される。従って、画素マトリクスの画素ピッチを狭小化して表示の品位を向上することができる。 (2) Since the shift register is divided into first and second shift register formation regions arranged in parallel between the outer periphery of the substrate and the pixel matrix formation region, the unit cell of the drive circuit The pitch of is narrowed. Therefore, the pixel pitch of the pixel matrix can be narrowed to improve display quality.
(3) 第1のクロック信号線は第1のシフトレジスタ形成領域に隣接して並列配置され、第2のクロック信号線は第2のシフトレジスタ形成領域に隣接して並列配置されているため、各クロック信号線からシフトレジスタまでの配線長さを等しく、また最短寸法に設計できる。このため、配線抵抗の差や寄生容量の差異に起因してのクロック信号の同期のずれが発生しにくいので、シフトレジスタが誤動作せず、アクティブマトリクスパネルの信頼性が高い。ここで、第1のクロック信号線を第1のシフトレジスタ形成領域に対して基板の外周縁側に形成し、第2のクロック信号線を第2のシフトレジスタ形成領域に対して画素マトリクスの形成領域側に形成した場合には、シフトレジスタ形成領域をクロック信号線が通らないので、単位シフトレジスタの形成ピッチをさらに狭小化できる。 (3) Since the first clock signal line is arranged in parallel adjacent to the first shift register formation region, and the second clock signal line is arranged in parallel adjacent to the second shift register formation region, The wiring length from each clock signal line to the shift register can be made equal and the shortest dimension can be designed. For this reason, the synchronization of clock signals due to a difference in wiring resistance and a difference in parasitic capacitance hardly occurs, so that the shift register does not malfunction and the active matrix panel has high reliability. Here, the first clock signal line is formed on the outer peripheral side of the substrate with respect to the first shift register formation region, and the second clock signal line is formed with the pixel matrix formation region with respect to the second shift register formation region. When formed on the side, the clock signal line does not pass through the shift register formation region, so that the unit shift register formation pitch can be further reduced.
(4) 第1および第2のシフトレジスタを複数に系列化した場合には、それを構成する回路要素の動作を高速度化せずとも、駆動回路自身の動作速度を高めることができる。 (4) When the first and second shift registers are grouped in a plurality, the operation speed of the drive circuit itself can be increased without increasing the operation speed of the circuit elements constituting the first and second shift registers.
11・・・透明基板
12,40,50,70,80,90・・・ソース線駆動回路
13,20,41,51,71,81,91・・・シフトレジスタ
17,18,19・・・サンプルホールド回路
21・・・ゲート線駆動回路
22・・・画素マトリクス
24,25・・・ゲート線
26,27,28・・・ソース線
29・・・薄膜トランジスタ
30・・・液晶セル
34,37,83,84,93,94・・・クロック信号線
41a,51a・・・A系列のシフトレジスタ(第1のシフトレジスタ)
41b,51b・・・B系列のシフトレジスタ(第2のシフトレジスタ)
42a,52a,72a・・・第2のシフトレジスタ形成領域
42b,52b,72b・・・第2のシフトレジスタ形成領域
43,53・・・A系列のクロック信号線(第1のクロック信号線)
44,55・・・B系列のクロック信号線(第2のクロック信号線)
45,65,75,85・・・アナログスイッチ部
46,66,66a,66b,76,86・・・ビット信号出力線
47,67,77・・・バッファ回路
49a,49b,59a〜59d,79a,79b,89a,89b・・・クロック信号入力線
51c・・・C系列のシフトレジスタ(第1のシフトレジスタ)
51d・・・D系列のシフトレジスタ(第2のシフトレジスタ)
54・・・C系列のクロック信号線(第1のクロック信号線)
56・・・D系列のクロック信号線(第2のクロック信号線)
73・・・第1のクロック信号線
74・・・第1のクロック信号線
300a,300b,300c,300d・・・薄膜トランジスタ形成領域
11...
41b, 51b... B-series shift register (second shift register)
42a, 52a, 72a ... second shift
44, 55... B series clock signal line (second clock signal line)
45, 65, 75, 85...
51d... D-series shift register (second shift register)
54... C-series clock signal line (first clock signal line)
56... D-series clock signal line (second clock signal line)
73... First
Claims (3)
第1クロック信号を供給する第1クロック信号線と、
該第1クロック信号と逆相からなる第2クロック信号を供給する第2クロック信号線と、
前記第1クロック信号とは位相の異なる第3クロック信号を供給する第3クロック信号線と、
該第3クロック信号と逆相からなる第4クロック信号を供給する第4クロック信号線と、
前記第1及び第2クロック信号線に隣接し、前記第1及び第2クロック信号線からそれぞれ第1及び第2クロック信号入力線を介して供給される前記第1及び第2クロック信号に同期して動作し第1ビット出力信号を第1ビット出力線に出力する第1シフトレジスタと、
該第1シフトレジスタに対して前記画素領域側に形成されるとともに、前記第3及び第4クロック信号線に隣接し、前記第3及び第4クロック信号線からそれぞれ第3及び第4クロック信号入力線を介して供給される前記第3及び第4クロック信号に同期して動作し第2ビット出力信号を第2ビット出力線に出力する第2のシフトレジスタと、
を有し、
前記第1及び第2クロック信号線は、前記第1シフトレジスタに対して前記外周縁側に形成され、
前記第3及び第4クロック信号線は、前記第2シフトレジスタに対して前記画素領域側に形成されており、
第1及び第2シフトレジスタはそれぞれ2つのクロックドインバータ回路及びインバータ回路からなり、
前記第2シフトレジスタにおける各クロックドインバータ回路は、
そのゲート電極が前記第3クロック信号入力線を構成する第1の薄膜トランジスタと、
前記第1の薄膜トランジスタと同一導電型の薄膜トランジスタであって、そのドレイン領域が前記第1の薄膜トランジスタのソース領域と共通のシリコン領域で形成された第2の薄膜トランジスタと、
そのゲート電極が前記第4クロック信号入力線を構成し、前記第1の薄膜トランジスタとは異なる導電型の薄膜トランジスタである第3の薄膜トランジスタと、
前記第3の薄膜トランジスタと同一導電型の薄膜トランジスタであって、そのドレイン領域が前記第3の薄膜トランジスタのソース領域と共通のシリコン領域で形成され、かつ、そのソース領域が前記第2トランジスタのソース領域と接続された第4の薄膜トランジスタと、
を含み、
前記第1及び第2の薄膜トランジスタのゲート電極は前記共通のシリコン領域を挟んで配置され、
前記第1及び第2の薄膜トランジスタのゲート電極の間における前記共通のシリコン領域の上方を、前記ゲート電極の延在方向に沿って前記第1ビット出力線が通るように構成されていることを特徴とする駆動回路。 A driving circuit that is disposed between a pixel region disposed on a substrate and an outer peripheral edge of the substrate and drives each pixel of the pixel region;
A first clock signal line for supplying a first clock signal;
A second clock signal line for supplying a second clock signal having a phase opposite to that of the first clock signal;
A third clock signal line for supplying a third clock signal having a phase different from that of the first clock signal;
A fourth clock signal line for supplying a fourth clock signal having a phase opposite to that of the third clock signal;
Adjacent to the first and second clock signal lines and synchronized with the first and second clock signals supplied from the first and second clock signal lines via the first and second clock signal input lines, respectively. A first shift register that operates and outputs a first bit output signal to a first bit output line;
The first shift register is formed on the pixel region side, is adjacent to the third and fourth clock signal lines, and inputs third and fourth clock signals from the third and fourth clock signal lines, respectively. A second shift register that operates in synchronization with the third and fourth clock signals supplied via a line and outputs a second bit output signal to a second bit output line;
Have
The first and second clock signal lines are formed on the outer peripheral side with respect to the first shift register,
The third and fourth clock signal lines are formed on the pixel region side with respect to the second shift register,
Each of the first and second shift registers includes two clocked inverter circuits and inverter circuits,
Each clocked inverter circuit in the second shift register is
A first thin film transistor whose gate electrode constitutes the third clock signal input line;
A second thin film transistor having the same conductivity type as the first thin film transistor, the drain region of which is formed of a silicon region common to the source region of the first thin film transistor;
A third thin film transistor whose gate electrode constitutes the fourth clock signal input line and is a thin film transistor of a conductivity type different from that of the first thin film transistor;
A thin film transistor having the same conductivity type as the third thin film transistor, the drain region of which is formed of a silicon region common to the source region of the third thin film transistor, and the source region of which is the same as the source region of the second transistor A connected fourth thin film transistor;
Including
The gate electrodes of the first and second thin film transistors are disposed across the common silicon region,
The first bit output line is configured to pass along the extending direction of the gate electrode above the common silicon region between the gate electrodes of the first and second thin film transistors. Drive circuit.
A display panel comprising the drive circuit according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004095481A JP3797366B2 (en) | 2004-03-29 | 2004-03-29 | Driving circuit, active matrix panel, and display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004095481A JP3797366B2 (en) | 2004-03-29 | 2004-03-29 | Driving circuit, active matrix panel, and display panel |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003000406A Division JP2003270667A (en) | 2003-01-06 | 2003-01-06 | Drive circuit, active matrix panel, and display panel |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004287448A JP2004287448A (en) | 2004-10-14 |
JP3797366B2 true JP3797366B2 (en) | 2006-07-19 |
Family
ID=33296957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004095481A Expired - Lifetime JP3797366B2 (en) | 2004-03-29 | 2004-03-29 | Driving circuit, active matrix panel, and display panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3797366B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2455931A4 (en) * | 2009-07-15 | 2013-05-15 | Sharp Kk | Scan signal line driving circuit and display apparatus having same |
-
2004
- 2004-03-29 JP JP2004095481A patent/JP3797366B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004287448A (en) | 2004-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI606437B (en) | Display panel | |
JP5308472B2 (en) | Shift register | |
TWI405165B (en) | Display device | |
US9842559B2 (en) | Display device | |
WO2011007591A1 (en) | Scan signal line driving circuit and display apparatus having same | |
WO2011007464A1 (en) | Shift register | |
US7151523B2 (en) | Bi-directional shift register and display device using same | |
JP3800863B2 (en) | Display device | |
US6492972B1 (en) | Data signal line driving circuit and image display apparatus | |
JPH05303080A (en) | Active matrix panel | |
WO2021253392A1 (en) | Display substrate and manufacturing method therefor, and display device | |
CN111427201A (en) | Array substrate and display panel | |
JP3797366B2 (en) | Driving circuit, active matrix panel, and display panel | |
JP3742067B2 (en) | Drive circuit and active matrix panel | |
JP3741961B2 (en) | Driving circuit and active matrix panel | |
WO2020151381A1 (en) | Driving unit, gate driving circuit, array substrate, and display apparatus | |
JP2003270667A (en) | Drive circuit, active matrix panel, and display panel | |
JP3206590B2 (en) | Integrated circuit device and liquid crystal display device using the same | |
JP3508772B2 (en) | Drive circuit and active matrix panel | |
JP2001308340A (en) | Active matrix panel | |
US6839047B2 (en) | Display device having an improved video signal drive circuit | |
JP2001291873A (en) | Active matrix panel | |
KR100392043B1 (en) | Liquid crystal display device | |
KR100474056B1 (en) | Circuit board and flat panel display device | |
JP2003032096A (en) | Electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060410 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
EXPY | Cancellation because of completion of term |