JP3796241B2 - 混成集積回路装置およびその製造方法 - Google Patents

混成集積回路装置およびその製造方法 Download PDF

Info

Publication number
JP3796241B2
JP3796241B2 JP2003369873A JP2003369873A JP3796241B2 JP 3796241 B2 JP3796241 B2 JP 3796241B2 JP 2003369873 A JP2003369873 A JP 2003369873A JP 2003369873 A JP2003369873 A JP 2003369873A JP 3796241 B2 JP3796241 B2 JP 3796241B2
Authority
JP
Japan
Prior art keywords
conductive path
integrated circuit
circuit device
etchant
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003369873A
Other languages
English (en)
Other versions
JP2004200655A (ja
Inventor
優助 五十嵐
傑 若井
純 坂野
昌巳 茂木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003369873A priority Critical patent/JP3796241B2/ja
Publication of JP2004200655A publication Critical patent/JP2004200655A/ja
Application granted granted Critical
Publication of JP3796241B2 publication Critical patent/JP3796241B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、混成集積回路装置に関し、特にCuの上にNiメッキを施した際の、Niヒゲの防止をした混成集積回路装置に関するものである。
一般に、混成集積回路装置において、例えば導電路としてCuを使うことがある。図6はその一例であり、例えば絶縁性を有する基板(1)に所望の回路を達成するための導電路(2)が形成され、この導電路(2)またはこれと一体でなる導電パッドに半導体チップやチップ抵抗等が実装され、前記回路が実現されている。
ここでは基板(1)としてはAl金属により成り、表面を陽極酸化して酸化アルミニウム(3)を生成し、導電路との接着性を考えエポキシ系の樹脂(4)がその全面に被着されている。
特開昭64−35985号公報
前記構成において、Cu(5)の酸化防止や金属細線のボンディング性を考慮してその表面にNi(6)がメッキされている。一方、エッチングとしては、ドライエッチとウェットエッチングの2通りが有るがスループットを考えてウェットがその主流となっている。一般に数μm〜数十μmの金属をドライで行った場合、数時間以上かかるものが、シャワー式のウェットエッチングで行えば数分〜数十分程度でエッチングできる。
特に全面にCu、Niを被着し、塩化第2鉄(FeCl3)のエッチャントでウェットエッチングをした場合、Cuの方がエッチングレートが大きいため、図6のようにNiの庇(7)が形成される。例えば1〜2μmの膜厚に対して、庇が10μm以上形成される。一方、製造工程中において、レジストゴミやその他のゴミが付着するための除去、およびNi表面が平らであるためボンディング性の向上を考えてブラッシングが行われる。つまりこのブラッシングによりゴミは除去され、Niの表面は粗面になる。
しかし図6のようにNiの庇が設けられているため、ブラシの毛足がこの庇に当り、Niヒゲ(8)を生成し、導電路(2)間の短絡を発生させたり、膜剥がれ等を発生させていた。またNiの成膜領域以外をレジストで覆い、電解メッキで選択的にNiを被着させる場合、レジストの周辺に電流が集中し、レジストを除去してみると、Niパターンの周辺に突起が生成され、これがボンディング性を悪化させていた問題もあった。
本発明は前述の課題に鑑みて成され、下層に設けられる第1の導電路(14)とこの上層に被着された第2の導電路(15)よりその導電路(11)を成し、第2の導電路(15)を、第1の導電路(14)よりもエッチングレートが小さい材料で構成され、第2の導電路の膜厚Xに対して第2の導電路の第1の導電路からの庇のはみ出し長さYがY/X≦1の庇に抑えるようにして解決するものである。
以上の説明からも明らかなように、導電路を2層にし、下層の導電路の方が上層の導電路よりエッチングレートが大きい場合、当然上層の導電路の庇が形成されるが、この庇を第2の導電路の膜厚Xに対して第2の導電路の第1の導電路からの庇のはみ出し長さYがY/X≦1に抑えることでこの庇の強度を向上させることができる。従ってブラッシング等を行ってもNiヒゲや膜剥がれが無くなり、歩留まり向上を達成できる。
特に下層がCu、上層がNiでエッチャントが塩化第2鉄の場合特にこの現象が顕著であり、有効である。またエッチャントの一要素(Cl)と第1の導電路の金属(Cu)が反応し、エッチャントが循環せず静止している場合、この反応物の塩化銅がエッチャントに対するマスクとなり、第2の導電路の金属(Ni)のみ選択性を有し、庇や爪を取り除くことができる。従ってブラッシングを行ってもヒゲや膜剥がれが無くなり、爪がないために良好なボンダビィリティを有することになる。
以下に本発明の混成集積回路装置を図1を参照しながら説明する。まず少なくともその表面が絶縁性を有する基板(10)があり、この上には導電路(11)が形成される。この基板(10)は、ここではAl基板よりなり、その表面は陽極酸化により酸化アルミニウム(12)が生成され、更に導電路(11)との接着性を考えて、エポキシ系の樹脂(13)が被膜されている。しかし少なくとも表面が絶縁処理されていればよく、他の方法(例えばスパッタリング等)で直接成膜できるのであれば、セラミック、プリント基板またはガラス基板等でも良い。
前記導電路(11)は、2層構造で成り、下層の第1の導電路(14)は、例えばCuよりなる金属で形成され、ここでは35μmの厚さでこの導電路(11)の主となる。また第1の導電路(14)上には、この導電路よりもエッチングレートの小さい材料、例えば数μm〜10μm程度、実際ここでは5μmのNiより成る第2の導電路(15)が被着されている。詳しくは後述するが、第1の導電路(14)の方がエッチングレートが大きいエッチャントでウェットエッチングし、第1の導電路(14)と第2の導電路(15)に同時に成すと、どうしても第1の導電路(14)の方が選択されアンダーカッとされ、庇(16)が形成される。例えばここでは、エッチャントとして塩化第2鉄を使い、強制供給法例えばシャワーによりウェットエッチングされる。
この庇(16)の形状は、後述する方法等で達成できるが、いろいろな形状で実験した結果、庇(16)の長さがその肉厚に対して0を越えて1以下であれば、Niヒゲや膜剥がれがないことが判った。
実験によれば、Niヒゲの発生率は、研摩方法によって大きく異なるため、ブラシの毛足の線径を0.45mm、長さを14〜24mmとし、その回転数を500〜1500回/分とした。図5のようにNi厚Xに対して庇のはみ出し長さYを色々と変化させて実験してみた。例えば5μmの膜厚に対し、10〜1まで約1μmずつ変化させた結果、4μm程度からそれ以下のものは、Niヒゲが殆ど発生しないことが判った。特に2μm、1μmでは全く発生しなかった。
以上の説明からも判るように、本発明の特徴は、庇自身を、Y/X≦1とすることにある。これは相対的に縦が横と同等の立方体または縦が横よりより厚くなるためにこの庇の強度が増強するためであると考えられる。
続いてこの庇の製造方法について説明する。
まずAl金属基板(10)を用意し、その表面を陽極酸化して酸化アルミニウム(12)を形成し、エポキシ系の樹脂(13)を成膜した後、この樹脂の接着性を利用して、全面にCu箔(14)をプレス接着し、更にこの全表面にNi層(15)をメッキにより成膜している。(以上図2参照)
続いて、ホトリソグラフィ技術により、導電路(11)を形成する領域にホトレジスト(20)を成膜し、被エッチング面に常時新しいエッチャントが供給されるようにしてウェットエッチングする。この新しいエッチャントを被エッチング面に供給すると同時に、反応物を取り除くためにエッチャントに流れを与える方式を、ここでは強制供給法と仮称する。この方法は、シャワー、液層内を循環させる方法等色々考えられ、ここでエッチャントは塩化第2鉄であり、強制循環方式としてシャワーを採用した。塩化第2鉄のエッチングレートRは、R(Cu)>R(Ni)であるため、図5にも示したような庇(16)ができた状態で第1の導電路(14)と第2の導電路(15)が形成される。(以上図3参照)
続いて、塩化第2鉄が満たされた槽(21)の中に前記基板をディップする工程がある。
本工程では、パターン化されて露出した第1の導電路(14)の側面は、強制供給法とは異なり、静止したエッチャントでエッチングされ、この側面にはエッチング液の一構成要素が化学反応により保護膜としてその側面に形成され、これ以上第1の導電路がエッチングされないで第2の導電路がエッチングさ、この庇が短くなってゆくのだろうと推定できる。
図5を使って更に詳しく説明する。例えば塩化第2鉄を使ったディップ法でCuをエッチングすると露出面に斜線でハッチングしたような塩化銅(CuClx:X=1または2)が生成される。エッチャントは静止しているのでこの塩化銅は、強制的に撤去されず、へばり付いている。例えば膜厚35μmの銅をエッチングした時、ディップ法では、全てがエッチングされるまでに1日あるいはそれ以上の時間がかかる事実がその証明となる。逆にこの時点でのエッチングレートRを考えると、塩化銅がへばり付いているために、CuのエッチングレートR(Cu)が大幅に小さくなり、ディプされた中では、R(Cu)<<R(Ni)となる。従って、Niが選択的にエッチングされてゆき、庇を無くすことができる。
先にも説明したように、この庇は、Y/X≦1で有ればよく、a点に於いてY/X=1となる。そして、第1の導電路14の側面の位置をゼロとした場合、点bに於いて、Y/Xの値がマイナスとなる。本来ブラッシングをする場合、点bの方がブラシの毛足がNiに当らず良いが、最大点aで有ってもよい。従ってディップ法では若干の時間が必要になるがNiの選択性を有するため、図5の点a、bのように任意に設定できる。
従ってこの後の工程で、ブラッシングを行っても、庇の強度が従来よりも増すためにNiヒゲや膜剥がれを減少または全く無くすことができ。最後には、説明を簡単にするが、チップ抵抗、半導体チップが固着され、必要によってはワイヤーボンドされて所定の回路が達成される。更に必要によってリードの接続や樹脂モールドまたはケースの取りつけが行われて完成される。
続いてNi爪の除去方法について説明する。これは前実施例と異なり、部分的にNiを電解メッキするもので、まず図7のようにCu箔(14)を貼り付けた後、図7のようにNiメッキしたい所のみ残して全てをレジスト(30)で覆い、図8のように電解メッキする。ここでは前にも述べたように、パターンの周辺に電流集中が発生し、Ni爪と称した突起(31)が発生する。
続いて第1の導電路となるCu箔(14)をホトエッチングする。従って図9に示したように、Cuパターンの上に爪のあるNi層が形成される。この爪は、ワイヤーボンディング性の悪化を引き起こすために図4に示すようにディップする。前実施例で説明したように、ディップではNiを選択的にエッチングできるので、この爪を無くすことが可能となる。
前実施例も、本実施例もディップ方法としてディップ槽(21)を使っているが、例えば図10のように、基板(10)の上に例えばホトレジスト(40)等のダムを形成して、この中にエッチャントを溜めても良い。
図3において、周辺にダムを形成した状態で、シャワー式エッチングを行い、図のように完全にエッチングできたなら、シャワーを止める。止まるとダムがあるために、エッチャントが溜ったディップ状態と成り、Niのみ選択的にエッチングできる。これは、例えば自動ラインで、コンベヤー式に基板が流れ、シャワー室を通過した後、ディップ法に移る場合、設備の必要もなく簡単に達成できるものである。
本発明の実施例を説明する斜視図である。 本発明の製造方法を説明する断面図である。 本発明の製造方法を説明する断面図である。 本発明の製造方法を説明する断面図である。 本発明の原理を説明する断面図である。 従来の問題点を説明する斜視図である。 本発明の製造方法を説明する断面図である。 本発明の製造方法を説明する断面図である。 本発明の製造方法を説明する断面図である。 本発明の製造方法を説明する一部断面斜視図である。
符号の説明
10 基板
11 導電路
14 第1の導電路
15 第2の導電路
16 庇
31 突起

Claims (4)

  1. 少なくとも表面が絶縁性を有する基板と、この基板に所定の回路を達成するための導電路と、この導電路と電気的に接続された半導体チップとを少なくとも有する混成集積回路装置であって、
    前記導電路は、下層に設けられるCuより成る第1の導電路と、この上層に被着されて前記第1の導電路よりも薄いNiメッキよりなる第2の導電路から成り、
    前記第1の導電路からはみ出す前記第2の導電路により庇が形成され、
    前記庇がはみ出す距離をYとし、前記第2の導電路の厚みをXとした場合、Y/X≦1の関係が成り立ち、
    前記第2の導電路の表面は、前記庇が形成された状態で、ブラッシングされることを特徴とする混成集積回路装置。
  2. 前記第2の導電路の厚みは10μm以下であることを特徴とする請求項1記載の混成集積回路装置。
  3. 基板の表面にCuより成る第1の金属層を積層させる工程と、
    前記第1の金属層に、前記第1の金属層よりも薄いNiメッキよりなる第2の金属層を積層させる工程と、
    前記第1の金属層および前記第2の金属層をエッチングすることにより、下層の第1の導電路と上層の第2の導電路とから成る導電路を形成する工程と、
    前記第2の導電路をブラッシングする工程と、を具備し、
    前記導電路を形成する工程では、前記第1の導電路からはみ出す前記第2の導電路により庇が形成され、
    前記庇がはみ出す距離をYとし、前記第2の導電路の厚みをXとした場合、Y/X≦1の関係が成り立ち、
    前記ブラッシングする工程では、前記庇が形成された状態で前記第2の導電路をブラッシングすることを特徴とする混成集積回路装置の製造方法。
  4. 前記導電路を形成する工程では、
    前記第1の導電路および前記第2の導電路は、流れを持って供給されるエッチャントによりエッチングされて形成され、
    更に、静止した状態のエッチャントに前記基板を浸漬させて、前記エッチャントと前記第1の導電路とが化合した保護膜により、前記第1の導電路を保護した状態で、前記第2の導電路をエッチングし、前記庇を短くすることを特徴とする請求項3記載の混成集積回路装置の製造方法。
JP2003369873A 2003-10-30 2003-10-30 混成集積回路装置およびその製造方法 Expired - Fee Related JP3796241B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003369873A JP3796241B2 (ja) 2003-10-30 2003-10-30 混成集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003369873A JP3796241B2 (ja) 2003-10-30 2003-10-30 混成集積回路装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP29572293A Division JP3573774B2 (ja) 1993-11-25 1993-11-25 混成集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004200655A JP2004200655A (ja) 2004-07-15
JP3796241B2 true JP3796241B2 (ja) 2006-07-12

Family

ID=32768045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003369873A Expired - Fee Related JP3796241B2 (ja) 2003-10-30 2003-10-30 混成集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3796241B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010137549A1 (ja) * 2009-05-26 2010-12-02 荒川化学工業株式会社 フレキシブル回路基板及びその製造方法

Also Published As

Publication number Publication date
JP2004200655A (ja) 2004-07-15

Similar Documents

Publication Publication Date Title
US4716423A (en) Barrier layer and orifice plate for thermal ink jet print head assembly and method of manufacture
JP2000216547A (ja) チップキャリヤ基板
TWI600131B (zh) Lead frame manufacturing method
JP4282777B2 (ja) 半導体装置用基板及び半導体装置の製造方法
WO2011158731A1 (ja) 半導体素子搭載用基板及びその製造方法
JP3855320B2 (ja) 半導体装置用基板の製造方法及び半導体装置の製造方法
JP3796241B2 (ja) 混成集積回路装置およびその製造方法
US20090315955A1 (en) Liquid ejection head
JP3573774B2 (ja) 混成集積回路装置の製造方法
JP4797368B2 (ja) 半導体装置の製造方法
JP2001111201A (ja) 配線板の製造方法およびそれを用いて製造された配線板
JP3661343B2 (ja) 半導体装置用基板及びその製造方法
JP3695816B2 (ja) 配線のエッチング方法
JP3946232B2 (ja) 混成集積回路装置の製造方法およびローラーを有したエッチング液残留装置。
JPH0864934A (ja) プリント配線板の製造方法
KR101324225B1 (ko) 인쇄회로기판의 제조방법
JP2005025514A (ja) アンテナ内蔵非接触型icカード用の導電性シートおよびアンテナ内蔵非接触型icカード
JP4045007B2 (ja) 半導体装置の製造方法
JP2003301293A (ja) 半導体装置の製造方法
JP3773573B2 (ja) 基板の搬送方法および混成集積回路装置の製造方法
JP5958275B2 (ja) プリント基板の製造方法
JPS59175755A (ja) ワイヤボンデイングに適した表面を有するプリント配線基板の製造方法
JP4730071B2 (ja) 回路基板の製造方法
JP3369823B2 (ja) 混成集積回路装置の製造方法
CN112885799A (zh) 半导体结构及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060414

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090421

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100421

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110421

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120421

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130421

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees