JP3795364B2 - 集積回路および受信装置 - Google Patents
集積回路および受信装置 Download PDFInfo
- Publication number
- JP3795364B2 JP3795364B2 JP2001298201A JP2001298201A JP3795364B2 JP 3795364 B2 JP3795364 B2 JP 3795364B2 JP 2001298201 A JP2001298201 A JP 2001298201A JP 2001298201 A JP2001298201 A JP 2001298201A JP 3795364 B2 JP3795364 B2 JP 3795364B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- vco
- integrated circuit
- pll
- variable range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 94
- 238000001514 detection method Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000004364 calculation method Methods 0.000 claims description 2
- 230000010354 integration Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 51
- 230000000694 effects Effects 0.000 description 50
- 238000010586 diagram Methods 0.000 description 44
- 230000008569 process Effects 0.000 description 38
- 239000010410 layer Substances 0.000 description 26
- 239000013078 crystal Substances 0.000 description 16
- 230000008859 change Effects 0.000 description 14
- 238000012545 processing Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000012790 confirmation Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000012937 correction Methods 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011435 rock Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の属する技術分野】
本発明は、連続した広い周波数範囲で発振する発振回路を内蔵する集積回路、および、それを用いた、特に衛星放送受信機や、地上波テレビ放送、ケーブルテレビ(CATV)放送用受信機として用いうる受信装置に関するものである。
【0002】
【従来の技術】
衛星放送、地上波テレビ放送、ケーブルテレビ(CATV)放送などのテレビ放送では、広い周波数範囲を使っている。例えば、衛星放送チューナ(屋内受信機)の入力周波数は950MHzから2150MHz、ケーブルテレビ放送では52MHzから864MHzが使われている。地上波テレビ放送も、ケーブルテレビ放送と同じような周波数帯域を使っている。情報量の多いテレビ信号を送るのに、広い周波数が必要であることに加え、多くの番組を視聴者が選べるように、多くの番組を多くのチャンネルを使って放送しているためである。
【0003】
これらの広い周波数範囲を使っている放送を受信する受信機では、アンテナ信号入力を扱う回路ブロック(チューナ、フロントエンド)が、放送で使われている周波数を、特定の周波数(中間周波数)に変換する(CATVでは、2回変換される場合もある)。中間周波数に変換された受信信号は、増幅、フィルター、復調などの信号処理が行われ、映像や音声信号が得られる。この中間周波数に変換する過程で局部発振信号が受信機内部で必要になる。
【0004】
受信機のフロントエンドでは、ミキサと呼ばれる回路ブロックがこの周波数変換を行う。ミキサでは、入力信号Asin ωRfと局部発振信号Bsin ωLOとの積を出力する。ミキサの出力Yは、次式になる。
Y=kABsinωRfsin ωRO
=kAB{0.5sin (ωRf+ωLO )+0.5sin (ωRf−ωLO)}
ここで、kは比例定数である。
【0005】
この式から、入力信号周波数と局部発振周波数との差の周波数成分がミキサの出力から得ることができ、周波数変換できることが分かる。
【0006】
デジタル衛星放送の場合は、中間周波数としてゼロ周波数を使う(ダイレクトコンバージョン方式)。この場合の局部発振周波数は受信周波数と同じ周波数950MHzから2150MHzが必要になる。また、ゼロ周波数に変換しても、元の情報が保存されるように、90度位相差を持つ2つの局部発振信号で周波数変換を行い、その2つの出力信号を使う(これをベースバンド信号と呼ぶ)。
【0007】
ケーブルテレビ放送では、非常に多くのチャンネルで放送するため、良好なひずみ特性が要求される。そのため一般に周波数変換を2回行う方式(ダイレクトコンバージョン方式)が使われる。1回目の周波数変換では、受信周波数より高い中間周波数に変換する。中間周波数を1000MHzとすると、この場合に必要になる局部発振周波数は、1052MHzから1864MHzとなる。
【0008】
上記の局部発振信号を発生させる局部発振回路は、広い発信周波数範囲を得ること以外に、温度や電源電圧の変化に対して周波数が安定であることが要求される。また、デジタル放送を受信する場合はさらに位相雑音が良好であることも必要である。
【0009】
これらを満足させるため、通常は、インダクタ(L)とコンデンサ(C)からなる共振回路を含むLC発振回路が使われる。周波数を変化させるためには、端子間の電圧で容量が変化するダイオード(バリキャップダイオード、Variable Capacity 、VC)が一般に使われる。これにより、電圧で周波数が変化する発振回路が得られる。これを通常、VCO(Voltage Controlled Oscillator:電圧制御発振器)と呼ぶ。
【0010】
LC発振回路の発振周波数(共振周波数)は、共振回路のインダクタンスをL(H)、容量をC(F)とすると、発振周波数fo (Hz)は次式で決まる。
fo =1/{2π√(LC)}
また、容量C=Cmax (Cの最大値)、C=Cmin (Cの最小値)のときの発振周波数をそれぞれfomin、fomaxとすると、次式の関係が得られる。
fomax/fomin=√(Cmax /Cmin )
すなわち、周波数の可変範囲としては、最大周波数と最小周波数との比が共振回路の容量の最大値と最小値との比(容量変化比)の平方根に一致する。最大発振周波数と最小発振周波数との比が大きいほど実現が困難になる。前述の例で考えると、デジタル衛星放送チューナでは、2150/950=2.26、ケーブルテレビチューナでは1864/1052=1.77となる。
【0011】
従来の技術では、これらの周波数可変範囲を得るために、容量変化比の大きなバリキャップダイオードを使用している。また、容量変化比を得るためにバリキャップダイオードには最大30Vの電圧を印加する。それでも必要は可変範囲を得られない場合は、共振回路のインダクタを切り替えたり、複数のVCOを用意して切り替えたりしている。
【0012】
【発明が解決しようとする課題】
集積回路の加工精度は年々微細化が進み、トランジスタの周波数特性は向上を続けている。トランジスタの周波数特性の性能は、遮断周波数fTで示される。このfTは、実際に使用する周波数の10倍以上が必要とされる。近年のバイポーラ、BiCMOS、RFCMOSプロセスで作られるトランジスタのfTは20GHzを超えている。衛星等のテレビ放送の受信フロントエンドをこれらのICプロセスで作るのに十分な特性である。このため、大きな市場を形成している衛星等のテレビ放送用受信フロントエンドのIC化を目指した開発が行われている。特に、高周波部分をすべて集積化したICは、従来の金属ケースに覆われている、比較的大きなフロントエンドモジュールをICで置き換えることが可能となり、放送受信機の小型化、低価格化に貢献する。
【0013】
このような高周波ICを実現する上で、広い周波数範囲のVCOをいかに低価格で実現するかが課題となる。なぜなら、
(a)IC上で実現可能なバリキャップ素子の容量変化比が小さい
(b)IC上で実現可能なインダクタのQが低い
(c)IC上で実現可能なインダクタの面積が比較的大きいため、価格に影響する
(d)ICプロセスのばらつきにより、周波数がばらつく
等の問題があるからである。
【0014】
本発明は、上記問題点に鑑みなされたものであり、その目的は、ICにVCOを内蔵して全体を小型化できるとともに、ICプロセスのばらつきにより周波数がばらついても、少ない個数のVCOで広い周波数範囲をカバーでき、その結果いっそう小型化できる集積回路および受信装置を提供することにある。
【0015】
【課題を解決するための手段】
上記の課題を解決するため、本発明の集積回路は、それぞれに共通の周波数制御電圧が与えられ、該周波数制御電圧に応じてそれぞれ異なる周波数可変範囲のVCO出力を発振する複数のVCOと、VCO出力選択制御信号に基づいて前記複数のVCOの中から1つのVCOを選択するVCO出力選択器と、プログラマブル分周器により前記1つのVCO出力を分周した分周出力と、基準周波数としての比較周波数とに基づいて上記周波数制御電圧を生成するPLLとを備え、隣り合うVCOにおいて発振周波数が重なることによって可変周波数範囲同士が連続するように各周波数可変範囲を設定したことを特徴としている。
【0016】
(ア)上記の構成により、ICにVCOを内蔵している。それゆえ、ICとVCOとを含めた全体を小型化できる。
【0017】
(イ)また、上記の構成により、ICにすべてのVCOを同一プロセスで作り込むことができ、その結果、各VCO用素子形成時のプロセスばらつきをあらかじめパラメータとして考慮したうえで、できあがる素子(VCO)の特性をシミュレーションしながら設計することで、すべてのVCOについて、特性を略一様になるように制御することができる。
【0018】
したがって、IC内の各VCOの周波数可変範囲のばらつきを同一方向にすることができる。
【0019】
ここで、IC内の各VCOの周波数可変範囲のばらつきを同一方向にすることができることを利用して、各VCOの周波数可変範囲としては、ばらついても不変な範囲のみを採用するのではなく、ばらつくか否かにかかわらずカバーする範囲およびばらついた場合にのみカバーすることになる範囲の両方を採用する。
【0020】
なお、これは、もし端の部分も使うことにすれば、すべての範囲を採用すればよいということである。
【0021】
その際、隣り合うVCOにおいて発振周波数が重なることによって周波数可変範囲同士が連続するように各周波数可変範囲を設定しておく。もし、低い方の周波数可変範囲を担当するVCOの周波数可変範囲が低いほうへばらつき、高い方の周波数可変範囲を担当するVCOの周波数可変範囲が高いほうへばらつけば、連続性を保つためには多くのVCOが必要となるが、本構成では上記のようにすべてのVCOについてばらつく方向(高くなる方向、または低くなる方向)が同じなので、連続性を保つのにVCOの個数を多く必要としない。
【0022】
なお、連続するように設定するというのは、例えば、VCOをICに作り込む際に、シミュレーション等の手法も適宜用いて、可変容量素子やインダクタの値を種々選択して、それにより得られる周波数可変範囲が連続していることを確認していけばよい。
【0023】
それゆえ、ICプロセスのばらつきにより周波数がばらついても、少ない個数のVCOで広い周波数範囲をカバーできる。その結果、集積回路をいっそう小型化できる。
【0024】
本構成が備えるVCOは、放送などの電波などの信号を受信して、受信した信号の周波数を、特定の周波数(中間周波数)に変換する際に必要となる局部発振信号を作り出すのに用いることができる。
【0025】
また、それ以外にも、広い周波数範囲の発振周波数を得たい場合に広く用いることができる。
【0026】
また、本発明の集積回路は、上記の構成に加えて、選局を行うPLLで設定しようとしている周波数に対して最適なVCOかどうかを、選局のたびに確認し、そのVCOが不適切である場合は、別のVCOを選択することで、必要なVCOを決めることを特徴としている。
【0027】
選局とは、PLLで周波数を設定することである。これにより、上記の構成による効果に加えて、常に最適なVCOを決めることができる。
【0028】
また、本発明の集積回路は、上記の構成に加えて、PLLで設定しようとしている周波数に対して最適なVCOかどうかを、PLLのロック検出出力がロックを示しているかどうかで判断することを特徴としている。
【0029】
これにより、上記の構成による効果に加えて、PLLのロック検出出力はロジック出力であるため、簡単に判断ができる。
【0030】
また、本発明の集積回路は、上記の構成に加えて、ロック検出出力を使ってVCOの適否を確認する場合に、PLLのプログラマブル分周器にセットするデータを複数切り替えて、PLLで設定しようとしている周波数に対してPLLのロック検出出力がロックを示しているかどうかにより、最適なVCOかどうかを確認することを特徴としている。
【0031】
これにより、上記の構成による効果に加えて、使用周波数が、VCOのカバー範囲ぎりぎりになっていることを検出し、排除することができる。
【0032】
また、本発明の集積回路は、上記の構成に加えて、PLLで設定しようとしている周波数に対して最適なVCOかどうかを確認するのに、VCOの周波数カバー範囲を一時的に狭くしたうえで、PLLがロックしているかどうかを確認することを特徴としている。
【0033】
これにより、上記の構成による効果に加えて、1回のロック確認で、使用周波数に対してそのVCOが適切かどうかを確認することができる。
【0034】
また、本発明の集積回路は、上記の構成に加えて、上記VCOの可変容量素子の制御端子を周波数制御端子から切り離し、固定電圧に接続することで、周波数カバー範囲を一時的に狭くすることを特徴としている。
【0035】
これにより、上記の構成による効果に加えて、簡単に周波数可変範囲を狭くすることができる。
【0036】
また、本発明の集積回路は、上記の構成に加えて、周波数可変範囲を狭くするのに、上限、下限のうちの片側だけを狭くすることを特徴としている。
【0037】
これにより、上記の構成による効果に加えて、より簡単な回路で周波数可変範囲を狭くすることができる。
【0038】
また、本発明の集積回路は、上記の構成に加えて、あるVCOでロックしないことが分かった場合に、ロックしないVCOの周波数制御端子の電圧と基準電圧との大小関係に応じて、実際に使うVCOを決めることを特徴としている。
【0039】
これにより、上記の構成による効果に加えて、ロックの判定を1回行うことで、適切なVCOを決めることができるため、使うVCOの判定が短時間でできる。
【0040】
また、本発明の集積回路は、上記の構成に加えて、ロック検出出力を使ってVCOの適否を確認する場合に、PLLの比較周波数を通常使用状態より上げることを特徴としている。
【0041】
これにより、上記の構成による効果に加えて、ロックに要する時間を短縮することができる。
【0042】
また、本発明の集積回路は、上記の構成に加えて、PLLで設定しようとしている周波数に対して最適なVCOかどうかを調べるために、VCOの制御電圧がある範囲に入っているかどうかで判断することを特徴としている。
【0043】
これにより、上記の構成による効果に加えて、最適なVCOかどうかが容易にわかる。
【0044】
また、本発明の集積回路は、上記の構成に加えて、上記VCOを内蔵した高周波ICと、上記高周波ICとは別に、VCOを選択する制御回路を内蔵した制御ロジックICとを備えたことを特徴としている。
【0045】
これにより、上記の構成による効果に加えて、一般的に面積あたりの価格が高い高周波ICの面積を小さくすることができ、高周波ICの価格を安くすることができる。また、高周波ICと制御ロジックICとの合計価格も安くすることができる。
【0046】
また、本発明の集積回路は、上記の構成に加えて、各VCOがどの周波数可変範囲をカバーしているかをあらかじめ記憶するメモリーを備えたことを特徴としている。
【0047】
これにより、上記の構成による効果に加えて、選局に要する時間を短くすることができる。
【0048】
また、本発明の集積回路は、上記の構成に加え、VCOの周波数可変範囲を確認するのに、PLLのロック検出出力を使うことを特徴としている。
【0049】
これにより、上記の構成による効果に加えて、容易に制御回路を構成することができる。
【0050】
また、本発明の集積回路は、上記の構成に加えて、VCOの周波数可変範囲から、演算により周波数とVCOの割り当てを決めることを特徴としている。
【0051】
これにより、上記の構成による効果に加えて、ロジック回路だけで制御回路が構成できる。
【0052】
また、本発明の集積回路は、上記の構成に加えて、周波数とVCOの割り当てを決めるために、VCOの周波数可変範囲を一時的に狭くすることを特徴としている。
【0053】
これにより、上記の構成による効果に加えて、VCOの割り当てが精度良くできる。
【0054】
また、本発明の集積回路は、上記の構成に加えて、PLLのロック信号を使ってVCOの周波数可変範囲を確認するときに、PLLの比較周波数を上げることを特徴としている。
【0055】
これにより、上記の構成による効果に加えて、短時間でVCOの周波数可変範囲を確認することができる。
【0056】
また、本発明の集積回路は、上記の構成に加えて、使用する周波数に対してどのVCOを割り当てるかという情報を上記メモリーに記憶する作業として、本集積回路を使って生産する受信機の、工場での生産時に上記メモリーとしての不揮発性メモリーに書き込むことを特徴としている。
【0057】
これにより、上記の構成による効果に加えて、受信機の通常動作時にはVCOの周波数確認動作が不要になる。
【0058】
また、本発明の集積回路は、上記の構成に加えて、各VCOがどの周波数可変範囲をカバーしているかの情報を上記メモリーに記憶する作業として、本集積回路を使った受信機の電源オン時に上記メモリーに書き込むことを特徴としている。
【0059】
これにより、上記の構成による効果に加えて、受信機の通常動作時にはVCOの周波数確認動作が不要になる。
【0060】
また、本発明の受信装置は、上記集積回路を備えており、受信した信号の周波数を、特定の中間周波数に変換する際に必要となる局部発振信号を作り出すのに、上記集積回路に備えられているVCOを用いることを特徴としている。
【0061】
これにより、安価な高周波ICが実現できる。
【0062】
例えば、本発明の受信装置は、PLLおよび上記VCOを、衛星放送受信用ダイレクトコンバージョン受信集積回路に内蔵することができる。
【0063】
【発明の実施の形態】
〔実施の形態1〕
まず、本実施の形態にかかる構成との比較例として、6個のVCOを1つの集積回路に内蔵したとして、周波数可変範囲がばらついてもはずれない範囲のみを使用した場合について述べる。周波数関係を図14に示す。また、図5にVCOの特性例を示し、図15にブロック図を示す。
【0064】
図15に示すように、集積回路としてのPLLシンセサイザ101は、高周波IC102とコントロールロジックIC103とから成っている。このPLLシンセサイザ101は、PLL104およびループフィルタ108を備えている。また、図14に示すVCO群を備えるとともに、それらの中から一つを選択するVCO選択信号、各VCOの出力を選択するVCO出力選択制御信号、PLL104に適切な周波数制御データを与えるインターフェース回路105を備えている。また、VCO出力選択制御信号に応じてVCO出力を選択するVCO出力選択器106を備えている。これらの回路は、その他受信機に必要な回路と一緒に高周波IC102に内蔵されている。
【0065】
この高周波IC102は、別のコントロールロジックIC103から、インターフェース回路105を通じて制御される。コントロールロジックIC103は、各VCOがどの周波数可変範囲を担当しているかの情報(VCO周波数情報111)を持っており、高周波IC102のPLL104をある周波数で動作させる場合、この情報から使うVCOを周波数選択コントローラ110にて決め、インターフェース回路105を通じ、VCO選択信号等を変化させ、必要なVCOを動作させる。その後、PLL104のプログラマブル分周器(図示せず)に周波数制御データをセットすることで、周波数のセットが完了する。
【0066】
図3は、集積回路に内蔵されるVCOの回路図である。インダクタLa、Lb、可変容量素子VCa、VCbからなる共振回路と、トランジスタQa、Qbからなる能動回路(負性抵抗回路)からなる。VCOは各種の寄生素子を含めた共振回路の共振周波数で発振する。可変容量素子は、代表的には、ダイオード(可変容量ダイオード)もしくはMOSFETのゲート容量(MOSバラクタ方式)が使われる。周波数制御端子に加える電圧(周波数制御電圧、単に制御電圧とも称する)を変化させると、可変容量素子に加わる電圧が変化する。図3では能動回路はバイポーラトランジスタで構成されているが、MOSFETでも同様に発振回路を構成することは可能である。図3のVCOの周波数制御端子に加える電圧対、発振周波数の関係の一例は、図5のようになる。この例では、電圧が高い場合に周波数が高くなっている。
【0067】
ここで、VCOの発振周波数可変範囲は、ICプロセスのばらつきや、温度、電源電圧の変動により変動する。図14において、VCO1についてこの様子を示している。このため、ばらつきを考慮すると、VCO1の有効な周波数範囲は、実際の可変範囲から周波数のばらつきや変動を差し引く必要があることになる。
【0068】
また、可変周波数の上限や下限付近では、VCOの周波数制御感度(制御電圧の変化に対する周波数の変化の割合)が小さくなり、組み合わせて使うPLLシンセサイザのループゲインを低下させる。これによりループ帯域幅の低下を起こしたりロック時間が長くなったりするため、使用には適さない。そのためさらに有効な周波数可変範囲が狭くなる(図5参照)。
【0069】
この差し引いた残りが有効な周波数可変範囲となる。バンド1を担当するVCO1は、周波数がばらついたとしても、バンド1の周波数をカバーしなければならない。図14では、それを有効な周波数可変範囲として示している。
【0070】
図14に示すようなVCO群を使うと、VCO自身が持っている周波数の可変範囲に比べて、実質的な周波数可変範囲がかなり小さくなる。その結果、多くのVCOが必要になる。極端な場合は、ばらつきが大きく可変範囲が狭いVCOでは、ここでいう有効周波数可変範囲がゼロになる可能性さえある。
【0071】
かりに、有効周波数可変範囲がとれたとしても、高周波ICのプロセスばらつきに耐えるように多くのVCOを使うと、チップ面積が大きくなり、不経済である。すなわち、ICの価格が高くなる。また、VCOの数を減らすと、ばらつきにより高周波ICの歩留まりが低下し、その結果ICの価格が高くなる。
【0072】
上記の例では、周波数がばらつくために、実質的に使える周波数が狭くなる。次に、各VCOの有する可変範囲を有効に活用し、ばらつきに強く、チップ面積を小さくでき、低価格のICを実現する方法について述べる。
【0073】
ここで重要視するのは、複数のVCOが、連続した周波数をカバーすればよいという点である。そして、複数のVCOを一つの集積回路に内蔵することにより、周波数がそれぞれ独立してばらつく分は少なく、各VCOが同じ方向にばらつくように設計することができる。
【0074】
より詳細に述べれば、実際の集積回路における複数のVCOの発振周波数のばらつきには、同じ方向にばらつく要因と、逆方向にばらつく要因とがある。ここでは、設計時に、後者の要因を回避する設計配慮を行うことで、前者の要因が支配的になるようにしている。
【0075】
VCOの発振周波数は、タンク回路(共振回路)(図3参照)の共振周波数で決まる。タンク回路は、インダクタL(図3ではLa、Lb)と可変容量素子C(図3ではVCa、VCb)とで構成され、それらの素子定数により、共振周波数が決定される。
【0076】
一般的に、インダクタは、アルミニウムのような導体を蒸着し、必要なところを化学処理により取り除くことで、任意のパターンを描ける配線層に幾何学的なパターンを描写(円形や角型のスパイラル状の線)することで実現することができる。
【0077】
一方、可変容量素子は、PN接合の接合容量や、MOSトランジスタのゲートとソース−ドレイン間容量を用いて、印加する周波数制御電圧を可変することで実現することができる。
【0078】
MOS型可変容量素子の形成工程の一例を以下に示す。なお、図7(a)ないし図7(k)は、それぞれ、図6(a)ないし図6(k)を図中、上から見たものである。
【0079】
図6(a)に示すように、p型シリコン基板41を形成し、図6(b)に示すように、上記p型シリコン基板41上にn型層42を形成し、図6(c)に示すように、上記n型層42上にp型層43を埋め込み、図6(d)に示すように、全面に絶縁膜44を形成し、図6(e)に示すように、上記絶縁膜44をパターニングしてゲート絶縁膜45を形成する。図6(f)に示すように、全面に導電膜46を形成し、図6(g)に示すように、上記導電膜46をパターニングしてゲート電極47を形成する。図6(h)に示すように、全面に層間絶縁膜48を形成し、図6(i)に示すように、上記層間絶縁膜48にビア49を形成し、図6(j)に示すように、ビア49の部分も含めて全面に金属層50を形成し、図6(k)に示すように、上記金属層50をパターニングして配線層51を形成する。これによりMOS型可変容量素子が出来る。
【0080】
インダクタの形成工程の一例を以下に示す。なお、図9(a)ないし図9(m)は、それぞれ図8(a)ないし図8(m)を図中、上から見たものである。
【0081】
図8(a)に示すように、p型シリコン基板61を形成し、図8(b)に示すように、上記p型シリコン基板61上にn型層62を形成し、図8(c)に示すように、全面に絶縁膜63を形成し、図8(d)に示すように、全面に第1金属層64を形成し、図8(e)に示すように、上記第1金属層64をパターニングして第1配線層65を形成する。図8(f)に示すように、全面に絶縁膜66を形成し、図8(g)に示すように、上記絶縁膜66にビア67を形成し、図8(h)に示すように、ビア67の部分も含めて全面に第2金属層68を形成し、図8(i)に示すように、上記第2金属層68をパターニングして第2配線層69を形成する。図8(j)に示すように、全面に絶縁膜70を形成し、図8(k)に示すように、上記絶縁膜70にビア71を形成し、図8(l)に示すように、ビア71の部分も含めて全面に第3金属層72を形成し、図8(m)に示すように、上記第3金属層72をパターニングしてインダクタ部73を形成する。これによりインダクタが出来る。
【0082】
ところで、インダクタンス値を決定する主な要因は、パターンの線幅やターン数(何回巻いたか)であり、可変容量素子の容量値は、PN接合の面積や、ゲート幅等の物理的寸法のほか、素子の不純物の濃度等が主な要因となる。
【0083】
これらの値は、集積回路の製造工程のばらつきにより変動するが、ウエハー上の1つの集積回路内でのばらつきの要因としては、ウエハー上の集積回路の素子定数が一様にばらつく絶対ばらつきと、1つの集積回路内であっても、異なる場所の素子定数がばらつく相対ばらつきとが存在する。
【0084】
本発明のような発振回路の場合、タンク回路の容量値およびインダクタンス値が増加すると、発振周波数は低い方向に変動し、それぞれの値が減少すると、発振周波数は高い方向に変動する。
【0085】
絶対ばらつきによる素子定数の変動は、集積回路全体に一様に影響するため、本発明のように、同じ発振回路形式であって、素子定数により発振周波数が異なるような場合は、その素子定数が同じ方向に変動するため、発振周波数特性も同じ方向に変化する。
【0086】
一方、相対ばらつきは、同じ集積回路内であっても、素子ごとに素子定数の変動する方向が異なるため、発振回路の発振周波数も逆方向に変動する。しかし、絶対ばらつきの変動幅に対して、相対ばらつきの変動幅は、約1割程度と、小さい変動幅となる。そこで、本発明のように、複数のVCO回路を用いて、連続する広帯域VCOを実現しようとした場合、あらかじめ、この相対ばらつきにより、隣り合うVCOの発振周波数がお互いに逆方向に変動したとしても、一定の発振周波数帯域の重なりを持つように、シミュレーション等を行って発振周波数の上限および下限を設計しておくことで、製造工程のばらつきが生じたとしても、発振周波数の連続性を維持することが可能となる。
【0087】
上記のような設計時のシミュレーションにおいて、ばらつきによる発振周波数の変動により連続性が失われないように、インダクタンス値および容量値を調整することで、発振周波数の連続性を実現している。このシミュレーションは例えば、各素子のばらつきをパラメータとして入力することで、コンピュータ等を用いて行うことができる。
【0088】
実際には、設計後に試作を行い、製造工程でのばらつきによる素子変動を測定したうえで、インダクタンス値および容量値の補正を行い、発振周波数の連続性を保証するようにすることが可能である。
【0089】
このように設計した構成において、各VCOが固定的な担当周波数を持つのではなく、図1に示すように、必要な周波数可変範囲に、ばらつきによりずれる分を加えた周波数可変範囲を、連続してカバーするように、複数のVCOの周波数可変範囲を設計し、集積回路内に配置する。すなわち、集積回路にすべてのVCOを同一プロセスで作り込むことで、すべてのVCOについて周波数可変範囲のばらつきを同一方向にし、各VCOの周波数可変範囲としては、ばらつくか否かにかかわらずカバーする範囲およびばらついた場合にのみカバーすることになる範囲の両方を採用し、各VCOの周波数可変範囲同士が連続するように各周波数可変範囲を設定している。そして、ある周波数を選択する場合に、周波数ばらつきに応じて、適切なVCOを選択できるようにする。
【0090】
図1から分かるように、必要とする周波数可変範囲を複数のVCOでカバーできるように周波数を調整することにより、図14の場合では6個のVCOが必要な場合でも、4個のVCOでカバーすることができる。fminからfmaxまでの間が必要な周波数可変範囲である。ばらつきによる周波数のずれが無い場合は、fminからf1まではVCO1を選択し、f1からf2まではVCO2を選択し、f2からf3まではVCO3を選択し、f3からfmaxまではVCO4を選択する。なお、f1、f2、f3は、VCOの周波数ばらつきに応じて変える必要がある。
【0091】
図14、図15に示す6個のVCOを使う必要がある構成例に対して、各VCOの周波数可変範囲、周波数ばらつきは同じとする。
【0092】
この場合、図1に示すように、4個のVCOで、必要な周波数をカバーすることができる。図2に、この構成例のPLLシンセサイザのブロック図を示す。
【0093】
図2に示すように、集積回路としてのPLLシンセサイザ1は、高周波IC2とコントロールロジックIC3とから成っている。このPLLシンセサイザ1は、PLL4およびループフィルタ8を備えている。また、図1に示すVCO群を備えるとともに、PLL4からロック検出出力が入力され、それらのVCO群の中から一つを選択するVCO選択信号および各VCOの出力を選択するVCO出力選択制御信号を出力するVCO選択コントローラ7や、PLL4に周波数制御データを与えるとともにVCO選択コントローラ7にVCO選択データを出力するインターフェース回路5を備えている。また、VCO出力選択制御信号に応じてVCO出力を選択するVCO出力選択器6を備えている。これらの回路は、その他受信機に必要な回路と一緒に高周波IC2に内蔵されている。
【0094】
この高周波IC2は、別のコントロールロジックIC3から、インターフェース回路5を通じて制御される。コントロールロジックIC3は、各VCOがどの周波数可変範囲を担当しているかの情報(VCO周波数情報)を持っており、高周波IC2のPLL4をある周波数で動作させる場合、この情報から使うVCOを周波数選択コントローラ10にて決め、インターフェース回路5を通じ、VCO選択信号等を変化させ、必要なVCOを動作させる。その後、PLL4のプログラマブル分周器(図示せず)に周波数制御データをセットすることで、周波数のセットが完了する。
【0095】
図4に示すように、PLL(位相同期回路、Phase Lock Loop )4は、発振器32、1/M分周器(リファレンスカウンタ)33、位相検出器(Phase Detector、PD)34、チャージポンプ(CP)35、ループフィルタ36、VCO(VCO)37、1/N分周器(プログラマブルカウンタ)38、ロック検出器39を備えている。
【0096】
水晶発振子31は、高周波IC2の外部に備えられており、発振器32に接続することで高安定な基準発振周波数を得ることができる。なお、発振器32に水晶発振子31を接続する代わりに、同じ安定度の基準周波数信号を入力してもよい。例えば、別のコントロールロジックIC3において、同様の水晶発振子による基準周波数信号を必要とする場合は、水晶発振子31をコントロールロジックIC3の発振器に接続し、その発振器から得られる基準周波数信号を外部へ取り出して、高周波IC2の発振器32に入力することも可能である。
【0097】
ロック検出器39は、周波数frと周波数fpとの位相差が一定値以下になったことを検出するとロック検出信号を出力するものである。1/N分周器38は、任意の分周比を得られるプログラム可能な分周器であり、VCO37の発振周波数を基準発振周波数と同じ周波数まで下げる処理を行うものである。1/M分周器33は、PLLの制御レジスタのリファレンスカウンタであり、その設定値を変更することで、PLLの比較周波数(リファレンス周波数、基準周波数)を変化させることができるものである。
【0098】
PLL4は、水晶発振子31を用いた高安定な基準発振周波数を比較周波数として用いて、VCO37の発振周波数とこの比較周波数とを比較し、その位相を一致させることで、VCO37の発振周波数を水晶発振子31と同等の精度にしている。
【0099】
水晶発振子31から得られる基準発振周波数は一定であるため、VCO37の発振周波数を基準発振周波数に合わせる必要がある。そこで、PLLには、上述のように任意の分周比を得られるプログラム可能な分周器である1/N分周器38を有しており、この1/N分周器38により、VCO37の発振周波数を基準発振周波数と同じ周波数まで下げる処理を行う。例えば、比較周波数が1MHzで、受信周波数が950MHzである場合、1/N分周器38の分周比は1/950となる。この分周比は整数の値しかとることができないため、この場合の周波数可変ステップは1MHzとなり、1MHz間隔での受信が可能となる。
【0100】
この周波数可変ステップを小さくするためには、比較周波数も下げる必要がある。すなわち、周波数fpは、1/N分周器38により変化させることができるが、それは1/M分周器の設定次第で決まる比較周波数ごとに変化することになる。ここで、1/M分周器33での分周比Mを変更すれば、PLLの比較周波数を変化させることができる。例えば、水晶発振子31が発振する周波数が4MHzである場合に、1/Mを1/4、1/8、1/16、…と変えれば、比較周波数を1MHz、500kHz、250kHz、…と変化させることができる。この値を小さくすれば、周波数fpの変化幅(可変ステップ)を細かくすること、すなわち、周波数分解能を高くすることができる。すなわち、周波数分解能とは、PLLを用いたVCO37において、希望する発振周波数(実際には受信チャネルに相当する)に設定するときの周波数可変ステップ(受信チャネルの間隔)を表している。
【0101】
ただし、比較周波数を下げると、1/N分周器38の分周比も大きくなることと、位相を比較する場合の時間も増加するため、PLLの応答時間が遅くなる。したがって、周波数の補正にかかる時間を少なくするためには、比較周波数はできるだけ高くしたほうが、処理時間が短縮できる。
【0102】
さて、本実施形態では、各VCOの周波数可変範囲、周波数ばらつき等の特性が同じVCOを用いたとしても、発振周波数可変範囲の調整(タンク回路のインダクタンス値および容量値の設定)により、適正な発振周波数の重なりを持たせることと、6個のVCOを4個に減らすことができる。
【0103】
すなわち、図14の構成では、バンドごとにカバーするVCOが決められているため、特定のVCOは、必ず、決められたバンド内の発振周波数可変範囲で発振する必要がある。これに対し、図1の構成では、設計によって、隣り合うVCOにおいて発振周波数が必ず重なるようになっている。このため、あらかじめ設定されたバンドの下限あるいは上限において、1つのVCOのカバー範囲から外れたとしても、その上下のVCO(周波数可変範囲の隣り合った2つのうちのいずれかのVCO)のカバー範囲に入っていることで、バンド内の発振周波数の連続性を維持することができる。
【0104】
選局するたびにPLLで設定しようとしている周波数に対して最適なVCOかどうかをどのように確認するかについて述べる。このPLLシンセサイザがある周波数faを出力するものとする。その場合、可能性のあるVCOの中から適切なVCOを選ぶことになる。この様子を図10に示す。
【0105】
通常、PLLの出力周波数が決まると、それに最も適切と思われるVCOnが決まり(nは番号、n=1、2、3、…)、ICプロセスばらつきにより周波数がばらつき、VCO(n−1)、VCO(n+1)のいずれかが最適になっているかもしれない。ただし、設計段階において、必ず隣のVCOとの発振周波数の重なりを持つように、タンク回路の定数を決定することで回避することができるようにしている。したがって、3つのVCOから最適なVCOを選ぶ必要がある。図10の場合は、VCO2が適切である可能性が高く、ばらついた場合はVCO1、VCO3の可能性もある。
【0106】
適切かどうかは、周波数可変範囲にfaが収まっているか(含まれているか)どうかということと、可変範囲の端に対して適切な余裕があるかどうかで判断する。この余裕が不十分な場合、VCOの制御感度(MHz/V)が低すぎて、PLLのロックアップ時間に影響を与えてしまう。極端な場合、選局した後に、温度等の変動により、VCOの発振周波数可変範囲が変化し、ロックが外れてしまう恐れがある。このような適切な余裕があるかどうかを、PLLシンセサイザが周波数をセットするたびに確認する。
【0107】
選択したVCOが適切かどうかを判定する方法として、PLLのロック出力を用いることができる。PLLシンセサイザは、位相同期ループがロックしたかどうかが確認できるデジタル出力を有している。周波数faに相当する周波数制御データをPLLにセットし、ロック出力がロックを示せば、選局周波数faをそのVCOの周波数可変範囲に含んでいることがわかる。
【0108】
余裕があるかどうかは、次のようにして確認することができる。すなわち、図11に示すように、余裕にあたる周波数Δだけずらせた周波数fa+Δ、fa−Δでロックするかどうかを確認する。fa+Δ、fa−Δの両方でロックすれば、余裕も含めてそのVCOが適切であることが判定できる。
【0109】
Δの決め方について述べる。図13に、発振周波数の隣り合う2つのVCOのチューニング特性(周波数特性)を示す。PLLを使用してVCOを適正に動作させるためには、VCOのチューニング感度(周波数制御感度)が大きく変化しない範囲でVCOを使用する必要がある。同図では、この範囲をVCO1についてはf1Lからf1H、VCO2についてはf2Lからf2Hとする。
【0110】
ここで、VCO1について、受信可能な上限の周波数であるf1Hより少しだけ高い周波数を選局する場合について考えると、f1H+Δの周波数ではVCO1に対してPLLがロックしないようにΔを設定すればよい。例えば、Δを同図に示すような値に設定すると、f1Hより少しだけ高い周波数を選局する場合にはVCO1に対してPLLはロックせず、f1Hより少しだけ低い周波数を選局する場合にはVCO1に対してPLLはロックする。
【0111】
ここで、ちょうどf1Hの周波数についていえば、同図のようにf1Hがf2Lよりも高い、すなわちチューニング特性の使用可能範囲に重なりを持たせてある場合には、f1Hでもしロックしなくても、隣のVCO(この場合VCO2)で確実にロックするので問題はなく、また、f1HでVCO1に対してPLLがロックした場合でも動作上全く問題はない。
【0112】
すなわち、Δは、基本的な考え方としては、同図に示すように、チューニング特性の端と実際に使用可能な限界の周波数との際に設定すればよい。
【0113】
図12にこのVCO選択処理のフローを示す。なお、VCO(n−1)、VCOn、VCO(n+1)の順に周波数可変範囲が高くなっているものとする。
【0114】
まず、位相比較周波数(比較周波数)を上げる(S1)。そして、VCOnを選択し、PLLに、周波数fa+Δに対応するデータをセットし(S2)、一定時間待つ(S3)。ロックしたかどうかを調べ(S4)、ロックしなかった場合は、VCO(n+1)を選択し(S5)、位相比較周波数を戻し、周波数faでロックさせる(S6)。S4でロックした場合は、一旦VCOnを選択し、PLLに、周波数fa−Δに対応するデータをセットし(S7)、一定時間待つ(S8)。ロックしたかどうかを調べ(S9)、ロックした場合は、そのままVCOnを選択することとし、S6へ進む。S9でロックしなかった場合は、VCO(n−1)を選択し(S11)、S6へ進む。
【0115】
このフローから分かるように、どのVCOが適切かを判断するために、ロック動作を2回行っている。すなわち、VCOを決めた後に、実際に使うVCOでもう一度ロックする必要がある。
【0116】
一般に、PLLのロックに要する時間は、前述の比較周波数が高いほうが短い。このため、VCO選択のための上記2回のロック動作時だけ比較周波数を上げることにより、選局に要する時間を短縮することができる。比較周波数を上げることで前述の周波数分解能は粗くなるが、VCO選択のためには充分である。
【0117】
なお、図2のブロック図では、上記フローは高周波IC内のVCO選択コントローラ7(ロジック回路)が制御する。高周波ICでロジック回路を形成するのは、ロジック専用ICで構成する場合に比べて一般的に面積当たりの価格が高いということと、さらにICプロセスによっては1ゲート当たりの面積が大きい場合があり、いずれにしても価格が高くなる。その場合、図16に示すように、VCO選択コントローラ7はコントロールロジックIC側に内蔵することも可能である。
【0118】
〔実施の形態2〕
次に、PLLのロック出力を使って、選択したVCOが適切かどうかを判定する場合において、周波数の余裕を確認するのに、上記の例とは異なる方法を用いるやり方について述べる。
【0119】
すなわち、複数のVCOで周波数が連続性を持つようにそれぞれ共通する周波数帯を持たせることで、集積回路に内蔵する広帯域VCOを実現する。この場合において、素子定数のばらつきによる絶対周波数のずれを補正する手段を考案する。その補正方法として、可変容量素子であるMOSバラクタの可変範囲を、補正時においては可変領域の上限または下限、あるいは上限および下限を制限した状態とし、その状態で希望の選択周波数におけるPLLのロック状態を検出することにより、絶対周波数のずれによる個々のVCOの選択の補正を行うものである。
【0120】
いま、図17におけるVCO2の発振周波数が、希望する周波数faに対し余裕を持ってカバーしているかどうかを確認するとする。この例では、VCO2の発振周波数可変範囲を一時的に狭くして(VCO2’)、その状態でPLLがロックするかどうかを確認する。ロックすることが確認できたら、狭くした分だけ周波数可変範囲の余裕が確保できていることになる。この場合、ロックを確認するのは、周波数faで1回行うだけでよい。
【0121】
VCOの周波数可変範囲を一時的に狭くするには、例えば次のようにすればよい。すなわち、前述のように、図3は、集積回路に内蔵する場合のVCOの回路図であるが、ここで、VCOの周波数可変範囲を狭くする切り替え機能を持たせるために、図18に示すように、可変容量素子VCa、VCbをそれぞれ3つに分割する。図18のVCa1、VCa2、VCa3の合計の容量はVCaに等しい。VCbについても同様であり、VCb1、VCb2、VCb3の合計の容量はVCbに等しい。可変容量素子は小さい可変容量素子の並列接続として実現されるため、このように分割することは容易である。
【0122】
図18の切り替えスイッチSW1、SW2は、例えばFET(field effect transistor )で構成できる。これらが図中、上側にセットされている場合は、図3の回路と等価になり、周波数可変範囲は図3の場合と同じになる。一方、これらのスイッチが図中、下側にセットされている場合は、VCa2、VCb2、VCa3、VCb3が周波数制御から切り離される。
【0123】
VCa2、VCb2に加えられる電圧は電源端子の電圧に固定される。なお、周波数の上限に相当する電圧であれば、必ずしも電源電圧でなくてもよい。これにより、周波数の低い側への周波数の可変幅が制限される。また、VCa3、VCb3に加えられる電圧はグランド電位に固定される。なお、周波数の下限に相当する電圧であれば、必ずしもグランド電位でなくてもよい。これにより、周波数の高い側への周波数の可変幅が制限される。
【0124】
周波数可変範囲を切り替えた場合の制御電圧対周波数の例を図19に示す。
【0125】
図20、図21に、この場合のブロック図を示す。図23に処理フローを示す。ブロック図での図2や図16との違いは、上記のようなVCOを採用していること、VCOに対して可変範囲切り替え信号を与えていること、および、VCOの周波数制御電圧を入力するコンパレータとそれへの入力信号を生成する基準電圧発生回路を備えていることである。図20と図21との違いは、図2や図16同様、VCO選択コントローラ7を高周波IC2側に内蔵するのか、コントロールロジックIC3側に内蔵するのかの違いだけである。
【0126】
まず、VCOの周波数可変範囲を狭い側にセットする(S21)。VCOnを選択し、PLLに、周波数faに対応するデータをセットし(S22)、一定時間待つ(S23)。ロックしたかどうかを調べ(S24)、ロックした場合は、VCOnを選択し(S25)、VCOの周波数可変範囲を広い側に戻す(S26)。S24でロックしなかった場合は、制御電圧と基準電圧とを比較し(S27)、制御電圧が基準電圧より大きい場合は、VCO(n+1)を選択し(S28)、S26に進む。S27で制御電圧が基準電圧以下である場合は、VCO(n−1)を選択し(S29)、S26へ進む。
【0127】
このフローから分かるように、PLLのロックを判定するのは1回でよい。
【0128】
コンパレータ14は、VCOの制御電圧が最大電圧になっているのか、最小電圧になっているかを判別するだけである。したがって、簡単なものでよい。すなわち、図23のステップS27では、ロックしていない場合のみ(S24より)であるから、制御電圧が、ある所定の基準電圧より大きければ、それは必ず、そのVCO(VCOn)では制御電圧が最大電圧になっているということである。したがって、このような場合には、高い側の隣であるVCO(n+1)を使えばよいことになる。同様に、制御電圧が、その基準電圧より小さければ、それは必ず、そのVCO(VCOn)では制御電圧が最小電圧になっているということである。したがって、このような場合には、低い側の隣であるVCO(n−1)を使えばよいことになる。
【0129】
〔実施の形態3〕
次に、上述のようにVCOの周波数可変範囲を周波数の上下で狭くするのではなく、片側だけ狭くなる切り替え機能を有したVCOを使う例について述べる。図24に、そのVCOの回路図を示す。図18のVCOと比べて、制御用に分割した可変容量素子の数とスイッチとが減っている。図25に、このVCOの制御電圧対、発振周波数の特性例を示す。また、図26、図27にブロック図を示す。図20、図21と比べて、コンパレータおよび基準電圧発生回路が無い点が異なる。図26と図27との違いは、図2や図16同様、VCO選択コントローラ7を高周波IC2側に内蔵するのか、コントロールロジックIC3側に内蔵するのかの違いだけである。図28に処理フローを示す。
【0130】
VCOは簡単になるが、ロックを2回行う必要があり、図18の構成の場合と比べて、適切なVCOを選択するのに時間がかかる。
【0131】
まず、VCOの周波数可変範囲を狭い側にセットする(S31)。VCO(n+1)を選択し、PLLに、周波数faに対応するデータをセットし(S32)、一定時間待つ(S33)。ロックしたかどうかを調べ(S34)、ロックした場合は、VCO(n+1)を選択し(S35)、VCOの周波数可変範囲を広い側に戻す(S36)。S34でロックしなかった場合は、VCOnを選択し、PLLに、周波数faに対応するデータをセットし(S37)、一定時間待つ(S38)。ロックしたかどうかを調べ(S39)、ロックした場合は、VCOnを選択し(S40)、S36に進む。S38でロックしなかった場合は、VCO(n−1)を選択し(S41)、S36に進む。
【0132】
以下に、上記のように下限のみを制限した場合の補正アルゴリズムについて、より詳細に述べる。なお、上限のみの場合も同様に行うことができ、また、上限および下限を同時に制限することで検出ループ回数を削減できるが、補正に必要な処理時間と、可変容量素子への制御電圧切り替えのためのスイッチ回路を含むトータルの面積とのバランスから、ここでは下限のみを採用した場合を説明する。
【0133】
図29中、実線は制限しない場合であり、破線は制限した場合である。
【0134】
図30において、「○」は、選択したVCOで、設定した周波数においてロックしたことを表し、「×」は、選択したVCOで、設定した周波数においてロックしなかったことを表す。同図に示すように、周波数(BAND)がf1のときは、VCO(n+1)でロックし、VCOnおよびVCO(n−1)ではロックしない。そのため、VCO(n+1)が選択される。
【0135】
周波数がf2のときやf2’のときは、VCO(n+1)でもVCOnでもロックし、VCO(n−1)ではロックしない。この場合にはVCO(n+1)が選択される。すなわち、、上述のように下限を制限しているにもかかわらずVCO(n+1)でロックするということは、制限を解除した場合にも必ずf2のときやf2’のときにVCO(n+1)でロックするといえる。一方、VCOnでもロックしているものの、f2のときやf2’はVCOnの周波数可変範囲の端ぎりぎりに近い値である。したがって、このような状況ではVCO(n+1)を選択するようにするのである。
【0136】
〔実施の形態4〕
上記の例では、VCOがある周波数をカバーしているかどうかを、PLLのロック出力を用いて確認しているが、それ以外の方法について述べる。図31、図32にブロック図を示す。2つの違いは上記各例と同様である。図33に処理フローを示す。
【0137】
この余裕の確認を行うのに、VCOの制御電圧をコンパレータに入力し、その制御電圧がある範囲に入っているかどうかを判定する。コンパレータは、制御電圧が下限の基準電圧(基準2)より小さいかの比較、制御電圧が上限の基準電圧(基準1)より大きいかの比較、比較結果がどちらにも当てはまらない、すなわち上限と下限との間であるか、を判別する機能を有している。
【0138】
そのために、コンパレータに入力する基準電圧としては、精度の良い電圧が必要である。基準電圧発生回路としては、図22に示すように、電源VCCからレギュレータ40を介し、抵抗分割することで、上記コンパレータに入力するための基準電圧V1、V2(必要に応じ、さらにV1’、V2’も)出力可能である。図5の場合であれば、例えば、制御電圧が、0.5V以上2.0V以下になっていれば、その制御電圧がある範囲に入っていると判断する。すなわち、この場合、V1(基準2)=0.5V、V2(基準1)=2.0Vである。
【0139】
周波数制御電圧が基準2すなわち下限の基準電圧より低い場合は、VCO(n−1)を用い、周波数制御電圧が基準1すなわち上限の基準電圧より高い場合は、VCO(n+1)を用い、そして、基準2と基準1との間にある場合は、VCOnを用いるという結果になる。
【0140】
すなわち、図33に示すように、まず、VCOnを選択し、PLLに、周波数faに対応するデータをセットし(S51)、一定時間待つ(S52)。制御電圧と基準電圧(基準1、基準2)とを比較し(S53)、制御電圧が基準2より小さい場合は、VCO(n−1)を選択する(S54)。制御電圧が基準2より大きく基準1より小さい場合は、VCOnを選択する(S55)。制御電圧が基準1より大きい場合は、VCO(n+1)を選択する(S56)。なお、制御電圧が基準2と等しい場合は、VCO(n−1)とVCOnとのどちらを選択してもよい。同様に、制御電圧が基準1と等しい場合は、VCOnとVCO(n+1)とのどちらを選択してもよい。
【0141】
より詳しく述べれば、VCOの発振周波数は、周波数制御電圧で変化する。図25の広いほうの特性で考えると、周波数制御電圧が1Vのときに約3200MHzで発振し、2Vのときは約3800MHzで発振する。このとき、周波数制御電圧が0.5V以下、あるいは2.0V以上の領域では、電圧が変化しても、発振周波数はほとんど変化しない。つまり、この領域では、電圧に対する発振周波数の変化が小さい、すなわち周波数に対する電圧感度が小さいため、PLLのロックに時間がかかる、あるいはロックしない領域となる。つまり、コンパレータは、この不安定な領域であるかどうかを判定するために用いるものであり、周波数制御電圧と、周波数制御電圧として使用できない上限および下限となる2つの基準電圧とを比較し、下限の基準電圧以下なのか、上限の基準電圧以上なのかを検出して、それぞれを判定できる信号を出力している。
【0142】
〔実施の形態5〕
次の例では、選局のたびに適切なVCOを選択するのではなく、あらかじめ、周波数とVCOとの関係をメモリーに記憶しておく。
【0143】
図34および図35に、VCOの周波数配置の例を示す。図36にブロック図を示し、図37および図38に処理フローを示す。
【0144】
図37に示すように、VCOの周波数のばらつきを抽出するには、まず、kにnを代入する(S61)。ここで、nは、VCOの個数(例えば4個)であり、kは1以上n以下の整数である。VCOkの下限周波数fkminを探し(S62)、見つかったfkminにΔを加えた値をメモリーに記憶する(S63)。kにn−1を代入することで次のVC0へ対象を移し(S64)、kが0かどうかを調べ(S65)、kが0であればすべてのVCOについて抽出が完了したということであるので終了する。S65でkが0でなければ、まだ調べるVCOが残っているということなので、S62へ戻る。
【0145】
上記図37のS62のVCOの下限周波数の抽出処理は、図38に示すように行う。すなわち、まずそのVCOが確実に発振できる周波数fk0をPLLにセットする(S71)。ロックしたかどうかを調べ(S72)、ロックした場合は、周波数を1ステップ下げて(S73)、再度、S72にて、ロックしたかどうかを調べる。S72にてロックしなかった場合は、周波数を1ステップ上げて(S74)、その周波数を下限周波数とみなし、終了する。
【0146】
メモリーは、高周波ICよりも、コントロールロジックICに内蔵するほうが容易である。
【0147】
fminからf1まではVCO1が最適である。同様に、f1からf2まではVCO2が、f2からf3まではVCO3が、f3からfmaxまではVCO4が最適である。このf1、f2、f3をあらかじめ求める。VCO4から順に、VCO2までについて、各VCOの周波数の下限を求める。それぞれのVCOの下限に一定値Δを加えた値をf1、f2、f3とする。このΔの決め方について、詳しくははすでに述べた通りである。すなわち、各VCOの下限周波数を求めた後、あらかじめ設定位置とのずれを求める。このずれの方向および量から上限の周波数を予測し、隣り合うVCOの発振周波数の重なりの予測値を求め、その重なり幅の中心周波数を、それぞれの発振周波数領域の境界すなわちf1、f2、f3とする。
【0148】
この動作は、受信機の製造工程で行い、不揮発性メモリーに格納しておくか、受信機の電源オン時にメモリーに格納しておく。
【0149】
実際の受信動作時には、f1、f2、f3と選局周波数との比較を行うことで、使用するVCOを一意に決めることができる。チャンネル数の少ない場合は、チャンネルとVCOとの関係の表の形式で記憶しておいてもよい。
【0150】
VCOの下限周波数を求める過程では、多くのPLLロック動作を行うので、この場合には、前述したように位相の比較周波数を高くとり、ロック時間を早めることは特に有効である。
【0151】
〔実施の形態6〕
次の例では、あらかじめ周波数とVCOとの関係をメモリーに記憶しておく点は前述の例と同じであるが、その関係を抽出するのに、Δを設定する代わりに、VCO自身の周波数可変範囲を一時的に狭くする手法を利用する。なお、具体的にはすでに図24等を用いて述べた通りであるので説明を省略する。図41にブロック図を示し、図42および図43に処理フローを示す。
【0152】
まず、VCO自身の周波数可変範囲を一時的に狭くしてからフローに入る。図42に示すように、VCOの周波数のばらつきを抽出するには、まず、kにnを代入する(S81)。ここで、nは、VCOの個数(例えば4個)であり、kは1以上n以下の整数である。VCOkの下限周波数fkminを探し(S82)、見つかったfkminをメモリーに記憶する(S83)。kにn−1を代入することで次のVC0へ対象を移し(S84)、kが0かどうかを調べ(S85)、kが0であればすべてのVCOについて抽出が完了したということであるので終了する。S85でkが0でなければ、まだ調べるVCOが残っているということなので、S82へ戻る。図42のフローを抜けたら、VCO自身の周波数可変範囲を基に戻す(広くする)。
【0153】
上記図42のS82のVCOの下限周波数の抽出処理は、図43に示すように行う。すなわち、まずそのVCOが確実に発振できる周波数fk0をPLLにセットする(S91)。ロックしたかどうかを調べ(S92)、ロックした場合は、周波数を1ステップ下げて(S93)、再度、S92にて、ロックしたかどうかを調べる。S92にてロックしなかった場合は、周波数を1ステップ上げて(S94)、その周波数を下限周波数とみなし、終了する。
【0154】
図39および図40にVCOの周波数配置の例を示す。図39は、周波数のずれがない場合であり、図40は、周波数が、低いほうにずれた場合である。各図において、周波数可変範囲が通常の場合(上段)と、周波数可変範囲が狭い場合すなわち一時的に狭いほうに切り替えた場合(下段)とを並べて表している。周波数可変範囲を一時的に狭くした場合の周波数可変範囲の下限にあたる周波数を、境界の周波数f1、f2、f3とする。これにより、より確実な、境界の周波数を得ることができる。
【0155】
〔実施の形態7〕
次の例は、本発明を、デジタル衛星放送受信機の高周波信号処理部に適応させた例である。図46にブロック図を示す。図44および図45は、VCOの選択方法を示している。
【0156】
図46に示すように、受信入力から、ゲイン可変高周波アンプ81を経て2経路に分かれ、ミキサ82、ゲイン可変ベースバンドアンプ83、ローパスフィルタ84、ベースバンドアンプ85を経てベースバンド出力(1)・(2)が出力されるようになっている。
【0157】
また、PLL86、水晶発振子87、制御ロジック88、VCO切替制御回路89、VCO出力切替器90、分周方式90度移相器91が設けられている。
【0158】
水晶発振子87を除いて、図46の全体が一つの高周波IC2に内蔵されている。水晶発振子87は、高周波IC2の外部に備えられており、PLL86の発振子接続端子に接続することで高安定な基準発振周波数を得ることができる。なお、PLL86の発振子接続端子に水晶発振子87を接続する代わりに、同じ安定度の基準周波数信号を入力してもよい。例えば、別のコントロールロジックIC3において、同様の水晶発振子による基準周波数信号を必要とする場合は、水晶発振子87をコントロールロジックIC3の発振器に接続し、その発振器から得られる基準周波数信号を外部へ取り出して、PLL86の発振子接続端子(Xin)に入力することも可能である。
【0159】
前記の例では、PLLにはVCOの出力が直接加えられているのに対し、本構成では、VCOの出力を分周した出力をPLL86に入力している。デジタル衛星放送受信機では、90度位相差を持つ2つの局部発振信号が必要であり、それを、分周回路を利用して発生させているのである。そのため、VCOは、実際に必要な局部発振信号の2倍の周波数で発振し、PLL86には、この分周した出力の信号を与えるようにしている。
【0160】
また、衛星放送受信機の入力周波数可変範囲は一般的に950MHzから2150MHzであり、局部発振信号も同じ周波数が必要になる。このため、局部発振周波数の最高周波数と最低周波数との比は2倍以上が必要になる。2倍を超える部分は、分周方式90度移相器の分周比を1/2と1/4とに切り替えることで対処し、VCOでカバーするのは2倍としている。
【0161】
より詳しくは、950MHzから2150MHzをカバーする局部発振周波数を確保する手段として、図44のように、例えば7つのVCOを用意し、VCO1〜VCO4は局部発振周波数の2倍の周波数で発振させ、VCO5〜VCO7は4倍の周波数で発振させる。
【0162】
VCOのカバー範囲の下限の周波数可変範囲(図44中、最上段(「950MHz〜975MHz」))および上限の周波数可変範囲(図44中、最下段(「2130MHz〜2150MHz」))については、ここでは、衛星放送受信機の入力周波数可変範囲(950MHzから2150MHzまで)に合わせて、この図のように、それぞれ、950MHzから、および、2150MHzまで、のように規定している。ただし、VCOの能力としては、VCOのプロセスのばらつきを考慮して、VCOのカバー範囲の下限の周波数可変範囲(図44中、最上段)および上限の周波数可変範囲(図44中、最下段)について、それぞれ、より低い下限周波数(例えば900MHz)、および、より高い上限周波数(例えば2300MHz)までカバーするように配慮している。
【0163】
PLLおよびVCOの制御設定は、外部から通信信号入出力端子を通じて行い、希望する局部発振周波数を出力するためには、PLL86の内部のカウンタ(図示せず)へのデータ設定と、VCOバンドおよび分周比の設定とが必要となる。
【0164】
すなわち、図44に示すように、上から順に10個のバンド(周波数可変範囲)があり、PLL86から出力されるバンド選択信号BA2、BA1、BA0のそれぞれを0または1とすることにより、VCO切替制御回路89からVCO出力切替器90に対し、0または1が送られる。ここでは負論理(「0」)でそのVCOが選択されるものとしている。例えば、1段目のバンドでは、BA2、BA1、BA0としてそれぞれ1、0、1が送られ、それに基づき、VCO5へは0が、VCO5以外のVCOへは1が、それぞれ送られ、よってVCO5が選択される。以下、10個すべてのバンドにおいて選択すべきVCOが確定する。
【0165】
ただし、これは、ここまで述べてきたような、隣のVCOを選択するというようなことを行わない場合であり、図45の1段目(UP=0、DOWN=0)の場合である。制御ロジック88からUPおよびDOWNの組として、(0、0)、(1、0)、(0、1)のいずれかが出力され、それに応じて、図45の各段に示すように、適宜隣のVCOが選択されるようになっている。
【0166】
すなわち、VCOのばらつきの補正は、局部発振周波数設定ごとに行い、周波数可変幅切替信号により、VCOの発振周波数の下限または上限を狭め、そのときに正しくロックするかどうかをロック検出信号により確認する。そして、VCOバンド設定値に対して、VCOの選択を+1(UP)あるいは−1(DOWN)させることで、適正なVCOを選択する。
【0167】
なお、本発明は、一つの集積回路に複数のVCOを集積化し、連続した広い周波数範囲をカバーするPLLシンセサイザにおいて、必要とする周波数範囲にばらつきによりずれる分を加えた周波数範囲を連続して発振できるように各VCOの周波数を配置し、周波数と使うVCOとの関係をVCOの周波数のばらつきに合わせて変えるように構成することができる。
【0168】
また、本発明は、上記の構成において、そのPLLがある周波数を選局するたびに、適切なVCOを決めるように構成することができる。
【0169】
また、本発明は、上記の構成において、PLLシンセサイザのロック検出出力を確認することにより、適切なVCOかどうかを確認するように構成することができる。
【0170】
また、本発明は、上記の構成において、PLLシンセサイザのプログラマブル分周器にセットするデータを変化させ、PLLがロックすることを確認することで、適切なVCOかどうかを確認するように構成することができる。
【0171】
また、本発明は、上記の構成において、周波数可変幅を切り替えることができるVCOを使い、周波数可変幅を狭くした状態で、PLLがロックすることを確認ことで、適切なVCOかどうかを確認するように構成することができる。
【0172】
また、本発明は、上記の構成において、可変容量素子の一部を周波数制御電圧との接続を切り離す切り替え回路を有することで、周波数の可変範囲を周波数の高い側と、低い側との両方について狭くするように構成することができる。
【0173】
また、本発明は、上記の構成において、周波数可変幅を狭くするのに、周波数の高いほうと、周波数の低いほうのどちらか一方だけが狭くなるように構成することができる。
【0174】
また、本発明は、上記の構成において、ロックしない場合に、チューニング電圧(周波数制御電圧)を使い、正しいVCOを選択するように構成することができる。
【0175】
また、本発明は、上記の構成において、ロック検出する場合だけ、PLLシンセサイザの比較周波数(基準周波数)を上げるように構成することができる。
【0176】
また、本発明は、上記の構成において、VCOのチューニング電圧(周波数制御電圧)がある範囲に入っているかを確認することにより、VCOが必要な周波数範囲をカバーしているかどうかを確認するように構成することができる。
【0177】
また、本発明は、上記構成において、VCOを選択する制御回路を、VCOを構成する集積回路とは別の集積回路に内蔵するように構成することができる。
【0178】
また、本発明は、上記の構成において、使用する周波数に対して、どのVCOを割り当てるかという情報をメモリーに記憶しているように構成することができる。
【0179】
また、本発明は、上記の構成において、VCOの周波数可変範囲を確認するのに、PLLのロック検出出力信号を使うように構成することができる。
【0180】
また、本発明は、上記の構成において、VCOの周波数可変範囲から、演算により周波数とVCOとの割り当てを決めるように構成することができる。
【0181】
また、本発明は、上記構成において、VCOの周波数可変範囲を一時的に狭くして、周波数とVCOとの割り当てを決めるように構成することができる。
【0182】
また、本発明は、上記の構成において、PLLのロック信号を使ってVCOの周波数可変範囲を確認するときにPLLの比較周波数を上げるように構成することができる。
【0183】
また、本発明は、上記の構成において、使用する周波数に対して、どのVCOを割り当てるかという情報をメモリーに記憶する作業を、本集積回路を使って生産する受信機の、工場での生産時に不揮発性メモリーに書き込むように構成することができる。
【0184】
また、本発明は、上記の構成において、使用する周波数に対して、どのVCOを割り当てるかという情報をメモリーに記憶する作業を、本集積回路を使った受信機の電源オン時にメモリーに書き込むように構成することができる。
【0185】
また、本発明は、上記VCOとPLLとを搭載した衛星放送受信用ダイレクトコンバージョン受信集積回路とすることができる。
【0186】
【発明の効果】
以上のように、本発明の集積回路は、それぞれに共通の周波数制御電圧が与えられ、該周波数制御電圧に応じてそれぞれ異なる周波数可変範囲のVCO出力を発振する複数のVCOと、VCO出力選択制御信号に基づいて前記複数のVCOの中から1つのVCOを選択するVCO出力選択器と、プログラマブル分周器により前記1つのVCO出力を分周した分周出力と、基準周波数としての比較周波数とに基づいて上記周波数制御電圧を生成するPLLとを備え、隣り合うVCOにおいて発振周波数が重なることによって可変周波数範囲同士が連続するように各周波数可変範囲を設定する構成である。
【0187】
これにより、ICプロセスのばらつきにより周波数がばらついても、少ない個数のVCOで広い周波数範囲をカバーできる。その結果、集積回路をいっそう小型化できるという効果を奏する。
【0188】
また、本発明の集積回路は、上記の構成に加えて、選局を行うPLLで設定しようとしている周波数に対して最適なVCOかどうかを、選局のたびに確認し、そのVCOが不適切である場合は、別のVCOを選択することで、必要なVCOを決める構成である。
【0189】
これにより、上記の構成による効果に加えて、常に最適なVCOを決めることができるという効果を奏する。
【0190】
また、本発明の集積回路は、上記の構成に加えて、PLLで設定しようとしている周波数に対して最適なVCOかどうかを、PLLのロック検出出力がロックを示しているかどうかで判断する構成である。
【0191】
これにより、上記の構成による効果に加えて、PLLのロック検出出力はロジック出力であるため、簡単に判断ができるという効果を奏する。
【0192】
また、本発明の集積回路は、上記の構成に加えて、ロック検出出力を使ってVCOの適否を確認する場合に、PLLのプログラマブル分周器にセットするデータを複数切り替えて、ある範囲でロックすることを確認することを構成である。
【0193】
これにより、上記の構成による効果に加えて、使用周波数が、VCOのカバー範囲ぎりぎりになっていることを検出し、排除することができるという効果を奏する。
【0194】
また、本発明の集積回路は、上記の構成に加えて、PLLで設定しようとしている周波数に対して最適なVCOかどうかを確認するのに、VCOの周波数カバー範囲を一時的に狭くしたうえで、PLLがロックしているかどうかを確認する構成である。
【0195】
これにより、上記の構成による効果に加えて、1回のロック確認で、使用周波数に対してそのVCOが適切かどうかを確認することができるという効果を奏する。
【0196】
また、本発明の集積回路は、上記の構成に加えて、上記VCOの可変容量素子の制御端子を周波数制御端子から切り離し、固定電圧に接続することで、周波数カバー範囲を一時的に狭くする構成である。
【0197】
これにより、上記の構成による効果に加えて、簡単に周波数可変範囲を狭くすることができるという効果を奏する。
【0198】
また、本発明の集積回路は、上記の構成に加えて、周波数可変範囲を狭くするのに、上限、下限のうちの片側だけを狭くする構成である。
【0199】
これにより、上記の構成による効果に加えて、より簡単な回路で周波数可変範囲を狭くすることができるという効果を奏する。
【0200】
また、本発明の集積回路は、上記の構成に加えて、あるVCOでロックしないことが分かった場合に、ロックしないVCOの周波数制御端子の電圧と基準電圧との大小関係に応じて、実際に使うVCOを決める構成である。
【0201】
これにより、上記の構成による効果に加えて、ロックの判定を1回行うことで、適切なVCOを決めることができるため、使うVCOの判定が短時間でできるという効果を奏する。
【0202】
また、本発明の集積回路は、上記の構成に加えて、ロック検出出力を使ってVCOの適否を確認する場合に、PLLの比較周波数を通常使用状態より上げる構成である。
【0203】
これにより、上記の構成による効果に加えて、ロックに要する時間を短縮することができるという効果を奏する。
【0204】
また、本発明の集積回路は、上記の構成に加えて、PLLで設定しようとしている周波数に対して最適なVCOかどうかを調べるために、VCOの制御電圧がある範囲に入っているかどうかで判断する構成である。
【0205】
これにより、上記の構成による効果に加えて、最適なVCOかどうかが容易にわかるという効果を奏する。
【0206】
また、本発明の集積回路は、上記の構成に加えて、上記VCOを内蔵した高周波ICと、上記高周波ICとは別に、VCOを選択する制御回路を内蔵した制御ロジックICとを備えた構成である。
【0207】
これにより、上記の構成による効果に加えて、一般的に面積あたりの価格が高い高周波ICの面積を小さくすることができ、高周波ICの価格を安くすることができる。また、高周波ICと制御ロジックICとの合計価格も安くすることができるという効果を奏する。
【0208】
また、本発明の集積回路は、上記の構成に加えて、各VCOがどの周波数可変範囲をカバーしているかをあらかじめ記憶するメモリーを備えた構成である。
【0209】
これにより、上記の構成による効果に加えて、選局に要する時間を短くすることができるという効果を奏する。
【0210】
また、本発明の集積回路は、上記の構成に加えて、VCOの周波数可変範囲を確認するのに、PLLのロック検出出力を使う構成である。
【0211】
これにより、上記の構成による効果に加えて、容易に制御回路を構成することができるという効果を奏する。
【0212】
また、本発明の集積回路は、上記の構成に加えて、VCOの周波数可変範囲から、演算により周波数とVCOの割り当てを決める構成である。
【0213】
これにより、上記の構成による効果に加えて、ロジック回路だけで制御回路が構成できるという効果を奏する。
【0214】
また、本発明の集積回路は、上記の構成に加えて、周波数とVCOの割り当てを決めるために、VCOの周波数可変範囲を一時的に狭くする構成である。
【0215】
これにより、上記の構成による効果に加えて、VCOの割り当てが精度良くできるという効果を奏する。
【0216】
また、本発明の集積回路は、上記の構成に加えて、PLLのロック信号を使ってVCOの周波数可変範囲を確認するときに、PLLの比較周波数を上げる構成である。
【0217】
これにより、上記の構成による効果に加えて、短時間でVCOの周波数可変範囲を確認することができるという効果を奏する。
【0218】
また、本発明の集積回路は、上記の構成に加え、使用する周波数に対してどのVCOを割り当てるかという情報を上記メモリーに記憶する作業として、本集積回路を使って生産する受信機の、工場での生産時に上記メモリーとしての不揮発性メモリーに書き込む構成である。
【0219】
これにより、上記の構成による効果に加えて、受信機の通常動作時にはVCOの周波数確認動作が不要になるという効果を奏する。
【0220】
また、本発明の集積回路は、上記の構成に加え、各VCOがどの周波数可変範囲をカバーしているかの情報を上記メモリーに記憶する作業として、本集積回路を使った受信機の電源オン時に上記メモリーに書き込む構成である。
【0221】
これにより、上記の構成による効果に加えて、受信機の通常動作時にはVCOの周波数確認動作が不要になるという効果を奏する。
【0222】
また、本発明の受信装置は、上記集積回路を備えており、受信した信号の周波数を、特定の中間周波数に変換する際に必要となる局部発振信号を作り出すのに、上記集積回路に備えられているVCOを用いる構成である。
【0223】
これにより、ICプロセスのばらつきにより周波数がばらついても、少ない個数のVCOで広い周波数範囲をカバーできる。その結果、集積回路をいっそう小型化でき、安価な高周波ICが実現できるという効果を奏する。
【図面の簡単な説明】
【図1】 ばらつきに応じて使うVCOを変える場合のVCOの発振周波数可変範囲を示す説明図である。
【図2】 PLLシンセサイザの概略の構成例を示すブロック図である。
【図3】 VCOの構成例を示す回路図である。
【図4】 PLLの概略の構成例を示すブロック図である。
【図5】 VCOの周波数制御電圧と発振周波数との関係を示すグラフである。
【図6】 (a)ないし(k)は、VCOを構成するMOS型可変容量素子の製造工程を示す説明図である。
【図7】 (a)ないし(k)は、VCOを構成するMOS型可変容量素子の製造工程を示す説明図である。
【図8】 (a)ないし(m)は、VCOを構成するインダクタの製造工程を示す説明図である。
【図9】 (a)ないし(m)は、VCOを構成するインダクタの製造工程を示す説明図である。
【図10】 周波数faを出力する場合の発振周波数可変範囲との関係を示す説明図である。
【図11】 周波数の余裕を確認する方法を示す説明図である。
【図12】 VCOの選択処理を示すフローチャートである。
【図13】 VCOを選択する様子を示す説明図である。
【図14】 バンド分割とVCO発振周波数可変範囲を示す説明図である。
【図15】 PLLシンセサイザの概略の構成例を示すブロック図である。
【図16】 PLLシンセサイザの概略の構成例を示すブロック図である。
【図17】 周波数の余裕を確認する方法を示す説明図である。
【図18】 周波数可変範囲を狭くする切り替え機能を有するVCOの構成例を示す回路図である。
【図19】 周波数可変範囲を狭くする切り替え機能を有するVCOの周波数制御電圧と発振周波数との関係を示すグラフである。
【図20】 PLLシンセサイザの概略の構成例を示すブロック図である。
【図21】 PLLシンセサイザの概略の構成例を示すブロック図である。
【図22】 基準電圧発生回路の構成例を示す回路図である。
【図23】 VCOの選択処理を示すフローチャートである。
【図24】 周波数可変範囲を狭くする切り替え機能を有するVCOの構成例を示す回路図である。
【図25】 周波数可変範囲を狭くする切り替え機能を有するVCOの周波数制御電圧と発振周波数との関係を示すグラフである。
【図26】 PLLシンセサイザの概略の構成例を示すブロック図である。
【図27】 PLLシンセサイザの概略の構成例を示すブロック図である。
【図28】 VCOの選択処理を示すフローチャートである。
【図29】 VCOを選択する様子を示す説明図である。
【図30】 VCOを選択する様子を示す説明図である。
【図31】 PLLシンセサイザの概略の構成例を示すブロック図である。
【図32】 PLLシンセサイザの概略の構成例を示すブロック図である。
【図33】 VCOの選択処理を示すフローチャートである。
【図34】 バンド分割とVCO発振周波数可変範囲を示す説明図である。
【図35】 バンド分割とVCO発振周波数可変範囲を示す説明図である。
【図36】 PLLシンセサイザの概略の構成例を示すブロック図である。
【図37】 VCOの周波数のばらつき抽出処理を示すフローチャートである。
【図38】 VCOの下限周波数の抽出処理を示すフローチャートである。
【図39】 バンド分割とVCO発振周波数可変範囲を示す説明図である。
【図40】 バンド分割とVCO発振周波数可変範囲を示す説明図である。
【図41】 PLLシンセサイザの概略の構成例を示すブロック図である。
【図42】 VCOの周波数のばらつき抽出処理を示すフローチャートである。
【図43】 VCOの下限周波数の抽出処理を示すフローチャートである。
【図44】 VCOを選択する様子を示す説明図である。
【図45】 VCOを選択する様子を示す説明図である。
【図46】 受信装置の概略の構成例を示すブロック図である。
【符号の説明】
1 PLLシンセサイザ(集積回路)
2 高周波IC
3 コントロールロジックIC
4 PLL
5 インターフェース回路
6 VCO出力選択器
7 VCO選択コントローラ
8 ループフィルタ
10 周波数選択コントローラ
31 水晶発振子
32 発振器
33 1/M分周器
34 位相検出器
35 チャージポンプ
36 ループフィルタ
37 VCO(VCO)
38 1/N分周器
39 ロック検出器
40 レギュレータ
41 p型シリコン基板
42 n型層
43 p型層
44 絶縁膜
45 ゲート絶縁膜
46 導電膜
47 ゲート電極
48 層間絶縁膜
49 ビア
50 金属層
51 配線層
61 p型シリコン基板
62 n型層
63 絶縁膜
64 第1金属層
65 第1配線層
66 絶縁膜
67 ビア
68 第2金属層
69 第2配線層
70 絶縁膜
71 ビア
72 第3金属層
73 インダクタ部
81 ゲイン可変高周波アンプ
82 ミキサ
83 ゲイン可変ベースバンドアンプ
84 ローパスフィルタ
85 ベースバンドアンプ
86 PLL
87 水晶発振子
88 制御ロジック
89 VCO切替制御回路
90 VCO出力切替器
91 分周方式90度移相器
101 PLLシンセサイザ
102 高周波IC
103 コントロールロジックIC
104 PLL
105 インターフェース回路
106 VCO出力選択器
108 ループフィルタ
110 周波数選択コントローラ
111 VCO周波数情報
La、Lb インダクタ
Qa、Qb トランジスタ
VCa、VCb 可変容量素子
VCO1、VCO2、VCO3、VCO4 VCO
Claims (14)
- それぞれに共通の周波数制御電圧が与えられ、該周波数制御電圧に応じてそれぞれ異なる周波数可変範囲のVCO出力を発振する複数のVCOと、
VCO出力選択制御信号に基づいて前記複数のVCOの中から1つのVCOを選択するVCO出力選択器と、
プログラマブル分周器により前記1つのVCO出力を分周した分周出力と、基準周波数としての比較周波数とに基づいて上記周波数制御電圧を生成するPLLと
を備えた集積回路であって、
隣り合うVCOにおいて発振周波数が重なることによって可変周波数範囲同士が連続するように各周波数可変範囲を設定し、
上記PLLで設定しようとしている周波数に対して最適なVCOかどうかを確認するために、上記PLLのプログラマブル分周器にセットするデータを複数切り替え、PLLで設定しようとしている周波数に対してPLLのロック検出出力がロックを示しているかどうかにより、最適なVCOかどうかを確認し、そのVCOが不適切である場合は、別のVCOを選択することで、必要なVCOを決めることを特徴とする集積回路。 - それぞれに共通の周波数制御電圧が与えられ、該周波数制御電圧に応じてそれぞれ異なる周波数可変範囲のVCO出力を発振する複数のVCOと、
VCO出力選択制御信号に基づいて前記複数のVCOの中から1つのVCOを選択するVCO出力選択器と、
プログラマブル分周器により上記1つのVCO出力を分周した分周出力と、基準周波数としての比較周波数とに基づいて上記周波数制御電圧を生成するPLLと
を備えた集積回路であって、
隣り合うVCOにおいて発振周波数が重なることによって可変周波数範囲同士が連続するように各周波数可変範囲を設定し、
上記PLLで設定しようとしている周波数に対して最適なVCOかどうかを確認するために、VCOの周波数可変範囲を一時的に狭くしたうえで、PLLがロックしているかどうかを確認し、そのVCOが不適切である場合は、別のVCOを選択することで、必要なVCOを決めることを特徴とする集積回路。 - 上記VCOの可変容量素子の制御端子を周波数制御端子から切り離し、固定電圧に接続することで、周波数カバー範囲を一時的に狭くすることを特徴とする請求項2に記載の集積回路。
- 上記周波数可変範囲を狭くするのに、上限、下限のうちの片側だけを狭くすることを特徴とする請求項2に記載の集積回路。
- あるVCOでロックしないことが分かった場合に、ロックしないVCOの周波数制御電圧と基準電圧との大小関係に応じて、実際に使うVCOを決めることを特徴とする請求項3に記載の集積回路。
- 上記ロック検出出力を使ってVCOの適否を確認する場合に、上記PLLの比較周波数を通常使用状態より上げることを特徴とする請求項1ないし5のいずれかに記載の集積回路。
- PLLで設定しようとしている周波数に対して最適なVCOかどうかを調べるために、VCOの制御電圧がある範囲に入っているかどうかで判断することを特徴とする請求項1 または2に記載の集積回路。
- 上記VCOを内蔵した高周波ICと、
上記高周波ICとは別に、VCOを選択する制御回路を内蔵した制御ロジックICとを備えたことを特徴とする請求項1ないし7のいずれかに記載の集積回路。 - 各VCOがどの周波数可変範囲をカバーしているかをあらかじめ記憶するメモリーを備えたことを特徴とする請求項1または2に記載の集積回路。
- VCOの周波数可変範囲から、演算により周波数とVCOの割り当てを決めることを特徴とする請求項9に記載の集積回路。
- PLLのロック信号を使ってVCOの周波数可変範囲を確認するときに、PLLの比較周波数を上げることを特徴とする請求項1または2に記載の集積回路。
- 使用する周波数に対してどのVCOを割り当てるかという情報を上記メモリーに記憶する作業として、本集積回路を使って生産する受信機の、工場での生産時に上記メモリーとしての不揮発性メモリーに書き込むことを特徴とする請求項9に記載の集積回路。
- 各VCOがどの周波数可変範囲をカバーしているかの情報を上記メモリーに記憶する作業として、本集積回路を使った受信機の電源オン時に上記メモリーに書き込むことを特徴とする請求項9に記載の集積回路。
- 請求項1ないし13のいずれかに記載の集積回路を備えており、
受信した信号の周波数を、特定の中間周波数に変換する際に必要となる局部発振信号を作り出すのに、上記集積回路に備えられているVCOを用いることを特徴とする受信装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001298201A JP3795364B2 (ja) | 2001-09-27 | 2001-09-27 | 集積回路および受信装置 |
FR0211983A FR2830142B1 (fr) | 2001-09-27 | 2002-09-27 | Circuit integre et dispositif recepteur |
US10/255,956 US7155188B2 (en) | 2001-09-27 | 2002-09-27 | Integrated circuit and receiving device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001298201A JP3795364B2 (ja) | 2001-09-27 | 2001-09-27 | 集積回路および受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003110425A JP2003110425A (ja) | 2003-04-11 |
JP3795364B2 true JP3795364B2 (ja) | 2006-07-12 |
Family
ID=19119141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001298201A Expired - Lifetime JP3795364B2 (ja) | 2001-09-27 | 2001-09-27 | 集積回路および受信装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7155188B2 (ja) |
JP (1) | JP3795364B2 (ja) |
FR (1) | FR2830142B1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3832643B2 (ja) * | 2002-01-10 | 2006-10-11 | シャープ株式会社 | 高周波受信装置 |
JP4649818B2 (ja) * | 2003-02-21 | 2011-03-16 | 富士通株式会社 | 電圧制御発振器及びpll回路 |
US6954091B2 (en) | 2003-11-25 | 2005-10-11 | Lsi Logic Corporation | Programmable phase-locked loop |
JP3964426B2 (ja) * | 2004-11-17 | 2007-08-22 | シャープ株式会社 | 発振器、集積回路、通信装置 |
US7375562B2 (en) * | 2005-03-25 | 2008-05-20 | Faraday Technology Corp. | Phase locked system for generating distributed clocks |
JP4435723B2 (ja) * | 2005-08-08 | 2010-03-24 | 株式会社ルネサステクノロジ | 位相同期回路およびそれを用いた半導体集積回路装置 |
JP4299283B2 (ja) | 2005-09-16 | 2009-07-22 | 富士通株式会社 | クロック信号の生成及び分配装置 |
US8284884B2 (en) * | 2006-06-23 | 2012-10-09 | Mediatek Inc. | Method of frequency search for DCO and decoder using the same |
US7746179B1 (en) * | 2006-09-13 | 2010-06-29 | Rf Micro Devices, Inc. | Method and apparatus for selecting a frequency generating element |
US7573303B1 (en) * | 2007-06-08 | 2009-08-11 | Integrated Device Technology, Inc | Digitally controlled system on-chip (SOC) clock generator |
KR100910531B1 (ko) * | 2007-09-11 | 2009-07-31 | 삼성전기주식회사 | 다중 대역 전압 제어 발진기를 갖는 주파수 합성기 |
JP2009171212A (ja) * | 2008-01-16 | 2009-07-30 | Toyota Industries Corp | Pll回路 |
JP2010109850A (ja) | 2008-10-31 | 2010-05-13 | Sony Corp | チューナ装置 |
US8058934B2 (en) * | 2009-06-03 | 2011-11-15 | Qualcomm Incorporated | Apparatus and method for frequency generation |
US8698565B2 (en) * | 2010-06-02 | 2014-04-15 | Skyworks Solutions, Inc. | Dynamic voltage-controlled oscillator calibration and selection |
JP5694696B2 (ja) * | 2010-07-15 | 2015-04-01 | ラピスセミコンダクタ株式会社 | 周波数シンセサイザ装置及び変調周波数変位調整方法 |
JP2012199761A (ja) * | 2011-03-22 | 2012-10-18 | Nec Corp | 位相同期回路およびその制御方法 |
US8508308B2 (en) * | 2011-09-01 | 2013-08-13 | Lsi Corporation | Automatic frequency calibration of a multi-LCVCO phase locked loop with adaptive thresholds and programmable center control voltage |
JP5811863B2 (ja) * | 2012-01-26 | 2015-11-11 | 富士通株式会社 | クロック分配器、及び、電子装置 |
JP5853870B2 (ja) * | 2012-06-08 | 2016-02-09 | 富士通株式会社 | クロック分配器及び電子装置 |
FR2992073B1 (fr) * | 2012-06-19 | 2014-07-11 | Commissariat Energie Atomique | Dispositif d'alimentation d'un circuit electronique |
EP2775626A1 (en) * | 2013-03-07 | 2014-09-10 | NXP Semiconductors B.V. | Frequency synthesis system and method |
JP7165967B2 (ja) * | 2018-10-04 | 2022-11-07 | ザインエレクトロニクス株式会社 | Pll回路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3272758D1 (en) * | 1981-11-09 | 1986-09-25 | Matsushita Electric Ind Co Ltd | A synchronous video detector circuit using phase-locked loop |
US5036216A (en) * | 1990-03-08 | 1991-07-30 | Integrated Circuit Systems, Inc. | Video dot clock generator |
KR940005459A (ko) * | 1992-06-22 | 1994-03-21 | 모리시타 요이찌 | Pll회로 |
JPH08149000A (ja) | 1994-11-18 | 1996-06-07 | Fujitsu General Ltd | Pll回路 |
US5686864A (en) | 1995-09-05 | 1997-11-11 | Motorola, Inc. | Method and apparatus for controlling a voltage controlled oscillator tuning range in a frequency synthesizer |
JP2923910B2 (ja) | 1996-08-14 | 1999-07-26 | 日本電気株式会社 | 超低利得電圧制御発振器 |
JP3250796B2 (ja) | 1998-05-26 | 2002-01-28 | 松下電器産業株式会社 | 受信機 |
GB2357645B (en) | 1999-12-22 | 2003-11-19 | Nokia Mobile Phones Ltd | Voltage controlled oscillator assembly |
US6731712B1 (en) | 2000-02-04 | 2004-05-04 | Conexant Systems, Inc. | Fully integrated broadband tuner |
JP2002016493A (ja) * | 2000-06-30 | 2002-01-18 | Hitachi Ltd | 半導体集積回路および光伝送用送信回路 |
CA2445740A1 (en) * | 2001-04-23 | 2002-10-31 | Nucryst Pharmaceuticals Corp. | Use of metals to treat inflammatory skin conditions |
-
2001
- 2001-09-27 JP JP2001298201A patent/JP3795364B2/ja not_active Expired - Lifetime
-
2002
- 2002-09-27 US US10/255,956 patent/US7155188B2/en not_active Expired - Lifetime
- 2002-09-27 FR FR0211983A patent/FR2830142B1/fr not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003110425A (ja) | 2003-04-11 |
US7155188B2 (en) | 2006-12-26 |
US20030060177A1 (en) | 2003-03-27 |
FR2830142A1 (fr) | 2003-03-28 |
FR2830142B1 (fr) | 2005-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3795364B2 (ja) | 集積回路および受信装置 | |
US7170358B2 (en) | Voltage controlled oscillator, and PLL circuit and wireless communication apparatus using the same | |
US6683509B2 (en) | Voltage controlled oscillators | |
JP4542598B2 (ja) | 電圧制御発振回路 | |
US8306491B2 (en) | Controlling fine frequency changes in an oscillator | |
TWI420822B (zh) | 振盪寬頻頻率之裝置及方法 | |
US20030227341A1 (en) | Voltage-controlled oscillator and frequency synthesizer | |
US8412120B2 (en) | Phase-locked circuit and radio communicating device | |
US7626470B2 (en) | Voltage-controlled oscillator for multi-band and RF communication apparatus having the same | |
JP2004120728A (ja) | 発振回路および通信用半導体集積回路 | |
JP2006033803A (ja) | 電圧制御発振器、ならびにそれを用いたpll回路および無線通信機器 | |
JP2006157767A (ja) | 発振回路を内蔵した通信用半導体集積回路および通信システム並びに半導体集積回路の製造方法 | |
US7979040B2 (en) | Method for adjusting tuning circuit and receiver circuit | |
US6927637B1 (en) | Efficient tuning circuit for on-chip voltage controlled oscillator and method | |
GB2332767A (en) | Selective-calling radio receiver | |
CN1777035B (zh) | 振荡器、集成电路、通信装置 | |
JP2007312334A (ja) | 位相同期ループ回路、半導体集積回路、および、受信装置 | |
WO2007005664A2 (en) | Methods and apparatus to generate small frequency changes | |
US4743866A (en) | Wide range oscillator | |
US9787249B2 (en) | System and method for controlling a voltage controlled oscillator | |
EP1803186A2 (en) | Apparatus and method of oscillating wideband frequency | |
US7363015B2 (en) | Wide-frequency-range television tuner | |
JP3893338B2 (ja) | ラジオ受信機 | |
US20110049999A1 (en) | Circuit for controlling a tuning gain of a voltage controlled oscillator | |
JPH05252002A (ja) | 受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060309 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060412 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3795364 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |