JP2006033803A - 電圧制御発振器、ならびにそれを用いたｐｌｌ回路および無線通信機器 - Google Patents

Abstract

【課題】 広い周波数可変範囲を得るために複数のバンドを用いた場合、全てのバンドにおいて、良好な位相雑音特性を有し、かつ周波数感度を同程度にすることができる電圧制御発振器を提供すること。
【解決手段】 電圧制御発振器は、インダクタ回路と可変容量回路と高周波スイッチ回路とで構成された並列共振回路と、負性抵抗回路と、周波数制御部と、周波数感度制御部とを備える。周波数制御部は、高周波スイッチ回路が有するスイッチング素子のオンオフを制御することによって、発振周波数のバンドをシフトさせる。周波数感度制御部は、使用するバンドに応じて、制御電圧に対する可変容量回路全体の容量の変化率を調整する。周波数感度制御部は、差動信号の仮想接地点に接続されている。
【選択図】 図１

Description

本発明は、電圧制御発振器、ならびにそれを用いたＰＬＬ回路および無線通信機器に関し、より特定的には、バンド切り換え機能を有する電圧制御発振器、ならびにそれを用いたＰＬＬ回路および無線通信機器に関する。

電圧制御発振器は、無線通信機の局部発振信号を発生させる手段として広く使用されている。この電圧制御発振器は、高周波ＩＣとして製造される場合、半導体製造プロセスにおける構成要素のばらつきから、発振周波数範囲を広くする必要があった。また、近年では異なる周波数帯を使用する通信システムに対応するため、電圧制御発振器の発振周波数を、広い周波数範囲で可変にする必要が生じている。

図１３は、バンド切り換え機能を有する従来の電圧制御発振器５００の構成の一例を示す図である。図１３において、従来の電圧制御発振器５００は、インダクタ５０１，５０２と、電源端子５０３と、可変容量素子５０４，５０５と、制御電圧端子５０６と、発振トランジスタ５０７，５０８と、電流源５０９と、容量性素子５１１，５１２と、スイッチング素子５１３，５１４と、制御電圧端子５１５とを含む。図１３では、バイアス回路等は省略されている。

以下、図１３を参照しながら従来の電圧制御発振器の動作について説明する。図１３に示す電圧制御発振器５００は、インダクタ５０１、インダクタ５０１に直列に接続されたインダクタ５０２、およびインダクタ５０１とインダクタ５０２の間に接続され電源電圧Ｖｄｄを供給するための電源端子５０３からなるインダクタ回路５２０と、可変容量素子５０４および可変容量素子５０５からなり、両者の接続点に制御電圧端子５０６が接続された可変容量回路５３０と、２つの発振トランジスタ５０７、５０８が互いにクロスカップリングされている負性抵抗回路５４０と、容量性素子５１１およびスイッチング素子５１３ならびにスイッチング素子５１４および容量性素子５１２からなり、スイッチング素子５１３とスイッチング素子５１４との接続点にスイッチング素子５１３、５１４の制御電圧を供給する制御電圧端子５１５が接続された高周波スイッチ回路（バンド切り換え回路）５１０と、が互いに並列接続されている発振回路である。

発振トランジスタ５０７のソース側および発振トランジスタ５０８のソース側は、互いに接続され、電流源５０９の一方側に接続されている。電流源５０９の他方側は、接地されている。スイッチング素子５１３，５１４のそれぞれ一方側は容量性素子５１１，５１２にそれぞれ接続されており、他方側はそれぞれ接地されており、さらにもう一方側は制御電圧端子５１５にそれぞれ接続されている。

電源端子５０３から電源電圧Ｖｄｄが供給されると、インダクタ５０１，５０２を介して発振トランジスタ５０７，５０８に電源電圧Ｖｄｄがそれぞれ供給される。発振トランジスタ５０７，５０８の出力側が互いに他のトランジスタのゲート側に戻されることにより、この発振回路は、上述のインダクタ回路５２０、可変容量回路５３０、および高周波スイッチ回路５１０から構成される並列共振回路により決定される共振周波数近傍で発振する。すなわち、制御電圧端子５０６から入力される制御電圧Ｖｔと電源電圧Ｖｄｄとの差電圧が可変容量素子５０４，５０５の両端に印加され、この差電圧によって可変容量素子５０４，５０５の容量が決定されるので、制御電圧端子５０６から入力される制御電圧Ｖｔによって発振周波数は変化する。また、制御電圧端子５１５から入力される制御電圧Ｖｃｔｒｌによってスイッチング素子５１３，５１４はオンかオフし、バンド切り換え回路５１０全体の容量値が決定さるので、スイッチング素子５１３，５１４をオンかオフに切り換えることによって、発振周波数をシフトすることができる。

図１４Ａは、従来の電圧制御発振器において、発振周波数がシフトする様子を示す図である。通常、従来の電圧制御発振器は、発振周波数の可変範囲を広くするために高周波スイッチ回路を複数用いている。図１４Ａでは、９個のバンド数となっている。このように、図１３に示す電圧制御発振器５００は、制御電圧Ｖｔを制御することによって、発振周波数を連続的に変化させることができ、さらに、制御電圧Ｖｃｔｒｌを制御することによって、発振周波数のバンドを変化させることができる。

図１３に示す電圧制御発振器５００の発振周波数ｆ０は、インダクタ５０１，５０２のインダクタンスをそれぞれＬ、可変容量素子５０４，５０５の容量値をそれぞれＣ１、高周波スイッチ回路の容量性素子５１１，５１２の容量値をそれぞれＣ２とし、それ以外の差動寄生容量成分をそれぞれＣ３とすると、
ｆ０＝１／（２π（２Ｌ・Ｃ’／２）^1/2）＝１／（２π（Ｌ・Ｃ’）^1/2）
ここで、Ｃ’＝Ｃ１＋Ｃ２＋Ｃ３
と表される。

スイッチング素子５１３，５１４をオフにした場合、スイッチング素子５１３，５１４は遮断されるので、高周波信号において、容量性素子５１１，５１２は、共振回路に接続されない。よって、このときの発振周波数ｆ０＿ｏｆｆは、
ｆ０＿ｏｆｆ＝１／（２π（Ｌ・（Ｃ１＋Ｃ３））^1/2）
となる。

一方、スイッチング素子５１３，５１４をオンにした場合、スイッチング素子５１３，５１４は導通するので、高周波信号において、容量性素子５１１，５１２は、共振回路に接続される。よって、このときの発振周波数ｆ０＿ｏｎは、
ｆ０＿ｏｎ＝１／（２π（Ｌ・（Ｃ１＋Ｃ２＋Ｃ３））^1/2）
となる。

ここで、周波数感度（制御電圧Ｖｔに対する発振周波数の変化の割合のことをいう、以下同様）は、共振回路の全容量に対する可変容量回路の容量変化量の比で決定され、この比が大きいほど、周波数感度は高くなる。ｆ０＿ｏｆｆとｆ０＿ｏｎとを比較すると、周波数感度はｆ０＿ｏｆｆの方が高くなる。

つまり、スイッチング素子５１３，５１４をオフにした場合の方が、発振周波数は高くなり、かつ、周波数感度も高くなる。

図１４Ａに示すように、高周波スイッチ回路におけるスイッチング素子を複数用いて、バンド数を多くすればするほど、発振周波数が最も高いバンドと最も低いバントとで、それぞれの周波数感度の差は大きくなる。

しかし、電圧制御発振器の制御電圧Ｖｔと発振周波数との関係は、全てのバンドにおいて、つまり全発振周波数において、その傾きは同程度であることが望ましい。なぜなら、電圧制御発振器を用いてＰＬＬ（フェーズロックループ）回路を構成した場合、ＰＬＬ回路の過渡応答特性や雑音帯域特性は制御電圧に対する周波数感度に依存するので、周波数によって周波数感度が異なると、ＰＬＬ回路自身の特性が周波数によって変動するためである。

電圧制御発振器を半導体基板上に実現する場合、前述したように広い周波数範囲で可変にする必要があり、図１３に示す従来の電圧制御発振器５００では、高周波スイッチ回路を用いることによって、広い周波数可変範囲を得ることとは可能であるが、その広い全周波数可変範囲において周波数感度を同程度にすることは困難であった。

このような課題を解決するための回路が既に提案されている（例えば、特許文献１または特許文献２を参照）。

図１５は、広い周波数可変範囲において周波数感度を同程度にする改善方法を採用する従来の電圧制御発振器６００の回路図である。

図１５において、図１３に示す従来の電圧制御発振器５００と同様の機能を有する部分については、同一の参照符号を付し、説明を省略する。図１５において、従来の電圧制御発振器６００は、従来の電圧制御発振器５００と比べて、可変容量素子５５１，５５２，５６１，５６２，５７１，５７２と、スイッチング素子５５３，５５４，５６３，５６４，５７３，５７４とを含む点が異なる。

図１５に示す電圧制御発振器６００では、第１、第２および第３の可変容量回路５５０，５６０，５７０が並列に接続されている。第１の可変容量回路５５０は、可変容量素子５５１，５５２の両端にスイッチング素子５５３，５５４が接続される構成を有している。第２の可変容量回路５６０は、可変容量素子５６１，５６２の両端にスイッチング素子５６３，５６４が接続される構成を有している。第３の可変容量回路５７０は、可変容量素子５７１，５７２の両端にスイッチング素子５７３，５７４が接続される構成を有している。第１、第２および第３の可変容量回路５５０，５６０，５７０には、制御電圧端子５０６から、制御電圧Ｖｔが入力される。

発振周波数が低くなると、共振回路の全容量に対する可変容量回路の容量変化量の比が小さくなり、周波数感度が低下する。したがって、以下に示すように、発振周波数が低くなるバンドでは、可変容量回路のスイッチング素子をオンにして共振回路に接続する可変容量回路を多くして、可変容量素子の容量変化量を増加させることで、発振周波数が低い場合でもその周波数感度を発振周波数が高い場合と同程度にすることができる。

例えば、図１４Ａにおける最も発振周波数が高いバンドの場合、第１から第３の可変容量回路５５０，５６０，５７０のうち、第１の可変容量回路５５０のスイッチング素子５５３，５５４のみをオンにし、それ以外をオフにする。また、例えば、図１４Ａにおける発振周波数が上から５番目のバンドの場合、第１から第３の可変容量回路５５０，５６０，５７０のうち、第１および第２の可変容量回路５５０，５６０のスイッチング素子５５３，５５４，５６３，５６４をオンにし、それ以外をオフにする。また、例えば、図１４Ａにおける最も発振周波数が低いバンドの場合、第１から第３の可変容量回路５５０，５６０，５７０の全てのスイッチング素子５５３，５５４，５６３，５６４，５７３，５７４をオンにする。このようにすることによって、発振周波数が低くなるごとに共振回路に接続する可変容量回路の並列数を多くし、その容量変化量を増加させることで、全発振周波数範囲に渡って、周波数感度を同程度にすることができる。図１４Ｂは、全発振周波数範囲に渡って、周波数感度を同程度にした場合の電圧制御発振器６００の特性を示す図である。
特開２００３−１７４３２０号公報 特開２００４−１５３８７号公報 特開２００３―３２４３１６号公報

しかしながら、図１５に示すような従来の改善方法では、可変容量回路５５０，５６０，５７０の高周波信号が流れる部分にスイッチング素子５５３，５５４，５６３，５６４，５７３，５７４が用いられているため、そのスイッチング素子での損失により、位相雑音特性が劣化するという問題があった。例えば、スイッチング素子をＭＯＳスイッチとした場合は、そのオン抵抗で損失が生じてしまい、位相雑音特性が劣化してしまう。

位相雑音特性の劣化を防止するための電圧制御発振器として、特許文献３に記載されている電圧制御発振器がある。図１６Ａは、特許文献３に記載されている従来の電圧制御発振器７００の構成を示す回路図である。図１６Ｂは、特許文献３に記載されている従来の電圧制御発振器７００の特性を示すグラフである。従来の電圧制御発振器７００は、可変容量素子をインダクタ７０７に対して並列に接続する。従来の電圧制御発振器７００は、スイッチング素子７０８〜７１１のオンオフを切り換えて、可変容量素子の素子数を変化させる。これにより、ＬＣ共振器の容量が変化し、発振周波数のバンドを変化させることができる。図１６Ｂにおいて、Ａは、可変容量素子７０１と７０２との中点のみにＣＴＲＬが印加され、可変容量素子７０３と７０４、７０５と７０６の中点にはＶｓｓが印加されたときの特性を示す。Ｂは、スイッチング素子７０８または７１０のいずれか一方がオン状態のときの特性を示す。Ｃは、スイッチング素子７０８および７１０が共にオン状態のときの特性を示す。バンドＡでは、共振回路の全容量が最も大きいのに（発振周波数が最も低いのに）、全容量に対する可変容量回路の容量変化量の比が小さくなる。したがって、バンドＡの周波数感度は最も低くなってしまう。よって、バンド毎の周波数感度が異なってしまうという課題が発生する。

それゆえ、本発明の目的は、上記の課題を鑑み、位相雑音特性の劣化を抑制することができ、かつ広い帯域にわたって周波数可変範囲を制御することができ、その周波数可変範囲において周波数感度を同程度にすることが可能な電圧制御発振器、ならびにそれを用いたＰＬＬ回路および無線通信機器を提供することである。

上記課題を解決するために本発明は以下のような特徴を有する。本発明の第１の局面は、高周波信号を発振するための差動回路で構成された電圧制御発振器であって、インダクタを有するインダクタ回路と、インダクタ回路に並列に接続され、発振周波数をフィードバック制御するために印加される制御電圧によって容量値が変化する可変容量素子をそれぞれ有するｎ個（ｎは２以上の自然数）の可変容量回路と、インダクタ回路に並列に接続され、容量性素子と、容量性素子に接続されるスイッチング素子と、スイッチング素子のオンオフを制御するためのスイッチング制御電圧を入力するスイッチング制御端子とを有するｍ個（ｍは１以上の自然数）の高周波スイッチ回路と、インダクタ回路に並列に接続される負性抵抗回路と、ｍ個の高周波スイッチ回路が有するスイッチング素子のオンオフを制御することによって、発振周波数のバンドをシフトさせる周波数制御部と、使用するバンドに応じて、制御電圧に対するｎ個の可変容量回路全体の容量の変化率を調整する周波数感度制御部とを備える。周波数感度制御部は、ｎ個の可変容量回路における差動信号の仮想接地点に接続されている。

本発明の第１の局面によれば、高周波スイッチ回路を用いて、発振周波数のバンドを切り換えることができるので、周波数可変範囲の広い電圧制御発振器が提供される。加えて、使用するバンドに応じて、容量変化率が調整されることとなるので、周波数可変範囲において周波数感度を同程度にすることが可能となる。さらに、周波数感度制御部が、仮想接地点に接続されているので、高周波信号が電圧制御発振器の外側に流れない。よって、周波数感度制御部での損失は発生しないので、Ｑ値が劣化しない。したがって、位相雑音特性の劣化が抑制される。

たとえば、周波数制御部は、使用するバンドに応じて、スイッチング素子のオンオフを制御するためのスイッチング制御電圧を高周波スイッチ回路のスイッチング制御端子に入力し、周波数感度制御部は、スイッチング制御電圧に同期して、ｎ個の可変容量回路における各可変容量素子の一方の端子に印加する電圧を、所定の基準電圧とするか制御電圧とするかを選択的に切り換えるとよい。

これにより、使用するバンドに応じて、基準電圧が入力されて固定容量として機能する可変容量回路と、制御電圧が入力される可変容量として機能する可変容量回路とが決定される。可変容量として機能する可変容量回路の数を調整することによって、制御電圧に対する容量変化率を調整することができ、周波数可変範囲において周波数感度を同程度にすることが可能となる。

たとえば、周波数感度制御部は、ｎ個の周波数感度制御用スイッチング素子を含み、各周波数感度制御用スイッチング素子は、ｎ個の可変容量回路における各仮想接地点に接続されており、各可変容量回路に印加する電圧を、所定の基準電圧とするか制御電圧とするかを選択的に切り換えるとよい。

このように、仮想接地点に接続された周波数感度制御用スイッチング素子を用いることによって、基準電圧と制御電圧との切り替えが効率的に行われ、かつ位相雑音を抑制することができる。

たとえば、周波数感度制御部は、ｎ−１個の周波数感度制御用スイッチング素子を含み、各周波数制御用スイッチング素子は、ｎ−１個の可変容量回路における各仮想接地点に接続されており、各可変容量回路に印加する電圧を、所定の基準電圧とするか制御電圧とするかを選択的に切り換え、１個の可変容量回路の仮想接地点には、制御電圧が供給されるとよい。

これにより、少なくとも１個の可変容量回路は、必ず、可変容量として機能することとなる。

たとえば、基準電圧は、制御電圧の変化範囲の中点の電圧であるとよい。

これにより、制御電圧の変化範囲の中点を中心にして、周波数感度を同程度にすることができる電圧制御発振器が提供されることとなる。

たとえば、基準電圧は、発振周波数をフィードバック制御して発振周波数が固定された時の制御電圧の値であるとよい。

これにより、可変容量として機能する可変容量回路の数が変わる前後において、共振回路の全容量値が変化しないこととなる。よって、フィードバック制御が収束している場合においても、出力される周波数は変化しないこととなるので、所望の周波数をそのまま出力しつつ、可変周波数範囲において周波数感度を同程度にすることができる電圧制御発振器が提供されることとなる。

たとえば、周波数感度制御部は、ｍ個の高周波スイッチ回路のスイッチング素子が全てオフしている場合、ｎ個の可変容量回路のうち、１個の可変容量回路に対してのみ制御電圧を印加し、残りのｎ−１個の可変容量回路に対しては基準電圧を印加するように、周波数感度制御用スイッチング素子を制御するとよい。

これにより、少なくとも１個の可変容量回路が可変容量として機能することとなる。

たとえば、周波数感度制御部は、ｍ個の高周波スイッチ回路のスイッチング素子が全てオンしている場合、ｎ個の可変容量回路全てに制御電圧が印加されるように、周波数感度制御用スイッチング素子を制御するとよい。

これにより、高周波スイッチ回路のスイッチング素子が全てオンしている場合、固定容量として機能する可変容量回路が不要となるので、電圧制御発振器の回路規模が縮小する。

たとえば、周波数感度制御部は、周波数制御部によってシフトされるバンド毎に、各可変容量回路を可変容量として使用するか、それとも固定容量として使用するかを予め決めており、可変容量として使用する可変容量回路に対しては、制御信号を印加し、固定容量として使用する可変容量回路に対しては、所定の基準電圧を印加するとよい。

これにより、使用するバンドに応じて、基準電圧が入力されて固定容量として機能する可変容量回路と、制御電圧が入力される可変容量として機能する可変容量回路とが決定される。可変容量として機能する可変容量回路の数を調整することによって、制御電圧に対する容量変化率を調整することができ、周波数可変範囲において周波数感度を同程度にすることが可能となる。

好ましくは、電圧制御発振器は、ＰＬＬ回路に設けられており、ＰＬＬ回路がロックしたときの制御電圧を所定の基準電圧とするとよい。

これにより、可変容量として機能する可変容量回路の数が変わる前後において、共振回路の全容量値が変化しないこととなる。よって、ＰＬＬ回路がロックしている場合においても、ＰＬＬ回路から出力される周波数は変化しないこととなるので、所望の周波数をそのまま出力しつつ、可変周波数範囲において周波数感度を同程度にすることができる電圧制御発振器が提供されることとなる。

本発明の第２の局面は、高周波信号を発振するための差動回路で構成された電圧制御発振器において、インダクタを有するインダクタ回路と、インダクタ回路に並列に接続され、可変容量素子を有し、直流成分を遮断するための阻止コンデンサをその両端に有するｎ個（ｎは２以上の自然数）の可変容量回路と、インダクタ回路と並列に接続され、容量性素子と、容量性素子に接続されるスイッチング素子と、スイッチング素子のオンオフを制御するためのスイッチング制御電圧を入力するスイッチング制御端子とを有するｍ個（ｍは１以上の自然数）の高周波スイッチ回路と、インダクタ回路に並列に接続される負性抵抗回路と、ｍ個の高周波スイッチ回路が有するスイッチング素子のオンオフを制御することによって、発振周波数のバンドをシフトさせる周波数制御部と、ｎ個の可変容量回路の可変容量素子の一方の端子に、発振周波数をフィードバック制御するための制御電圧を入力する制御端子と、ｎ個の可変容量回路の可変容量素子の他方の端子に、基準電圧を入力し、使用するバンドに応じて、基準電圧を調整して、制御電圧に対する発振周波数の変化の割合を調整する基準電圧制御部とを備える。

本発明の第２の局面によれば、使用するバンドに応じて、基準電圧が調整されることによって、可変周波数範囲において周波数感度を同程度にすることができる。

たとえば、基準電圧制御部は、高周波スイッチ回路のスイッチング制御端子に入力されるスイッチング制御電圧と同期して、ｎ個の可変容量回路の可変容量素子の他方の端子に印加する電圧を制御するとよい。

これにより、可変容量回路の容量を変化させることができる。

たとえば、基準電圧制御部は、ｎ個の可変容量回路の可変容量素子の他方の端子に入力される基準電圧のうち、ｎが奇数の場合は（ｎ＋１）／２番目の基準電圧を制御電圧の変化範囲の中点の電圧とし、ｎが偶数の場合はｎ／２番目の基準電圧と（ｎ＋２）／２番目の基準電圧との中間の電圧を制御電圧の変化範囲の中点の電圧とするとよい。

これにより、基準電圧の近傍において、可変容量範囲において周波数感度を同程度とすることができる。

たとえば、基準電圧制御部は、ｎ個の可変容量回路の可変容量素子の他方の端子に入力される基準電圧のうち、ｎが奇数の場合は（ｎ＋１）／２番目の基準電圧を発振周波数をフィードバック制御して発振周波数が固定されたときの制御電圧の値にし、ｎが偶数の場合はｎ／２番目の基準電圧と（ｎ＋２）／２番目の基準電圧との中間の電圧を発振周波数をフィードバック制御して発振周波数が固定されたときの制御電圧の値にするとよい。

これにより、フィードバック制御が収束している場合においても、出力される周波数は変化しないこととなるので、所望の周波数をそのまま出力しつつ、可変周波数範囲において周波数感度を同程度にすることができる電圧制御発振器が提供されることとなる。

たとえば、基準電圧制御部は、ｍ個の高周波スイッチ回路のスイッチング素子が全てオフしている場合、制御電圧に対する発振周波数の変化の割合が制御電圧にわたってほぼ一定になるように基準電圧を調整し、ｍ個の高周波スイッチ回路のスイッチング素子が全てオフしている場合以外の状態の場合、ｎ個の可変容量回路において、ｎが奇数の場合は（ｎ＋１）／２番目の基準電圧を、ｎが偶数の場合はｎ／２番目の基準電圧と（ｎ＋２）／２番目の基準電圧との中間の電圧を、調整するとよい。

これにより、当該基準電圧または中間の電圧の近傍において、制御電圧に対する発振周波数の変化の割合がスイッチング素子を全てオフにした場合と同程度となるように、容量変化率を調整することができる。

たとえば、ｎ個の可変容量回路のうち、ｎ個の可変容量回路に入力される基準電圧を大きい順に並べたとき、ｋ番目（ｋは、２以上ｎ以下の自然数）の可変容量回路の可変容量素子に入力される基準電圧と、ｋ−１番目の可変容量回路の可変容量素子に入力される基準電圧との差は、ｍ個の高周波スイッチ回路のスイッチング素子が全てオフしている場合が最大であり、ｍ個の高周波スイッチ回路のスイッチング素子が全てオンしている場合が最小であり、ｍ個の高周波スイッチ回路のスイッチング素子が全てオンまたは全てオフ以外の状態の場合は、最大と最小との間の値であるとよい。

上記いずれかの電圧制御発振器は、ＰＬＬ回路に用いられるとよい。

また、上記電圧制御発振器は、無線通信機器に用いられるとよい。

本発明の第３の局面は、発振周波数を固定するためのＰＬＬ回路であって、高周波信号を発振するための差動回路で構成さており、印加される制御電圧に応じて発振周波数を調整する電圧制御発振器と、電圧制御発振器が出力する高周波信号をフィードバックして、基準信号との位相差を比較し、電圧制御発振器に印加する制御電圧を調整するフィードバック制御電圧調整回路とを備え、電圧制御発振器は、インダクタを有するインダクタ回路と、インダクタ回路に並列に接続され、発振周波数をフィードバック制御するための印加される制御電圧によって容量値が変化する可変容量素子をそれぞれ有するｎ個（ｎは２以上の自然数）の可変容量回路と、インダクタ回路に並列に接続され、容量性素子と、容量性素子に接続されるスイッチング素子と、スイッチング素子のオンオフを制御するためのスイッチング制御電圧を入力するスイッチング制御端子とを有するｍ個（ｍは１以上の自然数）の高周波スイッチ回路と、インダクタ回路に並列に接続される負性抵抗回路と、ｎ個の可変容量回路の仮想接地点に接続され、ｍ個の高周波スイッチ回路が有するスイッチング素子がオンオフすることによって発振周波数がシフトするのに応じて、ｎ個の可変容量回路における各可変容量素子の一方の端子に印加する電圧を、所定の基準電圧とするか制御電圧とするかを選択的に切り換える周波数感度制御部と、固定された発振周波数に応じて、高周波スイッチ回路のスイッチング素子をオンオフし、使用するバンドを決定する周波数制御部とを備え、周波数感度制御部は、フィードバック制御電圧調整回路から出力される制御電圧を基準電圧とすることを特徴とする。

本発明の第３の局面によれば、可変容量として機能する可変容量回路の数が変わる前後において、共振回路の全容量値が変化しないこととなる。よって、ＰＬＬ回路がロックしている場合においても、ＰＬＬ回路から出力される周波数は変化しないこととなるので、所望の周波数をそのまま出力しつつ、可変周波数範囲において周波数感度を同程度にすることができるＰＬＬ回路が提供されることとなる。

本発明によれば、良好な位相雑音特性を有し、かつ広い帯域にわたって周波数範囲を制御し、更に周波数感度を同程度にすることができる電圧制御発振器、ならびにそれを用いたＰＬＬ回路および無線通信機器を提供することができる。

本発明のこれらおよび他の目的、特徴、局面、効果は、添付図面と照合して、以下の詳細な説明から一層明らかになるであろう。

以下、本発明の実施の形態について、図面を参照しながら説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態における電圧制御発振器１００の構成を示す回路図である。なお、図１において、バイアス回路等は省略されている。

図１において、電圧制御発振器１００は、インダクタ回路１２０と、負性抵抗回路１４０と、高周波スイッチ回路（バンド切り換え回路）１１０と、第１の可変容量回路１５０（以下可変容量回路Ａという）と、第２の可変容量回路１６０（以下可変容量回路Ｂという）と、第３の可変容量回路１７０（以下可変容量回路Ｃという）と、周波数感度制御部１８０と、周波数制御部１９０とを備える。インダクタ回路１２０と、負性抵抗回路１４０と、高周波スイッチ回路１１０と、可変容量回路Ａと、可変容量回路Ｂと、可変容量回路Ｃとは、互いに並列接続され、発振回路を構成する。

インダクタ回路１２０は、インダクタ１０１と、インダクタ１０１に直列に接続されたインダクタ１０２、インダクタ１０１とインダクタ１０２との間に接続され、電源Ｖｄｄを供給するための電源端子１０３とからなる。

負性抵抗回路１４０は、２つのトランジスタ１０７および１０８が互いにクロスカップリングされることによって構成される。

高周波スイッチ回路１１０は、容量性素子１１１，スイッチング素子１１３，スイッチング素子１１４，および容量性素子１１２からなる。スイッチング素子１１３とスイッチング素子１１４との接続点に、スイッチング素子１１３，１１４の制御電圧Ｖｃｔｒｌを供給するための制御電圧端子１１５が接続されている。

可変容量回路Ａは、可変容量素子１５１と、可変容量素子１５１に直列に接続された可変容量素子１５２とからなる。

可変容量回路Ｂは、可変容量素子１６１と、可変容量素子１６１に直列に接続された可変容量素子１６２とからなる。

可変容量回路Ｃは、可変容量素子１７１と、可変容量素子１７１に直列に接続された可変容量素子１７２とからなる。

可変容量回路Ａ、可変容量回路Ｂ、および可変容量回路Ｃは、電圧制御発振器１００の可変容量回路１３０を構成している。

高周波スイッチ回路１１０、インダクタ回路１２０、および可変容量回路１３０は、電圧制御発振器１００の共振回路を構成している。

トランジスタ１０７のソース側、およびトランジスタ１０８のソース側は、互いに接続され、電流源１０９の一方の端子に接続されている。電流源１０９の他方の端子は、接地されている。

可変容量素子１５１，１５２，１６１，１６２，１７１，１７２は、ＣＭＯＳプロセスで用いられるゲート容量を利用した可変容量素子である。

可変容量回路Ａにおける可変容量素子１５１と可変容量素子１５２との接続点（以下接続点ａという）には、直流電圧を切り換えるスイッチ１５３が接続されている。

可変容量回路Ｂにおける可変容量素子１６１と可変容量素子１６２との接続点（以下接続点ｂという）には、スイッチ１６３が接続されている。

可変容量回路Ｃにおける可変容量素子１７１と可変容量素子１７２との接続点（以下接続点ｃという）には、スイッチ１７３が接続されている。

スイッチ１５３，１６３，１７３の一方端は、互いに接続され、制御電圧端子１８１に接続されている。スイッチ１５３，１６３，１７３の他方端は、互いに接続され、基準電圧端子１８２に接続されている。スイッチ１５３，１６３，１７３は、周波数感度制御部１８０を構成する。

周波数制御部１９０の一方の出力は、制御電圧端子１１５に接続されている。周波数制御部１９０は、制御電圧端子１１５に制御電圧Ｖｃｔｒｌを供給する。周波数制御部１９０の他方の出力は、周波数感度制御部１８０に接続されている。周波数制御部１９０は、周波数感度制御部１８０のスイッチ１５３，１６３，１７３のオンおよび／またはオフをそれぞれ切り換えるための制御電圧Ｖｓｗを供給する。

制御電圧端子１８１は、制御電圧Ｖｔを供給する。制御電圧Ｖｔは、ＰＬＬ回路において、発振周波数をフィードバックして、基準周波数と発振周波数とを比較した結果得られる、発振周波数を制御（フィードバック制御）するための電圧である。基準電圧端子１８２は、基準電圧Ｖｓを供給する。

次に、上記のように構成された第１の実施形態における電圧制御発振器１００の動作を説明する。

図２Ａは、スイッチ１５３を制御電圧端子１８１側に接続し、スイッチ１６３，１７３を基準電圧端子１８２側に接続した場合の電圧制御発振器１００の発振周波数を示すグラフである。この場合、可変容量回路Ａは、可変容量として動作する。可変容量回路Ｂおよび可変容量回路Ｃは、固定容量として動作する。ここでは高周波スイッチ回路が複数ある場合を想定しており、図２Ａでは、最も発振周波数が高いバンド（以下バンドＨという）と最も発振周波数が低いバンド（以下バンドＬという）と、中間の発振周波数となるバンド（以下バンドＭという）とを図示している。

制御電圧端子１８１から供給する制御電圧Ｖｔを変化することによって、可変容量回路１３０の容量値が可変し、発振周波数がアナログ的（横方向）に変化する。周波数制御部１９０は、制御電圧端子１１５に供給する制御電圧Ｖｃｔｒｌを変化させることによって、高周波スイッチ回路１１０のスイッチング素子１１３，１１４をオンおよび／またはオフすることで発振周波数をデジタル的（縦方向）に変化させることができる。

スイッチ１５３を制御電圧端子１８１に接続し、スイッチ１６３，１７３を基準電圧端子１８２に接続した場合、周波数感度は、バンドＨが最も高く、バンドＭ、バンドＬと順に低くなる。

なぜなら、周波数感度は、共振回路の全容量に対する可変容量回路の容量変化量の比で決定するためである。バンドＨとバンドＬとの共振回路の全容量を比較すると、バンドＨは高周波スイッチ回路のスイッチング素子が全てオフしており、バンドＬは全てオンしているので、共振回路の全容量はバンドＬの方が大きい。したがって、バンドＨの方がバンドＬより共振回路の全容量に対する可変容量回路の容量変化量の比が大きくなるので、周波数感度が高くなる。

そこで、図１に示す第１の実施形態における電圧制御発振器１００のように、周波数感度制御部１８０と周波数制御部１９０とを用いて、周波数感度制御部１８０のスイッチ１５３，１６３，１７３の切り換えを高周波スイッチ回路１１０の切り換えに同期させることで、バンド毎に可変容量回路として使用する可変容量素子の並列数を可変し、バンド毎の周波数感度を同程度にすることができる。本明細書において、可変容量回路の並列数と言った場合、可変容量回路１５０〜１７０の内、可変容量として動作する可変容量回路の数のことをいう。

次に、図２Ｂを用いて、バンド毎の周波数感度を同程度にする動作について説明する。

例えば、バンドＨの場合、バンドＭ、バンドＬと比較すると発振周波数は最も高く、共振回路の全容量は３つのバンドの中では最も小さくなる。共振回路の全容量が小さいので、可変容量回路の容量の変化に対する周波数感度が高くなる。この場合、スイッチ１５３のみが制御電圧端子１８１に接続され、可変容量回路Ａが可変容量素子として用いられ、残りのスイッチ１６３，１７３が基準電圧端子１８２に接続され、可変容量回路Ｂおよび可変容量回路Ｃが可変容量素子ではなく、固定容量素子として用いられる。この場合の制御電圧Ｖｔに対する発振周波数の変化は、図２Ｂの中で、発振周波数が最も高い実線Ｌ１の変化となる。

バンドＬの場合、バンドＨ、バンドＭと比較すると発振周波数は最も低く、共振回路の全容量は３つのバンドの中では最も大きくなる。したがって、上記のバンドＨの場合と同様に、スイッチ１５３のみが制御電圧端子１８１に接続され、スイッチ１６３，１７３が基準電圧端子１８２に接続されたのでは、バンドＨと比較すると周波数感度は低下してしまう。この場合の制御電圧Ｖｔに対する発振周波数の変化は、図２Ｂの中で、周波数が最も低い破線Ｌ２の変化となる。

そこで、バンドＬの場合、スイッチ１５３，１６３，１７３が制御電圧端子１８１に接続され、可変容量回路Ａ、可変容量回路Ｂ、可変容量回路Ｃの全てが可変容量素子として用いられることで、共振回路の全容量に対する可変容量回路の容量変化量の比を、可変容量回路Ａのみを可変容量として用いた場合より大きくし、周波数感度をバンドＨと同程度にすることができる。この場合の制御電圧Ｖｔに対する発振周波数の変化は、図２Ｂの中で、周波数が最も低い実線Ｌ３となる。実線Ｌ３は、破線Ｌ２と比較すると、バンドＨと同程度に周波数感度が高くなっていることが分かる。

ここで、例えば、図２Ｂに示すように、制御電圧端子１８１から供給される制御電圧Ｖｔの可変範囲の中点をＶｍ［Ｖ］とし、基準電圧端子１８２から供給される基準電圧ＶｓをＶｍとする。この条件の下、バンドＬの場合、スイッチ１５３のみが制御電圧端子１８１に接続されている場合（破線Ｌ２の場合）とスイッチ１５３，１６３，１７３が制御電圧端子に接続されている場合（実線Ｌ３の場合）とを比較する。この場合、図２Ｂに示すように、周波数特性は、基準電圧端子１８２から供給される基準電圧Ｖｓ（＝Ｖｍ）を中心として、Ｖｔ＜Ｖｍでは、実線Ｌ３の場合の方が破線Ｌ２の場合よりも発振周波数が低くなり、Ｖｔ＞Ｖｍでは、実線Ｌ３の場合の方が破線Ｌ２の場合よりも発振周波数が高くなる。結果、実線Ｌ３の場合の方が、破線Ｌ２の場合よりも、周波数感度が高くなる。Ｖｔ＝Ｖｍでは、発振周波数は変化しない。

また、バンドＭの場合、バンドＨ、バンドＬと比較すると発振周波数は中間となっており、共振回路の全容量も中間となる。したがって、上記のバンドＨの場合と同様に、スイッチ１５３のみが制御電圧端子１８１に接続され、スイッチ１６３，１７３が基準電圧端子１８２に接続された場合、周波数感度は、バンドＨとバンドＬとの中間の値となる。この場合の制御電圧Ｖｔに対する発振周波数の変化は、図２Ｂの中で、発振周波数が中間の破線Ｌ４の変化となる。

そこで、バンドＭの場合、バンドＨと周波数感度を同程度にするためには、スイッチ１５３，１６３が制御電圧端子１８１に接続され、可変容量回路Ａ、可変容量回路Ｂが可変容量素子として用いられ、残りのスイッチ１７３が基準電圧端子１８２に接続され、可変容量回路Ｃが可変容量素子ではなく、固定容量素子として用いられるとよい。この場合の制御電圧Ｖｔに対する発振周波数の変化は、図２Ｂの中で、発振周波数が中間の実線Ｌ５の変化となる。破線Ｌ４と実線Ｌ５とを比較すると、周波数感度が少し高くなっており、バンドＨと同程度になっていることが分かる。

このように、バンド毎に、並列に接続された複数の可変容量回路に供給するＤＣ電圧を制御電圧端子１８１に接続するか基準電圧端子１８２に接続するかスイッチを用いて切り換えることによって、複数の可変容量回路から構成される可変容量回路全体の制御電圧Ｖｔに対する容量変化率が調整されることとなる。これによって、全バンドの周波数感度を同程度にすることが可能となる。ここで、可変容量回路全体の制御電圧Ｖｔに対する容量変化率とは、制御電圧Ｖｔがある一定量変化したときの可変容量回路全体の容量の変化量を制御電圧Ｖｔの変化量で割ったものである。すなわち、可変容量回路全体の制御電圧Ｖｔに対する容量変化率＝（制御電圧Ｖｔがある一定量変化したときの可変容量回路全体の容量の変化量）／（制御電圧Ｖｔの変化量）である。

以上に示した一連の動作は、周波数制御部１９０によって制御される。周波数制御部１９０は、高周波スイッチ回路１１０の制御電圧端子１１５に入力する制御電圧Ｖｃｔｒｌに応じた制御電圧Ｖｓｗを周波数感度制御部１８０に入力する。制御電圧Ｖｃｔｒｌと制御電圧Ｖｓｗとの関係は予め決まられている。つまり、所望の周波数を得る場合、周波数制御部１９０は、使用するバンドを決定するために制御電圧Ｖｃｔｒｌを決定し、それに同期して、制御電圧Ｖｓｗを決定する。周波数制御部１９０は、バンドを切り換える時に、使用するバンドの周波数感度が所望の値となるように、周波数感度制御部１８０のスイッチを制御電圧端子１８１か基準電圧端子１８２に切り換えるための制御電圧Ｖｓｗを出力する。周波数感度制御部１８０は、制御電圧Ｖｓｗに応じて、予め決まられている規則に従って、スイッチを切り換える。

バンドＨの場合、可変容量回路１３０のうち、可変容量回路Ａのみが可変容量回路として使用されることとなる。したがって、バンドＨの場合、可変容量回路Ａを構成している可変容量素子１５１，１５２の素子値は、周波数感度が他のバンドと同程度になる大きさであればよい。つまり、可変容量回路Ａで用いる可変容量素子は、周波数が最も高いバンドで周波数感度が適切な値となる素子値に選ぶことが望ましい。

バンドＬの場合、可変容量回路１３０のうち、可変容量回路Ａ、可変容量回路Ｂ、可変容量回路Ｃの全てが可変容量回路として用いられることとなる。したがって、バンドＬの場合、可変容量回路１３０で用いる可変容量素子の素子値の合計は、周波数感度が他のバンドと同程度になる大きさであればよい。つまり、可変容量回路１３０で用いる可変容量素子の合計の最大値は、周波数が最も低いバンドで周波数感度が適切な値となる素子値に選ぶことが望ましく、可変容量回路１３０を構成している可変容量回路Ａ、可変容量回路Ｂ、および可変容量回路Ｃのように並列に接続される可変容量回路の可変容量素子の合計素子値は、周波数が最も低いバンドＬの場合に適切な周波数感度となるように選べばよい。

また、可変容量回路Ａの可変容量素子１５１と可変容量素子１５２との接続点ａ、および可変容量回路Ｂの可変容量素子１６１と可変容量素子１６２との接続点ｂ、および可変容量回路Ｃの可変容量素子１５１と可変容量素子１５２との接続点ｃは、いずれも可変容量回路における差動信号の仮想接地点となるので、接続点ａ、接続点ｂ、および接続点ｃより外側には高周波信号は流れない。したがって、周波数感度制御部１８０としてスイッチ１５３，１６３，１７３を用いても、高周波信号の損失は発生しない。電圧制御発振器の位相雑音特性は、発振周波数での共振回路のＱ値（損失を表す指標）に比例するので、共振回路の損失が大きい、つまり、Ｑ値が低いと、位相雑音は劣化してしまう。図１の可変容量回路１３０は、周波数感度制御部１８０を用いることでＱ値が劣化しないので、位相雑音が劣化することはない。

つまり、第１の実施形態における電圧制御発振器１００で用いている可変容量回路１３０では、全バンドの周波数感度を同程度にするための周波数感度制御部１８０を、仮想接地点である接続点ａ、接続点ｂ、および接続点ｃより外側で用いているので、周波数感度制御部１８０で高周波信号の損失は発生しない。したがって、共振回路のＱ値は、周波数感度制御部１８０を用いていない場合と同じ値となり、位相雑音が劣化することはない。

図３Ａは、可変容量回路１３０における可変容量回路の並列数をＮ＝１とし、バンド数を１６とした場合の発振周波数特性を示すグラフである。このとき、可変容量回路で用いる可変容量素子の素子値（単位トランジスタ数または単位基本セル数ともいう）を１２としている。図４に、このときのバンド毎の周波数感度を点線で示す。図４の横軸は、バンド番号を示しており、発振周波数が高い方から０、１、２、・・・、１５としている。図４の縦軸は、周波数感度［ＭＨｚ／Ｖ］としている。全てのバンドで可変容量回路を同一にした場合、図４に示すように、バンド番号が大きくなる、つまり発振周波数が低くなると、周波数感度は低くなる。バンド０の周波数感度は、バンド１５の周波数感度と比較すると、約２．４倍となっている。

図３Ｂは、可変容量回路１３０の可変容量回路の並列数をＮ＝５（可変容量回路Ａ、Ｂ、Ｃ、Ｄ、Ｅ）とし、バンド数を１６とした場合の発振周波数特性を示すグラフである。図５は、このとき、可変容量回路Ａ〜Ｅを、可変容量として用いるか固定容量として用いるかの切り換え規則を示す表である。可変容量回路Ａ〜Ｅの素子値の比は、Ａ：Ｂ：Ｃ：Ｄ：Ｅ＝８：２：２：２：４としている。図５において、○印は、可変容量回路Ａ〜Ｅを可変容量として用いることを示す。×印は、可変容量回路Ａ〜Ｅを固定容量として用いることを示す。ここで、制御電圧Ｖｔは、０［Ｖ］から１．８［Ｖ］の範囲で使用するとする。基準電圧Ｖｓは、制御電圧Ｖｔの可変範囲の中点であるＶｓ＝０．９［Ｖ］であるとする。図４に、このときのバンド毎の周波数感度を実線で示す。図５に示すように、バンド０から２では可変容量回路Ａを可変容量として用い、バンド３から５では可変容量回路Ａ，Ｂを可変容量として用い、バンド６から８では可変容量回路Ａ，Ｂ，Ｃを可変容量として用い、バンド９から１２では可変容量回路Ａ，Ｂ，Ｃ，Ｄを可変容量として用い、バンド１３から１５では可変容量回路Ａ，Ｂ，Ｃ，Ｄ，Ｅを可変容量として用いている。図４の実線に示すように、このときの周波数感度は、１１０［ＭＨｚ／Ｖ］を中心として、±１０％程度となっている。したがって、図４の点線で示したように、可変容量回路を同一とした場合と比較すると、バンド毎の周波数感度の差が大幅に改善されていることが分かる。以上のように、使用する可変容量回路の並列数を全てのバンドで変えるのではなく、段階的に変えることでも、周波数感度を全てのバンドで同程度にすることができる。

図３Ｃは、可変容量回路１３０における可変容量回路の並列数をＮ＝１とし、バンド数を１６とした場合（図３Ａに対応）の位相雑音特性を示すグラフである。図３Ｄは、可変容量回路１３０の可変容量回路の並列数をＮ＝５とし、バンド数を１６とした場合（図３Ｂに対応）の位相雑音特性を示すグラフである。図３Ｃと図３Ｄとを比較すると分かるように、可変容量回路の並列数を増やして、バンド毎に可変容量回路全体の容量変化率を調整したとしても、位相雑音特性は劣化しない。

なお、周波数制御部１９０は、たとえば、予め所定の動作がプログラムされた集積回路等によって実現され、図５に示すような表を予め記憶している。周波数制御部１９０は、所望のバンドに切り換えるための制御電圧Ｖｃｔｒｌに応じて、当該表を参照して、どの可変容量回路を可変容量として使用するか認識し、可変容量として使用する可変容量回路が制御電圧端子１８１に接続されるようにスイッチを切り換えるための制御電圧Ｖｓｗを周波数感度制御部１８０に入力する。周波数感度制御部１８０は、たとえば、予め所定の動作がプログラムされた集積回路等によって実現され、周波数制御部１９０から入力される制御電圧Ｖｓｗに応じて、どのスイッチを制御電圧端子１８１および／または基準電圧端子１８２に接続するのかを示す表を記憶している。周波数感度制御部１８０は、当該表を参照して、入力される制御電圧Ｖｓｗに基づいて、どのスイッチを切り換えるべきか認識してスイッチを切り換える。これにより、使用するバンドに応じて、可変容量回路１３０の容量変化量が調整されることとなる。

なお、第１の実施形態では、図１において、可変容量回路１３０は、可変容量回路Ａ、可変容量回路Ｂ、可変容量回路Ｃの３つの可変容量回路を並列接続して構成されることとしたが、必ずしも３つに限定される訳ではなく、図５で示したように５並列でもよいし、２並列、４並列以上の構成をとってもよい。すなわち、ｎ個（ｎは２以上の自然数）の可変容量回路があればよい。この場合、周波数感度制御部１８０は、ｎ個の可変容量回路の仮想接地点に接続され、ｎ個の可変容量回路によって構成される可変容量回路全体の制御電圧Ｖｔに対する容量変化率を調整するようにすればよい。いずれの場合でも、上記と同様の効果が得られる。

なお、図１では、高周波スイッチ回路１１０は、容量性素子１１１およびスイッチング素子１１３からなる高周波スイッチ回路、ならびに容量性素子１１２およびスイッチング素子１１４からなる高周波スイッチ回路からなることとしたが、これに限定されるものではなく、高周波スイッチ回路は、容量性素子と、前記容量性素子に接続されるスイッチング素子と、前記スイッチング素子のオンオフを制御するための制御電圧を入力するスイッチング制御端子とを有するｍ個（ｍは１以上の自然数）の高周波スイッチ回路からなればよい。

なお、第１の実施形態では、可変容量回路１３０は、可変容量回路Ａ、可変容量回路Ｂ、可変容量回路Ｃで構成しており、それぞれ接続点ａ、接続点ｂ、接続点ｃにスイッチが接続されていることとしたが、必ずしも全てにスイッチが接続される必要はない。例えば、図５の構成では可変容量回路Ａは常に可変容量回路として使用されるので、接続点ａはスイッチ１５３に接続されることなく、直接、制御電圧端子１８１に接続されてもよい。この場合でも、上記と同様の効果が得られる。すなわち、可変容量回路がｎ個ある場合、周波数感度制御部は、ｎ−１個のスイッチング素子を含み、当該スイッチング素子は、ｎ−１個の可変容量回路における各仮想接地点に接続されており、各可変容量回路に印加する電圧を、所定の基準電圧とするか前記制御電圧とするかを選択的に切り換えるとよい。そして、１個の可変容量回路の仮想接地点には、上記スイッチング素子を介さずに、制御電圧が供給されるとよい。

なお、第１の実施形態では、周波数制御部１９０は、２つの出力端子を持っており、それらが制御電圧端子１１５および周波数感度制御部１８０に接続され、それぞれに制御電圧Ｖｃｔｒｌおよび制御電圧Ｖｓｗを供給することとしたが、必ずしも制御電圧Ｖｃｔｒｌを出力する必要はない。たとえば、周波数制御部１９０は、他の構成要素から出力された制御電圧Ｖｃｔｒｌに同期して、制御電圧Ｖｓｗを周波数感度制御部１８０に供給してもよい。この場合でも、上記と同様の効果が得られる。

なお、第１の実施形態では、周波数制御部１９０は、２つの出力端子を持っており、それらが制御電圧端子１１５および周波数感度制御部１８０に接続され、それぞれに制御電圧Ｖｃｔｒｌおよび制御電圧Ｖｓｗを供給することとしたが、必ずしもこの構成には限られるものではない。例えば、周波数制御部１９０は、３つの出力端子を持っており、そのうちの一つの出力端子は基準電圧端子１８２に接続されており、基準電圧端子１８２に基準電圧Ｖｓを供給してもよい。このとき、周波数制御部１９０は、使用するバンドの周波数感度が所望の値となるように、制御電圧Ｖｃｔｒｌに同期して、制御電圧Ｖｓｗ、基準電圧Ｖｓを供給すればよい。この場合でも、上記と同様の効果が得られる。

なお、第１の実施形態では、複数の可変容量回路の素子値の比を例えば、図５に示す回路構成では８：２：２：２：４としており、可変容量回路Ａ以外の可変容量回路の素子値の比を異なる値としているが、これに限定されているものではない。例えば、素子値の比を８：２：２：２：２のように全て同じ値としてもよいし、８：２：３：４：５のように全て異なる値としてもよいし、また、２：２：２：２：２のようにＡ〜Ｅを全て同じ値としてもよい。この場合でも、上記と同様の効果が得られる。

なお、第１の実施形態では、高周波スイッチ回路１１０は、容量性素子１１１、スイッチング素子１１３、スイッチング素子１１４、および容量性素子１１２を用いて構成したが、必ずしもこの構成に限定されるものではない。ステップ状に発振周波数のバンドを切り換えることができるものであればよい。この場合でも、上記と同様の効果が得られる。

なお、第１の実施形態では、基準電圧端子１８２から供給する基準電圧Ｖｓを制御電圧端子１８１から供給する制御電圧Ｖｔの可変範囲の中点Ｖｍとしたが、かならずしもＶｍに限定されるものではない。たとえば、基準電圧Ｖｓをグランドであるとしてもよいし、電源電圧Ｖｄｄであるとしてもよいし、任意の電圧でもあるとしてもよい。また、電圧制御発振器をＰＬＬ回路で用いる場合、発振周波数をフィードバック制御して発振周波数が固定された場合、その時の制御電圧の値を基準電圧Ｖｓとしてもよい。いずれの場合でも、上記と同様の効果が得られる。

なお、電圧制御発振器がｍ個の高周波スイッチ回路から構成される場合を考える。図５のバンド０に示すように、周波数感度制御部は、ｍ個の高周波スイッチ回路のスイッチング素子が全てオフしている場合、ｎ個の可変容量回路のうち、１個の可変容量回路に対してのみ制御電圧が印加され、残りのｎ−１個の可変容量回路に対しては基準電圧が印加されるように、内蔵するスイッチング素子を制御するとよい。また、周波数感度制御部は、ｍ個の高周波スイッチ回路のスイッチング素子が全てオンしている場合、図５のバンド１５に示すように、ｎ個の可変容量回路全てに制御電圧が印加されるように、内蔵するスイッチング素子を制御するとよい。

（第２の実施形態）
図６Ａは、本発明の第２の実施形態に係るＰＬＬ回路の構成を示すブロック図である。上記第１の実施形態に係る電圧制御発振器は、主に、図６Ａに示すようなＰＬＬ回路で用いられる。図６Ａにおいて、ＰＬＬ回路３００は、位相比較器３０１と、ループフィルタ３０２と、電圧制御発振器３０３と、分周器３０４とを備える。ＰＬＬ回路は、所望とされる周波数に発振周波数を固定（ロック）する回路である。電圧制御発振器３０３は、第１の実施形態に係る電圧制御発振器と同様である。位相比較器３０１は、入力される基準信号の位相と電圧制御発振器３０３の出力信号を分周器３０４で分周した信号の位相とを比較する。位相比較器３０１の出力信号は、ループフィルタ３０２に入力される。ループフィルタ３０２は、位相比較器３０１の出力信号を直流成分に変換して、電圧制御発振器３０３に入力する。ループフィルタ３０２から出力される信号は、電圧制御発振器３０３の制御電圧端子１８１に制御電圧Ｖｔとして入力される。これによって、電圧制御発振器３０３からは、所望の周波数が出力されることとなる。

図６Ｂは、第２の実施形態における電圧制御発振器３０３の動作を示すフローチャートである。以下、図６Ｂを参照しながら、電圧制御発振器３０３の動作について説明する。なお、ＰＬＬ回路３００の動作が開始する時点において、可変容量回路１５０，１６０，１７０は、可変容量として動作しており、可変容量回路１５０，１６０，１７０には、制御電圧Ｖｔが印加されているとする。

まず、電圧制御発振器３０３の周波数制御部１９０は、ＰＬＬ回路３００から出力すべき所望の周波数を検知する（ステップＳ１）。この際、電圧制御発振器３０３の周波数制御部１９０は、ＰＬＬ回路３００がロックしている場合は、ＰＬＬ回路３００の出力信号の周波数を検波することによってステップＳ１の動作を行ってもよいし、所望の周波数を決定しＰＬＬ回路３００に対して命令を伝える回路ブロックから検知することによってステップＳ１の動作を行ってもよい。

次に、電圧制御発振器３０３の周波数制御部１９０は、ステップＳ１で検知したＰＬＬ回路３００の出力すべき周波数に応じて電圧制御発振器３０３の使用するバンドを決定する（ステップＳ２）。

次に、電圧制御発振器３０３の周波数制御部１９０は、決定したバンドに応じて、可変容量回路１３０において可変容量として使用する可変容量回路の並列数を決定する（ステップＳ３）。具体的には、電圧制御発振器３０３の周波数制御部１９０は、バンドと可変容量として使用する可変容量回路の並列数とを対応付けた表を予め記憶しており、それを参照して、可変容量として使用する可変容量回路の並列数を決定する。

ステップＳ３の後、ＰＬＬ回路３００は、当該所望の周波数となるように、発振周波数をロックする。電圧制御発振器３０３の周波数制御部１９０は、ＰＬＬ回路３００がロックしたら、電圧制御発振器３０３に入力される制御電圧Ｖｔを検波する（ステップＳ４）。

次に、電圧制御発振器３０３は、検波した制御電圧Ｖｔを基準電圧端子１８２に供給する基準電圧Ｖｓとして、基準電圧Ｖｓ（＝Ｖｔ）を基準電圧端子１８２に供給する（ステップＳ５）。

最後に、電圧制御発振器３０３の周波数制御部１９０は、可変容量回路１３０のうち、可変容量として使用する可変容量回路のスイッチを制御電圧端子１８１に接続し、固定容量として使用する可変容量回路のスイッチを基準電圧端子１８２に接続するように、制御電圧Ｖｓｗを周波数感度制御部１８０に入力する（ステップＳ６）。

図７は、第２の実施形態による制御によって周波数特性が変化する様子を示す図である。この場合、図７に示すように、制御電圧Ｖｔに対する発振周波数は、基準電圧Ｖｓを中心として、Ｖｓ＞Ｖｔの範囲では低下し、Ｖｓ＜Ｖｔの範囲では高くなる。これによって、周波数感度を適切な値とすることができる。第２の実施形態では、基準電圧ＶｓをＰＬＬ回路がロックした時の制御電圧Ｖｔとしているので、可変容量回路の並列数を変える前後（ステップＳ６の動作が行われる前後）において、共振回路の全容量値は変わらない。なぜなら、固定容量として使用される可変容量回路および可変容量として使用される可変容量回路には、並列数が変わる前後で同じ制御電圧が入力されているからである。よって、ＰＬＬ回路３００が既にロックしている場合においても、その前後でＰＬＬ回路から出力される周波数は変化せず、所望の周波数がそのまま出力されることとなる。したがって、所望の周波数をそのまま出力しつつ、可変周波数範囲において周波数感度を同程度にすることができる電圧制御発振器が提供されることとなる。

このように、第２の実施形態に係るＰＬＬ回路において、上記制御方法を用いることによって、ＰＬＬ回路がロックした後でも出力周波数を変えることなく、周波数感度を変化させることができ、適切な周波数感度とすることができる。

なお、第２の実施形態では、分周器３０４を用いることとしたが、必ずしも分周器に限定されるものではなく、ミキサーを用いてもよいし、分周器とミキサーとを用いてもよい。

（第３の実施形態）
図８は、本発明の第３の実施形態に係る電圧制御発振器で用いられる可変容量回路の構成を示す回路図である。図８に示す可変容量回路２００は、図１の電圧制御発振器１００の可変容量回路１３０として用いられる。

電圧制御発振器の周波数感度は可変容量素子の特性でほぼ決定されるため、使用する可変容量素子は、広い制御電圧範囲に渡って緩やかに容量変化する特性を有していることが望ましい。しかしながら、実際には、電圧制御発振器を半導体基板上に実現する際、線形性の高い可変容量素子を利用することが難しい。

第１の実施形態に係る電圧制御発振器では、その周波数感度を線形と近似しているが、上記のように、使用する可変容量素子によっては、周波数感度が線形と近似できない場合がある。第３の実施形態に係る電圧制御発振器は、線形性の低い可変容量素子を用いた場合でも全てのバンドにおいて、所望とされる周波数近傍の周波数感度を同程度にすることができる電圧制御発振器に関する。

図８において、可変容量回路２００は、可変容量回路２１０（以下、可変容量回路Ｘという）と、可変容量回路２２０（以下、可変容量回路Ｙという）と、可変容量回路２３０（以下、可変容量回路Ｚという）と、高周波阻止用抵抗２１５，２１６，２２５，２２６，２３５，２３６と、基準電圧制御部２４０と、制御電圧端子２５０と、制御電圧端子１１５とを含む。制御電圧端子１１５は、第１の実施形態に係る制御電圧端子１１５と同じ役割を果たす。可変容量回路Ｘ，Ｙ，Ｚは、それぞれ並列に接続されている。

可変容量回路Ｘは、可変容量素子２１１，２１２と、ＤＣカット用容量性素子２１３，２１４とを有する。可変容量素子２１１と可変容量素子２１２とは、直列に接続されている。可変容量素子２１１と可変容量素子２１２との直列回路の両端には、直流成分を阻止するために、ＤＣカット用容量性素子２１３，２１４が直列に接続されている。ＤＣカット用容量性素子２１３、可変容量素子２１１、可変容量素子２１２、ＤＣカット用容量性素子２１４が順に接続された直列回路によって、可変容量回路Ｘが構成される。

可変容量回路Ｙは、可変容量素子２２１，２２２と、ＤＣカット用容量性素子２２３，２２４とを有する。可変容量素子２２１と可変容量素子２２２とは、直列に接続されている。可変容量素子２２１と可変容量素子２２２との直列回路の両端には、直流成分を阻止するために、ＤＣカット用容量性素子２２３，２２４が直列に接続されている。ＤＣカット用容量性素子２２３、可変容量素子２２１、可変容量素子２２２、ＤＣカット用容量性素子２２４が順に接続された直列回路によって、可変容量回路Ｙが構成される。

可変容量回路Ｚは、可変容量素子２３１，２３２と、ＤＣカット用容量性素子２３３，２３４とを有する。可変容量素子２３１と可変容量素子２３２とは、直列に接続されている。可変容量素子２３１と可変容量素子２３２との直列回路の両端には、直流成分を阻止するために、ＤＣカット用容量性素子２３３，２３４が直列に接続されている。ＤＣカット用容量性素子２３３、可変容量素子２３１、可変容量素子２３２、ＤＣカット用容量性素子２３４が順に接続された直列回路によって、可変容量回路Ｚが構成される。

可変容量素子２１１，２１２，２２１，２２２，２３１，２３２は、たとえば、ＣＭＯＳプロセスで用いられるゲート容量を利用した可変容量素子である。

可変容量回路Ｘにおける可変容量素子２１１と可変容量素子２１２との接続点、可変容量回路Ｙにおける可変容量素子２２１と可変容量素子２２２との接続点、可変容量回路Ｚにおける可変容量素子２３１と可変容量素子２３２との接続点には、制御電圧端子２５０が接続されている。

また、可変容量回路Ｘにおける可変容量素子２１１とＤＣカット用容量性素子２１３との接続点と、可変容量素子２１２とＤＣカット用容量性素子２１４との接続点とは、それぞれ高周波阻止用抵抗２１５，２１６を介して、基準電圧制御部２４０の第１の出力に接続されている。

可変容量回路Ｙにおける可変容量素子２２１とＤＣカット用容量性素子２２３との接続点と、可変容量素子２２２とＤＣカット用容量性素子２２４との接続点とは、それぞれ高周波阻止用抵抗２２５，２２６を介して、基準電圧制御部２４０の第２の出力に接続されている。

可変容量回路Ｚにおける可変容量素子２３１とＤＣカット用容量性素子２３３との接続点と、可変容量素子２３２とＤＣカット用容量性素子２３４との接続点とは、それぞれ高周波阻止用抵抗２３５，２３６を介して、基準電圧制御部２４０の第３の出力に接続されている。また、制御電圧端子１１５は、基準電圧制御部２４０の入力端子に接続されている。

以下、第３の実施形態に係る電圧制御発振器の動作について説明する。
線形性の低い可変容量素子を用いた場合でも、その線形性を改善し周波数感度を平均化することができる方法は、「滝波浩二（Ｋｏｊｉ Ｔａｋｉｎａｍｉ）他、“ア ワイド チューニング レンジ エルシーブイシーオー フォー ファイブギガヘルツ ワイヤレス ラン ユージング ア チューニング センセティビティ リニアライゼイション テクニック（Ａ ＷＩＤＥ ＴＵＮＩＮＧ ＲＡＮＧＥ ＬＣ−ＶＣＯ ＦＯＲ ５ＧＨＺ ＷＩＲＥＬＥＳＳ ＬＡＮ ＵＳＩＮＧ Ａ ＴＵＮＩＮＧ ＳＥＮＳＩＴＩＶＩＴＹ ＬＩＮＥＡＲＩＺＡＴＩＯＮ ＴＥＣＨＮＩＱＵＥ）”、２００３ アジアパシフィック マイクロウエーブ カンファレンス（２００３ Ａｓｉａ−Ｐａｃｉｆｉｃ Ｍｉｃｒｏｗａｖｅ Ｃｏｎｆｅｒｅｎｃｅ）」や、特開２００４−１４７３１０号公報に既に記載されている。

図９Ａ〜図９Ｂは、従来の方式の課題を説明するための図である。図９に示すように、従来の方式では、周波数感度を平均化することは可能であるが、バンド間の周波数感度を同程度に揃えることができないという課題があった。図９Ａは、発振周波数が最も高いバンド（バンドＨ）の可変容量特性を示す。図９Ｂは、発振周波数が最も低いバンド（バンドＬ）の可変容量特性を示す。図９Ａ、図９Ｂにおいて、横軸は制御電圧Ｖｔ、縦軸は共振回路の全容量値に対する可変容量回路の容量変化量の比率を示しており、実線は複数の可変容量回路の可変容量特性、破線はその合計の可変容量特性を示している。図９Ｃにおいて、横軸は制御電圧Ｖｔ、縦軸は発振周波数を示して示しており、実線は発振周波数特性、破線は制御電圧Ｖｔの可変範囲の中点近傍の周波数感度を示している。図９Ｃに示すような周波数感度を示すのは、上記しているように、図９Ａ、図９Ｂに示すように周波数が高いバンドＨと比べて周波数が低いバンドＬでは、共振回路の全容量値に対する可変容量回路の容量変化量の比率が低くなるためである。このように、周波数感度の線形性を改善した場合でも、図９Ｃに示すように、バンド間の周波数感度を同程度に揃えることができない。

第３の実施形態では、基準電圧制御部２４０を用いて、基準電圧制御部２４０から出力される電圧を、制御電圧端子１１５に入力される制御電圧Ｖｃｔｒｌを用いて、高周波スイッチ回路１１０の切り換えに同期させることで、バンド間の周波数感度を同程度にすることができる。

可変容量回路Ｘ、可変容量回路Ｙ、可変容量回路Ｚに基準電圧制御部２４０から出力される電圧は、それぞれＶｒｅｆ、Ｖｒｅｆ−Ｖｙ、Ｖｒｅｆ−Ｖｚとする。なお、Ｖｙ＜Ｖｚとする。

ここで、Ｖｚ＝２×Ｖｙとすると、基準電圧制御部２４０からは電圧Ｖｙだけ異なる３つの基準電圧が出力され、それぞれ可変容量回路Ｘの可変容量素子２１１および可変容量素子２１２と、可変容量回路Ｙの可変容量素子２２１および可変容量素子２２２と、可変容量回路Ｚの可変容量素子２３１および可変容量素子２３２とに印加される。

基準電圧をＶｒｅｆとした場合、各可変容量素子の容量が、制御電圧Ｖｔｈ近傍で変化すると仮定すると、可変容量回路Ｘ、可変容量回路Ｙ、可変容量回路Ｚの容量値は、制御電圧Ｖｔに対して図１０Ａの実線に示すように変化する。図１０Ａ、図１０Ｂ、図１０Ｃの横軸は制御電圧Ｖｔ、縦軸は共振回路の全容量値に対する可変容量回路の容量変化量の比率を示しており、実線は可変容量回路Ｘ、可変容量回路Ｙ、可変容量回路Ｚの可変容量特性、破線はその合計の可変容量特性を示している。したがって、可変容量回路Ｘ、可変容量回路Ｙ、可変容量回路Ｚの全容量値は、図１０Ａに破線で示すように制御電圧Ｖｔに対して緩やかに変化し、その結果、広い制御電圧範囲にわたって周波数感度を平均化することができる。

図１０Ａは、発振周波数が最も高いバンドであるバンドＨの場合の可変容量特性を示す図である。図１０Ｂは、発振周波数が中間となるバンドＭの場合の可変容量特性を示す図である。図１０Ｃは、発振周波数が最も低いバンドであるバンドＬの場合の可変容量特性を示す図である。ここで、図１０Ａ，Ｂ，Ｃに示すバンドＨ、バンドＭ、バンドＬの周波数感度をそれぞれＫｈ、Ｋｍ、Ｋｌとする。

発振周波数が最も高いバンドであるバンドＨにおいては、基準電圧制御部２４０は、出力する電圧Ｖｒｅｆ、Ｖｒｅｆ−Ｖｙ、Ｖｒｅｆ−Ｖｚを制御して、制御電圧Ｖｔに対する可変容量回路２００の容量変化を緩やかにすることで、周波数感度Ｋｈを線形化する。例えば、可変容量回路２００が図８に示すように３つの可変容量回路Ｘ、Ｙ、Ｚで構成される場合、基準電圧制御部２４０から出力される電圧は、Ｖｒｅｆ＞Ｖｒｅｆ−Ｖｙ＞Ｖｒｅｆ−Ｖｚとなる。このとき、その電圧が３つの中で中間の値となるＶｒｅｆ−Ｖｙを制御電圧Ｖｔの可変範囲の中点であるＶｍとすることによって、Ｖｍを中心として周波数感度を線形化することができる。

一方、発振周波数が最も低いバンドであるバンドＬにおいては、基準電圧制御部２４０は、Ｖｍを中心として、周波数感度ＫｌがバンドＨの周波数感度Ｋｈと同程度となるようにする。バンドＬの共振回路の全容量値に対する可変容量回路の容量変化量の比率は、図９Ｃに示すようにバンドＨと比較すると小さくなる。そこで、例えば、図１０Ｃに示すように、Ｖｒｅｆ−Ｖｙの電圧をバンドＨと同じ値とし、ＶｙおよびＶｚをバンドＨの場合より小さい値にする。つまり、可変容量回路Ｘ、可変容量回路Ｙ、可変容量回路Ｚの容量が急峻に変化する領域を、バンドＨと比較して、Ｖｒｅｆ−Ｖｙ近傍に集める。これによって、全ての制御電圧Ｖｔの範囲ではないが、Ｖｒｅｆ−Ｖｙ近傍、つまり制御電圧Ｖｔの変化範囲の中心であるＶｍ近傍での周波数感度を高くし、周波数感度をバンドＨと同程度にすることができる。

また、発振周波数が中間であるバンドＭにおいては、基準電圧制御部２４０は、バンドＬの場合と同様に、Ｖｍを中心として、周波数感度ＫｍがバンドＨの周波数感度Ｋｈと同程度となるようにする。バンドＭの共振回路の全容量値に対する可変容量回路の容量変化量の比率は、図９Ｃに示すようにバンドＨとバンドＬとの間の値となる。そこで、例えば、図１０Ｂに示すように、Ｖｒｅｆ−Ｖｙの電圧ＶｍをバンドＨと同じ値とし、ＶｙおよびＶｚをバンドＨとバンドＬの間の値にする。これによって、全ての制御電圧Ｖｔの範囲ではないが、バンドＨより狭く、バンドＬよりも広い範囲でＶｒｅｆ−Ｖｙ近傍、つまり制御電圧Ｖｔの変化範囲の中心であるＶｍ近傍での周波数感度を高くし、周波数感度をバンドＨと同程度にすることができる。

つまり、図１１に示すように、基準電圧制御部２４０は、発振周波数が最も高いバンドＨでは、可変容量素子の容量変化を制御電圧Ｖｔに対して緩やかに変化させ、広い制御電圧範囲にわたって周波数感度Ｋｈを平均化し、発振周波数が低くなるバンドでは、周波数感度を平均化するのではなく、Ｖｍ近傍で周波数感度が最も高いバンドの周波数感度Ｋｈと同程度となるように、出力するＶｒｅｆ、Ｖｙ、Ｖｚを制御する。

以上に示した一連の動作を実現するために、基準電圧制御部２４０は、高周波スイッチ回路１１０の制御電圧端子１１５に入力する制御電圧Ｖｃｔｒｌに応じて、基準電圧制御部２４０から出力されるＶｒｅｆ、Ｖｒｅｆ−Ｖｙ、Ｖｒｅｆ−Ｖｚの値を決定する。この決定は、たとえば、予め記憶されている制御電圧ＶｃｔｒｌとＶｒｅｆ、Ｖｒｅｆ−Ｖｙ、Ｖｒｅｆ−Ｖｚとの対応表を参照することによって基準電圧制御部２４０によってなされればよい。つまり、バンドを切り換える時に、基準電圧制御部２４０は、使用するバンドを制御電圧端子１１５に入力する制御電圧Ｖｃｔｒｌで特定し、高周波スイッチ回路１１０と同期して、バンドを切り換えた時に周波数感度が所望の値となるように、可変容量回路に印加するＶｒｅｆ、Ｖｒｅｆ−Ｖｙ、Ｖｒｅｆ−Ｖｚを調整して出力するようにすればよい。これにより、制御電圧Ｖｔの近傍で、全てのバンドの周波数感度を同程度にすることができる。このように、全てのバンドの周波数感度を同程度にすることで、位相雑音を抑制することができる。なぜなら、周波数感度が高いと、Ｖｔに乗ってくる雑音成分による位相雑音劣化の影響が大きくなってしまうからである。

なお、第３の実施形態では、可変容量回路２００を３つの可変容量回路Ｘ、Ｙ、Ｚで構成する場合、基準電圧制御部２４０から出力される電圧の中で中間の値となるＶｒｅｆ−Ｖｙを制御電圧Ｖｔの可変範囲の中点であるＶｍとしたが、必ずしもＶｒｅｆ−ＶｙはＶｍに限定されるものではなく、任意の電圧でもよい。この場合でも、上記と同様の効果が得られる。例えば、第２の実施形態に示したように、可変容量回路２００を使用した電圧制御発振器１００がＰＬＬ回路３００で用いられる場合、ＰＬＬ回路３００がロックした時の電圧制御発振器１００に入力される制御電圧Ｖｔを検波し、検波した制御電圧ＶｔをＶｒｅｆ−Ｖｙと定義してもよい。この場合、周波数感度は、ＰＬＬ回路３００がロックした時の周波数を中心として、各バンドの周波数感度を同程度にすることができる。これにより、ＰＬＬ回路３００がロックした後でも出力周波数を変えることなく、周波数感度を変化させることができ、適切な周波数感度とすることができる。

なお、第３の実施形態では、可変容量回路２００は可変容量回路Ｘ、可変容量回路Ｙ、可変容量回路Ｚの３つの可変容量回路を並列接続して構成したが、必ずしも３つに限定されるものではなく、２並列、もしくは４並列以上の構成をとってもよい。すなわち、可変容量回路は、ｎ個（ｎは２以上の自然数）あればよい。この場合、基準電圧制御部は、高周波スイッチ回路のスイッチング制御端子に入力されるスイッチング制御電圧と同期して、ｎ個の可変容量回路の可変容量素子に印加する電圧を制御すればよい。いずれの場合でも、上記と同様の効果が得られる。

なお、第３の実施形態では、基準電圧制御部２４０は、制御電圧端子１１５に入力される制御電圧Ｖｃｔｒｌに基づいてＶｒｅｆ、Ｖｒｅｆ−Ｖｙ、Ｖｒｅｆ−Ｖｚを調整することとしたが、必ずしも制御電圧Ｖｃｔｒｌに基づいてＶｒｅｆ、Ｖｒｅｆ−Ｖｙ、Ｖｒｅｆ−Ｖｘを調整しなくてもよい。たとえば、基準電圧制御部２４０は、所望の周波数となるバンドを自ら決定して、制御電圧Ｖｃｔｒｌを制御電圧端子１１５に出力し、決定したバンドに基づいて、周波数感度が同程度になるようにＶｒｅｆ、Ｖｒｅｆ−Ｖｙ、Ｖｒｅｆ−Ｖｚを調整してもよい。この場合でも、上記と同様の効果が得られる。

なお、第３の実施形態では、基準電圧制御部２４０から出力される電位差をＶｒｅｆ、Ｖｒｅｆ−Ｖｙ、Ｖｒｅｆ−Ｖｚとし、Ｖｚ＝２×Ｖｙとし、それぞれの電位差がＶｙと一定であるとしているが、異なる電位差を与えてもよいことは言うまでもない。この場合でも、上記と同様の効果が得られる。

なお、第３の実施形態に係る電圧制御発振器は、第２の実施形態に係るＰＬＬ回路に用いられてもよい。この場合も、第２の実施形態と同様の効果が得られる。

ここで、可変容量回路がｎ個ある場合に使用される基準電圧の好ましい例について説明しておく。ｎが奇数の場合、基準電圧制御部は、（ｎ＋１）／２番目の基準電圧を制御電圧Ｖｔの変化範囲の中点の電圧とするとよい。また、ｎが偶数の場合、基準電圧制御部は、ｎ／２番目の基準電圧と（ｎ＋２）／２番目の基準電圧との中間の電圧を制御電圧Ｖｔの変化範囲の中点の電圧とするとよい。これにより、制御電圧Ｖｔの中間の電圧を中心として、周波数感度を全てのバンドで揃えることができるという効果が生じる。

また、ｎが奇数の場合、基準電圧制御部は、（ｎ＋１）／２番目の基準電圧を発振周波数をフィードバック制御して発振周波数が固定されたときの制御電圧Ｖｔの値にするとよい。また、ｎが偶数の場合、基準電圧制御部は、ｎ／２番目の基準電圧と（ｎ＋２）／２番目の基準電圧との中間の電圧を発振周波数をフィードバック制御して発振周波数が固定されたときの制御電圧Ｖｔの値にするとよい。これにより、ＰＬＬ回路が既にロックしている場合においても、その前後でＰＬＬ回路から出力される周波数は変化せず、所望の周波数がそのまま出力されるという効果が生じる。

なお、基準電圧制御部は、ｍ個の高周波スイッチ回路のスイッチング素子が全てオフしている場合、制御電圧Ｖｔに対する発振周波数の変化の割合が制御電圧Ｖｔにわたってほぼ一定になるように基準電圧を調整するとよい。また、ｍ個の高周波スイッチ回路のスイッチング素子が全てオフしている場合以外の状態では、基準電圧制御部は、ｎ個の可変容量回路において、ｎが奇数の場合、（ｎ＋１）／２番目の基準電圧をロックした時の基準電圧Ｖｔまたは中間の電圧の近傍において、制御電圧に対する発振周波数の変化の割合がスイッチング素子を全てオフにした場合と同程度となるように調整するとよい。また、同様の状態において、基準電圧制御部は、ｎが偶数の場合、ｎ／２番目の基準電圧と（ｎ＋２）／２番目の基準電圧との中間の電圧を、当該基準電圧または中間の電圧の近傍において、制御電圧に対する発振周波数の変化の割合がスイッチング素子を全てオフにした場合と同程度となるように調整するとよい。たとえば、基準電圧制御部は、使用するバンドに対応して、基準電圧を予め決めており、予め決められた基準電圧を出力することによって、制御電圧に対する発振周波数の変化の割合がスイッチング素子を全てオフにした場合と同程度となるように調整する。これにより、周波数感度が平均化される制御電圧の範囲が最大になるという効果が生じる。

なお、ｎ個の可変容量回路のうち、ｎ個の可変容量回路に入力される基準電圧を大きい順に並べたとき、ｋ番目（ｋは、２以上ｎ以下の自然数）の可変容量回路の可変容量素子に入力される基準電圧と、ｋ−１番目の可変容量回路の可変容量素子に入力される基準電圧との差は、ｍ個の高周波スイッチ回路のスイッチング素子が全てオフしている場合が最大であり、ｍ個の高周波スイッチ回路のスイッチング素子が全てオンしている場合が最小であり、ｍ個の高周波スイッチ回路の前記スイッチング素子が全てオンまたは全てオフ以外の状態の場合は、最大と最小との間の値であるとよい。これにより、基準電圧制御部２４０から出力されるＶｒｅｆ、Ｖｒｅｆ−Ｖｙ、Ｖｒｅｆ−Ｖｚの範囲が限定されるので、その制御が容易となるという効果が生じる。

（第４の実施形態）
図１２は、本発明の第１〜第３の実施形態に係る電圧制御発振器を用いた無線通信機器４００の構成を示すブロック図である。

図１２において、無線通信機器４００は、アンテナ４０１と、電力増幅器４０２と、変調器４０３と、スイッチ４０４と、低雑音増幅器４０５と、復調器４０６と、ＰＬＬ回路４０７とを備える。

ＰＬＬ回路４０７は、第１または第３の電圧制御発振器を用いた第２の実施形態に係るＰＬＬ回路である。

無線通信機器４００において、無線信号を送信する場合、変調器４０３は、ＰＬＬ回路４０７から出力される所望の高周波信号をベースバンド変調信号で変調して出力する。変調器４０３から出力される高周波変調信号は、電力増幅器４０２によって増幅され、スイッチ４０４を介してアンテナ４０１から放射される。

無線信号を受信する場合、アンテナ４０１から受信された高周波変調信号は、スイッチ４０４を介して低雑音増幅器４０５に入力されて増幅され、復調器４０６に入力される。復調器４０６は、ＰＬＬ回路４０７から出力される高周波信号によって、入力された高周波変調信号をベースバンド変調信号に復調する。

図１２に示すように、電圧制御発振器を含むＰＬＬ回路４０７は、高周波信号を発生させる手段として必要不可欠な回路である。

なお、第４の実施形態では、無線通信機器４００を図１２に示すような構成としたが、必ずしもこの構成に限定されるものではない。例えば、送信と受信とで異なるＰＬＬ回路を用いてもよいし、送信および受信で複数のＰＬＬ回路を用いてもよい。また、ＰＬＬ回路が変調器を兼ねてもよい。

なお、第１〜第４の実施形態では、各可変容量素子は、Ｃ−ＭＯＳプロセスで用いられるゲート容量が利用された可変容量素子であるとしてきたが、各可変容量素子は、他のタイプの可変容量素子であっても良く、その場合も上記と同様の効果を得ることができる。

なお、第１〜第４の実施形態では、発振トランジスタとしてＭＯＳトランジスタを用いているとしたが、バイポーラトランジスタが用いられても良い。

以上のように、本発明によれば、広い周波数可変範囲を得るために複数のバンドを用いた場合であっても、全てのバンドにおいて、良好な位相雑音特性を有し、かつ周波数感度を同程度にすることができる電圧制御発振器、ならびにそれを用いたＰＬＬ回路、および無線通信機器を提供することができる。

以上、本発明を詳細に説明してきたが、前述の説明はあらゆる点において本発明の例示にすぎず、その範囲を限定しようとするものではない。本発明の範囲を逸脱することなく種々の改良や変形を行うことができることは言うまでもない。

本発明にかかる電圧制御発振器、ならびにそれを用いたＰＬＬ回路、および無線通信機器によれば、良好な位相雑音特性を有し、広い帯域にわたる周波数範囲を制御することができ、無線通信等の分野に有用である。

本発明の第１の実施形態における電圧制御発振器１００の構成を示す回路図 スイッチ１５３を制御電圧端子１８１側に接続し、スイッチ１６３，１７３を基準電圧端子１８２側に接続した場合の電圧制御発振器１００の発振周波数を示すグラフ バンド毎の周波数感度を同程度にする動作について説明するための図 可変容量回路１３０における可変容量回路の並列数をＮ＝１とし、バンド数を１６とした場合の発振周波数特性を示すグラフ 可変容量回路１３０の可変容量回路の並列数をＮ＝５（可変容量回路Ａ、Ｂ、Ｃ、Ｄ、Ｅ）とし、バンド数を１６とした場合の発振周波数特性を示すグラフ 可変容量回路１３０における可変容量回路の並列数をＮ＝１とし、バンド数を１６とした場合（図３Ａに対応）の位相雑音特性を示すグラフ 可変容量回路１３０の可変容量回路の並列数をＮ＝５とし、バンド数を１６とした場合（図３Ｂに対応）の位相雑音特性を示すグラフ バンド毎の周波数感度を示すグラフ 可変容量回路Ａ〜Ｅを、可変容量として用いるか固定容量として用いるかの切り換え規則を示す表 本発明の第２の実施形態に係るＰＬＬ回路の構成を示すブロック図 第２の実施形態における電圧制御発振器３０３の動作を示すフローチャート 第２の実施形態による制御によって周波数特性が変化する様子を示す図 本発明の第３の実施形態に係る電圧制御発振器で用いられる可変容量回路の構成を示す回路図 従来の方式の課題を説明するための図 従来の方式の課題を説明するための図 従来の方式の課題を説明するための図 第３の実施形態に係る電圧制御発振器による可変容量の容量値を説明するための図 第３の実施形態に係る電圧制御発振器による可変容量の容量値を説明するための図 第３の実施形態に係る電圧制御発振器による可変容量の容量値を説明するための図 第３の実施形態に係る電圧制御発振器の発振周波数を示すグラフ 本発明の第１〜第３の実施形態に係る電圧制御発振器を用いた無線通信機器４００の構成を示すブロック図 バンド切り換え機能を有する従来の電圧制御発振器５００の構成の一例を示す図 従来の電圧制御発振器において、発振周波数がシフトする様子を示す図 全発振周波数範囲に渡って、周波数感度を同程度にした場合の電圧制御発振器６００の特性を示す図 広い周波数可変範囲において周波数感度を同程度にする改善方法を採用する従来の電圧制御発振器６００の回路図 特許文献３に記載されている従来の電圧制御発振器７００の構成を示す回路図 特許文献３に記載されている従来の電圧制御発振器７００の特性を示すグラフ

符号の説明

１００，３０３ 電圧制御発振器
１０１，１０２ インダクタ
１０３ 電源端子
１０７，１０８ トランジスタ
１０９ 電流源
１１０ 高周波スイッチ回路
１１１，１１２ 容量性素子
１１３，１１４ スイッチング素子
１１５ 制御電圧端子
１２０ インダクタ回路
１３０，１５０，１６０，１７０，２００，２１０，２２０，２３０ 可変容量回路
１４０ 負性抵抗回路
１５１，１５２，１６１，１６２，１７１，１７２，２１１，２１２，２２１，２２２，２３１，２３２ 可変容量素子
１５３，１６３，１７３ スイッチ
１８０ 周波数感度制御部
１８１ 制御電圧端子
１８２ 基準電圧端子
１９０ 周波数制御部
２１３，２１４，２２３，２２４，２３３，２３４ ＤＣカット用容量性素子
２１５，２１６，２２５，２２６，２３５，２３６ 高周波阻止用抵抗
２４０ 基準電圧制御部
２５０ 制御電圧端子
３００ ＰＬＬ回路
３０１ 位相比較器
３０２ ループフィルタ
３０４ 分周器
４００ 無線通信機器
４０１ アンテナ
４０２ 電力増幅器
４０３ 変調器
４０４ スイッチ
４０５ 低雑音増幅器
４０６ 復調器
４０７ ＰＬＬ回路

Claims (25)

1. 高周波信号を発振するための差動回路で構成された電圧制御発振器であって、
   インダクタを有するインダクタ回路と、
   前記インダクタ回路に並列に接続され、発振周波数をフィードバック制御するために印加される制御電圧によって容量値が変化する可変容量素子をそれぞれ有するｎ個（ｎは２以上の自然数）の可変容量回路と、
   前記インダクタ回路に並列に接続され、容量性素子と、前記容量性素子に接続されるスイッチング素子と、前記スイッチング素子のオンオフを制御するためのスイッチング制御電圧を入力するスイッチング制御端子とを有するｍ個（ｍは１以上の自然数）の高周波スイッチ回路と、
   前記インダクタ回路に並列に接続される負性抵抗回路と、
   前記ｍ個の高周波スイッチ回路が有する前記スイッチング素子のオンオフを制御することによって、前記発振周波数のバンドをシフトさせる周波数制御部と、
   使用する前記バンドに応じて、前記制御電圧に対する前記ｎ個の可変容量回路全体の容量の変化率を調整する周波数感度制御部とを備え、
   前記周波数感度制御部は、前記ｎ個の可変容量回路における差動信号の仮想接地点に接続されている、電圧制御発振器。
2. 前記周波数制御部は、使用する前記バンドに応じて、前記スイッチング素子のオンオフを制御するためのスイッチング制御電圧を前記高周波スイッチ回路のスイッチング制御端子に入力し、
   前記周波数感度制御部は、前記スイッチング制御電圧に同期して、前記ｎ個の可変容量回路における各前記可変容量素子の一方の端子に印加する電圧を、所定の基準電圧とするか前記制御電圧とするかを選択的に切り換える、請求項１に記載の電圧制御発振器。
3. 前記周波数感度制御部は、ｎ個の周波数感度制御用スイッチング素子を含み、
   各前記周波数感度制御用スイッチング素子は、前記ｎ個の可変容量回路における各前記仮想接地点に接続されており、各前記可変容量回路に印加する電圧を、前記所定の基準電圧とするか前記制御電圧とするかを選択的に切り換える、請求項２に記載の電圧制御発振器。
4. 前記周波数感度制御部は、ｎ−１個の周波数感度制御用スイッチング素子を含み、
   各前記周波数感度制御用スイッチング素子は、ｎ−１個の前記可変容量回路における各前記仮想接地点に接続されており、各前記可変容量回路に印加する電圧を、前記所定の基準電圧とするか前記制御電圧とするかを選択的に切り換え、
   １個の前記可変容量回路の仮想接地点には、前記制御電圧が供給される、請求項２に記載の電圧制御発振器。
5. 前記基準電圧は、前記制御電圧の変化範囲の中点の電圧である、請求項３に記載の電圧制御発振器。
6. 前記基準電圧は、前記制御電圧の変化範囲の中点の電圧である、請求項４に記載の電圧制御発振器。
7. 前記基準電圧は、前記発振周波数をフィードバック制御して前記発振周波数が固定された時の前記制御電圧の値である、請求項３に記載の電圧制御発振器。
8. 前記基準電圧は、前記発振周波数をフィードバック制御して前記発振周波数が固定された時の前記制御電圧の値である、請求項４に記載の電圧制御発振器。
9. 前記周波数感度制御部は、前記ｍ個の高周波スイッチ回路の前記スイッチング素子が全てオフしている場合、前記ｎ個の可変容量回路の内、１個の前記可変容量回路に対してのみ前記制御電圧を印加し、残りのｎ−１個の前記可変容量回路に対しては前記基準電圧を印加するように、前記周波数感度制御用スイッチング素子を制御する、請求項３に記載の電圧制御発振器。
10. 前記周波数感度制御部は、前記ｍ個の高周波スイッチ回路の前記スイッチング素子が全てオフしている場合、前記ｎ個の可変容量回路の内、１個の前記可変容量回路に対してのみ前記制御電圧を印加し、残りのｎ−１個の前記可変容量回路に対しては前記基準電圧を印加するように、前記周波数感度制御用スイッチング素子を制御する、請求項４に記載の電圧制御発振器。
11. 前記周波数感度制御部は、前記ｍ個の高周波スイッチ回路の前記スイッチング素子が全てオンしている場合、前記ｎ個の可変容量回路全てに前記制御電圧が印加されるように、前記周波数感度制御用スイッチング素子を制御する、請求項３に記載の電圧制御発振器。
12. 前記周波数感度制御部は、前記ｍ個の高周波スイッチ回路の前記スイッチング素子が全てオンしている場合、前記ｎ個の可変容量回路全てに前記制御電圧が印加されるように、前記周波数感度制御用スイッチング素子を制御する、請求項４に記載の電圧制御発振器。
13. 前記周波数感度制御部は、前記周波数制御部によってシフトされる前記バンド毎に、各前記可変容量回路を可変容量として使用するか、それとも固定容量として使用するかを予め決めており、前記可変容量として使用する可変容量回路に対しては、前記制御信号を印加し、前記固定容量として使用する可変容量回路に対しては、所定の基準電圧を印加する、請求項１に記載の電圧制御発振器。
14. 前記電圧制御発振器は、ＰＬＬ回路に設けられており、ＰＬＬ回路がロックしたときの制御電圧を前記所定の基準電圧とする、請求項１３に記載の電圧制御発振器。
15. 高周波信号を発振するための差動回路で構成された電圧制御発振器において、
    インダクタを有するインダクタ回路と、
    前記インダクタ回路に並列に接続され、可変容量素子を有し、直流成分を遮断するための阻止コンデンサをその両端に有するｎ個（ｎは２以上の自然数）の可変容量回路と、
    前記インダクタ回路と並列に接続され、容量性素子と、前記容量性素子に接続されるスイッチング素子と、前記スイッチング素子のオンオフを制御するためのスイッチング制御電圧を入力するスイッチング制御端子とを有するｍ個（ｍは１以上の自然数）の高周波スイッチ回路と、
    前記インダクタ回路に並列に接続される負性抵抗回路と、
    前記ｍ個の高周波スイッチ回路が有する前記スイッチング素子のオンオフを制御することによって、前記発振周波数のバンドをシフトさせる周波数制御部と、
    前記ｎ個の可変容量回路の可変容量素子の一方の端子に、発振周波数をフィードバック制御するための制御電圧を入力する制御端子と、
    前記ｎ個の可変容量回路の可変容量素子の他方の端子に、基準電圧を入力し、使用する前記バンドに応じて、前記基準電圧を調整して、前記制御電圧に対する発振周波数の変化の割合を調整する基準電圧制御部とを備える、電圧制御発振器。
16. 前記基準電圧制御部は、前記高周波スイッチ回路のスイッチング制御端子に入力されるスイッチング制御電圧と同期して、前記ｎ個の可変容量回路の可変容量素子の他方の端子に印加する基準電圧を制御する、請求項１５に記載の電圧制御発振器。
17. 前記基準電圧制御部は、前記ｎ個の可変容量回路の可変容量素子の他方の端子に入力される基準電圧の内、ｎが奇数の場合は（ｎ＋１）／２番目の基準電圧を前記制御電圧の変化範囲の中点の電圧とし、ｎが偶数の場合はｎ／２番目の基準電圧と（ｎ＋２）／２番目の基準電圧との中間の電圧を前記制御電圧の変化範囲の中点の電圧とする、請求項１６に記載の電圧制御発振器。
18. 前記基準電圧制御部は、前記ｎ個の可変容量回路の可変容量素子の他方の端子に入力される基準電圧の内、ｎが奇数の場合は（ｎ＋１）／２番目の基準電圧を発振周波数をフィードバック制御して発振周波数が固定されたときの制御電圧の値にし、ｎが偶数の場合はｎ／２番目の基準電圧と（ｎ＋２）／２番目の基準電圧との中間の電圧を発振周波数をフィードバック制御して発振周波数が固定されたときの制御電圧の値にする、請求項１６に記載の電圧制御発振器。
19. 前記基準電圧制御部は、
    前記ｍ個の高周波スイッチ回路の前記スイッチング素子が全てオフしている場合、前記制御電圧に対する発振周波数の変化の割合が制御電圧にわたってほぼ一定になるように基準電圧を調整し、
    前記ｍ個の高周波スイッチ回路の前記スイッチング素子が全てオフしている場合以外の状態の場合、前記ｎ個の可変容量回路において、ｎが奇数の場合は（ｎ＋１）／２番目の基準電圧を、ｎが偶数の場合はｎ／２番目の基準電圧と（ｎ＋２）／２番目の基準電圧との中間の電圧を、調整する、請求項１６に記載の電圧制御発振器。
20. 前記ｎ個の可変容量回路のうち、前記ｎ個の可変容量回路に入力される基準電圧を大きい順に並べたとき、ｋ番目（ｋは、２以上ｎ以下の自然数）の可変容量回路の可変容量素子に入力される基準電圧と、ｋ−１番目の可変容量回路の可変容量素子に入力される基準電圧との差は、
    前記ｍ個の高周波スイッチ回路の前記スイッチング素子が全てオフしている場合が最大であり、
    前記ｍ個の高周波スイッチ回路の前記スイッチング素子が全てオンしている場合が最小であり、
    前記ｍ個の高周波スイッチ回路の前記スイッチング素子が全てオンまたは全てオフ以外の状態の場合は、最大と最小との間の値である、請求項１６に記載の電圧制御発振器。
21. 高周波信号を発振するための差動回路で構成された電圧制御発振器を備えるＰＬＬ回路であって、
    前記電圧制御発振器は、
    インダクタを有するインダクタ回路と、
    前記インダクタ回路に並列に接続され、発振周波数をフィードバック制御するために印加される制御電圧によって容量値が変化する可変容量素子をそれぞれ有するｎ個（ｎは２以上の自然数）の可変容量回路と、
    前記インダクタ回路に並列に接続され、容量性素子と、前記容量性素子に接続されるスイッチング素子と、前記スイッチング素子のオンオフを制御するためのスイッチング制御電圧を入力するスイッチング制御端子とを有するｍ個（ｍは１以上の自然数）の高周波スイッチ回路と、
    前記インダクタ回路に並列に接続される負性抵抗回路と、
    前記ｍ個の高周波スイッチ回路が有する前記スイッチング素子のオンオフを制御することによって、前記発振周波数のバンドをシフトさせる周波数制御部と、
    使用する前記バンドに応じて、前記制御電圧に対する前記ｎ個の可変容量回路全体の容量の変化率を調整する周波数感度制御部とを備え、
    前記周波数感度制御部は、前記ｎ個の可変容量回路における差動信号の仮想接地点に接続されている、ＰＬＬ回路。
22. 高周波信号を発振するための差動回路で構成された電圧制御発振器を備えるＰＬＬ回路であって、
    前記電圧制御発振器は、
    インダクタを有するインダクタ回路と、
    前記インダクタ回路に並列に接続され、可変容量素子を有し、直流成分を遮断するための阻止コンデンサをその両端に有するｎ個（ｎは２以上の自然数）の可変容量回路と、
    前記インダクタ回路と並列に接続され、容量性素子と、前記容量性素子に接続されるスイッチング素子と、前記スイッチング素子のオンオフを制御するためのスイッチング制御電圧を入力するスイッチング制御端子とを有するｍ個（ｍは１以上の自然数）の高周波スイッチ回路と、
    前記インダクタ回路に並列に接続される負性抵抗回路と、
    前記ｍ個の高周波スイッチ回路が有する前記スイッチング素子のオンオフを制御することによって、前記発振周波数のバンドをシフトさせる周波数制御部と、
    前記ｎ個の可変容量回路の可変容量素子の一方の端子に、発振周波数をフィードバック制御するための制御電圧を入力する制御端子と、
    前記ｎ個の可変容量回路の可変容量素子の他方の端子に、基準電圧を入力し、使用する前記バンドに応じて、前記基準電圧を調整して、前記制御電圧に対する発振周波数の変化の割合を調整する基準電圧制御部とを備える、ＰＬＬ回路。
23. 発振周波数を固定するためのＰＬＬ回路であって、
    高周波信号を発振するための差動回路で構成さており、印加される制御電圧に応じて発振周波数を調整する電圧制御発振器と、
    前記電圧制御発振器が出力する高周波信号をフィードバックして、基準信号との位相差を比較し、前記電圧制御発振器に印加する前記制御電圧を調整するフィードバック制御電圧調整回路とを備え、
    前記電圧制御発振器は、
    インダクタを有するインダクタ回路と、
    前記インダクタ回路に並列に接続され、発振周波数をフィードバック制御するための印加される制御電圧によって容量値が変化する可変容量素子をそれぞれ有するｎ個（ｎは２以上の自然数）の可変容量回路と、
    前記インダクタ回路に並列に接続され、容量性素子と、前記容量性素子に接続されるスイッチング素子と、前記スイッチング素子のオンオフを制御するためのスイッチング制御電圧を入力するスイッチング制御端子とを有するｍ個（ｍは１以上の自然数）の高周波スイッチ回路と、
    前記インダクタ回路に並列に接続される負性抵抗回路と、
    発振周波数に応じて、前記高周波スイッチ回路のスイッチング素子をオンオフし、使用するバンドを決定する周波数制御部と、
    前記ｎ個の可変容量回路の仮想接地点に接続され、前記ｍ個の高周波スイッチ回路が有する前記スイッチング素子がオンオフすることによって発振周波数がシフトするのに応じて、前記ｎ個の可変容量回路における各前記可変容量素子の一方の端子に印加する電圧を、所定の基準電圧とするか前記制御電圧とするかを選択的に切り換える周波数感度制御部とを備え、
    前記周波数感度制御部は、前記フィードバック制御電圧調整回路から出力される制御電圧を前記基準電圧とすることを特徴とする、ＰＬＬ回路。
24. 高周波信号を発振するための差動回路で構成された電圧制御発振器を備える無線通信機器であって、
    前記電圧制御発振器は、
    インダクタを有するインダクタ回路と、
    前記インダクタ回路に並列に接続され、発振周波数をフィードバック制御するために印加される制御電圧によって容量値が変化する可変容量素子をそれぞれ有するｎ個（ｎは２以上の自然数）の可変容量回路と、
    前記インダクタ回路に並列に接続され、容量性素子と、前記容量性素子に接続されるスイッチング素子と、前記スイッチング素子のオンオフを制御するためのスイッチング制御電圧を入力するスイッチング制御端子とを有するｍ個（ｍは１以上の自然数）の高周波スイッチ回路と、
    前記インダクタ回路に並列に接続される負性抵抗回路と、
    前記ｍ個の高周波スイッチ回路が有する前記スイッチング素子のオンオフを制御することによって、前記発振周波数のバンドをシフトさせる周波数制御部と、
    使用する前記バンドに応じて、前記制御電圧に対する前記ｎ個の可変容量回路全体の容量の変化率を調整する周波数感度制御部とを備え、
    前記周波数感度制御部は、前記ｎ個の可変容量回路における差動信号の仮想接地点に接続されている、無線通信機器。
25. 高周波信号を発振するための差動回路で構成された電圧制御発振器を備える無線通信機器であって、
    前記電圧制御発振器は、
    インダクタを有するインダクタ回路と、
    前記インダクタ回路に並列に接続され、可変容量素子を有し、直流成分を遮断するための阻止コンデンサをその両端に有するｎ個（ｎは２以上の自然数）の可変容量回路と、
    前記インダクタ回路と並列に接続され、容量性素子と、前記容量性素子に接続されるスイッチング素子と、前記スイッチング素子のオンオフを制御するためのスイッチング制御電圧を入力するスイッチング制御端子とを有するｍ個（ｍは１以上の自然数）の高周波スイッチ回路と、
    前記インダクタ回路に並列に接続される負性抵抗回路と、
    前記ｍ個の高周波スイッチ回路が有する前記スイッチング素子のオンオフを制御することによって、前記発振周波数のバンドをシフトさせる周波数制御部と、
    前記ｎ個の可変容量回路の可変容量素子の一方の端子に、発振周波数をフィードバック制御するための制御電圧を入力する制御端子と、
    前記ｎ個の可変容量回路の可変容量素子の他方の端子に、基準電圧を入力し、使用する前記バンドに応じて、前記基準電圧を調整して、前記制御電圧に対する発振周波数の変化の割合を調整する基準電圧制御部とを備える、無線通信機器。

Images