JP3793034B2 - プラズマｃｖｄ装置 - Google Patents
プラズマｃｖｄ装置 Download PDFInfo
- Publication number
- JP3793034B2 JP3793034B2 JP2001102916A JP2001102916A JP3793034B2 JP 3793034 B2 JP3793034 B2 JP 3793034B2 JP 2001102916 A JP2001102916 A JP 2001102916A JP 2001102916 A JP2001102916 A JP 2001102916A JP 3793034 B2 JP3793034 B2 JP 3793034B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- frequency
- plasma
- reaction vessel
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Photoreceptors In Electrophotography (AREA)
- Chemical Vapour Deposition (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイス、電子写真用感光体デバイス、画像入力用ラインセンサー、フラットパネルディスプレイ、撮像デバイス、光起電力デバイス等の製造に用いられるプラズマＣＶＤ装置に関するものである。
【０００２】
【従来の技術】
半導体等で使用されているプラズマ処理にはそれぞれの用途に応じて様々な方法がある。例えば、プラズマＣＶＤ法を用いた酸化膜、窒化膜及びアモルファスシリコン系の半導体膜等の成膜、スパッタリング法を用いた金属配線膜等の成膜、またはエッチングによる微細加工技術等、様々にプラズマの特徴を活用した装置、方法が使用されている。更に、近年、膜質及び処理能力向上に対する要望も強くなっており様々な工夫も検討されている。特に高周波電力を用いたプラズマプロセスは、放電の安定性や酸化膜や窒化膜の絶縁性の材料にも適用できる等の利点から幅広く使用されている。近年、半導体デバイス等の製造プロセスにおいては、プラズマＣＶＤ装置が工業的に実用化されている。特に１３．５６ＭＨｚの高周波や２．４５ＧＨｚのマイクロ波を用いたプラズマＣＶＤ装置は基板材料、堆積膜材料等が導電体、絶縁体に関わらず処理できるので広く用いられている。
【０００３】
堆積膜形成に一般に用いられているプラズマＣＶＤ装置の一例を図１に示す。図１は、円筒状の電子写真用感光体用のアモルファスシリコン膜（以下ａ−Ｓｉ膜と記す）の成膜装置であり、これを用いてａ−Ｓｉ膜の成膜方法を説明する。減圧可能な反応容器１００内に、絶縁材料１０９により反応容器１００とは電気的に絶縁された円筒状のカソード電極１０２及び対向電極としての円筒状の被成膜基体１０３が配置されている。被成膜基体１０３は、モータ１０８により駆動される回転機構を有する基体ホルダー１１２に保持され、内部の加熱ヒータ１１１により、その内側より所定の温度に加熱される。高周波電源１０５は整合回路１０４を介してカソード電極１０２に接続されている。１０６は真空排気手段、１０７はガス供給手段である。
反応容器１００内を真空排気手段１０６によって高真空まで排気した後、ガス供給手段１０７によりシランガス、ジシランガス、メタンガス、エタンガスなどの原料ガスをまたジボランガスなどのドーピングガスを導入し、数１０ミリトールから数トールの圧力に維持する。高周波電源１０５より１３．５６ＭＨｚの高周波電力をカソード電極１０２に供給して、カソード電極１０２と被成膜基体１０３との間にプラズマを発生させ、原料ガスを分解することにより、加熱ヒータ１１１により２００℃〜３５０℃程度に加熱された被成膜基体１０３上にａ−Ｓｉ膜が堆積する。
【０００４】
【発明が解決しようとする課題】
上記のようなプラズマＣＶＤ法による堆積膜の形成に用いられる高周波電力としては、１３．５６ＭＨｚの高周波電力を用いるのが一般的であるが、放電周波数が１３．５６ＭＨｚの場合、放電条件の制御が比較的容易であり、得られる膜の膜質が優れているといった利点を有するが、電極部などからの膜の剥がれが多量になると堆積膜の膜質の悪化を引き起こす可能性が考えられ、且つガスの利用効率が低く、堆積膜の形成速度が比較的小さいといった問題がある。
こうした問題に鑑みて、周渡数が２５〜１５０ＭＨｚ程度の高周波を用いたプラズマＣＶＤ法についての検討がなされている。
例えばＰｌａｓｍａ Ｃｈｅｍｉｓｔｒｙ ａｎｄ Ｐｌａｓｍａ Ｐｒｏｃｅｓｓｉｎｇ，Ｖｏｌ ７，Ｎｏ３，（１９８７）ｐ２６７−２７３（以下、「文献１」という。）には、平行平板型のグロー放電分解装置を使用して原料ガス（シランガス）を周波数２５〜１５０ＭＨｚの高周波電力で分解してアモルファスシリコン（ａ−Ｓｉ）膜を形成することが記載されている。具体的には、文献１には、周波数を２５ＭＨｚ〜１５０ＭＨｚの範囲で変化させてａ−Ｓｉ膜の形成を行い、７０ＭＨｚを使用した場合、膜堆積速度が、２．１ｎｍ／ｓｅｃと最も大きくなり、これは上述の１３．５６ＭＨｚを用いたプラズマＣＶＤ法の場合の５〜８倍程度の形成速度であること、及び得られるａ−Ｓｉ膜の欠陥密度、光バンドギャップ及び導電率は、励起周波数によってはあまり影響を受けないことが記載されている。
しかし、上記文献１に記載の成膜は実験室規模のものであり、大面積の膜の形成においてこうした効果が期待できるか否かについて全く触れるところはない。
さらに文献１には、複数の基体上に同時に成膜を行い、実用に供し得る大面積の半導体デバイスを効率よく形成することに関しては何等の示唆もなされていない。
因に文献１には、高周波（１３．５６ＭＨｚ〜２００ＭＨｚ）の使用は、数μｍの厚さの要求される低コストの大面積ａ−Ｓｉ：Ｈ薄膜デバイスの高速プロセシングに興味ある展望を開くとして、単に可能性を示唆するにとどまっている。
【０００５】
また、上記従来例は１３．５６ＭＨｚを用いたプラズマＣＶＤ装置の例であるが、マイクロ波を用いたプラズマＣＶＤ装置の一例が、特開昭６０−１８６８４９号公報（以下、「文献２」という。）に記載されている。
この文献２には、周波数２．４５ＧＨｚのマイクロ波エネルギー源を用いたプラズマＣＶＤ装置及び無線周波エネルギー（高周波電力）源を用いたプラズマＣＶＤ装置が開示されている。
文献２のマイクロ波を用いたプラズマＣＶＤ装置においては、マイクロ波エネルギーを使用することから成膜時のプラズマ密度が極めて高く、それが故に原料ガスの分解が急激になされて膜堆積が高速で行われる。こうしたことから、緻密な堆積膜の形成を安定して行うのは極めて難しいという問題がある。
【０００６】
そこで、本発明は、上記従来技術における課題を解決し、大面積の基体上に成膜される膜の堆積速度が速く、且つ、ガスの利用効率が良く、高品質な膜質である堆積膜を形成し、効率よく半導体デバイスを形成することのできるプラズマＣＶＤ装置を提供することを目的としている。
また、本発明は、複数の円筒状基体の表面上に、高品質な堆積膜を高速度で形成し、効率良く半導体デバイスを形成することのできるプラズマＣＶＤ装置を提供することを目的としている。
【０００７】
【課題を解決するための手段】
本発明は、上記課題を解決するため、プラズマＣＶＤ装置を、つぎのように構成したことを特徴とするものである。
すなわち、本発明のプラズマＣＶＤ装置は、減圧できる複数の反応容器と、該反応容器内における基体保持手段、堆積膜形成用の原料ガスを供給する原料ガス供給手段、及びＶＨＦ帯の高周波電源で発生させた高周波電力を整合回路を介してプラズマ発生用の高周波電極に供給する高周波電力供給手段と、前記複数の反応容器の外部に設けられた高周波漏れ防止用のアースシールドとを備え、前記原料ガス供給手段により減圧下の反応容器内に成膜用の原料ガスを供給し、前記原料ガスをＶＨＦ帯の高周波電力によりプラズマ化して分解し、反応容器内の基体保持手段に保持される一つまたは複数の被処理基体に堆積膜を形成するプラズマＣＶＤ装置において、
前記複数の各反応容器が誘電体部材で構成され、該誘電体部材で構成された反応容器の外部に前記プラズマ発生用の高周波電極が配置され、前記原料ガス供給手段に接続されたガス導入管が、前記誘電体材料で構成された各反応容器の該誘電体材料内部に埋め込まれていることを特徴としている。
また、これらは、前記プラズマ発生用の高周波電極が、複数本のカソード電極からなり、同一の高周波電源より分割して電力が供給されるように構成されていることを特徴としている。
また、これらは、前記基体は、回転可能な複数の円筒状基体からなり、それらが反応容器内に同一円周上に配置されるように構成されていることを特徴としている。
また、これらは、前記プラズマ発生用の高周波電極および被処理基体を内部に配置してある誘電体部材にて構成された反応容器が複数存在し、前記プラズマ発生用の高周波電極に高周波電源より、電力を分割して供給し、且つ、中央にも前記高周波電源と別電源より電力を印加するカソード電極が存在し、前記反応容器内にプラズマを発生させることにより、前記被処理基体表面に堆積膜を形成することを特徴としている。
また、これらは、前記高周波電源は、発振周波数が３０〜６００ＭＨｚの範囲または６０〜３００ＭＨｚの範囲にあることを特徴としている。
【０００８】
【発明の実施の形態】
本発明者らは、従来のプラズマＣＶＤ技術における上述した問題を解決し、上述した本発明の目的を達成するため、つぎに述べるような実験を行った。
本発明は、これらの実験によって得られた知見に基づいて完成したものである。すなわち、本発明者らは、まず、図１に示した従来技術の装置を用い、高周波電源１０５より出力された１３．５６ＭＨｚおよびそれ以上の周波数にての高周波電力を整合回路１０４を通してカソード電極１０２上に印加し、伝搬させ、該カソード電極１０２と対向する被処理基体１０３との間の高周波電界によりプラズマを生起させることにより、前記被処理基体１０３上にプラズマ処理を行い、前記被成膜処理基体上に堆積膜を形成した。その結果、以下のようなことが分かった。
【０００９】
１３．５６ＭＨｚ及びその近傍の放電周波数では問題にならないが、放電周波数をより高くすることで放電ムラが顕著になることが分かった。カソード電極上の高周波電圧ムラの原因となる高周波の定在波をプラズマの強度ムラに反映させないためには、カソード電極表面に定在波が生じないようにすることが必要である。
また、プラズマに高周波電力を供給するためには、高周波電源から供給された高周波電力を整合回路によりプラズマのインピーダンスに整合するようにインピーダンス調整し、カソード電極に導入する。更に高周波はカソード電極の表皮を伝わってカソード電極全体に伝わりプラズマに高周波電力が供給されることになる。ここで、カソード電極表面で高周波電力のムラが生じないようにするためには、カソード電極裏面若しくは表面に伝播する高周波分布を調整することが有効である。
【００１０】
３０〜６００ＭＨｚという従来よりも高い周波数において、上記の様にカソード電極上の高周波分布を調整する為には、カソード電極の任意の場所の複素インピーダンスを形状、材質等で調整できることが必要である。
また、６００ＭＨｚを越えると高周波の整合回路に設計が困難になり、また伝送損失もだいぶ大きくなり実用的ではないことが判った。６００ＭＨｚ以上の高周波の場合、放電さえも立たないこともあった。この為には、カソード電極で反応容器を構成したり、反応容器内に入れたりせずに、カソード電極を反応容器の外部に配置し自由度を増すことが最善である。
そして、反応容器外のカソード電極から反応容器内のプラズマに高周波電力を供給するためには、反応容器のカソード電極とプラズマの間の部分は誘電体で構成する必要がある。誘電体は高周波の損失が少ないものなら何でもよく、例えばアルミナセラミクス、石英ガラス、パイレックスガラス、テフロン等が使用できる。
これらの誘電体は減圧可能な反応容器の一部として使用する場合、反応容器内を減圧にする為に大気圧に耐えられるだけの厚みが必要となり、形状、寸法により異なるが、一般的には少なくとも５ｍｍ以上、好ましくは１０ｍｍ以上の厚みが必要となってくる。
【００１１】
従来の１３．５６ＭＨｚの放電周波数を用いた場合、上記の厚みの誘電体をカソード電極とプラズマの間に配置すると、誘電体の静電容量Ｃによる複素インピーダンスのリアクタンス成分１／ｊωＣがプラズマのインピーダンスと同程度の１０〜５０Ωになり、効率的に高周波をプラズマに供給することが難しかった。しかし、放電周波数を３０〜６００ＭＨｚに上げた場合、誘電体による複素インピーダンスが周波数に反比例して小さくなる為、上記厚みの誘電体がカソード電極とプラズマの間にあっても高周波を効率よくプラズマに供給することは可能となってくる。このように３０ＭＨｚ以上の放電周波数で問題となっている大面積均一放電を得る為には、３０ＭＨｚ以上の放電周波数で効率よく高周波を供給できるカソード電極の外部配置することが有効である。
これにより、カソード電極の形状、材料を大きく変えることができ、カソード電極上の任意の点での複素インピーダンスを変えることが可能となり、前述の問題が解決可能となった。カソード電極の最適形状及び最適構成材料は被処理基体の形状、プラズマ処理条件、放電周波数により異なるが、カソード電極が反応容器の外部にあることで、カソード電極のみを交換するだけで良く、反応容器内を一旦大気開放することも無いため、種々の処理条件の変更に対しても容易に対応できる。同様の理由で、最適なカソード電極をトライ・アンド・エラーで決定することも従来と比べて飛躍的に容易になった。
【００１２】
また、以上の方法において多少カソード電極以上に電位分布が残っても、カソード電極とプラズマの間に誘電体を配置したことで、この誘電体の緩衝作用によりプラズマの分布はカソード電極上の電位分布よりも均一性が良くなる効果もある。
その上、定在波の影響をなくすためには、複数のカソード電極に電力を分割することが有効である。これは、ひとつのカソード当たりの供給電力を小さくして定在波を起こりにくくした上で大面積のプラズマを形成する為に最適である。
しかし、同一電源より整合回路を介して、複数本のカソード電極に高周波電力を供給するような装置では、整合回路と電極間の距離が長くなり、その間の伝送線路のＬ成分が大きくなる。このため、特に、周波数が高い場合、整合が取れない。しかし、整合回路とカソード電極との間に、コンデンサーを介したこと、および、整合回路と複数本のカソード電極の間に設置してあるそれぞれのコンデンサーの容量をかえることによりＬ成分がキャンセルされ複数本のカソード電極においても整合が取れるようになる。
【００１３】
また、従来カソード電極などからの膜剥がれが原因と思われる被処理基体表面の微小突起物が存在し、堆積膜の膜質の悪化を引き起こしている可能性が考えられる。しかし本発明では以下に示すようなことをすることで上記の微小な突起物が格段に低減できた。
（１）１つもしくは複数の被処理基体を誘電体部材にて囲み、カソード電極は誘電体部材で構成された反応容器の外側に設置する。
（２）ガス導入管は誘電体部材で構成された反応容器に埋め込まれているものとする。
これらにより球状の微小突起物が低減し、堆積膜の膜質の悪化も防ぐことができ、良質の堆積膜が生産可能となる。
【００１４】
ところで誘電体部材で構成された反応容器内部に複数の被処理基体を配置する場合、被処理基体と被処理基体の間が狭いと異常放電が起き安定した放電が起こせない上に成膜速度が異なる場所ができるため膜厚に若干ムラを起こしてしまう。
本発明では被処理基体と被処理基体との間隔を幾分あける状態にてプラズマを発生させたところ安定したプラズマが得られ、また成膜速度がどの位置においてもほぼ一定になるため均一性のある堆積膜が形成でき、且つ、反応容器外にカソード電極があるため電極部からの膜剥がれが被処理基体に影響を及ぼすことがなくなり、良質膜を生産できるようになった。
【００１５】
また、誘電体部材にて構成された反応容器１つにつき１つの被処理基体を有する装置では、複数の被処理基体を配置するのに比べ、被処理基体と被処理基体の距離といったパラメータが存在しないため、安定放電が容易に得られ、また成膜速度は複数本配置するときに比べどの位置でもさらに一定に近くなるため均一性のある堆積膜が形成でき、さらに良質な堆積膜を形成できる。
そして従来真空容器中にガス導入管が設置されているため、カソード電極および被処理基体、および装置壁面などへ膜が堆積し、ガスの利用効率を悪くする原因であったが、ガス導入管を誘電体部材内部に設置することで、被処理基体を囲む誘電体部材内部壁面および被処理基体のみに堆積膜が形成されるため、ガスの利用効率が従来より良くなり、生産性のよい堆積膜を形成することが可能となった。
【００１６】
【実施例】
以下に、本発明の実施例及び参考例について説明するが、本発明はこれらの実施例及び参考例により限定されるものではない。
なお、以下の説明では、複数の反応容器を備え、これらの各反応容器の該誘電体材料内部にガス導入管が埋め込まれている本願発明の構成を適用したものを、実施例１〜実施例４において説明する。
これら実施例と区別して、つぎのようなものを参考例として説明する。
すなわち、１つの反応容器を備え、該反応容器の誘電体材料内部にガス導入管が埋め込まれているもの（参考例１、参考例２、参考例４）。
１つの反応容器に複数の被処理基体を備えているもの（参考例３）。
１つの反応容器に平板からなる被処理基体を備えているもの（参考例５）。
１つの反応容器にロールに巻き取られたシート状の被処理基体を備えているもの（参考例６）。
［参考例１］
本発明の参考例１におけるプラズマＣＶＤ装置は図２（横断面図）、図３（縦断面図）に示すように、減圧可能な誘電体部材で構成された反応容器１００の外部に高周波電力漏れ防止用のアースシールド１０１とを備える。反応容器の外側（大気側面）にはカソード電極１０２が、アースシールド１０１とは電気的に絶縁されて配置されている。つまりカソード電極１０２は反応容器１００とアースシールド１０１の間に設置されている。カソード電極１０２の対向電極として円筒状の被成膜処理基体１０３が反応容器１００内に配置されている。被処理基体１０３は内部の加熱ヒーター１１１により、その内側より所定の温度に加熱され、且つ、モーター１０８により駆動される回転機構を有する基体ホルダー１１２により保持される。尚、被成膜処理基体１０３およびこれを保持する基体ホルダー１１２は電気的にアースされており、被成膜基体１０３をカソード電極１０２の対向電極としている。また誘電体部材で構成された反応容器１００内を真空排気する真空排気手段１０６、反応容器１００内に反応ガスを供給するガス供給手段１０７につながっている反応ガス導入管１１０が設置されている。カソード電極１０２にはアースシールド１０１の外側の整合回路１０４が接続されており、さらに整合回路１０４には高周波電源１０５が接続されている。場合によっては安定放電を行うため整合回路１０４とカソード電極１０２の間に高圧コンデンサを介すこともある。
このような装置にて、たとえば円筒状の電子写真感光体のためにａ−Ｓｉ膜を成膜するには、真空排気手段１０６により反応容器１００内が高真空まで排気された後、ガス供給手段１０７によりシランガス、ジシランガス、メタンガス、エタンガスなどの原料ガスが、あるいはジボランガスなどのドーピングガスが導入されており、反応容器１００内が数ミリトールから数十ミリトールの圧力に維持される。また高周波電源１０５によりカソード電極１０２に３０ＭＨｚ以上６００ＭＨｚ以下の高周波電力が供給され、前記反応容器１００内にプラズマが発生され、原料ガスが分解されると、加熱ヒーター１１１により２００℃から３５０℃ほどに加熱された被処理基体１０３表面にａ−Ｓｉ膜が堆積する。
本参考例では上記の装置（図２、図３）を用い、上記の方法により表１の条件にてａ−Ｓｉ膜を堆積させ評価した。ただし、被処理基体１０３表面に軸方向に５枚、周方向に３面の計１５枚の＃７０５９ガラス基板を設置し、放電周波数として１００ＭＨｚを用いて、この表面上に堆積させたａ−Ｓｉ膜にて評価した。
堆積させた膜の評価にはＴＥＮＣＯＲ社製のａｌｐｈａ−ｓｔｅｐ２００を用いて堆積した膜の膜厚を測定した。また堆積した膜の表面の状態を観察する手段として、光学顕微鏡を用いて膜の表面を観察した。
本参考例の装置により、堆積させた膜の成膜速度は約４．５ｎｍ／ｓであった。成膜速度は、（膜厚）／（成膜時間）により算出した。図１の従来装置により＃７０５９ガラス基板を同様に設置し堆積した膜の成膜速度は、前記従来の技術でも示したように、最高でも７０ＭＨｚで約２．１ｎｍ／ｓであった。つまり本参考例の装置を用いることにより成膜速度が格段に速くなっており、ガスの利用効率が良く、生産性の良い堆積膜が形成できる。また、堆積膜の膜厚ムラは、図４の従来装置では約±３５％であるのに対し、本参考例の被処理基体を誘電体で囲み、その外側にカソード電極が配置されている装置においては、膜厚ムラは約±８％ほどであり、膜厚のムラも改善され、良好な膜厚均一性を示した。これは被処理基体の周囲を誘電体部材にて形成したことにより、誘電体部材を介して高周波電力が供給されるため、その誘電体材料が高周波電圧のムラを緩衝させ、プラズマの分布を均一に近い形にするため、被処理基体に対し均一なプラズマ処理が行えるためである。またカソード電極を反応容器の外部に設置したことで、カソード電極の設計自由度が大きくなり、カソード電極の最適形状および最適構成材料を決定しやすくなる。
その上、本参考例の装置により堆積した膜の表面の１０μｍ以上の球状突起数は最大箇所でも２０個／３ｍｍ2であり、従来の図１の装置により堆積させた堆積膜表面の最大箇所の１０μｍ以上の球状突起数１５０個／３ｍｍ2に比べ格段に減少しており、膜質の悪化の影響を削減できる。
【００１７】
【表１】
［実施例１］
本発明の実施例１におけるプラズマＣＶＤ装置は図４（横断面図）に示すように、減圧可能な誘電体部材で構成された複数の反応容器１００の外部に高周波電力漏れ防止用のアースシールド１０１とを備える。反応容器の外側（大気側面）にはカソード電極１０２が、アースシールド１０１とは電気的に絶縁されて配置されている。つまりカソード電極１０２は反応容器１００とアースシールド１０１の間に設置されている。カソード電極１０２の対向電極として複数の円筒状の被成膜処理基体１０３が反応容器１００内に配置されている。被処理基体１０３は内部の加熱ヒーター１１１により、その内側より所定の温度に加熱され、且つ、モーター１０８により駆動される回転機構を有する基体ホルダー１１２により保持される。尚、被成膜処理基体１０３およびこれを保持する基体ホルダー１１２は電気的にアースされており、被成膜基体１０３をカソード電極１０２の対向電極としている。また誘電体部材で構成された反応容器１００内を真空排気する真空排気手段１０６、反応容器内に反応ガスを供給するガス供給手段１０７につながっている反応ガス導入管１１０がそれぞれの反応容器内１００に同本数複数本設置されている。カソード電極１０２にはアースシールド１０１の外側の整合回路１０４が接続されており、さらに整合回路１０４には高周波電源１０５が接続されている。場合によっては安定放電を行うため整合回路１０４とカソード電極１０２の間に高圧コンデンサを介すこともある。
本実施例の上記記載のプラズマＣＶＤ装置を用いて、表１の条件で放電周波数１００ＭＨｚとして＃７０５９ガラス基板上に堆積膜を形成した。評価方法は参考例１と同様に評価した。この堆積膜の成膜速度は約４ｎｍ／ｓと参考例１と比べて少々遅くなるが、従来例の約２．１ｎｍ／ｓに比ベ２倍ほどの速度を示しており成膜速度の高速化が達成された。またこのことはガスの利用効率にも同様にいえることである。また参考例１と同様に膜厚ムラも約１８％ほどであり、図１の装置の堆積膜の膜厚ムラ約３５％に比べより均一性のある堆積膜が形成できた。その上、本実施例の装置（図４）により堆積した膜の表面の１０μｍ以上の球状突起数は最大箇所でも２５個／３ｍｍ2であり、従来の図１の装置により堆積させた堆積膜表面の最大箇所の１０μｍ以上の球状突起数１５０個／３ｍｍ2に比ベ格段に減少しており、膜質の悪化の影響を削減できる。
またそれぞれの膜は分布のみの影響が大きく同膜厚状態で部分的にａ−Ｓｉ膜の膜質を測定したところ、膜質は電子写真用感光体デバイスや画像入力用ラインセンサー等の実用に十分耐え得るものであった。
【００１８】
［参考例２］
本発明の参考例２においては、図５、図６に示したカソード電極が複数本あり、且つ、被処理基体が誘電体部材にて囲まれており、高周波電力を同一電源より分割して複数本のカソード電極に供給する装置で、参考例１と同様に＃７０５９ガラス基板上に堆積膜を表１の条件で堆積させ評価した。
この結果、被成膜処理基体を回転させなくとも、特に際立った周方向の膜厚ムラは確認できなかった。膜厚ムラは約１６％ほどであり、成膜速度も約５．５ｎｍ／ｓと従来例に比べ高速化しており、生産性の向上が望めた。また、１０μｍ以上の球状突起数も従来の１５０個／３ｍｍ2に比べ３０個／３ｍｍ2ほどであり、良質膜が成膜された。
また、それぞれの膜は分布のみの影響が大きく同膜厚状態で部分的にａ−Ｓｉ膜の膜質を測定したところ、膜質は電子写真用感光体デバイスや画像入力用ラインセンサー等の実用に十分耐え得るものであった。
そして、電子写真感光体を表２の条件で、図５、図６の装置にて４本のＡｌ製の円筒状基体上に、電界注入阻止層、光導電層、表面層の順で成膜させた。この結果、画像欠陥・濃度、帯電能について評価したが、それぞれ４本のＡｌ製の円筒状基体に成膜させた電子写真感光体のムラはなく、いずれの電子写真感光体も優れた結果を示した。
【００１９】
【表２】
［実施例２］
本発明の実施例２におけるプラズマＣＶＤ装置は図７（横断面図）、図８（縦断面図）に示すように、減圧可能な誘電体部材で構成された複数の反応容器１００の外部に高周波電力漏れ防止用のアースシールド１０１とを備える。反応容器の外側（大気側面）には複数本のカソード電極１０２が、アースシールド１０１とは電気的に絶縁されて配置されている。被処理基体１０３は内部の加熱ヒーター１１１により、その内側より所定の温度に加熱され、且つ、基体ホルダー１１２により保持される。尚、被成膜処理基体１０３およびこれを保持する基体ホルダー１１２は電気的にアースされており、被成膜基体１０３をカソード電極１０２の対向電極としている。また誘電体部材で構成された反応容器１００内を真空排気する真空排気手段１０６、反応容器１００内に反応ガスを供給するガス供給手段１０７につながっている反応ガス導入管１１０が設置されている。複数本のカソード電極１０２にはアースシールド１０１の外側の整合回路１０４より分割されて接続されており、さらに整合回路１０４には高周波電源１０５が接続されている。
この本実施例のプラズマＣＶＤ装置を用い、表１の条件によりａ−Ｓｉ膜を＃７０５９ガラス基板上に堆積させた。堆積された膜の成膜速度は、およそ約５ｎｍ／ｓと従来の約２．１ｎｍ／ｓに比べ高速成膜が可能になった。また、堆積膜の膜厚ムラは約±１２％であり、従来装置では約±３５％であるのに対し、膜厚のムラも大きく改善され、良好な膜厚均一性を示した。そして、１０μｍ以上の球状突起数も従来の１５０個／３ｍｍ2に比べ２８個／３ｍｍ2ほどであり、良質膜が成膜された。
また、Ａｌ製の円筒状基体上に、電界注入阻止層、光導電層、表面層の順で成膜させた。この結果、画像欠陥・濃度、帯電能について評価したが、Ａｌ製の円筒状基体に成膜させた電子写真感光体のムラはなく、いずれの電子写真感光体も優れた結果を示した。
【００２０】
［参考例３］
本発明の参考例３においては、図９に示した誘電体材料にて構成された反応容器内に複数の被処理基体を含み、かつカソード電極が複数本配置されており同一電源より電力を分割して供給するプラズマＣＶＤ装置を用い、表１の条件で＃７０５９ガラス基板上に堆積膜を形成させた。ただし、被処理基体と被処理基体の間隔が近いとその間にて異常放電がおきたり、成膜速度が位置により異なることがあるため、被処理基体と被処理基体の間隔を被処理基体１つ分の間をあけて配置し、堆積膜を形成した。結果、堆積した膜の膜厚ムラを測定したところ約±１５％ほどであった。これは実施例２に示した反応容器内に被処理基体が１つのみ配置されている装置（図７、図８）において堆積させた膜の膜厚ムラ（約±１２％）より少々ムラを生じたが図４の従来装置では約±３５％であるのに対し、膜厚のムラも大きく改善され、良好な膜厚均一性を示した。
また、本参考例の装置により堆積した膜の表面の１０μｍ以上の球状突起数は最大箇所でも３０個／３ｍｍ2であり、従来の図１の装置により堆積させた堆積膜表面の最大箇所の１０μｍ以上の球状突起数１５０個／３ｍｍ2に比べ格段に減少しており、膜質の悪化の影響を削減できる。
【００２１】
［参考例４］
図１０に示す本発明の参考例４の形態は図２と同様であり、ガス供給手段１０７につながっている反応ガス導入管１１０が反応容器である誘電体部材１００内に埋め込まれている装置において、表１の条件にてａ−Ｓｉ膜を円筒状の被成膜処理基体上に設置した＃７０５９ガラス基板上に実施例１の条件にて成膜した。結果、堆積膜表面の最大箇所の１０μｍ以上の球状突起数は１０個／３ｍｍ2ほどであり、従来の堆積膜表面の最大箇所の１０μｍ以上の球状突起数１５０個／３ｍｍ2に比べ、かなりその球状突起数が減少しておりガス導入管が反応容器である誘電体部材内に埋め込むことで球状突起数が減少し、良質な堆積膜を形成できる。
またそれぞれの膜は分布のみの影響が大きく同膜厚状態で部分的にａ−Ｓｉ膜の膜質を測定したところ、膜質は電子写真用感光体デバイスや画像入力用ラインセンサー等の実用に十分耐え得るものであった。
【００２２】
［実施例３］
図１１に示した本発明の実施例３の形態においては、カソード電極および被処理基体が複数本存在する配置の装置において、装置中央位置に配置するカソード電極と周囲に設置されたカソード電極とは、高周波電力を供給する電源が異なり、且つ、周囲に同一円周上に配置されたカソード電極は同一電源より電力を分割して供給されるプラズマＣＶＤ装置において、表１の条件でＡｌ製の円筒状基体に成膜させた。
結果、堆積したａ−Ｓｉ膜の膜圧ムラ約±１５％ほどであり、従来の装置約±３５％と比ベ均一性のとれた堆積膜が形成された。また、表面観察の結果、堆積膜表面の最大箇所の１０μｍ以上の球状突起数は２０個／３ｍｍ2ほどであり、従来の堆積膜表面の最大箇所の１０μｍ以上の球状突起数１５０個／３ｍｍ2に比べ、かなりその球状突起数が減少しており、良質な堆積膜を形成できる。
【００２３】
［実施例４］
本発明の実施例４では、複数本の同一電源より高周波電力を分割して供給するカソード電極および、誘電体部材で構成された反応容器も複数個有する図１２のプラズマＣＶＤ装置において表１の条件で＃７０５９ガラス基板上に堆積膜を形成し評価した。本実施例のプラズマＣＶＤ装置により堆積した膜の表面観察の結果、堆積膜表面の最大箇所の１０μｍ以上の球状突起数は２２個／３ｍｍ2ほどであり、従来の堆積膜表面の最大箇所の１０μｍ以上の球状突起数１５０個／３ｍｍ2に比べ、かなりその球状突起数が減少しており、良質な堆積膜を形成できる。
また、それぞれの膜は分布のみの影響が大きく同膜厚状態で部分的にａ−Ｓｉ膜の膜質を測定したところ、膜質は電子写真用感光体デバイスや画像入力用ラインセンサー等の実用に十分耐え得るものであった。
【００２４】
［参考例５］
本発明の参考例５では、図１３の平行平板型の装置において、平板上被処理基体が誘電体部材で構成された反応容器内に存在し、Ａｌ製の平板の電極に高周波電力を供給して堆積膜を形成するプラズマＣＶＤ装置において、表３の条件にて、放電周波数を１００ＭＨｚとして、平板上被処理基体上に設置した＃７０５９ガラス基板上にａ−Ｓｉ膜を成膜させた。また比較のため、図１３の装置において誘電体部材をはずしたもので同様に、＃７０５９ガラス基板上にａ−Ｓｉ膜を成膜させた。
結果、誘電体部材をはずした装置において＃７０５９ガラス基板上に堆積したａ−Ｓｉ膜表面には、多数の球状突起数が存在した（最大箇所の１０μｍ以上の球状突起数が１８０個／３ｍｍ2）。また本参考例の被処理基体を誘電体部材にて囲む装置において堆積したａ−Ｓｉ膜では最大箇所の１０μｍ以上の球状突起数が２０個／３ｍｍ2であり、本参考例の装置を用いることで良質膜を堆積することができた。
【００２５】
【表３】
［参考例６］
本発明の参考例６では、図１４に示した装置を用い、幅５００ｍｍ、厚さ０．１ｍｍのステンレス製のシート状基体１０３を反応容器に配置して巻き取りロール１１４に巻き取りながら成膜を行った。結果、シート状基体の上に堆積したａ−Ｓｉ膜の表面の最大箇所の１０μｍ以上の球状突起数が２５個／３ｍｍ2であった。参考例４に示した誘電体部材をはずした装置では最大箇所の１０μｍ以上の球状突起数が１８０個／３ｍｍ2であり、本参考例の装置を用いることでロールｔｏロールで良質膜を生産することができた。
【００２６】
【発明の効果】
以上説明したように、本発明においては、減圧下の複数の反応容器内に成膜用の原料ガスを供給し、ＶＨＦ帯の高周波電源で発生させた高周波電力を整合回路を介してプラズマ発生用の高周波電極に供給することにより前記原料ガスをプラズマ化して分解し、反応容器内の一つまたは複数の被処理基体表面上に堆積膜を形成するプラズマＣＶＤ法による堆積膜の形成において、この反応容器を誘電体部材で構成し、この誘電体部材で構成された反応容器の外部に前記プラズマ発生用の高周波電極を配置して、前記原料ガス供給手段に接続されたガス導入管を、前記誘電体材料で構成された各反応容器の該誘電体材料内部に埋め込んだ構成とすることにより、大面積均質な高周波放電を容易に行うことができ、大面積基体へのプラズマ処理を均一且つ高速に行い、良質な堆積膜を作成することが可能となる。
したがって、本発明によれば大面積高品質の半導体デバイスを効率的に作製することができ、特に、電子写真特性に優れた大面積堆積膜を安定して量産することが可能となる。
【図面の簡単な説明】
【図１】 従来のプラズマＣＶＤ装置を示す構成模式図である。
【図２】 本発明の参考例１における被成膜処理基体を誘電体反応容器で囲み、カソード電極が外部大気中に設置してあるプラズマＣＶＤ装置の横断面を示す模式図である。
【図３】 本発明の参考例１における被成膜処理基体を誘電体反応容器で囲み、カソード電極が外部大気中に設置してあるプラズマＣＶＤ装置の縦断面を示す模式図である。
【図４】 本発明の実施例１における被成膜処理基体を誘電体反応容器内部に設置されたものが複数存在し、且つ、カソード電極が外部大気中に設置してあるプラズマＣＶＤ装置の横断面を示す模式図である。
【図５】 本発明の参考例２における被成膜処理基体を誘電体反応容器で囲まれており、複数のカソード電極が外部大気中に設置してあるプラズマＣＶＤ装置の横断面を示す模式図である。
【図６】 本発明の参考例２における被成膜処理基体を誘電体反応容器で囲まれており、複数のカソード電極が外部大気中に設置してあるプラズマＣＶＤ装置の縦断面を示す模式図である。
【図７】 本発明の実施例２における被成膜処理基体を誘電体反応容器内部に設置されたものが複数存在し、且つ、複数のカソード電極が外部大気中に設置してあるプラズマＣＶＤ装置の横断面を示す模式図である。
【図８】 本発明の実施例２における被成膜処理基体を誘電体反応容器内部に設置されたものが複数存在し、且つ、複数のカソード電極が外部大気中に設置してあるプラズマＣＶＤ装置の縦断面を示す模式図である。
【図９】 本発明の参考例３における誘電体部材で構成された反応容器内部に複数個の被処理基体が配置されており、複数のカソード電極が外部大気中に設置してあるプラズマＣＶＤ装置の縦断面を示す模式図である。
【図１０】 本発明の参考例４における被成膜処理基体を誘電体反応容器で囲み、ガス導入管が反応容器内に埋め込まれており、且つ、カソード電極が外部大気中に設置してあるプラズマＣＶＤ装置の縦断面を示す模式図である。
【図１１】 本発明の実施例３における被成膜処理基体を誘電体反応容器内部に設置されたものが複数存在し、且つ、カソード電極が外部大気中に設置してあり、２つの高周波電源より電力を供給されるプラズマＣＶＤ装置の横断面を示す模式図である。
【図１２】 本発明の実施例４における被成膜処理基体を誘電体反応容器内部に設置されたものが複数存在し、且つ、カソード電極が外部大気中にそれぞれ対称に設置されており、高周波電源より電力を分割して複数のカソード電極に供給するプラズマＣＶＤ装置の横断面を示す模式図である。
【図１３】 本発明の参考例５における平板型の被成膜処理基体を誘電体反応容器設置され、且つ、その外部に平板電極を有するプラズマＣＶＤ装置の縦断面を示す模式図である。
【図１４】 本発明の参考例６におけるロール状被処理基体を示す模式図である。
【符号の説明】
１００：反応容器
１０１：アースシールド
１０２：カソード電極、
１０３：被処理基体
１０４：整合回路
１０５：高周波電源
１０６：真空排気手段
１０７：ガス供給手段
１０８：モーター
１０９：絶縁材料
１１０：反応ガス導入管
１１１：ヒーター
１１２：基体ホルダー
１１３：巻き取りロール
【発明の属する技術分野】
本発明は、半導体デバイス、電子写真用感光体デバイス、画像入力用ラインセンサー、フラットパネルディスプレイ、撮像デバイス、光起電力デバイス等の製造に用いられるプラズマＣＶＤ装置に関するものである。
【０００２】
【従来の技術】
半導体等で使用されているプラズマ処理にはそれぞれの用途に応じて様々な方法がある。例えば、プラズマＣＶＤ法を用いた酸化膜、窒化膜及びアモルファスシリコン系の半導体膜等の成膜、スパッタリング法を用いた金属配線膜等の成膜、またはエッチングによる微細加工技術等、様々にプラズマの特徴を活用した装置、方法が使用されている。更に、近年、膜質及び処理能力向上に対する要望も強くなっており様々な工夫も検討されている。特に高周波電力を用いたプラズマプロセスは、放電の安定性や酸化膜や窒化膜の絶縁性の材料にも適用できる等の利点から幅広く使用されている。近年、半導体デバイス等の製造プロセスにおいては、プラズマＣＶＤ装置が工業的に実用化されている。特に１３．５６ＭＨｚの高周波や２．４５ＧＨｚのマイクロ波を用いたプラズマＣＶＤ装置は基板材料、堆積膜材料等が導電体、絶縁体に関わらず処理できるので広く用いられている。
【０００３】
堆積膜形成に一般に用いられているプラズマＣＶＤ装置の一例を図１に示す。図１は、円筒状の電子写真用感光体用のアモルファスシリコン膜（以下ａ−Ｓｉ膜と記す）の成膜装置であり、これを用いてａ−Ｓｉ膜の成膜方法を説明する。減圧可能な反応容器１００内に、絶縁材料１０９により反応容器１００とは電気的に絶縁された円筒状のカソード電極１０２及び対向電極としての円筒状の被成膜基体１０３が配置されている。被成膜基体１０３は、モータ１０８により駆動される回転機構を有する基体ホルダー１１２に保持され、内部の加熱ヒータ１１１により、その内側より所定の温度に加熱される。高周波電源１０５は整合回路１０４を介してカソード電極１０２に接続されている。１０６は真空排気手段、１０７はガス供給手段である。
反応容器１００内を真空排気手段１０６によって高真空まで排気した後、ガス供給手段１０７によりシランガス、ジシランガス、メタンガス、エタンガスなどの原料ガスをまたジボランガスなどのドーピングガスを導入し、数１０ミリトールから数トールの圧力に維持する。高周波電源１０５より１３．５６ＭＨｚの高周波電力をカソード電極１０２に供給して、カソード電極１０２と被成膜基体１０３との間にプラズマを発生させ、原料ガスを分解することにより、加熱ヒータ１１１により２００℃〜３５０℃程度に加熱された被成膜基体１０３上にａ−Ｓｉ膜が堆積する。
【０００４】
【発明が解決しようとする課題】
上記のようなプラズマＣＶＤ法による堆積膜の形成に用いられる高周波電力としては、１３．５６ＭＨｚの高周波電力を用いるのが一般的であるが、放電周波数が１３．５６ＭＨｚの場合、放電条件の制御が比較的容易であり、得られる膜の膜質が優れているといった利点を有するが、電極部などからの膜の剥がれが多量になると堆積膜の膜質の悪化を引き起こす可能性が考えられ、且つガスの利用効率が低く、堆積膜の形成速度が比較的小さいといった問題がある。
こうした問題に鑑みて、周渡数が２５〜１５０ＭＨｚ程度の高周波を用いたプラズマＣＶＤ法についての検討がなされている。
例えばＰｌａｓｍａ Ｃｈｅｍｉｓｔｒｙ ａｎｄ Ｐｌａｓｍａ Ｐｒｏｃｅｓｓｉｎｇ，Ｖｏｌ ７，Ｎｏ３，（１９８７）ｐ２６７−２７３（以下、「文献１」という。）には、平行平板型のグロー放電分解装置を使用して原料ガス（シランガス）を周波数２５〜１５０ＭＨｚの高周波電力で分解してアモルファスシリコン（ａ−Ｓｉ）膜を形成することが記載されている。具体的には、文献１には、周波数を２５ＭＨｚ〜１５０ＭＨｚの範囲で変化させてａ−Ｓｉ膜の形成を行い、７０ＭＨｚを使用した場合、膜堆積速度が、２．１ｎｍ／ｓｅｃと最も大きくなり、これは上述の１３．５６ＭＨｚを用いたプラズマＣＶＤ法の場合の５〜８倍程度の形成速度であること、及び得られるａ−Ｓｉ膜の欠陥密度、光バンドギャップ及び導電率は、励起周波数によってはあまり影響を受けないことが記載されている。
しかし、上記文献１に記載の成膜は実験室規模のものであり、大面積の膜の形成においてこうした効果が期待できるか否かについて全く触れるところはない。
さらに文献１には、複数の基体上に同時に成膜を行い、実用に供し得る大面積の半導体デバイスを効率よく形成することに関しては何等の示唆もなされていない。
因に文献１には、高周波（１３．５６ＭＨｚ〜２００ＭＨｚ）の使用は、数μｍの厚さの要求される低コストの大面積ａ−Ｓｉ：Ｈ薄膜デバイスの高速プロセシングに興味ある展望を開くとして、単に可能性を示唆するにとどまっている。
【０００５】
また、上記従来例は１３．５６ＭＨｚを用いたプラズマＣＶＤ装置の例であるが、マイクロ波を用いたプラズマＣＶＤ装置の一例が、特開昭６０−１８６８４９号公報（以下、「文献２」という。）に記載されている。
この文献２には、周波数２．４５ＧＨｚのマイクロ波エネルギー源を用いたプラズマＣＶＤ装置及び無線周波エネルギー（高周波電力）源を用いたプラズマＣＶＤ装置が開示されている。
文献２のマイクロ波を用いたプラズマＣＶＤ装置においては、マイクロ波エネルギーを使用することから成膜時のプラズマ密度が極めて高く、それが故に原料ガスの分解が急激になされて膜堆積が高速で行われる。こうしたことから、緻密な堆積膜の形成を安定して行うのは極めて難しいという問題がある。
【０００６】
そこで、本発明は、上記従来技術における課題を解決し、大面積の基体上に成膜される膜の堆積速度が速く、且つ、ガスの利用効率が良く、高品質な膜質である堆積膜を形成し、効率よく半導体デバイスを形成することのできるプラズマＣＶＤ装置を提供することを目的としている。
また、本発明は、複数の円筒状基体の表面上に、高品質な堆積膜を高速度で形成し、効率良く半導体デバイスを形成することのできるプラズマＣＶＤ装置を提供することを目的としている。
【０００７】
【課題を解決するための手段】
本発明は、上記課題を解決するため、プラズマＣＶＤ装置を、つぎのように構成したことを特徴とするものである。
すなわち、本発明のプラズマＣＶＤ装置は、減圧できる複数の反応容器と、該反応容器内における基体保持手段、堆積膜形成用の原料ガスを供給する原料ガス供給手段、及びＶＨＦ帯の高周波電源で発生させた高周波電力を整合回路を介してプラズマ発生用の高周波電極に供給する高周波電力供給手段と、前記複数の反応容器の外部に設けられた高周波漏れ防止用のアースシールドとを備え、前記原料ガス供給手段により減圧下の反応容器内に成膜用の原料ガスを供給し、前記原料ガスをＶＨＦ帯の高周波電力によりプラズマ化して分解し、反応容器内の基体保持手段に保持される一つまたは複数の被処理基体に堆積膜を形成するプラズマＣＶＤ装置において、
前記複数の各反応容器が誘電体部材で構成され、該誘電体部材で構成された反応容器の外部に前記プラズマ発生用の高周波電極が配置され、前記原料ガス供給手段に接続されたガス導入管が、前記誘電体材料で構成された各反応容器の該誘電体材料内部に埋め込まれていることを特徴としている。
また、これらは、前記プラズマ発生用の高周波電極が、複数本のカソード電極からなり、同一の高周波電源より分割して電力が供給されるように構成されていることを特徴としている。
また、これらは、前記基体は、回転可能な複数の円筒状基体からなり、それらが反応容器内に同一円周上に配置されるように構成されていることを特徴としている。
また、これらは、前記プラズマ発生用の高周波電極および被処理基体を内部に配置してある誘電体部材にて構成された反応容器が複数存在し、前記プラズマ発生用の高周波電極に高周波電源より、電力を分割して供給し、且つ、中央にも前記高周波電源と別電源より電力を印加するカソード電極が存在し、前記反応容器内にプラズマを発生させることにより、前記被処理基体表面に堆積膜を形成することを特徴としている。
また、これらは、前記高周波電源は、発振周波数が３０〜６００ＭＨｚの範囲または６０〜３００ＭＨｚの範囲にあることを特徴としている。
【０００８】
【発明の実施の形態】
本発明者らは、従来のプラズマＣＶＤ技術における上述した問題を解決し、上述した本発明の目的を達成するため、つぎに述べるような実験を行った。
本発明は、これらの実験によって得られた知見に基づいて完成したものである。すなわち、本発明者らは、まず、図１に示した従来技術の装置を用い、高周波電源１０５より出力された１３．５６ＭＨｚおよびそれ以上の周波数にての高周波電力を整合回路１０４を通してカソード電極１０２上に印加し、伝搬させ、該カソード電極１０２と対向する被処理基体１０３との間の高周波電界によりプラズマを生起させることにより、前記被処理基体１０３上にプラズマ処理を行い、前記被成膜処理基体上に堆積膜を形成した。その結果、以下のようなことが分かった。
【０００９】
１３．５６ＭＨｚ及びその近傍の放電周波数では問題にならないが、放電周波数をより高くすることで放電ムラが顕著になることが分かった。カソード電極上の高周波電圧ムラの原因となる高周波の定在波をプラズマの強度ムラに反映させないためには、カソード電極表面に定在波が生じないようにすることが必要である。
また、プラズマに高周波電力を供給するためには、高周波電源から供給された高周波電力を整合回路によりプラズマのインピーダンスに整合するようにインピーダンス調整し、カソード電極に導入する。更に高周波はカソード電極の表皮を伝わってカソード電極全体に伝わりプラズマに高周波電力が供給されることになる。ここで、カソード電極表面で高周波電力のムラが生じないようにするためには、カソード電極裏面若しくは表面に伝播する高周波分布を調整することが有効である。
【００１０】
３０〜６００ＭＨｚという従来よりも高い周波数において、上記の様にカソード電極上の高周波分布を調整する為には、カソード電極の任意の場所の複素インピーダンスを形状、材質等で調整できることが必要である。
また、６００ＭＨｚを越えると高周波の整合回路に設計が困難になり、また伝送損失もだいぶ大きくなり実用的ではないことが判った。６００ＭＨｚ以上の高周波の場合、放電さえも立たないこともあった。この為には、カソード電極で反応容器を構成したり、反応容器内に入れたりせずに、カソード電極を反応容器の外部に配置し自由度を増すことが最善である。
そして、反応容器外のカソード電極から反応容器内のプラズマに高周波電力を供給するためには、反応容器のカソード電極とプラズマの間の部分は誘電体で構成する必要がある。誘電体は高周波の損失が少ないものなら何でもよく、例えばアルミナセラミクス、石英ガラス、パイレックスガラス、テフロン等が使用できる。
これらの誘電体は減圧可能な反応容器の一部として使用する場合、反応容器内を減圧にする為に大気圧に耐えられるだけの厚みが必要となり、形状、寸法により異なるが、一般的には少なくとも５ｍｍ以上、好ましくは１０ｍｍ以上の厚みが必要となってくる。
【００１１】
従来の１３．５６ＭＨｚの放電周波数を用いた場合、上記の厚みの誘電体をカソード電極とプラズマの間に配置すると、誘電体の静電容量Ｃによる複素インピーダンスのリアクタンス成分１／ｊωＣがプラズマのインピーダンスと同程度の１０〜５０Ωになり、効率的に高周波をプラズマに供給することが難しかった。しかし、放電周波数を３０〜６００ＭＨｚに上げた場合、誘電体による複素インピーダンスが周波数に反比例して小さくなる為、上記厚みの誘電体がカソード電極とプラズマの間にあっても高周波を効率よくプラズマに供給することは可能となってくる。このように３０ＭＨｚ以上の放電周波数で問題となっている大面積均一放電を得る為には、３０ＭＨｚ以上の放電周波数で効率よく高周波を供給できるカソード電極の外部配置することが有効である。
これにより、カソード電極の形状、材料を大きく変えることができ、カソード電極上の任意の点での複素インピーダンスを変えることが可能となり、前述の問題が解決可能となった。カソード電極の最適形状及び最適構成材料は被処理基体の形状、プラズマ処理条件、放電周波数により異なるが、カソード電極が反応容器の外部にあることで、カソード電極のみを交換するだけで良く、反応容器内を一旦大気開放することも無いため、種々の処理条件の変更に対しても容易に対応できる。同様の理由で、最適なカソード電極をトライ・アンド・エラーで決定することも従来と比べて飛躍的に容易になった。
【００１２】
また、以上の方法において多少カソード電極以上に電位分布が残っても、カソード電極とプラズマの間に誘電体を配置したことで、この誘電体の緩衝作用によりプラズマの分布はカソード電極上の電位分布よりも均一性が良くなる効果もある。
その上、定在波の影響をなくすためには、複数のカソード電極に電力を分割することが有効である。これは、ひとつのカソード当たりの供給電力を小さくして定在波を起こりにくくした上で大面積のプラズマを形成する為に最適である。
しかし、同一電源より整合回路を介して、複数本のカソード電極に高周波電力を供給するような装置では、整合回路と電極間の距離が長くなり、その間の伝送線路のＬ成分が大きくなる。このため、特に、周波数が高い場合、整合が取れない。しかし、整合回路とカソード電極との間に、コンデンサーを介したこと、および、整合回路と複数本のカソード電極の間に設置してあるそれぞれのコンデンサーの容量をかえることによりＬ成分がキャンセルされ複数本のカソード電極においても整合が取れるようになる。
【００１３】
また、従来カソード電極などからの膜剥がれが原因と思われる被処理基体表面の微小突起物が存在し、堆積膜の膜質の悪化を引き起こしている可能性が考えられる。しかし本発明では以下に示すようなことをすることで上記の微小な突起物が格段に低減できた。
（１）１つもしくは複数の被処理基体を誘電体部材にて囲み、カソード電極は誘電体部材で構成された反応容器の外側に設置する。
（２）ガス導入管は誘電体部材で構成された反応容器に埋め込まれているものとする。
これらにより球状の微小突起物が低減し、堆積膜の膜質の悪化も防ぐことができ、良質の堆積膜が生産可能となる。
【００１４】
ところで誘電体部材で構成された反応容器内部に複数の被処理基体を配置する場合、被処理基体と被処理基体の間が狭いと異常放電が起き安定した放電が起こせない上に成膜速度が異なる場所ができるため膜厚に若干ムラを起こしてしまう。
本発明では被処理基体と被処理基体との間隔を幾分あける状態にてプラズマを発生させたところ安定したプラズマが得られ、また成膜速度がどの位置においてもほぼ一定になるため均一性のある堆積膜が形成でき、且つ、反応容器外にカソード電極があるため電極部からの膜剥がれが被処理基体に影響を及ぼすことがなくなり、良質膜を生産できるようになった。
【００１５】
また、誘電体部材にて構成された反応容器１つにつき１つの被処理基体を有する装置では、複数の被処理基体を配置するのに比べ、被処理基体と被処理基体の距離といったパラメータが存在しないため、安定放電が容易に得られ、また成膜速度は複数本配置するときに比べどの位置でもさらに一定に近くなるため均一性のある堆積膜が形成でき、さらに良質な堆積膜を形成できる。
そして従来真空容器中にガス導入管が設置されているため、カソード電極および被処理基体、および装置壁面などへ膜が堆積し、ガスの利用効率を悪くする原因であったが、ガス導入管を誘電体部材内部に設置することで、被処理基体を囲む誘電体部材内部壁面および被処理基体のみに堆積膜が形成されるため、ガスの利用効率が従来より良くなり、生産性のよい堆積膜を形成することが可能となった。
【００１６】
【実施例】
以下に、本発明の実施例及び参考例について説明するが、本発明はこれらの実施例及び参考例により限定されるものではない。
なお、以下の説明では、複数の反応容器を備え、これらの各反応容器の該誘電体材料内部にガス導入管が埋め込まれている本願発明の構成を適用したものを、実施例１〜実施例４において説明する。
これら実施例と区別して、つぎのようなものを参考例として説明する。
すなわち、１つの反応容器を備え、該反応容器の誘電体材料内部にガス導入管が埋め込まれているもの（参考例１、参考例２、参考例４）。
１つの反応容器に複数の被処理基体を備えているもの（参考例３）。
１つの反応容器に平板からなる被処理基体を備えているもの（参考例５）。
１つの反応容器にロールに巻き取られたシート状の被処理基体を備えているもの（参考例６）。
［参考例１］
本発明の参考例１におけるプラズマＣＶＤ装置は図２（横断面図）、図３（縦断面図）に示すように、減圧可能な誘電体部材で構成された反応容器１００の外部に高周波電力漏れ防止用のアースシールド１０１とを備える。反応容器の外側（大気側面）にはカソード電極１０２が、アースシールド１０１とは電気的に絶縁されて配置されている。つまりカソード電極１０２は反応容器１００とアースシールド１０１の間に設置されている。カソード電極１０２の対向電極として円筒状の被成膜処理基体１０３が反応容器１００内に配置されている。被処理基体１０３は内部の加熱ヒーター１１１により、その内側より所定の温度に加熱され、且つ、モーター１０８により駆動される回転機構を有する基体ホルダー１１２により保持される。尚、被成膜処理基体１０３およびこれを保持する基体ホルダー１１２は電気的にアースされており、被成膜基体１０３をカソード電極１０２の対向電極としている。また誘電体部材で構成された反応容器１００内を真空排気する真空排気手段１０６、反応容器１００内に反応ガスを供給するガス供給手段１０７につながっている反応ガス導入管１１０が設置されている。カソード電極１０２にはアースシールド１０１の外側の整合回路１０４が接続されており、さらに整合回路１０４には高周波電源１０５が接続されている。場合によっては安定放電を行うため整合回路１０４とカソード電極１０２の間に高圧コンデンサを介すこともある。
このような装置にて、たとえば円筒状の電子写真感光体のためにａ−Ｓｉ膜を成膜するには、真空排気手段１０６により反応容器１００内が高真空まで排気された後、ガス供給手段１０７によりシランガス、ジシランガス、メタンガス、エタンガスなどの原料ガスが、あるいはジボランガスなどのドーピングガスが導入されており、反応容器１００内が数ミリトールから数十ミリトールの圧力に維持される。また高周波電源１０５によりカソード電極１０２に３０ＭＨｚ以上６００ＭＨｚ以下の高周波電力が供給され、前記反応容器１００内にプラズマが発生され、原料ガスが分解されると、加熱ヒーター１１１により２００℃から３５０℃ほどに加熱された被処理基体１０３表面にａ−Ｓｉ膜が堆積する。
本参考例では上記の装置（図２、図３）を用い、上記の方法により表１の条件にてａ−Ｓｉ膜を堆積させ評価した。ただし、被処理基体１０３表面に軸方向に５枚、周方向に３面の計１５枚の＃７０５９ガラス基板を設置し、放電周波数として１００ＭＨｚを用いて、この表面上に堆積させたａ−Ｓｉ膜にて評価した。
堆積させた膜の評価にはＴＥＮＣＯＲ社製のａｌｐｈａ−ｓｔｅｐ２００を用いて堆積した膜の膜厚を測定した。また堆積した膜の表面の状態を観察する手段として、光学顕微鏡を用いて膜の表面を観察した。
本参考例の装置により、堆積させた膜の成膜速度は約４．５ｎｍ／ｓであった。成膜速度は、（膜厚）／（成膜時間）により算出した。図１の従来装置により＃７０５９ガラス基板を同様に設置し堆積した膜の成膜速度は、前記従来の技術でも示したように、最高でも７０ＭＨｚで約２．１ｎｍ／ｓであった。つまり本参考例の装置を用いることにより成膜速度が格段に速くなっており、ガスの利用効率が良く、生産性の良い堆積膜が形成できる。また、堆積膜の膜厚ムラは、図４の従来装置では約±３５％であるのに対し、本参考例の被処理基体を誘電体で囲み、その外側にカソード電極が配置されている装置においては、膜厚ムラは約±８％ほどであり、膜厚のムラも改善され、良好な膜厚均一性を示した。これは被処理基体の周囲を誘電体部材にて形成したことにより、誘電体部材を介して高周波電力が供給されるため、その誘電体材料が高周波電圧のムラを緩衝させ、プラズマの分布を均一に近い形にするため、被処理基体に対し均一なプラズマ処理が行えるためである。またカソード電極を反応容器の外部に設置したことで、カソード電極の設計自由度が大きくなり、カソード電極の最適形状および最適構成材料を決定しやすくなる。
その上、本参考例の装置により堆積した膜の表面の１０μｍ以上の球状突起数は最大箇所でも２０個／３ｍｍ2であり、従来の図１の装置により堆積させた堆積膜表面の最大箇所の１０μｍ以上の球状突起数１５０個／３ｍｍ2に比べ格段に減少しており、膜質の悪化の影響を削減できる。
【００１７】
【表１】
本発明の実施例１におけるプラズマＣＶＤ装置は図４（横断面図）に示すように、減圧可能な誘電体部材で構成された複数の反応容器１００の外部に高周波電力漏れ防止用のアースシールド１０１とを備える。反応容器の外側（大気側面）にはカソード電極１０２が、アースシールド１０１とは電気的に絶縁されて配置されている。つまりカソード電極１０２は反応容器１００とアースシールド１０１の間に設置されている。カソード電極１０２の対向電極として複数の円筒状の被成膜処理基体１０３が反応容器１００内に配置されている。被処理基体１０３は内部の加熱ヒーター１１１により、その内側より所定の温度に加熱され、且つ、モーター１０８により駆動される回転機構を有する基体ホルダー１１２により保持される。尚、被成膜処理基体１０３およびこれを保持する基体ホルダー１１２は電気的にアースされており、被成膜基体１０３をカソード電極１０２の対向電極としている。また誘電体部材で構成された反応容器１００内を真空排気する真空排気手段１０６、反応容器内に反応ガスを供給するガス供給手段１０７につながっている反応ガス導入管１１０がそれぞれの反応容器内１００に同本数複数本設置されている。カソード電極１０２にはアースシールド１０１の外側の整合回路１０４が接続されており、さらに整合回路１０４には高周波電源１０５が接続されている。場合によっては安定放電を行うため整合回路１０４とカソード電極１０２の間に高圧コンデンサを介すこともある。
本実施例の上記記載のプラズマＣＶＤ装置を用いて、表１の条件で放電周波数１００ＭＨｚとして＃７０５９ガラス基板上に堆積膜を形成した。評価方法は参考例１と同様に評価した。この堆積膜の成膜速度は約４ｎｍ／ｓと参考例１と比べて少々遅くなるが、従来例の約２．１ｎｍ／ｓに比ベ２倍ほどの速度を示しており成膜速度の高速化が達成された。またこのことはガスの利用効率にも同様にいえることである。また参考例１と同様に膜厚ムラも約１８％ほどであり、図１の装置の堆積膜の膜厚ムラ約３５％に比べより均一性のある堆積膜が形成できた。その上、本実施例の装置（図４）により堆積した膜の表面の１０μｍ以上の球状突起数は最大箇所でも２５個／３ｍｍ2であり、従来の図１の装置により堆積させた堆積膜表面の最大箇所の１０μｍ以上の球状突起数１５０個／３ｍｍ2に比ベ格段に減少しており、膜質の悪化の影響を削減できる。
またそれぞれの膜は分布のみの影響が大きく同膜厚状態で部分的にａ−Ｓｉ膜の膜質を測定したところ、膜質は電子写真用感光体デバイスや画像入力用ラインセンサー等の実用に十分耐え得るものであった。
【００１８】
［参考例２］
本発明の参考例２においては、図５、図６に示したカソード電極が複数本あり、且つ、被処理基体が誘電体部材にて囲まれており、高周波電力を同一電源より分割して複数本のカソード電極に供給する装置で、参考例１と同様に＃７０５９ガラス基板上に堆積膜を表１の条件で堆積させ評価した。
この結果、被成膜処理基体を回転させなくとも、特に際立った周方向の膜厚ムラは確認できなかった。膜厚ムラは約１６％ほどであり、成膜速度も約５．５ｎｍ／ｓと従来例に比べ高速化しており、生産性の向上が望めた。また、１０μｍ以上の球状突起数も従来の１５０個／３ｍｍ2に比べ３０個／３ｍｍ2ほどであり、良質膜が成膜された。
また、それぞれの膜は分布のみの影響が大きく同膜厚状態で部分的にａ−Ｓｉ膜の膜質を測定したところ、膜質は電子写真用感光体デバイスや画像入力用ラインセンサー等の実用に十分耐え得るものであった。
そして、電子写真感光体を表２の条件で、図５、図６の装置にて４本のＡｌ製の円筒状基体上に、電界注入阻止層、光導電層、表面層の順で成膜させた。この結果、画像欠陥・濃度、帯電能について評価したが、それぞれ４本のＡｌ製の円筒状基体に成膜させた電子写真感光体のムラはなく、いずれの電子写真感光体も優れた結果を示した。
【００１９】
【表２】
本発明の実施例２におけるプラズマＣＶＤ装置は図７（横断面図）、図８（縦断面図）に示すように、減圧可能な誘電体部材で構成された複数の反応容器１００の外部に高周波電力漏れ防止用のアースシールド１０１とを備える。反応容器の外側（大気側面）には複数本のカソード電極１０２が、アースシールド１０１とは電気的に絶縁されて配置されている。被処理基体１０３は内部の加熱ヒーター１１１により、その内側より所定の温度に加熱され、且つ、基体ホルダー１１２により保持される。尚、被成膜処理基体１０３およびこれを保持する基体ホルダー１１２は電気的にアースされており、被成膜基体１０３をカソード電極１０２の対向電極としている。また誘電体部材で構成された反応容器１００内を真空排気する真空排気手段１０６、反応容器１００内に反応ガスを供給するガス供給手段１０７につながっている反応ガス導入管１１０が設置されている。複数本のカソード電極１０２にはアースシールド１０１の外側の整合回路１０４より分割されて接続されており、さらに整合回路１０４には高周波電源１０５が接続されている。
この本実施例のプラズマＣＶＤ装置を用い、表１の条件によりａ−Ｓｉ膜を＃７０５９ガラス基板上に堆積させた。堆積された膜の成膜速度は、およそ約５ｎｍ／ｓと従来の約２．１ｎｍ／ｓに比べ高速成膜が可能になった。また、堆積膜の膜厚ムラは約±１２％であり、従来装置では約±３５％であるのに対し、膜厚のムラも大きく改善され、良好な膜厚均一性を示した。そして、１０μｍ以上の球状突起数も従来の１５０個／３ｍｍ2に比べ２８個／３ｍｍ2ほどであり、良質膜が成膜された。
また、Ａｌ製の円筒状基体上に、電界注入阻止層、光導電層、表面層の順で成膜させた。この結果、画像欠陥・濃度、帯電能について評価したが、Ａｌ製の円筒状基体に成膜させた電子写真感光体のムラはなく、いずれの電子写真感光体も優れた結果を示した。
【００２０】
［参考例３］
本発明の参考例３においては、図９に示した誘電体材料にて構成された反応容器内に複数の被処理基体を含み、かつカソード電極が複数本配置されており同一電源より電力を分割して供給するプラズマＣＶＤ装置を用い、表１の条件で＃７０５９ガラス基板上に堆積膜を形成させた。ただし、被処理基体と被処理基体の間隔が近いとその間にて異常放電がおきたり、成膜速度が位置により異なることがあるため、被処理基体と被処理基体の間隔を被処理基体１つ分の間をあけて配置し、堆積膜を形成した。結果、堆積した膜の膜厚ムラを測定したところ約±１５％ほどであった。これは実施例２に示した反応容器内に被処理基体が１つのみ配置されている装置（図７、図８）において堆積させた膜の膜厚ムラ（約±１２％）より少々ムラを生じたが図４の従来装置では約±３５％であるのに対し、膜厚のムラも大きく改善され、良好な膜厚均一性を示した。
また、本参考例の装置により堆積した膜の表面の１０μｍ以上の球状突起数は最大箇所でも３０個／３ｍｍ2であり、従来の図１の装置により堆積させた堆積膜表面の最大箇所の１０μｍ以上の球状突起数１５０個／３ｍｍ2に比べ格段に減少しており、膜質の悪化の影響を削減できる。
【００２１】
［参考例４］
図１０に示す本発明の参考例４の形態は図２と同様であり、ガス供給手段１０７につながっている反応ガス導入管１１０が反応容器である誘電体部材１００内に埋め込まれている装置において、表１の条件にてａ−Ｓｉ膜を円筒状の被成膜処理基体上に設置した＃７０５９ガラス基板上に実施例１の条件にて成膜した。結果、堆積膜表面の最大箇所の１０μｍ以上の球状突起数は１０個／３ｍｍ2ほどであり、従来の堆積膜表面の最大箇所の１０μｍ以上の球状突起数１５０個／３ｍｍ2に比べ、かなりその球状突起数が減少しておりガス導入管が反応容器である誘電体部材内に埋め込むことで球状突起数が減少し、良質な堆積膜を形成できる。
またそれぞれの膜は分布のみの影響が大きく同膜厚状態で部分的にａ−Ｓｉ膜の膜質を測定したところ、膜質は電子写真用感光体デバイスや画像入力用ラインセンサー等の実用に十分耐え得るものであった。
【００２２】
［実施例３］
図１１に示した本発明の実施例３の形態においては、カソード電極および被処理基体が複数本存在する配置の装置において、装置中央位置に配置するカソード電極と周囲に設置されたカソード電極とは、高周波電力を供給する電源が異なり、且つ、周囲に同一円周上に配置されたカソード電極は同一電源より電力を分割して供給されるプラズマＣＶＤ装置において、表１の条件でＡｌ製の円筒状基体に成膜させた。
結果、堆積したａ−Ｓｉ膜の膜圧ムラ約±１５％ほどであり、従来の装置約±３５％と比ベ均一性のとれた堆積膜が形成された。また、表面観察の結果、堆積膜表面の最大箇所の１０μｍ以上の球状突起数は２０個／３ｍｍ2ほどであり、従来の堆積膜表面の最大箇所の１０μｍ以上の球状突起数１５０個／３ｍｍ2に比べ、かなりその球状突起数が減少しており、良質な堆積膜を形成できる。
【００２３】
［実施例４］
本発明の実施例４では、複数本の同一電源より高周波電力を分割して供給するカソード電極および、誘電体部材で構成された反応容器も複数個有する図１２のプラズマＣＶＤ装置において表１の条件で＃７０５９ガラス基板上に堆積膜を形成し評価した。本実施例のプラズマＣＶＤ装置により堆積した膜の表面観察の結果、堆積膜表面の最大箇所の１０μｍ以上の球状突起数は２２個／３ｍｍ2ほどであり、従来の堆積膜表面の最大箇所の１０μｍ以上の球状突起数１５０個／３ｍｍ2に比べ、かなりその球状突起数が減少しており、良質な堆積膜を形成できる。
また、それぞれの膜は分布のみの影響が大きく同膜厚状態で部分的にａ−Ｓｉ膜の膜質を測定したところ、膜質は電子写真用感光体デバイスや画像入力用ラインセンサー等の実用に十分耐え得るものであった。
【００２４】
［参考例５］
本発明の参考例５では、図１３の平行平板型の装置において、平板上被処理基体が誘電体部材で構成された反応容器内に存在し、Ａｌ製の平板の電極に高周波電力を供給して堆積膜を形成するプラズマＣＶＤ装置において、表３の条件にて、放電周波数を１００ＭＨｚとして、平板上被処理基体上に設置した＃７０５９ガラス基板上にａ−Ｓｉ膜を成膜させた。また比較のため、図１３の装置において誘電体部材をはずしたもので同様に、＃７０５９ガラス基板上にａ−Ｓｉ膜を成膜させた。
結果、誘電体部材をはずした装置において＃７０５９ガラス基板上に堆積したａ−Ｓｉ膜表面には、多数の球状突起数が存在した（最大箇所の１０μｍ以上の球状突起数が１８０個／３ｍｍ2）。また本参考例の被処理基体を誘電体部材にて囲む装置において堆積したａ−Ｓｉ膜では最大箇所の１０μｍ以上の球状突起数が２０個／３ｍｍ2であり、本参考例の装置を用いることで良質膜を堆積することができた。
【００２５】
【表３】
本発明の参考例６では、図１４に示した装置を用い、幅５００ｍｍ、厚さ０．１ｍｍのステンレス製のシート状基体１０３を反応容器に配置して巻き取りロール１１４に巻き取りながら成膜を行った。結果、シート状基体の上に堆積したａ−Ｓｉ膜の表面の最大箇所の１０μｍ以上の球状突起数が２５個／３ｍｍ2であった。参考例４に示した誘電体部材をはずした装置では最大箇所の１０μｍ以上の球状突起数が１８０個／３ｍｍ2であり、本参考例の装置を用いることでロールｔｏロールで良質膜を生産することができた。
【００２６】
【発明の効果】
以上説明したように、本発明においては、減圧下の複数の反応容器内に成膜用の原料ガスを供給し、ＶＨＦ帯の高周波電源で発生させた高周波電力を整合回路を介してプラズマ発生用の高周波電極に供給することにより前記原料ガスをプラズマ化して分解し、反応容器内の一つまたは複数の被処理基体表面上に堆積膜を形成するプラズマＣＶＤ法による堆積膜の形成において、この反応容器を誘電体部材で構成し、この誘電体部材で構成された反応容器の外部に前記プラズマ発生用の高周波電極を配置して、前記原料ガス供給手段に接続されたガス導入管を、前記誘電体材料で構成された各反応容器の該誘電体材料内部に埋め込んだ構成とすることにより、大面積均質な高周波放電を容易に行うことができ、大面積基体へのプラズマ処理を均一且つ高速に行い、良質な堆積膜を作成することが可能となる。
したがって、本発明によれば大面積高品質の半導体デバイスを効率的に作製することができ、特に、電子写真特性に優れた大面積堆積膜を安定して量産することが可能となる。
【図面の簡単な説明】
【図１】 従来のプラズマＣＶＤ装置を示す構成模式図である。
【図２】 本発明の参考例１における被成膜処理基体を誘電体反応容器で囲み、カソード電極が外部大気中に設置してあるプラズマＣＶＤ装置の横断面を示す模式図である。
【図３】 本発明の参考例１における被成膜処理基体を誘電体反応容器で囲み、カソード電極が外部大気中に設置してあるプラズマＣＶＤ装置の縦断面を示す模式図である。
【図４】 本発明の実施例１における被成膜処理基体を誘電体反応容器内部に設置されたものが複数存在し、且つ、カソード電極が外部大気中に設置してあるプラズマＣＶＤ装置の横断面を示す模式図である。
【図５】 本発明の参考例２における被成膜処理基体を誘電体反応容器で囲まれており、複数のカソード電極が外部大気中に設置してあるプラズマＣＶＤ装置の横断面を示す模式図である。
【図６】 本発明の参考例２における被成膜処理基体を誘電体反応容器で囲まれており、複数のカソード電極が外部大気中に設置してあるプラズマＣＶＤ装置の縦断面を示す模式図である。
【図７】 本発明の実施例２における被成膜処理基体を誘電体反応容器内部に設置されたものが複数存在し、且つ、複数のカソード電極が外部大気中に設置してあるプラズマＣＶＤ装置の横断面を示す模式図である。
【図８】 本発明の実施例２における被成膜処理基体を誘電体反応容器内部に設置されたものが複数存在し、且つ、複数のカソード電極が外部大気中に設置してあるプラズマＣＶＤ装置の縦断面を示す模式図である。
【図９】 本発明の参考例３における誘電体部材で構成された反応容器内部に複数個の被処理基体が配置されており、複数のカソード電極が外部大気中に設置してあるプラズマＣＶＤ装置の縦断面を示す模式図である。
【図１０】 本発明の参考例４における被成膜処理基体を誘電体反応容器で囲み、ガス導入管が反応容器内に埋め込まれており、且つ、カソード電極が外部大気中に設置してあるプラズマＣＶＤ装置の縦断面を示す模式図である。
【図１１】 本発明の実施例３における被成膜処理基体を誘電体反応容器内部に設置されたものが複数存在し、且つ、カソード電極が外部大気中に設置してあり、２つの高周波電源より電力を供給されるプラズマＣＶＤ装置の横断面を示す模式図である。
【図１２】 本発明の実施例４における被成膜処理基体を誘電体反応容器内部に設置されたものが複数存在し、且つ、カソード電極が外部大気中にそれぞれ対称に設置されており、高周波電源より電力を分割して複数のカソード電極に供給するプラズマＣＶＤ装置の横断面を示す模式図である。
【図１３】 本発明の参考例５における平板型の被成膜処理基体を誘電体反応容器設置され、且つ、その外部に平板電極を有するプラズマＣＶＤ装置の縦断面を示す模式図である。
【図１４】 本発明の参考例６におけるロール状被処理基体を示す模式図である。
【符号の説明】
１００：反応容器
１０１：アースシールド
１０２：カソード電極、
１０３：被処理基体
１０４：整合回路
１０５：高周波電源
１０６：真空排気手段
１０７：ガス供給手段
１０８：モーター
１０９：絶縁材料
１１０：反応ガス導入管
１１１：ヒーター
１１２：基体ホルダー
１１３：巻き取りロール
Claims (5)
- 減圧できる複数の反応容器と、該反応容器内における基体保持手段、堆積膜形成用の原料ガスを供給する原料ガス供給手段、及びＶＨＦ帯の高周波電源で発生させた高周波電力を整合回路を介してプラズマ発生用の高周波電極に供給する高周波電力供給手段と、前記複数の反応容器の外部に設けられた高周波漏れ防止用のアースシールドとを備え、前記原料ガス供給手段により減圧下の反応容器内に成膜用の原料ガスを供給し、前記原料ガスをＶＨＦ帯の高周波電力によりプラズマ化して分解し、反応容器内の基体保持手段に保持される一つまたは複数の被処理基体に堆積膜を形成するプラズマＣＶＤ装置において、
前記複数の各反応容器が誘電体部材で構成され、該誘電体部材で構成された反応容器の外部に前記プラズマ発生用の高周波電極が配置され、前記原料ガス供給手段に接続されたガス導入管が、前記誘電体材料で構成された各反応容器の該誘電体材料内部に埋め込まれていることを特徴とするプラズマＣＶＤ装置。 - 前記プラズマ発生用の高周波電極が、複数本のカソード電極からなり、同一の高周波電源より分割して電力が供給されるように構成されていることを特徴とする請求項１に記載のプラズマＣＶＤ装置。
- 前記基体は、回転可能な複数の円筒状基体からなり、それらが反応容器内に同一円周上に配置されるように構成されていることを特徴とする請求項１または請求項２に記載のプラズマＣＶＤ装置。
- 前記プラズマ発生用の高周波電極および被処理基体を内部に配置してある誘電体部材にて構成された反応容器が複数存在し、前記プラズマ発生用の高周波電極に高周波電源より、電力を分割して供給し、且つ、中央にも前記高周波電源と別電源より電力を印加するカソード電極が存在し、前記反応容器内にプラズマを発生させることにより、前記被処理基体表面に堆積膜を形成することを特徴とする請求項１〜請求項３のいずれか１項に記載のプラズマＣＶＤ装置。
- 前記高周波電源は、発振周波数が３０〜６００ＭＨｚの範囲または６０〜３００ＭＨｚの範囲にあることを特徴とする請求項１〜請求項４のいずれか１項に記載のプラズマＣＶＤ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001102916A JP3793034B2 (ja) | 2001-04-02 | 2001-04-02 | プラズマｃｖｄ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001102916A JP3793034B2 (ja) | 2001-04-02 | 2001-04-02 | プラズマｃｖｄ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002294457A JP2002294457A (ja) | 2002-10-09 |
| JP3793034B2 true JP3793034B2 (ja) | 2006-07-05 |
Family
ID=18956054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001102916A Expired - Fee Related JP3793034B2 (ja) | 2001-04-02 | 2001-04-02 | プラズマｃｖｄ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3793034B2 (ja) |
-
2001
- 2001-04-02 JP JP2001102916A patent/JP3793034B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002294457A (ja) | 2002-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6065425A (en) | Plasma process apparatus and plasma process method | |
| US6142096A (en) | Electronic device manufacturing apparatus and method for manufacturing electronic device | |
| JPH06287760A (ja) | プラズマ処理装置及び処理方法 | |
| JP3437376B2 (ja) | プラズマ処理装置及び処理方法 | |
| JP3501668B2 (ja) | プラズマｃｖｄ方法及びプラズマｃｖｄ装置 | |
| US5970907A (en) | Plasma processing apparatus | |
| JP3630831B2 (ja) | 堆積膜の形成方法 | |
| JP2000268994A (ja) | 高周波グロー放電を利用した表面処理方法 | |
| US5558719A (en) | Plasma processing apparatus | |
| JP3228679B2 (ja) | プラズマ励起化学気相成長装置及びプラズマエッチング装置 | |
| JP3793034B2 (ja) | プラズマｃｖｄ装置 | |
| EP0674335B1 (en) | Plasma processing method and plasma processing apparatus | |
| JP2001115265A (ja) | 高周波プラズマｃｖｄ法および高周波プラズマｃｖｄ装置 | |
| JPH06295866A (ja) | プラズマ反応装置 | |
| JP3501669B2 (ja) | プラズマｃｖｄ法による堆積膜形成方法、及びプラズマ発生用高周波電極と該電極で構成したプラズマｃｖｄ装置 | |
| JP2001335944A (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| JP3581813B2 (ja) | 薄膜製造方法並びに薄膜太陽電池の製造方法 | |
| JP2004235380A (ja) | 表面処理装置および表面処理方法 | |
| JPH09256160A (ja) | プラズマｃｖｄ装置およびプラズマｃｖｄによる堆積膜形成方法 | |
| JP3337813B2 (ja) | 超短波を用いたプラズマｃｖｄ法及び該プラズマｃｖｄ装置 | |
| JP2000164521A (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| JPH11131244A (ja) | プラズマ発生用高周波電極と、該電極により構成されたプラズマｃｖｄ装置及びプラズマｃｖｄ法 | |
| JPH08339963A (ja) | プラズマ処理装置および処理方法 | |
| JPH07245269A (ja) | プラズマ処理装置及び処理方法 | |
| JPS6063919A (ja) | 表面処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060406 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 8 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| LAPS | Cancellation because of no payment of annual fees |