JP3791463B2 - 演算装置及びデータ転送システム - Google Patents
演算装置及びデータ転送システム Download PDFInfo
- Publication number
- JP3791463B2 JP3791463B2 JP2002163160A JP2002163160A JP3791463B2 JP 3791463 B2 JP3791463 B2 JP 3791463B2 JP 2002163160 A JP2002163160 A JP 2002163160A JP 2002163160 A JP2002163160 A JP 2002163160A JP 3791463 B2 JP3791463 B2 JP 3791463B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- arithmetic
- external storage
- inter
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Description
【発明の属する技術分野】
本発明は、複数の演算装置に対し、演算対象となる処理を分散して並列処理を実行する、いわゆるマルチプロセッサ計算機システムの各演算装置の負荷を低減し、システムの演算性能を向上させる演算装置及びデータ転送システムに関する。
【0002】
【従来の技術】
近年、LSIの微細化により1台の情報処理装置の性能は飛躍的に向上しているが、大規模な科学計算等ではそれらを複数台使用してマルチノード構成でしか要求する性能に達しないのが現状である。マルチノードの情報処理の場合、各演算装置に演算処理を細分化し並列して処理するが、プログラム上で並列化出来ない部分は少なからず存在する。このため、演算の途中結果をあるノード上に集めて続きの処理の判断または実行を行う必要がある。それゆえ、ノード間転送速度は性能を上げるために、I/Oより帯域が広いのが一般的である。多ノードで一つのプログラムの処理を行う場合、プログラム実行当初に各演算装置は、自メモリ内にプログラムやデータを読み込んで演算を行う。したがって、共通部分のプログラムや初期データは各演算装置で同じモノを読み込むこととなり、ディスクに負荷が集中する結果、システムとしてのスループットを低下させてしまう。
一般的に多ポートのディスクであっても内部的にはリクエストをシリアライズするのが常套手段であり、mノードで要求すればその数に応じてm倍の時間が必要となるのである。
【0003】
【発明が解決しようとする課題】
このディスク競合により顕著にスループットを低下させていることが分かっている場合は、1ノードのメモリにデータを読み込んで、ノード間転送で他ノードへデータを分配する手段が考えられる。しかし、この場合はメモリ上で配置されたデータの単位でしか転送を行えない等の欠点を有する。
【0004】
本発明は、以上の欠点に鑑みてなされたものであって、複数の制御手段に対し、演算対象となる処理を分散して並列処理を実行する、いわゆるマルチプロセッサ計算機システムにおいて、一つのプログラムを処理する際の負荷を軽減し、スループットの低下を防止することができる演算装置及びデータ転送システムを提供することを目的とする。
【0005】
【課題を解決するための手段】
請求項1記載の演算装置は、複数の外部記憶装置と外部記憶装置切替スイッチを介して接続されることによって外部記憶装置から送信されるプログラムおよびデータを受信することができる受信手段と、該受信手段が受信したプログラムおよびデータを格納する内部記憶手段と、複数の演算装置とノード間接続切替スイッチを介して接続されることによって他の演算装置へプログラムおよびデータを転送することができる機能ならびに他の演算装置から送信されるプログラムおよびデータを受信することができる機能を有するノード間接続手段と、ノード間接続手段に転送命令を出すことができる制御手段とを有し、前記受信手段と前記ノード間接続手段との間にプログラムおよびデータを送信することができる経路が設けられていることを特徴とするものである。
【0006】
本発明における受信手段とは、外部からのデータを受け入れるバスであって、記憶装置と演算装置内部の各パーツ間を結ぶデータ伝送路である。特に、PCIバスであることが好ましい。これは、演算装置が拡張スロットとして備えているものであり、記憶装置から送信されるプログラムおよびデータを受信する機能を有するものである。このとき、受信手段は、受信したプログラムおよびデータを内部記憶手段およびノード間接続手段に送信する機能を有している。
また、本発明における内部記憶手段は受信手段が受信したプログラムおよびデータを一時的に所定のアドレスに格納するものであり、メモリ、HDD等を挙げることができる。
また、本発明におけるノード間接続手段は、演算装置(ノード)同士をノード間接続切替スイッチを介して接続するものであって、演算装置が読み取り命令を受け取った場合は、受信手段が外部記憶装置から送信されたプログラムおよびデータを受信手段から直接受け取り、さらにそのプログラムおよびデータを他の演算装置へ転送する機能を有しており、演算装置が受信命令を受け取った場合は、読み取り命令を受け取った演算装置から送信されてきたプログラムおよびデータを受信し、受信したプログラムおよびデータを内部記憶手段の所定の場所(メモリアドレス等)に配置させる機能を有しているものである。
また、本発明における制御手段は、演算装置が読み取り命令を受け取った場合には、ノード間接続手段から他の演算装置へプログラムおよびデータを転送することを命令する機能を有するものであり、これには通常CPUが用いられる。
【0007】
本発明の演算装置は、受信手段とノード間接続手段の間にデータを伝送できる経路を設けたことを特徴とし、受信手段がプログラムおよびデータを受信したときには、自装置の内部記憶手段に格納するだけでなく、他の演算装置へプログラムおよびデータを転送するためにノード間接続手段へもプログラムおよびデータを送信する。したがって、内部記憶手段に格納すると同時にデータの転送も行うことができ、他の演算装置においてもこの送信されたプログラムおよびデータをノード間接続手段において受信し、受信したプログラムおよびデータを本来プログラムおよびデータを読み込んだときに格納すべき場所(メモリアドレス等)に配置することで、読み取り命令のあった演算装置および受信命令のあった演算装置の全てにプログラムおよびデータが共有化される。
【0008】
これにより、演算装置が個々に外部記憶装置からプログラムおよびデータを読み込む必要がなく、外部記憶装置へのアクセスの軽減を図り、プログラムおよびデータの読み取り時間のためシステムのスループットが低下することを防ぐことができる。また、転送されるプログラムおよびデータを受信する演算装置は、内部記憶手段に一旦データを読み込む必要がないので、演算装置が外部記憶装置からプログラムおよびデータを読み込む時間とほぼ同じ時間で転送を終了することができる。さらに、従来のように内部記憶手段に一旦読み込んだ場合は、その読み込んだ際の内部記憶手段上に配置されたデータの単位でしか転送を行うことができなかったが、本発明では、内部記憶手段にプログラムおよびデータを読み込まずに転送を行うことができるため、従来のような制限なくプログラムおよびデータの転送を行うことができる。
【0009】
請求項2記載の演算装置は、演算装置の接続がクロスバー接続によりなされるものであって、制御手段が、複数の他の演算装置にプログラムおよびデータの転送を行うよう命令を出すことを特徴とするものである。
【0010】
本発明は、ノード間接続がクロスバー接続でなされているため、読み取り命令を受け取った演算装置から受信命令を受け取った演算装置へプログラムおよびデータを転送する際に、転送先が複数であってもほぼ同時に転送することができ、読み取り命令を受け取った演算装置から他の演算装置全てにプログラムおよびデータを転送することもできる。
したがって、ノード間接続が1:1の接続しかサポートしていない場合は、外部記憶装置へのアクセスを1件減らすにすぎないが、ノード間接続をクロスバー接続とした本発明においては、m台の演算装置を接続している場合には、最大でm−1件のアクセスを減らすことができ、大幅に演算装置の負荷を軽減することができる。
【0011】
請求項3記載のデータ転送システムは、複数の演算装置がノード間接続切替スイッチを介して接続されており、各演算装置が複数の外部記憶装置と外部記憶装置切替スイッチを介して接続されているデータ転送システムにおいて、前記演算装置が、複数の外部記憶装置と外部記憶装置切替スイッチを介して接続されており外部記憶装置から送信されるプログラムおよびデータを受信することができる受信手段と、該受信手段が受信したプログラムおよびデータを格納する内部記憶手段と、複数の演算装置とノード間接続切替スイッチを介して接続されており他の演算装置へプログラムおよびデータを転送することができる機能ならびに他の演算装置から送信されるプログラムおよびデータを受信することができる機能を有するノード間接続手段と、ノード間接続手段に転送命令を出すことができる制御手段とを有し、前記受信手段と前記ノード間接続手段との間にプログラムおよびデータを送信することができる経路が設けられていることを特徴とするものである。
【0012】
本発明のデータ転送システムにおける演算装置は、請求項1記載の演算装置と同一である。
また、本発明におけるノード間接続切替スイッチは、演算装置同士を接続するものであり、読み取り命令を受け取った演算装置と受信命令を受け取った演算装置とを接続するものである。このノード間接続切替スイッチを介してプログラムおよびデータが送信されることとなる。
また、外部記憶装置は、演算装置の外部に設けられるものであって、マルチノードにおいて処理を行うためのプログラムおよびデータが保存されている。この外部記憶装置はそのマルチノードで用いる情報量から複数台用いられる。これらは記憶装置切替スイッチを介して演算装置に接続されるものであって、本発明では読み取り命令を受けるのは1台の演算装置であるから、その演算装置と読み取るプログラムおよびデータを記憶している外部記憶装置とを接続することができればよい。
これにより、請求項1と同様に、システムのスループットが低下することを防ぐこと、演算装置が外部記憶装置からプログラムおよびデータを読み込む時間とほぼ同じ時間で転送を終了すること、内部記憶手段上に配置されたデータの単位でしか送信できないとの制限もなくプログラムおよびデータの転送を行うことができる。
【0013】
請求項4記載のデータ転送システムは、ノード間接続手段がクロスバー接続で演算装置を接続することを特徴とするものである。
【0014】
本発明は、ノード間接続がクロスバー接続であるため、読み取り命令を受け取った演算装置から受信命令を受け取った演算装置へプログラムおよびデータを転送する際に、転送先が複数であってもほぼ同時に転送することができ、読み取り命令を受け取った演算装置から他の演算装置全てにプログラムおよびデータを転送することもできる。
これにより請求項2と同様、m台の演算装置を接続している場合には、最大でm−1件のアクセスを減らすことができる。
【0019】
【発明の実施の形態】
以下、本発明について図面を参照しながら説明する。
図1は本発明のデータ転送システムの構成を示すブロック図である。
図1において、本発明のマルチノードにおけるデータ転送システムは、演算装置(ノード)10、20、30、40、それらのノード間データ転送の際に相手先を切り替えるノード間接続切替スイッチ50、演算装置からの要求に応じて外部記憶装置のポートを割り当てる外部記憶装置切替スイッチ60、外部記憶装置装置70、80、90から構成されている。また、本発明の演算装置10は、制御手段11、内部記憶手段12、ノード間接続手段13、受信手段14から構成されており、ノード間接続手段13と受信手段14との間に経路15を設けることを特徴とするものである。他の演算装置も同様の構成をとるものである。
【0020】
本発明において、経路15はノード間接続手段とノード間接続切替スイッチとを結ぶ経路ほど帯域が広い必要は無く、外部記憶装置70、80、90のピーク性能の帯域があればよい。制御手段11からノード間接続手段13の間には特別な制御信号線16があり、他のノードへの転送命令はこの制御信号線16を経由してノード間接続手段13に送られる。このように、制御手段11は、受信手段14から経路15を経てノード間接続手段13に送られたデータを、他ノードに転送するかどうかを制御するのである。
【0021】
以下、本発明について、実施の形態の動作について図面を参照しながら説明する。
多数の演算装置10、20、30、40で、外部記憶装置70から同じデータを読み込む場合、ある1つの演算装置にだけ読み取り命令を発効し、残りの演算装置にはノード間転送の受信命令を発効する。ここでは、読み取り命令が演算装置10に発せられた場合について説明する。
読み取り命令を発効された演算装置10は、通常通りデータを読み出すと同時に、制御信号線16により他の演算装置への転送の指示を行う。転送は外部記憶装置70からの受信データをそのまま他の演算装置へリアルタイムで送信する。受信命令を受けた他の演算装置は、読み取り命令を発効された演算装置10からの、ノード間データ転送をノード間接続手段で受信し、本来外部記憶装置から読んだ場合に、格納すべきメモリアドレスに配置する。これにより、各演算装置から外部記憶装置へアクセスした場合と同じ結果が得られる。なお、ノード間接続切替スイッチ50が1:1の接続しかサポートしていなければ、外部記憶装置へのアクセスを1件減らすに過ぎないが、クロスバー接続が可能である場合は最大でm−1のアクセスを減らす事ができる。
【0022】
【発明の効果】
本発明のデータ転送システムは、マルチノードを構成する演算装置において、各演算装置内にある外部記憶装置からのデータを受け取る受信手段とノード間データ転送を行うノード間接続手段との間にバイパス経路を設ける事を特徴とする。
これによって、外部記憶装置へのアクセスを軽減し、読み取り時間によりシステムのスループットが低下されることを防ぐことが可能である。
また、内部記憶手段に一旦データを読み込む必要が無いので、1つの演算装置が外部記憶装置からプログラムおよびデータを読み込む時間とほぼ同じ時間で転送が終了する。
【図面の簡単な説明】
【図1】本発明のデータ転送システムの構成を示したブロック図である。
【符号の説明】
10、20、30、40 演算装置
11、21、31、41 制御手段
12、22、32、42 内部記憶手段
13、23、33、43 ノード間接続手段
14、24、34、44 受信手段
15、25、35、45 経路
16、26、36、46 制御信号線
50 ノード間接続切替スイッチ
60 外部記憶装置切替スイッチ
70、80、90 外部記憶装置
Claims (4)
- 複数の外部記憶装置と外部記憶装置切替スイッチを介して接続されることによって外部記憶装置から送信されるプログラムおよびデータを受信することができる受信手段と、複数の演算装置とノード間接続切替スイッチを介して接続されることによって前記複数の演算装置へプログラムおよびデータを転送することができる機能並びに他の演算装置から送信されるプログラムおよびデータを受信することができる機能を有するノード間接続手段と、前記受信手段が受信したプログラムおよびデータを、前記ノード間接続手段に送信するために、該受信手段と該ノード間接続手段との間に設けられた接続経路と、を具備する演算装置であって、前記受信手段は、前記複数の外部記憶装置から、前記外部記憶装置切替スイッチを介して受信した前記プログラムおよびデータを受信し、該受信したプログラムおよびデータを前記接続経路を介して、前記ノード間接続手段に送信することを特徴とする演算装置。
- 前記複数の演算装置との接続がクロスバー接続によりなされ、前記ノード間接続手段に転送命令を出すことができる制御手段を更に具備し、該制御手段は、前記ノード間接続手段が、前記複数の外部記憶装置から前記受信手段が受信し、前記接続経路を介して前記ノード間接手段に送信された前記プログラムおよびデータを、ノード間接続切替スイッチを介して、前記複数の演算装置のいずれか1以上の演算装置に対して転送するように命令を出すことを特徴とする請求項1記載の演算装置。
- 複数の演算装置同士がノード間接続切替スイッチを介して接続され、前記複数の演算装置は、それぞれ外部記憶装置切替スイッチを介して複数の外部記憶装置と接続されるデータ転送システムであって、前記複数の演算装置はそれぞれ、複数の外部記憶装置と外部記憶装置切替スイッチを介して接続されることによって外部記憶装置から送信されるプログラムおよびデータを受信することができる受信手段と、複数の演算装置とノード間接続切替スイッチを介して接続されることによって前記複数の演算装置へプログラムおよびデータを転送することができる機能並びに他の演算装置から送信されるプログラムおよびデータを受信することができる機能を有するノード間接続手段と、前記受信手段が受信したプログラムおよびデータを、前記ノード間接続手段に送信するために、該受信手段と該ノード間接続手段との間に設けられた接続経路と、を具備し、前記受信手段は、前記複数の外部記憶装置から、前記外部記憶装置切替スイッチを介して受信した前記プログラムおよびデータを受信し、該受信したプログラムおよびデータを前記接続経路を介して、前記ノード間接続手段に送信することを特徴とするデータ転送システム。
- 前記複数の演算装置同士の接続がクロスバー接続によりなされ、前記複数の演算装置はそれぞれ、前記ノード間接続手段に転送命令を出すことができる制御手段を更に具備し、該制御手段は、前記ノード間接続手段が、前記複数の外部記憶装置から前記受信手段が受信し、前記接続経路を介して前記ノード間接手段に送信された前記プログラムおよびデータを、ノード間接続切替スイッチを介して、前記複数の演算装置のいずれか1以上の演算装置に対して転送するように命令を出すことを特徴とする請求項3記載のデータ転送システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002163160A JP3791463B2 (ja) | 2002-06-04 | 2002-06-04 | 演算装置及びデータ転送システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002163160A JP3791463B2 (ja) | 2002-06-04 | 2002-06-04 | 演算装置及びデータ転送システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004013324A JP2004013324A (ja) | 2004-01-15 |
JP3791463B2 true JP3791463B2 (ja) | 2006-06-28 |
Family
ID=30431709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002163160A Expired - Fee Related JP3791463B2 (ja) | 2002-06-04 | 2002-06-04 | 演算装置及びデータ転送システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3791463B2 (ja) |
-
2002
- 2002-06-04 JP JP2002163160A patent/JP3791463B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004013324A (ja) | 2004-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5577204A (en) | Parallel processing computer system interconnections utilizing unidirectional communication links with separate request and response lines for direct communication or using a crossbar switching device | |
US5991797A (en) | Method for directing I/O transactions between an I/O device and a memory | |
US9384165B1 (en) | Configuring routing in mesh networks | |
US6651131B1 (en) | High bandwidth network and storage card | |
JPH0581216A (ja) | 並列プロセツサ | |
US7802025B2 (en) | DMA engine for repeating communication patterns | |
JP2003178039A (ja) | 分散共有仮想メモリーとその構成方法 | |
JP2008509493A (ja) | プロセッサメモリシステム | |
KR20010031768A (ko) | 교착 상태 방지용 메시지 흐름 프로토콜 | |
US6658529B2 (en) | Broadcast system in disk array controller | |
US7418559B2 (en) | Address snoop method and multi-processor system | |
EP1650667B1 (en) | Apparatus for controlling a multi-processor system, scalable node, scalable multi-processor system, and method of controlling a multi-processor system | |
US6597692B1 (en) | Scalable, re-configurable crossbar switch architecture for multi-processor system interconnection networks | |
JP3516431B2 (ja) | プロセッサ・バスによるi/oトラフィック伝送 | |
US7155540B2 (en) | Data communication method in shared memory multiprocessor system | |
US20090292856A1 (en) | Interserver communication mechanism and computer system | |
JP3791463B2 (ja) | 演算装置及びデータ転送システム | |
JP3508857B2 (ja) | ノード間データ転送方法およびデータ転送装置 | |
JP2002024007A (ja) | プロセッサシステム | |
US20020161453A1 (en) | Collective memory network for parallel processing and method therefor | |
JP4025032B2 (ja) | ディスク制御装置、および、そのデータアクセス方法 | |
JP3661249B2 (ja) | マルチプロセッサシステム | |
JP2882304B2 (ja) | マルチプロセッサシステム | |
JP3704367B2 (ja) | スイッチ回路 | |
JP2005285042A (ja) | データ一括転送方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060327 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |