JP3784148B2 - ウェハカセット - Google Patents

ウェハカセット Download PDF

Info

Publication number
JP3784148B2
JP3784148B2 JP28532797A JP28532797A JP3784148B2 JP 3784148 B2 JP3784148 B2 JP 3784148B2 JP 28532797 A JP28532797 A JP 28532797A JP 28532797 A JP28532797 A JP 28532797A JP 3784148 B2 JP3784148 B2 JP 3784148B2
Authority
JP
Japan
Prior art keywords
wafer
probe card
integrated circuit
semiconductor
tray
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28532797A
Other languages
English (en)
Other versions
JPH11121548A (ja
Inventor
伸一 沖
義朗 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP28532797A priority Critical patent/JP3784148B2/ja
Publication of JPH11121548A publication Critical patent/JPH11121548A/ja
Application granted granted Critical
Publication of JP3784148B2 publication Critical patent/JP3784148B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体ウェハ上に形成されたチップの複数の集積回路をウェハ状態で同時に検査するために用いられるウェハカセットに関する。
【0002】
【従来の技術】
近年、半導体集積回路装置を搭載した電子機器の小型化及び低価格化の進歩は目ざましく、これに伴って、半導体集積回路装置に対する小型化及び低価格化の要求が強くなっている。
【0003】
通常、半導体集積回路装置は、半導体チップとリードフレームとがボンディングワイヤによって電気的に接続された後、半導体チップが樹脂又はセラミクスにより封止された状態で供給され、プリント基板に実装される。ところが、電子機器の小型化の要求から、半導体集積回路装置を半導体から切り出したままの状態(以後、この状態の半導体集積回路装置をベアチップ又は単にチップと呼ぶ。)で直接回路基板に実装する方法が開発され、品質が保証されたベアチップを低価格で供給することが望まれている。
【0004】
ベアチップに対して品質保証を行なうためには、半導体集積回路装置をウェハ状態でバーンインする必要がある。
【0005】
しかしながら、半導体ウェハに対するバーンインは、半導体ウェハの取り扱いが非常に複雑になるので、低価格化の要求に応えられない。また、一の半導体ウェハ上に形成されている複数のベアチップを1個又は数個ずつ何度にも分けてバーンインを行なうのは、多くの時間を要するので、時間的にもコスト的にも現実的でないので、すべてのベアチップをウェハ状態で一括して同時にバーンインを行なうことが要求される。
【0006】
そこで、日経マイクロデバイス(1997年7月号129ページ)に開示されているような、ウェハ状態で一括して同時にバーンインを行なえる従来のウェハカセットを図面を用いて説明する。
【0007】
図5は従来の一括バーンイン(以下、ウェハ・バーンインと呼ぶ。)用のウェハカセットの断面構成を示している。図5に示すように、周縁部がセラミクス等よりなる剛性リング101に保持され、ポリイミド薄膜よりなるプローブカード102には、その主面に半導体ウェハ103上の集積回路素子の検査用の各電極と対応する位置に設けられたプローブ端子となる複数のバンプ104が形成されている。このバンプ104は、プローブカード102の主面と反対側の面(裏面)に貫通するコンタクトを介して配線基板(図示せず)と電気的に接続されている。
【0008】
このプローブカード102を用いてウェハ・バーンインを行なうには、該プローブカード102の各バンプ104と半導体ウェハ103上に形成された集積回路素子の各電極とを完全に接触させる必要がある。そのための治具として、アルミニウム等の金属よりなり、半導体ウェハ103を保持するウェハトレイ111が必要となる。
【0009】
ウェハトレイ111におけるプローブカード102の主面と対向する面(=主面)の周縁部には、プローブカード102の主面とウェハトレイ111の主面と共に密閉空間を形成するためのシリコンゴム等からなるシールリング112が設けられ、また、側部に密閉空間と外部とを導通させ且つ減圧状態を維持する真空バルブ113が設けられている。
【0010】
この真空バルブ113から密閉空間の空気を排気して該密閉空間を減圧することにより、プローブカード102の裏面とウェハトレイ111の裏面とが互いに大気圧に押圧されるため、プローブカード102の主面に形成された各バンプ104と半導体ウェハ103に形成された各電極とが接近してさらに圧着されることになる。これにより、プローブカード102、半導体ウェハ103及びウェハトレイ111が一体化された状態で、プローブカード102の裏面と配線基板とを接触させ、該配線基板をバーンイン装置と接続すれば、ウェハ・バーンインを行なうことができる。
【0011】
【発明が解決しようとする課題】
しかしながら、前記従来のウェハ・バーンイン用のウェハカセットは、プローブカード102の主面、ウェハトレイ111の主面及びシールリング112とにより形成される密閉空間を減圧して、プローブカード102の各バンプ104と半導体ウェハ103上に形成された集積回路素子の各電極とを電気的に接続し、バーンイン工程の終了後に、収納器から半導体ウェハ103を取り出す際に、シールリング112が、100℃以上の温度下で且つプローブカード102及びウェハトレイ111に圧着されたまま長時間放置されるため、プローブカード102の主面に固着してしまい、半導体ウェハ103を容易に取り出すことができないという問題を有している。
【0012】
本発明は、前記従来の問題を解決し、バーンイン等の検査工程の終了後にウェハカセットから半導体ウェハを容易に取り出すことができるようにすることを目的とする。
【0013】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、ウェハトレイの周縁部に設けられ、互いに対向するウェハトレイとプローブカードとを気密に保つための環状のシール部材を中空にすると共に、該環状のシール部材の内部の圧力を変更できる構成とするものである。
【0014】
本発明に係る第1のウェハカセットは、半導体ウェハ上に形成されている複数の半導体集積回路素子の各電極に電圧を印加して、複数の半導体集積回路素子の電気的特性をウェハレベルで一括して検査するためのウェハカセットであって、半導体ウェハを保持するウェハトレイと、ウェハトレイのウェハ保持部と対向するように設けられ、複数の半導体集積回路素子の各電極と対応する位置にプローブ端子を有するプローブカードと、ウェハトレイにおけるウェハ保持部の外側に、ウェハトレイ及びプローブカードと共に密閉空間を形成するように設けられた環状で且つ中空のシール部材と、シール部材に設けられ、該シール部材の内部に対する流体の流出入の通路を開閉するバルブと、密閉空間を減圧して半導体ウェハの半導体集積回路素子の各電極とプローブカードの各プローブ端子とを電気的に接続させる減圧手段とを備えている。
【0015】
第1のウェハカセットによると、ウェハトレイにおけるウェハ保持部の外側に、ウェハトレイ及びプローブカードと共に密閉空間を形成するように設けられた中空で且つ環状のシール部材と、シール部材に設けられ、該シール部材の内部に対する流体の流出入の通路を開閉するバルブとを備えているため、半導体ウェハが減圧状態で保持されているウェハカセットから該半導体ウェハを取り出す際に、減圧されていた密閉空間に対して減圧手段を用いて該密閉空間の気密を破ると共に、シール部材に設けられたバルブから、例えば、空気を流入又は流出させてシールリングの環状中心に対する断面積を変化させることにより、シール部材におけるプローブカードと接する部分の面積を小さくすることができる。
【0016】
本発明に係る第2のウェハカセットは、半導体ウェハ上に形成されている複数の半導体集積回路素子の各電極に電圧を印加して、複数の半導体集積回路素子の電気的特性をウェハレベルで一括して検査するためのウェハカセットであって、半導体ウェハを保持するウェハトレイと、ウェハトレイのウェハ保持部と対向するように設けられ、複数の半導体集積回路素子の各電極と対応する位置にプローブ端子を有するプローブカードと、ウェハトレイにおけるウェハ保持部の外側に、ウェハトレイ及びプローブカードと共に密閉空間を形成するように設けられた環状で且つ中空のシール部材と、シール部材に設けられ、該シール部材の内部に対する流体の流出入の通路を開閉するバルブと、密閉空間を減圧して半導体ウェハの半導体集積回路素子の各電極とプローブカードの各プローブ端子とを電気的に接続させる減圧手段と、密閉空間を加圧して、プローブカードにおけるプローブ端子が形成されている面と、ウェハトレイにおけるウェハ保持部との間隔を大きくする加圧手段とを備えている。
【0017】
第2のウェハカセットによると、ウェハトレイ、プローブカード及び環状のシール部材により形成される密閉空間を加圧して、プローブカードにおけるプローブ端子が形成されている面と、ウェハトレイにおけるウェハ保持部との間隔を大きくする加圧手段とを備えているため、半導体ウェハが減圧状態で保持されているウェハカセットから該半導体ウェハを取り出す際に、該密閉空間の減圧状態を大気圧と同一程度の圧力に戻すだけでなく、加圧手段から積極的に密閉空間に空気を流入することにより該密閉空間を加圧状態にすると、プローブカードにおけるプローブ端子形成面と、ウェハトレイにおけるウェハ保持部との間隔が大きくなるため、シール部材におけるプローブカードと接する部分の面積を小さくすることができる。
【0018】
【発明の実施の形態】
本発明の一実施形態について図面を参照しながら説明する。
【0019】
図1は本発明の一実施形態に係るウェハ・バーンイン用のウェハカセットの断面構成を示している。図1に示すように、半導体ウェハを保持するウェハトレイ11には、上面に複数の半導体集積回路素子及びその各電極が形成された半導体ウェハ12が載置されており、半導体ウェハ12の上には、該半導体ウェハ12の素子形成面と対向し、複数の半導体集積回路素子の各電極と対応する位置に複数のプローブ端子としてのバンプ群21を有するプローブカード22が設けられている。
【0020】
このプローブカード22は、例えば、ポリイミド等の絶縁性薄膜よりなり、主面に形成されているバンプ群21の各バンプには、該プローブカード22の主面と反対側の面(裏面)に貫通して入出力端子(図示せず)が形成されており、該入出力端子は配線基板(図示せず)と電気的に接続される。
【0021】
プローブカード22におけるバンプ形成面側の周縁部は、セラミクス等よりなる剛性リング23によって保持されている。
【0022】
ウェハトレイ11におけるウェハ保持部の外側には、プローブカード22の主面におけるバンプ群21の周辺部と対向すると共に環状で且つ中空のシール部材としてのシリコンゴム等よりなるシールリング15が設けられている。
【0023】
また、ウェハトレイ11の側部には、中空のシールリング15と導通し、該シールリング15の内部に対する流体の流出入の通路を開閉するバルブ16が設けられており、さらに、プローブカード22のバンプ形成面とウェハトレイ11のウェハ保持部とシールリング16とにより形成される密閉空間17と外部とを導通させ且つ内部の圧力状態を維持する加圧手段及び減圧手段としての調圧バルブ18が設けられている。
【0024】
以下、前記のように構成されたウェハカセットの使用方法について図面を参照しながら説明する。
【0025】
図2(a)〜(c)は本実施形態に係るウェハカセットの使用方法であって、シールリングが工程順に変化する断面を示している。
【0026】
まず、図2(a)に示すように、シールリング15の内圧を大気圧程度に設定しておき、プローブカード22におけるバンプ群の各バンプ位置と半導体ウェハ12における複数の集積回路素子の各電極の位置とを合わせる。
【0027】
次に、図2(b)に示すように、プローブカード22の調圧バルブからプローブカード22のバンプ形成面とウェハトレイ11のウェハ保持部とシールリング15とにより形成される密閉区間17の空気を吸引して該密閉空間17を減圧すると、プローブカード22の裏面とウェハトレイ11の裏面とが互いに大気圧に押圧されるため、プローブカード22に形成されたバンプ群の各バンプと半導体ウェハに形成された各電極とが接近してさらに圧着されるので、その結果、プローブカード22に形成されているバンプ群の各バンプと半導体ウェハに形成されている複数の集積回路素子の各電極とが電気的に接続される。次に、プローブカード22、半導体ウェハ及びウェハトレイ11が一体化された状態で、プローブカード22の裏面と配線基板(図示せず)とを接触させ、該配線基板をバーンイン装置(図示せず)と接続すれば、ウェハ・バーンインを行なうことができる。
【0028】
次に、図2(c)に示すように、バーンイン装置からウェハカセットを取り出した後、ウェハカセットにおける減圧されていた密閉空間に対して調圧バルブを開いて気密を破ると共に、中空のシールリング15に設けられたバルブ16から、空気を流入させて、シールリング15の環状中心に対する断面積を増大させることにより、シールリング15におけるプローブカード22と接する部分の面積を低減させることができるため、長時間互いに密着していたシールリング15とプローブカード22とを容易に剥離することができる。
【0029】
ここで、さらに、調圧バルブを開いて気密を破るだけでなく、該調圧バルブから空気を流入させて密閉空間の内圧を大気圧以上にまで高めることが好ましい。このようにすると、プローブカード22のバンプ形成面とウェハトレイ11のウェハ保持部との間隔が広がるため、シールリング15におけるプローブカード22と接する部分の面積が一層低減するため、シールリング15とプローブカード22とをさらに容易に剥離させることができる。
【0030】
以上説明したように、本実施形態によると、ウェハトレイ11におけるウェハ保持部の外側に、ウェハトレイ11及びプローブカード22と共に密閉空間を形成するように設けられた環状で且つ中空のシールリング15には、該シールリング15の内部に対する空気の流通通路を開閉するバルブ16が設けられているため、バルブ16からシールリング15の内部に空気を流入させて内圧を高めると、該シールリング15の環状中心に対する断面積が増大するので、シールリング15におけるプローブカード22と接する部分の面積が低減することになる。このため、互いに密着していたシールリング15とプローブカード22とを容易に剥離することができる。
【0031】
さらに、ウェハカセットから半導体ウェハを取り出す際に、密閉空間の内圧を大気圧まで戻すだけでなく、加圧状態にまで移行させれば、シールリング15とプローブカード22との剥離は一層容易となる。
【0032】
以下、本実施形態の使用方法に係る第1変形例について図面を参照しながら説明する。まず、図3(b)に示すように、密閉空間17を減圧する際に、シールリング15に対してバルブ16から空気を流入することにより、図3(a)に示すような空気を流入する前の環状中心に対するシールリング15の断面積(以下、所定断面積という。)よりも大きくする。
【0033】
次に、図3(c)に示すように、検査終了後における半導体ウェハ取り出し時には、シールリング15の環状中心に対する断面積が所定断面積以下にまで小さくなる程度に、バルブ16からシールリング15内部の空気を流出させて内圧を下げる。これにより、シールリング15におけるプローブカード22と接する部分の面積が低減するので、互いに密着していたシールリング15とプローブカード22とが容易に剥離する。
【0034】
また、第2変形例として、図4(b)に示すように、シールリング15に対して内圧を変えることなく、すなわち、所定断面積のままで密閉空間17を減圧してもよい。検査後は、図4(c)に示すように、第1変形例と同様に、シールリング15の内圧を下げて、シールリング15とプローブカード22とを剥離させる。
【0035】
なお、前述したように、ウェハ・バーンイン等の検査時には、プローブカード22に形成されている各バンプと、半導体ウェハに形成されている半導体集積回路素子の各電極とは電気的に確実に接続される必要があるため、プローブカード22のバンプ形成面とウェハトレイ11のウェハ保持部とシールリング15とにより形成される密閉区間17を減圧することにより、各バンプと電極とを圧着させていることから、シールリング15の高さ方向の寸法が重要な要素となる。従って、本実施形態及び各変形例において、シールリング15の所定断面積及び弾性率をそれぞれの場合で最適化する必要がある。
【0036】
【発明の効果】
本発明に係る第1のウェハカセットによると、半導体ウェハが減圧状態で保持されているウェハカセットから該半導体ウェハを取り出す際に、減圧されていた密閉空間に対して減圧手段を用いて該密閉空間の気密を破ると共に、シール部材に設けられたバルブから、例えば、空気を流入又は流出させてシールリングの環状中心に対する断面積を変化させることによって、シール部材におけるプローブカードと接する部分の面積を小さくする。その結果、シール部材におけるプローブカードと接する部分の面積が小さくなるため、シールリングとプローブカードとが容易に剥離するようになるので、検査工程に要する時間が短縮されると共に、検査の自動化を容易にすることができる。
【0037】
本発明に係る第2のウェハカセットによると、半導体ウェハが減圧状態で保持されているウェハカセットから該半導体ウェハを取り出す際に、該密閉空間の減圧状態を大気圧と同一程度の圧力に戻すだけでなく、加圧手段から積極的に密閉空間に空気を流入することにより該密閉空間を加圧状態にすると、プローブカードにおけるプローブ端子形成面と、ウェハトレイにおけるウェハ保持部との間隔が大きくなるため、シール部材におけるプローブカードと接する部分の面積が小さくなる。その結果、シールリングとプローブカードとが容易に剥離するようになるので、検査工程に要する時間が短縮されると共に、検査の自動化を容易にすることができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るウェハカセットを示す構成断面図である。
【図2】(a)〜(c)は本発明の一実施形態に係るウェハカセットの使用方法を示し、ウェハカセットにおけるシールリング部分の部分断面図である。
【図3】(a)〜(c)は本発明の一実施形態の第1変形例に係るウェハカセットの使用方法を示し、ウェハカセットにおけるシールリング部分の断面図である。
【図4】(a)〜(c)は本発明の一実施形態の第2変形例に係るウェハカセットの使用方法を示し、ウェハカセットにおけるシールリング部分の断面図である。
【図5】従来のウェハカセットを示す構成断面図である。
【符号の説明】
11 ウェハトレイ
12 半導体ウェハ
15 シールリング(シール部材)
16 バルブ
17 密閉空間
18 調圧バルブ(減圧手段/加圧手段)
21 バンプ群(プローブ端子)
22 プローブカード
23 剛性リング

Claims (2)

  1. 半導体ウェハ上に形成されている複数の半導体集積回路素子の各電極に電圧を印加して、前記複数の半導体集積回路素子の電気的特性をウェハレベルで一括して検査するためのウェハカセットであって、
    前記半導体ウェハを保持するウェハトレイと、
    前記ウェハトレイのウェハ保持部と対向するように設けられ、前記複数の半導体集積回路素子の各電極と対応する位置にプローブ端子を有するプローブカードと、
    前記ウェハトレイにおけるウェハ保持部の外側に、前記ウェハトレイ及びプローブカードと共に密閉空間を形成するように設けられた環状で且つ中空のシール部材と、
    前記シール部材に設けられ、該シール部材の内部に対する流体の流出入の通路を開閉するバルブと、
    前記密閉空間を減圧して前記半導体ウェハの半導体集積回路素子の各電極と前記プローブカードの各プローブ端子とを電気的に接続させる減圧手段とを備えていることを特徴とするウェハカセット。
  2. 半導体ウェハ上に形成されている複数の半導体集積回路素子の各電極に電圧を印加して、前記複数の半導体集積回路素子の電気的特性をウェハレベルで一括して検査するためのウェハカセットであって、
    前記半導体ウェハを保持するウェハトレイと、
    前記ウェハトレイのウェハ保持部と対向するように設けられ、前記複数の半導体集積回路素子の各電極と対応する位置にプローブ端子を有するプローブカードと、
    前記ウェハトレイにおけるウェハ保持部の外側に、前記ウェハトレイ及びプローブカードと共に密閉空間を形成するように設けられた環状で且つ中空のシール部材と、
    前記シール部材に設けられ、該シール部材の内部に対する流体の流出入の通路を開閉するバルブと、
    前記密閉空間を減圧して前記半導体ウェハの半導体集積回路素子の各電極と前記プローブカードの各プローブ端子とを電気的に接続させる減圧手段と、
    前記密閉空間を加圧して、前記プローブカードにおける前記プローブ端子が形成されている面と、前記ウェハトレイにおけるウェハ保持部との間隔を大きくする加圧手段とを備えていることを特徴とするウェハカセット。
JP28532797A 1997-10-17 1997-10-17 ウェハカセット Expired - Fee Related JP3784148B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28532797A JP3784148B2 (ja) 1997-10-17 1997-10-17 ウェハカセット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28532797A JP3784148B2 (ja) 1997-10-17 1997-10-17 ウェハカセット

Publications (2)

Publication Number Publication Date
JPH11121548A JPH11121548A (ja) 1999-04-30
JP3784148B2 true JP3784148B2 (ja) 2006-06-07

Family

ID=17690120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28532797A Expired - Fee Related JP3784148B2 (ja) 1997-10-17 1997-10-17 ウェハカセット

Country Status (1)

Country Link
JP (1) JP3784148B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4094798B2 (ja) * 2000-05-15 2008-06-04 信越化学工業株式会社 ウエハレベルバーンイン装置用ウエハ支持台
JP6531344B2 (ja) * 2015-02-18 2019-06-19 株式会社東京精密 プローブ装置
JP6789006B2 (ja) * 2016-06-03 2020-11-25 日本特殊陶業株式会社 真空吸着装置
CN110767568B (zh) * 2018-07-26 2022-05-27 北京北方华创微电子装备有限公司 压力调节组件、下电极装置、工艺腔室和半导体处理设备

Also Published As

Publication number Publication date
JPH11121548A (ja) 1999-04-30

Similar Documents

Publication Publication Date Title
US5757199A (en) Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit
US4975765A (en) Highly integrated circuit and method for the production thereof
US20020047199A1 (en) Semiconductor device, manufacturing method of semiconductor device, stack type semiconductor device, and manufacturing method of stack type semiconductor device
JPH085666A (ja) 半導体ウェハ収納器、接続方法、接続装置及び半導体集積回路の検査方法
JPH11135582A (ja) バーンイン用ウェハカセット及びプローブカードの製造方法
JP2001203244A (ja) 半導体集積回路の検査方法、半導体集積回路の検査装置及びアライメント装置
KR100690514B1 (ko) 반도체 기판 시험 장치 및 반도체 기판 시험 방법
JP3784148B2 (ja) ウェハカセット
JP3648699B2 (ja) ウエハの一括検査装置及びウエハの一括検査方法
JP2007294632A (ja) 検査用装置
JP3535728B2 (ja) 半導体集積回路の検査装置
JP3958252B2 (ja) 半導体集積回路装置の試験用キャリア
JP3106102B2 (ja) 半導体装置の検査方法
JPH11111650A (ja) 半導体装置の製造方法、半導体装置およびその製造方法に用いる治具
JP3260309B2 (ja) プローブカード
JP3842272B2 (ja) インターポーザー、半導体チップマウントサブ基板および半導体パッケージ
US7112975B1 (en) Advanced probe card and method of fabricating same
JP3497748B2 (ja) 半導体集積回路の検査方法
JP4086597B2 (ja) 半導体回路のパッケージ評価用ウエーハ及びそれを用いたチップ評価装置
JPH11121555A (ja) ウェハカセット
JP2001110858A (ja) 半導体装置およびその製造方法、ならびにバーンイン装置
JP3758833B2 (ja) ウェハカセット
JPH11163058A (ja) ウェハカセット及び半導体集積回路の検査方法
JP2002196035A (ja) 半導体装置の製造方法およびキャリア
JPH11121553A (ja) ウェハ一括型測定検査のためプローブカードおよびそのプローブカードを用いた半導体装置の検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060314

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130324

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130324

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140324

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees