JP3783064B2 - 有機ｅｌディスプレイ及びアクティブマトリクス基板 - Google Patents

有機ｅｌディスプレイ及びアクティブマトリクス基板 Download PDF

Info

Publication number
JP3783064B2
JP3783064B2 JP2004013132A JP2004013132A JP3783064B2 JP 3783064 B2 JP3783064 B2 JP 3783064B2 JP 2004013132 A JP2004013132 A JP 2004013132A JP 2004013132 A JP2004013132 A JP 2004013132A JP 3783064 B2 JP3783064 B2 JP 3783064B2
Authority
JP
Japan
Prior art keywords
terminal
switch
switches
control terminal
scanning signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004013132A
Other languages
English (en)
Other versions
JP2004246349A (ja
Inventor
誠 澁沢
Original Assignee
東芝松下ディスプレイテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝松下ディスプレイテクノロジー株式会社 filed Critical 東芝松下ディスプレイテクノロジー株式会社
Priority to JP2004013132A priority Critical patent/JP3783064B2/ja
Publication of JP2004246349A publication Critical patent/JP2004246349A/ja
Application granted granted Critical
Publication of JP3783064B2 publication Critical patent/JP3783064B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Description

本発明は、ディスプレイ及びアレイ基板に係り、特には、アクティブマトリクス型有機ＥＬ（Electro-Luminescence）ディスプレイ及びそれに使用するアクティブマトリクス基板に関する。
液晶ディスプレイに代表されるフラットパネルディスプレイは、陰極線管ディスプレイに比べて薄型、軽量、低消費電力であるなどの有利な特徴により、その需要を急速に伸ばしている。なかでも、各画素にメモリ性を付与して映像信号を保持可能としたアクティブマトリクス型ディスプレイは、良好な表示品位が得られることから、携帯情報機器を始めとする種々のディスプレイで利用されている。
近年、フラットパネルディスプレイのなかでも、液晶ディスプレイに比べて高速応答及び広視野角化が可能な自己発光型のディスプレイである有機ＥＬディスプレイの開発が盛んに行われている。
図８は、従来の有機ＥＬディスプレイの画素回路の一例を示す図である。この画素回路は、特許文献１で開示されており、以下に説明するように動作する。
まず、スイッチＳｗ２を開いた状態で、スイッチＳｗ１及びＳｗ３を閉じ、トランジスタＤｒに所望の映像信号電流Ｉinを供給する。このとき、トランジスタＤｒはスイッチＳｗ１によってダイオード接続されているため、トランジスタＤｒのゲート−ソース間電圧はそのソース−ドレイン間に流れる電流の大きさが電流Ｉinと等しくなるように設定される。その後、スイッチＳｗ１及びスイッチＳｗ３を開く。電流Ｉinに対応して設定されたトランジスタＤｒのゲート−ソース間電圧は、キャパシタＣ１によって保持される。以上のようにして、書き込み期間を完了する。
次いで、スイッチＳｗ２を閉じて有機ＥＬ素子ＯＬＥＤをトランジスタＤｒのドレインと接続する。トランジスタＤｒのゲート−ソース間電圧は上記のように設定されているので、有機ＥＬ素子ＯＬＥＤには電流Ｉinとほぼ等しい大きさの電流が流れる。これにより、発光期間が開始される。なお、発光期間は、次の書き込み期間が開始されるまで続く。
上記の表示方法では、発光期間において、ゲート−ソース間電圧は一定に維持されることが理想である。しかしながら、スイッチＳｗ１の非導通状態が不完全であると、トランジスタＤｒのゲート−ドレイン間で電荷が移動し得るため、ゲート−ソース間電圧が変動する。その結果、書き込んだ映像信号に応じた画像表示が困難となることがある。例えば、暗表示画素の輝度が上昇し、極端な場合には輝点欠点として視認される可能性がある。
なお、このような問題は、画素に図８の回路を使用した有機ＥＬディスプレイでのみ生じる訳ではない。すなわち、上記の問題は、映像信号の書き込みを電流信号により行う回路の代わりに、映像信号の書き込みを電圧信号により行う回路を画素に使用した有機ＥＬディスプレイでも生じ得る。
米国特許第６，３７３，４５４Ｂ１号明細書
本発明の目的は、アクティブマトリクス型有機ＥＬディスプレイの表示品位を向上させることにある。
本発明の第１側面によると、マトリクス状に配列した複数の画素を備え、前記複数の画素の各々は、第１電源端子に接続された第１端子と制御端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動制御素子と、一方の電極が前記制御端子に接続され、前記第１端子と前記制御端子との間の電圧を一定に維持可能なキャパシタと、前記第２端子と第２電源端子との間に接続された有機ＥＬ素子と、前記第２端子と前記制御端子との間で直列に接続された複数の第１スイッチとを具備し、前記複数の第１スイッチは導電型が同一な電界効果トランジスタであり、前記複数の第１スイッチのゲートは同一の走査信号入力端子に接続され、直列に接続された前記複数の第１スイッチのうち、前記制御端子側の第１スイッチは、これを介して前記制御端子に接続された他の第１スイッチに比べて、チャネル長がより長く且つ前記制御端子側の第１スイッチは前記他の第１スイッチに比べて導通状態から非導通状態への切り替わりがより早く生じることを特徴とするアクティブマトリクス型有機ＥＬディスプレイが提供される。
本発明の第２側面によると、マトリクス状に配列した複数の画素を備え、前記複数の画素の各々は、第１電源端子に接続された第１端子と制御端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動制御素子と、一方の電極が前記制御端子に接続され、前記第１端子と前記制御端子との間の電圧を一定に維持可能なキャパシタと、前記第２端子と第２電源端子との間に接続された有機ＥＬ素子と、前記第２端子と前記制御端子との間で直列に接続された複数の第１スイッチとを具備し、前記複数の第１スイッチは導電型が同一な電界効果トランジスタであり、前記複数の第１スイッチのゲートは同一の走査信号入力端子に接続され、直列に接続された前記複数の第１スイッチのうち、前記制御端子側の第１スイッチと、これを介して前記制御端子に接続された他の第１スイッチとは、チャネル中の不純物濃度が異なっており、これにより、前記制御端子に直接に接続された前記第１スイッチは前記他の第１スイッチに比べて導通状態から非導通状態への切り替わりがより早く生じることを特徴とするアクティブマトリクス型有機ＥＬディスプレイが提供される。
本発明の第３側面によると、マトリクス状に配列した複数の画素回路を備え、前記複数の画素回路の各々は、電源端子に接続された第１端子と制御端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動制御素子と、一方の電極が前記制御端子に接続され、前記第１端子と前記制御端子との間の電圧を一定に維持可能なキャパシタと、画素電極と、前記第２端子と前記制御端子との間で直列に接続された複数の第１スイッチとを具備し、前記複数の第１スイッチは導電型が同一な電界効果トランジスタであり、前記複数の第１スイッチのゲートは同一の走査信号入力端子に接続され、直列に接続された前記複数の第１スイッチのうち、前記制御端子側の第１スイッチは、これを介して前記制御端子に接続された他の第１スイッチに比べて、チャネル長がより長く且つ前記制御端子側の第１スイッチは前記他の第１スイッチに比べて導通状態から非導通状態への切り替わりがより早く生じることを特徴とするアクティブマトリクス型基板が提供される。
本発明の第４側面によると、マトリクス状に配列した複数の画素回路とを備え、前記複数の画素回路の各々は、電源端子に接続された第１端子と制御端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動制御素子と、一方の電極が前記制御端子に接続され、前記第１端子と前記制御端子との間の電圧を一定に維持可能なキャパシタと、画素電極と、前記第２端子と前記制御端子との間で直列に接続された複数の第１スイッチとを具備し、前記複数の第１スイッチは導電型が同一な電界効果トランジスタであり、前記複数の第１スイッチのゲートは同一の走査信号入力端子に接続され、直列に接続された前記複数の第１スイッチのうち、前記制御端子側の第１スイッチと、これを介して前記制御端子に接続された他の第１スイッチとは、チャネル中の不純物濃度が異なっており、これにより、前記制御端子に直接に接続された前記第１スイッチは前記他の第１スイッチに比べて導通状態から非導通状態への切り替わりがより早く生じることを特徴とするアクティブマトリクス型基板が提供される。
本発明によると、アクティブマトリクス型有機ＥＬディスプレイの表示品位を向上させることが可能となる。
以下、本発明の幾つかの態様について、図面を参照しながら詳細に説明する。なお、各図において、同様または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
図１は、本発明の第１態様に係るアクティブマトリクス型有機ＥＬディスプレイを概略的に示す平面図である。
図１に示すアクティブマトリクス型有機ＥＬディスプレイ１は、有機ＥＬパネルＤＰと、コントローラＣＮＴとを含んでいる。
有機ＥＬパネルＤＰは、ガラス基板などの絶縁基板２を含んでおり、基板２の一主面上では画素ＰＸがマトリクス状に配列している。これら画素ＰＸは、基板２の上記主面に表示領域を規定している。この表示領域の外側の領域，すなわち周辺領域，には、駆動回路として、走査信号線ドライバＹＤＲと映像信号線ドライバＸＤＲとが配置されている。
それぞれの画素ＰＸは、有機ＥＬ素子ＯＬＥＤ、駆動制御素子Ｄｒ、キャパシタＣ１、複数のスイッチを直列に接続してなるスイッチ群ＳｗＧ、スイッチＳｗ２、及びスイッチＳｗ３を備えている。なお、ここでは、一例として、スイッチ群ＳｗＧを３つのスイッチＳｗ１ａ乃至Ｓｗ１ｃで構成している。また、ここでは、一例として、駆動制御素子Ｄｒ、スイッチＳｗ１ａ乃至Ｓｗ１ｃ（スイッチ群ＳｗＧ）、スイッチＳｗ２、及びスイッチＳｗ３に、電界効果トランジスタの１つであるｐチャネルＴＦＴ（薄膜トランジスタ）を使用している。
駆動制御素子Ｄｒ、スイッチＳｗ２、及び有機ＥＬ素子ＯＬＥＤは、有機ＥＬ素子ＯＬＥＤが発光するのに必要な電力を画素ＰＸに対して供給する電源端子としての役割を果たす電源線Ｖｄｄと電源線Ｖｓｓとの間でこの順に直列に接続されている。電源線Ｖｄｄ及び電源線Ｖｓｓの電位は、例えば、＋１０Ｖ及び０Ｖにそれぞれ設定する。
キャパシタＣ１は、その少なくとも一方の端子が駆動制御素子Ｄｒの制御端子（ゲート）に接続されており、入力信号に対応した、駆動制御素子Ｄｒのゲートと駆動制御素子Ｄｒの電源線Ｖｄｄと接続された端子（ソース）との電位差を保つ。キャパシタＣ１は、ここでは、電源線Ｖｄｄと駆動制御素子Ｄｒの制御端子であるゲートとの間に接続されている。
スイッチＳｗ１ａ乃至Ｓｗ１ｃは、駆動制御素子Ｄｒの制御端子と駆動制御素子ＤｒのスイッチＳｗ２に接続された端子（ドレイン）との間で直列に接続されている。スイッチＳｗ１ａ乃至Ｓｗ１ｃの各制御端子（ゲート）は、画素行毎に同一の制御線を介して走査信号線ドライバＹＤＲに接続されている。なお、ここでは、スイッチＳｗ１ａ乃至Ｓｗ１ｃの各制御端子を、スイッチＳｗ３の制御端子が接続された走査信号線Ｓｃａｎ１に接続しているが、スイッチＳｗ１ａ乃至Ｓｗ１ｃの各制御端子に走査信号を供給する走査信号線は走査信号線Ｓｃａｎ１とは別に設けてもよい。
スイッチＳｗ２の制御端子であるゲートは走査信号線Ｓｃａｎ２に接続されている。
スイッチＳｗ３は、映像信号線ドライバＸＤＲに接続された映像信号線Ｄａｔａと駆動制御素子ＤｒのスイッチＳｗ２に接続された端子との間に接続されている。また、スイッチＳｗ３の制御端子であるゲートは、走査信号線Ｓｃａｎ１を介して走査信号線ドライバＹＤＲに接続されている。
コントローラＣＮＴは、有機ＥＬパネルＤＰの外部に配置されるプリント配線基板（printed circuit board）上に形成され、走査信号線ドライバＹＤＲ及び映像信号線ドライバＸＤＲの動作を制御する。コントローラＣＮＴは、外部から供給されるデジタル映像信号及び同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号及び水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生させる。コントローラＣＮＴは、これら垂直走査制御信号及び水平走査制御信号をそれぞれ走査信号線ドライバＹＤＲ及び映像信号線駆ドライバＸＤＲに供給するとともに、水平及び垂直走査タイミングに同期してデジタル映像信号を映像信号線ドライバＸＤＲに供給する。
映像信号線ドライバＸＤＲは、各水平走査期間において、水平走査制御信号の制御のもと、デジタル映像信号をアナログ形式に変換し、これら変換した映像信号を複数の映像信号線Ｄａｔａに対して並列的に供給する。この例では、映像信号線ドライバＸＤＲは、映像信号を電流信号として映像信号線Ｄａｔａに供給する。
走査信号線ドライバＹＤＲは、垂直走査制御信号の制御のもと、複数本の走査信号線Ｓｃａｎ１に対し、スイッチＳｗ１ａ乃至Ｓｗ１ｃ及びＳｗ３のスイッチングを制御する走査信号を順次供給する。また、走査信号線ドライバＹＤＲは、垂直走査制御信号の制御のもと、複数本の走査信号線Ｓｃａｎ２に対し、スイッチＳｗ２のスイッチングを制御する走査信号を順次供給する。
なお、このディスプレイ１では、基板２と、走査信号線Ｓｃａｎ１と、映像信号線Ｄａｔａと、スイッチＳｗ１ａ乃至Ｓｗ１ｃ，Ｓｗ２及びＳｗ３と、駆動制御素子Ｄｒと、キャパシタＣ１とがアクティブマトリクス基板を構成している。図１に示すように、このアクティブマトリクス基板は、走査信号線ドライバＹＤＲや映像信号線ドライバＸＤＲをさらに含むことができる。また、このアクティブマトリクス基板は、有機ＥＬ素子ＯＬＥＤの一方の電極などをさらに含むことができる。
次に、この有機ＥＬディスプレイ１の駆動方法について説明する。
書き込み期間においては、まず、走査信号線ドライバＹＤＲから、選択すべき画素ＰＸに接続された走査信号線Ｓｃａｎ２に対してスイッチＳｗ２を非選択状態とする走査信号（ここではＨｉｇｈレベルの走査信号）を供給するとともに、その画素ＰＸに接続された走査信号線Ｓｃａｎ１に対してスイッチＳｗ１ａ乃至Ｓｗ１ｃ及びＳｗ３を選択状態とする走査信号（ここではＬｏｗレベルの走査信号）を供給する。これにより、スイッチＳｗ２を非導通状態とするとともに、スイッチＳｗ１ａ乃至Ｓｗ１ｃ及びＳｗ３を導通状態とする。
次に、この状態で、映像信号線ドライバＸＤＲにより、電源線Ｖｄｄから、駆動制御素子Ｄｒ、スイッチＳｗ３、及び映像信号線Ｄａｔａを経由して映像信号線ドライバＸＤＲへと至る導電パスに、映像信号電流Ｉinに等しい大きさの定電流を流す。このとき、スイッチＳｗ１ａ乃至Ｓｗ１ｃは導通状態にあるため、駆動制御素子Ｄｒの制御端子と電源線Ｖｄｄとの電位差（ゲート−ソース間電圧）は電流Ｉinに対応した値に設定される。その後、走査信号線Ｓｃａｎ１にスイッチＳｗ１ａ乃至Ｓｗ１ｃ及びＳｗ３を非選択状態とする走査信号（ここではＨｉｇｈレベルの走査信号）を供給して、スイッチＳｗ１ａ乃至Ｓｗ１ｃ及びＳｗ３を非導通状態とする。電流Ｉinに対応して設定された駆動制御素子Ｄｒのゲート−ソース間電圧は、キャパシタＣ１によって保持される。以上のようにして、書き込み期間を完了する。
次いで、走査信号線Ｓｃａｎ２にスイッチＳｗ２を選択状態とする走査信号（ここではＬｏｗレベルの走査信号）を供給して、スイッチＳｗ２を導通状態とする。駆動制御素子Ｄｒのゲート−ソース間電圧は上記のように設定されているので、有機ＥＬ素子ＯＬＥＤには電流Ｉinとほぼ等しい大きさの電流が流れる。これにより、発光期間が開始される。なお、発光期間は、次の書き込み期間が開始されるまで続く。
本態様では、駆動制御素子ＤｒのスイッチＳｗ２に接続された端子及び制御端子，すなわちドレイン及びゲート，を直列に接続された複数のスイッチＳｗ１ａ乃至Ｓｗ１ｃを介して接続している。そのため、発光期間において、駆動制御素子Ｄｒのドレインとゲートとの間に加わる電圧を、スイッチＳｗ１ａ乃至Ｓｗ１ｃのそれぞれに分配することができる。その結果、発光期間において、駆動制御素子Ｄｒのドレインとゲートとの間での電荷の移動が生じ難くなり、ゲート−ソース間電圧の変動が抑制される。
また、スイッチＳｗ１ａ乃至Ｓｗ１ｃの何れか１つがソース−ドレイン間でショートを起こした場合でも、残りのＴＦＴが正常であれば、スイッチＳｗ１全体としての非導通状態は確保できる。そのため、画素欠点発生に対する冗長性を付与させることができる。したがって、良好な表示動作を行うことが可能となり、特に暗表示画素の輝度上昇及び画素欠点の発生を抑制可能となる。
ところで、上記のディスプレイ１では、例えば、スイッチ群ＳｗＧを構成している複数のスイッチＳｗ１ａ乃至Ｓｗ１ｃの導通状態から非導通状態への切り替わりが同時に進行した場合に、明表示画素の輝度が不十分となる等の表示上の不具合を生じることがある。この問題は、スイッチ群ＳｗＧを構成している複数のスイッチＳｗ１ａ乃至Ｓｗ１ｃのうち、駆動制御素子Ｄｒの制御端子側の末端に位置したスイッチＳｗ１ａを他のスイッチＳｗ１ｂ及びＳｗ１ｃよりも、走査信号の大きさの変化に対する導通状態から非導通状態への切り替わりをより早く生じさせる（完了させる）ことにより回避可能である。これについて、スイッチＳｗ１ａ乃至Ｓｗ１ｃのスイッチングのタイミング制御にそれらの閾値を利用する場合を例に説明する。
図２は、図１の有機ＥＬディスプレイ１で画素ＰＸに採用可能な実態配置を概略的に示す平面図である。図３は、図２に示す構造の一変形例を概略的に示す平面図である。図４は、一参考例に係る有機ＥＬディスプレイの画素の実態配置を概略的に示す平面図である。
図２に示す構造では、スイッチＳｗ１ａ乃至Ｓｗ１ｃとして用いるトランジスタのチャネル長Ｌａ乃至Ｌｃが不等式：Ｌａ＞Ｌｂ，Ｌａ＞Ｌｃに示す関係を満足している（例えば、Ｌａ＝４．５μｍ、Ｌｂ＝Ｌｃ＝３μｍ）。また、図３に示す構造はチャネル長Ｌａ乃至Ｌｃが互いに等しいこと以外は図２に示す構造と同様であり（例えば、Ｌａ＝Ｌｂ＝Ｌｃ＝３μｍ）、図４に示す構造は３つのスイッチＳｗ１ａ乃至Ｓｗ１ｃの代わりに１つのスイッチＳｗ１のみを設けたこと以外は図２に示す構造と同様である（例えば、チャネル長Ｌ＝３μｍ）。
図４に示す構造では、駆動制御素子Ｄｒのドレイン及びゲートは１つのスイッチＳｗ１のみを介して接続されている。そのため、発光期間において、駆動制御素子Ｄｒのドレイン−ゲート間電圧の全てがスイッチＳｗ１のソース−ドレイン間に加わることとなる。したがって、図４に示す構造を採用すると、発光期間において、駆動制御素子Ｄｒのドレインとゲートとの間での電荷の移動が生じ易く、例えば暗表示画素の輝度が上昇するという問題を生じる。また、スイッチＳｗ１でソース−ドレイン間のショートが発生した場合には、画素欠点となるという問題を生じる。
他方、図３に示す構造では、駆動制御素子Ｄｒのドレイン及びゲートは、直列に接続された３つのスイッチＳｗ１ａ乃至Ｓｗ１ｃを介して接続されている。そのため、発光期間において、駆動制御素子Ｄｒのドレイン−ゲート間電圧は３つのスイッチＳｗ１ａ乃至Ｓｗ１ｃに分配される。したがって、図３に示す構造を採用すると、発光期間において、駆動制御素子Ｄｒのドレインとゲートとの間での電荷の移動が生じ難く、暗表示画素の輝度が上昇するのを抑制することができる。以上は、先に説明した通りである。
ところで、図３及び図４に示す構造では、書き込み期間を終了すべく走査信号の大きさをＬｏｗレベルからＨｉｇｈレベルへと変化させるのに伴い、以下の現象を生ずる。
図４に示す構造では、スイッチＳｗ１は、あたかも、走査信号線Ｓｃａｎ１と駆動制御素子Ｄｒのゲートとの間に接続されたキャパシタの如く振舞う。走査信号の大きさをＬｏｗレベルからＨｉｇｈレベルへと変化させる過程では、駆動制御素子Ｄｒのドレインとゲートとの間での電荷の移動は生じ難くなるので、走査信号の大きさがＬｏｗレベルからＨｉｇｈレベルへと変化するのに伴い、駆動制御素子Ｄｒのゲート電位が上昇する。但し、図４に示す構造では、このキャパシタの静電容量はキャパシタＣ１の静電容量に比べれば遥かに小さいため、ゲート電位のシフト量は僅かである。したがって、ゲート電位がシフトすることに伴う画像不良への影響は小さい。
他方、図３に示す構造では、スイッチＳｗ１ａ乃至Ｓｗ１ｃは閾値が互いに等しく、導通状態から非導通状態への切り替わりが同時に進行する。そのため、それらスイッチＳｗ１ａ乃至Ｓｗ１ｃが完全に非導通状態となるまでの間、スイッチＳｗ１ａ乃至Ｓｗ１ｃは、あたかも、走査信号線Ｓｃａｎ１と駆動制御素子Ｄｒの制御端子との間に並列に接続された３つのキャパシタの如く振舞う。そのため、図３に示す構造では、図４に示す構造に比べ、ゲート電位のシフト量が約３倍になる。したがって、図３に示す構造によると、ゲート電位がシフトすることに伴って表示上の不具合を生じる可能性がある。
これに対し、本態様では、スイッチ群ＳｗＧを構成している複数のスイッチＳｗ１ａ乃至Ｓｗ１ｃのうち、駆動制御素子Ｄｒの制御端子側の末端に位置したスイッチＳｗ１ａを他のスイッチＳｗ１ｂ及びＳｗ１ｃよりも、走査信号の大きさの変化に対する導通状態から非導通状態への切り替わりをより早く生じさせる（完了させる）。なお、このタイミングの制御は、例えば、スイッチＳｗ１ａの閾値がスイッチＳｗ１ｂ及びＳｗ１ｃの閾値よりも深くなるようにスイッチＳｗ１ａ乃至Ｓｗ１ｃを構成することにより行う。また、そのような閾値の制御は、例えば、図２に示すようにスイッチＳｗ１ａ乃至Ｓｗ１ｃとして用いるトランジスタのチャネル長Ｌａ乃至Ｌｃをそれらが不等式：Ｌａ＞Ｌｂ，Ｌａ＞Ｌｃに示す関係を満足するように設定することにより行う。
このようなタイミングの制御を行った場合、スイッチＳｗ１ａが駆動制御素子Ｄｒのゲートに接続されたキャパシタとして振舞うのは図３を参照して説明したのと同様である。しかしながら、スイッチＳｗ１ａが非導通状態となった時点で、スイッチＳｗ１ｂ及びＳｗ１ｃは駆動制御素子Ｄｒのゲートから絶縁されるため、それ以降にスイッチＳｗ１ｂ及びＳｗ１ｃが駆動制御素子Ｄｒのゲート電位をシフトさせることはない。したがって、理想的には、スイッチＳｗ１ａ乃至Ｓｗ１ｃのうちゲート電位のシフトを生じさせるものをスイッチＳｗ１ａのみとすることができる。
なお、スイッチＳｗ１ａを走査信号線Ｓｃａｎ１と駆動制御素子Ｄｒのゲートとの間に接続されたキャパシタとみなした場合、その静電容量はチャネル長Ｌａに比例する。そのため、図２の構造（Ｌａ＝４．５μｍ）を採用した場合、スイッチＳｗ１ａがゲート電位のシフトに与える影響は、図３の構造（Ｌａ＝３μｍ）を採用した場合に比べ、約１．５倍になる。しかしながら、上記の通り、図３の構造を採用した場合には、スイッチＳｗ１ａだけでなくスイッチＳｗ１ｂ及びＳｗ１ｃも駆動制御素子Ｄｒのゲート電位をシフトさせるので、図２の構造（Ｌａ＝４．５μｍ）を採用した場合のゲート電位シフト量は、図３の構造（Ｌａ＝Ｌｂ＝Ｌｃ＝３μｍ）を採用した場合のゲート電位シフト量の約半分になる。
このように、本態様によると、ゲート電位が大きくシフトするのを抑制することができ、ゲート電位がシフトすることに伴って表示上の不具合が発生するのを抑制することが可能となる。すなわち、本態様によると、駆動制御素子Ｄｒのゲート−ドレイン間に接続したスイッチがオフ状態にある期間にリーク電流によって駆動制御素子Ｄｒのゲート電位が変動するのを抑制可能となる。加えて、本態様によると、スイッチ群ＳｗＧの各スイッチのオフタイミングを制御することにより、これらスイッチをオフする際に電圧の突き抜けによって駆動制御素子Ｄｒのゲート電位が変動するのを抑制することが可能となる。したがって、極めて優れた表示品位を実現することができる。
本態様において、直列に接続された複数のスイッチＳｗ１ａ乃至Ｓｗ１ｃのうち、駆動制御素子Ｄｒの制御端子側の末端に位置したスイッチＳｗ１ａの閾値と他のスイッチＳｗ１ｂ及びＳｗ１ｃの閾値との差は０．１Ｖ乃至０．８Ｖ程度であることが望ましい。また、チャネル長で閾値を制御する場合、スイッチＳｗ１ａのチャネル長は他のスイッチＳｗ１ｂ及びＳｗ１ｃのチャネル長の１．３倍乃至３．０倍程度であることが望ましい。閾値やチャネル長を上記の範囲内とした場合、スイッチＳｗ１ａの導通状態におけるソース−ドレイン間の抵抗値を十分に低く維持しつつ、導通状態から非導通状態へと切り替わるタイミングをスイッチＳｗ１ａとスイッチＳｗ１ｂ及びＳｗ１ｃとの間で十分に異ならしめることができる。
第１態様では、チャネル長を利用してスイッチＳｗ１ａとスイッチＳｗ１ｂ及びＳｗ１ｃとで閾値を異ならしめたが、それらの閾値は他の方法で異ならしめることもできる。本発明の第２態様では、スイッチＳｗ１ａとスイッチＳｗ１ｂ及びＳｗ１ｃとで不純物のドーズ量を異ならしめ、これにより、スイッチＳｗ１ａとスイッチＳｗ１ｂ及びＳｗ１ｃとで閾値を異ならしめる。例えば、スイッチＳｗ１ａ乃至Ｓｗ１ｃとしてｐチャネルＴＦＴを使用した場合、スイッチＳｗ１ｂ及びＳｗ１ｃのチャネルへのｐタイプドーパントのドーズ量を、スイッチＳｗ１ａのチャネルへのｐタイプドーパントのドーズ量よりも多くすることにより、スイッチＳｗ１ｂ及びスイッチＳｗ１ｃの閾値をスイッチＳｗ２の閾値よりも浅くすることができる。つまり、スイッチＳｗ１ａの閾値は、スイッチＳｗ１ｂ及びＳｗ１ｃの閾値よりも深くなる。
不純物のドーズ量が異なるスイッチＳｗ１ａ乃至Ｓｗ１ｃは、例えば、以下の方法で作製することができる。すなわち、ＴＦＴを形成する通常のプロセスにおいて、スイッチＳｗ１ｂ及びＳｗ１ｃのチャネル領域に不純物をドープする回数を、スイッチＳｗ１ａのチャネル領域に不純物をドープする回数よりも多くする。例えば、まず、スイッチＳｗ１ａ乃至Ｓｗ１ｃのチャネル領域に不純物をドープする。次いで、フォトレジストを用いて、スイッチＳｗ１ａのチャネル領域をマスクする。続いて、スイッチＳｗ１ｂ及びＳｗ１ｃのチャネル領域に不純物をさらにドープする。こうすると、スイッチＳｗ１ｂ及びＳｗ１ｃのチャネルへのドーパントのドーズ量は、スイッチＳｗ１ａのチャネルへのｐタイプドーパントのドーズ量よりも多くなる。
不純物のドーズ量を利用してスイッチＳｗ１ａとスイッチＳｗ１ｂ及びＳｗ１ｃとで閾値を異ならしめる場合、それらスイッチ間でドーズ量は１×１０11ｃｍ-2乃至５×１０11ｃｍ-2程度異なっていることが望ましい。この場合、より確実に、スイッチＳｗ１ｂ及びＳｗ１ｃが非導通状態となるのに先立って、スイッチＳｗ１ａを非導通状態とすることができる。
スイッチＳｗ１ａの閾値とスイッチＳｗ１ｂ及びＳｗ１ｃの閾値とは、さらに他の方法で異ならしめることができる。本発明の第３態様では、スイッチＳｗ１ａとスイッチＳｗ１ｂ及びＳｗ１ｃとに異なる層構造を採用し、これにより、スイッチＳｗ１ａの閾値とスイッチＳｗ１ｂ及びＳｗ１ｃの閾値とを異ならしめる。
図５は、スイッチ群ＳｗＧに含まれる複数のスイッチＳｗ１ａ乃至Ｓｗ１ｃのうち、駆動制御素子Ｄｒの制御端子側の末端に位置したもの以外のスイッチＳｗ１ｂ及びＳｗ１ｃに採用可能な構造の一例を概略的に示す断面図である。図６は、スイッチ群ＳｗＧに含まれる複数のスイッチＳｗ１ａ乃至Ｓｗ１ｃのうち、駆動制御素子Ｄｒの制御端子側の末端に位置したスイッチＳｗ１ａに採用可能な構造の一例を概略的に示す断面図である。
図５に示すスイッチは、トップゲート型のｐチャネルＴＦＴである。このＴＦＴは、所定量の不純物が注入されたソース５０ａ及びドレイン５０ｂと、それらの間に介在し、ソース５０ａ及びドレイン５０ｂに注入された不純物よりも低濃度の不純物が注入されるか或いは真性な状態であるチャネル５０ｃとが形成された半導体層を含んでいる。チャネル５０ｃの上方には、ゲート絶縁膜５２を介してゲートＧが配置されている。ゲートＧは層間絶縁膜５４で被覆されており、層間絶縁膜５４上にはソース電極Ｓ及びドレイン電極Ｄが形成されている。これらソース電極Ｓ及びドレイン電極Ｄは、ゲート絶縁膜５２及び層間絶縁膜５４に形成されたスルーホールを介してソース５０ａ及びドレイン５０ｂにそれぞれ接続されている。
図６に示すスイッチは、チャネル５０ｃの下方に絶縁膜５９を介してバックゲートＢＧが配置されていること以外は、図５に示すスイッチと同様の構造を有している。このバックゲートＢＧには、スイッチＳｗ１ａの閾値を深くするバイアスを印加する。例えば、スイッチＳｗ１ａのバックゲートＢＧとソース５０ａとの間の電圧を、＋０．２Ｖ乃至＋１．０Ｖ程度に設定する。
スイッチＳｗ１ｂ及びＳｗ１ｃに図５の構造を採用するとともに、スイッチＳｗ１ａに図６の構造をそれぞれ採用すると、スイッチＳｗ１ａの閾値はスイッチＳｗ１ｂ及びＳｗ１ｃの閾値よりも深くなる。したがって、この場合も、スイッチＳｗ１ａをスイッチＳｗ１ｂ及びＳｗ１ｃよりも先に非導通状態とすることができる。
なお、図５及び図６にはトップゲート型のＴＦＴを例示したが、スイッチＳｗ１ａ乃至Ｓｗ１ｃとしては、ボトムゲート型の薄膜トランジスタを用いてもよい。この場合も、スイッチＳｗ１ａにバックゲート構造を採用すれば、スイッチＳｗ１ａの閾値はスイッチＳｗ１ｂ及びＳｗ１ｃの閾値よりも深くなる。なお、ここでいうバックゲートとは、制御端子に対してゲート絶縁膜及び半導体層を介して対向配置されるゲートである。
第１乃至第３態様では、スイッチ群ＳｗＧを３つのスイッチＳｗ１ａ乃至Ｓｗ１ｃで構成したが、スイッチ群ＳｗＧを構成するスイッチの数は２以上であればよい。また、第１乃至第３態様では、画素ＰＸ内の全てのスイッチにｐチャネルトランジスタを使用したが、ｎチャネルトランジスタを使用してもよく、ｐチャネルトランジスタとｎチャネルトランジスタとを混在させてもよい。
以上説明したように、駆動制御素子Ｄｒのゲート及びドレイン間を、複数のスイッチＳｗ１ａ乃至Ｓｗ１ｃを直列接続してなるスイッチ群ＳｗＧで接続することにより、発光期間中に生じる駆動制御素子Ｄｒのゲート電位変動を効果的に抑制することが可能となる。それゆえ、不所望な表示動作不良を抑制することができる。
さらに、スイッチ群ＳｗＧの制御端子を同一制御配線Ｓｃａｎ１に接続し、同一の走査信号により制御する場合に、スイッチ群ＳｗＧのスイッチＳｗ１ａ乃至Ｓｗ１ｃのうち、駆動制御素子Ｄｒのゲート側の末端に位置したスイッチＳｗ１ａの閾値を他のスイッチＳｗ１ｂ及びＳｗ１ｃの閾値に比べ深くすることにより、駆動制御素子Ｄｒのゲート側に位置したスイッチＳｗ１ａの走査信号の大きさの変化に対する導通状態から非導通状態への切り替わりを他のスイッチＳｗ１ｂ及びＳｗ１ｃよりも早く生じさせることが可能となる。これにより、書き込み期間終了時に生じる駆動制御素子Ｄｒの不所望なゲート電位変動を最小限に抑えることが可能となり、良好な表示動作を行うことができる。
図７は、第１乃至第３態様の有機ＥＬパネルに採用可能な構造の一例を概略的に示す断面図である。図７には、有機ＥＬパネルＤＰのスイッチＳｗ１ａと駆動制御素子Ｄｒと有機ＥＬ素子ＯＬＥＤとを横切る断面を示している。
有機ＥＬパネルＤＰは、ガラス基板などの光透過性絶縁基板２を備えている。有機ＥＬ素子ＯＬＥＤが放出する光は、例えば、光透過性絶縁基板２を介して有機ＥＬパネルＤＰの外部に取り出される。
絶縁基板２上には、パターニングされた半導体層が配置されている。これら半導体層は、例えば、ポリシリコン層である。
各半導体層中には、ＴＦＴのソース５０ａ及びドレイン５０ｂが互いから離間して形成されている。なお、半導体層中のソース５０ａとドレイン５０ｂとの間の領域５０ｃは、チャネルとして使用する。
半導体層上には、ゲート絶縁膜５２、第１導体パターン及び絶縁膜５４が順次形成されている。この第１導体パターンは、ＴＦＴのゲートＧ、キャパシタＣ１の第１電極、走査信号線Ｓｃａｎ１及びＳｃａｎ２、これらを接続する配線などとして利用する。また、絶縁膜５４は、層間絶縁膜及びキャパシタＣ１の誘電体層として利用する。
絶縁膜５４上には、第２導体パターンが形成されている。第２導体パターンは、ソース電極Ｓ、ドレイン電極Ｄ、キャパシタＣ１の第２電極、映像信号線Ｄａｔａ、これらを接続する配線などとして利用する。ソース電極Ｓ及びドレイン電極Ｄは、絶縁膜５２及び５４に設けられた貫通孔を介してＴＦＴのソース５０ａ及びドレイン５０ｂにそれぞれ接続されている。
第２導体パターン及び絶縁膜５４上には、パッシベーション膜５６及び有機ＥＬ素子ＯＬＥＤの陽極６２が順次形成されている。陽極６２は、パッシベーション膜５６に設けられた貫通孔を介してスイッチＳｗ２のドレインＤに接続されている。この例では、陽極６２の材料としては、ＩＴＯ（Indium Tin Oxide）などの光透過性導電体を使用する。
パッシベーション膜５６上には、絶縁層５８が形成されている。絶縁層５８には、陽極６２の中央部に対応した位置に貫通孔が設けられている。絶縁層５８は、例えば、親液性の無機絶縁層である。
絶縁層５８上には、絶縁層６０が形成されている。絶縁層６０には、陽極６２の中央部に対応した位置に、絶縁層５８の貫通孔よりも大径の貫通孔が設けられている。絶縁層６０は、例えば、撥液性の有機絶縁層である。なお、絶縁層５８と絶縁層６０との積層体は、陽極６２に対応した位置に貫通孔を有する隔壁絶縁層を構成している。
隔壁絶縁層の貫通孔内で露出した陽極６２上には、バッファ層６３及び発光層６４が順次形成されている。バッファ層６３は、陽極６２から発光層６４への正孔の注入を媒介する役割を果たす。また、発光層６４は、例えば、発光色が赤色、緑色、または青色のルミネセンス性有機化合物を含んだ薄膜である。
隔壁絶縁層及び発光層６４上には陰極６６が全画素共通の電極として設けられている。陰極６６は、パッシベーション膜５６及び隔壁絶縁層に設けられたコンタクトホール（図示せず）を介して電源線Ｖｓｓに接続されている。陰極６６としては、例えば、バリウムなどを含有した主導体層とアルミニウムなどを含有した保護導体層との積層体を使用する。それぞれの有機ＥＬ素子ＯＬＥＤは、これら陽極６２、バッファ層６３、発光層６４、及び陰極６６で構成されている。
なお、発光層６４が放出する光は、陰極６６側から有機ＥＬパネルＤＰの外部へと取り出してもよい。この場合、陰極６６に光透過性を持たせればよい。
さらなる利益及び変形は、当業者には容易である。それゆえ、本発明は、そのより広い側面において、ここに記載された特定の記載や代表的な態様に限定されるべきではない。したがって、添付の請求の範囲及びその等価物によって規定される本発明の包括的概念の真意または範囲から逸脱しない範囲内で、様々な変形が可能である。
本発明の第１態様に係るアクティブマトリクス型有機ＥＬディスプレイを概略的に示す平面図。 図１の有機ＥＬディスプレイで画素に採用可能な実態配置を概略的に示す平面図。 図２に示す構造の一変形例を概略的に示す平面図。 一参考例に係る有機ＥＬディスプレイの画素の実態配置を概略的に示す平面図。 スイッチ群に含まれる複数のスイッチのうち、駆動制御素子の制御端子側の末端に位置したもの以外のスイッチに採用可能な構造の一例を概略的に示す断面図。 スイッチ群に含まれる複数のスイッチのうち、駆動制御素子の制御端子側の末端に位置したスイッチに採用可能な構造の一例を概略的に示す断面図。 第１乃至第５態様の有機ＥＬパネルに採用可能な構造の一例を概略的に示す断面図。 従来の有機ＥＬディスプレイの画素回路の一例を示す図。
符号の説明
１…有機ＥＬディスプレイ、２…絶縁基板、５０ａ…ソース、５０ｂ…ドレイン、５０ｃ…チャネル、５２…ゲート絶縁膜、５４…層間絶縁膜、５６…パッシベーション膜、５８…絶縁層、５９…絶縁膜、６０…絶縁層、６２…陽極、６３…バッファ層、６４…発光層、６６…陰極、ＤＰ…有機ＥＬパネル、ＣＮＴ…コントローラ、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ、Ｖｄｄ…電源線、Ｖｓｓ…電源線、Ｄａｔａ…映像信号線、Ｓｃａｎ１…走査信号線、Ｓｃａｎ２…走査信号線、ＰＸ…画素、ＯＬＥＤ…有機ＥＬ素子、Ｄｒ…駆動制御素子、Ｃ１…キャパシタ、ＳｗＧ…スイッチ群、Ｓｗ１ａ…スイッチ、Ｓｗ１ｂ…スイッチ、Ｓｗ１ｃ…スイッチ、Ｓｗ２…スイッチ、Ｓｗ３…スイッチ、Ｓ…ソース電極、Ｄ…ドレイン電極、Ｇ…ゲート、ＢＧ…バックゲート。

Claims (8)

  1. マトリクス状に配列した複数の画素を備え、前記複数の画素の各々は、
    第１電源端子に接続された第１端子と制御端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動制御素子と、
    一方の電極が前記制御端子に接続され、前記第１端子と前記制御端子との間の電圧を一定に維持可能なキャパシタと、
    前記第２端子と第２電源端子との間に接続された有機ＥＬ素子と、
    前記第２端子と前記制御端子との間で直列に接続された複数の第１スイッチとを具備し、
    前記複数の第１スイッチは導電型が同一な電界効果トランジスタであり、
    前記複数の第１スイッチのゲートは同一の走査信号入力端子に接続され、
    直列に接続された前記複数の第１スイッチのうち、前記制御端子側の第１スイッチは、これを介して前記制御端子に接続された他の第１スイッチに比べて、チャネル長がより長く且つ導通状態から非導通状態への切り替わりがより早く生じることを特徴とするアクティブマトリクス型有機ＥＬディスプレイ。
  2. 前記制御端子側の第１スイッチのチャネル長は、前記他の第１スイッチのチャネル長の１．３倍乃至３．０倍の範囲内にあることを特徴とする請求項１に記載のディスプレイ。
  3. 前記制御端子側の第１スイッチと前記他の第１スイッチとの閾値の差は０．１Ｖ乃至０．８Ｖの範囲内にあることを特徴とする請求項１に記載のディスプレイ。
  4. マトリクス状に配列した複数の画素を備え、前記複数の画素の各々は、
    第１電源端子に接続された第１端子と制御端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動制御素子と、
    一方の電極が前記制御端子に接続され、前記第１端子と前記制御端子との間の電圧を一定に維持可能なキャパシタと、
    前記第２端子と第２電源端子との間に接続された有機ＥＬ素子と、
    前記第２端子と前記制御端子との間で直列に接続された複数の第１スイッチとを具備し、
    前記複数の第１スイッチは導電型が同一な電界効果トランジスタであり、
    前記複数の第１スイッチのゲートは同一の走査信号入力端子に接続され、
    直列に接続された前記複数の第１スイッチのうち、前記制御端子側の第１スイッチと、これを介して前記制御端子に接続された他の第１スイッチとは、チャネル中の不純物濃度が異なっており、これにより、前記制御端子に直接に接続された前記第１スイッチは前記他の第１スイッチに比べて導通状態から非導通状態への切り替わりがより早く生じることを特徴とするアクティブマトリクス型有機ＥＬディスプレイ。
  5. 前記複数の画素が形成する複数の行に対応して配列した複数の走査信号線と、前記複数の画素が形成する複数の列に対応して配列した複数の映像信号線とをさらに備え、前記複数の画素の各々は第２及び第３スイッチをさらに具備し、前記第２スイッチと前記有機ＥＬ素子とは前記第２端子と前記第２電源端子との間でこの順に直列に接続され、前記第３スイッチは前記映像信号線と前記第２端子との間に接続され、前記複数の第１スイッチのゲートは前記走査信号線に接続されたことを特徴とする請求項１または４に記載のディスプレイ。
  6. マトリクス状に配列した複数の画素回路を備え、前記複数の画素回路の各々は、
    電源端子に接続された第１端子と制御端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動制御素子と、
    一方の電極が前記制御端子に接続され、前記第１端子と前記制御端子との間の電圧を一定に維持可能なキャパシタと、
    前記第２端子に接続された画素電極と、
    前記第２端子と前記制御端子との間で直列に接続された複数の第１スイッチとを具備し、
    前記複数の第１スイッチは導電型が同一な電界効果トランジスタであり、
    前記複数の第１スイッチのゲートは同一の走査信号入力端子に接続され、
    直列に接続された前記複数の第１スイッチのうち、前記制御端子側の第１スイッチは、これを介して前記制御端子に接続された他の第１スイッチに比べて、チャネル長がより長く且つ前記制御端子側の第１スイッチは前記他の第１スイッチに比べて導通状態から非導通状態への切り替わりがより早く生じることを特徴とするアクティブマトリクス型基板。
  7. マトリクス状に配列した複数の画素回路を備え、前記複数の画素回路の各々は、
    電源端子に接続された第１端子と制御端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動制御素子と、
    一方の電極が前記制御端子に接続され、前記第１端子と前記制御端子との間の電圧を一定に維持可能なキャパシタと、
    前記第２端子に接続された画素電極と、
    前記第２端子と前記制御端子との間で直列に接続された複数の第１スイッチとを具備し、
    前記複数の第１スイッチは導電型が同一な電界効果トランジスタであり、
    前記複数の第１スイッチのゲートは同一の走査信号入力端子に接続され、
    直列に接続された前記複数の第１スイッチのうち、前記制御端子側の第１スイッチと、これを介して前記制御端子に接続された他の第１スイッチとは、チャネル中の不純物濃度が異なっており、これにより、前記制御端子に直接に接続された前記第１スイッチは前記他の第１スイッチに比べて導通状態から非導通状態への切り替わりがより早く生じることを特徴とするアクティブマトリクス型基板。
  8. 前記複数の画素回路が形成する複数の行に対応して配列した複数の走査信号線と、前記複数の画素回路が形成する複数の列に対応して配列した複数の映像信号線とをさらに備え、前記複数の画素回路の各々は第２及び第３スイッチをさらに具備し、前記第２スイッチは前記第２端子と前記画素電極との間に接続され、前記第３スイッチは前記映像信号線と前記第２端子との間に接続され、前記複数の第１スイッチのゲートは前記走査信号線に接続されたことを特徴とする請求項６または７に記載のアクティブマトリクス基板。
JP2004013132A 2003-01-22 2004-01-21 有機ｅｌディスプレイ及びアクティブマトリクス基板 Expired - Lifetime JP3783064B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004013132A JP3783064B2 (ja) 2003-01-22 2004-01-21 有機ｅｌディスプレイ及びアクティブマトリクス基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003013383 2003-01-22
JP2004013132A JP3783064B2 (ja) 2003-01-22 2004-01-21 有機ｅｌディスプレイ及びアクティブマトリクス基板

Publications (2)

Publication Number Publication Date
JP2004246349A JP2004246349A (ja) 2004-09-02
JP3783064B2 true JP3783064B2 (ja) 2006-06-07

Family

ID=33031982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004013132A Expired - Lifetime JP3783064B2 (ja) 2003-01-22 2004-01-21 有機ｅｌディスプレイ及びアクティブマトリクス基板

Country Status (1)

Country Link
JP (1) JP3783064B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4182086B2 (ja) * 2004-06-24 2008-11-19 キヤノン株式会社 アクティブマトリクス型表示装置及び負荷の駆動装置
KR101102021B1 (ko) * 2004-10-06 2012-01-04 엘지디스플레이 주식회사 일렉트로 루미네센스 표시소자
JP2006284915A (ja) * 2005-03-31 2006-10-19 Toshiba Matsushita Display Technology Co Ltd 表示装置及びアレイ基板
US7355220B2 (en) 2005-03-31 2008-04-08 Toshiba Matsushita Display Technology Co., Ltd. Array substrate
JP4945087B2 (ja) * 2005-03-31 2012-06-06 東芝モバイルディスプレイ株式会社 表示装置
JP5316659B2 (ja) * 2006-01-24 2013-10-16 セイコーエプソン株式会社 発光装置および電子機器
KR100801961B1 (ko) * 2006-05-26 2008-02-12 한국전자통신연구원 듀얼 게이트 유기트랜지스터를 이용한 인버터
KR100816498B1 (ko) 2006-12-07 2008-03-24 한국전자통신연구원 표면 처리된 층을 포함하는 유기 인버터 및 그 제조 방법
CN101308705B (zh) * 2007-05-15 2011-04-06 中华映管股份有限公司 移位暂存器及其移位暂存装置
US9349340B2 (en) * 2010-11-15 2016-05-24 Sharp Kabushiki Kaisha Thin-film transistor substrate, display device provided with same, and method for producing thin-film transistor substrate
JP5382158B2 (ja) * 2012-03-15 2014-01-08 三洋電機株式会社 有機ｅｌ画素回路

Also Published As

Publication number Publication date
JP2004246349A (ja) 2004-09-02

Similar Documents

Publication Publication Date Title
US11004390B2 (en) Display device and electronic apparatus
JP3772889B2 (ja) 電気光学装置およびその駆動装置
US7333079B2 (en) Organic EL display and active matrix substrate
KR101567734B1 (ko) 표시 장치 및 전자 기기
WO2009113448A1 (ja) 表示装置
US7324075B2 (en) Pixel circuit and display device
JP2009169071A (ja) 表示装置
KR20100084471A (ko) 표시 장치 및 전자 기기
JP7316655B2 (ja) 画素回路、及び、表示装置
JP4039441B2 (ja) 電気光学装置および電子機器
JP3783064B2 (ja) 有機ｅｌディスプレイ及びアクティブマトリクス基板
KR20060113479A (ko) 일렉트로루미네센스 표시 장치 및 데이터 라인 구동 회로
JP2006251049A (ja) 表示装置及びアレイ基板
JP2009115839A (ja) アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法
JP2006284945A (ja) 表示装置及びその駆動方法
JP4619793B2 (ja) 有機ｅｌディスプレイ
JP5239812B2 (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009163061A (ja) 表示装置
JP5019217B2 (ja) アクティブマトリクス型表示装置およびその駆動方法
JP2009025542A (ja) 表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060217

R150 Certificate of patent or registration of utility model

Ref document number: 3783064

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130324

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130324

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140324

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term