JP3778596B2 - 同調増幅回路 - Google Patents
同調増幅回路 Download PDFInfo
- Publication number
- JP3778596B2 JP3778596B2 JP23968695A JP23968695A JP3778596B2 JP 3778596 B2 JP3778596 B2 JP 3778596B2 JP 23968695 A JP23968695 A JP 23968695A JP 23968695 A JP23968695 A JP 23968695A JP 3778596 B2 JP3778596 B2 JP 3778596B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- transistor
- circuit
- terminal
- passing means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は同調増幅回路に関し、特に、移動体通信機器等に使用される高周波用の同調増幅回路に関する。
近年、携帯電話等のバッテリ駆動による移動体通信機器が広く普及して来ており、これら携帯電話等に使用される同調増幅回路に対しても、より一層の低消費電力化が要望されている。
【0002】
【従来の技術】
図10は同調増幅回路の基本構成を示す回路図である、図11はバッファ付同調増幅回路の基本構成を示す回路図である。図10および図11において、参照符号Q,Q1,Q2はNPN型バイポーラトランジスタ,Rは抵抗,L,L0はインダクタンス,そして,C,C0は容量を示している。
【0003】
一般に、無線通信においては、目的の信号だけを良好に送受信し、目的周波数外の信号からの妨害を受けないように、送受信機を設計する必要がある。そのため、送受信機の増幅回路には図10に示すような共振周波数fo =1/(LC)1/2,および, 共振の鋭さQo =R/(C/L)1/2を有する同調増幅回路が用いられている。
【0004】
この図10に示す同調増幅回路は、無負荷状態では上記発振周波数fo,および, 共振鋭さQo を有しているものの、負荷を接続した場合には、負荷側のインピーダンスの影響を受けて共振特性が変動することになる。
そのため、通常は、図11に示されるように、同調増幅回路の出力にトランジスタQ2により構成されるようなバッファ回路(エミッタフォロア回路)を接続し、負荷による共振特性の変動を抑制するようになっている。
【0005】
【発明が解決しようとする課題】
上述したように、従来、同調増幅回路は、負荷側のインピーダンスの影響を受けないようにするため、バッファ回路を接続するようになっている。しかしながら、このバッファ回路(エミッタフォロア回路)は、該バッファ回路を構成するトランジスタQ2に対しても適当なバイアスを加えなければならず、回路の消費電力が増加する。
【0006】
すなわち、高周波同調増幅回路では、安定な周波数選択特性を得ようとする多段化のために消費電力の増大が免れず、特に、携帯電話等のバッテリ駆動による移動体通信機器においては、バッテリ寿命の低下を来たすため大きな問題となっている。
本発明は、上述した従来の同調増幅回路が有する課題に鑑み、消費電力を増大させることなく、安定な周波数選択特性と利得を得ることのできる同調増幅回路の提供を目的とする。
【0007】
【課題を解決するための手段】
本発明によれば、第1および第2のトランジスタに対して直流的なバイアス電流を加える直流電流通過手段と、交流の信号成分を通過させる信号通過手段と、第1の端子が第1の電源線に接続され、制御端子に入力信号が供給され、第2の端子が前記直流電流通過手段と前記信号通過手段とに接続された前記第1のトランジスタと、第1の端子が前記直流電流通過手段に接続されると共に、該第1の端子から出力信号が出力され、制御端子が前記信号通過手段に接続され、第2の端子が第2の電源線に接続された前記第2のトランジスタと、を備え、周波数選択特性を前記直流電流通過手段および前記信号通過手段のインピーダンスにより規定したことを特徴とする同調増幅回路が提供される。
【0008】
【発明の実施の形態】
図1は本発明に係る同調増幅回路の原理構成を示す回路図であり、図2は図1に示す同調増幅回路の等価回路を示す図である。図1において、参照符号Q1およびQ2はNPN型バイポーラトランジスタであり、また、ZdcおよびZsig はインピーダンスを示している。
【0009】
トランジスタQ1は増幅回路を構成し、トランジスタQ2はエミッタフォロアバッファ回路を構成している。インピーダンス(直流電流通過手段)Zdcは、トランジスタQ1,Q2に対して直流的なバイアス電流を加えるためのものであり、また、インピーダンス(信号通過手段)Zsig は交流成分(信号成分)だけを通過させて直流的なインピーダンスは無限大となるように構成されている。
【0010】
図1に示されるように、トランジスタQ1のベースには入力信号INが供給され、該トランジスタQ1のエミッタは低電位電源線Vssに接続されている。トランジスタQ2のコレクタは高電位電源線Vccに接続され、該トランジスタQ2のベースはインピーダンスZsig を介してトランジスタQ1のコレクタに接続されている。また、トランジスタQ2のエミッタはインピーダンスZdcを介してトランジスタQ1のコレクタに接続されると共に、該トランジスタQ2のエミッタから出力信号OUTが取り出されるようになっている。
【0011】
すなわち、増幅回路を構成するトランジスタQ1のバイアス電流は、インピーダンスZdcを介して、バッファ回路を構成するトランジスタQ2にも流れることになり、また、増幅回路用のトランジスタQ1により増幅された信号は、インピーダンスZsig を介して、バッファ回路用のトランジスタQ2のベースに供給され、該トランジスタQ2によるエミッタフォロア出力が出力信号OUTとして取り出されるようになっている。
【0012】
図2に示す等価回路(小信号等価回路)を参照して、図1の同調増幅回路の周波数特性を説明する。図2において、参照符号Ro1はトランジスタQ1が有する内部抵抗(等価抵抗)、Ro2はトランジスタQ2が有する内部抵抗、Co1はトランジスタQ1が有する内部容量、Co2はトランジスタQ2が有する内部容量を示し、また、RL は負荷抵抗を示している。なお、参照符号gmV1 およびgmV21は各トランジスタQ1およびQ2における等価的な電流源を示している。
【0013】
図2の等価回路に示されるように、図1に示す回路は、共振回路を構成しており、この共振回路の回路定数を適当に選ぶことにより周波数選択特性を決定することができる。すなわち、トランジスタQ1およびQ2が有する抵抗成分(Ro1, Ro2)並びに容量成分(Co1, Co2)を利用して、共振回路(同調増幅回路)を構成し、その周波数選択特性をインピーダンスZdcおよびZsig により規定することができる。
【0014】
このように、本発明の同調増幅回路によれば、消費電力を増大させることなく、安定な周波数選択特性と利得を得ることができる。
【0015】
【実施例】
以下、図面を参照して本発明に係る同調増幅回路の実施例を説明する。
図3は本発明の同調増幅回路の第1実施例を示す回路図である。図3に示す第1実施例では、インピーダンス(直流電流通過手段)Zdcを抵抗R2およびインダクタンスLで構成し、また、インピーダンス(信号通過手段)Zsig を容量Cで構成するようになっている。
【0016】
すなわち、インピーダンスZdcを直列接続された抵抗(抵抗手段)R2およびインダクタンス(インダクタンス手段)Lで構成することにより、増幅回路を構成するトランジスタQ1およびバッファ回路を構成するトランジスタQ2の両方に対して、直流的なバイアス電流を流すようになっている。さらに、インピーダンスZsig を容量(容量手段)Cで構成することで該インピーダンスZsig は交流成分(信号成分)だけを通過させて直流的なインピーダンスは無限大となっており、これにより、増幅回路用のトランジスタQ1により増幅された信号(交流信号:トランジスタQ1のコレクタの信号)は、インピーダンスZsig (容量C)を介して、バッファ回路用のトランジスタQ2のベースに供給されることになる。そして、トランジスタQ2によるエミッタフォロア出力(トランジスタQ2のエミッタの信号)が同調増幅回路の出力信号OUTとして取り出されることになる。
【0017】
ここで、図3に示す本発明の同調増幅回路の第1実施例においては、トランジスタQ2ベース・コレクタ間に接続された抵抗R1が設けられており、該抵抗R2によってトランジスタQ2によるエミッタフォロアバッファ回路の動作を安定させるようになっている。
図4は本発明の同調増幅回路の第2実施例を示す回路図、図5は本発明の同調増幅回路の第3実施例を示す回路図、図6は本発明の同調増幅回路の第4実施例を示す回路図、図7は本発明の同調増幅回路の第5実施例を示す回路図、そして、図8は本発明の同調増幅回路の第6実施例を示す回路図である。
【0018】
図4に示す第2実施例は、図3に示す第1実施例に対して、バッファ回路用のトランジスタQ2のベース・エミッタ間に接続した容量C2をさらに設けるようにしたもので、この容量C2によって、トランジスタQ2によるエミッタフォロアバッファ回路の動作をより一層安定させるようになっている。
図5に示す第3実施例は、図3に示す第1実施例との比較から明らかなように、前述した本発明の第1実施例における増幅回路用およびバッファ回路用のNPN型バイポーラトランジスタQ1およびQ2の両方を、電界効果トランジスタ(FET)Q10およびQ20により構成したものである。
【0019】
図6に示す第4実施例は、図4に示す第2実施例との比較から明らかなように、前述した本発明の第2実施例における増幅回路用およびバッファ回路用のNPN型バイポーラトランジスタQ1およびQ2の両方を、電界効果トランジスタQ10およびQ20により構成したものである。すなわち、図5の第3実施例に対して、バッファ回路用のトランジスタQ20のベース・エミッタ間に接続した容量C2をさらに設け、トランジスタQ20によるエミッタフォロアバッファ回路の動作をより一層安定させるようにしたものである。
【0020】
図7に示す第5実施例は、図3に示す第1実施例における増幅回路用のNPN型バイポーラトランジスタQ1だけを電界効果トランジスタQ10により構成したものであり、また、図8に示す第6実施例は、図3に示す第1実施例におけるバッファ回路用のNPN型バイポーラトランジスタQ2だけを電界効果トランジスタQ20により構成したものである。
【0021】
以上の各実施例において、バイポーラトランジスタQ1および/またはQ2を電界効果トランジスタQ10および/またはQ20に変更した場合の実質的な動作は同様なので、その説明は省略する。
図9は本発明の同調増幅回路の各実施例の変形を説明するための図である。すなわち、図9に示す変形例は、図3におけるインピーダンスZsig の容量Cを、端子T1およびT2を介して、可変容量CVによる外付けの素子として構成し、且つ、図3におけるインピーダンスZdcのインダクタンスLを、端子T2およびT3を介して、可変インダクタンスLVによる外付けの素子として構成したものである。このような変形は、図3に示す第1実施例だけでなく、図4〜図8の各実施例に対しても適用することができる。
【0022】
すなわち、図3〜図8に示す本発明の同調増幅回路の第1実施例〜第6実施例において、インピーダンスZsig の容量(C)を外付けの可変容量CVとして構成し、また、インピーダンスZdcのインダクタンス(L)を外付けの可変インダクタンスLVとして構成することができ、これら外付けの可変容量CVおよび可変インダクタンスLVを制御することにより、同調増幅回路の特性(周波数選択特性)を可変して使用することができる。なお、上記のインピーダンスZsig の容量(C)およびインピーダンスZdcのインダクタンス(L)は、両方を外付けの可変容量(CV)および外付けの可変インダクタンス(LV)とせず、その一方だけを外付けの可変素子として構成してもよいのはもちろんである。
【0023】
このように、本発明の同調増幅回路の各実施例によれば、バイアス電流を増幅回路用トランジスタおよびバッファ回路用トランジスタで共用することにより消費電力を低減することができる。
【0024】
【発明の効果】
以上、詳述したように、本発明の同調増幅回路によれば、消費電力を増大させることなく、安定な周波数選択特性と利得を得ることができる。
【図面の簡単な説明】
【図1】本発明に係る同調増幅回路の原理構成を示す回路図である。
【図2】図1に示す同調増幅回路の等価回路を示す図である。
【図3】本発明の同調増幅回路の第1実施例を示す回路図である。
【図4】本発明の同調増幅回路の第2実施例を示す回路図である。
【図5】本発明の同調増幅回路の第3実施例を示す回路図である。
【図6】本発明の同調増幅回路の第4実施例を示す回路図である。
【図7】本発明の同調増幅回路の第5実施例を示す回路図である。
【図8】本発明の同調増幅回路の第6実施例を示す回路図である。
【図9】本発明の同調増幅回路の各実施例の変形を説明するための図である。
【図10】同調増幅回路の基本構成を示す回路図である。
【図11】バッファ付同調増幅回路の基本構成を示す回路図である。
【符号の説明】
C,C1,C2 …容量手段(容量)
CV…可変容量
IN…入力信号
L…インダクタンス手段(インダクタンス)
LV…可変インダクタンス
OUT…出力信号
Q1,Q2 …バイポーラトランジスタ
Q10, Q20…電界効果トランジスタ(FET)
R1,R2 …抵抗手段(抵抗)
Vcc…第2の電源線(高電位電源線)
Vss…第1の電源線(低電位電源線)
Zdc…直流電流通過手段
Zsig …信号通過手段
Claims (7)
- 第1および第2のトランジスタに対して直流的なバイアス電流を加える直流電流通過手段と、
交流の信号成分を通過させる信号通過手段と、
第1の端子が第1の電源線に接続され、制御端子に入力信号が供給され、第2の端子が前記直流電流通過手段と前記信号通過手段とに接続された前記第1のトランジスタと、
第1の端子が前記直流電流通過手段に接続されると共に、該第1の端子から出力信号が出力され、制御端子が前記信号通過手段に接続され、第2の端子が第2の電源線に接続された前記第2のトランジスタと、を備え、周波数選択特性を前記直流電流通過手段および前記信号通過手段のインピーダンスにより規定したことを特徴とする同調増幅回路。 - 前記直流電流通過手段は、第1の抵抗手段と第1のインダクタンス手段とを備えることを特徴とする請求項1に記載の同調増幅回路。
- 前記信号通過手段は、第1の容量手段を備えることを特徴とする請求項1または2に記載の同調増幅回路。
- 前記同調増幅回路は、さらに、前記第2のトランジスタの制御端子と前記第2の電源線とに接続される第2の抵抗手段を備えることを特徴とする請求項1〜3のいずれか1項に記載の同調増幅回路。
- 前記同調増幅回路は、さらに、前記第2のトランジスタの制御端子と第1の端子とに接続される第2の容量手段を備えることを特徴とする請求項1〜4のいずれか1項に記載の同調増幅回路。
- 前記第1の電源線は低電位側電源線であり、且つ、前記第2の電源線は高電位側電源線であることを特徴とする請求項1〜5のいずれか1項に記載の同調増幅回路。
- 請求項1〜6のいずれか1項に記載の同調増幅回路を備えた半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23968695A JP3778596B2 (ja) | 1995-09-19 | 1995-09-19 | 同調増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23968695A JP3778596B2 (ja) | 1995-09-19 | 1995-09-19 | 同調増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0983261A JPH0983261A (ja) | 1997-03-28 |
JP3778596B2 true JP3778596B2 (ja) | 2006-05-24 |
Family
ID=17048409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23968695A Expired - Lifetime JP3778596B2 (ja) | 1995-09-19 | 1995-09-19 | 同調増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3778596B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5820176B2 (ja) * | 2011-07-21 | 2015-11-24 | 住友電気工業株式会社 | 電子回路 |
-
1995
- 1995-09-19 JP JP23968695A patent/JP3778596B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0983261A (ja) | 1997-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6466099B2 (en) | Voltage controlled oscillator (VCO) in colpitts configuration | |
EP0893878B1 (en) | High frequency oscillating circuit | |
JPH0722871A (ja) | 増幅器 | |
JP3369557B2 (ja) | セラミック基板上に素子を分布させて搭載されたダイ内部にバイアスおよびバッファ回路を形成した発振器 | |
KR960003560B1 (ko) | 전압제어 발진회로 | |
JP3921362B2 (ja) | 温度補償水晶発振器 | |
US5933057A (en) | Low noise amplifier | |
JP2004502372A (ja) | ネガティブインピーダンスキャンセレーションを伴う高周波増幅回路 | |
US7227421B2 (en) | Crystal oscillator circuit | |
US5517684A (en) | Radio communication system having current control circuit | |
JP3778596B2 (ja) | 同調増幅回路 | |
US6791426B2 (en) | Balanced oscillator and electronic apparatus including the same | |
US6836190B2 (en) | Oscillator device and electronic apparatus using the same | |
US5130674A (en) | Voltage controlled oscilator having controlled bias voltage, AGC and output amplifier | |
EP0665638B1 (en) | Voltage controlled oscillator with low operating supply voltage | |
US6359521B1 (en) | Oscillator with buffer circuit in which deterioration in C/N ratio is lightened | |
KR19990063796A (ko) | 교류 결합 증폭기의 인덕터없는 전압 바이어싱 회로 | |
JP3617377B2 (ja) | 入力切替型増幅器及びそれを用いた周波数切替型発振器 | |
JP3136618B2 (ja) | 電圧制御発振器 | |
US6664862B2 (en) | Oscillator with constant output level over oscillation frequency range | |
JP2001339240A (ja) | 電圧制御発振器 | |
JPS5922416A (ja) | 高周波増幅回路 | |
JPH09162641A (ja) | 電圧制御発振器 | |
JPH08107309A (ja) | 電圧制御発振信回路 | |
JP3601477B2 (ja) | 発振器およびそれを用いた電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060228 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |