JP3775487B2 - デジタル波形データ記録回路及びデジタル波形データの記録方法 - Google Patents
デジタル波形データ記録回路及びデジタル波形データの記録方法 Download PDFInfo
- Publication number
- JP3775487B2 JP3775487B2 JP2001233258A JP2001233258A JP3775487B2 JP 3775487 B2 JP3775487 B2 JP 3775487B2 JP 2001233258 A JP2001233258 A JP 2001233258A JP 2001233258 A JP2001233258 A JP 2001233258A JP 3775487 B2 JP3775487 B2 JP 3775487B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- value
- digital waveform
- counter
- string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S707/00—Data processing: database and file management or data structures
- Y10S707/99941—Database schema or data structure
- Y10S707/99942—Manipulating data structure, e.g. compression, compaction, compilation
Landscapes
- Debugging And Monitoring (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、LSI内部のデジタル波形を観測するためのデータ記録回路及びデジタル波形データの記録方法に関し、特に、データ記録回路に使用するメモリ量の低減が可能なデジタル波形データ記録回路及びデジタル波形データの記録方法に関する。
【０００２】
【従来の技術】
本発明の対称とするデジタル波形データ記録回路は、特にLSI内部の信号波形を記憶するために用いられている。このようなデジタル波形データ記録回路は、一般的にLSIの外部に設けられ、LSIパッケージの信号ピンに接続するようなものが用いられるが、近年、LSIの高集積化に伴い、複数のLSIを１つのLSIにまとめる、システムオンチップ(SOC)化されるケースが増加してきたため、動作観測に必要な信号を全て外部に出力することが困難になってきた。そこで、この問題を解決する手段の１つとして、観測対象のLSI上にデジタル波形データ記録回路を搭載することが考えられるが、デジタル波形データ記録回路のために使用される面積が大きくなるとLSIのコストが上昇してしまうために、面積の小さなデジタル波形データ記録回路が求められていた。
【０００３】
図１０に、通常用いられているデジタル波形データの記憶方法の一方式についての動作例を示す。例えば、図９に示すようなデータが入力された場合、図１０に示すように、入力データになにも加工することなく順にメモリに格納していく。この方式では、入力されたデジタルデータをそのままの形で保存するため、入力データの数と同じだけのメモリ容量が必要になる。デジタル波形データ記録回路がLSIの外部にある場合は、メモリが比較的潤沢に使用できるため、通常このような方法が用いられる。
【０００４】
図１１に、他の従来例として、本発明と同様に繰り返し同じ値のデータが入力されたときに、そのデータの繰り返し回数を保存することによって、格納するデータ数を低減する方式をもつ例を示す。図１０の従来例と同様に、図９に示すようなデータが入力されたときのメモリの内容を示している。この場合、メモリの各アドレス毎にTAGビットと呼ばれる、１bitの記録領域を設ける。このTAGビットが０だった場合は、その同じアドレスのデータは、通常の入力データを保存したものであることを示し、このTAGビットが１だった場合は、その前のアドレスのデータの繰り返し数を保存している。この様な形態で格納することにより、繰り返し同じ値のデータが入力された場合、格納に必要なメモリの量を減らすことができる。
【０００５】
また、例えば、「コンピュータ大百科」、朝倉書店、1987/4/15,p.545,図4には、データ圧縮手法として、普通のデータとして用いないデータがある場合、その事実を利用して、繰り返し回数であることを明示する方法が記載されている。ただし、この手法を用いる場合は、その入力データがある程度決まっている必要があり、汎用的なデジタル波形データ記録回路には用いることができず、どのような入力データでも使用できるようにするには、図１１の従来例に示した様なTAGビットが必要になる。
【０００６】
【発明が解決しようとする課題】
しかしながら、このTAGビットを使用する従来例では、値をそのまま書きこむ場合に比べると、メモリ量は少なくてよい場合が多いが、実際の波形データの記録に必要なメモリ以外にTAGビット分のメモリが必要なため、その分の面積がやはり無駄になってしまうという問題がある。
【０００７】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、メモリの格納容量の増大を防ぎ、汎用的に利用可能なLSI内蔵用のデジタル波形データ記録回路及びデジタル波形データの記録方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明のデジタル波形データ記録回路は、ＬＳＩ内部の波形データを記録するデジタル波形データ記録回路において、連続的に値が変化している第１のデータ列の各々の値と、同じ値を繰り返す第２のデータ列の一の値とをこの順に配列したデータに、前記第１のデータ列の個数及び前記第２のデータ列の繰り返し回数の組からなるデータを付加した単位で、前記波形データが記録されるものである。
【０００９】
本発明においては、前記デジタル波形データ記録回路に、入力されたデータを保存するデータラッチレジスタと、前記第１のデータ列の個数をカウントする個別データカウンタと、前記第２のデータ列の繰り返し回数をカウントする繰り返しデータカウンタと、メモリに記録するデータを選択するセレクタと、前記データラッチレジスタに保存されたデータと新たに入力されたデータとを比較する比較器と、メモリ用のアドレス信号を生成し、前記個別データカウンタ、前記繰り返しデータカウンタ及び前記セレクタの動作を制御するコントローラとを少なくとも有することが好ましい。
【００１０】
また、本発明においては、前記第１のデータ列の個数及び前記第２のデータ列の繰り返し回数の組からなるデータが、同一アドレスに書き込まれることが好ましい。
【００１１】
また、本発明においては、前記第１のデータ列の個数及び前記第２のデータ列の繰り返し回数の組からなるデータが、前記第１のデータ列直前のアドレス、又は、前記第２のデータ列直後のアドレスに書き込まれる構成とすることができる。
【００１２】
また、本発明の記録方法は、ＬＳＩ内部の複数の状態を表す波形データを記録するデジタル波形データの記録方法において、連続的に値が変化している第１のデータ列の各々の値と、同じ値を繰り返す第２のデータ列の一の値とをこの順に配列したデータに、前記第１のデータ列の個数及び前記第２のデータ列の繰り返し回数の組からなるデータを付加した単位で、前記波形データを記録するものである。
【００１３】
本発明においては、入力されたデータをデータラッチレジスタに保存すると共に、初期値として、前記第１のデータ列の個数をカウントする個別データカウンタに”０”、前記第２のデータ列の繰り返し回数をカウントする繰り返しデータカウンタに”１”を設定する第１のステップと、新たに入力したデータと前記データラッチレジスタに保存されたデータとを比較する第２のステップと、比較の結果、値が異なる場合に、前記新たに入力されたデータを前記データラッチレジスタに保存し、前記個別データカウンタの値に”１”を加算して前記第２のステップに戻り、値が等しい場合に、前記第１のデータ列の個数及び前記第２のデータ列の繰り返し回数の組からなるデータを記録すると共に、前記繰り返しデータカウンタの値に”１”を加算する第３のステップと、新たに入力したデータと前記データラッチレジスタに保存されたデータとを比較する第４のステップと、比較の結果、値が等しい場合に、前記第１のデータ列の個数及び前記第２のデータ列の繰り返し回数の組からなるデータを記録すると共に、前記繰り返しデータカウンタの値に”１”を加算して前記第４のステップに戻り、比較の結果、値が異なる場合に、前記第１のデータ列の各々の値と前記第２のデータ列の一の値と前記第１のデータ列の個数及び前記第２のデータ列の繰り返し回数の組からなるデータとを一単位として記録する前記第５のステップと、を少なくとも有することが好ましい。
【００１４】
以下に図面を参照して説明する。例えば、図１に示すように、D0,D1,D2,D3というように値が変化しているＮ個のデータを持つデータ列が入力され、次に、D4という同じ値をＭ回繰り返すデータ列が入力され、また、D5,D6,D7というように値が変化しているＬ個のデータを持つデータ列が入力され、そして、D8という同じ値をＫ回繰り返すデータ列が入力されるという様なデータ入力の繰り返しが行われた場合、図２に示すように、異なる値を持つデータ列(D0,...,D3)と同じ値を持つデータ列(D4,…,D4)を１つのグループとし、その先頭に、その値が変化するデータ列のデータの個数(Ｎ)と、同じ値を繰り返すデータ列のデータの個数−１(Ｍ−１)をペアにして記憶し、その後ろに値が変化するデータ列の値を(D0,…,D3)を連続して記憶し、その後ろに同じ値を繰り返すデータ(D4)を１つ記憶する。次の値が変化するデータ列と同じ値を繰り返すデータ列のグループに対しても同様な処理を行い、これを繰り返す。
【００１５】
このような記録を行うことにより、LSI内部から生成されるデジタル波形データのように連続して同じ値を持つことが多いデータの場合、重複するデータの記録を減らし、簡単な回路で、より少ないメモリ量でデータを記憶できるようになる。
【００１６】
【発明の実施の形態】
本発明に係るデジタル波形データ記録回路は、その好ましい一実施の形態において、入力されたデータをラッチするデータラッチレジスタと、連続的に値が変化する第１のデータ列の個数をカウントする個別データカウンタと、同じ値を繰り返す第２のデータ列の繰り返し回数をカウントする繰り返しデータカウンタと、メモリに記録するデータを選択するセレクタと、データラッチレジスタに保存されたデータと新たに入力されたデータとを比較する比較器と、メモリ用のアドレス信号を生成し、個別データカウンタ、繰り返しデータカウンタ及びセレクタの動作を制御するコントローラとを少なくとも有し、第１のデータ列の各々の値と、第２のデータ列の値と、第１のデータ列の個数及び第２のデータ列の繰り返し回数の組とを一単位としてメモリに記録することにより、メモリ量の低減を図ることができる。
【００１７】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して説明する。
【００１８】
［実施例１］
まず、本発明の第１の実施例に係るデジタル波形データ記録回路及びデジタル波形データの記録方法について、図３乃至図６を参照して説明する。図３は、本実施例に係るデジタル波形データ記録回路の構成を示すブロック図である。また、図４はデジタル波形データ記録回路に入力される波形データの一例を示す図であり、図５は波形データのメモリへの格納手順を示す図である。また、図６は、デジタル波形データの記録手順を示すフローチャート図である。
【００１９】
図３に示すように、本デジタルデータ記録回路は、入力されたデータをラッチするデータラッチレジスタ(OLD_DATA)１と、値の変化するデータの個数をカウントする個別データカウンタ(CNT_IND)２と、同じ値のデータの繰り返し回数をカウントする繰り返しデータカウンタ(CNT_REP)３と、メモリに書き込む値として入力されたデータ信号を書くか、個別データカウンタ(CNT_IND)２や繰り返しデータカウンタ(CNT_REP)３に格納された値かを選択するセレクタ(SEL)４と、データラッチレジスタに保存された１つ前のデータと現在のデータを比較する比較器(CMP)５と、そして、メモリ用のアドレス信号を生成し、個別データカウンタ(CNT_IND)２、繰り返しデータカウンタ(CNT_REP)３、セレクタ(SEL)４の動作を制御するコントローラ(CTR)６からなる。
【００２０】
入力されたデータ(DATA)は、比較器(CMP)５で１つ前のデータと比較され、同じ値であるかどうか調べられる。その結果に応じて、コントローラ(CTR)６は、個別データカウンタ(CNT_IND)２、繰り返しデータカウンタ(CNT_REP)３を制御し、値の変化するデータの個数や同じ値の繰り返し回数をカウントする。また同時に、コントローラ(CTR)６は、セレクタ４の制御信号、および、メモリのアドレス信号を生成し、メモリ７には、入力データ、または、２つのカウンタの値が書き込まれる。最後に、次の比較を行うために、入力されたデータは、データラッチレジスタ(OLD_DATA)１に保存される。
【００２１】
以下、入力データが図４に示すような波形データであるときの動作例について説明する。図５に、図４のGroup Jのデータのメモリへの格納手順を示す。
【００２２】
（ａ）まず、Group Jの最初のデータである”１５”が、Group J用のメモリの２番目のアドレスに格納される。同時に、個別データカウンタ(CNT_IND)２を０にセットする。また、繰り返しデータカウンタ(CNT_REP)３を１にする。
【００２３】
（ｂ）次に、２番目のデータである”６”が３番目のアドレスに格納される。同時に、個別データカウンタ(CNT_IND)２をインクリメントし、１にする。
【００２４】
（ｃ）次に、３番目のデータである”１０”が４番目のアドレスに格納される。同時に、個別データカウンタ(CNT_IND)２をインクリメントし、２にする。
【００２５】
（ｄ）次に、４番目のデータである”３”が５番目のアドレスに格納される。同時に、個別データカウンタ(CNT_IND)２をインクリメントし、３にする。
【００２６】
（ｅ）次に、５番目のデータである”１”が６番目のアドレスに格納される。同時に、個別データカウンタ(CNT_IND)２をインクリメントし、４にする。
【００２７】
（ｆ）次に、６番目のデータである”１”は、その前のデータと同じ値であるので、１番目のアドレスに上位を現在の個別データカウンタ(CNT_IND)２の値４を、下位を繰り返しデータカウンタ(CNT_REP)３の値１を格納する。同時に、繰り返しデータカウンタ(CNT_REP)３をインクリメントし２を設定する。
【００２８】
（ｇ）次に、７番目のデータである”１”は、その前のデータと同じ値であるので、１番目のアドレスに上位を現在の個別データカウンタ(CNT_IND)２の値４を、下位を繰り返しデータカウンタ(CNT_REP)３の値２を格納する。同時に、繰り返しデータカウンタ(CNT_REP)３をインクリメントし３を設定する。
【００２９】
（ｈ）次に、８番目のデータである”８”は、その前のデータと同じ値ではないので、GroupJの処理は終り、Group J+1の処理になる。Group J+1のメモリは、Group Jのメモリの最後のアドレスの次のアドレスから始まる。８番目のデータは、（ａ）の処理と同様、Group J+1のメモリの２番目のアドレスに格納される。
【００３０】
次に、本発明の実施例の動作を図６に示したフローチャートを用いて説明する。
【００３１】
（ｉ）まず、ステップＳ１０１で最初のデータが入力されると、ステップＳ１０２でメモリのアドレス１にそのデータを書き込み(MEM[1])、コントローラ６中にあるカウンタ値を格納するメモリアドレスを保存するレジスタ(START_ADD)に０をセット、データ値をセットするアドレスを保存するレジスタ(CURR_ADD)に２をセット、個別データカウンタ(CNT_IND)２に０をセット、繰り返しデータカウンタ(CNT_REP)３に１をセットし、データラッチレジスタ(OLD_DATA)１にDATAをセットする。
【００３２】
（ii）ステップＳ１０３で次のデータが入力されると、ステップＳ１０４でデータラッチレジスタ１に保存されたその前のデータ(OLD_DATA)と比較する。
【００３３】
（iii）比較した結果、値が等しい場合、ステップＳ１０５で、START_ADDレジスタに格納されたアドレスに、個別データカウンタ(CNT_IND)２と繰り返しデータカウンタ(CNT_REP)３の値をペアにして書き込み、繰り返しデータカウンタ(CNT_REP)３の値をインクリメントする。（iv）比較した結果、値が異なる場合、ステップＳ１０６で、CURR_ADDレジスタに格納されたアドレスに入力データ(DATA)を書き込み、CURR_ADDレジスタの値をインクリメント、個別データカウンタ(CNT_IND)２をインクリメントし、データラッチレジスタ１にDATAをセットする。
【００３４】
（v）上記の比較の結果、値が異なる場合は、上記の（ii）の処理に戻り、上記の処理を繰り返し、値が等しい場合は、次の処理（vi）に移る。
【００３５】
（vi）次に、ステップＳ１０７でデータが入力されると、ステップＳ１０８で、データラッチレジスタ１に保存されたその前のデータ(OLD_DATA)と値を比較する。
【００３６】
（vii）この結果が等しい場合、ステップＳ１０９で、START_ADDレジスタで示されるアドレスのメモリに、個別データカウンタ(CNT_IND)２と繰り返しデータカウンタ(CNT_REP)３の値をペアにして書き込み、繰り返しデータカウンタ(CNT_REP)３の値をインクリメントする。
【００３７】
（viii）もし、比較結果が等しく無い場合、ステップＳ１１０で、CURR_ADDレジスタの値＋１のアドレスに入力データ(DATA)を書き込み、START_ADDレジスタにCURR_ADDレジスタの値をコピーし、CURR_ADDレジスタの値に２を足す。そして、個別データカウンタ(CNT_IND)２の値を０、繰り返しデータカウンタ(CNT_REP)３の値を１にセットし、入力データ(DATA)をデータラッチレジスタ(OLD_DATA)１に保存する。
【００３８】
（ix）上記の比較の結果が等しい場合、（vi）の処理に戻り、異なる場合（ii）の処理に戻る。
【００３９】
このような処理を繰り返すことにより、LSI内部から生成されるデジタル波形データのように連続して同じ値を持つことが多いデータの場合、重複するデータの記録を減らし、簡単な回路で、より少ないメモリ量でデータを記憶できるようになる。
【００４０】
なお、通常のGroup用のカウンタでは、個別データカウンタ(CNT_IND)２および繰り返しデータカウンタ(CNT_REP)３の両方が０になることはないため、もし、メモリの途中でデータ入力が停止した場合、個別データカウンタ(CNT_IND)２、および繰り返しデータカウンタ(CNT_REP)３の値を０としたものをメモリに書き込むことによって、その位置で終了したことを示すことができる。また、格納されたデータは、各Groupのデータ数は、メモリ７に格納されたそのGroupの個別データカウンタの値＋２であるため、０番地から順にたどることによって、容易に元の値に戻すことができる。
【００４１】
［実施例２］
次に、本発明の第２の実施例に係るデジタル波形データ記録回路及びデジタル波形データの記録方法について、図７及び図８を参照して説明する。図７は、本実施例に係るデジタル波形データ記録回路に記録されるメモリの内容を示す図であり、図８は、デジタル波形データの記録手順を示すフローチャート図である。
【００４２】
本実施例の基本的構成は第１の実施例と同様であるが、個別データカウンタ(CNT_IND)２と繰り返しデータカウンタ(CNT_REP)３をペアにした値は、各グループのメモリの最後に格納することも可能である。その場合のデータ記録内容の例を図７に示す。なお、入力データは、図１の例と同じ値が入力されたことを想定している。この場合、そのグループのメモリの最初から、異なる値をもつデータ列の値が順に書き込まれ、次に、同じ値を繰り返すデータが書き込まれ、そのグループの最後のアドレスに個別データカウンタ(CNT_IND)２や繰り返しデータカウンタ(CNT_REP)３の値をペアにした値が書き込まれる。
【００４３】
次に、本実施例の動作を図８に示したフローチャートを用いて説明する。
【００４４】
（i）まず、ステップＳ２０１で最初のデータが入力されると、ステップＳ２０２で、メモリのアドレス０にそのデータを書き込み(MEM[0])、コントローラ６中にあるデータ値をセットするアドレスを保存するレジスタ(CURR_ADD)に１をセット、個別データカウンタ(CNT_IND)２に０をセット、繰り返しデータカウンタ(CNT_REP)３に１をセットし、データラッチレジスタ(OLD_DATA)１にDATAをセットする。
【００４５】
（ii）ステップＳ２０３で次のデータが入力されると、ステップＳ２０４で、データラッチレジスタ１に保存されたその前のデータ(OLD_DATA)と比較する。
【００４６】
（iii）比較した結果、値が等しい場合、ステップＳ２０５で、CURR_ADDレジスタに格納されたアドレスに、個別データカウンタ(CNT_IND)２と繰り返しデータカウンタ(CNT_REP)３の値をペアにして書き込み、繰り返しデータカウンタ(CNT_REP)３の値をインクリメントする。
【００４７】
（iv）比較した結果、値が異なる場合、ステップＳ２０６で、CURR_ADDレジスタに格納されたアドレスに入力データ(DATA)を書き込み、CURR_ADDレジスタの値をインクリメント、個別データカウンタ(CNT_IND)２をインクリメントし、データラッチレジスタ１にDATAをセットする。
【００４８】
（v）上記の比較の結果、値が異なる場合は、上記の（ii）の処理に戻り、上記の処理を繰り返し、値が等しい場合は、次の処理（vi）に移る。
【００４９】
（vi）次に、ステップＳ２０７でデータが入力されると、ステップＳ２０８で、データラッチレジスタ１に保存されたその前のデータ(OLD_DATA)と値を比較する。
【００５０】
（vii）この結果が等しい場合、ステップＳ２０９で、CURR_ADDレジスタで示されるアドレスのメモリに、個別データカウンタ(CNT_IND)２と繰り返しデータカウンタ(CNT_REP)３の値をペアにして書き込み、繰り返しデータカウンタ(CNT_REP)３の値をインクリメントする。
【００５１】
（viii）もし、比較結果が等しく無い場合、ステップＳ２１０で、CURR_ADDレジスタの値＋１のアドレスに入力データ(DATA)を書き込み、CURR_ADDレジスタの値に２を足す。そして、個別データカウンタ(CNT_IND)２の値を０、繰り返しデータカウンタ(CNT_REP)３の値を１にセットし、入力データ(DATA)をデータラッチレジスタ(OLD_DATA)１に保存する。
【００５２】
（ix）上記の比較の結果が等しい場合、（vi）の処理に戻り、異なる場合（ii）の処理に戻る。
【００５３】
ただし、この実施例では、メモリに格納されたデータから元の値を取り出すためには、最後に個別データカウンタの値が格納されているアドレスのデータ値から順に前のアドレス方向にたどって行く必要があるため、最後に個別データカウンタが格納されたアドレスを保存しておく必要がある。
【００５４】
なお、上記各実施例では、カウンタ値の格納に、上位に個別データカウンタ(CNT_IND)の値を、下位に繰り返しデータカウンタ(CNT_REP)の値を格納するようにしているが、これは、下位に個別データカウンタ(CNT_IND)の値を、上位に繰り返しデータカウンタ(CNT_REP)の値を格納するようにしてもよい。
【００５５】
【発明の効果】
以上説明したように、本発明のデジタル波形データ記録回路及びデジタル波形データの記録方法によれば、下記記載の効果を奏する。
【００５６】
本発明の第１の効果は、同じ値が繰り返し入力される場合に、その繰り返しデータ数を保存するというような仕組みとなっているため、繰り返し同じ値のデータ入力される場合が多い波形データの記録では、そのままのデータを保存する場合に対して、保存に必要なメモリ量を低減することができるということである。
【００５７】
また、本発明の第２の効果は、構成自体が非常に単純であるため、回路に必要な面積が小さく、しかも、一回のデータ入力に対して、一回のメモリ書き込みしか生じないため、データ入力サイクルと同程度のアクセスサイクルのメモリを使用することができ、回路設計が容易となるということである。
【００５８】
なお、本発明が上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
【図面の簡単な説明】
【図１】本発明のデジタル波形データ記録回路に入力されるデータの一例を示す図である。
【図２】本発明の第１の実施例におけるメモリの内容を示す図である。
【図３】本発明の第１の実施例に係る波形データ記録回路の構成を示すブロック図である。
【図４】本発明の第１の実施例に係る波形データ記録回路の入力データ例を示す図である。
【図５】本発明の第１の実施例によって設定されるメモリの値を順に示した図である。
【図６】本発明の第１の実施例に係るデジタル波形データの記録手順を示すフローチャート図である。
【図７】本発明の第２の実施例におけるメモリの内容を示す図である。
【図８】本発明の第２の実施例に係るデジタル波形データの記録手順を示すフローチャート図である。
【図９】従来例における入力データの一例を示す図である。
【図１０】第１の従来例におけるメモリの内容を示す図である。
【図１１】第２の従来例におけるメモリの内容を示す図である。
【符号の説明】
１ データラッチレジスタ
２ 個別データカウンタ
３ 繰り返しデータカウンタ
４ セレクタ
５ 比較器
６ コントローラ
７ メモリ
【発明の属する技術分野】
本発明は、LSI内部のデジタル波形を観測するためのデータ記録回路及びデジタル波形データの記録方法に関し、特に、データ記録回路に使用するメモリ量の低減が可能なデジタル波形データ記録回路及びデジタル波形データの記録方法に関する。
【０００２】
【従来の技術】
本発明の対称とするデジタル波形データ記録回路は、特にLSI内部の信号波形を記憶するために用いられている。このようなデジタル波形データ記録回路は、一般的にLSIの外部に設けられ、LSIパッケージの信号ピンに接続するようなものが用いられるが、近年、LSIの高集積化に伴い、複数のLSIを１つのLSIにまとめる、システムオンチップ(SOC)化されるケースが増加してきたため、動作観測に必要な信号を全て外部に出力することが困難になってきた。そこで、この問題を解決する手段の１つとして、観測対象のLSI上にデジタル波形データ記録回路を搭載することが考えられるが、デジタル波形データ記録回路のために使用される面積が大きくなるとLSIのコストが上昇してしまうために、面積の小さなデジタル波形データ記録回路が求められていた。
【０００３】
図１０に、通常用いられているデジタル波形データの記憶方法の一方式についての動作例を示す。例えば、図９に示すようなデータが入力された場合、図１０に示すように、入力データになにも加工することなく順にメモリに格納していく。この方式では、入力されたデジタルデータをそのままの形で保存するため、入力データの数と同じだけのメモリ容量が必要になる。デジタル波形データ記録回路がLSIの外部にある場合は、メモリが比較的潤沢に使用できるため、通常このような方法が用いられる。
【０００４】
図１１に、他の従来例として、本発明と同様に繰り返し同じ値のデータが入力されたときに、そのデータの繰り返し回数を保存することによって、格納するデータ数を低減する方式をもつ例を示す。図１０の従来例と同様に、図９に示すようなデータが入力されたときのメモリの内容を示している。この場合、メモリの各アドレス毎にTAGビットと呼ばれる、１bitの記録領域を設ける。このTAGビットが０だった場合は、その同じアドレスのデータは、通常の入力データを保存したものであることを示し、このTAGビットが１だった場合は、その前のアドレスのデータの繰り返し数を保存している。この様な形態で格納することにより、繰り返し同じ値のデータが入力された場合、格納に必要なメモリの量を減らすことができる。
【０００５】
また、例えば、「コンピュータ大百科」、朝倉書店、1987/4/15,p.545,図4には、データ圧縮手法として、普通のデータとして用いないデータがある場合、その事実を利用して、繰り返し回数であることを明示する方法が記載されている。ただし、この手法を用いる場合は、その入力データがある程度決まっている必要があり、汎用的なデジタル波形データ記録回路には用いることができず、どのような入力データでも使用できるようにするには、図１１の従来例に示した様なTAGビットが必要になる。
【０００６】
【発明が解決しようとする課題】
しかしながら、このTAGビットを使用する従来例では、値をそのまま書きこむ場合に比べると、メモリ量は少なくてよい場合が多いが、実際の波形データの記録に必要なメモリ以外にTAGビット分のメモリが必要なため、その分の面積がやはり無駄になってしまうという問題がある。
【０００７】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、メモリの格納容量の増大を防ぎ、汎用的に利用可能なLSI内蔵用のデジタル波形データ記録回路及びデジタル波形データの記録方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明のデジタル波形データ記録回路は、ＬＳＩ内部の波形データを記録するデジタル波形データ記録回路において、連続的に値が変化している第１のデータ列の各々の値と、同じ値を繰り返す第２のデータ列の一の値とをこの順に配列したデータに、前記第１のデータ列の個数及び前記第２のデータ列の繰り返し回数の組からなるデータを付加した単位で、前記波形データが記録されるものである。
【０００９】
本発明においては、前記デジタル波形データ記録回路に、入力されたデータを保存するデータラッチレジスタと、前記第１のデータ列の個数をカウントする個別データカウンタと、前記第２のデータ列の繰り返し回数をカウントする繰り返しデータカウンタと、メモリに記録するデータを選択するセレクタと、前記データラッチレジスタに保存されたデータと新たに入力されたデータとを比較する比較器と、メモリ用のアドレス信号を生成し、前記個別データカウンタ、前記繰り返しデータカウンタ及び前記セレクタの動作を制御するコントローラとを少なくとも有することが好ましい。
【００１０】
また、本発明においては、前記第１のデータ列の個数及び前記第２のデータ列の繰り返し回数の組からなるデータが、同一アドレスに書き込まれることが好ましい。
【００１１】
また、本発明においては、前記第１のデータ列の個数及び前記第２のデータ列の繰り返し回数の組からなるデータが、前記第１のデータ列直前のアドレス、又は、前記第２のデータ列直後のアドレスに書き込まれる構成とすることができる。
【００１２】
また、本発明の記録方法は、ＬＳＩ内部の複数の状態を表す波形データを記録するデジタル波形データの記録方法において、連続的に値が変化している第１のデータ列の各々の値と、同じ値を繰り返す第２のデータ列の一の値とをこの順に配列したデータに、前記第１のデータ列の個数及び前記第２のデータ列の繰り返し回数の組からなるデータを付加した単位で、前記波形データを記録するものである。
【００１３】
本発明においては、入力されたデータをデータラッチレジスタに保存すると共に、初期値として、前記第１のデータ列の個数をカウントする個別データカウンタに”０”、前記第２のデータ列の繰り返し回数をカウントする繰り返しデータカウンタに”１”を設定する第１のステップと、新たに入力したデータと前記データラッチレジスタに保存されたデータとを比較する第２のステップと、比較の結果、値が異なる場合に、前記新たに入力されたデータを前記データラッチレジスタに保存し、前記個別データカウンタの値に”１”を加算して前記第２のステップに戻り、値が等しい場合に、前記第１のデータ列の個数及び前記第２のデータ列の繰り返し回数の組からなるデータを記録すると共に、前記繰り返しデータカウンタの値に”１”を加算する第３のステップと、新たに入力したデータと前記データラッチレジスタに保存されたデータとを比較する第４のステップと、比較の結果、値が等しい場合に、前記第１のデータ列の個数及び前記第２のデータ列の繰り返し回数の組からなるデータを記録すると共に、前記繰り返しデータカウンタの値に”１”を加算して前記第４のステップに戻り、比較の結果、値が異なる場合に、前記第１のデータ列の各々の値と前記第２のデータ列の一の値と前記第１のデータ列の個数及び前記第２のデータ列の繰り返し回数の組からなるデータとを一単位として記録する前記第５のステップと、を少なくとも有することが好ましい。
【００１４】
以下に図面を参照して説明する。例えば、図１に示すように、D0,D1,D2,D3というように値が変化しているＮ個のデータを持つデータ列が入力され、次に、D4という同じ値をＭ回繰り返すデータ列が入力され、また、D5,D6,D7というように値が変化しているＬ個のデータを持つデータ列が入力され、そして、D8という同じ値をＫ回繰り返すデータ列が入力されるという様なデータ入力の繰り返しが行われた場合、図２に示すように、異なる値を持つデータ列(D0,...,D3)と同じ値を持つデータ列(D4,…,D4)を１つのグループとし、その先頭に、その値が変化するデータ列のデータの個数(Ｎ)と、同じ値を繰り返すデータ列のデータの個数−１(Ｍ−１)をペアにして記憶し、その後ろに値が変化するデータ列の値を(D0,…,D3)を連続して記憶し、その後ろに同じ値を繰り返すデータ(D4)を１つ記憶する。次の値が変化するデータ列と同じ値を繰り返すデータ列のグループに対しても同様な処理を行い、これを繰り返す。
【００１５】
このような記録を行うことにより、LSI内部から生成されるデジタル波形データのように連続して同じ値を持つことが多いデータの場合、重複するデータの記録を減らし、簡単な回路で、より少ないメモリ量でデータを記憶できるようになる。
【００１６】
【発明の実施の形態】
本発明に係るデジタル波形データ記録回路は、その好ましい一実施の形態において、入力されたデータをラッチするデータラッチレジスタと、連続的に値が変化する第１のデータ列の個数をカウントする個別データカウンタと、同じ値を繰り返す第２のデータ列の繰り返し回数をカウントする繰り返しデータカウンタと、メモリに記録するデータを選択するセレクタと、データラッチレジスタに保存されたデータと新たに入力されたデータとを比較する比較器と、メモリ用のアドレス信号を生成し、個別データカウンタ、繰り返しデータカウンタ及びセレクタの動作を制御するコントローラとを少なくとも有し、第１のデータ列の各々の値と、第２のデータ列の値と、第１のデータ列の個数及び第２のデータ列の繰り返し回数の組とを一単位としてメモリに記録することにより、メモリ量の低減を図ることができる。
【００１７】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して説明する。
【００１８】
［実施例１］
まず、本発明の第１の実施例に係るデジタル波形データ記録回路及びデジタル波形データの記録方法について、図３乃至図６を参照して説明する。図３は、本実施例に係るデジタル波形データ記録回路の構成を示すブロック図である。また、図４はデジタル波形データ記録回路に入力される波形データの一例を示す図であり、図５は波形データのメモリへの格納手順を示す図である。また、図６は、デジタル波形データの記録手順を示すフローチャート図である。
【００１９】
図３に示すように、本デジタルデータ記録回路は、入力されたデータをラッチするデータラッチレジスタ(OLD_DATA)１と、値の変化するデータの個数をカウントする個別データカウンタ(CNT_IND)２と、同じ値のデータの繰り返し回数をカウントする繰り返しデータカウンタ(CNT_REP)３と、メモリに書き込む値として入力されたデータ信号を書くか、個別データカウンタ(CNT_IND)２や繰り返しデータカウンタ(CNT_REP)３に格納された値かを選択するセレクタ(SEL)４と、データラッチレジスタに保存された１つ前のデータと現在のデータを比較する比較器(CMP)５と、そして、メモリ用のアドレス信号を生成し、個別データカウンタ(CNT_IND)２、繰り返しデータカウンタ(CNT_REP)３、セレクタ(SEL)４の動作を制御するコントローラ(CTR)６からなる。
【００２０】
入力されたデータ(DATA)は、比較器(CMP)５で１つ前のデータと比較され、同じ値であるかどうか調べられる。その結果に応じて、コントローラ(CTR)６は、個別データカウンタ(CNT_IND)２、繰り返しデータカウンタ(CNT_REP)３を制御し、値の変化するデータの個数や同じ値の繰り返し回数をカウントする。また同時に、コントローラ(CTR)６は、セレクタ４の制御信号、および、メモリのアドレス信号を生成し、メモリ７には、入力データ、または、２つのカウンタの値が書き込まれる。最後に、次の比較を行うために、入力されたデータは、データラッチレジスタ(OLD_DATA)１に保存される。
【００２１】
以下、入力データが図４に示すような波形データであるときの動作例について説明する。図５に、図４のGroup Jのデータのメモリへの格納手順を示す。
【００２２】
（ａ）まず、Group Jの最初のデータである”１５”が、Group J用のメモリの２番目のアドレスに格納される。同時に、個別データカウンタ(CNT_IND)２を０にセットする。また、繰り返しデータカウンタ(CNT_REP)３を１にする。
【００２３】
（ｂ）次に、２番目のデータである”６”が３番目のアドレスに格納される。同時に、個別データカウンタ(CNT_IND)２をインクリメントし、１にする。
【００２４】
（ｃ）次に、３番目のデータである”１０”が４番目のアドレスに格納される。同時に、個別データカウンタ(CNT_IND)２をインクリメントし、２にする。
【００２５】
（ｄ）次に、４番目のデータである”３”が５番目のアドレスに格納される。同時に、個別データカウンタ(CNT_IND)２をインクリメントし、３にする。
【００２６】
（ｅ）次に、５番目のデータである”１”が６番目のアドレスに格納される。同時に、個別データカウンタ(CNT_IND)２をインクリメントし、４にする。
【００２７】
（ｆ）次に、６番目のデータである”１”は、その前のデータと同じ値であるので、１番目のアドレスに上位を現在の個別データカウンタ(CNT_IND)２の値４を、下位を繰り返しデータカウンタ(CNT_REP)３の値１を格納する。同時に、繰り返しデータカウンタ(CNT_REP)３をインクリメントし２を設定する。
【００２８】
（ｇ）次に、７番目のデータである”１”は、その前のデータと同じ値であるので、１番目のアドレスに上位を現在の個別データカウンタ(CNT_IND)２の値４を、下位を繰り返しデータカウンタ(CNT_REP)３の値２を格納する。同時に、繰り返しデータカウンタ(CNT_REP)３をインクリメントし３を設定する。
【００２９】
（ｈ）次に、８番目のデータである”８”は、その前のデータと同じ値ではないので、GroupJの処理は終り、Group J+1の処理になる。Group J+1のメモリは、Group Jのメモリの最後のアドレスの次のアドレスから始まる。８番目のデータは、（ａ）の処理と同様、Group J+1のメモリの２番目のアドレスに格納される。
【００３０】
次に、本発明の実施例の動作を図６に示したフローチャートを用いて説明する。
【００３１】
（ｉ）まず、ステップＳ１０１で最初のデータが入力されると、ステップＳ１０２でメモリのアドレス１にそのデータを書き込み(MEM[1])、コントローラ６中にあるカウンタ値を格納するメモリアドレスを保存するレジスタ(START_ADD)に０をセット、データ値をセットするアドレスを保存するレジスタ(CURR_ADD)に２をセット、個別データカウンタ(CNT_IND)２に０をセット、繰り返しデータカウンタ(CNT_REP)３に１をセットし、データラッチレジスタ(OLD_DATA)１にDATAをセットする。
【００３２】
（ii）ステップＳ１０３で次のデータが入力されると、ステップＳ１０４でデータラッチレジスタ１に保存されたその前のデータ(OLD_DATA)と比較する。
【００３３】
（iii）比較した結果、値が等しい場合、ステップＳ１０５で、START_ADDレジスタに格納されたアドレスに、個別データカウンタ(CNT_IND)２と繰り返しデータカウンタ(CNT_REP)３の値をペアにして書き込み、繰り返しデータカウンタ(CNT_REP)３の値をインクリメントする。（iv）比較した結果、値が異なる場合、ステップＳ１０６で、CURR_ADDレジスタに格納されたアドレスに入力データ(DATA)を書き込み、CURR_ADDレジスタの値をインクリメント、個別データカウンタ(CNT_IND)２をインクリメントし、データラッチレジスタ１にDATAをセットする。
【００３４】
（v）上記の比較の結果、値が異なる場合は、上記の（ii）の処理に戻り、上記の処理を繰り返し、値が等しい場合は、次の処理（vi）に移る。
【００３５】
（vi）次に、ステップＳ１０７でデータが入力されると、ステップＳ１０８で、データラッチレジスタ１に保存されたその前のデータ(OLD_DATA)と値を比較する。
【００３６】
（vii）この結果が等しい場合、ステップＳ１０９で、START_ADDレジスタで示されるアドレスのメモリに、個別データカウンタ(CNT_IND)２と繰り返しデータカウンタ(CNT_REP)３の値をペアにして書き込み、繰り返しデータカウンタ(CNT_REP)３の値をインクリメントする。
【００３７】
（viii）もし、比較結果が等しく無い場合、ステップＳ１１０で、CURR_ADDレジスタの値＋１のアドレスに入力データ(DATA)を書き込み、START_ADDレジスタにCURR_ADDレジスタの値をコピーし、CURR_ADDレジスタの値に２を足す。そして、個別データカウンタ(CNT_IND)２の値を０、繰り返しデータカウンタ(CNT_REP)３の値を１にセットし、入力データ(DATA)をデータラッチレジスタ(OLD_DATA)１に保存する。
【００３８】
（ix）上記の比較の結果が等しい場合、（vi）の処理に戻り、異なる場合（ii）の処理に戻る。
【００３９】
このような処理を繰り返すことにより、LSI内部から生成されるデジタル波形データのように連続して同じ値を持つことが多いデータの場合、重複するデータの記録を減らし、簡単な回路で、より少ないメモリ量でデータを記憶できるようになる。
【００４０】
なお、通常のGroup用のカウンタでは、個別データカウンタ(CNT_IND)２および繰り返しデータカウンタ(CNT_REP)３の両方が０になることはないため、もし、メモリの途中でデータ入力が停止した場合、個別データカウンタ(CNT_IND)２、および繰り返しデータカウンタ(CNT_REP)３の値を０としたものをメモリに書き込むことによって、その位置で終了したことを示すことができる。また、格納されたデータは、各Groupのデータ数は、メモリ７に格納されたそのGroupの個別データカウンタの値＋２であるため、０番地から順にたどることによって、容易に元の値に戻すことができる。
【００４１】
［実施例２］
次に、本発明の第２の実施例に係るデジタル波形データ記録回路及びデジタル波形データの記録方法について、図７及び図８を参照して説明する。図７は、本実施例に係るデジタル波形データ記録回路に記録されるメモリの内容を示す図であり、図８は、デジタル波形データの記録手順を示すフローチャート図である。
【００４２】
本実施例の基本的構成は第１の実施例と同様であるが、個別データカウンタ(CNT_IND)２と繰り返しデータカウンタ(CNT_REP)３をペアにした値は、各グループのメモリの最後に格納することも可能である。その場合のデータ記録内容の例を図７に示す。なお、入力データは、図１の例と同じ値が入力されたことを想定している。この場合、そのグループのメモリの最初から、異なる値をもつデータ列の値が順に書き込まれ、次に、同じ値を繰り返すデータが書き込まれ、そのグループの最後のアドレスに個別データカウンタ(CNT_IND)２や繰り返しデータカウンタ(CNT_REP)３の値をペアにした値が書き込まれる。
【００４３】
次に、本実施例の動作を図８に示したフローチャートを用いて説明する。
【００４４】
（i）まず、ステップＳ２０１で最初のデータが入力されると、ステップＳ２０２で、メモリのアドレス０にそのデータを書き込み(MEM[0])、コントローラ６中にあるデータ値をセットするアドレスを保存するレジスタ(CURR_ADD)に１をセット、個別データカウンタ(CNT_IND)２に０をセット、繰り返しデータカウンタ(CNT_REP)３に１をセットし、データラッチレジスタ(OLD_DATA)１にDATAをセットする。
【００４５】
（ii）ステップＳ２０３で次のデータが入力されると、ステップＳ２０４で、データラッチレジスタ１に保存されたその前のデータ(OLD_DATA)と比較する。
【００４６】
（iii）比較した結果、値が等しい場合、ステップＳ２０５で、CURR_ADDレジスタに格納されたアドレスに、個別データカウンタ(CNT_IND)２と繰り返しデータカウンタ(CNT_REP)３の値をペアにして書き込み、繰り返しデータカウンタ(CNT_REP)３の値をインクリメントする。
【００４７】
（iv）比較した結果、値が異なる場合、ステップＳ２０６で、CURR_ADDレジスタに格納されたアドレスに入力データ(DATA)を書き込み、CURR_ADDレジスタの値をインクリメント、個別データカウンタ(CNT_IND)２をインクリメントし、データラッチレジスタ１にDATAをセットする。
【００４８】
（v）上記の比較の結果、値が異なる場合は、上記の（ii）の処理に戻り、上記の処理を繰り返し、値が等しい場合は、次の処理（vi）に移る。
【００４９】
（vi）次に、ステップＳ２０７でデータが入力されると、ステップＳ２０８で、データラッチレジスタ１に保存されたその前のデータ(OLD_DATA)と値を比較する。
【００５０】
（vii）この結果が等しい場合、ステップＳ２０９で、CURR_ADDレジスタで示されるアドレスのメモリに、個別データカウンタ(CNT_IND)２と繰り返しデータカウンタ(CNT_REP)３の値をペアにして書き込み、繰り返しデータカウンタ(CNT_REP)３の値をインクリメントする。
【００５１】
（viii）もし、比較結果が等しく無い場合、ステップＳ２１０で、CURR_ADDレジスタの値＋１のアドレスに入力データ(DATA)を書き込み、CURR_ADDレジスタの値に２を足す。そして、個別データカウンタ(CNT_IND)２の値を０、繰り返しデータカウンタ(CNT_REP)３の値を１にセットし、入力データ(DATA)をデータラッチレジスタ(OLD_DATA)１に保存する。
【００５２】
（ix）上記の比較の結果が等しい場合、（vi）の処理に戻り、異なる場合（ii）の処理に戻る。
【００５３】
ただし、この実施例では、メモリに格納されたデータから元の値を取り出すためには、最後に個別データカウンタの値が格納されているアドレスのデータ値から順に前のアドレス方向にたどって行く必要があるため、最後に個別データカウンタが格納されたアドレスを保存しておく必要がある。
【００５４】
なお、上記各実施例では、カウンタ値の格納に、上位に個別データカウンタ(CNT_IND)の値を、下位に繰り返しデータカウンタ(CNT_REP)の値を格納するようにしているが、これは、下位に個別データカウンタ(CNT_IND)の値を、上位に繰り返しデータカウンタ(CNT_REP)の値を格納するようにしてもよい。
【００５５】
【発明の効果】
以上説明したように、本発明のデジタル波形データ記録回路及びデジタル波形データの記録方法によれば、下記記載の効果を奏する。
【００５６】
本発明の第１の効果は、同じ値が繰り返し入力される場合に、その繰り返しデータ数を保存するというような仕組みとなっているため、繰り返し同じ値のデータ入力される場合が多い波形データの記録では、そのままのデータを保存する場合に対して、保存に必要なメモリ量を低減することができるということである。
【００５７】
また、本発明の第２の効果は、構成自体が非常に単純であるため、回路に必要な面積が小さく、しかも、一回のデータ入力に対して、一回のメモリ書き込みしか生じないため、データ入力サイクルと同程度のアクセスサイクルのメモリを使用することができ、回路設計が容易となるということである。
【００５８】
なお、本発明が上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
【図面の簡単な説明】
【図１】本発明のデジタル波形データ記録回路に入力されるデータの一例を示す図である。
【図２】本発明の第１の実施例におけるメモリの内容を示す図である。
【図３】本発明の第１の実施例に係る波形データ記録回路の構成を示すブロック図である。
【図４】本発明の第１の実施例に係る波形データ記録回路の入力データ例を示す図である。
【図５】本発明の第１の実施例によって設定されるメモリの値を順に示した図である。
【図６】本発明の第１の実施例に係るデジタル波形データの記録手順を示すフローチャート図である。
【図７】本発明の第２の実施例におけるメモリの内容を示す図である。
【図８】本発明の第２の実施例に係るデジタル波形データの記録手順を示すフローチャート図である。
【図９】従来例における入力データの一例を示す図である。
【図１０】第１の従来例におけるメモリの内容を示す図である。
【図１１】第２の従来例におけるメモリの内容を示す図である。
【符号の説明】
１ データラッチレジスタ
２ 個別データカウンタ
３ 繰り返しデータカウンタ
４ セレクタ
５ 比較器
６ コントローラ
７ メモリ
Claims (10)
- ＬＳＩ内部の波形データを記録するデジタル波形データ記録回路において、
連続的に値が変化している第１のデータ列の各々の値と、同じ値を繰り返す第２のデータ列の一の値とをこの順に配列したデータに、前記第１のデータ列の個数及び前記第２のデータ列の繰り返し回数の組からなるデータを付加した単位で、前記波形データが記録されることを特徴とするデジタル波形データ記録回路。 - 前記デジタル波形データ記録回路に、入力されたデータを保存するデータラッチレジスタと、前記第１のデータ列の個数をカウントする個別データカウンタと、前記第２のデータ列の繰り返し回数をカウントする繰り返しデータカウンタと、メモリに記録するデータを選択するセレクタと、前記データラッチレジスタに保存されたデータと新たに入力されたデータとを比較する比較器と、メモリ用のアドレス信号を生成し、前記個別データカウンタ、前記繰り返しデータカウンタ及び前記セレクタの動作を制御するコントローラとを少なくとも有することを特徴とする請求項１記載のデジタル波形データ記録回路。
- 前記第１のデータ列の個数及び前記第２のデータ列の繰り返し回数の組からなるデータが、同一アドレスに書き込まれることを特徴とする請求項１又は２に記載のデジタル波形データ記録回路。
- 前記第１のデータ列の個数及び前記第２のデータ列の繰り返し回数の組からなるデータが、前記第１のデータ列直前のアドレスに書き込まれることを特徴とする請求項３記載のデジタル波形データ記録回路。
- 前記第１のデータ列の個数及び前記第２のデータ列の繰り返し回数の組からなるデータが、前記第２のデータ列直後のアドレスに書き込まれることを特徴とする請求項３記載のデジタル波形データ記録回路。
- ＬＳＩ内部の複数の状態を表す波形データを記録するデジタル波形データの記録方法において、
連続的に値が変化している第１のデータ列の各々の値と、同じ値を繰り返す第２のデータ列の一の値とをこの順に配列したデータに、前記第１のデータ列の個数及び前記第２のデータ列の繰り返し回数の組からなるデータを付加した単位で、前記波形データを記録することを特徴とするデジタル波形データの記録方法。 - 入力されたデータをデータラッチレジスタに保存すると共に、初期値として、前記第１のデータ列の個数をカウントする個別データカウンタに”０”、前記第２のデータ列の繰り返し回数をカウントする繰り返しデータカウンタに”１”を設定する第１のステップと、新たに入力したデータと前記データラッチレジスタに保存されたデータとを比較する第２のステップと、比較の結果、値が異なる場合に、前記新たに入力されたデータを前記データラッチレジスタに保存し、前記個別データカウンタの値に”１”を加算して前記第２のステップに戻り、値が等しい場合に、前記第１のデータ列の個数及び前記第２のデータ列の繰り返し回数の組からなるデータを記録すると共に、前記繰り返しデータカウンタの値に”１”を加算する第３のステップと、新たに入力したデータと前記データラッチレジスタに保存されたデータとを比較する第４のステップと、比較の結果、値が等しい場合に、前記第１のデータ列の個数及び前記第２のデータ列の繰り返し回数の組からなるデータを記録すると共に、前記繰り返しデータカウンタの値に”１”を加算して前記第４のステップに戻り、比較の結果、値が異なる場合に、前記第１のデータ列の各々の値と前記第２のデータ列の一の値と前記第１のデータ列の個数及び前記第２のデータ列の繰り返し回数の組からなるデータとを一単位として記録する前記第５のステップと、を少なくとも有することを特徴とする請求項６記載のデジタル波形データの記録方法。
- 前記第１のデータ列の個数及び前記第２のデータ列の繰り返し回数の組からなるデータを、同一アドレスに書き込むことを特徴とする請求項６又は７記載のデジタル波形データの記録方法。
- 前記第５のステップにおいて、前記第１のデータ列の個数及び前記第２のデータ列の繰り返し回数の組からなるデータを、前記第１のデータ列の直前のアドレスに書き込むことを特徴とする請求項８記載のデジタル波形データの記録方法。
- 前記第５のステップにおいて、前記第１のデータ列の個数及び前記第２のデータ列の繰り返し回数の組からなるデータを、前記第２のデータ列の直後のアドレスに書き込むことを特徴とする請求項８記載のデジタル波形データの記録方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001233258A JP3775487B2 (ja) | 2001-08-01 | 2001-08-01 | デジタル波形データ記録回路及びデジタル波形データの記録方法 |
| US10/210,324 US7051183B2 (en) | 2001-08-01 | 2002-08-01 | Circuit for recording digital waveform data and method of doing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001233258A JP3775487B2 (ja) | 2001-08-01 | 2001-08-01 | デジタル波形データ記録回路及びデジタル波形データの記録方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003044266A JP2003044266A (ja) | 2003-02-14 |
| JP3775487B2 true JP3775487B2 (ja) | 2006-05-17 |
Family
ID=19065051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001233258A Expired - Fee Related JP3775487B2 (ja) | 2001-08-01 | 2001-08-01 | デジタル波形データ記録回路及びデジタル波形データの記録方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7051183B2 (ja) |
| JP (1) | JP3775487B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100636141B1 (ko) * | 2004-04-30 | 2006-10-18 | 삼성전자주식회사 | 프로그래밍 기능을 가진 어플리케이션을 기록한 저장매체, 재생 장치 및 그 재생 방법 |
| US20080075057A1 (en) * | 2006-09-25 | 2008-03-27 | Mediatek Inc. | Frequency correction burst detection |
| JP5600517B2 (ja) | 2010-08-18 | 2014-10-01 | キヤノン株式会社 | 情報処理装置、情報処理方法、およびプログラム |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0650478B2 (ja) | 1987-03-27 | 1994-06-29 | 日本電気株式会社 | デ−タ圧縮記憶方式 |
| JPH03164951A (ja) | 1989-11-24 | 1991-07-16 | Nec Software Ltd | ファイルのデータ保管装置 |
| JPH08255072A (ja) | 1995-03-17 | 1996-10-01 | Fujitsu Ltd | データ転送装置 |
| JP3604795B2 (ja) * | 1995-11-30 | 2004-12-22 | キヤノン株式会社 | 印字制御装置と印字制御方法 |
| US5832490A (en) * | 1996-05-31 | 1998-11-03 | Siemens Medical Systems, Inc. | Lossless data compression technique that also facilitates signal analysis |
| JPH11102310A (ja) | 1997-09-25 | 1999-04-13 | Nec Kofu Ltd | プログラムトレーサおよびトレースデータ圧縮記録方法 |
| JPH11249869A (ja) | 1998-03-05 | 1999-09-17 | Mitsubishi Electric Corp | 演算装置 |
| JP2001030552A (ja) | 1999-07-26 | 2001-02-06 | Canon Inc | データ転送方法およびデータ転送装置ならびに記録装置 |
| JP2002251494A (ja) * | 2000-12-20 | 2002-09-06 | Victor Co Of Japan Ltd | デジタルコンテンツデータ配信システム |
-
2001
- 2001-08-01 JP JP2001233258A patent/JP3775487B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-01 US US10/210,324 patent/US7051183B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7051183B2 (en) | 2006-05-23 |
| JP2003044266A (ja) | 2003-02-14 |
| US20030028748A1 (en) | 2003-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2696026B2 (ja) | 半導体記憶装置 | |
| US6516430B1 (en) | Test circuit for semiconductor device with multiple memory circuits | |
| JP2001209656A (ja) | 検索用データ構造構築方法、その装置、機械可読データ記録媒体及び機械可読プログラム記録媒体 | |
| CN111427885A (zh) | 基于查找表的数据库管理方法和装置 | |
| JP3775487B2 (ja) | デジタル波形データ記録回路及びデジタル波形データの記録方法 | |
| CN110309081B (zh) | 基于压缩存储和地址映射表项的ftl读写数据页的方法 | |
| JP4586633B2 (ja) | デコーダ回路、デコード方法及びデータ記録装置 | |
| JPH04241681A (ja) | 圧縮切替え方式の記憶装置 | |
| KR100624863B1 (ko) | 이동통신 단말기의 메모리의 효율적 사용 방법 | |
| JP3350005B2 (ja) | カウンタの読出し制御装置とその制御方法 | |
| TWI285836B (en) | Method and/or architecture implemented in hardware for the adjustment of messages with indeterministic length | |
| JPH05134007A (ja) | 半導体集積論理回路 | |
| US7038965B2 (en) | Pointer generator for stack | |
| CN100353550C (zh) | 集成电路设备及用于该设备的*** | |
| CN111722788B (zh) | 存储器装置以及存储器的存取方法 | |
| US7065606B2 (en) | Controller architecture for memory mapping | |
| JPS61246848A (ja) | 動作履歴記憶回路 | |
| JP5274414B2 (ja) | パルス波形データの作成方法 | |
| US6336199B1 (en) | Computer-readable recording medium storing a method of masking or modifying output events of bi-directional signals in an event-format test pattern file for a semiconductor integrated circuit | |
| KR100311013B1 (ko) | 테스트시퀀스데이터의압축방법 | |
| JP2012247866A (ja) | ソート時のキー削減方法及び装置及びプログラム | |
| JPH0830434A (ja) | メモリアクセス制御装置 | |
| JP4061841B2 (ja) | 半導体記憶装置 | |
| Pereira et al. | A novel GDSII compression technique | |
| JPH0373046A (ja) | メモリ素子の論理シミュレーション方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |