JP3769276B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3769276B2
JP3769276B2 JP2003318393A JP2003318393A JP3769276B2 JP 3769276 B2 JP3769276 B2 JP 3769276B2 JP 2003318393 A JP2003318393 A JP 2003318393A JP 2003318393 A JP2003318393 A JP 2003318393A JP 3769276 B2 JP3769276 B2 JP 3769276B2
Authority
JP
Japan
Prior art keywords
film
amorphous
psztr
capacitor
film containing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003318393A
Other languages
English (en)
Other versions
JP2005086085A (ja
Inventor
啓輔 中澤
晃司 山川
克晃 名取
壮一 山崎
寛志 糸川
宏行 金谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003318393A priority Critical patent/JP3769276B2/ja
Priority to US10/833,096 priority patent/US7233040B2/en
Publication of JP2005086085A publication Critical patent/JP2005086085A/ja
Application granted granted Critical
Publication of JP3769276B2 publication Critical patent/JP3769276B2/ja
Priority to US11/754,022 priority patent/US7531408B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、半導体装置及びその製造方法、特にキャパシタを有する半導体装置及びその製造方法に関する。
近年、キャパシタの誘電体膜に強誘電体膜を用いた強誘電体メモリ（ＦｅＲＡＭ：Ferroelectric Random Access Memory）の開発が進められている。
強誘電体メモリでは、強誘電体膜にＰＺＴ膜（Ｐｂ(ＺｒxＴｉ1-x )Ｏ3 膜：０＜ｘ＜１）を用い、下部電極及び上部電極にＳＲＯ膜（ＳｒＲｕＯ3 膜）を用いた構造が提案されている（例えば、特許文献１及び特許文献２参照）。このような構造を用いることで、キャパシタの疲労特性を向上させることが可能である。
しかしながら、ＰＺＴ膜に含有された元素とＳＲＯ膜に含有された元素とは、酸素を除いて、互いに異なっている。したがって、上述した従来のキャパシタでは、ＰＺＴ膜の構成元素とＳＲＯ膜の構成元素とが違いすぎるため、ＰＺＴ膜とＳＲＯ膜との界面に電荷が蓄積されやすい。そのため、キャパシタのリテンション特性やインプリント特性が劣化しやすいという問題がある。また、ＳＲＯ膜をスパッタリング法で形成した場合、結晶配向性はランダム配向となる。したがって、そのようなＳＲＯ膜上に形成されたＰＺＴ膜は、ＳＲＯ膜の配向性が反映されてランダム配向となり、大きな分極量が得られない。
米国特許第６３５１００６号明細書 米国特許第６１９４２２８号明細書
このように、強誘電体膜にＰＺＴ膜を用い且つ電極膜にＳＲＯ膜を用いた従来のキャパシタでは、分極量が小さく、またリテンション特性やインプリント特性が劣化しやすく、信頼性や特性に優れたキャパシタを得ることが困難であった。
本発明は、上記従来の課題に対してなされたものであり、信頼性や特性に優れたキャパシタを有する半導体装置及びその製造方法を提供することを目的としている。
本発明の第１の視点に係る半導体装置は、半導体基板と、前記半導体基板の上方に設けられ、Ｐｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有した膜と、前記Ｐｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有した膜上に設けられ且つＰｂ、Ｚｒ、Ｔｉ及びＯを含有した誘電体膜とを含むキャパシタと、を備えたことを特徴とする。
本発明の第２の視点に係る半導体装置は、半導体基板と、前記半導体基板の上方に設けられ、Ｐｂ、Ｚｒ、Ｔｉ及びＯを含有した誘電体膜と、前記誘電体膜上に設けられ且つＰｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有した膜とを含むキャパシタと、を備えたことを特徴とする。
本発明の第３の視点に係る半導体装置の製造方法は、半導体基板の上方に、Ｐｂ、Ｚｒ、Ｔｉ及びＯを含有した誘電体膜を含むキャパシタを形成する工程を備えた半導体装置の製造方法であって、前記キャパシタを形成する工程は、Ｐｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有した結晶膜を形成する工程を含むことを特徴とする。
本発明によれば、Ｐｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有した膜を用いることで、信頼性や特性に優れたキャパシタを有する半導体装置を得ることが可能となる。
以下、本発明の実施形態を図面を参照して説明する。
図１は、本発明の実施形態に係る半導体装置の概略構成を模式的に示した断面図である。
本半導体装置（半導体集積回路装置）は、ＭＩＳトランジスタ２等が設けられた半導体基板（シリコン基板等）１の上方にキャパシタ３が形成されている。キャパシタ３は、下部電極を含んだ下部構造１０、上部電極を含んだ上部構造３０及び下部構造１０と上部構造３０との間に設けられた誘電体膜２０とによって形成されている。半導体基板１とキャパシタ３との間には層間絶縁膜４等が設けられ、層間絶縁膜４内に形成されたプラグ５によってＭＩＳトランジスタ２とキャパシタ３とが電気的に接続されている。
誘電体膜２０は、Ｐｂ（鉛）、Ｚｒ（ジルコニウム）、Ｔｉ（チタン）及びＯ（酸素）を含有した強誘電体膜であり、代表的にはＰＺＴ膜（Ｐｂ(ＺｒxＴｉ1-x )Ｏ3 膜）が用いられる。ＰＺＴ膜中にＬａ（ランタン）、Ｓｒ（ストロンチウム）或いはＣａ（カルシウム）等の元素が含有されていてもよい。
下部構造１０及び上部構造３０の少なくとも一方は、Ｐｂ（鉛）、Ｓｒ（ストロンチウム）、Ｚｒ（ジルコニウム）、Ｔｉ（チタン）、Ｒｕ（ルテニウム）及びＯ（酸素）を含有した膜を含んでいる。この膜は、代表的には、ＰｂxＳｒ(1-x)ＺｒyＴｉzＲｕ(1-y-z)Ｏ3 （ただし、０＜ｘ＜１、０＜ｙ＜１、０＜ｚ＜１、ｙ＋ｚ＜１）なる化学式で表わされ、ペロブスカイト型結晶構造を有している。本明細書では、便宜上、Ｐｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有した膜をＰＳＺＴＲ膜と呼ぶ。ＰＳＺＴＲ膜に含有された各元素の組成比は、膜厚方向で一定であってもよいが、膜厚方向で変化していてもよい。また、ＰＳＺＴＲ膜の導電率は、膜形成条件等に応じて変わる。そのため、ＰＳＺＴＲ膜は、実質的に導電体である場合、実質的に誘電体である場合、或いは導電体である部分と誘電体である部分がともに含まれている場合がある。
図２（ａ）〜図２（ｄ）は、図１に示したキャパシタ３の構成例を模式的に示した断面図である。
図２（ａ）は、下部構造１０をＰＳＺＴＲ膜１１で形成した例であり、ＰＳＺＴＲ膜１１上に誘電体膜（ＰＺＴ膜）２０が、誘電体膜２０上に上部構造３０が形成されている。本例では、ＰＳＺＴＲ膜１１がキャパシタの下部電極として機能する。
図２（ｂ）は、下部構造１０を、ＰＳＺＴＲ膜１１と導電膜１２との積層膜で形成した例である。導電膜１２は、Ｓｒ、Ｒｕ及びＯを含有しており、代表的にはＳＲＯ膜（ＳｒＲｕＯ3 膜）である。本例では、少なくとも導電膜１２がキャパシタの下部電極として機能する。また、ＰＳＺＴＲ膜１１が実質的に導電体である場合には、ＰＳＺＴＲ膜１１も下部電極として機能する。
図２（ｃ）は、下部構造１０を、ＰＳＺＴＲ膜１１と導電膜１３との積層膜で形成した例であり、導電膜１３には金属膜或いは金属化合物膜が用いられる。金属膜にはプラチナ膜（Ｐｔ膜）、イリジウム膜（Ｉｒ膜）或いはチタン膜（Ｔｉ膜）を用いることが可能であり、金属化合物膜にはイリジウム酸化物膜（ＩｒＯ2 膜）を用いることが可能である。なお、本明細書では、便宜上、金属膜或いは金属化合物膜で形成された導電膜１３を金属含有膜と呼ぶ場合もある。また、複数の金属含有膜が積層されていてもよい。本例では、少なくとも導電膜１３がキャパシタの下部電極として機能する。また、ＰＳＺＴＲ膜１１が実質的に導電体である場合には、ＰＳＺＴＲ膜１１も下部電極として機能する。
図２（ｄ）は、下部構造１０を、ＰＳＺＴＲ膜１１と導電膜（ＳＲＯ膜）１２と導電膜（金属膜或いは金属化合物膜）１３との積層膜で形成した例である。導電膜１３の例は、すでに述べた通りである。本例では、少なくとも導電膜１２及び１３がキャパシタの下部電極として機能する。また、ＰＳＺＴＲ膜１１が実質的に導電体である場合には、ＰＳＺＴＲ膜１１も下部電極として機能する。
図３（ａ）〜図３（ｄ）も、図１に示したキャパシタ３の構成例を模式的に示した断面図である。
図３（ａ）は、上部構造３０をＰＳＺＴＲ膜３１で形成した例であり、下部構造１０上に誘電体膜（ＰＺＴ膜）２０が、誘電体膜２０上にＰＳＺＴＲ膜３１が形成されている。本例では、ＰＳＺＴＲ膜３１がキャパシタの上部電極として機能する。
図３（ｂ）は、上部構造３０を、ＰＳＺＴＲ膜３１と導電膜３２との積層膜で形成した例である。導電膜３２は、Ｓｒ、Ｒｕ及びＯを含有しており、代表的にはＳＲＯ膜（ＳｒＲｕＯ3 膜）である。本例では、少なくとも導電膜３２がキャパシタの上部電極として機能する。また、ＰＳＺＴＲ膜３１が実質的に導電体である場合には、ＰＳＺＴＲ膜３１も上部電極として機能する。
図３（ｃ）は、上部構造３０を、ＰＳＺＴＲ膜３１と導電膜３３との積層膜で形成した例であり、導電膜３３には金属膜或いは金属化合物膜が用いられる。導電膜３３の例は、すでに述べた導電膜１３の例と同様である。本例では、少なくとも導電膜３３がキャパシタの上部電極として機能する。また、ＰＳＺＴＲ膜３１が実質的に導電体である場合には、ＰＳＺＴＲ膜３１も上部電極として機能する。
図３（ｄ）は、上部構造３０を、ＰＳＺＴＲ膜３１と導電膜（ＳＲＯ膜）３２と導電膜（金属膜或いは金属化合物膜）３３との積層膜で形成した例である。導電膜３３の例は、すでに述べた通りである。本例では、少なくとも導電膜３２及び３３がキャパシタの上部電極として機能する。また、ＰＳＺＴＲ膜３１が実質的に導電体である場合には、ＰＳＺＴＲ膜３１も上部電極として機能する。
なお、図２（ａ）〜図２（ｄ）は、主としてキャパシタの下部構造１０の構成に着目したものであり、上部構造３０には任意の構成を用いることが可能である。同様に、図３（ａ）〜図３（ｄ）は、主としてキャパシタの上部構造３０の構成に着目したものであり、下部構造１０には任意の構成を用いることが可能である。したがって、図２（ａ）〜図２（ｄ）に示したいずれかの下部構造１０と、図３（ａ）〜図３（ｄ）に示したいずれかの上部構造３０との組み合わせを用いることも、もちろん可能である。
また、上述した各構成例において、ＰＳＺＴＲ膜及びＰＺＴ膜の主配向方向は、（１１１）方向となっている。
次に、図１に示したキャパシタ３のいくつかの基本的な製造方法例について説明する。
図４（ａ）〜図４（ｃ）は、第１の製造方法例を示した断面図である。まず、図４（ａ）に示すように、スパッタリング法等により、アモルファスＳＲＯ膜１５及びアモルファスＰＺＴ膜２５を順次形成する。次に、図４（ｂ）に示すように、熱処理によってアモルファスＳＲＯ膜１５とアモルファスＰＺＴ膜２５とを反応させ、結晶化したＰＳＺＴＲ膜１１を形成する。次に、図４（ｃ）に示すように、スパッタリング法等によりＰＳＺＴＲ膜１１上にアモルファスＰＺＴ膜を形成し、さらに熱処理によってアモルファスＰＺＴ膜を結晶化する。その後、結晶化したＰＺＴ膜２０上に上部構造膜３０ａを形成する。なお、アモルファスＰＺＴ膜の堆積及び結晶化を複数回繰り返すようにしてもよい。また、アモルファスＰＺＴ膜を結晶化する前に上部構造用の膜を形成し、その後でアモルファスＰＺＴ膜を結晶化してもよい。
図５（ａ）〜図５（ｃ）は、第２の製造方法例を示した断面図である。まず、図５（ａ）に示すように、スパッタリング法等により、アモルファスＳＲＯ膜１５及びアモルファスＰＺＴ膜２５を順次形成する。次に、図５（ｂ）に示すように、熱処理によってアモルファスＳＲＯ膜１５とアモルファスＰＺＴ膜２５の下側部分（特に、アモルファスＳＲＯ膜１５とアモルファスＰＺＴ膜２５との界面に近い部分）とを反応させ、結晶化したＰＳＺＴＲ膜１１を形成する。この熱処理において、アモルファスＰＺＴ膜２５の上側部分も同時に結晶化され、結晶化したＰＺＴ膜２０が形成される。次に、図５（ｃ）に示すように、結晶化したＰＺＴ膜２０上に上部構造膜３０ａを形成する。
図６（ａ）〜図６（ｃ）は、第３の製造方法例を示した断面図である。図６（ａ）及び図６（ｂ）の基本的な工程は、図５（ａ）及び図５（ｂ）の工程と同様である。すなわち、アモルファスＳＲＯ膜１５及びアモルファスＰＺＴ膜２５を形成した後、熱処理によって結晶化したＰＳＺＴＲ膜１１及び結晶化したＰＺＴ膜２０ａを形成する。次に、図６（ｃ）に示すように、スパッタリング法等によりＰＺＴ膜２０ａ上にアモルファスＰＺＴ膜を形成し、さらに熱処理によってアモルファスＰＺＴ膜を結晶化する。その後、結晶化したＰＺＴ膜２０ｂ上に上部構造膜３０ａを形成する。
なお、上述した第１〜第３の製造方法例では、熱処理によってアモルファスＳＲＯ膜１５全体をＰＳＺＴＲ膜１１に変換するようにしたが、アモルファスＳＲＯ膜１５の上側部分をＰＳＺＴＲ膜１１に変換し、下側部分を結晶化したＳＲＯ膜に変換するようにしてもよい。この場合には、例えば図２（ｂ）に示したような下部構造１０を得ることが可能である。また、上述した第１〜第３の製造方法例では、アモルファスＳＲＯ膜１５の形成から説明を始めたが、アモルファスＳＲＯ膜１５下に金属膜や金属化合物膜を予め形成しておいてもよい。この場合には、例えば図２（ｃ）或いは図２（ｄ）に示したような下部構造１０を得ることが可能である。
図７（ａ）〜図７（ｃ）は、第４の製造方法例を示した断面図である。まず、図７（ａ）に示すように、スパッタリング法等により下部構造膜１０ａ上にアモルファスＰＺＴ膜を形成し、さらに熱処理によってアモルファスＰＺＴ膜を結晶化し、結晶化したＰＺＴ膜２０を形成する。なお、アモルファスＰＺＴ膜の堆積及び結晶化を複数回繰り返してＰＺＴ膜２０を形成するようにしてもよい。次に、図７（ｂ）に示すように、結晶化したＰＺＴ膜２０上にアモルファスＰＺＴ膜２６を形成し、さらにアモルファスＰＺＴ膜２６上にアモルファスＳＲＯ膜３６を形成する。次に、図７（ｃ）に示すように、熱処理によってアモルファスＰＺＴ膜２６とアモルファスＳＲＯ膜３６とを反応させ、結晶化したＰＳＺＴＲ膜３１を形成する。
図８（ａ）〜図８（ｃ）は、第５の製造方法例を示した断面図である。まず、図８（ａ）に示すように、下部構造膜１０ａを形成する。次に、図８（ｂ）に示すように、スパッタリング法等により、下部構造膜１０ａ上にアモルファスＰＺＴ膜２６を形成し、さらにアモルファスＰＺＴ膜２６上にアモルファスＳＲＯ膜３６を形成する。次に、図８（ｃ）に示すように、熱処理によってアモルファスＰＺＴ膜２６の上側部分（特に、アモルファスＳＲＯ膜２６とアモルファスＰＺＴ膜３６との界面に近い部分）とアモルファスＳＲＯ膜３６とを反応させ、結晶化したＰＳＺＴＲ膜３１を形成する。この熱処理において、アモルファスＰＺＴ膜２６の下側部分も同時に結晶化され、結晶化したＰＺＴ膜２０が形成される。
図９（ａ）〜図９（ｃ）は、第６の製造方法例を示した断面図である。図９（ａ）の基本的な工程は、図７（ａ）の工程と同様であり、下部構造膜１０ａ及び結晶化したＰＺＴ膜２０ｃが形成される。次に、図９（ｂ）に示すように、スパッタリング法等により、ＰＺＴ膜２０ｃ上にアモルファスＰＺＴ膜２６を形成し、さらにアモルファスＰＺＴ膜２６上にアモルファスＳＲＯ膜３６を形成する。次に、図９（ｃ）に示すように、熱処理によってアモルファスＰＺＴ膜２６の上側部分とアモルファスＳＲＯ膜３６とを反応させ、結晶化したＰＳＺＴＲ膜３１を形成する。この熱処理において、アモルファスＰＺＴ膜２６の下側部分も同時に結晶化され、結晶化したＰＺＴ膜２０ｄが形成される。
なお、上述した第４〜第６の製造方法例では、熱処理によってアモルファスＳＲＯ膜３６全体をＰＳＺＴＲ膜３１に変換するようにしたが、アモルファスＳＲＯ膜３６の下側部分をＰＳＺＴＲ膜３１に変換し、上側部分を結晶化したＳＲＯ膜に変換するようにしてもよい。この場合には、例えば図３（ｂ）に示したような上部構造３０を得ることが可能である。また、上述した第４〜第６の製造方法例では、ＰＳＺＴＲ膜３１の形成までを説明したが、ＰＳＺＴＲ膜３１膜上に金属膜や金属化合物膜を形成してもよい。また、アモルファスＳＲＯ膜３６を結晶化する前にアモルファスＳＲＯ膜３６上に金属膜や金属化合物膜を形成しておき、その後でアモルファスＳＲＯ膜３６を結晶化してもよい。これらの場合には、例えば図３（ｃ）或いは図３（ｄ）に示したような上部構造３０を得ることが可能である。
なお、第１〜第３の製造方法例は、主としてＰＳＺＴＲ膜１１及びＰＺＴ膜２０の形成方法に着目したものであり、上部構造膜３０ａには任意の形成方法を用いることが可能である。同様に、第４〜第６の製造方法例は、主としてＰＳＺＴＲ膜３１及びＰＺＴ膜２０の形成方法に着目したものであり、下部構造膜１０ａには任意の形成方法を用いることが可能である。したがって、第１〜第３のいずれかの製造方法例と、第４〜第６のいずれかの製造方法例とを組み合わせた製造方法を用いることも、もちろん可能である。
図１０（ａ）及び図１０（ｂ）は、第７の製造方法例を示した断面図である。まず、図１０（ａ）に示すように、スパッタリング法等により、アモルファスＳＲＯ膜１７、アモルファスＰＺＴ膜２７及びアモルファスＳＲＯ膜３７を順次形成する。次に、図１０（ｂ）に示すように、熱処理を行う。この熱処理により、アモルファスＰＺＴ膜２７の下側部分とアモルファスＳＲＯ膜１７とが反応して結晶化したＰＳＺＴＲ膜１１が形成されるとともに、アモルファスＰＺＴ膜２７の上側部分とアモルファスＳＲＯ膜３７とが反応して結晶化したＰＳＺＴＲ膜３１が形成される。また、この熱処理において、アモルファスＰＺＴ膜２７の中央部分も同時に結晶化され、結晶化したＰＺＴ膜２０が形成される。
なお、すでに述べたように、熱処理によって、アモルファスＳＲＯ膜１７の上側部分をＰＳＺＴＲ膜１１に変換し、下側部分を結晶化したＳＲＯ膜に変換するようにしてもよい。また、熱処理によって、アモルファスＳＲＯ膜３７の下側部分をＰＳＺＴＲ膜３１に変換し、上側部分を結晶化したＳＲＯ膜に変換するようにしてもよい。さらに、ＰＳＺＴＲ膜１１下に金属膜や金属化合物膜を形成してもよく、ＰＳＺＴＲ膜３１上に金属膜や金属化合物膜を形成してもよい。
なお、上述した第１〜第７の製造方法例において、ＰＳＺＴＲ膜を形成する際の熱処理温度は、４５０℃から７００℃程度とすることが好ましい。
図１１（ａ）〜図１１（ｃ）は、第８の製造方法例を示した断面図である。まず、図１１（ａ）に示すように、Ｐｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有したアモルファス膜（アモルファスＰＳＺＴＲ膜）を形成する。続いて、熱処理によってアモルファスＰＳＺＴＲ膜を結晶化させ、結晶化したＰＳＺＴＲ膜１１を形成する。次に、図１１（ｂ）に示すように、ＰＳＺＴＲ膜１１上に結晶化したＰＺＴ膜２０を形成する。さらに、図１１（ｃ）に示すように、ＰＺＴ膜２０上に上部構造膜３０ａを形成する。ＰＺＴ膜２０及び上部構造膜３０ａの形成には、すでに述べたような種々の方法を用いることが可能である。
図１２（ａ）〜図１２（ｃ）は、第９の製造方法例を示した断面図である。まず、図１２（ａ）に示すように下部構造膜１０ａを形成し、続いて図１２（ｂ）に示すように結晶化したＰＺＴ膜２０を形成する。下部構造膜１０ａ及びＰＺＴ膜２０の形成には、すでに述べたような種々の方法を用いることが可能である。次に、図１２（ｃ）に示すように、ＰＺＴ膜２０上に、Ｐｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有したアモルファス膜（アモルファスＰＳＺＴＲ膜）を形成する。続いて、熱処理によってアモルファスＰＳＺＴＲ膜を結晶化させ、結晶化したＰＳＺＴＲ膜３１を形成する。
なお、上述した第８及び第９の製造方法例において、アモルファスＰＳＺＴＲ膜の形成には、スパッタリング法、ゾル−ゲル法、或いはＭＯＣＶＤ法等を用いることが可能である。例えばスパッタリング法を用いた場合には、Ｐｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯの組成比が調整されたターゲットを用いればよい。また、アモルファスＰＳＺＴＲ膜を結晶化する際の熱処理温度は、４５０℃から７００℃程度とすることが好ましい。また、膜形成を高温で行うことにより、アモルファスＰＳＺＴＲ膜を形成せずに、直接、結晶化したＰＳＺＴＲ膜１１を形成することも可能である。さらに、すでに述べた製造方法例と同様、ＰＳＺＴＲ膜１１下に金属膜や金属化合物膜を形成してもよく、ＰＳＺＴＲ膜３１上に金属膜や金属化合物膜を形成してもよい。
なお、上述した第１〜第９の製造方法例では、キャパシタのパターニング工程については言及しなかったが、例えばキャパシタを構成する各膜を形成した後、パターニング工程を行えばよい。
以上述べたように、本実施形態では、ＰＺＴ膜の上面近傍及び／又は下面近傍に、Ｐｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有した膜（ＰＳＺＴＲ膜）が形成されている。このＰＳＺＴＲ膜には、ＳＲＯ膜に含有されている元素（Ｓｒ、Ｒｕ及びＯ）とＰＺＴ膜に含有されている元素（Ｐｂ、Ｚｒ、Ｔｉ及びＯ）が、ともに含有されている。すでに述べたように、従来は、ＰＺＴ膜の構成元素とＳＲＯ膜の構成元素とが違いすぎるため、ＰＺＴ膜とＳＲＯ膜との界面に電荷が蓄積されやすいという問題があったが、本実施形態では、ＰＺＴ膜の構成元素がＰＳＺＴＲ膜にも含有されており、このような問題を低減することが可能である。したがって、リテンション特性やインプリント特性といったキャパシタ特性の劣化を防止することができ、信頼性や特性に優れたキャパシタを得ることが可能である。
また、熱処理によってアモルファスＳＲＯ膜とアモルファスＰＺＴ膜とを反応させてＰＳＺＴＲの結晶膜を形成する場合には、ＰＺＴ膜側のＰＳＺＴＲ膜の組成をＰＺＴ膜の組成に近づけることができる。すなわち、ＰＳＺＴＲ膜のＰＺＴ膜に近い部分ほど、ＰＳＺＴＲ膜の組成をＰＺＴ膜の組成に近づけることができる。したがって、ＰＳＺＴＲ膜とＰＺＴ膜との連続性を確保することができ、上述したような問題をより低減することが可能である。
次に、本実施形態の具体例について説明する。
（具体例１）
Ｐｔ基板上にアモルファスＳＲＯ膜（厚さ０〜１０ｎｍ）をスパッタリング法によって形成し、さらにアモルファスＳＲＯ膜上にアモルファスＰＺＴ膜（厚さ０〜３０ｎｍ）をスパッタリング法によって形成した。アモルファスＰＺＴ膜におけるＺｒ／Ｔｉ比（原子数比）は４０／６０或いは３０／７０とした。続いて、ＲＴＡ（rapid thermal annealing）によって６００℃、３０秒間の熱処理を行った。この熱処理により、アモルファスＳＲＯ膜とアモルファスＰＺＴ膜とが反応して、ＰＳＺＴＲの結晶膜が形成された。
図１３及び図１４は、このようにして得られたＰＳＺＴＲ膜の電気特性（抵抗値）の測定結果を示した図である。測定は２端子法によって行った。すなわち、Ｐｔ基板とＰＳＺＴＲ膜にそれぞれプローブを接触させ、両端子間の抵抗値を測定した。
図１３は、アモルファスＰＺＴ膜の厚さを１０ｎｍに固定し、アモルファスＳＲＯ膜の厚さを変化させた場合の測定結果である。図１３に示すように、アモルファスＳＲＯ膜の厚さが増大するにしたがって抵抗値は減少し、アモルファスＳＲＯ膜の厚さが２ｎｍ以上になると抵抗値はほぼ一定となる。
図１４は、アモルファスＳＲＯ膜の厚さを２．５ｎｍに固定し、アモルファスＰＺＴ膜の厚さを変化させた場合の測定結果である。図１４に示すように、アモルファスＰＺＴ膜の厚さが増大するにしたがって抵抗値が単調に増大している。アモルファスＰＺＴ膜の厚さを３０ｎｍとしたときのＰＳＺＴＲ膜の抵抗値は、ＳＲＯ膜を形成せずに結晶化を行ったＰＺＴ膜（厚さ１０ｎｍ）の抵抗値とほぼ等しくなっている。
これらの結果は、熱処理によってアモルファスＳＲＯ膜に含有された元素とアモルファスＰＺＴ膜に含有された元素とが膜厚方向に相互拡散して、ＰＳＺＴＲ膜が形成されることを示している。相互拡散の結果、ＰＳＺＴＲ膜中において、Ｓｒ及びＲｕの濃度は上方に向かってしだいに低くなり、Ｐｂ、Ｚｒ及びＴｉの濃度は下方に向かってしだいに低くなる。ＰＳＺＴＲ膜の抵抗値は、ＰＳＺＴＲ膜の組成に応じて変化する。
上記のようにして形成されたＰＳＺＴＲ膜の表面を、ＳＥＭ（scanning electron microscope）によって観察した。その結果、アモルファスＳＲＯ膜の単独膜を熱処理によって結晶化した場合には、１〜１０μｍ程度の大きさの異物が多数観察された。この異物は、二酸化ルテニウムや酸化ストロンチウム、アモルファスＳＲＯが空気中の二酸化炭素と反応することによって生成された炭酸ストロンチウムであると考えられる。一方、アモルファスＳＲＯ膜とアモルファスＰＺＴ膜との積層膜を熱処理によって結晶化した場合には、そのような異物は観察されなかった。これらの異物は、デバイス不良の原因となるものである。したがって、ＳＲＯ膜の代わりにＰＳＺＴＲ膜を用いることで、デバイスの歩留まりを向上させることが可能である。
（具体例２）
半導体ウエハ上に、Ｔｉをシード層として用い、スパッタリング法によって厚さ１００ｎｍのＰｔ膜を形成した。続いて、Ｐｔ膜上にアモルファスＳＲＯ膜をスパッタリング法によって形成し、さらにアモルファスＳＲＯ膜上にアモルファスＰＺＴ膜をスパッタリング法によって形成した。アモルファスＰＺＴ膜のＺｒ／Ｔｉ組成比は３０／７０である。続いて、ＲＴＡによって６００℃、３０秒間の熱処理を行った。この熱処理により、アモルファスＳＲＯ膜とアモルファスＰＺＴ膜とが反応して、ＰＳＺＴＲの結晶膜が形成された。次に、アモルファスＰＺＴ膜をスパッタリング法によって形成し、さらにＲＴＡによって６００℃、３０秒間の熱処理を行い、アモルファスＰＺＴ膜を結晶化させた。続いて、同様の条件にて、アモルファスＰＺＴ膜の形成及び結晶化を行った。このようにして得られた、ＰＳＺＴＲ膜とＰＺＴ膜のトータルの厚さは約７０ｎｍであった。
次に、ＰＺＴ膜上に厚さ１０ｎｍのアモルファスＳＲＯ膜をスパッタリング法によって形成し、さらにアモルファスＳＲＯ膜上に厚さ５０ｎｍのＰｔ膜をスパッタリング法によって形成した。続いて、ＲＴＡによって６００℃、３０秒間の熱処理を行い、アモルファスＳＲＯ膜を結晶化させた。その後、電気炉中において、６００℃で１時間、リカバリーアニールを行った。
このようにして、図１５に示すように、Ｐｔ膜１０１、ＰＳＺＴＲ膜１０２、ＰＺＴ膜１０３、ＳＲＯ膜１０４及びＰｔ膜１０５を備えたキャパシタが得られた。
図１６及び図１７は、このようにして作製されたキャパシタにおける、（２２２）回折強度及び分極量Ｑswを示した図である。図１６は、アモルファスＰＺＴ膜の厚さを１０ｎｍに固定し、アモルファスＳＲＯ膜の厚さを変化させた場合の測定結果である。図１７は、アモルファスＳＲＯ膜の厚さを２．５ｎｍに固定し、アモルファスＰＺＴ膜の厚さを変化させた場合の測定結果である。
図１６及び図１７からわかるように、（２２２）強度が高い場合、すなわちＰＺＴ膜の（１１１）方向の配向度が高い場合に、分極量Ｑswが大きくなる。また、図１６からわかるように、アモルファスＳＲＯ膜の厚さが２．５ｎｍ程度以下である場合に、分極量Ｑswが大きくなる。また、図１７からわかるように、アモルファスＰＺＴ膜の厚さが１０ｎｍ程度以上２０ｎｍ程度以下である場合に、分極量Ｑswが大きくなる。したがって、アモルファスＳＲＯ膜の厚さは２．５ｎｍ以下、アモルファスＰＺＴ膜の厚さは１０ｎｍ以上２０ｎｍ以下であることが好ましい。また、アモルファスＳＲＯ膜の厚さが１０ｎｍ程度であっても、分極量Ｑswは大きく低下していないため、アモルファスＳＲＯ膜の厚さは１０ｎｍ以下であってもよい。また、アモルファスＰＺＴ膜の厚さが３０ｎｍ程度であっても、分極量Ｑswは大きく低下していないため、アモルファスＰＺＴ膜の厚さは３０ｎｍ以下であってもよい。なお、アモルファスＳＲＯ膜の厚さが２．５ｎｍ且つアモルファスＰＺＴ膜の厚さが１０ｎｍのときの、ＰＳＺＴＲ膜の平均的組成は、Ｐｂ0.8Ｓｒ0.2Ｚｒ0.24Ｔｉ0.56Ｒｕ0.2Ｏ3 である。
（具体例３）
具体例２と同様の方法によって、キャパシタの下部構造を形成した。アモルファスＳＲＯ膜の厚さは２．５ｎｍ、アモルファスＰＺＴ膜の厚さは１０ｎｍとした。ＰＳＺＴＲ膜を形成する際の熱処理温度は６５０℃とした。アモルファスＰＺＴ膜のＺｒ／Ｔｉ組成比は４０／６０とした。ＰＳＺＴＲ膜を形成した後、厚さ３０ｎｍのアモルファスＰＺＴ膜をスパッタリング法によって形成し、さらにＲＴＡによって６５０℃、３０秒間の熱処理を行い、アモルファスＰＺＴ膜を結晶化させた。続いて、同様の条件にて、アモルファスＰＺＴ膜の形成及び結晶化を行った。このようにして得られた、ＰＳＺＴＲ膜とＰＺＴ膜のトータルの厚さは約７０ｎｍであり、ＰＳＺＴＲ膜の平均的組成は、Ｐｂ0.8Ｓｒ0.2Ｚｒ0.32Ｔｉ0.48Ｒｕ0.2Ｏ3 である。
次に、ＰＺＴ膜上に厚さ１０ｎｍのアモルファスＳＲＯ膜をスパッタリング法によって形成し、さらにアモルファスＳＲＯ膜上に厚さ５０ｎｍのＰｔ膜をスパッタリング法によって形成した。続いて、ＲＴＡによって６５０℃、３０秒間の熱処理を行い、アモルファスＳＲＯ膜を結晶化させた。その後、電気炉中において、６５０℃で１時間、リカバリーアニールを行った。このようにして、図１５に示すようなキャパシタが得られた。
図１８は、このようにして得られたキャパシタのＸ線回折パターンを示した図である。この図からわかるように、Ｐｔ膜の配向方向は（１１１）方向であり、ＰＺＴ膜の主配向方向は（１１１）方向である。したがって、キャパシタの下部構造、誘電体膜及び上部構造の主配向方向はいずれも（１１１）方向となっている。
図１９は、上記キャパシタのヒステリシス特性を示した図である。測定電圧１．５Ｖにおいて、良好なヒステリシス曲線が得られた。分極量Ｑswは約２２μＣ／ｃｍ2 であった。図２０は、上記キャパシタの疲労特性を示した図である。１０8 サイクル以上の書き込み／読み出しを行った後でも、疲労特性の低下は見られなかった。これらの結果から、優れた信頼性を有するキャパシタが得られることがわかる。
（具体例４）
半導体ウエハ上に、スパッタリング法によって厚さ１００ｎｍのＰｔ膜を形成した。続いて、Ｐｔ膜上に厚さ１０ｎｍのアモルファスＳＲＯ膜をスパッタリング法によって形成した。さらに、ＲＴＡによって６５０℃、３０秒間の熱処理を行い、アモルファスＳＲＯ膜を結晶化させた。
次に、厚さ２．５ｎｍのＴｉ膜、厚さ７０ｎｍのアモルファスＰＺＴ膜、厚さ１０ｎｍのアモルファスＳＲＯ膜及び厚さ５０ｎｍのＰｔ膜を、順次スパッタリング法によって形成した。続いて、ＲＴＡによって６５０℃、３０秒間の熱処理を行った。この熱処理により、アモルファスＰＺＴ膜の上側部分とアモルファスＳＲＯ膜とが反応し、ＰＳＺＴＲの結晶膜が形成された。また、この熱処理により、アモルファスＰＺＴ膜の下側部分が結晶化された。その後、電気炉中において、６５０℃で１時間、リカバリーアニールを行った。
このようにして、図２１に示すように、Ｐｔ膜１１１、ＳＲＯ膜１１２、ＰＺＴ膜１１３、ＰＳＺＴＲ膜１１４及びＰｔ膜１１５を備えたキャパシタが得られた。
図２２は、このようにして得られたキャパシタのヒステリシス特性を示した図である。測定電圧１．５Ｖにおいて、良好なヒステリシス曲線が得られた。分極量Ｑswは約３０μＣ／ｃｍ2 であった。図２３は、上記キャパシタの疲労特性を示した図である。１０8 サイクル以上の書き込み／読み出しを行った後でも、疲労特性の低下は見られなかった。このように、本例においても、優れた特性を有するキャパシタが得られた。
（具体例５）
具体例２と同様の方法によって、キャパシタの下部構造を形成した。アモルファスＳＲＯ膜の厚さは２．５ｎｍ、アモルファスＰＺＴ膜の厚さは１０ｎｍとした。ＰＳＺＴＲ膜を形成する際の熱処理温度は６５０℃とした。アモルファスＰＺＴ膜のＺｒ／Ｔｉ組成比は４０／６０とした。ＰＳＺＴＲ膜を形成した後、厚さ２５ｎｍのアモルファスＰＺＴ膜をスパッタリング法によって形成し、さらにＲＴＡによって６５０℃、３０秒間の熱処理を行い、アモルファスＰＺＴ膜を結晶化させた。続いて、同様の条件にて、アモルファスＰＺＴ膜の形成及び結晶化を行った。
次に、厚さ１０ｎｍのアモルファスＰＺＴ膜、厚さ２．５ｎｍのアモルファスＳＲＯ膜及び厚さ５０ｎｍのＰｔ膜を、順次スパッタリング法によって形成した。続いて、ＲＴＡによって６５０℃、３０秒間の熱処理を行った。この熱処理により、アモルファスＰＺＴ膜とアモルファスＳＲＯ膜とが反応し、ＰＳＺＴＲの結晶膜が形成された。その後、電気炉中において、６５０℃で１時間、リカバリーアニールを行った。
このようにして、図２４に示すように、Ｐｔ膜１２１、ＰＳＺＴＲ膜１２２、ＰＺＴ膜１２３、ＰＳＺＴＲ膜１２４及びＰｔ膜１２５を備えたキャパシタが得られた。
図２５は、このようにして得られたキャパシタのヒステリシス特性を示した図である。測定電圧１．５Ｖにおいて、良好なヒステリシス曲線が得られた。分極量は約１３μＣ／ｃｍ2 であった。このように、本例においても、優れた特性を有するキャパシタが得られた。
（比較例）
半導体ウエハ上に、スパッタリング法によって厚さ１００ｎｍのＰｔ膜を形成した。続いて、Ｐｔ膜上に厚さ１０ｎｍのアモルファスＳＲＯ膜をスパッタリング法によって形成した。さらに、ＲＴＡによって６５０℃、３０秒間の熱処理を行い、アモルファスＳＲＯ膜を結晶化させた。次に、厚さ２．５ｎｍのＴｉ膜及び厚さ３５ｎｍのアモルファスＰＺＴ膜を、順次スパッタリング法によって形成した。続いて、ＲＴＡによって６５０℃、３０秒間の熱処理を行い、アモルファスＰＺＴ膜を結晶化させた。続いて、同様の条件にて、アモルファスＰＺＴ膜の形成及び結晶化を行った。次に、厚さ１０ｎｍのアモルファスＳＲＯ膜及び厚さ５０ｎｍのＰｔ膜を、順次スパッタリング法によって形成した。続いて、ＲＴＡによって６５０℃、３０秒間の熱処理を行い、アモルファスＳＲＯ膜を結晶化させた。その後、電気炉中において、６５０℃で１時間、リカバリーアニールを行った。
このようにして得られたキャパシタのＸ線回折パターンを調べた結果、ＰＺＴ膜の配向方向はランダムであった。また、ヒステリシス特性を調べた結果、良好なヒステリシス特性は得られず、分極量も小さかった。本比較例では、キャパシタにＰＳＺＴＲ膜を用いていないため、良好な結果が得られなかったものと考えられる。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
本発明の実施形態に係る半導体装置の概略構成を模式的に示した断面図である。 本発明の実施形態に係るキャパシタの構成例を模式的に示した断面図である。 本発明の実施形態に係るキャパシタの構成例を模式的に示した断面図である。 本発明の実施形態に係るキャパシタの製造方法例を模式的に示した断面図である。 本発明の実施形態に係るキャパシタの製造方法例を模式的に示した断面図である。 本発明の実施形態に係るキャパシタの製造方法例を模式的に示した断面図である。 本発明の実施形態に係るキャパシタの製造方法例を模式的に示した断面図である。 本発明の実施形態に係るキャパシタの製造方法例を模式的に示した断面図である。 本発明の実施形態に係るキャパシタの製造方法例を模式的に示した断面図である。 本発明の実施形態に係るキャパシタの製造方法例を模式的に示した断面図である。 本発明の実施形態に係るキャパシタの製造方法例を模式的に示した断面図である。 本発明の実施形態に係るキャパシタの製造方法例を模式的に示した断面図である。 本発明の実施形態に係り、ＰＳＺＴＲ膜の電気特性を示した図である。 本発明の実施形態に係り、ＰＳＺＴＲ膜の電気特性を示した図である。 本発明の実施形態に係るキャパシタの具体例を模式的に示した断面図である。 本発明の実施形態に係るキャパシタにおける回折強度及び分極量を示した図である。 本発明の実施形態に係るキャパシタにおける回折強度及び分極量を示した図である。 本発明の実施形態に係るキャパシタにおけるＸ線回折パターンを示した図である。 本発明の実施形態に係るキャパシタのヒステリシス特性を示した図である。 本発明の実施形態に係るキャパシタの疲労特性を示した図である。 本発明の実施形態に係るキャパシタの具体例を模式的に示した断面図である。 本発明の実施形態に係るキャパシタのヒステリシス特性を示した図である。 本発明の実施形態に係るキャパシタの疲労特性を示した図である。 本発明の実施形態に係るキャパシタの具体例を模式的に示した断面図である。 本発明の実施形態に係るキャパシタのヒステリシス特性を示した図である。
符号の説明
１…半導体基板 ２…ＭＩＳトランジスタ
３…キャパシタ ４…層間絶縁膜 ５…プラグ
１０…下部構造 １０ａ…下部構造膜
１１…ＰＳＺＴＲ膜 １２…導電膜（ＳＲＯ膜）
１３…導電膜（金属膜、金属化合物膜）
１５、１７…アモルファスＳＲＯ膜
２０、２０ａ、２０ｂ、２０ｃ、２０ｄ…誘電体膜（ＰＺＴ膜）
２５、２６、２７…アモルファスＰＺＴ膜
３０…上部構造 ３０ａ…上部構造膜
３１…ＰＳＺＴＲ膜 ３２…導電膜（ＳＲＯ膜）
３３…導電膜（金属膜、金属化合物膜）
３６、３７…アモルファスＳＲＯ膜
１０１、１０５、１１１、１１５、１２１、１２５…Ｐｔ膜
１０２、１１４、１２２、１２４…ＰＳＺＴＲ膜
１０３、１１３、１２３…ＰＺＴ膜
１０４、１１２…ＳＲＯ膜

Claims (18)

  1. 半導体基板と、
    前記半導体基板の上方に設けられ、ペロブスカイト型結晶構造を有するＰｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有した膜と、前記Ｐｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有した膜上に設けられ且つペロブスカイト型結晶構造を有するＰｂ、Ｚｒ、Ｔｉ及びＯを含有した誘電体膜とを含むキャパシタと、
    を備えたことを特徴とする半導体装置。
  2. 半導体基板と、
    前記半導体基板の上方に設けられ、ペロブスカイト型結晶構造を有するＰｂ、Ｚｒ、Ｔｉ及びＯを含有した誘電体膜と、前記誘電体膜上に設けられ且つペロブスカイト型結晶構造を有するＰｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有した膜とを含むキャパシタと、
    を備えたことを特徴とする半導体装置。
  3. 前記キャパシタは、前記誘電体膜上に設けられ且つペロブスカイト型結晶構造を有するＰｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有した膜をさらに含む
    ことを特徴とする請求項１に記載の半導体装置。
  4. 前記Ｐｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有した膜は、導電体部を含む
    ことを特徴とする請求項１又は２に記載の半導体装置。
  5. 前記Ｐｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有した膜は、誘電体部を含む
    ことを特徴とする請求項１又は２に記載の半導体装置。
  6. 前記Ｐｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有した膜は、前記キャパシタの下部電極の少なくとも一部として用いられる
    ことを特徴とする請求項１に記載の半導体装置。
  7. 前記Ｐｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有した膜は、前記キャパシタの上部電極の少なくとも一部として用いられる
    ことを特徴とする請求項２に記載の半導体装置。
  8. 前記キャパシタは導電膜をさらに含み、
    前記Ｐｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有した膜は、前記誘電体膜と前記導電膜との間に設けられている
    ことを特徴とする請求項１又は２に記載の半導体装置。
  9. 前記導電膜は、Ｓｒ、Ｒｕ及びＯを含有している
    ことを特徴とする請求項８に記載の半導体装置。
  10. 前記導電膜は、金属膜又は金属化合物膜で形成されている
    ことを特徴とする請求項８に記載の半導体装置。
  11. 前記金属膜は、プラチナ膜、イリジウム膜又はチタン膜で形成されている
    ことを特徴とする請求項１０に記載の半導体装置。
  12. 前記金属化合物膜は、イリジウム酸化物膜で形成されている
    ことを特徴とする請求項１０に記載の半導体装置。
  13. 前記Ｐｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有した膜の主配向方向は、（１１１）方向である
    ことを特徴とする請求項１又は２に記載の半導体装置。
  14. 前記誘電体膜の主配向方向は、（１１１）方向である
    ことを特徴とする請求項１又は２に記載の半導体装置。
  15. 半導体基板の上方に、ペロブスカイト型結晶構造を有するＰｂ、Ｚｒ、Ｔｉ及びＯを含有した誘電体膜を含むキャパシタを形成する工程を備えた半導体装置の製造方法であって、
    前記キャパシタを形成する工程は、ペロブスカイト型結晶構造を有するＰｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有した結晶膜を形成する工程を含む
    ことを特徴とする半導体装置の製造方法。
  16. 前記Ｐｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有した結晶膜を形成する工程は、
    Ｓｒ、Ｒｕ及びＯを含有したアモルファス膜を形成する工程と、
    前記Ｓｒ、Ｒｕ及びＯを含有したアモルファス膜上に、Ｐｂ、Ｚｒ、Ｔｉ及びＯを含有したアモルファス膜を形成する工程と、
    前記Ｓｒ、Ｒｕ及びＯを含有したアモルファス膜の少なくとも上側部分と、前記Ｐｂ、Ｚｒ、Ｔｉ及びＯを含有したアモルファス膜の少なくとも下側部分とを反応させて、前記Ｐｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有した結晶膜を形成する工程と、
    を含むことを特徴とする請求項１５に記載の半導体装置の製造方法。
  17. 前記Ｐｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有した結晶膜を形成する工程は、
    Ｐｂ、Ｚｒ、Ｔｉ及びＯを含有したアモルファス膜を形成する工程と、
    前記Ｐｂ、Ｚｒ、Ｔｉ及びＯを含有したアモルファス膜上に、Ｓｒ、Ｒｕ及びＯを含有したアモルファス膜を形成する工程と、
    前記Ｓｒ、Ｒｕ及びＯを含有したアモルファス膜の少なくとも下側部分と、前記Ｐｂ、Ｚｒ、Ｔｉ及びＯを含有したアモルファス膜の少なくとも上側部分とを反応させて、前記Ｐｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有した結晶膜を形成する工程と、
    を含むことを特徴とする請求項１５に記載の半導体装置の製造方法。
  18. 前記Ｐｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有した結晶膜を形成する工程は、
    Ｐｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有したアモルファス膜を形成する工程と、
    前記アモルファス膜を結晶化して、前記Ｐｂ、Ｓｒ、Ｚｒ、Ｔｉ、Ｒｕ及びＯを含有した結晶膜を形成する工程と、
    を含むことを特徴とする請求項１５に記載の半導体装置の製造方法。
JP2003318393A 2003-09-10 2003-09-10 半導体装置及びその製造方法 Expired - Fee Related JP3769276B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003318393A JP3769276B2 (ja) 2003-09-10 2003-09-10 半導体装置及びその製造方法
US10/833,096 US7233040B2 (en) 2003-09-10 2004-04-28 Semiconductor device contains a PbxSr(1−x)[Zr, Ti]xRu(1−x)O3 film in a capacitor
US11/754,022 US7531408B2 (en) 2003-09-10 2007-05-25 Method of manufacturing a semiconductor device containing a PbxSr(1-x)[Zr,Ti]xRu(1-x)O3 film in a capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003318393A JP3769276B2 (ja) 2003-09-10 2003-09-10 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005086085A JP2005086085A (ja) 2005-03-31
JP3769276B2 true JP3769276B2 (ja) 2006-04-19

Family

ID=34225323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003318393A Expired - Fee Related JP3769276B2 (ja) 2003-09-10 2003-09-10 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US7233040B2 (ja)
JP (1) JP3769276B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124497A (ja) * 2009-12-14 2011-06-23 Toshiba Corp 半導体装置およびその製造方法
JP2012074479A (ja) * 2010-09-28 2012-04-12 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP5711632B2 (ja) * 2011-08-29 2015-05-07 富士通株式会社 記憶装置及び記憶装置の製造方法
KR101380310B1 (ko) * 2012-03-28 2014-04-02 주식회사 동부하이텍 커패시터 및 그 형성 방법
JP2015213197A (ja) * 2015-08-10 2015-11-26 富士通セミコンダクター株式会社 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100199095B1 (ko) 1995-12-27 1999-06-15 구본준 반도체 메모리 셀의 캐패시터 구조 및 그 제조방법
JPH11195768A (ja) * 1997-10-22 1999-07-21 Fujitsu Ltd ペロブスカイト型酸化物膜を含む電子装置とその製造方法及び強誘電体キャパシタ
JP3249496B2 (ja) 1998-11-10 2002-01-21 株式会社東芝 半導体装置及び半導体装置の製造方法
JP4805431B2 (ja) 1998-11-11 2011-11-02 株式会社ブリヂストン 流動層装置の砂レベル検出装置
JP3294214B2 (ja) 1999-03-04 2002-06-24 株式会社東芝 薄膜キャパシタ

Also Published As

Publication number Publication date
US7233040B2 (en) 2007-06-19
US20070231948A1 (en) 2007-10-04
JP2005086085A (ja) 2005-03-31
US20050051823A1 (en) 2005-03-10
US7531408B2 (en) 2009-05-12

Similar Documents

Publication Publication Date Title
JP4428500B2 (ja) 容量素子及びその製造方法
JP4535076B2 (ja) 強誘電体キャパシタとその製造方法
JP3319994B2 (ja) 半導体記憶素子
KR19990013720A (ko) 강유전체 캐패시터와 그 제조 방법 및 그 캐패시터를이용한 메모리셀
JP5076890B2 (ja) 半導体装置及びその製造方法
KR100740964B1 (ko) 반도체 장치 및 그 제조 방법
JP2002530862A (ja) 水素ダメージを受けた強誘電体膜の不活性ガス回復アニーリング
KR100382719B1 (ko) 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법
US7531408B2 (en) Method of manufacturing a semiconductor device containing a PbxSr(1-x)[Zr,Ti]xRu(1-x)O3 film in a capacitor
JP3782401B2 (ja) 半導体装置
JP2004296929A (ja) 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器
JP2006278550A (ja) 半導体装置の製造方法
US7419837B2 (en) Method of manufacturing semiconductor device
KR100611707B1 (ko) 반도체 장치 및 그 제조 방법
JP2001237402A (ja) 構造化された金属酸化物含有層および半導体構造素子の製造方法
JP4823895B2 (ja) 半導体装置及びその製造方法
JP2001326337A (ja) 誘電体膜の製造方法、キャパシタの製造方法および半導体装置の製造方法
EP1657738A2 (en) Capacitor and method for manufacturing the same
KR20000014388A (ko) 강유전체 메모리 커패시터 및 그 제조방법
CN1606163A (zh) 半导体器件
JP2005216951A (ja) 層状反強誘電体、キャパシタとメモリ及びそれらの製造方法
JP4315676B2 (ja) 半導体記憶装置およびその製造方法
Nakazawa et al. Method of manufacturing a semiconductor device containing a Pb x Sr (1-x)[Zr, Ti] x Ru (1-x) O 3 film in a capacitor
KR100943011B1 (ko) 반도체 장치 및 그 제조 방법
JP3937033B2 (ja) 強誘電体材料、その製造方法及び強誘電体メモリ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees