JP3765382B2 - 半導体光変調器及びモノリシック集積半導体光素子 - Google Patents
半導体光変調器及びモノリシック集積半導体光素子 Download PDFInfo
- Publication number
- JP3765382B2 JP3765382B2 JP2000168402A JP2000168402A JP3765382B2 JP 3765382 B2 JP3765382 B2 JP 3765382B2 JP 2000168402 A JP2000168402 A JP 2000168402A JP 2000168402 A JP2000168402 A JP 2000168402A JP 3765382 B2 JP3765382 B2 JP 3765382B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor
- plane
- substrate
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
本発明は、半導体基板上に量子井戸構造が形成されてなる半導体光変調器、並びにその半導体光変調器を含むモノシリック集積半導体光素子に関するものである。
【0002】
【従来の技術】
従来の技術による、半導体電界吸収型光変調器(以下、半導体光変調器をEA−MDと呼ぶ場合がある)、及びその半導体光変調器を含むモノシリック集積半導体光素子である分布帰還型半導体レーザーダイオード(以下、DFB−LDと呼ぶ場合がある)光素子の例を図4(a)〜図4(c)に示す。図4(a)は上記モノリシック集積半導体光素子の概観図(部分断面図)、図4(b)はEA−MD部分の断面図、図4(c)は図4(b)におけるMQW部分の拡大図である。
【0003】
図4中、符号401は面方位が{100}面であるn型InP(導電型がn型であってInPからなることを表す。以下の表現でも同様である)の半導体基板を、符号402はn型InPを、符号403はEA−MD用MQWを、符号404はDFB−LD用MQWを、符号405はp型InPを、符号406はp型コンタクト層を、符号407は半絶縁InPを、符号408は裏面電極を、符号409はEA−MD用電極を、符号410はDFB−LD用電極を、符号411は絶縁膜を、それぞれ表している。すなわち、半導体基板401の上に、EA−MD用MQW403を挟み込んでpn接合402、405が形成されると共に、電圧印加用の電極409、408が設けられている。また、上記EA−MD用MQW403は、図4(c)に示すように、複数の障壁層412と井戸層413とが交互に積層してなる多重量子井戸構造となっている。
【0004】
上記モノリシック集積半導体光素子では、DFB−LDから出射された光線は、EA−MDの電極に加えられた電気信号によりその強度が変調され、モノリシック集積半導体光素子の出力端より光信号として出射される。ここで、EA−MDの光導波路を構成する半導体層には通常、量子閉じこめシュタルク効果を利用するために上述のような多重量子井戸構造が用いられる。
【0005】
また、上記モノリシック集積半導体光素子中のEA−MD部分における印加電圧に対する光吸収特性は、pn接合402、405の逆バイアス側に印加する電圧を大きくするにつれて、EA−MD内における光吸収は増加する一方、光出力は減少するようになっている。
【0006】
【発明が解決しようとする課題】
上記EA−MD部分においては、外部印加電圧が0ボルトの場合であっても、MQW403にはpn接合402、405のビルトイン電圧による内部電界が作用しており、この内部電界によって一定量の光吸収が発生している。
この光吸収を減少させて光信号ONの状態における光出力を増大させるためには、上記ビルトイン電圧を打ち消す順方向の電圧を印加することが考えられる。しかし、順方向電圧を印加すると、駆動電圧が両極性となったり、順方向電流が発生させない程度に印加する順方向電圧を制御する必要があるなど、駆動電気回路が複雑になるという問題点がある。
【0007】
また、上記モノリシック集積半導体光素子を長距離光通信用に用いる場合には、光信号の強度変調時の波長変動を意味するチャーピングを極力抑制するか、光ファイバーの分散を補償する負のチャーピングを発生させる必要がある。この場合、従来の対策としては、次のような▲1▼及び▲2▼の手法が用いられている。
▲1▼DFB−LDの波長とEA−MDの吸収端波長の差(ディチューニング波長)を小さくする。
【0008】
▲2▼EA−MDに対しpn接合の逆バイアス側にあらかじめ印加する直流バイアス電圧(プリバイアス)を大きくする。
しかしながら、▲1▼の手法では、ディチューニング波長の下限に限界があることから負のチャーピングを有効に発生させることが困難であるという問題がある。また、▲2▼の手法では、EA−MDの変調信号に直流バイアス電圧を重畳させるために、たとえばバイアスTと呼ばれる電気回路を別途使用しなければならないなど、光素子のコストアップや当該光素子を有するシステムの大型化に繋がるといった問題がある。
【0009】
さらに、従来の半導体光変調器では、光通信用に用いる際その伝送特性を向上させるために、量子井戸構造中の障壁層にバンドギヤップの小さい材料を使用し、かつ伸張歪を内蔵させた量子井戸構造を採用することがある(たとえばMatsuda他、IEEE PHOTONICS TECHNOLOGY LETTERS、Vol.10、No.3、pp.364−366を参照)。この場合、特に障壁層を構成する混晶半導体層の材料としてInGaAsPを用いる場合には、その熱力学的不安定性から組成変調、あるいは膜厚のうねりが発生することがあり、素子の歩留まりを低下させる要因となっていた。
【0010】
本発明は、上記のような問題点に着目してなされたものであり、光通信用に用いる場合においても優れた伝送特性を有し、または内部損失の小さい、または駆動電子回路を簡易化できる半導体光変調器ならびにモノリシック集積半導体光素子を提供することを課題としている。
【0011】
【課題を解決するための手段】
本発明は、半導体光変調器において閃亜鉛鉱構造の半導体による圧電効果を利用して量子井戸構造の内部電界を所望の状態に調整することで、半導体光変調器を含むモノリシック集積半導体光素子を用いたシステムの小型、低価格化を可能とする直流バイアスの印加を必要としない半導体光変調器の提供や、各種の光信号制御システム設計を容易にするためその目的に応じ、信号電圧無印加時に光出力がゼロとなるノーマリーオフ動作の半導体光変調器、あるいは逆に信号電圧無印加時における挿入損失が極力小さい半導体光変調器などの提供を可能とするものである。
【0012】
すなわち、上記課題を解決するために、請求項1に記載した発明は、閃亜鉛鉱構造の半導体基板上に量子井戸構造を形成してなる半導体光変調器において、
上記半導体基板の面方位を、{100}面から10度以上80度以下の範囲で傾斜した面とし、且つ、上記量子井戸構造中の井戸層に伸張歪及び圧縮歪の一方を付与すると共に上記量子井戸構造中の障壁層に伸張歪及び圧縮歪の他方を付与することを特徴とするものである。
【0013】
次に、請求項2に記載した発明は、閃亜鉛鉱構造の半導体基板上に量子井戸構造を形成してなる半導体光変調器において、
上記半導体基板の面方位を、{x11}A面若しくは{x11}B面(但し、1≦x≦5、x:整数)からプラスマイナス5度の範囲内にある面とし、且つ、上記量子井戸構造中の井戸層に伸張歪及び圧縮歪の一方を付与すると共に上記量子井戸構造中の障壁層に伸張歪及び圧縮歪の他方を付与することを特徴とするものである。
【0014】
ここで、例えば{x11}A面からプラスマイナス5度の範囲内にある面とは、{x11}A面及び当該{x11}A面からプラスマイナス5度の範囲で傾斜した面をいう。以下同様である。
次に、請求項3に記載した発明は、請求項2に記載した構成に対し、上記半導体基板をIII −V族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をn型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をn型とし、且つ、上記半導体基板の面方位を{x11}A面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とするものである。
【0015】
次に、請求項4に記載した発明は、請求項2に記載した構成に対し、上記半導体基板をIII −V族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をn型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をn型とし、且つ、上記半導体基板の面方位を{x11}B面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子井戸構造の障壁層に圧縮歪を付与したことを特徴とするものである。
【0016】
次に、請求項5に記載した発明は、請求項2に記載した構成に対し、上記半導体基板をIII −V族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をp型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をp型とし、且つ、上記半導体基板の面方位を{x11}A面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とするものである。
【0017】
次に、請求項6に記載した発明は、請求項2に記載した構成に対し、上記半導体基板をIII −V族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をp型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をp型とし、且つ、上記半導体基板の面方位を{x11}B面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とするものである。
【0018】
次に、請求項7に記載した発明は、請求項2に記載した構成に対し、上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をn型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をn型とし、且つ、上記半導体基板の面方位を{x11}A面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とするものである。
【0019】
次に、請求項8に記載した発明は、請求項2に記載した構成に対し、上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をn型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をn型とし、且つ、上記半導体基板の面方位を{x11}B面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とするものである。
【0020】
次に、請求項9に記載した発明は、請求項2に記載した構成に対し、上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をp型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をp型とし、且つ、上記半導体基板の面方位を{x11}A面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とするものである。
【0021】
次に、請求項10に記載した発明は、請求項2に記載した構成に対し、上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をp型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をp型とし、且つ、上記半導体基板の面方位を{x11}B面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とするものである。
【0022】
次に、請求項11に記載した発明は、請求項2に記載した構成に対し、上記半導体基板をIII −V族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をn型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をn型とし、且つ、上記半導体基板の面方位を{x11}A面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とするものである。
【0023】
次に、請求項12に記載した発明は、請求項2に記載した構成に対し、上記半導体基板をIII −V族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をn型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をn型とし、且つ、上記半導体基板の面方位を{x11}B面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とするものである。
【0024】
次に、請求項13に記載した発明は、請求項2に記載した構成に対し、上記半導体基板をIII −V族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をp型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をp型とし、且つ、上記半導体基板の面方位を{x11}A面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とするものである。
【0025】
次に、請求項14に記載した発明は、請求項2に記載した構成に対し、上記半導体基板をIII −V族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をp型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をp型とし、且つ、上記半導体基板の面方位を{x11}B面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とするものである。
【0026】
次に、請求項15に記載した発明は、請求項2に記載した構成に対し、上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をn型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をn型とし、且つ、上記半導体基板の面方位を{x11}A面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とするものである。
【0027】
次に、請求項16に記載した発明は、請求項2に記載した構成に対し、上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をn型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をn型とし、且つ、上記半導体基板の面方位を{x11}B面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とするものである。
【0028】
次に、請求項17に記載した発明は、請求項2に記載した構成に対し、上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をp型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をp型とし、且つ、上記半導体基板の面方位を{x11}A面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とするものである。
【0029】
次に、請求項18に記載した発明は、請求項2に記載した構成に対し、上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をp型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をp型とし、且つ、上記半導体基板の面方位を{x11}B面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とするものである。
【0030】
次に、請求項19に記載した発明は、請求項3〜請求項10のいずれかに記載した構成に対し、上記量子井戸構造が半導体pn接合のp層とn層との間に介挿されると共に、上記pn接合に電圧を印加する電極を有する半導体光変調器において、上記pn接合の順方向側に電圧を印加して動作させることを特徴とするものである。
【0031】
次に、請求項20に記載した発明は、請求項1〜請求項19のいずれかに記載の半導体光変調器を含むことを特徴とするモノシリック集積半導体光素子を提供するものである。
[作用]
通常、半導体光変調器を形成する半導体基板の面方位としては{100}面が使用されているため、結晶に歪が加えられても対称性により圧電効果による内部電界は発生しない。
【0032】
これに対し、本発明は、いずれも半導体基板として{100}面から面方位を傾けた傾斜半導体基板を採用しているので、結晶層中の歪みにより剪断応力成分が作用し、大きな内部電界が発生する。そして、井戸層と障壁層とが相互に反対方向の歪を持った歪量子井戸構造を採用することで、当該反対方向の歪による剪断応力が初期応力として歪量子井戸構造中の井戸層と障壁層に与えられて、上記圧電効果による内部電界がより有効に発生し、その圧電効果による内部電界が光変調器の特性向上に寄与する。
【0033】
この圧電効果による内部電界の向き及び大きさを調整することで、ビルトイン電圧を打ち消すことが可能になるなど、半導体光変調器のゼロバイアス時における内部電界が所望の状態に調整可能となり、直流バイアスを印加しなくても所望の内部電界を得ることが可能となる。
上記圧電効果による内部電界は、半導体基板の面方位及び井戸層及び障壁層に与える歪の方向及び大きさを変更することで、調整が可能である。したがって、例えばp層とn層との間に量子井戸構造を介挿した構造を想定すると、半導体光変調器のチャーピング特性を向上させるため、あるいはノーマリーオフ動作の半導体光変調器を得るためには、内部電界を増強させる方向に、また、逆に信号電圧無印加時における挿入損失を低減させる場合には、内部電界を削減するように、上記半導体基板の面方位と歪の方向を決定すれば良い。
【0034】
そして、請求項3〜請求項19のいずれかの発明の半導体光変調器を採用することで、半導体基板側から量子井戸構造側に向かう内部電界、若しくは量子井戸構造側から半導体基板側に向かう内部電界を、圧電効果によって有効に付与可能となる。
すなわち、量子井戸構造を半導体pn接合のp層とn層との間に介挿した場合に、上記請求項3〜請求項10うちのいずれかの一つの発明を採用すると、圧電効果によって内部電界を増強する方向に調整可能となり、半導体光変調器のチャーピング特性を向上させたり、あるいはノーマリーオフ動作の半導体光変調器を得ることが可能となる。
【0035】
特に、請求項19の発明の場合には、ノーマリーオフ動作の半導体光変調器を得ることが可能となる。
また、量子井戸構造を半導体pn接合のp層とn層との間に介挿した場合に、上記請求項11〜請求項18のいずれかの発明の半導体光変調器を採用することで、圧電効果によって内部電界を減少する方向に調整可能となり、信号電圧無印加時における内部損失を低減させることが可能となる。
【0036】
また、量子井戸構造を半導体のp層とp層との間若しくはn層とn層との間にに介挿した場合に、上記請求項3〜請求項10うちのいずれかの一つの発明を採用すると、圧電効果によって、半絶縁性基板と量子井戸構造との間に介挿される半導体層がn型の場合若しくは半導体基板の導電型がn型の場合には、半導体基板側から量子井戸構造側に向かう内部電界を付与可能となる。また、半絶縁性基板と量子井戸構造との間に介挿される半導体層がp型の場合若しくは半導体基板の導電型がp型の場合には、量子井戸構造側から半導体基板側に向かう内部電界を付与可能となる。
【0037】
また、量子井戸構造を半導体のp層とp層との間若しくはn層とn層との間にに介挿した場合に、上記請求項11〜請求項18のいずれかの発明を採用することで、圧電効果によって、半絶縁性基板と量子井戸構造との間に介挿される半導体層がp型の場合若しくは半導体基板の導電型がp型の場合には、半導体基板側から量子井戸構造側に向かう内部電界を付与可能となり、また、半絶縁性基板と量子井戸構造との間に介挿される半導体層がn型の場合若しくは半導体基板の導電型がn型の場合には、量子井戸構造側から半導体基板側に向かう内部電界を付与可能となる。
【0038】
ここで、請求項3〜請求項10の発明と、請求項11〜請求項18の発明とは、内部電界の調整方向が逆となるので、設定する印加電圧や他の諸条件で一方の組の発明を採用すればよい。
さらに、請求項4、請求項5、請求項7、及び請求項10のいずれかの発明にあって、半導体光変調器を動作させるための印加電圧の向きが内部電界を大きくする方向である場合には、当該印加電圧の圧電効果による新たな歪が半導体基板に発生し、この新たな歪によって量子井戸構造中の井戸層を構成する半導体のバンドギャップが小さい方向にシフト(レッドシフト)する。これによって、半導体光変調器の動作における量子閉じ込めシュタルク効果(QCSE)によるエキシトン吸収ピークのレッドシフトと同方向に働くことから、半導体光変調器の駆動電圧が低減する。
【0039】
一方、請求項4、請求項5、請求項7、及び請求項10のいずれかの発明にあって、半導体光変調器を動作させるための印加電圧の向きが内部電界を小さくする方向である場合には、当該印加電圧の圧電効果による新たな歪が半導体基板に発生し、この新たな歪によって量子井戸構造中の井戸層を構成する半導体のバンドギャップが大きい方向にシフト(ブルーシフト)する。これによって、半導体光変調器のノーマリオフ動作における量子閉じ込めシュタルク効果(QCSE)によるエキシトン吸収ピークのブルーシフトと同方向に働くことから、半導体光変調器の駆動電圧が低減する。
【0040】
このように、請求項4、請求項5、請求項7、及び請求項10のいずれかの発明にあっては、印加電圧による圧電効果によって半導体光変調器の駆動電圧が低減する。
また、請求項12、請求項13、請求項15、及び請求項18のいずれかの発明にあっては、半導体光変調器を動作させるための印加電圧の向きが内部電界を大きくする方向である場合には、当該印加電圧の圧電効果による新たな歪が半導体基板に発生し、この新たな歪によって量子井戸構造中の井戸層を構成する半導体のバンドギャップが小さい方向にシフト(レッドシフト)する。これによって、半導体光変調器の動作における量子閉じ込めシュタルク効果(QCSE)によるエキシトン吸収ピークのレッドシフトと同方向に働くことから、半導体光変調器の駆動電圧が低減する。
【0041】
また、本発明においては、素子の半導体基板として面方位が{100}面から傾斜した傾斜半導体基板を採用しているが、当該傾斜半導体基板は、{100}面に比べ表面のステップ密度が高いために、結晶成長時において表面エネルギーが高い面に結晶原料が搬送されることとなり、結晶表面における結晶原料のマイグレーションが抑制される。この結果、従来問題となっていた組成変調、あるいは膜厚のうねりを抑制することが可能となり、歩留まり向上に繋がる。
【0042】
特に、{311}面や{411}面等の高指数面を用いた場合には、{100}面上の成長以上に界面が平坦な量子井戸構造が形成可能であることも報告されており、高指数面を採用することで高品質な量子井戸の形成が可能となる。
ここで、請求項1において、傾きを10度以上80度以下としているのは、10度以上に設定することで上記作用が確実に得ることができるためであり、また、80度を超えると、後述のように発生する電界の方向が本発明における有効な向きではなくなり、上記作用を得ることができなくなるおそれがあるからである。
【0043】
また、請求項2において、{x11}A面若しくは{x11}B面(但し、1≦x≦5、x:整数)からプラスマイナス5度の範囲としているのは、当該範囲で良質な結晶層を得ることができるためである。
なお、上記圧電効果の{100}面からの傾斜角による依存性は、{100}面から傾斜角が大きくなるにつれて効果が大きくなって、55度付近({111}面近傍)で最大となり、一方、傾斜角度が当該55度付近から90度に向けて大きくなるにつれて、発生する電界の方向が結晶面に垂直な方向から水平な方向に向けて徐々に変化するため、当該効果は小さくなる。従って、圧電効果を有効に作用させる点だけに着目すれば、面方位を{111}面近傍、つまり{111}A面若しくは{111}B面からプラスマイナス5度の範囲とすることが好ましい。一方、品質を高めるという点からは、上述のように、面方位を、{x11}A面若しくは{x11}B面(但し、2≦x≦5、x:整数)からプラスマイナス5度の範囲の面とすることが好ましい。
【0044】
【発明の実施の形態】
[第1実施形態]
次に、本発明の実施形態について図面を参照しつつ説明する。
図1(a)は本実施形態に係るモノリシック集積半導体光素子の概観図(部分断面図)、図1(b)はEA−MD部分の断面図、図1(c)は図1(b)におけるMQW部分の拡大図である。
【0045】
本実施形態は、本発明に係る半導体光変調器、及びその半導体光変調器を含む集積半導体光素子の一例を示すもので、半導体光変調器を含むモノリシック集積半導体光素子として、本発明のEA−MD及DFB−LDの集積により光素子を実現した場合の例である。
すなわち、図1に示すように、面方位を{311}A面に設定したn型InPからなる半導体基板101上に、EA−MD用MQW103を間に挟んでpn接合であるn型InP102及びp型InP105を形成すると共に、上記EA−MD用MQW103に電界を掛ける裏面電極108及びEA−MD用電極109からなる電圧印加用の電極が設けられている。また、上記n型InP半導体基板101の上に、DFB−LD用MQW104及びDFB−LD用電極110が形成されてモノリシック集積半導体光素子が構成されている。
、なお、符号106はp型コンタクト層を、符号107は半絶縁性のInPを、符号111は絶縁膜を表している。
【0046】
上記EA−MD用MQW103は、図1(c)に示すように、複数の障壁層112及び井戸層113が交互に積層されて形成されている。この障壁層112及び井戸層113は、それぞれInP、InGaAs、InGaAsP、AlInAs、AlInGaAs、AlInGaAsP、InGaAsSb、AlInAsSb、AlGaAsSb、AlGaInAsSbのいずれかの材料から形成されている。そして、本実施形態では、障壁層112に伸張歪を付与し、且つ井戸層113に圧縮歪を付与している。
【0047】
次に、上記構成による動作や作用効果等について説明する。
上記モノリシック集積半導体光素子は、半導体基板101の面方位を{100}面から傾斜した{311}A面に設定することで、結晶中の歪が剪断応力成分を発生し、大きな内部電界が発生可能となっている。そして、障壁層112に伸張歪を且つ井戸層に圧縮歪を付与することで、当該歪量や{100}面からの面方位の傾斜に応じた内部電界が井戸層113内に有効に発生する。このとき、上記半導体基板101をn型InPを用いて構成していることから、EA−MD用MQW103を構成する井戸層113内には、圧電効果によりpn接合に逆バイアス電圧を印加した場合と同方向の内部電界が発生し、これによってゼロバイアス時における井戸層113での内部電界が増強する。
【0048】
この結果、本実施形態のモノリシック集積半導体光素子においては、従来の光素子のEA−MD部にプリバイアスを印加した場合と同様の効果がゼロバイアス時において得ることができ、直流バイアス電圧の印加を行わなくとも長距離光信号伝送特性に適したチャーピング特性を有するモノリシック集積半導体光素子となる。つまり、直流バイアスの印加を必要とすることなく、伝送特性を向上させるので、上記モノリシック集積半導体光素子を用いたシステムの小型、低価格化を図ることができる。
【0049】
さらに、半導体基板101の面方位が{100}面から傾斜していることから、{100}面に比べ表面のステップ密度が高いため、結晶成長時において表面エネルギーが高い面に結晶原料が搬送されることになり、結晶表面における結晶原料のマイグレーションが抑制される。この結果、組成変調、あるいは膜厚のうねりを抑制される結果、歩留まり向上に繋がる。
【0050】
特に、本実施形態では、高指数面である{311}A面を用いているので、{100}面上の成長以上に界面が平坦な量子井戸構造が形成可能となり、高品質な量子井戸構造の形成が可能となる。
すなわち、本実施形態の半導体光変調器、及び当該半導体光変調器を含む集積光半導体素子の製造が容易となる。
【0051】
なお、面方位は{111}A面、{211}A面、{411}A面、又は{511}A面であっても良い。但し、面方位が{111}A面である場合には、{x11}A面(xは2〜5の整数)の場合に比べて圧電効果は大きいものの品質が劣る。
ここで、本実施形態では、面方位が{x11}A面で導電型がn型のIII −V族半導体基板(xは1〜5の整数)、かつ圧縮歪を有する井戸層と伸張歪を有する障壁層を用いているが、次の(1)〜(3)いずれかの組み合わせにおいても、圧電効果によって井戸層内の内部電界が増強するなど、上記と同様な作用効果を得ることができる。
【0052】
(1)面方位が{x11}A面で導電型がp型のIII −V族半導体基板で、かつ伸張歪を有する井戸層と圧縮歪を有する障壁層(xは1〜5の整数)
(2)面方位が{x11}B面で導電型がn型のIII −V族半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層(xは1〜5の整数)
(3)面方位が{x11}B面で導電型がp型のIII −V族半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層(xは1〜5の整数)
また、半導体基板としてII−VI族化合物半導体を採用する場合には、次の(4)〜(7)いずれかの組み合わせによって、圧電効果によって井戸層内の内部電界が増強するなど、上記と同様な作用効果を得ることができる。
【0053】
(4)面方位が{x11}A面で導電型がn型の半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層(xは1〜5の整数)
(5)面方位が{x11}B面で導電型がn型の半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層(xは1〜5の整数)
(6)面方位が{x11}A面で導電型がp型の半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層(xは1〜5の整数)
(7)面方位が{x11}B面で導電型がp型の半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層(xは1〜5の整数)
このとき、上記(1)、(2)、(4)、(7)のいずれかの構成を採用した場合には、上述の作用・効果とは別に、印加電圧による圧電効果によって半導体光変調器の駆動電圧を低減できるという効果も発生する。
[第2実施形態]
次に、本発明の第2実施形態について図面を参照しつつ説明する。
【0054】
図2(a)は本実施形態に係るモノリシック集積半導体光素子の概観図(平面図)、図2(b)はEA−MD部分の断面図、図2(c)は図2(b)におけるMQW部分の拡大図である。
本実施形態は、本発明に基づく半導体光変調器を用いたモノリシック集積半導体光素子の一実施例を示すもので、本発明のEA−MD及び、そのEA−MDと半導体アレイ導波路型分光器(AWG)と半導体光増幅器(SOA)の集積により実現するモノリシック集積半導体光素子を例にしたものである。
【0055】
このモノリシック集積半導体光素子は、分光機能を有する2個のAWG250間にEA−MD220を挿入することにより、波長多重光信号中の任意の波長を有する信号を選択的に抜き出す波長セレクタを半導体基板201上に実現したものである。
同様な構成の従来のモノリシック集積半導体光素子と異なる点は、EA−MD220の動作が順バイアス電圧を印加した場合にはじめて光信号がONとなる、いわゆるノーマリーオフ動作となっている点にある。
【0056】
そのEA−MD220は、半導体基板の面方位以外は上記第1実施形態と同様な構成となっていて、面方位を{111}A面から{100}方向に2度傾斜するように設定したn型InP半導体基板201の上に、EA−MD用MQW203を挟み込んでn型InP202及びp型InP205を形成すると共に、上記EA−MD用MQW203に電界を掛ける裏面電極208及びEA−MD用電極209からなる電圧印加用の電極が設けられている。
【0057】
なお、符号230はSOA、符号240は半導体導波路、符号250はAWGである。また、符号106はp型コンタクト層を、符号107は半絶縁InPを、符号111は絶縁膜を表している。
上記EA−MD用MQW203は、図2(c)に示すように、障壁層212及び井戸層213が交互に積層されて形成されている。この障壁層212及び井戸層213は、それぞれInP、InGaAs、InGaAsP、AlInAs、AlInGaAs、AlInGaAsP、InGaAsSb、AlInAsSb、AlGaAsSb、AlGaInAsSbのいずれかの材料から形成されている。そして、本実施形態では、障壁層212に伸張歪を付与し、且つ井戸層213に圧縮歪を付与している。
【0058】
次に、本実施形態の作用・効果等について説明する。
半導体器半導体基板201として面方位が{111}A面近傍のn型InP半導体基板を採用し且つ障壁層112に伸張歪を井戸層113に圧縮歪を与えているために、圧縮歪を有する井戸層213内には、圧電効果によって、pn接合に逆バイアス電圧を印加した場合と同方向の内部電界が発生する。但し、本実施形態では、{111}A面近傍の面方位を有する半導体基板を用いているので第1実施形態に比べ、より大きな圧電効果による内部電界が発生する。
【0059】
これによって、従来のモノリシック集積半導体光素子のEA−MD220に光信号OFFに相当する逆バイアス電圧を印加した場合と同様の効果がゼロバイアス時において得られる。この結果、pn接合の順方向側に電圧を印加して動作させるように構成することで、ゼロバイアス時に光信号がOFFとなり、順バイアス電圧を印加した場合に光信号がONとなる、ノーマリーオフ動作のEA−MD220が実現される。
【0060】
さらに、従来のモノリシック集積半導体光素子においては、N数の波長多重信号から1波長を取り出す場合に(N−1)個のEA−MDに逆バイアス電圧を印加する必要があったが、本実施形態のモノリシック集積半導体光素子では、1個のEA−MD220に順バイアス電圧を印加する動作に置き換えることができ、消費電力の低減に寄与することができる。
【0061】
また、電気回路、あるいはモノリシック集積半導体光素子内に障害が発生した場合、従来のモノリシック集積半導体光素子では、N数の波長多重信号がそのまま出力されて次段の通信システムに悪影響を与える可能性があったのに対し、本実施形態におけるモノリシック集積半導体光素子では、ノーマリーオフ動作により信号が遮断されるために次段の通信システムヘの影響が小さいという利点も有する。ここで、本実施形態では簡単のために4波長入力のモノリシック集積半導体光素子としたが、波長多重数が増すにつれ、上記利点は飛躍的に増大する。
【0062】
他の作用・効果は上記第1実施形態と同様である。
ここで、本実施形態では、面方位が{x11}A面で導電型がn型のIII −V族半導体基板(xは1〜5の整数)、かつ圧縮歪を有する井戸層と伸張歪を有する障壁層を用いているが、次の(1)〜(3)いずれかの組み合わせにおいても、圧電効果によって井戸層内の内部電界が増強するなど、上記と同様な作用効果を得ることができる。
【0063】
(1)面方位が{x11}A面で導電型がp型のIII −V族半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層(xは1〜5の整数)
(2)面方位が{x11}B面で導電型がn型のIII −V族半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層(xは1〜5の整数)
(3)面方位が{x11}B面で導電型がp型のIII −V族半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層(xは1〜5の整数)
また、半導体基板としてII−VI族化合物半導体を採用する場合には、次の(4)〜(7)いずれかの組み合わせによって、圧電効果によって井戸層内の内部電界が増強するなど、上記と同様な作用効果を得ることができる。
【0064】
(4)面方位が{x11}A面で導電型がn型の半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層(xは1〜5の整数)
(5)面方位が{x11}B面で導電型がn型の半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層(xは1〜5の整数)
(6)面方位が{x11}A面で導電型がp型の半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層(xは1〜5の整数)
(7)面方位が{x11}B面で導電型がp型の半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層(xは1〜5の整数)
このとき、上記(1)、(2)、(4)、(7)のいずれかの構成を採用した場合には、上述の作用・効果とは別に、印加電圧による圧電効果によって半導体光変調器の駆動電圧を低減できるという効果も発生する。
【0065】
[第3実施形態]
次に、本発明に係る第3実施形態について図面を参照しつつ説明する。
図3(a)は本実施形態に係るモノリシック集積半導体光素子の概観図(部分断面図)、図3(b)はEA−MD部分の断面図、図3(c)は図3(b)におけるMQW部分の拡大図である。
【0066】
本実施形態は、本発明に基づく半導体光変調器を用いたモノリシック集積半導体光素子の一実施例を示すもので、本発明のEA−MDと半導体光増幅器(SOA)の集積によりモノリシック集積半導体光素子を実現する場合の例である。このモノリシック集積半導体光素子は、分岐、合流回路を形成する半導体導波路340にEA−MD320を挿入することにより、空間型光スイッチを半導体半導体基板301上に実現したものである。同様な構成の従来のモノリシック集積半導体光素子と異なる点はEA−MD320内における損失を低減している点にある。
【0067】
そのEA−MD320は、面方位を{311}B面に設定したn型InPからなる半導体基板301の上に、EA−MD用MQW303を挟み込んでn型InP302及びp型InP305を形成すると共に、上記EA−MD用MQW303に電界を掛ける裏面電極808及びEA−MD用電極309からなる電圧印加用の電極が設けられている。
【0068】
なお、符号330はSOA、符号340は半導体導波路である。また、符号306はp型コンタクト層を、符号307は半絶縁InPを、符号311は絶縁膜を表している。
上記EA−MD用MQW303は、図3(c)に示すように、複数の障壁層312及び井戸層313が交互に積層されて形成されている。この障壁層312及び井戸層313は、それぞれInP、InGaAs、InGaAsP、AlInAs、AlInGaAs、AlInGaAsP、InGaAsSb、AlInAsSb、AlGaAsSb、AlGaInAsSbのいずれかの材料から形成されている。そして、本実施形態では、障壁層312に伸張歪を付与し、且つ井戸層313に圧縮歪を付与している。
【0069】
次に、本実施形態の作用・効果等について説明する。
本実施形態のモノリシック集積半導体光素子の半導体光変調器では、面方位を{311}B面としたn型InP半導体基板301上を用いて構成し、障壁層312に伸張歪を井戸層313に圧縮歪を与えることで、EA−MD用MQW303の井戸層313内には、圧電効果によってpn接合に順バイアス電圧を印加した場合と同方向の内部電界が発生する。
【0070】
これによって、上記第1及び第2実施形態とは異なり、本実施形態ではpn接合のビルトイン電圧に起因する内部電界を打ち消しているか小さくしている。なお、例えば圧縮歪や伸張歪を調整することで圧電効果の内部電界の絶対値をビルトイン電圧の絶対値と等しくすることができる。
これによって、本実施形態のモノリシック集積半導体光素子では、従来の素子において光信号ONのゼロバイアス時において発生していたEA−MD内の損失を低減することができる。
【0071】
なお、本実施形態では、簡単のために2入力2出力の光スイッチとしたが、入出力が増すにつれ経路に挿入されるEA−MD数は大幅に増えることから上記利点は飛躍的に増大する。
ここで、本実施形態では、当該内部電界を大きくする方向に印加電圧を掛けることで、半導体光変調器の駆動電圧を低減することができる。これは、後述の(3)、(5)及び(6)のいずれかの構成を採用した場合にも発生する。
【0072】
また、本実施例では面方位が{x11}B面で導電型がn型のIII −V族半導体基板(xは1〜5の整数)、かつ圧縮歪を有する井戸層と伸張歪を有する障壁層を用いているが、同様の効果は次の(1)〜(3)のいずれかの組み合わせにおいても実現される。
(1)面方位が{x11}B面で導電型がp型のIII −V族半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層(xは1〜5の整数)
(2)面方位が{x11}A面で導電型がn型のIII −V族半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層(xは1〜5の整数)
(3)面方位が{x11}A面で導電型がp型のIII −V族半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層(xは1〜5の整数)
また、半導体基板としてII−VI族化合物半導体を採用する場合には、次の(4)〜(7)のいずれかの組み合わせによって、上記と同様な作用効果を得ることができる。
【0073】
(4)面方位が{x11}A面で導電型がp型の半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層(xは1〜5の整数)
(5)面方位が{x11}B面で導電型がp型の半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層(xは1〜5の整数)
(6)面方位が{x11}A面で導電型がn型の半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層(xは1〜5の整数)
(7)面方位が{x11}B面で導電型がn型の半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層(xは1〜5の整数)
ここで、上記全ての実施形態では、半導体基板101、201、301の面方位を{x11}A面若しくは{x11}B面(xは1〜5の整数)としているが、面方位を、当該面からプラスマイナス5度の範囲で傾斜した面としても同じ効果を得ることができる。
【0074】
また、上述した全ての実施形態では、半導体基板101、201、301の面方位を{x11}A面若しくは{x11}B面(xは1〜5の整数)又はその近傍の面とすることで、面方位を{100}面から傾斜させた傾斜半導体基板としているが、面方位を{100}面から10度以上80度以下の範囲で傾斜させることで、半導体基板を傾斜半導体基板として、上記各作用効果を得るようにしても良い。但し、{311}面や{411}面等の高指数面を用いる方が、界面が平坦な量子井戸構造が形成されて、高品位な量子井戸構造の形成が可能となる。
【0075】
また、上記全実施形態では、量子井戸構造を半導体pn接合のp層とn層とで挟み込んで、つまりp層とn層との間に量子井戸構造を介挿する構造の半導体光変調器の場合で説明しているが、これに限定されない。例えば、量子井戸構造をn層とn層との間に介挿したり、量子井戸構造をp層とp層との間に介挿した構造の半導体光変調器に対して本発明を適用しても良い。この場合であっても、量子井戸構造中の内部電界を、直流バイアス電圧の印加等を行うことなく調整可能となる。
【0076】
また、上記実施形態では、半導体基板が101、201、301が半導体半導体基板の場合で説明しているが、半導体基板が半絶縁性基板(導電型が半絶縁の場合)に場合には、当該半導体基板と量子井戸構造との間に介挿される半導体層の導電型がn型のときには、半導体基板の導電型がn型と同様な作用を、当該半導体基板と量子井戸構造との間に介挿される半導体層の導電型がp型のときには、半導体基板の導電型がp型と同様な作用を得ることができる。
【0077】
【発明の効果】
以上説明してきたように、本発明によれば、直流バイアス電圧の印加などを行わなくても、圧電効果による内部電界によって、半導体光変調器の井戸層での内部電界を、当該半導体光変調器を含むモノリシック集積半導体光素子の用途に応じた所望の状態に設定できるという効果がある。このことは、装置の小型化、低価格化及び構成の簡略化に繋がる。
【0078】
また、半導体基板の面方位を{100}面から傾斜した構造を用いることにより、量子井戸構造中における組成変調、あるいは膜厚のうねりを抑制することが可能となる。この結果、半導体光変調器並びに当該半導体光変調器を含むモノリシック集積半導体光素子の品質が向上する。
このとき、pn接合のp層とn層の間に量子井戸構造を介挿させる構造の半導体光変調器に対して、請求項11〜請求項18のいずれかに係る発明を採用すると、圧電効果による内部電界によって、ゼロバイアス時におけるpn接合のビルトイン電圧による内部電界を打ち消し、若しくは低減することが可能となる。すなわち、従来の素子において光信号ONのゼロバイアス時において発生していたEA−MD内の損失を低減することができ、内部損失の小さい、すなわち信号ONの状態における光出力の大きい半導体光変調器を提供できるという効果がある。
【0079】
また、請求項19に係る発明を採用すると、ノーマリーオフ動作の半導体光変調器を提供することができるという効果がある。
また、請求項4、請求項5、請求項7、請求項10、請求項12、請求項13、請求項15、及び請求項18のいずれかに係る発明を採用すると、印加電圧による圧電効果に起因する量子井戸構造中の井戸層のバンドギャップ変化により、駆動電圧を低減可能となるという効果がある。
【図面の簡単な説明】
【図1】本発明に基づく第1実施形態に係る半導体モノリシック集積半導体光素子の構成図であり、(a)はモノリシック集積半導体光素子の概観図(部分断面図)、(b)はEA−MD部分の断面図、(c)は(b)におけるMQW部分の拡大図をそれぞれ表す。
【図2】本発明に基づく第2実施形態に係る半導体モノリシック集積半導体光素子の構成図であり、(a)は本実施形態に係るモノリシック集積半導体光素子の概観図(平面図)、(b)はEA−MD部分の断面図、(c)は(b)におけるMQW部分の拡大図をそれぞれ表す。
【図3】本発明に基づく第3実施形態に係る半導体モノリシック集積半導体光素子の構成図であり、(a)は本実施形態に係るモノリシック集積半導体光素子の概観図(部分断面図)、(b)はEA−MD部分の断面図、(c)は(b)におけるMQW部分の拡大図をそれぞれ表す。
【図4】従来の半導体モノリシック集積半導体光素子の構成図であり、(a)はモノリシック集積半導体光素子の概観図(部分断面図)、(b)はEA−MD部分の断面図、(c)は(b)におけるMQW部分の拡大図をそれぞれ表す。
【符合の説明】
101 : {311}A面n型InP半導体基板
102 : n型InP、
103 : EA−MD用MQW
104 : DFB−LD 用MQW
105 : p型InP
106 : p型コンタクト層
107 : 半絶縁InP
108 : 裏面電極
109 : EA−MD用電極
110 : DFB−LD用電極
111 : 絶縁膜
112 : EA−MD用MQWを構成する伸張歪を有する障壁層
113 : EA−MD用MQWを構成する圧縮歪を有する井戸層
201 : {111}A面から{100}方向に2度傾斜するように設定したn型InP半導体基板
202 : n型InP
203 : EA−MD用MQW
205 : p型InP
206 : p型コンタクト層
207 : 半絶縁InP
208 : 裏面電極
209 : EA−MD用電極
211 : 絶縁膜
212 : EA−MD用MQWを構成する伸張歪を有する障壁層
213 : EA−MD用MQWを構成する圧縮歪を有する井戸層
220 : EA−MD
230 : SOA
240 : 半導体導波路
250 : AWG
301 : {311}B面n型InP半導体基板
302 : n型InP
503 : EA−MD用MQW
305 : p型InP
306 : p型コンタクト層
307 : 半絶縁InP
308 : 裏面電極
309 : EA−MD用電極
311 : 絶縁膜
312 : EA−MD用MQWを構成する伸張歪を有する障壁層
313 : EA−MD用MQWを構成する圧縮歪を有する井戸層
320 : EA−MD
330 : SOA
340 : 半導体導波路
401 : {100}面n型InP半導体基板
402 : n型InP
403 : EA−MD用MQW
404 : DFB−LD用MQW
405 : p型InP
406 : p型コンタクト層
407 : 半絶縁InP
408 : 裏面電極
409 : EA−MD用電極
410 : DFB−LD用電極
411 : 絶縁膜
412 : EA−MD用MQWを構成する障壁層
413 : EA−MD用MQWを構成する井戸層
Claims (20)
- 閃亜鉛鉱構造の半導体基板上に量子井戸構造を形成してなる半導体光変調器において、
上記半導体基板の面方位を、{100}面から10度以上80度以下の範囲で傾斜した面とし、且つ、上記量子井戸構造中の井戸層に伸張歪及び圧縮歪の一方を付与すると共に上記量子井戸構造中の障壁層に伸張歪及び圧縮歪の他方を付与することを特徴とする半導体光変調器。 - 閃亜鉛鉱構造の半導体基板上に量子井戸構造を形成してなる半導体光変調器において、
上記半導体基板の面方位を、{x11}A面若しくは{x11}B面(但し、1≦x≦5、x:整数)からプラスマイナス5度の範囲内にある面とし、且つ、上記量子井戸構造中の井戸層に伸張歪及び圧縮歪の一方を付与すると共に上記量子井戸構造中の障壁層に伸張歪及び圧縮歪の他方を付与することを特徴とする半導体光変調器。 - 上記半導体基板をIII −V族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をn型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をn型とし、且つ、上記半導体基板の面方位を{x11}A面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とする請求項2に記載した半導体光変調器。
- 上記半導体基板をIII −V族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をn型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をn型とし、且つ、上記半導体基板の面方位を{x11}B面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子井戸構造の障壁層に圧縮歪を付与したことを特徴とする請求項2に記載した半導体光変調器。
- 上記半導体基板をIII −V族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をp型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をp型とし、且つ、上記半導体基板の面方位を{x11}A面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とする請求項2に記載した半導体光変調器。
- 上記半導体基板をIII −V族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をp型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をp型とし、且つ、上記半導体基板の面方位を{x11}B面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とする請求項2に記載した半導体光変調器。
- 上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をn型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をn型とし、且つ、上記半導体基板の面方位を{x11}A面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とする請求項2に記載した半導体光変調器。
- 上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をn型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をn型とし、且つ、上記半導体基板の面方位を{x11}B面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とする請求項2に記載した半導体光変調器。
- 上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をp型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をp型とし、且つ、上記半導体基板の面方位を{x11}A面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とする請求項2に記載した半導体光変調器。
- 上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をp型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をp型とし、且つ、上記半導体基板の面方位を{x11}B面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とする請求項2に記載した半導体光変調器。
- 上記半導体基板をIII −V族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をn型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をn型とし、且つ、上記半導体基板の面方位を{x11}A面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とする請求項2に記載した半導体光変調器。
- 上記半導体基板をIII −V族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をn型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をn型とし、且つ、上記半導体基板の面方位を{x11}B面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とする請求項2に記載した半導体光変調器。
- 上記半導体基板をIII −V族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をp型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をp型とし、且つ、上記半導体基板の面方位を{x11}A面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とする請求項2に記載した半導体光変調器。
- 上記半導体基板をIII −V族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をp型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をp型とし、且つ、上記半導体基板の面方位を{x11}B面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とする請求項2に記載した半導体光変調器。
- 上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をn型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をn型とし、且つ、上記半導体基板の面方位を{x11}A面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とする請求項2に記載した半導体光変調器。
- 上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をn型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をn型とし、且つ、上記半導体基板の面方位を{x11}B面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とする請求項2に記載した半導体光変調器。
- 上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をp型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をp型とし、且つ、上記半導体基板の面方位を{x11}A面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とする請求項2に記載した半導体光変調器。
- 上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をp型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をp型とし、且つ、上記半導体基板の面方位を{x11}B面からプラスマイナス5度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とする請求項2に記載した半導体光変調器。
- 上記量子井戸構造が半導体pn接合のp層とn層との間に介挿されると共に、上記pn接合に電圧を印加する電極を有する半導体光変調器において、上記pn接合の順方向側に電圧を印加して動作させることを特徴とする請求項3〜請求項10のいずれか一つの請求項に記載の半導体光変調器。
- 請求項1〜請求項19のいずれかに記載の半導体光変調器を含むことを特徴とするモノシリック集積半導体光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000168402A JP3765382B2 (ja) | 2000-06-06 | 2000-06-06 | 半導体光変調器及びモノリシック集積半導体光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000168402A JP3765382B2 (ja) | 2000-06-06 | 2000-06-06 | 半導体光変調器及びモノリシック集積半導体光素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001350127A JP2001350127A (ja) | 2001-12-21 |
JP3765382B2 true JP3765382B2 (ja) | 2006-04-12 |
Family
ID=18671410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000168402A Expired - Fee Related JP3765382B2 (ja) | 2000-06-06 | 2000-06-06 | 半導体光変調器及びモノリシック集積半導体光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3765382B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4575173B2 (ja) * | 2005-01-07 | 2010-11-04 | 日本電信電話株式会社 | 量子井戸構造の製造方法 |
JP4814525B2 (ja) * | 2005-01-11 | 2011-11-16 | 株式会社日立製作所 | 光半導体装置 |
JP4662345B2 (ja) * | 2005-03-28 | 2011-03-30 | 日本電信電話株式会社 | 多重歪量子井戸構造及びその製造方法 |
NO325047B1 (no) * | 2005-03-30 | 2008-01-21 | Intopto As | Optiske enheter ved bruk av et pentaert III-V material system |
JP5171538B2 (ja) * | 2008-10-17 | 2013-03-27 | ファイベスト株式会社 | 光変調器および波長可変レーザーモジュール |
JP6947113B2 (ja) * | 2018-04-23 | 2021-10-13 | 日本電信電話株式会社 | 半導体光素子 |
-
2000
- 2000-06-06 JP JP2000168402A patent/JP3765382B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001350127A (ja) | 2001-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5953479A (en) | Tilted valance-band quantum well double heterostructures for single step active and passive optical waveguide device monolithic integration | |
JP5451332B2 (ja) | 光半導体装置 | |
EP0645858B1 (en) | Strained quantum well structure having variable polarization dependence and optical device inducing the strained quantum well structure | |
US7199441B2 (en) | Optical module device driven by a single power supply | |
JP3540925B2 (ja) | オプトエレクトロニクスデバイス | |
JPH08220496A (ja) | 半導体光変調素子 | |
JPH0715093A (ja) | 光半導体素子 | |
JP3567997B2 (ja) | 電子吸収光学変調器 | |
US7409113B2 (en) | Semiconductor electro-absorption optical modulator, semiconductor electro-absorption optical modulator integrated laser, optical transmitter module and optical module | |
JP3765382B2 (ja) | 半導体光変調器及びモノリシック集積半導体光素子 | |
US6924918B2 (en) | Optical modulator and method of manufacturing the same | |
JPH08146365A (ja) | 半導体マッハツェンダー変調装置及びその製造方法 | |
US8498501B2 (en) | Semiconductor optical modulator and semiconductor mach-zehnder optical modulator | |
JP2003114407A (ja) | 電界吸収型光変調器 | |
US6618179B2 (en) | Mach-Zehnder modulator with individually optimized couplers for optical splitting at the input and optical combining at the output | |
US20120120478A1 (en) | Electro-optical devices based on the variation in the index or absorption in the isb transitions | |
JP4616885B2 (ja) | 半導体量子井戸素子 | |
WO2022113929A1 (ja) | 半導体光素子 | |
JPH08248363A (ja) | 導波形多重量子井戸光制御素子 | |
JP2005010277A (ja) | 電気吸収型光変調器 | |
JPH0864904A (ja) | 半導体レーザ型光増幅素子 | |
JPH06289339A (ja) | 光スイッチ | |
JP2001083473A (ja) | 光変調器 | |
JPH1172759A (ja) | 導波路形光デバイスとその製造方法 | |
JP4283079B2 (ja) | 半導体光電子導波路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090203 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120203 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130203 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |