JP3765382B2 - 半導体光変調器及びモノリシック集積半導体光素子 - Google Patents
半導体光変調器及びモノリシック集積半導体光素子 Download PDFInfo
- Publication number
- JP3765382B2 JP3765382B2 JP2000168402A JP2000168402A JP3765382B2 JP 3765382 B2 JP3765382 B2 JP 3765382B2 JP 2000168402 A JP2000168402 A JP 2000168402A JP 2000168402 A JP2000168402 A JP 2000168402A JP 3765382 B2 JP3765382 B2 JP 3765382B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor
- plane
- substrate
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に量子井戸構造が形成されてなる半導体光変調器、並びにその半導体光変調器を含むモノシリック集積半導体光素子に関するものである。
【０００２】
【従来の技術】
従来の技術による、半導体電界吸収型光変調器（以下、半導体光変調器をＥＡ−ＭＤと呼ぶ場合がある）、及びその半導体光変調器を含むモノシリック集積半導体光素子である分布帰還型半導体レーザーダイオード（以下、ＤＦＢ−ＬＤと呼ぶ場合がある）光素子の例を図４（ａ）〜図４（ｃ）に示す。図４（ａ）は上記モノリシック集積半導体光素子の概観図（部分断面図）、図４（ｂ）はＥＡ−ＭＤ部分の断面図、図４（ｃ）は図４（ｂ）におけるＭＱＷ部分の拡大図である。
【０００３】
図４中、符号４０１は面方位が｛１００｝面であるｎ型ＩｎＰ（導電型がｎ型であってＩｎＰからなることを表す。以下の表現でも同様である）の半導体基板を、符号４０２はｎ型ＩｎＰを、符号４０３はＥＡ−ＭＤ用ＭＱＷを、符号４０４はＤＦＢ−ＬＤ用ＭＱＷを、符号４０５はｐ型ＩｎＰを、符号４０６はｐ型コンタクト層を、符号４０７は半絶縁ＩｎＰを、符号４０８は裏面電極を、符号４０９はＥＡ−ＭＤ用電極を、符号４１０はＤＦＢ−ＬＤ用電極を、符号４１１は絶縁膜を、それぞれ表している。すなわち、半導体基板４０１の上に、ＥＡ−ＭＤ用ＭＱＷ４０３を挟み込んでｐｎ接合４０２、４０５が形成されると共に、電圧印加用の電極４０９、４０８が設けられている。また、上記ＥＡ−ＭＤ用ＭＱＷ４０３は、図４（ｃ）に示すように、複数の障壁層４１２と井戸層４１３とが交互に積層してなる多重量子井戸構造となっている。
【０００４】
上記モノリシック集積半導体光素子では、ＤＦＢ−ＬＤから出射された光線は、ＥＡ−ＭＤの電極に加えられた電気信号によりその強度が変調され、モノリシック集積半導体光素子の出力端より光信号として出射される。ここで、ＥＡ−ＭＤの光導波路を構成する半導体層には通常、量子閉じこめシュタルク効果を利用するために上述のような多重量子井戸構造が用いられる。
【０００５】
また、上記モノリシック集積半導体光素子中のＥＡ−ＭＤ部分における印加電圧に対する光吸収特性は、ｐｎ接合４０２、４０５の逆バイアス側に印加する電圧を大きくするにつれて、ＥＡ−ＭＤ内における光吸収は増加する一方、光出力は減少するようになっている。
【０００６】
【発明が解決しようとする課題】
上記ＥＡ−ＭＤ部分においては、外部印加電圧が０ボルトの場合であっても、ＭＱＷ４０３にはｐｎ接合４０２、４０５のビルトイン電圧による内部電界が作用しており、この内部電界によって一定量の光吸収が発生している。
この光吸収を減少させて光信号ＯＮの状態における光出力を増大させるためには、上記ビルトイン電圧を打ち消す順方向の電圧を印加することが考えられる。しかし、順方向電圧を印加すると、駆動電圧が両極性となったり、順方向電流が発生させない程度に印加する順方向電圧を制御する必要があるなど、駆動電気回路が複雑になるという問題点がある。
【０００７】
また、上記モノリシック集積半導体光素子を長距離光通信用に用いる場合には、光信号の強度変調時の波長変動を意味するチャーピングを極力抑制するか、光ファイバーの分散を補償する負のチャーピングを発生させる必要がある。この場合、従来の対策としては、次のような▲１▼及び▲２▼の手法が用いられている。
▲１▼ＤＦＢ−ＬＤの波長とＥＡ−ＭＤの吸収端波長の差（ディチューニング波長）を小さくする。
【０００８】
▲２▼ＥＡ−ＭＤに対しｐｎ接合の逆バイアス側にあらかじめ印加する直流バイアス電圧（プリバイアス）を大きくする。
しかしながら、▲１▼の手法では、ディチューニング波長の下限に限界があることから負のチャーピングを有効に発生させることが困難であるという問題がある。また、▲２▼の手法では、ＥＡ−ＭＤの変調信号に直流バイアス電圧を重畳させるために、たとえばバイアスＴと呼ばれる電気回路を別途使用しなければならないなど、光素子のコストアップや当該光素子を有するシステムの大型化に繋がるといった問題がある。
【０００９】
さらに、従来の半導体光変調器では、光通信用に用いる際その伝送特性を向上させるために、量子井戸構造中の障壁層にバンドギヤップの小さい材料を使用し、かつ伸張歪を内蔵させた量子井戸構造を採用することがある（たとえばＭａｔｓｕｄａ他、ＩＥＥＥ ＰＨＯＴＯＮＩＣＳ ＴＥＣＨＮＯＬＯＧＹ ＬＥＴＴＥＲＳ、Ｖｏｌ．１０、Ｎｏ．３、ｐｐ．３６４−３６６を参照）。この場合、特に障壁層を構成する混晶半導体層の材料としてＩｎＧａＡｓＰを用いる場合には、その熱力学的不安定性から組成変調、あるいは膜厚のうねりが発生することがあり、素子の歩留まりを低下させる要因となっていた。
【００１０】
本発明は、上記のような問題点に着目してなされたものであり、光通信用に用いる場合においても優れた伝送特性を有し、または内部損失の小さい、または駆動電子回路を簡易化できる半導体光変調器ならびにモノリシック集積半導体光素子を提供することを課題としている。
【００１１】
【課題を解決するための手段】
本発明は、半導体光変調器において閃亜鉛鉱構造の半導体による圧電効果を利用して量子井戸構造の内部電界を所望の状態に調整することで、半導体光変調器を含むモノリシック集積半導体光素子を用いたシステムの小型、低価格化を可能とする直流バイアスの印加を必要としない半導体光変調器の提供や、各種の光信号制御システム設計を容易にするためその目的に応じ、信号電圧無印加時に光出力がゼロとなるノーマリーオフ動作の半導体光変調器、あるいは逆に信号電圧無印加時における挿入損失が極力小さい半導体光変調器などの提供を可能とするものである。
【００１２】
すなわち、上記課題を解決するために、請求項１に記載した発明は、閃亜鉛鉱構造の半導体基板上に量子井戸構造を形成してなる半導体光変調器において、
上記半導体基板の面方位を、｛１００｝面から１０度以上８０度以下の範囲で傾斜した面とし、且つ、上記量子井戸構造中の井戸層に伸張歪及び圧縮歪の一方を付与すると共に上記量子井戸構造中の障壁層に伸張歪及び圧縮歪の他方を付与することを特徴とするものである。
【００１３】
次に、請求項２に記載した発明は、閃亜鉛鉱構造の半導体基板上に量子井戸構造を形成してなる半導体光変調器において、
上記半導体基板の面方位を、｛ｘ１１｝Ａ面若しくは｛ｘ１１｝Ｂ面（但し、１≦ｘ≦５、ｘ：整数）からプラスマイナス５度の範囲内にある面とし、且つ、上記量子井戸構造中の井戸層に伸張歪及び圧縮歪の一方を付与すると共に上記量子井戸構造中の障壁層に伸張歪及び圧縮歪の他方を付与することを特徴とするものである。
【００１４】
ここで、例えば｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とは、｛ｘ１１｝Ａ面及び当該｛ｘ１１｝Ａ面からプラスマイナス５度の範囲で傾斜した面をいう。以下同様である。
次に、請求項３に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をIII −Ｖ族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｎ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｎ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とするものである。
【００１５】
次に、請求項４に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をIII −Ｖ族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｎ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｎ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子井戸構造の障壁層に圧縮歪を付与したことを特徴とするものである。
【００１６】
次に、請求項５に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をIII −Ｖ族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｐ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｐ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とするものである。
【００１７】
次に、請求項６に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をIII −Ｖ族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｐ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｐ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とするものである。
【００１８】
次に、請求項７に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｎ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｎ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とするものである。
【００１９】
次に、請求項８に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｎ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｎ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とするものである。
【００２０】
次に、請求項９に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｐ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｐ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とするものである。
【００２１】
次に、請求項１０に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｐ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｐ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とするものである。
【００２２】
次に、請求項１１に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をIII −Ｖ族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｎ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｎ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とするものである。
【００２３】
次に、請求項１２に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をIII −Ｖ族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｎ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｎ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とするものである。
【００２４】
次に、請求項１３に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をIII −Ｖ族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｐ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｐ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とするものである。
【００２５】
次に、請求項１４に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をIII −Ｖ族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｐ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｐ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とするものである。
【００２６】
次に、請求項１５に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｎ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｎ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とするものである。
【００２７】
次に、請求項１６に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｎ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｎ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とするものである。
【００２８】
次に、請求項１７に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｐ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｐ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とするものである。
【００２９】
次に、請求項１８に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｐ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｐ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とするものである。
【００３０】
次に、請求項１９に記載した発明は、請求項３〜請求項１０のいずれかに記載した構成に対し、上記量子井戸構造が半導体ｐｎ接合のｐ層とｎ層との間に介挿されると共に、上記ｐｎ接合に電圧を印加する電極を有する半導体光変調器において、上記ｐｎ接合の順方向側に電圧を印加して動作させることを特徴とするものである。
【００３１】
次に、請求項２０に記載した発明は、請求項１〜請求項１９のいずれかに記載の半導体光変調器を含むことを特徴とするモノシリック集積半導体光素子を提供するものである。
［作用］
通常、半導体光変調器を形成する半導体基板の面方位としては｛１００｝面が使用されているため、結晶に歪が加えられても対称性により圧電効果による内部電界は発生しない。
【００３２】
これに対し、本発明は、いずれも半導体基板として｛１００｝面から面方位を傾けた傾斜半導体基板を採用しているので、結晶層中の歪みにより剪断応力成分が作用し、大きな内部電界が発生する。そして、井戸層と障壁層とが相互に反対方向の歪を持った歪量子井戸構造を採用することで、当該反対方向の歪による剪断応力が初期応力として歪量子井戸構造中の井戸層と障壁層に与えられて、上記圧電効果による内部電界がより有効に発生し、その圧電効果による内部電界が光変調器の特性向上に寄与する。
【００３３】
この圧電効果による内部電界の向き及び大きさを調整することで、ビルトイン電圧を打ち消すことが可能になるなど、半導体光変調器のゼロバイアス時における内部電界が所望の状態に調整可能となり、直流バイアスを印加しなくても所望の内部電界を得ることが可能となる。
上記圧電効果による内部電界は、半導体基板の面方位及び井戸層及び障壁層に与える歪の方向及び大きさを変更することで、調整が可能である。したがって、例えばｐ層とｎ層との間に量子井戸構造を介挿した構造を想定すると、半導体光変調器のチャーピング特性を向上させるため、あるいはノーマリーオフ動作の半導体光変調器を得るためには、内部電界を増強させる方向に、また、逆に信号電圧無印加時における挿入損失を低減させる場合には、内部電界を削減するように、上記半導体基板の面方位と歪の方向を決定すれば良い。
【００３４】
そして、請求項３〜請求項１９のいずれかの発明の半導体光変調器を採用することで、半導体基板側から量子井戸構造側に向かう内部電界、若しくは量子井戸構造側から半導体基板側に向かう内部電界を、圧電効果によって有効に付与可能となる。
すなわち、量子井戸構造を半導体ｐｎ接合のｐ層とｎ層との間に介挿した場合に、上記請求項３〜請求項１０うちのいずれかの一つの発明を採用すると、圧電効果によって内部電界を増強する方向に調整可能となり、半導体光変調器のチャーピング特性を向上させたり、あるいはノーマリーオフ動作の半導体光変調器を得ることが可能となる。
【００３５】
特に、請求項１９の発明の場合には、ノーマリーオフ動作の半導体光変調器を得ることが可能となる。
また、量子井戸構造を半導体ｐｎ接合のｐ層とｎ層との間に介挿した場合に、上記請求項１１〜請求項１８のいずれかの発明の半導体光変調器を採用することで、圧電効果によって内部電界を減少する方向に調整可能となり、信号電圧無印加時における内部損失を低減させることが可能となる。
【００３６】
また、量子井戸構造を半導体のｐ層とｐ層との間若しくはｎ層とｎ層との間にに介挿した場合に、上記請求項３〜請求項１０うちのいずれかの一つの発明を採用すると、圧電効果によって、半絶縁性基板と量子井戸構造との間に介挿される半導体層がｎ型の場合若しくは半導体基板の導電型がｎ型の場合には、半導体基板側から量子井戸構造側に向かう内部電界を付与可能となる。また、半絶縁性基板と量子井戸構造との間に介挿される半導体層がｐ型の場合若しくは半導体基板の導電型がｐ型の場合には、量子井戸構造側から半導体基板側に向かう内部電界を付与可能となる。
【００３７】
また、量子井戸構造を半導体のｐ層とｐ層との間若しくはｎ層とｎ層との間にに介挿した場合に、上記請求項１１〜請求項１８のいずれかの発明を採用することで、圧電効果によって、半絶縁性基板と量子井戸構造との間に介挿される半導体層がｐ型の場合若しくは半導体基板の導電型がｐ型の場合には、半導体基板側から量子井戸構造側に向かう内部電界を付与可能となり、また、半絶縁性基板と量子井戸構造との間に介挿される半導体層がｎ型の場合若しくは半導体基板の導電型がｎ型の場合には、量子井戸構造側から半導体基板側に向かう内部電界を付与可能となる。
【００３８】
ここで、請求項３〜請求項１０の発明と、請求項１１〜請求項１８の発明とは、内部電界の調整方向が逆となるので、設定する印加電圧や他の諸条件で一方の組の発明を採用すればよい。
さらに、請求項４、請求項５、請求項７、及び請求項１０のいずれかの発明にあって、半導体光変調器を動作させるための印加電圧の向きが内部電界を大きくする方向である場合には、当該印加電圧の圧電効果による新たな歪が半導体基板に発生し、この新たな歪によって量子井戸構造中の井戸層を構成する半導体のバンドギャップが小さい方向にシフト（レッドシフト）する。これによって、半導体光変調器の動作における量子閉じ込めシュタルク効果（ＱＣＳＥ）によるエキシトン吸収ピークのレッドシフトと同方向に働くことから、半導体光変調器の駆動電圧が低減する。
【００３９】
一方、請求項４、請求項５、請求項７、及び請求項１０のいずれかの発明にあって、半導体光変調器を動作させるための印加電圧の向きが内部電界を小さくする方向である場合には、当該印加電圧の圧電効果による新たな歪が半導体基板に発生し、この新たな歪によって量子井戸構造中の井戸層を構成する半導体のバンドギャップが大きい方向にシフト（ブルーシフト）する。これによって、半導体光変調器のノーマリオフ動作における量子閉じ込めシュタルク効果（ＱＣＳＥ）によるエキシトン吸収ピークのブルーシフトと同方向に働くことから、半導体光変調器の駆動電圧が低減する。
【００４０】
このように、請求項４、請求項５、請求項７、及び請求項１０のいずれかの発明にあっては、印加電圧による圧電効果によって半導体光変調器の駆動電圧が低減する。
また、請求項１２、請求項１３、請求項１５、及び請求項１８のいずれかの発明にあっては、半導体光変調器を動作させるための印加電圧の向きが内部電界を大きくする方向である場合には、当該印加電圧の圧電効果による新たな歪が半導体基板に発生し、この新たな歪によって量子井戸構造中の井戸層を構成する半導体のバンドギャップが小さい方向にシフト（レッドシフト）する。これによって、半導体光変調器の動作における量子閉じ込めシュタルク効果（ＱＣＳＥ）によるエキシトン吸収ピークのレッドシフトと同方向に働くことから、半導体光変調器の駆動電圧が低減する。
【００４１】
また、本発明においては、素子の半導体基板として面方位が｛１００｝面から傾斜した傾斜半導体基板を採用しているが、当該傾斜半導体基板は、｛１００｝面に比べ表面のステップ密度が高いために、結晶成長時において表面エネルギーが高い面に結晶原料が搬送されることとなり、結晶表面における結晶原料のマイグレーションが抑制される。この結果、従来問題となっていた組成変調、あるいは膜厚のうねりを抑制することが可能となり、歩留まり向上に繋がる。
【００４２】
特に、｛３１１｝面や｛４１１｝面等の高指数面を用いた場合には、｛１００｝面上の成長以上に界面が平坦な量子井戸構造が形成可能であることも報告されており、高指数面を採用することで高品質な量子井戸の形成が可能となる。
ここで、請求項１において、傾きを１０度以上８０度以下としているのは、１０度以上に設定することで上記作用が確実に得ることができるためであり、また、８０度を超えると、後述のように発生する電界の方向が本発明における有効な向きではなくなり、上記作用を得ることができなくなるおそれがあるからである。
【００４３】
また、請求項２において、｛ｘ１１｝Ａ面若しくは｛ｘ１１｝Ｂ面（但し、１≦ｘ≦５、ｘ：整数）からプラスマイナス５度の範囲としているのは、当該範囲で良質な結晶層を得ることができるためである。
なお、上記圧電効果の｛１００｝面からの傾斜角による依存性は、｛１００｝面から傾斜角が大きくなるにつれて効果が大きくなって、５５度付近（｛１１１｝面近傍）で最大となり、一方、傾斜角度が当該５５度付近から９０度に向けて大きくなるにつれて、発生する電界の方向が結晶面に垂直な方向から水平な方向に向けて徐々に変化するため、当該効果は小さくなる。従って、圧電効果を有効に作用させる点だけに着目すれば、面方位を｛１１１｝面近傍、つまり｛１１１｝Ａ面若しくは｛１１１｝Ｂ面からプラスマイナス５度の範囲とすることが好ましい。一方、品質を高めるという点からは、上述のように、面方位を、｛ｘ１１｝Ａ面若しくは｛ｘ１１｝Ｂ面（但し、２≦ｘ≦５、ｘ：整数）からプラスマイナス５度の範囲の面とすることが好ましい。
【００４４】
【発明の実施の形態】
［第１実施形態］
次に、本発明の実施形態について図面を参照しつつ説明する。
図１（ａ）は本実施形態に係るモノリシック集積半導体光素子の概観図（部分断面図）、図１（ｂ）はＥＡ−ＭＤ部分の断面図、図１（ｃ）は図１（ｂ）におけるＭＱＷ部分の拡大図である。
【００４５】
本実施形態は、本発明に係る半導体光変調器、及びその半導体光変調器を含む集積半導体光素子の一例を示すもので、半導体光変調器を含むモノリシック集積半導体光素子として、本発明のＥＡ−ＭＤ及ＤＦＢ−ＬＤの集積により光素子を実現した場合の例である。
すなわち、図１に示すように、面方位を｛３１１｝Ａ面に設定したｎ型ＩｎＰからなる半導体基板１０１上に、ＥＡ−ＭＤ用ＭＱＷ１０３を間に挟んでｐｎ接合であるｎ型ＩｎＰ１０２及びｐ型ＩｎＰ１０５を形成すると共に、上記ＥＡ−ＭＤ用ＭＱＷ１０３に電界を掛ける裏面電極１０８及びＥＡ−ＭＤ用電極１０９からなる電圧印加用の電極が設けられている。また、上記ｎ型ＩｎＰ半導体基板１０１の上に、ＤＦＢ−ＬＤ用ＭＱＷ１０４及びＤＦＢ−ＬＤ用電極１１０が形成されてモノリシック集積半導体光素子が構成されている。
、なお、符号１０６はｐ型コンタクト層を、符号１０７は半絶縁性のＩｎＰを、符号１１１は絶縁膜を表している。
【００４６】
上記ＥＡ−ＭＤ用ＭＱＷ１０３は、図１（ｃ）に示すように、複数の障壁層１１２及び井戸層１１３が交互に積層されて形成されている。この障壁層１１２及び井戸層１１３は、それぞれＩｎＰ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＡｌＩｎＡｓ、ＡｌＩｎＧａＡｓ、ＡｌＩｎＧａＡｓＰ、ＩｎＧａＡｓＳｂ、ＡｌＩｎＡｓＳｂ、ＡｌＧａＡｓＳｂ、ＡｌＧａＩｎＡｓＳｂのいずれかの材料から形成されている。そして、本実施形態では、障壁層１１２に伸張歪を付与し、且つ井戸層１１３に圧縮歪を付与している。
【００４７】
次に、上記構成による動作や作用効果等について説明する。
上記モノリシック集積半導体光素子は、半導体基板１０１の面方位を｛１００｝面から傾斜した｛３１１｝Ａ面に設定することで、結晶中の歪が剪断応力成分を発生し、大きな内部電界が発生可能となっている。そして、障壁層１１２に伸張歪を且つ井戸層に圧縮歪を付与することで、当該歪量や｛１００｝面からの面方位の傾斜に応じた内部電界が井戸層１１３内に有効に発生する。このとき、上記半導体基板１０１をｎ型ＩｎＰを用いて構成していることから、ＥＡ−ＭＤ用ＭＱＷ１０３を構成する井戸層１１３内には、圧電効果によりｐｎ接合に逆バイアス電圧を印加した場合と同方向の内部電界が発生し、これによってゼロバイアス時における井戸層１１３での内部電界が増強する。
【００４８】
この結果、本実施形態のモノリシック集積半導体光素子においては、従来の光素子のＥＡ−ＭＤ部にプリバイアスを印加した場合と同様の効果がゼロバイアス時において得ることができ、直流バイアス電圧の印加を行わなくとも長距離光信号伝送特性に適したチャーピング特性を有するモノリシック集積半導体光素子となる。つまり、直流バイアスの印加を必要とすることなく、伝送特性を向上させるので、上記モノリシック集積半導体光素子を用いたシステムの小型、低価格化を図ることができる。
【００４９】
さらに、半導体基板１０１の面方位が｛１００｝面から傾斜していることから、｛１００｝面に比べ表面のステップ密度が高いため、結晶成長時において表面エネルギーが高い面に結晶原料が搬送されることになり、結晶表面における結晶原料のマイグレーションが抑制される。この結果、組成変調、あるいは膜厚のうねりを抑制される結果、歩留まり向上に繋がる。
【００５０】
特に、本実施形態では、高指数面である｛３１１｝Ａ面を用いているので、｛１００｝面上の成長以上に界面が平坦な量子井戸構造が形成可能となり、高品質な量子井戸構造の形成が可能となる。
すなわち、本実施形態の半導体光変調器、及び当該半導体光変調器を含む集積光半導体素子の製造が容易となる。
【００５１】
なお、面方位は｛１１１｝Ａ面、｛２１１｝Ａ面、｛４１１｝Ａ面、又は｛５１１｝Ａ面であっても良い。但し、面方位が｛１１１｝Ａ面である場合には、｛ｘ１１｝Ａ面（ｘは２〜５の整数）の場合に比べて圧電効果は大きいものの品質が劣る。
ここで、本実施形態では、面方位が｛ｘ１１｝Ａ面で導電型がｎ型のIII −Ｖ族半導体基板（ｘは１〜５の整数）、かつ圧縮歪を有する井戸層と伸張歪を有する障壁層を用いているが、次の（１）〜（３）いずれかの組み合わせにおいても、圧電効果によって井戸層内の内部電界が増強するなど、上記と同様な作用効果を得ることができる。
【００５２】
（１）面方位が｛ｘ１１｝Ａ面で導電型がｐ型のIII −Ｖ族半導体基板で、かつ伸張歪を有する井戸層と圧縮歪を有する障壁層（ｘは１〜５の整数）
（２）面方位が｛ｘ１１｝Ｂ面で導電型がｎ型のIII −Ｖ族半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層（ｘは１〜５の整数）
（３）面方位が｛ｘ１１｝Ｂ面で導電型がｐ型のIII −Ｖ族半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層（ｘは１〜５の整数）
また、半導体基板としてII−VI族化合物半導体を採用する場合には、次の（４）〜（７）いずれかの組み合わせによって、圧電効果によって井戸層内の内部電界が増強するなど、上記と同様な作用効果を得ることができる。
【００５３】
（４）面方位が｛ｘ１１｝Ａ面で導電型がｎ型の半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層（ｘは１〜５の整数）
（５）面方位が｛ｘ１１｝Ｂ面で導電型がｎ型の半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層（ｘは１〜５の整数）
（６）面方位が｛ｘ１１｝Ａ面で導電型がｐ型の半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層（ｘは１〜５の整数）
（７）面方位が｛ｘ１１｝Ｂ面で導電型がｐ型の半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層（ｘは１〜５の整数）
このとき、上記（１）、（２）、（４）、（７）のいずれかの構成を採用した場合には、上述の作用・効果とは別に、印加電圧による圧電効果によって半導体光変調器の駆動電圧を低減できるという効果も発生する。
［第２実施形態］
次に、本発明の第２実施形態について図面を参照しつつ説明する。
【００５４】
図２（ａ）は本実施形態に係るモノリシック集積半導体光素子の概観図（平面図）、図２（ｂ）はＥＡ−ＭＤ部分の断面図、図２（ｃ）は図２（ｂ）におけるＭＱＷ部分の拡大図である。
本実施形態は、本発明に基づく半導体光変調器を用いたモノリシック集積半導体光素子の一実施例を示すもので、本発明のＥＡ−ＭＤ及び、そのＥＡ−ＭＤと半導体アレイ導波路型分光器（ＡＷＧ）と半導体光増幅器（ＳＯＡ）の集積により実現するモノリシック集積半導体光素子を例にしたものである。
【００５５】
このモノリシック集積半導体光素子は、分光機能を有する２個のＡＷＧ２５０間にＥＡ−ＭＤ２２０を挿入することにより、波長多重光信号中の任意の波長を有する信号を選択的に抜き出す波長セレクタを半導体基板２０１上に実現したものである。
同様な構成の従来のモノリシック集積半導体光素子と異なる点は、ＥＡ−ＭＤ２２０の動作が順バイアス電圧を印加した場合にはじめて光信号がＯＮとなる、いわゆるノーマリーオフ動作となっている点にある。
【００５６】
そのＥＡ−ＭＤ２２０は、半導体基板の面方位以外は上記第１実施形態と同様な構成となっていて、面方位を｛１１１｝Ａ面から｛１００｝方向に２度傾斜するように設定したｎ型ＩｎＰ半導体基板２０１の上に、ＥＡ−ＭＤ用ＭＱＷ２０３を挟み込んでｎ型ＩｎＰ２０２及びｐ型ＩｎＰ２０５を形成すると共に、上記ＥＡ−ＭＤ用ＭＱＷ２０３に電界を掛ける裏面電極２０８及びＥＡ−ＭＤ用電極２０９からなる電圧印加用の電極が設けられている。
【００５７】
なお、符号２３０はＳＯＡ、符号２４０は半導体導波路、符号２５０はＡＷＧである。また、符号１０６はｐ型コンタクト層を、符号１０７は半絶縁ＩｎＰを、符号１１１は絶縁膜を表している。
上記ＥＡ−ＭＤ用ＭＱＷ２０３は、図２（ｃ）に示すように、障壁層２１２及び井戸層２１３が交互に積層されて形成されている。この障壁層２１２及び井戸層２１３は、それぞれＩｎＰ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＡｌＩｎＡｓ、ＡｌＩｎＧａＡｓ、ＡｌＩｎＧａＡｓＰ、ＩｎＧａＡｓＳｂ、ＡｌＩｎＡｓＳｂ、ＡｌＧａＡｓＳｂ、ＡｌＧａＩｎＡｓＳｂのいずれかの材料から形成されている。そして、本実施形態では、障壁層２１２に伸張歪を付与し、且つ井戸層２１３に圧縮歪を付与している。
【００５８】
次に、本実施形態の作用・効果等について説明する。
半導体器半導体基板２０１として面方位が｛１１１｝Ａ面近傍のｎ型ＩｎＰ半導体基板を採用し且つ障壁層１１２に伸張歪を井戸層１１３に圧縮歪を与えているために、圧縮歪を有する井戸層２１３内には、圧電効果によって、ｐｎ接合に逆バイアス電圧を印加した場合と同方向の内部電界が発生する。但し、本実施形態では、｛１１１｝Ａ面近傍の面方位を有する半導体基板を用いているので第１実施形態に比べ、より大きな圧電効果による内部電界が発生する。
【００５９】
これによって、従来のモノリシック集積半導体光素子のＥＡ−ＭＤ２２０に光信号ＯＦＦに相当する逆バイアス電圧を印加した場合と同様の効果がゼロバイアス時において得られる。この結果、ｐｎ接合の順方向側に電圧を印加して動作させるように構成することで、ゼロバイアス時に光信号がＯＦＦとなり、順バイアス電圧を印加した場合に光信号がＯＮとなる、ノーマリーオフ動作のＥＡ−ＭＤ２２０が実現される。
【００６０】
さらに、従来のモノリシック集積半導体光素子においては、Ｎ数の波長多重信号から１波長を取り出す場合に（Ｎ−１）個のＥＡ−ＭＤに逆バイアス電圧を印加する必要があったが、本実施形態のモノリシック集積半導体光素子では、１個のＥＡ−ＭＤ２２０に順バイアス電圧を印加する動作に置き換えることができ、消費電力の低減に寄与することができる。
【００６１】
また、電気回路、あるいはモノリシック集積半導体光素子内に障害が発生した場合、従来のモノリシック集積半導体光素子では、Ｎ数の波長多重信号がそのまま出力されて次段の通信システムに悪影響を与える可能性があったのに対し、本実施形態におけるモノリシック集積半導体光素子では、ノーマリーオフ動作により信号が遮断されるために次段の通信システムヘの影響が小さいという利点も有する。ここで、本実施形態では簡単のために４波長入力のモノリシック集積半導体光素子としたが、波長多重数が増すにつれ、上記利点は飛躍的に増大する。
【００６２】
他の作用・効果は上記第１実施形態と同様である。
ここで、本実施形態では、面方位が｛ｘ１１｝Ａ面で導電型がｎ型のIII −Ｖ族半導体基板（ｘは１〜５の整数）、かつ圧縮歪を有する井戸層と伸張歪を有する障壁層を用いているが、次の（１）〜（３）いずれかの組み合わせにおいても、圧電効果によって井戸層内の内部電界が増強するなど、上記と同様な作用効果を得ることができる。
【００６３】
（１）面方位が｛ｘ１１｝Ａ面で導電型がｐ型のIII −Ｖ族半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層（ｘは１〜５の整数）
（２）面方位が｛ｘ１１｝Ｂ面で導電型がｎ型のIII −Ｖ族半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層（ｘは１〜５の整数）
（３）面方位が｛ｘ１１｝Ｂ面で導電型がｐ型のIII −Ｖ族半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層（ｘは１〜５の整数）
また、半導体基板としてII−VI族化合物半導体を採用する場合には、次の（４）〜（７）いずれかの組み合わせによって、圧電効果によって井戸層内の内部電界が増強するなど、上記と同様な作用効果を得ることができる。
【００６４】
（４）面方位が｛ｘ１１｝Ａ面で導電型がｎ型の半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層（ｘは１〜５の整数）
（５）面方位が｛ｘ１１｝Ｂ面で導電型がｎ型の半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層（ｘは１〜５の整数）
（６）面方位が｛ｘ１１｝Ａ面で導電型がｐ型の半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層（ｘは１〜５の整数）
（７）面方位が｛ｘ１１｝Ｂ面で導電型がｐ型の半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層（ｘは１〜５の整数）
このとき、上記（１）、（２）、（４）、（７）のいずれかの構成を採用した場合には、上述の作用・効果とは別に、印加電圧による圧電効果によって半導体光変調器の駆動電圧を低減できるという効果も発生する。
【００６５】
［第３実施形態］
次に、本発明に係る第３実施形態について図面を参照しつつ説明する。
図３（ａ）は本実施形態に係るモノリシック集積半導体光素子の概観図（部分断面図）、図３（ｂ）はＥＡ−ＭＤ部分の断面図、図３（ｃ）は図３（ｂ）におけるＭＱＷ部分の拡大図である。
【００６６】
本実施形態は、本発明に基づく半導体光変調器を用いたモノリシック集積半導体光素子の一実施例を示すもので、本発明のＥＡ−ＭＤと半導体光増幅器（ＳＯＡ）の集積によりモノリシック集積半導体光素子を実現する場合の例である。このモノリシック集積半導体光素子は、分岐、合流回路を形成する半導体導波路３４０にＥＡ−ＭＤ３２０を挿入することにより、空間型光スイッチを半導体半導体基板３０１上に実現したものである。同様な構成の従来のモノリシック集積半導体光素子と異なる点はＥＡ−ＭＤ３２０内における損失を低減している点にある。
【００６７】
そのＥＡ−ＭＤ３２０は、面方位を｛３１１｝Ｂ面に設定したｎ型ＩｎＰからなる半導体基板３０１の上に、ＥＡ−ＭＤ用ＭＱＷ３０３を挟み込んでｎ型ＩｎＰ３０２及びｐ型ＩｎＰ３０５を形成すると共に、上記ＥＡ−ＭＤ用ＭＱＷ３０３に電界を掛ける裏面電極８０８及びＥＡ−ＭＤ用電極３０９からなる電圧印加用の電極が設けられている。
【００６８】
なお、符号３３０はＳＯＡ、符号３４０は半導体導波路である。また、符号３０６はｐ型コンタクト層を、符号３０７は半絶縁ＩｎＰを、符号３１１は絶縁膜を表している。
上記ＥＡ−ＭＤ用ＭＱＷ３０３は、図３（ｃ）に示すように、複数の障壁層３１２及び井戸層３１３が交互に積層されて形成されている。この障壁層３１２及び井戸層３１３は、それぞれＩｎＰ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＡｌＩｎＡｓ、ＡｌＩｎＧａＡｓ、ＡｌＩｎＧａＡｓＰ、ＩｎＧａＡｓＳｂ、ＡｌＩｎＡｓＳｂ、ＡｌＧａＡｓＳｂ、ＡｌＧａＩｎＡｓＳｂのいずれかの材料から形成されている。そして、本実施形態では、障壁層３１２に伸張歪を付与し、且つ井戸層３１３に圧縮歪を付与している。
【００６９】
次に、本実施形態の作用・効果等について説明する。
本実施形態のモノリシック集積半導体光素子の半導体光変調器では、面方位を｛３１１｝Ｂ面としたｎ型ＩｎＰ半導体基板３０１上を用いて構成し、障壁層３１２に伸張歪を井戸層３１３に圧縮歪を与えることで、ＥＡ−ＭＤ用ＭＱＷ３０３の井戸層３１３内には、圧電効果によってｐｎ接合に順バイアス電圧を印加した場合と同方向の内部電界が発生する。
【００７０】
これによって、上記第１及び第２実施形態とは異なり、本実施形態ではｐｎ接合のビルトイン電圧に起因する内部電界を打ち消しているか小さくしている。なお、例えば圧縮歪や伸張歪を調整することで圧電効果の内部電界の絶対値をビルトイン電圧の絶対値と等しくすることができる。
これによって、本実施形態のモノリシック集積半導体光素子では、従来の素子において光信号ＯＮのゼロバイアス時において発生していたＥＡ−ＭＤ内の損失を低減することができる。
【００７１】
なお、本実施形態では、簡単のために２入力２出力の光スイッチとしたが、入出力が増すにつれ経路に挿入されるＥＡ−ＭＤ数は大幅に増えることから上記利点は飛躍的に増大する。
ここで、本実施形態では、当該内部電界を大きくする方向に印加電圧を掛けることで、半導体光変調器の駆動電圧を低減することができる。これは、後述の（３）、（５）及び（６）のいずれかの構成を採用した場合にも発生する。
【００７２】
また、本実施例では面方位が｛ｘ１１｝Ｂ面で導電型がｎ型のIII −Ｖ族半導体基板（ｘは１〜５の整数）、かつ圧縮歪を有する井戸層と伸張歪を有する障壁層を用いているが、同様の効果は次の（１）〜（３）のいずれかの組み合わせにおいても実現される。
（１）面方位が｛ｘ１１｝Ｂ面で導電型がｐ型のIII −Ｖ族半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層（ｘは１〜５の整数）
（２）面方位が｛ｘ１１｝Ａ面で導電型がｎ型のIII −Ｖ族半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層（ｘは１〜５の整数）
（３）面方位が｛ｘ１１｝Ａ面で導電型がｐ型のIII −Ｖ族半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層（ｘは１〜５の整数）
また、半導体基板としてII−VI族化合物半導体を採用する場合には、次の（４）〜（７）のいずれかの組み合わせによって、上記と同様な作用効果を得ることができる。
【００７３】
（４）面方位が｛ｘ１１｝Ａ面で導電型がｐ型の半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層（ｘは１〜５の整数）
（５）面方位が｛ｘ１１｝Ｂ面で導電型がｐ型の半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層（ｘは１〜５の整数）
（６）面方位が｛ｘ１１｝Ａ面で導電型がｎ型の半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層（ｘは１〜５の整数）
（７）面方位が｛ｘ１１｝Ｂ面で導電型がｎ型の半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層（ｘは１〜５の整数）
ここで、上記全ての実施形態では、半導体基板１０１、２０１、３０１の面方位を｛ｘ１１｝Ａ面若しくは｛ｘ１１｝Ｂ面（ｘは１〜５の整数）としているが、面方位を、当該面からプラスマイナス５度の範囲で傾斜した面としても同じ効果を得ることができる。
【００７４】
また、上述した全ての実施形態では、半導体基板１０１、２０１、３０１の面方位を｛ｘ１１｝Ａ面若しくは｛ｘ１１｝Ｂ面（ｘは１〜５の整数）又はその近傍の面とすることで、面方位を｛１００｝面から傾斜させた傾斜半導体基板としているが、面方位を｛１００｝面から１０度以上８０度以下の範囲で傾斜させることで、半導体基板を傾斜半導体基板として、上記各作用効果を得るようにしても良い。但し、｛３１１｝面や｛４１１｝面等の高指数面を用いる方が、界面が平坦な量子井戸構造が形成されて、高品位な量子井戸構造の形成が可能となる。
【００７５】
また、上記全実施形態では、量子井戸構造を半導体ｐｎ接合のｐ層とｎ層とで挟み込んで、つまりｐ層とｎ層との間に量子井戸構造を介挿する構造の半導体光変調器の場合で説明しているが、これに限定されない。例えば、量子井戸構造をｎ層とｎ層との間に介挿したり、量子井戸構造をｐ層とｐ層との間に介挿した構造の半導体光変調器に対して本発明を適用しても良い。この場合であっても、量子井戸構造中の内部電界を、直流バイアス電圧の印加等を行うことなく調整可能となる。
【００７６】
また、上記実施形態では、半導体基板が１０１、２０１、３０１が半導体半導体基板の場合で説明しているが、半導体基板が半絶縁性基板（導電型が半絶縁の場合）に場合には、当該半導体基板と量子井戸構造との間に介挿される半導体層の導電型がｎ型のときには、半導体基板の導電型がｎ型と同様な作用を、当該半導体基板と量子井戸構造との間に介挿される半導体層の導電型がｐ型のときには、半導体基板の導電型がｐ型と同様な作用を得ることができる。
【００７７】
【発明の効果】
以上説明してきたように、本発明によれば、直流バイアス電圧の印加などを行わなくても、圧電効果による内部電界によって、半導体光変調器の井戸層での内部電界を、当該半導体光変調器を含むモノリシック集積半導体光素子の用途に応じた所望の状態に設定できるという効果がある。このことは、装置の小型化、低価格化及び構成の簡略化に繋がる。
【００７８】
また、半導体基板の面方位を｛１００｝面から傾斜した構造を用いることにより、量子井戸構造中における組成変調、あるいは膜厚のうねりを抑制することが可能となる。この結果、半導体光変調器並びに当該半導体光変調器を含むモノリシック集積半導体光素子の品質が向上する。
このとき、ｐｎ接合のｐ層とｎ層の間に量子井戸構造を介挿させる構造の半導体光変調器に対して、請求項１１〜請求項１８のいずれかに係る発明を採用すると、圧電効果による内部電界によって、ゼロバイアス時におけるｐｎ接合のビルトイン電圧による内部電界を打ち消し、若しくは低減することが可能となる。すなわち、従来の素子において光信号ＯＮのゼロバイアス時において発生していたＥＡ−ＭＤ内の損失を低減することができ、内部損失の小さい、すなわち信号ＯＮの状態における光出力の大きい半導体光変調器を提供できるという効果がある。
【００７９】
また、請求項１９に係る発明を採用すると、ノーマリーオフ動作の半導体光変調器を提供することができるという効果がある。
また、請求項４、請求項５、請求項７、請求項１０、請求項１２、請求項１３、請求項１５、及び請求項１８のいずれかに係る発明を採用すると、印加電圧による圧電効果に起因する量子井戸構造中の井戸層のバンドギャップ変化により、駆動電圧を低減可能となるという効果がある。
【図面の簡単な説明】
【図１】本発明に基づく第１実施形態に係る半導体モノリシック集積半導体光素子の構成図であり、（ａ）はモノリシック集積半導体光素子の概観図（部分断面図）、（ｂ）はＥＡ−ＭＤ部分の断面図、（ｃ）は（ｂ）におけるＭＱＷ部分の拡大図をそれぞれ表す。
【図２】本発明に基づく第２実施形態に係る半導体モノリシック集積半導体光素子の構成図であり、（ａ）は本実施形態に係るモノリシック集積半導体光素子の概観図（平面図）、（ｂ）はＥＡ−ＭＤ部分の断面図、（ｃ）は（ｂ）におけるＭＱＷ部分の拡大図をそれぞれ表す。
【図３】本発明に基づく第３実施形態に係る半導体モノリシック集積半導体光素子の構成図であり、（ａ）は本実施形態に係るモノリシック集積半導体光素子の概観図（部分断面図）、（ｂ）はＥＡ−ＭＤ部分の断面図、（ｃ）は（ｂ）におけるＭＱＷ部分の拡大図をそれぞれ表す。
【図４】従来の半導体モノリシック集積半導体光素子の構成図であり、（ａ）はモノリシック集積半導体光素子の概観図（部分断面図）、（ｂ）はＥＡ−ＭＤ部分の断面図、（ｃ）は（ｂ）におけるＭＱＷ部分の拡大図をそれぞれ表す。
【符合の説明】
１０１ ： ｛３１１｝Ａ面ｎ型ＩｎＰ半導体基板
１０２ ： ｎ型ＩｎＰ、
１０３ ： ＥＡ−ＭＤ用ＭＱＷ
１０４ ： ＤＦＢ−ＬＤ 用ＭＱＷ
１０５ ： ｐ型ＩｎＰ
１０６ ： ｐ型コンタクト層
１０７ ： 半絶縁ＩｎＰ
１０８ ： 裏面電極
１０９ ： ＥＡ−ＭＤ用電極
１１０ ： ＤＦＢ−ＬＤ用電極
１１１ ： 絶縁膜
１１２ ： ＥＡ−ＭＤ用ＭＱＷを構成する伸張歪を有する障壁層
１１３ ： ＥＡ−ＭＤ用ＭＱＷを構成する圧縮歪を有する井戸層
２０１ ： ｛１１１｝Ａ面から｛１００｝方向に２度傾斜するように設定したｎ型ＩｎＰ半導体基板
２０２ ： ｎ型ＩｎＰ
２０３ ： ＥＡ−ＭＤ用ＭＱＷ
２０５ ： ｐ型ＩｎＰ
２０６ ： ｐ型コンタクト層
２０７ ： 半絶縁ＩｎＰ
２０８ ： 裏面電極
２０９ ： ＥＡ−ＭＤ用電極
２１１ ： 絶縁膜
２１２ ： ＥＡ−ＭＤ用ＭＱＷを構成する伸張歪を有する障壁層
２１３ ： ＥＡ−ＭＤ用ＭＱＷを構成する圧縮歪を有する井戸層
２２０ ： ＥＡ−ＭＤ
２３０ ： ＳＯＡ
２４０ ： 半導体導波路
２５０ ： ＡＷＧ
３０１ ： ｛３１１｝Ｂ面ｎ型ＩｎＰ半導体基板
３０２ ： ｎ型ＩｎＰ
５０３ ： ＥＡ−ＭＤ用ＭＱＷ
３０５ ： ｐ型ＩｎＰ
３０６ ： ｐ型コンタクト層
３０７ ： 半絶縁ＩｎＰ
３０８ ： 裏面電極
３０９ ： ＥＡ−ＭＤ用電極
３１１ ： 絶縁膜
３１２ ： ＥＡ−ＭＤ用ＭＱＷを構成する伸張歪を有する障壁層
３１３ ： ＥＡ−ＭＤ用ＭＱＷを構成する圧縮歪を有する井戸層
３２０ ： ＥＡ−ＭＤ
３３０ ： ＳＯＡ
３４０ ： 半導体導波路
４０１ ： ｛１００｝面ｎ型ＩｎＰ半導体基板
４０２ ： ｎ型ＩｎＰ
４０３ ： ＥＡ−ＭＤ用ＭＱＷ
４０４ ： ＤＦＢ−ＬＤ用ＭＱＷ
４０５ ： ｐ型ＩｎＰ
４０６ ： ｐ型コンタクト層
４０７ ： 半絶縁ＩｎＰ
４０８ ： 裏面電極
４０９ ： ＥＡ−ＭＤ用電極
４１０ ： ＤＦＢ−ＬＤ用電極
４１１ ： 絶縁膜
４１２ ： ＥＡ−ＭＤ用ＭＱＷを構成する障壁層
４１３ ： ＥＡ−ＭＤ用ＭＱＷを構成する井戸層
【発明の属する技術分野】
本発明は、半導体基板上に量子井戸構造が形成されてなる半導体光変調器、並びにその半導体光変調器を含むモノシリック集積半導体光素子に関するものである。
【０００２】
【従来の技術】
従来の技術による、半導体電界吸収型光変調器（以下、半導体光変調器をＥＡ−ＭＤと呼ぶ場合がある）、及びその半導体光変調器を含むモノシリック集積半導体光素子である分布帰還型半導体レーザーダイオード（以下、ＤＦＢ−ＬＤと呼ぶ場合がある）光素子の例を図４（ａ）〜図４（ｃ）に示す。図４（ａ）は上記モノリシック集積半導体光素子の概観図（部分断面図）、図４（ｂ）はＥＡ−ＭＤ部分の断面図、図４（ｃ）は図４（ｂ）におけるＭＱＷ部分の拡大図である。
【０００３】
図４中、符号４０１は面方位が｛１００｝面であるｎ型ＩｎＰ（導電型がｎ型であってＩｎＰからなることを表す。以下の表現でも同様である）の半導体基板を、符号４０２はｎ型ＩｎＰを、符号４０３はＥＡ−ＭＤ用ＭＱＷを、符号４０４はＤＦＢ−ＬＤ用ＭＱＷを、符号４０５はｐ型ＩｎＰを、符号４０６はｐ型コンタクト層を、符号４０７は半絶縁ＩｎＰを、符号４０８は裏面電極を、符号４０９はＥＡ−ＭＤ用電極を、符号４１０はＤＦＢ−ＬＤ用電極を、符号４１１は絶縁膜を、それぞれ表している。すなわち、半導体基板４０１の上に、ＥＡ−ＭＤ用ＭＱＷ４０３を挟み込んでｐｎ接合４０２、４０５が形成されると共に、電圧印加用の電極４０９、４０８が設けられている。また、上記ＥＡ−ＭＤ用ＭＱＷ４０３は、図４（ｃ）に示すように、複数の障壁層４１２と井戸層４１３とが交互に積層してなる多重量子井戸構造となっている。
【０００４】
上記モノリシック集積半導体光素子では、ＤＦＢ−ＬＤから出射された光線は、ＥＡ−ＭＤの電極に加えられた電気信号によりその強度が変調され、モノリシック集積半導体光素子の出力端より光信号として出射される。ここで、ＥＡ−ＭＤの光導波路を構成する半導体層には通常、量子閉じこめシュタルク効果を利用するために上述のような多重量子井戸構造が用いられる。
【０００５】
また、上記モノリシック集積半導体光素子中のＥＡ−ＭＤ部分における印加電圧に対する光吸収特性は、ｐｎ接合４０２、４０５の逆バイアス側に印加する電圧を大きくするにつれて、ＥＡ−ＭＤ内における光吸収は増加する一方、光出力は減少するようになっている。
【０００６】
【発明が解決しようとする課題】
上記ＥＡ−ＭＤ部分においては、外部印加電圧が０ボルトの場合であっても、ＭＱＷ４０３にはｐｎ接合４０２、４０５のビルトイン電圧による内部電界が作用しており、この内部電界によって一定量の光吸収が発生している。
この光吸収を減少させて光信号ＯＮの状態における光出力を増大させるためには、上記ビルトイン電圧を打ち消す順方向の電圧を印加することが考えられる。しかし、順方向電圧を印加すると、駆動電圧が両極性となったり、順方向電流が発生させない程度に印加する順方向電圧を制御する必要があるなど、駆動電気回路が複雑になるという問題点がある。
【０００７】
また、上記モノリシック集積半導体光素子を長距離光通信用に用いる場合には、光信号の強度変調時の波長変動を意味するチャーピングを極力抑制するか、光ファイバーの分散を補償する負のチャーピングを発生させる必要がある。この場合、従来の対策としては、次のような▲１▼及び▲２▼の手法が用いられている。
▲１▼ＤＦＢ−ＬＤの波長とＥＡ−ＭＤの吸収端波長の差（ディチューニング波長）を小さくする。
【０００８】
▲２▼ＥＡ−ＭＤに対しｐｎ接合の逆バイアス側にあらかじめ印加する直流バイアス電圧（プリバイアス）を大きくする。
しかしながら、▲１▼の手法では、ディチューニング波長の下限に限界があることから負のチャーピングを有効に発生させることが困難であるという問題がある。また、▲２▼の手法では、ＥＡ−ＭＤの変調信号に直流バイアス電圧を重畳させるために、たとえばバイアスＴと呼ばれる電気回路を別途使用しなければならないなど、光素子のコストアップや当該光素子を有するシステムの大型化に繋がるといった問題がある。
【０００９】
さらに、従来の半導体光変調器では、光通信用に用いる際その伝送特性を向上させるために、量子井戸構造中の障壁層にバンドギヤップの小さい材料を使用し、かつ伸張歪を内蔵させた量子井戸構造を採用することがある（たとえばＭａｔｓｕｄａ他、ＩＥＥＥ ＰＨＯＴＯＮＩＣＳ ＴＥＣＨＮＯＬＯＧＹ ＬＥＴＴＥＲＳ、Ｖｏｌ．１０、Ｎｏ．３、ｐｐ．３６４−３６６を参照）。この場合、特に障壁層を構成する混晶半導体層の材料としてＩｎＧａＡｓＰを用いる場合には、その熱力学的不安定性から組成変調、あるいは膜厚のうねりが発生することがあり、素子の歩留まりを低下させる要因となっていた。
【００１０】
本発明は、上記のような問題点に着目してなされたものであり、光通信用に用いる場合においても優れた伝送特性を有し、または内部損失の小さい、または駆動電子回路を簡易化できる半導体光変調器ならびにモノリシック集積半導体光素子を提供することを課題としている。
【００１１】
【課題を解決するための手段】
本発明は、半導体光変調器において閃亜鉛鉱構造の半導体による圧電効果を利用して量子井戸構造の内部電界を所望の状態に調整することで、半導体光変調器を含むモノリシック集積半導体光素子を用いたシステムの小型、低価格化を可能とする直流バイアスの印加を必要としない半導体光変調器の提供や、各種の光信号制御システム設計を容易にするためその目的に応じ、信号電圧無印加時に光出力がゼロとなるノーマリーオフ動作の半導体光変調器、あるいは逆に信号電圧無印加時における挿入損失が極力小さい半導体光変調器などの提供を可能とするものである。
【００１２】
すなわち、上記課題を解決するために、請求項１に記載した発明は、閃亜鉛鉱構造の半導体基板上に量子井戸構造を形成してなる半導体光変調器において、
上記半導体基板の面方位を、｛１００｝面から１０度以上８０度以下の範囲で傾斜した面とし、且つ、上記量子井戸構造中の井戸層に伸張歪及び圧縮歪の一方を付与すると共に上記量子井戸構造中の障壁層に伸張歪及び圧縮歪の他方を付与することを特徴とするものである。
【００１３】
次に、請求項２に記載した発明は、閃亜鉛鉱構造の半導体基板上に量子井戸構造を形成してなる半導体光変調器において、
上記半導体基板の面方位を、｛ｘ１１｝Ａ面若しくは｛ｘ１１｝Ｂ面（但し、１≦ｘ≦５、ｘ：整数）からプラスマイナス５度の範囲内にある面とし、且つ、上記量子井戸構造中の井戸層に伸張歪及び圧縮歪の一方を付与すると共に上記量子井戸構造中の障壁層に伸張歪及び圧縮歪の他方を付与することを特徴とするものである。
【００１４】
ここで、例えば｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とは、｛ｘ１１｝Ａ面及び当該｛ｘ１１｝Ａ面からプラスマイナス５度の範囲で傾斜した面をいう。以下同様である。
次に、請求項３に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をIII −Ｖ族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｎ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｎ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とするものである。
【００１５】
次に、請求項４に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をIII −Ｖ族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｎ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｎ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子井戸構造の障壁層に圧縮歪を付与したことを特徴とするものである。
【００１６】
次に、請求項５に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をIII −Ｖ族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｐ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｐ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とするものである。
【００１７】
次に、請求項６に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をIII −Ｖ族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｐ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｐ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とするものである。
【００１８】
次に、請求項７に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｎ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｎ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とするものである。
【００１９】
次に、請求項８に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｎ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｎ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とするものである。
【００２０】
次に、請求項９に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｐ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｐ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とするものである。
【００２１】
次に、請求項１０に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｐ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｐ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とするものである。
【００２２】
次に、請求項１１に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をIII −Ｖ族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｎ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｎ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とするものである。
【００２３】
次に、請求項１２に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をIII −Ｖ族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｎ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｎ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とするものである。
【００２４】
次に、請求項１３に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をIII −Ｖ族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｐ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｐ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とするものである。
【００２５】
次に、請求項１４に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をIII −Ｖ族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｐ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｐ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とするものである。
【００２６】
次に、請求項１５に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｎ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｎ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とするものである。
【００２７】
次に、請求項１６に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｎ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｎ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とするものである。
【００２８】
次に、請求項１７に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｐ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｐ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とするものである。
【００２９】
次に、請求項１８に記載した発明は、請求項２に記載した構成に対し、上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｐ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｐ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とするものである。
【００３０】
次に、請求項１９に記載した発明は、請求項３〜請求項１０のいずれかに記載した構成に対し、上記量子井戸構造が半導体ｐｎ接合のｐ層とｎ層との間に介挿されると共に、上記ｐｎ接合に電圧を印加する電極を有する半導体光変調器において、上記ｐｎ接合の順方向側に電圧を印加して動作させることを特徴とするものである。
【００３１】
次に、請求項２０に記載した発明は、請求項１〜請求項１９のいずれかに記載の半導体光変調器を含むことを特徴とするモノシリック集積半導体光素子を提供するものである。
［作用］
通常、半導体光変調器を形成する半導体基板の面方位としては｛１００｝面が使用されているため、結晶に歪が加えられても対称性により圧電効果による内部電界は発生しない。
【００３２】
これに対し、本発明は、いずれも半導体基板として｛１００｝面から面方位を傾けた傾斜半導体基板を採用しているので、結晶層中の歪みにより剪断応力成分が作用し、大きな内部電界が発生する。そして、井戸層と障壁層とが相互に反対方向の歪を持った歪量子井戸構造を採用することで、当該反対方向の歪による剪断応力が初期応力として歪量子井戸構造中の井戸層と障壁層に与えられて、上記圧電効果による内部電界がより有効に発生し、その圧電効果による内部電界が光変調器の特性向上に寄与する。
【００３３】
この圧電効果による内部電界の向き及び大きさを調整することで、ビルトイン電圧を打ち消すことが可能になるなど、半導体光変調器のゼロバイアス時における内部電界が所望の状態に調整可能となり、直流バイアスを印加しなくても所望の内部電界を得ることが可能となる。
上記圧電効果による内部電界は、半導体基板の面方位及び井戸層及び障壁層に与える歪の方向及び大きさを変更することで、調整が可能である。したがって、例えばｐ層とｎ層との間に量子井戸構造を介挿した構造を想定すると、半導体光変調器のチャーピング特性を向上させるため、あるいはノーマリーオフ動作の半導体光変調器を得るためには、内部電界を増強させる方向に、また、逆に信号電圧無印加時における挿入損失を低減させる場合には、内部電界を削減するように、上記半導体基板の面方位と歪の方向を決定すれば良い。
【００３４】
そして、請求項３〜請求項１９のいずれかの発明の半導体光変調器を採用することで、半導体基板側から量子井戸構造側に向かう内部電界、若しくは量子井戸構造側から半導体基板側に向かう内部電界を、圧電効果によって有効に付与可能となる。
すなわち、量子井戸構造を半導体ｐｎ接合のｐ層とｎ層との間に介挿した場合に、上記請求項３〜請求項１０うちのいずれかの一つの発明を採用すると、圧電効果によって内部電界を増強する方向に調整可能となり、半導体光変調器のチャーピング特性を向上させたり、あるいはノーマリーオフ動作の半導体光変調器を得ることが可能となる。
【００３５】
特に、請求項１９の発明の場合には、ノーマリーオフ動作の半導体光変調器を得ることが可能となる。
また、量子井戸構造を半導体ｐｎ接合のｐ層とｎ層との間に介挿した場合に、上記請求項１１〜請求項１８のいずれかの発明の半導体光変調器を採用することで、圧電効果によって内部電界を減少する方向に調整可能となり、信号電圧無印加時における内部損失を低減させることが可能となる。
【００３６】
また、量子井戸構造を半導体のｐ層とｐ層との間若しくはｎ層とｎ層との間にに介挿した場合に、上記請求項３〜請求項１０うちのいずれかの一つの発明を採用すると、圧電効果によって、半絶縁性基板と量子井戸構造との間に介挿される半導体層がｎ型の場合若しくは半導体基板の導電型がｎ型の場合には、半導体基板側から量子井戸構造側に向かう内部電界を付与可能となる。また、半絶縁性基板と量子井戸構造との間に介挿される半導体層がｐ型の場合若しくは半導体基板の導電型がｐ型の場合には、量子井戸構造側から半導体基板側に向かう内部電界を付与可能となる。
【００３７】
また、量子井戸構造を半導体のｐ層とｐ層との間若しくはｎ層とｎ層との間にに介挿した場合に、上記請求項１１〜請求項１８のいずれかの発明を採用することで、圧電効果によって、半絶縁性基板と量子井戸構造との間に介挿される半導体層がｐ型の場合若しくは半導体基板の導電型がｐ型の場合には、半導体基板側から量子井戸構造側に向かう内部電界を付与可能となり、また、半絶縁性基板と量子井戸構造との間に介挿される半導体層がｎ型の場合若しくは半導体基板の導電型がｎ型の場合には、量子井戸構造側から半導体基板側に向かう内部電界を付与可能となる。
【００３８】
ここで、請求項３〜請求項１０の発明と、請求項１１〜請求項１８の発明とは、内部電界の調整方向が逆となるので、設定する印加電圧や他の諸条件で一方の組の発明を採用すればよい。
さらに、請求項４、請求項５、請求項７、及び請求項１０のいずれかの発明にあって、半導体光変調器を動作させるための印加電圧の向きが内部電界を大きくする方向である場合には、当該印加電圧の圧電効果による新たな歪が半導体基板に発生し、この新たな歪によって量子井戸構造中の井戸層を構成する半導体のバンドギャップが小さい方向にシフト（レッドシフト）する。これによって、半導体光変調器の動作における量子閉じ込めシュタルク効果（ＱＣＳＥ）によるエキシトン吸収ピークのレッドシフトと同方向に働くことから、半導体光変調器の駆動電圧が低減する。
【００３９】
一方、請求項４、請求項５、請求項７、及び請求項１０のいずれかの発明にあって、半導体光変調器を動作させるための印加電圧の向きが内部電界を小さくする方向である場合には、当該印加電圧の圧電効果による新たな歪が半導体基板に発生し、この新たな歪によって量子井戸構造中の井戸層を構成する半導体のバンドギャップが大きい方向にシフト（ブルーシフト）する。これによって、半導体光変調器のノーマリオフ動作における量子閉じ込めシュタルク効果（ＱＣＳＥ）によるエキシトン吸収ピークのブルーシフトと同方向に働くことから、半導体光変調器の駆動電圧が低減する。
【００４０】
このように、請求項４、請求項５、請求項７、及び請求項１０のいずれかの発明にあっては、印加電圧による圧電効果によって半導体光変調器の駆動電圧が低減する。
また、請求項１２、請求項１３、請求項１５、及び請求項１８のいずれかの発明にあっては、半導体光変調器を動作させるための印加電圧の向きが内部電界を大きくする方向である場合には、当該印加電圧の圧電効果による新たな歪が半導体基板に発生し、この新たな歪によって量子井戸構造中の井戸層を構成する半導体のバンドギャップが小さい方向にシフト（レッドシフト）する。これによって、半導体光変調器の動作における量子閉じ込めシュタルク効果（ＱＣＳＥ）によるエキシトン吸収ピークのレッドシフトと同方向に働くことから、半導体光変調器の駆動電圧が低減する。
【００４１】
また、本発明においては、素子の半導体基板として面方位が｛１００｝面から傾斜した傾斜半導体基板を採用しているが、当該傾斜半導体基板は、｛１００｝面に比べ表面のステップ密度が高いために、結晶成長時において表面エネルギーが高い面に結晶原料が搬送されることとなり、結晶表面における結晶原料のマイグレーションが抑制される。この結果、従来問題となっていた組成変調、あるいは膜厚のうねりを抑制することが可能となり、歩留まり向上に繋がる。
【００４２】
特に、｛３１１｝面や｛４１１｝面等の高指数面を用いた場合には、｛１００｝面上の成長以上に界面が平坦な量子井戸構造が形成可能であることも報告されており、高指数面を採用することで高品質な量子井戸の形成が可能となる。
ここで、請求項１において、傾きを１０度以上８０度以下としているのは、１０度以上に設定することで上記作用が確実に得ることができるためであり、また、８０度を超えると、後述のように発生する電界の方向が本発明における有効な向きではなくなり、上記作用を得ることができなくなるおそれがあるからである。
【００４３】
また、請求項２において、｛ｘ１１｝Ａ面若しくは｛ｘ１１｝Ｂ面（但し、１≦ｘ≦５、ｘ：整数）からプラスマイナス５度の範囲としているのは、当該範囲で良質な結晶層を得ることができるためである。
なお、上記圧電効果の｛１００｝面からの傾斜角による依存性は、｛１００｝面から傾斜角が大きくなるにつれて効果が大きくなって、５５度付近（｛１１１｝面近傍）で最大となり、一方、傾斜角度が当該５５度付近から９０度に向けて大きくなるにつれて、発生する電界の方向が結晶面に垂直な方向から水平な方向に向けて徐々に変化するため、当該効果は小さくなる。従って、圧電効果を有効に作用させる点だけに着目すれば、面方位を｛１１１｝面近傍、つまり｛１１１｝Ａ面若しくは｛１１１｝Ｂ面からプラスマイナス５度の範囲とすることが好ましい。一方、品質を高めるという点からは、上述のように、面方位を、｛ｘ１１｝Ａ面若しくは｛ｘ１１｝Ｂ面（但し、２≦ｘ≦５、ｘ：整数）からプラスマイナス５度の範囲の面とすることが好ましい。
【００４４】
【発明の実施の形態】
［第１実施形態］
次に、本発明の実施形態について図面を参照しつつ説明する。
図１（ａ）は本実施形態に係るモノリシック集積半導体光素子の概観図（部分断面図）、図１（ｂ）はＥＡ−ＭＤ部分の断面図、図１（ｃ）は図１（ｂ）におけるＭＱＷ部分の拡大図である。
【００４５】
本実施形態は、本発明に係る半導体光変調器、及びその半導体光変調器を含む集積半導体光素子の一例を示すもので、半導体光変調器を含むモノリシック集積半導体光素子として、本発明のＥＡ−ＭＤ及ＤＦＢ−ＬＤの集積により光素子を実現した場合の例である。
すなわち、図１に示すように、面方位を｛３１１｝Ａ面に設定したｎ型ＩｎＰからなる半導体基板１０１上に、ＥＡ−ＭＤ用ＭＱＷ１０３を間に挟んでｐｎ接合であるｎ型ＩｎＰ１０２及びｐ型ＩｎＰ１０５を形成すると共に、上記ＥＡ−ＭＤ用ＭＱＷ１０３に電界を掛ける裏面電極１０８及びＥＡ−ＭＤ用電極１０９からなる電圧印加用の電極が設けられている。また、上記ｎ型ＩｎＰ半導体基板１０１の上に、ＤＦＢ−ＬＤ用ＭＱＷ１０４及びＤＦＢ−ＬＤ用電極１１０が形成されてモノリシック集積半導体光素子が構成されている。
、なお、符号１０６はｐ型コンタクト層を、符号１０７は半絶縁性のＩｎＰを、符号１１１は絶縁膜を表している。
【００４６】
上記ＥＡ−ＭＤ用ＭＱＷ１０３は、図１（ｃ）に示すように、複数の障壁層１１２及び井戸層１１３が交互に積層されて形成されている。この障壁層１１２及び井戸層１１３は、それぞれＩｎＰ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＡｌＩｎＡｓ、ＡｌＩｎＧａＡｓ、ＡｌＩｎＧａＡｓＰ、ＩｎＧａＡｓＳｂ、ＡｌＩｎＡｓＳｂ、ＡｌＧａＡｓＳｂ、ＡｌＧａＩｎＡｓＳｂのいずれかの材料から形成されている。そして、本実施形態では、障壁層１１２に伸張歪を付与し、且つ井戸層１１３に圧縮歪を付与している。
【００４７】
次に、上記構成による動作や作用効果等について説明する。
上記モノリシック集積半導体光素子は、半導体基板１０１の面方位を｛１００｝面から傾斜した｛３１１｝Ａ面に設定することで、結晶中の歪が剪断応力成分を発生し、大きな内部電界が発生可能となっている。そして、障壁層１１２に伸張歪を且つ井戸層に圧縮歪を付与することで、当該歪量や｛１００｝面からの面方位の傾斜に応じた内部電界が井戸層１１３内に有効に発生する。このとき、上記半導体基板１０１をｎ型ＩｎＰを用いて構成していることから、ＥＡ−ＭＤ用ＭＱＷ１０３を構成する井戸層１１３内には、圧電効果によりｐｎ接合に逆バイアス電圧を印加した場合と同方向の内部電界が発生し、これによってゼロバイアス時における井戸層１１３での内部電界が増強する。
【００４８】
この結果、本実施形態のモノリシック集積半導体光素子においては、従来の光素子のＥＡ−ＭＤ部にプリバイアスを印加した場合と同様の効果がゼロバイアス時において得ることができ、直流バイアス電圧の印加を行わなくとも長距離光信号伝送特性に適したチャーピング特性を有するモノリシック集積半導体光素子となる。つまり、直流バイアスの印加を必要とすることなく、伝送特性を向上させるので、上記モノリシック集積半導体光素子を用いたシステムの小型、低価格化を図ることができる。
【００４９】
さらに、半導体基板１０１の面方位が｛１００｝面から傾斜していることから、｛１００｝面に比べ表面のステップ密度が高いため、結晶成長時において表面エネルギーが高い面に結晶原料が搬送されることになり、結晶表面における結晶原料のマイグレーションが抑制される。この結果、組成変調、あるいは膜厚のうねりを抑制される結果、歩留まり向上に繋がる。
【００５０】
特に、本実施形態では、高指数面である｛３１１｝Ａ面を用いているので、｛１００｝面上の成長以上に界面が平坦な量子井戸構造が形成可能となり、高品質な量子井戸構造の形成が可能となる。
すなわち、本実施形態の半導体光変調器、及び当該半導体光変調器を含む集積光半導体素子の製造が容易となる。
【００５１】
なお、面方位は｛１１１｝Ａ面、｛２１１｝Ａ面、｛４１１｝Ａ面、又は｛５１１｝Ａ面であっても良い。但し、面方位が｛１１１｝Ａ面である場合には、｛ｘ１１｝Ａ面（ｘは２〜５の整数）の場合に比べて圧電効果は大きいものの品質が劣る。
ここで、本実施形態では、面方位が｛ｘ１１｝Ａ面で導電型がｎ型のIII −Ｖ族半導体基板（ｘは１〜５の整数）、かつ圧縮歪を有する井戸層と伸張歪を有する障壁層を用いているが、次の（１）〜（３）いずれかの組み合わせにおいても、圧電効果によって井戸層内の内部電界が増強するなど、上記と同様な作用効果を得ることができる。
【００５２】
（１）面方位が｛ｘ１１｝Ａ面で導電型がｐ型のIII −Ｖ族半導体基板で、かつ伸張歪を有する井戸層と圧縮歪を有する障壁層（ｘは１〜５の整数）
（２）面方位が｛ｘ１１｝Ｂ面で導電型がｎ型のIII −Ｖ族半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層（ｘは１〜５の整数）
（３）面方位が｛ｘ１１｝Ｂ面で導電型がｐ型のIII −Ｖ族半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層（ｘは１〜５の整数）
また、半導体基板としてII−VI族化合物半導体を採用する場合には、次の（４）〜（７）いずれかの組み合わせによって、圧電効果によって井戸層内の内部電界が増強するなど、上記と同様な作用効果を得ることができる。
【００５３】
（４）面方位が｛ｘ１１｝Ａ面で導電型がｎ型の半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層（ｘは１〜５の整数）
（５）面方位が｛ｘ１１｝Ｂ面で導電型がｎ型の半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層（ｘは１〜５の整数）
（６）面方位が｛ｘ１１｝Ａ面で導電型がｐ型の半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層（ｘは１〜５の整数）
（７）面方位が｛ｘ１１｝Ｂ面で導電型がｐ型の半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層（ｘは１〜５の整数）
このとき、上記（１）、（２）、（４）、（７）のいずれかの構成を採用した場合には、上述の作用・効果とは別に、印加電圧による圧電効果によって半導体光変調器の駆動電圧を低減できるという効果も発生する。
［第２実施形態］
次に、本発明の第２実施形態について図面を参照しつつ説明する。
【００５４】
図２（ａ）は本実施形態に係るモノリシック集積半導体光素子の概観図（平面図）、図２（ｂ）はＥＡ−ＭＤ部分の断面図、図２（ｃ）は図２（ｂ）におけるＭＱＷ部分の拡大図である。
本実施形態は、本発明に基づく半導体光変調器を用いたモノリシック集積半導体光素子の一実施例を示すもので、本発明のＥＡ−ＭＤ及び、そのＥＡ−ＭＤと半導体アレイ導波路型分光器（ＡＷＧ）と半導体光増幅器（ＳＯＡ）の集積により実現するモノリシック集積半導体光素子を例にしたものである。
【００５５】
このモノリシック集積半導体光素子は、分光機能を有する２個のＡＷＧ２５０間にＥＡ−ＭＤ２２０を挿入することにより、波長多重光信号中の任意の波長を有する信号を選択的に抜き出す波長セレクタを半導体基板２０１上に実現したものである。
同様な構成の従来のモノリシック集積半導体光素子と異なる点は、ＥＡ−ＭＤ２２０の動作が順バイアス電圧を印加した場合にはじめて光信号がＯＮとなる、いわゆるノーマリーオフ動作となっている点にある。
【００５６】
そのＥＡ−ＭＤ２２０は、半導体基板の面方位以外は上記第１実施形態と同様な構成となっていて、面方位を｛１１１｝Ａ面から｛１００｝方向に２度傾斜するように設定したｎ型ＩｎＰ半導体基板２０１の上に、ＥＡ−ＭＤ用ＭＱＷ２０３を挟み込んでｎ型ＩｎＰ２０２及びｐ型ＩｎＰ２０５を形成すると共に、上記ＥＡ−ＭＤ用ＭＱＷ２０３に電界を掛ける裏面電極２０８及びＥＡ−ＭＤ用電極２０９からなる電圧印加用の電極が設けられている。
【００５７】
なお、符号２３０はＳＯＡ、符号２４０は半導体導波路、符号２５０はＡＷＧである。また、符号１０６はｐ型コンタクト層を、符号１０７は半絶縁ＩｎＰを、符号１１１は絶縁膜を表している。
上記ＥＡ−ＭＤ用ＭＱＷ２０３は、図２（ｃ）に示すように、障壁層２１２及び井戸層２１３が交互に積層されて形成されている。この障壁層２１２及び井戸層２１３は、それぞれＩｎＰ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＡｌＩｎＡｓ、ＡｌＩｎＧａＡｓ、ＡｌＩｎＧａＡｓＰ、ＩｎＧａＡｓＳｂ、ＡｌＩｎＡｓＳｂ、ＡｌＧａＡｓＳｂ、ＡｌＧａＩｎＡｓＳｂのいずれかの材料から形成されている。そして、本実施形態では、障壁層２１２に伸張歪を付与し、且つ井戸層２１３に圧縮歪を付与している。
【００５８】
次に、本実施形態の作用・効果等について説明する。
半導体器半導体基板２０１として面方位が｛１１１｝Ａ面近傍のｎ型ＩｎＰ半導体基板を採用し且つ障壁層１１２に伸張歪を井戸層１１３に圧縮歪を与えているために、圧縮歪を有する井戸層２１３内には、圧電効果によって、ｐｎ接合に逆バイアス電圧を印加した場合と同方向の内部電界が発生する。但し、本実施形態では、｛１１１｝Ａ面近傍の面方位を有する半導体基板を用いているので第１実施形態に比べ、より大きな圧電効果による内部電界が発生する。
【００５９】
これによって、従来のモノリシック集積半導体光素子のＥＡ−ＭＤ２２０に光信号ＯＦＦに相当する逆バイアス電圧を印加した場合と同様の効果がゼロバイアス時において得られる。この結果、ｐｎ接合の順方向側に電圧を印加して動作させるように構成することで、ゼロバイアス時に光信号がＯＦＦとなり、順バイアス電圧を印加した場合に光信号がＯＮとなる、ノーマリーオフ動作のＥＡ−ＭＤ２２０が実現される。
【００６０】
さらに、従来のモノリシック集積半導体光素子においては、Ｎ数の波長多重信号から１波長を取り出す場合に（Ｎ−１）個のＥＡ−ＭＤに逆バイアス電圧を印加する必要があったが、本実施形態のモノリシック集積半導体光素子では、１個のＥＡ−ＭＤ２２０に順バイアス電圧を印加する動作に置き換えることができ、消費電力の低減に寄与することができる。
【００６１】
また、電気回路、あるいはモノリシック集積半導体光素子内に障害が発生した場合、従来のモノリシック集積半導体光素子では、Ｎ数の波長多重信号がそのまま出力されて次段の通信システムに悪影響を与える可能性があったのに対し、本実施形態におけるモノリシック集積半導体光素子では、ノーマリーオフ動作により信号が遮断されるために次段の通信システムヘの影響が小さいという利点も有する。ここで、本実施形態では簡単のために４波長入力のモノリシック集積半導体光素子としたが、波長多重数が増すにつれ、上記利点は飛躍的に増大する。
【００６２】
他の作用・効果は上記第１実施形態と同様である。
ここで、本実施形態では、面方位が｛ｘ１１｝Ａ面で導電型がｎ型のIII −Ｖ族半導体基板（ｘは１〜５の整数）、かつ圧縮歪を有する井戸層と伸張歪を有する障壁層を用いているが、次の（１）〜（３）いずれかの組み合わせにおいても、圧電効果によって井戸層内の内部電界が増強するなど、上記と同様な作用効果を得ることができる。
【００６３】
（１）面方位が｛ｘ１１｝Ａ面で導電型がｐ型のIII −Ｖ族半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層（ｘは１〜５の整数）
（２）面方位が｛ｘ１１｝Ｂ面で導電型がｎ型のIII −Ｖ族半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層（ｘは１〜５の整数）
（３）面方位が｛ｘ１１｝Ｂ面で導電型がｐ型のIII −Ｖ族半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層（ｘは１〜５の整数）
また、半導体基板としてII−VI族化合物半導体を採用する場合には、次の（４）〜（７）いずれかの組み合わせによって、圧電効果によって井戸層内の内部電界が増強するなど、上記と同様な作用効果を得ることができる。
【００６４】
（４）面方位が｛ｘ１１｝Ａ面で導電型がｎ型の半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層（ｘは１〜５の整数）
（５）面方位が｛ｘ１１｝Ｂ面で導電型がｎ型の半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層（ｘは１〜５の整数）
（６）面方位が｛ｘ１１｝Ａ面で導電型がｐ型の半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層（ｘは１〜５の整数）
（７）面方位が｛ｘ１１｝Ｂ面で導電型がｐ型の半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層（ｘは１〜５の整数）
このとき、上記（１）、（２）、（４）、（７）のいずれかの構成を採用した場合には、上述の作用・効果とは別に、印加電圧による圧電効果によって半導体光変調器の駆動電圧を低減できるという効果も発生する。
【００６５】
［第３実施形態］
次に、本発明に係る第３実施形態について図面を参照しつつ説明する。
図３（ａ）は本実施形態に係るモノリシック集積半導体光素子の概観図（部分断面図）、図３（ｂ）はＥＡ−ＭＤ部分の断面図、図３（ｃ）は図３（ｂ）におけるＭＱＷ部分の拡大図である。
【００６６】
本実施形態は、本発明に基づく半導体光変調器を用いたモノリシック集積半導体光素子の一実施例を示すもので、本発明のＥＡ−ＭＤと半導体光増幅器（ＳＯＡ）の集積によりモノリシック集積半導体光素子を実現する場合の例である。このモノリシック集積半導体光素子は、分岐、合流回路を形成する半導体導波路３４０にＥＡ−ＭＤ３２０を挿入することにより、空間型光スイッチを半導体半導体基板３０１上に実現したものである。同様な構成の従来のモノリシック集積半導体光素子と異なる点はＥＡ−ＭＤ３２０内における損失を低減している点にある。
【００６７】
そのＥＡ−ＭＤ３２０は、面方位を｛３１１｝Ｂ面に設定したｎ型ＩｎＰからなる半導体基板３０１の上に、ＥＡ−ＭＤ用ＭＱＷ３０３を挟み込んでｎ型ＩｎＰ３０２及びｐ型ＩｎＰ３０５を形成すると共に、上記ＥＡ−ＭＤ用ＭＱＷ３０３に電界を掛ける裏面電極８０８及びＥＡ−ＭＤ用電極３０９からなる電圧印加用の電極が設けられている。
【００６８】
なお、符号３３０はＳＯＡ、符号３４０は半導体導波路である。また、符号３０６はｐ型コンタクト層を、符号３０７は半絶縁ＩｎＰを、符号３１１は絶縁膜を表している。
上記ＥＡ−ＭＤ用ＭＱＷ３０３は、図３（ｃ）に示すように、複数の障壁層３１２及び井戸層３１３が交互に積層されて形成されている。この障壁層３１２及び井戸層３１３は、それぞれＩｎＰ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＡｌＩｎＡｓ、ＡｌＩｎＧａＡｓ、ＡｌＩｎＧａＡｓＰ、ＩｎＧａＡｓＳｂ、ＡｌＩｎＡｓＳｂ、ＡｌＧａＡｓＳｂ、ＡｌＧａＩｎＡｓＳｂのいずれかの材料から形成されている。そして、本実施形態では、障壁層３１２に伸張歪を付与し、且つ井戸層３１３に圧縮歪を付与している。
【００６９】
次に、本実施形態の作用・効果等について説明する。
本実施形態のモノリシック集積半導体光素子の半導体光変調器では、面方位を｛３１１｝Ｂ面としたｎ型ＩｎＰ半導体基板３０１上を用いて構成し、障壁層３１２に伸張歪を井戸層３１３に圧縮歪を与えることで、ＥＡ−ＭＤ用ＭＱＷ３０３の井戸層３１３内には、圧電効果によってｐｎ接合に順バイアス電圧を印加した場合と同方向の内部電界が発生する。
【００７０】
これによって、上記第１及び第２実施形態とは異なり、本実施形態ではｐｎ接合のビルトイン電圧に起因する内部電界を打ち消しているか小さくしている。なお、例えば圧縮歪や伸張歪を調整することで圧電効果の内部電界の絶対値をビルトイン電圧の絶対値と等しくすることができる。
これによって、本実施形態のモノリシック集積半導体光素子では、従来の素子において光信号ＯＮのゼロバイアス時において発生していたＥＡ−ＭＤ内の損失を低減することができる。
【００７１】
なお、本実施形態では、簡単のために２入力２出力の光スイッチとしたが、入出力が増すにつれ経路に挿入されるＥＡ−ＭＤ数は大幅に増えることから上記利点は飛躍的に増大する。
ここで、本実施形態では、当該内部電界を大きくする方向に印加電圧を掛けることで、半導体光変調器の駆動電圧を低減することができる。これは、後述の（３）、（５）及び（６）のいずれかの構成を採用した場合にも発生する。
【００７２】
また、本実施例では面方位が｛ｘ１１｝Ｂ面で導電型がｎ型のIII −Ｖ族半導体基板（ｘは１〜５の整数）、かつ圧縮歪を有する井戸層と伸張歪を有する障壁層を用いているが、同様の効果は次の（１）〜（３）のいずれかの組み合わせにおいても実現される。
（１）面方位が｛ｘ１１｝Ｂ面で導電型がｐ型のIII −Ｖ族半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層（ｘは１〜５の整数）
（２）面方位が｛ｘ１１｝Ａ面で導電型がｎ型のIII −Ｖ族半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層（ｘは１〜５の整数）
（３）面方位が｛ｘ１１｝Ａ面で導電型がｐ型のIII −Ｖ族半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層（ｘは１〜５の整数）
また、半導体基板としてII−VI族化合物半導体を採用する場合には、次の（４）〜（７）のいずれかの組み合わせによって、上記と同様な作用効果を得ることができる。
【００７３】
（４）面方位が｛ｘ１１｝Ａ面で導電型がｐ型の半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層（ｘは１〜５の整数）
（５）面方位が｛ｘ１１｝Ｂ面で導電型がｐ型の半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層（ｘは１〜５の整数）
（６）面方位が｛ｘ１１｝Ａ面で導電型がｎ型の半導体基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層（ｘは１〜５の整数）
（７）面方位が｛ｘ１１｝Ｂ面で導電型がｎ型の半導体基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層（ｘは１〜５の整数）
ここで、上記全ての実施形態では、半導体基板１０１、２０１、３０１の面方位を｛ｘ１１｝Ａ面若しくは｛ｘ１１｝Ｂ面（ｘは１〜５の整数）としているが、面方位を、当該面からプラスマイナス５度の範囲で傾斜した面としても同じ効果を得ることができる。
【００７４】
また、上述した全ての実施形態では、半導体基板１０１、２０１、３０１の面方位を｛ｘ１１｝Ａ面若しくは｛ｘ１１｝Ｂ面（ｘは１〜５の整数）又はその近傍の面とすることで、面方位を｛１００｝面から傾斜させた傾斜半導体基板としているが、面方位を｛１００｝面から１０度以上８０度以下の範囲で傾斜させることで、半導体基板を傾斜半導体基板として、上記各作用効果を得るようにしても良い。但し、｛３１１｝面や｛４１１｝面等の高指数面を用いる方が、界面が平坦な量子井戸構造が形成されて、高品位な量子井戸構造の形成が可能となる。
【００７５】
また、上記全実施形態では、量子井戸構造を半導体ｐｎ接合のｐ層とｎ層とで挟み込んで、つまりｐ層とｎ層との間に量子井戸構造を介挿する構造の半導体光変調器の場合で説明しているが、これに限定されない。例えば、量子井戸構造をｎ層とｎ層との間に介挿したり、量子井戸構造をｐ層とｐ層との間に介挿した構造の半導体光変調器に対して本発明を適用しても良い。この場合であっても、量子井戸構造中の内部電界を、直流バイアス電圧の印加等を行うことなく調整可能となる。
【００７６】
また、上記実施形態では、半導体基板が１０１、２０１、３０１が半導体半導体基板の場合で説明しているが、半導体基板が半絶縁性基板（導電型が半絶縁の場合）に場合には、当該半導体基板と量子井戸構造との間に介挿される半導体層の導電型がｎ型のときには、半導体基板の導電型がｎ型と同様な作用を、当該半導体基板と量子井戸構造との間に介挿される半導体層の導電型がｐ型のときには、半導体基板の導電型がｐ型と同様な作用を得ることができる。
【００７７】
【発明の効果】
以上説明してきたように、本発明によれば、直流バイアス電圧の印加などを行わなくても、圧電効果による内部電界によって、半導体光変調器の井戸層での内部電界を、当該半導体光変調器を含むモノリシック集積半導体光素子の用途に応じた所望の状態に設定できるという効果がある。このことは、装置の小型化、低価格化及び構成の簡略化に繋がる。
【００７８】
また、半導体基板の面方位を｛１００｝面から傾斜した構造を用いることにより、量子井戸構造中における組成変調、あるいは膜厚のうねりを抑制することが可能となる。この結果、半導体光変調器並びに当該半導体光変調器を含むモノリシック集積半導体光素子の品質が向上する。
このとき、ｐｎ接合のｐ層とｎ層の間に量子井戸構造を介挿させる構造の半導体光変調器に対して、請求項１１〜請求項１８のいずれかに係る発明を採用すると、圧電効果による内部電界によって、ゼロバイアス時におけるｐｎ接合のビルトイン電圧による内部電界を打ち消し、若しくは低減することが可能となる。すなわち、従来の素子において光信号ＯＮのゼロバイアス時において発生していたＥＡ−ＭＤ内の損失を低減することができ、内部損失の小さい、すなわち信号ＯＮの状態における光出力の大きい半導体光変調器を提供できるという効果がある。
【００７９】
また、請求項１９に係る発明を採用すると、ノーマリーオフ動作の半導体光変調器を提供することができるという効果がある。
また、請求項４、請求項５、請求項７、請求項１０、請求項１２、請求項１３、請求項１５、及び請求項１８のいずれかに係る発明を採用すると、印加電圧による圧電効果に起因する量子井戸構造中の井戸層のバンドギャップ変化により、駆動電圧を低減可能となるという効果がある。
【図面の簡単な説明】
【図１】本発明に基づく第１実施形態に係る半導体モノリシック集積半導体光素子の構成図であり、（ａ）はモノリシック集積半導体光素子の概観図（部分断面図）、（ｂ）はＥＡ−ＭＤ部分の断面図、（ｃ）は（ｂ）におけるＭＱＷ部分の拡大図をそれぞれ表す。
【図２】本発明に基づく第２実施形態に係る半導体モノリシック集積半導体光素子の構成図であり、（ａ）は本実施形態に係るモノリシック集積半導体光素子の概観図（平面図）、（ｂ）はＥＡ−ＭＤ部分の断面図、（ｃ）は（ｂ）におけるＭＱＷ部分の拡大図をそれぞれ表す。
【図３】本発明に基づく第３実施形態に係る半導体モノリシック集積半導体光素子の構成図であり、（ａ）は本実施形態に係るモノリシック集積半導体光素子の概観図（部分断面図）、（ｂ）はＥＡ−ＭＤ部分の断面図、（ｃ）は（ｂ）におけるＭＱＷ部分の拡大図をそれぞれ表す。
【図４】従来の半導体モノリシック集積半導体光素子の構成図であり、（ａ）はモノリシック集積半導体光素子の概観図（部分断面図）、（ｂ）はＥＡ−ＭＤ部分の断面図、（ｃ）は（ｂ）におけるＭＱＷ部分の拡大図をそれぞれ表す。
【符合の説明】
１０１ ： ｛３１１｝Ａ面ｎ型ＩｎＰ半導体基板
１０２ ： ｎ型ＩｎＰ、
１０３ ： ＥＡ−ＭＤ用ＭＱＷ
１０４ ： ＤＦＢ−ＬＤ 用ＭＱＷ
１０５ ： ｐ型ＩｎＰ
１０６ ： ｐ型コンタクト層
１０７ ： 半絶縁ＩｎＰ
１０８ ： 裏面電極
１０９ ： ＥＡ−ＭＤ用電極
１１０ ： ＤＦＢ−ＬＤ用電極
１１１ ： 絶縁膜
１１２ ： ＥＡ−ＭＤ用ＭＱＷを構成する伸張歪を有する障壁層
１１３ ： ＥＡ−ＭＤ用ＭＱＷを構成する圧縮歪を有する井戸層
２０１ ： ｛１１１｝Ａ面から｛１００｝方向に２度傾斜するように設定したｎ型ＩｎＰ半導体基板
２０２ ： ｎ型ＩｎＰ
２０３ ： ＥＡ−ＭＤ用ＭＱＷ
２０５ ： ｐ型ＩｎＰ
２０６ ： ｐ型コンタクト層
２０７ ： 半絶縁ＩｎＰ
２０８ ： 裏面電極
２０９ ： ＥＡ−ＭＤ用電極
２１１ ： 絶縁膜
２１２ ： ＥＡ−ＭＤ用ＭＱＷを構成する伸張歪を有する障壁層
２１３ ： ＥＡ−ＭＤ用ＭＱＷを構成する圧縮歪を有する井戸層
２２０ ： ＥＡ−ＭＤ
２３０ ： ＳＯＡ
２４０ ： 半導体導波路
２５０ ： ＡＷＧ
３０１ ： ｛３１１｝Ｂ面ｎ型ＩｎＰ半導体基板
３０２ ： ｎ型ＩｎＰ
５０３ ： ＥＡ−ＭＤ用ＭＱＷ
３０５ ： ｐ型ＩｎＰ
３０６ ： ｐ型コンタクト層
３０７ ： 半絶縁ＩｎＰ
３０８ ： 裏面電極
３０９ ： ＥＡ−ＭＤ用電極
３１１ ： 絶縁膜
３１２ ： ＥＡ−ＭＤ用ＭＱＷを構成する伸張歪を有する障壁層
３１３ ： ＥＡ−ＭＤ用ＭＱＷを構成する圧縮歪を有する井戸層
３２０ ： ＥＡ−ＭＤ
３３０ ： ＳＯＡ
３４０ ： 半導体導波路
４０１ ： ｛１００｝面ｎ型ＩｎＰ半導体基板
４０２ ： ｎ型ＩｎＰ
４０３ ： ＥＡ−ＭＤ用ＭＱＷ
４０４ ： ＤＦＢ−ＬＤ用ＭＱＷ
４０５ ： ｐ型ＩｎＰ
４０６ ： ｐ型コンタクト層
４０７ ： 半絶縁ＩｎＰ
４０８ ： 裏面電極
４０９ ： ＥＡ−ＭＤ用電極
４１０ ： ＤＦＢ−ＬＤ用電極
４１１ ： 絶縁膜
４１２ ： ＥＡ−ＭＤ用ＭＱＷを構成する障壁層
４１３ ： ＥＡ−ＭＤ用ＭＱＷを構成する井戸層
Claims (20)
- 閃亜鉛鉱構造の半導体基板上に量子井戸構造を形成してなる半導体光変調器において、
上記半導体基板の面方位を、｛１００｝面から１０度以上８０度以下の範囲で傾斜した面とし、且つ、上記量子井戸構造中の井戸層に伸張歪及び圧縮歪の一方を付与すると共に上記量子井戸構造中の障壁層に伸張歪及び圧縮歪の他方を付与することを特徴とする半導体光変調器。 - 閃亜鉛鉱構造の半導体基板上に量子井戸構造を形成してなる半導体光変調器において、
上記半導体基板の面方位を、｛ｘ１１｝Ａ面若しくは｛ｘ１１｝Ｂ面（但し、１≦ｘ≦５、ｘ：整数）からプラスマイナス５度の範囲内にある面とし、且つ、上記量子井戸構造中の井戸層に伸張歪及び圧縮歪の一方を付与すると共に上記量子井戸構造中の障壁層に伸張歪及び圧縮歪の他方を付与することを特徴とする半導体光変調器。 - 上記半導体基板をIII −Ｖ族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｎ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｎ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とする請求項２に記載した半導体光変調器。
- 上記半導体基板をIII −Ｖ族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｎ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｎ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子井戸構造の障壁層に圧縮歪を付与したことを特徴とする請求項２に記載した半導体光変調器。
- 上記半導体基板をIII −Ｖ族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｐ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｐ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とする請求項２に記載した半導体光変調器。
- 上記半導体基板をIII −Ｖ族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｐ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｐ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とする請求項２に記載した半導体光変調器。
- 上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｎ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｎ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とする請求項２に記載した半導体光変調器。
- 上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｎ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｎ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とする請求項２に記載した半導体光変調器。
- 上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｐ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｐ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とする請求項２に記載した半導体光変調器。
- 上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｐ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｐ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とする請求項２に記載した半導体光変調器。
- 上記半導体基板をIII −Ｖ族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｎ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｎ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とする請求項２に記載した半導体光変調器。
- 上記半導体基板をIII −Ｖ族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｎ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｎ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とする請求項２に記載した半導体光変調器。
- 上記半導体基板をIII −Ｖ族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｐ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｐ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とする請求項２に記載した半導体光変調器。
- 上記半導体基板をIII −Ｖ族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｐ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｐ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とする請求項２に記載した半導体光変調器。
- 上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｎ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｎ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とする請求項２に記載した半導体光変調器。
- 上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｎ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｎ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とする請求項２に記載した半導体光変調器。
- 上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｐ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｐ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与したことを特徴とする請求項２に記載した半導体光変調器。
- 上記半導体基板をII−VI族化合物半導体とし、その半導体基板が導電性基板の場合には当該半導体基板の導電型をｐ型とし、半導体基板が半絶縁性基板の場合には半導体基板と量子井戸構造との間に介挿される半導体層の導電型をｐ型とし、且つ、上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の範囲内にある面とすると共に、上記量子井戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与したことを特徴とする請求項２に記載した半導体光変調器。
- 上記量子井戸構造が半導体ｐｎ接合のｐ層とｎ層との間に介挿されると共に、上記ｐｎ接合に電圧を印加する電極を有する半導体光変調器において、上記ｐｎ接合の順方向側に電圧を印加して動作させることを特徴とする請求項３〜請求項１０のいずれか一つの請求項に記載の半導体光変調器。
- 請求項１〜請求項１９のいずれかに記載の半導体光変調器を含むことを特徴とするモノシリック集積半導体光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000168402A JP3765382B2 (ja) | 2000-06-06 | 2000-06-06 | 半導体光変調器及びモノリシック集積半導体光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000168402A JP3765382B2 (ja) | 2000-06-06 | 2000-06-06 | 半導体光変調器及びモノリシック集積半導体光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001350127A JP2001350127A (ja) | 2001-12-21 |
| JP3765382B2 true JP3765382B2 (ja) | 2006-04-12 |
Family
ID=18671410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000168402A Expired - Fee Related JP3765382B2 (ja) | 2000-06-06 | 2000-06-06 | 半導体光変調器及びモノリシック集積半導体光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3765382B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4575173B2 (ja) * | 2005-01-07 | 2010-11-04 | 日本電信電話株式会社 | 量子井戸構造の製造方法 |
| JP4814525B2 (ja) * | 2005-01-11 | 2011-11-16 | 株式会社日立製作所 | 光半導体装置 |
| JP4662345B2 (ja) * | 2005-03-28 | 2011-03-30 | 日本電信電話株式会社 | 多重歪量子井戸構造及びその製造方法 |
| NO325047B1 (no) * | 2005-03-30 | 2008-01-21 | Intopto As | Optiske enheter ved bruk av et pentaert III-V material system |
| JP5171538B2 (ja) * | 2008-10-17 | 2013-03-27 | ファイベスト株式会社 | 光変調器および波長可変レーザーモジュール |
| JP6947113B2 (ja) * | 2018-04-23 | 2021-10-13 | 日本電信電話株式会社 | 半導体光素子 |
-
2000
- 2000-06-06 JP JP2000168402A patent/JP3765382B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001350127A (ja) | 2001-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5953479A (en) | Tilted valance-band quantum well double heterostructures for single step active and passive optical waveguide device monolithic integration | |
| JP5451332B2 (ja) | 光半導体装置 | |
| EP0645858B1 (en) | Strained quantum well structure having variable polarization dependence and optical device inducing the strained quantum well structure | |
| US7199441B2 (en) | Optical module device driven by a single power supply | |
| JP3540925B2 (ja) | オプトエレクトロニクスデバイス | |
| JPH08220496A (ja) | 半導体光変調素子 | |
| JPH0715093A (ja) | 光半導体素子 | |
| JP3567997B2 (ja) | 電子吸収光学変調器 | |
| US7409113B2 (en) | Semiconductor electro-absorption optical modulator, semiconductor electro-absorption optical modulator integrated laser, optical transmitter module and optical module | |
| JP3765382B2 (ja) | 半導体光変調器及びモノリシック集積半導体光素子 | |
| US6924918B2 (en) | Optical modulator and method of manufacturing the same | |
| JPH08146365A (ja) | 半導体マッハツェンダー変調装置及びその製造方法 | |
| US8498501B2 (en) | Semiconductor optical modulator and semiconductor mach-zehnder optical modulator | |
| JP2003114407A (ja) | 電界吸収型光変調器 | |
| US6618179B2 (en) | Mach-Zehnder modulator with individually optimized couplers for optical splitting at the input and optical combining at the output | |
| US20120120478A1 (en) | Electro-optical devices based on the variation in the index or absorption in the isb transitions | |
| JP4616885B2 (ja) | 半導体量子井戸素子 | |
| WO2022113929A1 (ja) | 半導体光素子 | |
| JPH08248363A (ja) | 導波形多重量子井戸光制御素子 | |
| JP2005010277A (ja) | 電気吸収型光変調器 | |
| JPH0864904A (ja) | 半導体レーザ型光増幅素子 | |
| JPH06289339A (ja) | 光スイッチ | |
| JP2001083473A (ja) | 光変調器 | |
| JPH1172759A (ja) | 導波路形光デバイスとその製造方法 | |
| JP4283079B2 (ja) | 半導体光電子導波路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090203 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130203 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |