JP3764401B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3764401B2 JP3764401B2 JP2002116388A JP2002116388A JP3764401B2 JP 3764401 B2 JP3764401 B2 JP 3764401B2 JP 2002116388 A JP2002116388 A JP 2002116388A JP 2002116388 A JP2002116388 A JP 2002116388A JP 3764401 B2 JP3764401 B2 JP 3764401B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- insulating film
- semiconductor device
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 105
- 238000004519 manufacturing process Methods 0.000 title claims description 65
- 239000000758 substrate Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 36
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 26
- 238000002955 isolation Methods 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims 2
- 239000010410 layer Substances 0.000 description 145
- 239000010408 film Substances 0.000 description 102
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 73
- 229910052710 silicon Inorganic materials 0.000 description 66
- 239000010703 silicon Substances 0.000 description 65
- 229910021426 porous silicon Inorganic materials 0.000 description 44
- 229910021417 amorphous silicon Inorganic materials 0.000 description 17
- 230000000694 effects Effects 0.000 description 15
- 238000012986 modification Methods 0.000 description 14
- 230000004048 modification Effects 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- -1 and in some cases Substances 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910019044 CoSix Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910008486 TiSix Inorganic materials 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に関する。特に、２つのゲート電極を有するダブルゲートMOSトランジスタに関するものである。
【０００２】
【従来の技術】
従来、２つのゲート電極を有するダブルゲートMOSトランジスタが知られている。ダブルゲートMOSトランジスタは、単一のゲート電極を有するMOSトランジスタに比べて、短チャネル効果を抑制出来る特長がある。従って、ダブルゲート構造を用いることにより、チャネル長が25nmを切るような超微細なMOSトランジスタが実現できるものと期待されている。
【０００３】
ダブルゲートMOSトランジスタの製造方法について、図３１（ａ）乃至（ｆ）を用いて説明する。図３１（ａ）乃至（ｆ）は、ダブルゲートMOSトランジスタの製造工程を順次示す断面図である。
【０００４】
まず図３１（ａ）に示すように、シリコン基板100上に素子分離領域110を例えばLOCOS(LOCal Oxidation of Silicon)法により形成する。引き続き、シリコン基板100の表面上にバックゲート絶縁膜120及びバックゲート電極130を順次形成する。次に図３１（ｂ）に示すように、全面に絶縁膜140をCVD(Chemical Vapor Deposition)法により形成する。次に図３１（ｃ）に示すように、絶縁膜140をCMP(Chemical Mechanical Polishing)法により研磨して、平坦化する。引き続き、絶縁膜140上にシリコン基板150を接着して、図３１（ｄ）の構造を得る。更に図３１（ｅ）に示すように、シリコン基板100をCMP法等により研磨して薄膜化することにより、シリコン活性層160とする。その後は、シリコン活性層160上に、フロントゲート絶縁膜170及びフロントゲート電極180を形成する。更にフロントゲート電極180側面に側壁絶縁膜190、190を形成し、シリコン活性層160内にソース・ドレイン領域200、200を形成することで、図３１（ｆ）に示すようなダブルゲートMOSトランジスタが完成する。
【０００５】
図３１（ｆ）に示す構造を有するダブルゲートMOSトランジスタによれば、ゲート遅延時間を大幅に低減することが出来、LSIの高速化及び低消費電力化が実現出来る。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来のダブルゲートMOSトランジスタの製造方法であると、シリコン活性層160の膜厚は、シリコン基板150のCMP工程によって決定される。ところが、CMPによる研磨ではシリコン活性層160の膜厚の制御性が悪く、また膜厚が面内分布を持つ場合がある。その結果、MOSトランジスタの特性にバラツキが生じるという問題があった。
【０００７】
この発明は、上記事情に鑑みてなされたもので、シリコン活性層の膜厚を高精度に制御できる半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
この発明の第１の態様に係る半導体装置は、絶縁膜の表面領域内に設けられた第１ゲート電極と、前記第１ゲート電極上に設けられた第１ゲート絶縁膜と、前記絶縁膜及び前記第１ゲート絶縁膜上に設けられた半導体層と、前記半導体層の少なくとも表面領域内に互いに離隔して設けられたソース・ドレイン領域と、前記ソース・ドレイン領域上にそれぞれ設けられ、互いに相対する側壁面の位置が、前記第１ゲート電極の両側壁面の位置と、前記絶縁膜の表面に垂直な方向で実質的に一致しているソース・ドレイン電極と、前記ソース・ドレイン電極間に位置する前記半導体層上に設けられた第２ゲート絶縁膜と、前記第２ゲート絶縁膜上に設けられ、前記ソース・ドレイン電極と電気的に分離され、且つ上面が前記ソース・ドレイン電極と同一平面上にある第２ゲート電極とを具備する。
更にこの発明の第２の態様に係る半導体装置は、絶縁膜の表面領域内に設けられた第１ゲート電極と、前記第１ゲート電極上に設けられた第１ゲート絶縁膜と、前記絶縁膜及び前記第１ゲート絶縁膜上に設けられた半導体層と、前記半導体層の少なくとも表面領域内に互いに離隔して設けられたソース・ドレイン領域と、前記ソース・ドレイン領域上にそれぞれ設けられ、互いに相対する側壁面の位置が、前記第１ゲート電極の両側壁面の位置と、前記絶縁膜の表面に垂直な方向で実質的に一致しているソース・ドレイン電極と、前記ソース・ドレイン電極間に位置する前記半導体層上に設けられた第２ゲート絶縁膜と、前記第２ゲート絶縁膜上に設けられ、前記ソース・ドレイン電極と電気的に分離され、且つ前記ソース・ドレイン電極と同一膜厚を有する第２ゲート電極とを具備する。
【０００９】
上記構成の半導体装置であると、ソース・ドレイン電極の、互いに相対する側壁面の位置が、第１ゲート電極の両側壁面の位置と、絶縁膜の表面に垂直な方向で実質的に一致している。そして、そのようなソース・ドレイン電極間の領域に第２ゲート電極が設けられている。すなわち、第１、第２ゲート電極はほぼ完全に重なり合っている。その結果、ダブルゲートMOSトランジスタを微細化出来ると共に、ショートチャネル効果をより効果的に抑制できる。
【００１０】
また、この発明の一態様に係る半導体装置の製造方法は、第１半導体基板上に第１の膜を形成する工程と、前記第１の膜上に第１半導体層を形成する工程と、前記第１半導体層の主表面上に第１ゲート絶縁膜を介在して第１ゲート電極を形成する工程と、前記第１ゲート電極をマスクに用いて、前記第１の膜内に原子をイオン注入する工程と、前記第１半導体層の主表面上に、前記第１ゲート電極を被覆するようにして絶縁膜を形成する工程と、前記絶縁膜上に第２半導体基板を張り合わせる工程と、前記第１の膜を、前記第１半導体基板に接する第２の膜と、前記第１半導体層に接する第３の膜とに分離して、前記第１半導体基板及び前記第２の膜を除去する工程と、前記第３の膜を除去する工程と、前記第１半導体層の裏面上に、第２ゲート絶縁膜を介在して第２ゲート電極を形成する工程とを具備し、前記第３の膜を除去する工程において、前記第３の膜は、前記イオン注入された領域が残存させられつつ、前記イオン注入されなかった領域のみが除去され、前記第２ゲート電極を形成する工程において、前記第２ゲート電極は、残存する前記第３の膜間に位置する前記第１半導体層の裏面上に、前記第２ゲート絶縁膜を介在して形成される。
【００１１】
上記の製造方法であると、第１半導体層の膜厚を、従来のようにCMP法で制御するのではなく、結晶成長の過程で制御している。特に、第１半導体層をエピタキシャル成長法で形成することで、第１半導体層の膜厚を高精度に制御することが出来る。また、同一ウェハ内における膜厚の面内分布が比較的少なくすることが出来る。従って、設計通りの特性を有するダブルゲートMOSトランジスタを製造することが出来る。また、エピタキシャル成長法を用いることにより第１半導体層の薄膜化が容易となる結果、ダブルゲートMOSトランジスタにおける、ショートチャネル効果をより効果的に抑制できる。
【００１２】
【発明の実施の形態】
以下、この発明の実施形態を図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１３】
この発明の第１の実施形態に係る半導体装置について、図１を用いて説明する。図１は、ダブルゲートMOSトランジスタの断面図である。
【００１４】
図示するように、シリコン基板10上に絶縁膜11が設けられ、バックゲート電極12が絶縁膜11の表面領域内に設けられている。絶縁膜11及びバックゲート電極12上にはバックゲート絶縁膜13が設けられ、バックゲート絶縁膜13上には、素子分離領域14に周囲を取り囲まれたシリコン活性層15が設けられている。シリコン活性層15内には、ソース・ドレイン領域16、16が互いに離隔するようにして設けられている。ソース・ドレイン領域16、16は、それぞれシリコン活性層15の表面から底面に達するようにして設けられている。シリコン活性層15上には、フロントゲート絶縁膜17が設けられている。更に、ソース・ドレイン領域16、16間のシリコン活性層15上には、前記フロントゲート絶縁膜17を介在してフロントゲート電極18が設けられている。また、フロントゲート電極18の両側面には側壁絶縁膜19、19が設けられている。
【００１５】
上記構成のダブルゲートMOSトランジスタにおいて、バックゲート電極12とフロントゲート電極18とは同電位とされている。そして、これら２つのゲート電極12、18によってシリコン活性層15の電界分布を制御することにより、ドレイン領域16とシリコン活性層15との接合により生ずる空乏層の拡がりを抑制している。これにより、ダブルゲートMOSトランジスタでは、単一のゲート電極を有するMOSトランジスタに比べて、ショートチャネル効果をより効果的に抑制できる。
【００１６】
次に上記構成のダブルゲートMOSトランジスタの製造方法について、図２乃至図１０を用いて説明する。図２乃至図１０は、図１に示すダブルゲートMOSトランジスタの製造工程を順次示す断面図である。
【００１７】
まず図２に示すように、シリコン基板20上に、第１の膜21を形成する。第１の膜21は、例えば多孔質シリコン(porous silicon)層である。特に、多孔質の単結晶シリコンである。多孔質シリコン層21は陽極化成(anodization)により形成される。なお、本明細書中における多孔質シリコンとは、その表面に1011個/cm2程度の密度で、数nmの径の微細孔が形成されたシリコンのことを示す。陽極化成による多孔質シリコンの一形成方法について簡単に説明する。まず、単結晶シリコン層を形成する。その後、フッ化水素酸(HF)とエタノールとの混合溶液中に、単結晶シリコン層を白金などの電極と一緒に挿入する。そして、シリコンを陽極、電極を陰極として、両電極間に電流を流す。すると、単結晶シリコン層の表面が多孔質化される。例えばこのような形成方法によって、多孔質シリコン層21が形成される。なお、多孔質シリコン層21は孔の直径の異なる２層構造であることが望ましい。本実施形態では、多孔質シリコン層21は第２、第３の膜、すなわち２つの多孔質シリコン層21a、21bを含み、下層の多孔質シリコン層21aは、上層の多孔質シリコン層21bよりも大きい孔を有している。勿論、それぞれの径の大きさの関係は逆であっても良い。多孔質シリコンに含まれる孔の径の大きさは、シリコンを陽極、電極を陰極として流す電流の大きさ、溶液の濃度、またはシリコンの比抵抗によって変えることが出来る。引き続き、多孔質シリコン層21上に、単結晶シリコン層22をCVD法等を用いたエピタキシャル成長法により形成する。更に、単結晶シリコン層22上にバックゲート絶縁膜13及び多結晶シリコン層23を順次形成する。なお、単結晶シリコン層22は、図１においてMOSトランジスタのシリコン活性層15となるべき層である。
【００１８】
次に図３に示すように、多結晶シリコン層23上にレジスト24を塗布し、フォトリソグラフィ技術により、バックゲート電極の形成パターンにパターニングする。
【００１９】
次に図４に示すように、レジスト24をマスクに用いて多結晶シリコン層23をパターニングする。パターニングされた多結晶シリコン層23は、バックゲート電極12となる。その後レジスト24をアッシング等により灰化して除去する。
【００２０】
次に図５に示すように、バックゲート電極12を被覆するように、絶縁膜11を単結晶シリコン層22上に形成する。絶縁膜11は、例えばHDP(High Density Plasma)-CVD法により形成したシリコン酸化膜である。その後、CMP法によって絶縁膜11の表面を研磨・平坦化する。
【００２１】
次に、別のシリコン基板10を用意し、図６に示すように、絶縁膜11の表面とシリコン基板10の表面とを接触させ、ファンデルワールス力(van der Waals’ forces)により両者を結合させる。更に熱処理を行うことにより、絶縁膜11とシリコン基板10とを共有結合させ、両者の接着をより強固なものとする。
【００２２】
次に図７に示すように、多孔質シリコン層21a、21bを分離する。これにより、多孔質シリコン層21a及びシリコン基板20を除去する。多孔質シリコン層21a、21bは、多孔質であるが故にその結合強度は比較的弱く、容易に分離出来る。例えば多孔質シリコン層21a、21bの接合界面にエッチング液を流し込むこと、または物理的な力を作用させることで分離出来る。
【００２３】
引き続き図８に示すように、単結晶シリコン層22上の多孔質シリコン層21bを、エッチングにより除去する。
【００２４】
次に図９に示すように、単結晶シリコン層22内に、例えばSTI(Shallow Trench Isolation)技術等により素子分離領域14を形成する。素子分離領域14は、勿論LOCOS法によって形成されても構わないが、微細化という観点からは、STI技術によって形成されることが望ましい。
【００２５】
次に図１０に示すように、単結晶シリコン層22の裏面上、すなわち、バックゲート絶縁膜13が形成された面と反対側の面上に、周知の方法により、フロントゲート絶縁膜17を形成する。更にフロントゲート絶縁膜17上に、周知の方法により、フロントゲート電極18を形成する。
【００２６】
その後は、フロントゲート電極18の側壁に側壁絶縁膜19を形成し、引き続き、シリコン活性層15内にソース・ドレイン領域16、16をイオン注入により形成することで、図１に示すダブルゲートMOSトランジスタが完成する。
【００２７】
上記のような半導体装置の製造方法によれば、（１）シリコン活性層15の膜厚を、高精度に制御することが出来る。なぜなら、シリコン活性層15は、エピタキシャル成長法によって形成された単結晶シリコン層22であるからである。エピタキシャル成長法によれば、高精度に膜厚を制御しつつ結晶成長を行うことが出来る。またシリコンウェハ内における膜厚の面内分布が比較的少なくすることが出来る。従って、設計通りの特性を有するダブルゲートMOSトランジスタを製造することが出来、素子特性にバラツキが生じることを抑制できる。
【００２８】
また、SOI(Silicon On Insulator)構造を利用したMOSトランジスタでは、シリコン活性層15が薄いほどショートチャネル効果を防止できることが知られている。特に、ゲート長の1/4以下にすることが望ましい。本実施形態に係る製造方法によれば、エピタキシャル成長法を用いることによりシリコン活性層15の薄膜化が容易となる結果、ダブルゲートMOSトランジスタにおける、ショートチャネル効果をより効果的に抑制できる。
【００２９】
なお、上記第１の実施形態における製造工程の順序は、上記のように限定されるものではなく、可能な限り順序を入れ替えることが可能である。例えば素子分離領域14を図２に示す段階で形成しても良い。この場合の製造方法について、図１１乃至図１３を用いて説明する。図１１乃至図１３は、上記第１の実施形態の変形例に係るダブルゲートMOSトランジスタの一部製造工程を順次示す断面図である。
【００３０】
まず図１１に示すように、シリコン基板20上に多孔質シリコン層21、単結晶シリコン層22を順次形成する。なお図２を用いて説明したように、多孔質シリコン層21は、孔の直径の異なる２つの多孔質シリコン層21a、21bを含んでいる。
【００３１】
次に図１２に示すように、単結晶シリコン層22内に、素子分離領域14を例えばSTI技術により形成する。その後は図１３に示すように、単結晶シリコン層22上にバックゲート絶縁膜13及び多結晶シリコン層23を順次形成し、更にバックゲート電極のパターンにパターニングされたレジスト24を形成する。以降は、上記第１の実施形態における図４以降の工程を行って、図１に示すダブルゲートMOSトランジスタが完成する。
【００３２】
次にこの発明の第２の実施形態に係る半導体装置について、図１４を用いて説明する。図１４は、ダブルゲートMOSトランジスタの断面図である。
【００３３】
図示するように、シリコン基板10上に絶縁膜11が設けられ、バックゲート電極12が絶縁膜11の表面領域内に設けられている。絶縁膜11及びバックゲート電極12上にはバックゲート絶縁膜13が設けられ、バックゲート絶縁膜13上には、素子分離領域14に周囲を取り囲まれたシリコン活性層15が設けられている。シリコン活性層15内には、ソース・ドレイン領域16、16が互いに離隔するようにして設けられている。ソース・ドレイン領域16、16は、それぞれシリコン活性層15の表面から底面に達するようにして設けられている。ソース・ドレイン領域16、16上には、それぞれソース・ドレイン引き出し電極25、25が設けられ、ソース・ドレイン引き出し電極25、25の相対する側面上には側壁絶縁膜26、26が設けられている。そして、相対する側壁絶縁膜26、26間のシリコン活性層15上には、フロントゲート絶縁膜17を介在してフロントゲート電極18が設けられている。なお、フロントゲート電極18とソース・ドレイン引き出し電極25、25とは、略同一の膜厚を有しており、両者の上面は略同一平面上にある。また、ソース・ドレイン引き出し電極25、25の相対する側面の位置は、バックゲート電極12の両側面の位置と、シリコン基板10面に垂直な方向で実質的に一致している。換言すれば、フロントゲート電極18とバックゲート電極12とは、シリコン基板10に垂直な方向で、ほぼ完全に重なり合っている。
【００３４】
次に上記構成のダブルゲートMOSトランジスタの製造方法について、図１５乃至図２３を用いて説明する。図１５乃至図２３は、図１４に示すダブルゲートMOSトランジスタの製造工程を順次示す断面図である。
【００３５】
まず上記第１の実施形態で説明した製造工程により、図４に示す構造を形成する。次に図１５に示すように、バックゲート電極12及びレジスト24をマスクに用いて、例えばシリコン原子を多孔質シリコン層21bにイオン注入する。この際、イオン注入はシリコン基板20に対して垂直な方向から行う。その結果、シリコン原子が注入された多孔質シリコン層21bは、アモルファスシリコン層21cとなる。そして、イオン注入されずに残存する多孔質シリコン層21bは、シリコン基板20に対して垂直な方向で、バックゲート電極12とほぼ完全に重なり合うようになる。その後レジスト24をアッシング等により灰化して除去する。
【００３６】
次に図１６に示すように、バックゲート電極12を被覆するように、絶縁膜11を単結晶シリコン層22上に形成する。そして、CMP法によって絶縁膜11の表面を研磨・平坦化する。
【００３７】
次に、別のシリコン基板10を用意し、図１７に示すように、絶縁膜11の表面とシリコン基板10の表面とを接触させ、ファンデルワールス力により両者を結合させる。更に熱処理を行うことにより、絶縁膜11とシリコン基板10とを共有結合させ、両者の接着をより強固なものとする。
【００３８】
次に図１８に示すように、多孔質シリコン層21a及びシリコン基板20を除去する。多孔質シリコン層21a、21bは、多孔質であるが故にその結合強度は比較的弱く、容易に分離出来る。多結晶シリコン層21aとアモルファスシリコン層21cもまた同様である。
【００３９】
次に図１９に示すように、単結晶シリコン層22上の多孔質シリコン層21bを、エッチングにより除去する。この際、多孔質シリコン層21bとアモルファスシリコン層21cとのエッチング選択比を利用して、アモルファスシリコン層21cを残存させつつ、多孔質シリコン層21bのみを除去する。
【００４０】
次に図２０に示すように、単結晶シリコン層22の裏面上、すなわち、バックゲート絶縁膜13が形成された面と反対側の面上に、周知の方法により、フロントゲート絶縁膜17を形成する。また、アモルファスシリコン層21c及び単結晶シリコン層22を貫通するようにして、素子分離領域14を例えばSTI技術を用いて形成する。
【００４１】
次に図２１に示すように、絶縁膜27を、アモルファスシリコン層21c上、及びフロントゲート絶縁膜17上に、例えばCVD法等により形成する。この際、隣接するアモルファスシリコン層21c、21c間の領域が、絶縁膜27によって埋め込まれないようにする必要がある。
【００４２】
その後、アモルファスシリコン層21c上、及びフロントゲート絶縁膜17の一部領域上の絶縁膜27を、例えばRIE(Reactive Ion Etching)法等の異方性エッチングにより除去する。その結果、図２２に示すように、アモルファスシリコン層21c、21cの側壁部分にのみ存在する側壁絶縁膜26、26が形成される。この際、アモルファスシリコン層21c、21c上に存在するフロントゲート絶縁膜17の一部も併せて除去する。
【００４３】
次に図２３に示すように、多結晶シリコン層28を、アモルファスシリコン層21c上、及びフロントゲート絶縁膜17上に、例えばCVD法等により形成する。この際、隣接するアモルファスシリコン層21c、21c間の領域が、多結晶シリコン層28によって完全に埋め込まれるようにする必要がある。
【００４４】
その後は、素子分離領域14をストッパーに用いたCMP法により多結晶シリコン層28を研磨して、多結晶シリコン層28を、隣接するアモルファスシリコン層21c、21c間の領域にのみ残存させる。残存せられた多結晶シリコン層28が、フロントゲート電極18となる。引き続き、単結晶シリコン層22内にソース・ドレイン領域16、16を形成することにより、図１４に示すダブルゲートMOSトランジスタが完成する。なお、上記ダブルゲートMOSトランジスタの製造工程には幾つかの熱工程が含まれる。例えば、図１５においてシリコン原子を注入した後の熱処理、図１７においてシリコン基板10を張り合わせる際の熱処理、また各半導体層の結晶成長時における熱処理等である。これらの熱処理を経ることで、ソース・ドレイン領域16、16上のアモルファスシリコン層21c、21cは結晶化して単結晶シリコン層となり、ソース・ドレイン引き出し電極25、25として機能する。
【００４５】
上記のような半導体装置の製造方法によれば、上記第１の実施形態と同様に、（１）の効果が得られる。更に、（２）バックゲート電極12とフロントゲート電極18の合わせずれを抑制できる。本効果について以下説明する。本実施形態に係る製造方法であれば、バックゲート電極12をマスクに用いたイオン注入法により、多孔質シリコン層21b内にシリコン原子を注入している。そして、シリコン原子の注入されなかった多孔質シリコン層21bを除去し、その除去した領域内を埋め込むようにしてフロントゲート電極18を形成している。すなわち、フロントゲート電極18を自己整合的に形成している。従って、バックゲート電極12とフロントゲート電極18とは、シリコン基板10に垂直な方向で、ほぼ完全に重なり合うことになる。その結果、ダブルゲートMOSトランジスタを微細化出来る。
【００４６】
また、フロントゲート電極18とバックゲート電極12とがほぼ完全に重なり合う結果、ドレイン領域16とシリコン活性層15との接合により生じる空乏層の伸びを抑制する作用を、最も効果的に得ることが出来る。従って、上記第１の実施形態に比べて、ショートチャネル効果をより効果的に抑制することが出来る。
【００４７】
更に、フロントゲート電極18を自己整合的に形成する結果、シリコン原子の注入された多孔質シリコン層21b、すなわちアモルファスシリコン層21cを、ソース・ドレイン電極25として用いることが出来る。そのため、改めてソース・ドレイン電極を形成する工程は不要であり、その結果、ダブルゲートMOSトランジスタの製造工程を複雑化することなく、上記（２）の効果が得られる。
【００４８】
上記のように、本発明の第１、第２の実施形態に係る半導体装置及びその製造方法によれば、シリコン活性層の膜厚を高精度に制御できるダブルゲートMOSトランジスタを提供できる。なお、トランジスタの構造は、図１及び図１４に示したものに限定されず、種々の変形が可能である。図２４は、第１の実施形態の変形例に係るダブルゲートMOSトランジスタの断面図である。本変形例では、金属シリサイド層29が、ソース・ドレイン領域16、16表面、及びフロントゲート電極18表面に設けられている。なお、金属シリサイド層29には、例えばCoSix、WSix、MoSix、TaSix、TiSix等を用いることが出来る。勿論、第２の実施形態で説明した図１４の構造において、ソース・ドレイン領域16、16表面及びフロントゲート電極18表面に金属シリサイド層を設けても良い。
【００４９】
また上記実施形態では、バックゲート電極12及びフロントゲート電極18の材料として、多結晶シリコンを使用する場合を例に挙げて説明したが、例えば高融点金属等を用いても良い。
【００５０】
なお、上記第１の実施形態においては、第１の膜としての多孔質シリコン層21は単層構造であっても良い。図２５は、多孔質シリコン層21を単層構造として、上記第１の実施形態における図６に示す工程までを行った際に得られるダブルゲートMOSトランジスタの断面図である。この場合、シリコン基板20を除去する方法としては、更に図２６に示すように、多孔質シリコン層21を２つの多孔質シリコン層21d、21eに割り、その後、多孔質シリコン層21dを単結晶シリコン層22から分離しても良い。
【００５１】
また、上記第２の実施形態においても、第１の膜としての多孔質シリコン層21は単層構造であっても良い。この場合、イオン注入工程は、図２７に示すように、多孔質シリコン層21の表面からその途中に達する深さのアモルファスシリコン層21fが形成されるようにして行っても良い。その後、図２８に示すように絶縁膜11を形成し、図２９に示すようにシリコン基板10を張り合わせる。引き続き、図３０に示すように、多孔質シリコン層21を２つの多孔質シリコン層21g、21hに割り、その後、多孔質シリコン層21gを単結晶シリコン層22から分離しても良い。
【００５２】
以上のように、第１の膜21としては、容易に分離可能な多層膜や、２層に分割可能な単層膜等が使用できる。すなわち第１の膜21は、シリコン基板20をシリコン基板10側から分離するためのものであり、分離膜(separator)とも呼ぶべきものである。従って、上記実施形態のように、２つに割ること等によってシリコン基板10を除去できるものであれば良く、上記実施形態で用いた多孔質の単結晶シリコンは一例に過ぎない。すなわち、多孔質シリコンだけでなく、シリコン以外の半導体材料や、場合によっては金属材料や絶縁材料を用いることも可能である。
【００５３】
更に、図１５において説明したシリコン原子のイオン注入工程であるが、シリコン原子を注入するのは、多孔質シリコン層21bをアモルファス化するためである。従って、同様の効果が得られるものであれば、注入される原子は必ずしもシリコンに限られず、例えばゲルマニウム等を使用できる。
【００５４】
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
【００５５】
【発明の効果】
以上説明したように、この発明によれば、シリコン活性層の膜厚を高精度に制御できる半導体装置の製造方法を提供出来る。
【図面の簡単な説明】
【図１】この発明の第１の実施形態に係る半導体装置の断面図。
【図２】この発明の第１の実施形態に係る半導体装置の第１の製造工程の断面図。
【図３】この発明の第１の実施形態に係る半導体装置の第２の製造工程の断面図。
【図４】この発明の第１の実施形態に係る半導体装置の第３の製造工程の断面図。
【図５】この発明の第１の実施形態に係る半導体装置の第４の製造工程の断面図。
【図６】この発明の第１の実施形態に係る半導体装置の第５の製造工程の断面図。
【図７】この発明の第１の実施形態に係る半導体装置の第６の製造工程の断面図。
【図８】この発明の第１の実施形態に係る半導体装置の第７の製造工程の断面図。
【図９】この発明の第１の実施形態に係る半導体装置の第８の製造工程の断面図。
【図１０】この発明の第１の実施形態に係る半導体装置の第９の製造工程の断面図。
【図１１】この発明の第１の実施形態の変形例に係る半導体装置の第１の製造工程の断面図。
【図１２】この発明の第１の実施形態の変形例に係る半導体装置の第２の製造工程の断面図。
【図１３】この発明の第１の実施形態の変形例に係る半導体装置の第３の製造工程の断面図。
【図１４】この発明の第２の実施形態に係る半導体装置の断面図。
【図１５】この発明の第２の実施形態に係る半導体装置の第１の製造工程の断面図。
【図１６】この発明の第２の実施形態に係る半導体装置の第２の製造工程の断面図。
【図１７】この発明の第２の実施形態に係る半導体装置の第３の製造工程の断面図。
【図１８】この発明の第２の実施形態に係る半導体装置の第４の製造工程の断面図。
【図１９】この発明の第２の実施形態に係る半導体装置の第５の製造工程の断面図。
【図２０】この発明の第２の実施形態に係る半導体装置の第６の製造工程の断面図。
【図２１】この発明の第２の実施形態に係る半導体装置の第７の製造工程の断面図。
【図２２】この発明の第２の実施形態に係る半導体装置の第８の製造工程の断面図。
【図２３】この発明の第２の実施形態に係る半導体装置の第９の製造工程の断面図。
【図２４】この発明の実施形態の第１変形例に係る半導体装置の断面図。
【図２５】この発明の実施形態の第２変形例に係る半導体装置の製造工程の一部断面図。
【図２６】この発明の実施形態の第２変形例に係る半導体装置の製造工程の一部断面図。
【図２７】この発明の実施形態の第３変形例に係る半導体装置の製造工程の一部断面図。
【図２８】この発明の実施形態の第３変形例に係る半導体装置の製造工程の一部断面図。
【図２９】この発明の実施形態の第３変形例に係る半導体装置の製造工程の一部断面図。
【図３０】この発明の実施形態の第３変形例に係る半導体装置の製造工程の一部断面図。
【図３１】従来の半導体装置の製造工程を順次示す断面図であり、（ａ）乃至（ｆ）図は第１乃至第６の製造工程の断面図。
【符号の説明】
10、20、100、150…シリコン基板
11、19、26、27、140、190…絶縁膜
12、130…バックゲート電極
13、120…バックゲート絶縁膜
14、110…素子分離領域
15、160…シリコン活性層
16、25、200…ソース・ドレイン領域
17、170…フロントゲート絶縁膜
18、180…フロントゲート電極
21、21a、21b、21d、21e、21g、21h…多孔質シリコン層
21c、21f…アモルファスシリコン層
22…単結晶シリコン層
23、28…多結晶シリコン層
24…レジスト
29…金属シリサイド層
【発明の属する技術分野】
この発明は、半導体装置の製造方法に関する。特に、２つのゲート電極を有するダブルゲートMOSトランジスタに関するものである。
【０００２】
【従来の技術】
従来、２つのゲート電極を有するダブルゲートMOSトランジスタが知られている。ダブルゲートMOSトランジスタは、単一のゲート電極を有するMOSトランジスタに比べて、短チャネル効果を抑制出来る特長がある。従って、ダブルゲート構造を用いることにより、チャネル長が25nmを切るような超微細なMOSトランジスタが実現できるものと期待されている。
【０００３】
ダブルゲートMOSトランジスタの製造方法について、図３１（ａ）乃至（ｆ）を用いて説明する。図３１（ａ）乃至（ｆ）は、ダブルゲートMOSトランジスタの製造工程を順次示す断面図である。
【０００４】
まず図３１（ａ）に示すように、シリコン基板100上に素子分離領域110を例えばLOCOS(LOCal Oxidation of Silicon)法により形成する。引き続き、シリコン基板100の表面上にバックゲート絶縁膜120及びバックゲート電極130を順次形成する。次に図３１（ｂ）に示すように、全面に絶縁膜140をCVD(Chemical Vapor Deposition)法により形成する。次に図３１（ｃ）に示すように、絶縁膜140をCMP(Chemical Mechanical Polishing)法により研磨して、平坦化する。引き続き、絶縁膜140上にシリコン基板150を接着して、図３１（ｄ）の構造を得る。更に図３１（ｅ）に示すように、シリコン基板100をCMP法等により研磨して薄膜化することにより、シリコン活性層160とする。その後は、シリコン活性層160上に、フロントゲート絶縁膜170及びフロントゲート電極180を形成する。更にフロントゲート電極180側面に側壁絶縁膜190、190を形成し、シリコン活性層160内にソース・ドレイン領域200、200を形成することで、図３１（ｆ）に示すようなダブルゲートMOSトランジスタが完成する。
【０００５】
図３１（ｆ）に示す構造を有するダブルゲートMOSトランジスタによれば、ゲート遅延時間を大幅に低減することが出来、LSIの高速化及び低消費電力化が実現出来る。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来のダブルゲートMOSトランジスタの製造方法であると、シリコン活性層160の膜厚は、シリコン基板150のCMP工程によって決定される。ところが、CMPによる研磨ではシリコン活性層160の膜厚の制御性が悪く、また膜厚が面内分布を持つ場合がある。その結果、MOSトランジスタの特性にバラツキが生じるという問題があった。
【０００７】
この発明は、上記事情に鑑みてなされたもので、シリコン活性層の膜厚を高精度に制御できる半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
この発明の第１の態様に係る半導体装置は、絶縁膜の表面領域内に設けられた第１ゲート電極と、前記第１ゲート電極上に設けられた第１ゲート絶縁膜と、前記絶縁膜及び前記第１ゲート絶縁膜上に設けられた半導体層と、前記半導体層の少なくとも表面領域内に互いに離隔して設けられたソース・ドレイン領域と、前記ソース・ドレイン領域上にそれぞれ設けられ、互いに相対する側壁面の位置が、前記第１ゲート電極の両側壁面の位置と、前記絶縁膜の表面に垂直な方向で実質的に一致しているソース・ドレイン電極と、前記ソース・ドレイン電極間に位置する前記半導体層上に設けられた第２ゲート絶縁膜と、前記第２ゲート絶縁膜上に設けられ、前記ソース・ドレイン電極と電気的に分離され、且つ上面が前記ソース・ドレイン電極と同一平面上にある第２ゲート電極とを具備する。
更にこの発明の第２の態様に係る半導体装置は、絶縁膜の表面領域内に設けられた第１ゲート電極と、前記第１ゲート電極上に設けられた第１ゲート絶縁膜と、前記絶縁膜及び前記第１ゲート絶縁膜上に設けられた半導体層と、前記半導体層の少なくとも表面領域内に互いに離隔して設けられたソース・ドレイン領域と、前記ソース・ドレイン領域上にそれぞれ設けられ、互いに相対する側壁面の位置が、前記第１ゲート電極の両側壁面の位置と、前記絶縁膜の表面に垂直な方向で実質的に一致しているソース・ドレイン電極と、前記ソース・ドレイン電極間に位置する前記半導体層上に設けられた第２ゲート絶縁膜と、前記第２ゲート絶縁膜上に設けられ、前記ソース・ドレイン電極と電気的に分離され、且つ前記ソース・ドレイン電極と同一膜厚を有する第２ゲート電極とを具備する。
【０００９】
上記構成の半導体装置であると、ソース・ドレイン電極の、互いに相対する側壁面の位置が、第１ゲート電極の両側壁面の位置と、絶縁膜の表面に垂直な方向で実質的に一致している。そして、そのようなソース・ドレイン電極間の領域に第２ゲート電極が設けられている。すなわち、第１、第２ゲート電極はほぼ完全に重なり合っている。その結果、ダブルゲートMOSトランジスタを微細化出来ると共に、ショートチャネル効果をより効果的に抑制できる。
【００１０】
また、この発明の一態様に係る半導体装置の製造方法は、第１半導体基板上に第１の膜を形成する工程と、前記第１の膜上に第１半導体層を形成する工程と、前記第１半導体層の主表面上に第１ゲート絶縁膜を介在して第１ゲート電極を形成する工程と、前記第１ゲート電極をマスクに用いて、前記第１の膜内に原子をイオン注入する工程と、前記第１半導体層の主表面上に、前記第１ゲート電極を被覆するようにして絶縁膜を形成する工程と、前記絶縁膜上に第２半導体基板を張り合わせる工程と、前記第１の膜を、前記第１半導体基板に接する第２の膜と、前記第１半導体層に接する第３の膜とに分離して、前記第１半導体基板及び前記第２の膜を除去する工程と、前記第３の膜を除去する工程と、前記第１半導体層の裏面上に、第２ゲート絶縁膜を介在して第２ゲート電極を形成する工程とを具備し、前記第３の膜を除去する工程において、前記第３の膜は、前記イオン注入された領域が残存させられつつ、前記イオン注入されなかった領域のみが除去され、前記第２ゲート電極を形成する工程において、前記第２ゲート電極は、残存する前記第３の膜間に位置する前記第１半導体層の裏面上に、前記第２ゲート絶縁膜を介在して形成される。
【００１１】
上記の製造方法であると、第１半導体層の膜厚を、従来のようにCMP法で制御するのではなく、結晶成長の過程で制御している。特に、第１半導体層をエピタキシャル成長法で形成することで、第１半導体層の膜厚を高精度に制御することが出来る。また、同一ウェハ内における膜厚の面内分布が比較的少なくすることが出来る。従って、設計通りの特性を有するダブルゲートMOSトランジスタを製造することが出来る。また、エピタキシャル成長法を用いることにより第１半導体層の薄膜化が容易となる結果、ダブルゲートMOSトランジスタにおける、ショートチャネル効果をより効果的に抑制できる。
【００１２】
【発明の実施の形態】
以下、この発明の実施形態を図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１３】
この発明の第１の実施形態に係る半導体装置について、図１を用いて説明する。図１は、ダブルゲートMOSトランジスタの断面図である。
【００１４】
図示するように、シリコン基板10上に絶縁膜11が設けられ、バックゲート電極12が絶縁膜11の表面領域内に設けられている。絶縁膜11及びバックゲート電極12上にはバックゲート絶縁膜13が設けられ、バックゲート絶縁膜13上には、素子分離領域14に周囲を取り囲まれたシリコン活性層15が設けられている。シリコン活性層15内には、ソース・ドレイン領域16、16が互いに離隔するようにして設けられている。ソース・ドレイン領域16、16は、それぞれシリコン活性層15の表面から底面に達するようにして設けられている。シリコン活性層15上には、フロントゲート絶縁膜17が設けられている。更に、ソース・ドレイン領域16、16間のシリコン活性層15上には、前記フロントゲート絶縁膜17を介在してフロントゲート電極18が設けられている。また、フロントゲート電極18の両側面には側壁絶縁膜19、19が設けられている。
【００１５】
上記構成のダブルゲートMOSトランジスタにおいて、バックゲート電極12とフロントゲート電極18とは同電位とされている。そして、これら２つのゲート電極12、18によってシリコン活性層15の電界分布を制御することにより、ドレイン領域16とシリコン活性層15との接合により生ずる空乏層の拡がりを抑制している。これにより、ダブルゲートMOSトランジスタでは、単一のゲート電極を有するMOSトランジスタに比べて、ショートチャネル効果をより効果的に抑制できる。
【００１６】
次に上記構成のダブルゲートMOSトランジスタの製造方法について、図２乃至図１０を用いて説明する。図２乃至図１０は、図１に示すダブルゲートMOSトランジスタの製造工程を順次示す断面図である。
【００１７】
まず図２に示すように、シリコン基板20上に、第１の膜21を形成する。第１の膜21は、例えば多孔質シリコン(porous silicon)層である。特に、多孔質の単結晶シリコンである。多孔質シリコン層21は陽極化成(anodization)により形成される。なお、本明細書中における多孔質シリコンとは、その表面に1011個/cm2程度の密度で、数nmの径の微細孔が形成されたシリコンのことを示す。陽極化成による多孔質シリコンの一形成方法について簡単に説明する。まず、単結晶シリコン層を形成する。その後、フッ化水素酸(HF)とエタノールとの混合溶液中に、単結晶シリコン層を白金などの電極と一緒に挿入する。そして、シリコンを陽極、電極を陰極として、両電極間に電流を流す。すると、単結晶シリコン層の表面が多孔質化される。例えばこのような形成方法によって、多孔質シリコン層21が形成される。なお、多孔質シリコン層21は孔の直径の異なる２層構造であることが望ましい。本実施形態では、多孔質シリコン層21は第２、第３の膜、すなわち２つの多孔質シリコン層21a、21bを含み、下層の多孔質シリコン層21aは、上層の多孔質シリコン層21bよりも大きい孔を有している。勿論、それぞれの径の大きさの関係は逆であっても良い。多孔質シリコンに含まれる孔の径の大きさは、シリコンを陽極、電極を陰極として流す電流の大きさ、溶液の濃度、またはシリコンの比抵抗によって変えることが出来る。引き続き、多孔質シリコン層21上に、単結晶シリコン層22をCVD法等を用いたエピタキシャル成長法により形成する。更に、単結晶シリコン層22上にバックゲート絶縁膜13及び多結晶シリコン層23を順次形成する。なお、単結晶シリコン層22は、図１においてMOSトランジスタのシリコン活性層15となるべき層である。
【００１８】
次に図３に示すように、多結晶シリコン層23上にレジスト24を塗布し、フォトリソグラフィ技術により、バックゲート電極の形成パターンにパターニングする。
【００１９】
次に図４に示すように、レジスト24をマスクに用いて多結晶シリコン層23をパターニングする。パターニングされた多結晶シリコン層23は、バックゲート電極12となる。その後レジスト24をアッシング等により灰化して除去する。
【００２０】
次に図５に示すように、バックゲート電極12を被覆するように、絶縁膜11を単結晶シリコン層22上に形成する。絶縁膜11は、例えばHDP(High Density Plasma)-CVD法により形成したシリコン酸化膜である。その後、CMP法によって絶縁膜11の表面を研磨・平坦化する。
【００２１】
次に、別のシリコン基板10を用意し、図６に示すように、絶縁膜11の表面とシリコン基板10の表面とを接触させ、ファンデルワールス力(van der Waals’ forces)により両者を結合させる。更に熱処理を行うことにより、絶縁膜11とシリコン基板10とを共有結合させ、両者の接着をより強固なものとする。
【００２２】
次に図７に示すように、多孔質シリコン層21a、21bを分離する。これにより、多孔質シリコン層21a及びシリコン基板20を除去する。多孔質シリコン層21a、21bは、多孔質であるが故にその結合強度は比較的弱く、容易に分離出来る。例えば多孔質シリコン層21a、21bの接合界面にエッチング液を流し込むこと、または物理的な力を作用させることで分離出来る。
【００２３】
引き続き図８に示すように、単結晶シリコン層22上の多孔質シリコン層21bを、エッチングにより除去する。
【００２４】
次に図９に示すように、単結晶シリコン層22内に、例えばSTI(Shallow Trench Isolation)技術等により素子分離領域14を形成する。素子分離領域14は、勿論LOCOS法によって形成されても構わないが、微細化という観点からは、STI技術によって形成されることが望ましい。
【００２５】
次に図１０に示すように、単結晶シリコン層22の裏面上、すなわち、バックゲート絶縁膜13が形成された面と反対側の面上に、周知の方法により、フロントゲート絶縁膜17を形成する。更にフロントゲート絶縁膜17上に、周知の方法により、フロントゲート電極18を形成する。
【００２６】
その後は、フロントゲート電極18の側壁に側壁絶縁膜19を形成し、引き続き、シリコン活性層15内にソース・ドレイン領域16、16をイオン注入により形成することで、図１に示すダブルゲートMOSトランジスタが完成する。
【００２７】
上記のような半導体装置の製造方法によれば、（１）シリコン活性層15の膜厚を、高精度に制御することが出来る。なぜなら、シリコン活性層15は、エピタキシャル成長法によって形成された単結晶シリコン層22であるからである。エピタキシャル成長法によれば、高精度に膜厚を制御しつつ結晶成長を行うことが出来る。またシリコンウェハ内における膜厚の面内分布が比較的少なくすることが出来る。従って、設計通りの特性を有するダブルゲートMOSトランジスタを製造することが出来、素子特性にバラツキが生じることを抑制できる。
【００２８】
また、SOI(Silicon On Insulator)構造を利用したMOSトランジスタでは、シリコン活性層15が薄いほどショートチャネル効果を防止できることが知られている。特に、ゲート長の1/4以下にすることが望ましい。本実施形態に係る製造方法によれば、エピタキシャル成長法を用いることによりシリコン活性層15の薄膜化が容易となる結果、ダブルゲートMOSトランジスタにおける、ショートチャネル効果をより効果的に抑制できる。
【００２９】
なお、上記第１の実施形態における製造工程の順序は、上記のように限定されるものではなく、可能な限り順序を入れ替えることが可能である。例えば素子分離領域14を図２に示す段階で形成しても良い。この場合の製造方法について、図１１乃至図１３を用いて説明する。図１１乃至図１３は、上記第１の実施形態の変形例に係るダブルゲートMOSトランジスタの一部製造工程を順次示す断面図である。
【００３０】
まず図１１に示すように、シリコン基板20上に多孔質シリコン層21、単結晶シリコン層22を順次形成する。なお図２を用いて説明したように、多孔質シリコン層21は、孔の直径の異なる２つの多孔質シリコン層21a、21bを含んでいる。
【００３１】
次に図１２に示すように、単結晶シリコン層22内に、素子分離領域14を例えばSTI技術により形成する。その後は図１３に示すように、単結晶シリコン層22上にバックゲート絶縁膜13及び多結晶シリコン層23を順次形成し、更にバックゲート電極のパターンにパターニングされたレジスト24を形成する。以降は、上記第１の実施形態における図４以降の工程を行って、図１に示すダブルゲートMOSトランジスタが完成する。
【００３２】
次にこの発明の第２の実施形態に係る半導体装置について、図１４を用いて説明する。図１４は、ダブルゲートMOSトランジスタの断面図である。
【００３３】
図示するように、シリコン基板10上に絶縁膜11が設けられ、バックゲート電極12が絶縁膜11の表面領域内に設けられている。絶縁膜11及びバックゲート電極12上にはバックゲート絶縁膜13が設けられ、バックゲート絶縁膜13上には、素子分離領域14に周囲を取り囲まれたシリコン活性層15が設けられている。シリコン活性層15内には、ソース・ドレイン領域16、16が互いに離隔するようにして設けられている。ソース・ドレイン領域16、16は、それぞれシリコン活性層15の表面から底面に達するようにして設けられている。ソース・ドレイン領域16、16上には、それぞれソース・ドレイン引き出し電極25、25が設けられ、ソース・ドレイン引き出し電極25、25の相対する側面上には側壁絶縁膜26、26が設けられている。そして、相対する側壁絶縁膜26、26間のシリコン活性層15上には、フロントゲート絶縁膜17を介在してフロントゲート電極18が設けられている。なお、フロントゲート電極18とソース・ドレイン引き出し電極25、25とは、略同一の膜厚を有しており、両者の上面は略同一平面上にある。また、ソース・ドレイン引き出し電極25、25の相対する側面の位置は、バックゲート電極12の両側面の位置と、シリコン基板10面に垂直な方向で実質的に一致している。換言すれば、フロントゲート電極18とバックゲート電極12とは、シリコン基板10に垂直な方向で、ほぼ完全に重なり合っている。
【００３４】
次に上記構成のダブルゲートMOSトランジスタの製造方法について、図１５乃至図２３を用いて説明する。図１５乃至図２３は、図１４に示すダブルゲートMOSトランジスタの製造工程を順次示す断面図である。
【００３５】
まず上記第１の実施形態で説明した製造工程により、図４に示す構造を形成する。次に図１５に示すように、バックゲート電極12及びレジスト24をマスクに用いて、例えばシリコン原子を多孔質シリコン層21bにイオン注入する。この際、イオン注入はシリコン基板20に対して垂直な方向から行う。その結果、シリコン原子が注入された多孔質シリコン層21bは、アモルファスシリコン層21cとなる。そして、イオン注入されずに残存する多孔質シリコン層21bは、シリコン基板20に対して垂直な方向で、バックゲート電極12とほぼ完全に重なり合うようになる。その後レジスト24をアッシング等により灰化して除去する。
【００３６】
次に図１６に示すように、バックゲート電極12を被覆するように、絶縁膜11を単結晶シリコン層22上に形成する。そして、CMP法によって絶縁膜11の表面を研磨・平坦化する。
【００３７】
次に、別のシリコン基板10を用意し、図１７に示すように、絶縁膜11の表面とシリコン基板10の表面とを接触させ、ファンデルワールス力により両者を結合させる。更に熱処理を行うことにより、絶縁膜11とシリコン基板10とを共有結合させ、両者の接着をより強固なものとする。
【００３８】
次に図１８に示すように、多孔質シリコン層21a及びシリコン基板20を除去する。多孔質シリコン層21a、21bは、多孔質であるが故にその結合強度は比較的弱く、容易に分離出来る。多結晶シリコン層21aとアモルファスシリコン層21cもまた同様である。
【００３９】
次に図１９に示すように、単結晶シリコン層22上の多孔質シリコン層21bを、エッチングにより除去する。この際、多孔質シリコン層21bとアモルファスシリコン層21cとのエッチング選択比を利用して、アモルファスシリコン層21cを残存させつつ、多孔質シリコン層21bのみを除去する。
【００４０】
次に図２０に示すように、単結晶シリコン層22の裏面上、すなわち、バックゲート絶縁膜13が形成された面と反対側の面上に、周知の方法により、フロントゲート絶縁膜17を形成する。また、アモルファスシリコン層21c及び単結晶シリコン層22を貫通するようにして、素子分離領域14を例えばSTI技術を用いて形成する。
【００４１】
次に図２１に示すように、絶縁膜27を、アモルファスシリコン層21c上、及びフロントゲート絶縁膜17上に、例えばCVD法等により形成する。この際、隣接するアモルファスシリコン層21c、21c間の領域が、絶縁膜27によって埋め込まれないようにする必要がある。
【００４２】
その後、アモルファスシリコン層21c上、及びフロントゲート絶縁膜17の一部領域上の絶縁膜27を、例えばRIE(Reactive Ion Etching)法等の異方性エッチングにより除去する。その結果、図２２に示すように、アモルファスシリコン層21c、21cの側壁部分にのみ存在する側壁絶縁膜26、26が形成される。この際、アモルファスシリコン層21c、21c上に存在するフロントゲート絶縁膜17の一部も併せて除去する。
【００４３】
次に図２３に示すように、多結晶シリコン層28を、アモルファスシリコン層21c上、及びフロントゲート絶縁膜17上に、例えばCVD法等により形成する。この際、隣接するアモルファスシリコン層21c、21c間の領域が、多結晶シリコン層28によって完全に埋め込まれるようにする必要がある。
【００４４】
その後は、素子分離領域14をストッパーに用いたCMP法により多結晶シリコン層28を研磨して、多結晶シリコン層28を、隣接するアモルファスシリコン層21c、21c間の領域にのみ残存させる。残存せられた多結晶シリコン層28が、フロントゲート電極18となる。引き続き、単結晶シリコン層22内にソース・ドレイン領域16、16を形成することにより、図１４に示すダブルゲートMOSトランジスタが完成する。なお、上記ダブルゲートMOSトランジスタの製造工程には幾つかの熱工程が含まれる。例えば、図１５においてシリコン原子を注入した後の熱処理、図１７においてシリコン基板10を張り合わせる際の熱処理、また各半導体層の結晶成長時における熱処理等である。これらの熱処理を経ることで、ソース・ドレイン領域16、16上のアモルファスシリコン層21c、21cは結晶化して単結晶シリコン層となり、ソース・ドレイン引き出し電極25、25として機能する。
【００４５】
上記のような半導体装置の製造方法によれば、上記第１の実施形態と同様に、（１）の効果が得られる。更に、（２）バックゲート電極12とフロントゲート電極18の合わせずれを抑制できる。本効果について以下説明する。本実施形態に係る製造方法であれば、バックゲート電極12をマスクに用いたイオン注入法により、多孔質シリコン層21b内にシリコン原子を注入している。そして、シリコン原子の注入されなかった多孔質シリコン層21bを除去し、その除去した領域内を埋め込むようにしてフロントゲート電極18を形成している。すなわち、フロントゲート電極18を自己整合的に形成している。従って、バックゲート電極12とフロントゲート電極18とは、シリコン基板10に垂直な方向で、ほぼ完全に重なり合うことになる。その結果、ダブルゲートMOSトランジスタを微細化出来る。
【００４６】
また、フロントゲート電極18とバックゲート電極12とがほぼ完全に重なり合う結果、ドレイン領域16とシリコン活性層15との接合により生じる空乏層の伸びを抑制する作用を、最も効果的に得ることが出来る。従って、上記第１の実施形態に比べて、ショートチャネル効果をより効果的に抑制することが出来る。
【００４７】
更に、フロントゲート電極18を自己整合的に形成する結果、シリコン原子の注入された多孔質シリコン層21b、すなわちアモルファスシリコン層21cを、ソース・ドレイン電極25として用いることが出来る。そのため、改めてソース・ドレイン電極を形成する工程は不要であり、その結果、ダブルゲートMOSトランジスタの製造工程を複雑化することなく、上記（２）の効果が得られる。
【００４８】
上記のように、本発明の第１、第２の実施形態に係る半導体装置及びその製造方法によれば、シリコン活性層の膜厚を高精度に制御できるダブルゲートMOSトランジスタを提供できる。なお、トランジスタの構造は、図１及び図１４に示したものに限定されず、種々の変形が可能である。図２４は、第１の実施形態の変形例に係るダブルゲートMOSトランジスタの断面図である。本変形例では、金属シリサイド層29が、ソース・ドレイン領域16、16表面、及びフロントゲート電極18表面に設けられている。なお、金属シリサイド層29には、例えばCoSix、WSix、MoSix、TaSix、TiSix等を用いることが出来る。勿論、第２の実施形態で説明した図１４の構造において、ソース・ドレイン領域16、16表面及びフロントゲート電極18表面に金属シリサイド層を設けても良い。
【００４９】
また上記実施形態では、バックゲート電極12及びフロントゲート電極18の材料として、多結晶シリコンを使用する場合を例に挙げて説明したが、例えば高融点金属等を用いても良い。
【００５０】
なお、上記第１の実施形態においては、第１の膜としての多孔質シリコン層21は単層構造であっても良い。図２５は、多孔質シリコン層21を単層構造として、上記第１の実施形態における図６に示す工程までを行った際に得られるダブルゲートMOSトランジスタの断面図である。この場合、シリコン基板20を除去する方法としては、更に図２６に示すように、多孔質シリコン層21を２つの多孔質シリコン層21d、21eに割り、その後、多孔質シリコン層21dを単結晶シリコン層22から分離しても良い。
【００５１】
また、上記第２の実施形態においても、第１の膜としての多孔質シリコン層21は単層構造であっても良い。この場合、イオン注入工程は、図２７に示すように、多孔質シリコン層21の表面からその途中に達する深さのアモルファスシリコン層21fが形成されるようにして行っても良い。その後、図２８に示すように絶縁膜11を形成し、図２９に示すようにシリコン基板10を張り合わせる。引き続き、図３０に示すように、多孔質シリコン層21を２つの多孔質シリコン層21g、21hに割り、その後、多孔質シリコン層21gを単結晶シリコン層22から分離しても良い。
【００５２】
以上のように、第１の膜21としては、容易に分離可能な多層膜や、２層に分割可能な単層膜等が使用できる。すなわち第１の膜21は、シリコン基板20をシリコン基板10側から分離するためのものであり、分離膜(separator)とも呼ぶべきものである。従って、上記実施形態のように、２つに割ること等によってシリコン基板10を除去できるものであれば良く、上記実施形態で用いた多孔質の単結晶シリコンは一例に過ぎない。すなわち、多孔質シリコンだけでなく、シリコン以外の半導体材料や、場合によっては金属材料や絶縁材料を用いることも可能である。
【００５３】
更に、図１５において説明したシリコン原子のイオン注入工程であるが、シリコン原子を注入するのは、多孔質シリコン層21bをアモルファス化するためである。従って、同様の効果が得られるものであれば、注入される原子は必ずしもシリコンに限られず、例えばゲルマニウム等を使用できる。
【００５４】
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
【００５５】
【発明の効果】
以上説明したように、この発明によれば、シリコン活性層の膜厚を高精度に制御できる半導体装置の製造方法を提供出来る。
【図面の簡単な説明】
【図１】この発明の第１の実施形態に係る半導体装置の断面図。
【図２】この発明の第１の実施形態に係る半導体装置の第１の製造工程の断面図。
【図３】この発明の第１の実施形態に係る半導体装置の第２の製造工程の断面図。
【図４】この発明の第１の実施形態に係る半導体装置の第３の製造工程の断面図。
【図５】この発明の第１の実施形態に係る半導体装置の第４の製造工程の断面図。
【図６】この発明の第１の実施形態に係る半導体装置の第５の製造工程の断面図。
【図７】この発明の第１の実施形態に係る半導体装置の第６の製造工程の断面図。
【図８】この発明の第１の実施形態に係る半導体装置の第７の製造工程の断面図。
【図９】この発明の第１の実施形態に係る半導体装置の第８の製造工程の断面図。
【図１０】この発明の第１の実施形態に係る半導体装置の第９の製造工程の断面図。
【図１１】この発明の第１の実施形態の変形例に係る半導体装置の第１の製造工程の断面図。
【図１２】この発明の第１の実施形態の変形例に係る半導体装置の第２の製造工程の断面図。
【図１３】この発明の第１の実施形態の変形例に係る半導体装置の第３の製造工程の断面図。
【図１４】この発明の第２の実施形態に係る半導体装置の断面図。
【図１５】この発明の第２の実施形態に係る半導体装置の第１の製造工程の断面図。
【図１６】この発明の第２の実施形態に係る半導体装置の第２の製造工程の断面図。
【図１７】この発明の第２の実施形態に係る半導体装置の第３の製造工程の断面図。
【図１８】この発明の第２の実施形態に係る半導体装置の第４の製造工程の断面図。
【図１９】この発明の第２の実施形態に係る半導体装置の第５の製造工程の断面図。
【図２０】この発明の第２の実施形態に係る半導体装置の第６の製造工程の断面図。
【図２１】この発明の第２の実施形態に係る半導体装置の第７の製造工程の断面図。
【図２２】この発明の第２の実施形態に係る半導体装置の第８の製造工程の断面図。
【図２３】この発明の第２の実施形態に係る半導体装置の第９の製造工程の断面図。
【図２４】この発明の実施形態の第１変形例に係る半導体装置の断面図。
【図２５】この発明の実施形態の第２変形例に係る半導体装置の製造工程の一部断面図。
【図２６】この発明の実施形態の第２変形例に係る半導体装置の製造工程の一部断面図。
【図２７】この発明の実施形態の第３変形例に係る半導体装置の製造工程の一部断面図。
【図２８】この発明の実施形態の第３変形例に係る半導体装置の製造工程の一部断面図。
【図２９】この発明の実施形態の第３変形例に係る半導体装置の製造工程の一部断面図。
【図３０】この発明の実施形態の第３変形例に係る半導体装置の製造工程の一部断面図。
【図３１】従来の半導体装置の製造工程を順次示す断面図であり、（ａ）乃至（ｆ）図は第１乃至第６の製造工程の断面図。
【符号の説明】
10、20、100、150…シリコン基板
11、19、26、27、140、190…絶縁膜
12、130…バックゲート電極
13、120…バックゲート絶縁膜
14、110…素子分離領域
15、160…シリコン活性層
16、25、200…ソース・ドレイン領域
17、170…フロントゲート絶縁膜
18、180…フロントゲート電極
21、21a、21b、21d、21e、21g、21h…多孔質シリコン層
21c、21f…アモルファスシリコン層
22…単結晶シリコン層
23、28…多結晶シリコン層
24…レジスト
29…金属シリサイド層
Claims (13)
- 第１半導体基板上に第１の膜を形成する工程と、
前記第１の膜上に第１半導体層を形成する工程と、
前記第１半導体層の主表面上に第１ゲート絶縁膜を介在して第１ゲート電極を形成する工程と、
前記第１ゲート電極をマスクに用いて、前記第１の膜内に原子をイオン注入する工程と、
前記第１半導体層の主表面上に、前記第１ゲート電極を被覆するようにして絶縁膜を形成する工程と、
前記絶縁膜上に第２半導体基板を張り合わせる工程と、
前記第１の膜を、前記第１半導体基板に接する第２の膜と、前記第１半導体層に接する第３の膜とに分離して、前記第１半導体基板及び前記第２の膜を除去する工程と、
前記第３の膜を除去する工程と、
前記第１半導体層の裏面上に、第２ゲート絶縁膜を介在して第２ゲート電極を形成する工程と
を具備し、前記第３の膜を除去する工程において、前記第３の膜は、前記イオン注入された領域が残存させられつつ、前記イオン注入されなかった領域のみが除去され、
前記第２ゲート電極を形成する工程において、前記第２ゲート電極は、残存する前記第３の膜間に位置する前記第１半導体層の裏面上に、前記第２ゲート絶縁膜を介在して形成されることを特徴とする半導体装置の製造方法。 - 前記第１の膜を形成する工程は、前記第１半導体基板上に前記第２の膜を形成する工程と、
前記第２の膜上に前記第３の膜を形成する工程と
を備えることを特徴とする請求項１記載の半導体装置の製造方法。 - 前記第１の膜は、前記第１半導体基板上に設けられた第２の膜と、前記第２の膜上に設けられた第３の膜とを含む多層構造を有し、
前記第１の膜内に原子をイオン注入する工程において、前記原子は前記第３の膜内に注入されることを特徴とする請求項１記載の半導体装置の製造方法。 - 前記第１の膜内に原子をイオン注入する工程において、前記イオン注入は前記第１半導体基板に垂直な方向から行われ、
前記第１の膜において前記イオン注入されなかった領域と、前記第１ゲート電極とは、前記第１半導体基板に垂直な方向で重なり合うことを特徴とする請求項１記載の半導体装置の製造方法。 - 前記第２ゲート電極を形成する工程は、残存する前記第３の膜間に位置する前記第１半導体層の裏面上に、前記第２ゲート絶縁膜を形成する工程と、
残存する前記第３の膜の相対する側面上にそれぞれ側壁絶縁膜を形成する工程と、
前記第２ゲート絶縁膜上に第２半導体層を形成して、前記側壁絶縁膜間の領域を前記第２半導体層で埋め込む工程と
を備えることを特徴とする請求項１記載の半導体装置の製造方法。 - 前記第２ゲート電極を形成する工程は、残存する前記第３の膜間に位置する前記第１半導体層の裏面上に、前記第２ゲート絶縁膜を形成する工程と、
残存する前記第３の膜の相対する側面上にそれぞれ側壁絶縁膜を形成する工程と、
前記第２ゲート絶縁膜上に第２半導体層を形成して、前記側壁絶縁膜間の領域を前記第２半導体層で埋め込む工程と
を備えることを特徴とする請求項１記載の半導体装置の製造方法。 - 前記イオン注入された前記第３の膜は、ソース・ドレイン電極として機能することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記第１半導体層を形成する工程の後、前記第１半導体層内に、素子分離領域を形成する工程を更に備えることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記第３の膜を除去する工程の後、前記第１半導体層内に、素子分離領域を形成する工程を更に備えることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記第１半導体層は、エピタキシャル成長法によって形成されることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記第１の膜は、多孔質の半導体層であることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記第２、第３の膜は、多孔質の半導体層であり、且つ、前記第２の膜に含まれる孔の径は、前記第３の膜に含まれる孔の径よりも大きいことを特徴とする請求項２または３記載の半導体装置の製造方法。
- 前記半導体層は、単結晶シリコン層であることを特徴とする請求項１１または１２記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002116388A JP3764401B2 (ja) | 2002-04-18 | 2002-04-18 | 半導体装置の製造方法 |
| US10/155,998 US6855969B2 (en) | 2002-04-18 | 2002-05-29 | Semiconductor device having a plurality of gate electrodes and manufacturing method thereof |
| US11/028,060 US7087475B2 (en) | 2002-04-18 | 2005-01-04 | Semiconductor device having a plurality of gate electrodes and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002116388A JP3764401B2 (ja) | 2002-04-18 | 2002-04-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003309267A JP2003309267A (ja) | 2003-10-31 |
| JP3764401B2 true JP3764401B2 (ja) | 2006-04-05 |
Family
ID=29397149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002116388A Expired - Fee Related JP3764401B2 (ja) | 2002-04-18 | 2002-04-18 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6855969B2 (ja) |
| JP (1) | JP3764401B2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3925253B2 (ja) * | 2002-03-15 | 2007-06-06 | 住友電気工業株式会社 | 横型接合型電界効果トランジスタおよびその製造方法 |
| JP3621695B2 (ja) * | 2002-07-29 | 2005-02-16 | 株式会社東芝 | 半導体装置及び素子形成用基板 |
| US7105391B2 (en) * | 2004-03-04 | 2006-09-12 | International Business Machines Corporation | Planar pedestal multi gate device |
| EP1583143B1 (en) * | 2004-03-29 | 2011-10-05 | Imec | Method of fabricating self-aligned source and drain contacts in a Double gate FET with controlled manufacturing of a thin Si or non-Si channel |
| TWI248681B (en) | 2004-03-29 | 2006-02-01 | Imec Inter Uni Micro Electr | Method for fabricating self-aligned source and drain contacts in a double gate FET with controlled manufacturing of a thin Si or non-Si channel |
| US20060068532A1 (en) * | 2004-09-28 | 2006-03-30 | Sharp Laboratories Of America, Inc. | Dual-gate thin-film transistor |
| DE102004032917B4 (de) * | 2004-07-07 | 2010-01-28 | Qimonda Ag | Verfahren zum Herstellen eines Doppel-Gate-Transistors |
| DE602005005496T2 (de) | 2004-09-02 | 2009-04-09 | Nxp B.V. | Verfahren zur herstellung einer halbleitervorrichtung |
| WO2006070310A1 (en) * | 2004-12-28 | 2006-07-06 | Koninklijke Philips Electronics N.V. | Method for the manufacture of a semiconductor device and a semiconductor device obtained through it |
| US7709313B2 (en) * | 2005-07-19 | 2010-05-04 | International Business Machines Corporation | High performance capacitors in planar back gates CMOS |
| US7365399B2 (en) * | 2006-01-17 | 2008-04-29 | International Business Machines Corporation | Structure and method to form semiconductor-on-pores (SOP) for high device performance and low manufacturing cost |
| US7563681B2 (en) * | 2006-01-27 | 2009-07-21 | Freescale Semiconductor, Inc. | Double-gated non-volatile memory and methods for forming thereof |
| US7777268B2 (en) * | 2006-10-10 | 2010-08-17 | Schiltron Corp. | Dual-gate device |
| FR2932609B1 (fr) * | 2008-06-11 | 2010-12-24 | Commissariat Energie Atomique | Transistor soi avec plan de masse et grille auto-alignes et oxyde enterre d'epaisseur variable |
| US8481375B2 (en) * | 2009-02-05 | 2013-07-09 | Sharp Kabushiki Kaisha | Semiconductor device and method for producing the same |
| US7939395B2 (en) * | 2009-05-14 | 2011-05-10 | International Business Machines Corporation | High-voltage SOI MOS device structure and method of fabrication |
| US8124427B2 (en) * | 2009-10-22 | 2012-02-28 | International Business Machines Corporation | Method of creating an extremely thin semiconductor-on-insulator (ETSOI) layer having a uniform thickness |
| US8110483B2 (en) | 2009-10-22 | 2012-02-07 | International Business Machines Corporation | Forming an extremely thin semiconductor-on-insulator (ETSOI) layer |
| US9018024B2 (en) * | 2009-10-22 | 2015-04-28 | International Business Machines Corporation | Creating extremely thin semiconductor-on-insulator (ETSOI) having substantially uniform thickness |
| US8395156B2 (en) * | 2009-11-24 | 2013-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| WO2011068028A1 (en) | 2009-12-04 | 2011-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element, semiconductor device, and method for manufacturing the same |
| US9076873B2 (en) | 2011-01-07 | 2015-07-07 | International Business Machines Corporation | Graphene devices with local dual gates |
| US9389199B2 (en) | 2013-03-14 | 2016-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside sensing bioFET with enhanced performance |
| US20140264468A1 (en) | 2013-03-14 | 2014-09-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Biofet with increased sensing area |
| JP6376788B2 (ja) | 2013-03-26 | 2018-08-22 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US9281198B2 (en) | 2013-05-23 | 2016-03-08 | GlobalFoundries, Inc. | Method of fabricating a semiconductor device including embedded crystalline back-gate bias planes |
| US9515181B2 (en) * | 2014-08-06 | 2016-12-06 | Qualcomm Incorporated | Semiconductor device with self-aligned back side features |
| CN104779292B (zh) * | 2015-03-23 | 2018-01-09 | 华为技术有限公司 | 隧穿场效应晶体管及其制作方法 |
| US9466729B1 (en) * | 2015-05-08 | 2016-10-11 | Qualcomm Incorporated | Etch stop region based fabrication of bonded semiconductor structures |
| US9768109B2 (en) | 2015-09-22 | 2017-09-19 | Qualcomm Incorporated | Integrated circuits (ICS) on a glass substrate |
| JP6851166B2 (ja) | 2015-10-12 | 2021-03-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9786546B1 (en) | 2016-04-06 | 2017-10-10 | International Business Machines Corporation | Bulk to silicon on insulator device |
| US9780210B1 (en) * | 2016-08-11 | 2017-10-03 | Qualcomm Incorporated | Backside semiconductor growth |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0620056B2 (ja) * | 1987-10-15 | 1994-03-16 | 三洋電機株式会社 | ＣａＦ▲下２▼膜成長方法 |
| JPH02162740A (ja) * | 1988-12-16 | 1990-06-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH04307972A (ja) | 1991-04-05 | 1992-10-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH05308050A (ja) | 1992-05-01 | 1993-11-19 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH0621456A (ja) | 1992-06-30 | 1994-01-28 | Hitachi Ltd | 半導体装置とその製造方法 |
| JPH07335893A (ja) | 1994-06-09 | 1995-12-22 | Toshiba Corp | 半導体装置 |
| JPH10326884A (ja) | 1997-03-26 | 1998-12-08 | Canon Inc | 半導体基板及びその作製方法とその複合部材 |
| US6071795A (en) * | 1998-01-23 | 2000-06-06 | The Regents Of The University Of California | Separation of thin films from transparent substrates by selective optical processing |
| JP2000277403A (ja) | 1999-03-26 | 2000-10-06 | Canon Inc | 半導体基体の作製方法 |
| JP3312691B2 (ja) | 1999-04-19 | 2002-08-12 | セイコーインスツルメンツ株式会社 | 半導体装置 |
| US6580132B1 (en) * | 2002-04-10 | 2003-06-17 | International Business Machines Corporation | Damascene double-gate FET |
-
2002
- 2002-04-18 JP JP2002116388A patent/JP3764401B2/ja not_active Expired - Fee Related
- 2002-05-29 US US10/155,998 patent/US6855969B2/en not_active Expired - Fee Related
-
2005
- 2005-01-04 US US11/028,060 patent/US7087475B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7087475B2 (en) | 2006-08-08 |
| US20040222471A1 (en) | 2004-11-11 |
| US6855969B2 (en) | 2005-02-15 |
| US20050158933A1 (en) | 2005-07-21 |
| JP2003309267A (ja) | 2003-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3764401B2 (ja) | 半導体装置の製造方法 | |
| TWI395295B (zh) | 積體電路及其製造方法 | |
| US7449733B2 (en) | Semiconductor device and method of fabricating the same | |
| KR100290505B1 (ko) | Soi기판을사용한전계효과트랜지스터의제조방법 | |
| US7312126B2 (en) | Process for producing a layer arrangement, and layer arrangement for use as a dual gate field-effect transistor | |
| JP2011528863A (ja) | トレンチ分離を備えたフィン型半導体デバイスを形成する方法 | |
| JP2001144175A (ja) | 半導体装置及びその製造方法 | |
| JP2004207705A (ja) | 二重ゲート型電界効果トランジスタおよびその製造方法 | |
| US8048759B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20060272574A1 (en) | Methods for manufacturing integrated circuits | |
| JP4175650B2 (ja) | 半導体装置の製造方法 | |
| JP4902362B2 (ja) | 半導体装置の製造方法 | |
| JP2008244229A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3972486B2 (ja) | 半導体装置の製造方法 | |
| JP2004128123A (ja) | 半導体装置およびその製造方法 | |
| US7425495B2 (en) | Method of manufacturing semiconductor substrate and semiconductor device | |
| JP2004273590A (ja) | 半導体装置及びその製造方法 | |
| JP3855638B2 (ja) | 半導体装置の製造方法 | |
| JP2000031489A (ja) | 半導体装置の製造方法 | |
| JP4170612B2 (ja) | 半導体装置およびその製造方法 | |
| KR20090073032A (ko) | 반도체 장치의 제조 방법 | |
| JPH10242264A (ja) | 半導体装置の製造方法 | |
| JPH0897276A (ja) | 半導体装置の製造方法 | |
| TW513755B (en) | Manufacture method of semiconductor device with self-aligned inter-well isolation | |
| JP2009176856A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100127 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110127 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120127 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |