JP3763526B2 - マイクロデバイス及びその製造方法 - Google Patents
マイクロデバイス及びその製造方法 Download PDFInfo
- Publication number
- JP3763526B2 JP3763526B2 JP2002102695A JP2002102695A JP3763526B2 JP 3763526 B2 JP3763526 B2 JP 3763526B2 JP 2002102695 A JP2002102695 A JP 2002102695A JP 2002102695 A JP2002102695 A JP 2002102695A JP 3763526 B2 JP3763526 B2 JP 3763526B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- coil
- conductor
- inorganic insulating
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000010409 thin film Substances 0.000 claims description 350
- 239000010408 film Substances 0.000 claims description 207
- 239000004020 conductor Substances 0.000 claims description 205
- 230000005291 magnetic effect Effects 0.000 claims description 151
- 238000000034 method Methods 0.000 claims description 41
- 238000004804 winding Methods 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 111
- 238000010586 diagram Methods 0.000 description 57
- 238000007747 plating Methods 0.000 description 31
- 238000005229 chemical vapour deposition Methods 0.000 description 25
- 238000004544 sputter deposition Methods 0.000 description 25
- 229910004298 SiO 2 Inorganic materials 0.000 description 19
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 238000001020 plasma etching Methods 0.000 description 12
- 239000010949 copper Substances 0.000 description 11
- 238000003780 insertion Methods 0.000 description 11
- 230000037431 insertion Effects 0.000 description 11
- 238000003801 milling Methods 0.000 description 11
- 238000001312 dry etching Methods 0.000 description 10
- 239000011241 protective layer Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 229920000122 acrylonitrile butadiene styrene Polymers 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000007769 metal material Substances 0.000 description 7
- 238000004380 ashing Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910003321 CoFe Inorganic materials 0.000 description 5
- 229910015140 FeN Inorganic materials 0.000 description 5
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000010292 electrical insulation Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 239000000696 magnetic material Substances 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005294 ferromagnetic effect Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910019233 CoFeNi Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000889 permalloy Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
- G11B5/3109—Details
- G11B5/313—Disposition of layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
- G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
- G11B5/3909—Arrangements using a magnetic tunnel junction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
- G11B5/3967—Composite structural arrangements of transducers, e.g. inductive write and magnetoresistive read
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B2005/3996—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects large or giant magnetoresistive effects [GMR], e.g. as generated in spin-valve [SV] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/17—Construction or disposition of windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/042—Printed circuit coils by thin film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Magnetic Heads (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【発明の属する技術分野】
本発明は、マイクロデバイス及びその製造方法に関する。本発明において、マイクロデバイスとは、薄膜磁気ヘッド、薄膜インダクタ、半導体デバイス、薄膜センサ、薄膜アクチュエータまたはこれらを組み込んだ装置を含む。
【0002】
【従来の技術】
この種のマイクロデバイスとして、薄膜磁気ヘッドを例にとると、その内部に備えられる書き込み素子は、空気ベアリング面(以下ABSと称する)の側(前方部と称する)において、第1の磁性層の磁極端及び第2の磁性層の磁極端を、ギャップ層を介して対向させ、ABSとは反対側の後方部において、第1の磁性層及び第2の磁性層を磁気結合させ、バックギャップを構成する。バックギャップの周りには、第1の磁性層及び第2の磁性層の膜面に対して平行で、かつ、ABSに対してほぼ直交する平面に、バックギャップを周回する平面状の薄膜コイルが配置されている。
【0003】
この一般的な平面状薄膜コイルを用いた場合、コイル長が長くならざるを得ない。このため、インピーダンス値の低減、及び、高周波特性の改善に限界を生じる。
【0004】
また、従来は、特公昭56−36706号に代表されるフレームメッキ法によって薄膜コイルを形成し、フレームメッキ処理の後にレジストフレームを除去し、除去されたレジストフレームの底部幅を、隣接コイルターン間の間隔として、そのまま利用していた。このため、コイル周回密度、磁気効率の改善、及び、より一層の小型化等に限界を生じていた。
【0005】
特開2001−93113号公報は、平面状のコイル構造から、コイル周回軸を90度変更した垂直周回構造とし、磁路長の縮小と、渦電流損失の低減とを可能とし、高周波特性を向上させた薄膜磁気ヘッドを開示している。
【0006】
しかし、この公知文献に記載された技術の場合も、メッキ処理の後に除去されるレジストフレームの底部幅を、隣接コイルターン間の間隔として、そのまま利用していたので、コイル周回密度、磁気効率の改善、及び、小型化等に限界があった。
【0007】
【発明が解決しようとする課題】
本発明の課題は、配線密度を高め、素子密度を向上し得るマイクロデバイス、特に、半導体デバイスを提供することである。
【0008】
本発明のもう一つの課題は、必要な起磁力を確保した上で、コイル長を短縮し、インピーダンス値を低減させ、高周波特性を改善したマイクロデバイス、特に、薄膜磁気ヘッド及び薄膜インダクタを提供することである。
【0009】
本発明の更にもう一つの課題は、コイル周回密度を高め、磁気効率を改善し得るマイクロデバイス、特に、薄膜インダクタまたは薄膜磁気ヘッドを提供することである。
【0010】
【課題を解決するための手段】
上述した課題を解決するため、本発明に係るマイクロデバイスは、薄膜配線を含む。前記薄膜配線は、支持体表面に複数の薄膜導体を所定の間隔を隔てて整列することにより、構成されている。
【0011】
前記薄膜配線において、順次隣接する3本の薄膜導体の中間に位置する薄膜導体は、その両側に位置する2本の薄膜導体間の間隔内にギャップを隔てて挿入されている。
【0012】
前記ギャップのギャップ幅αは、各薄膜導体の幅βよりも小さく、無機絶縁膜の膜厚によって画定されている。
【0013】
本発明では、このマイクロデバイスにおいて、順次に隣接する3つの薄膜導体の中間に位置する薄膜導体を、その両側に位置する薄膜導体間に生じる間隔内に、ギャップを隔てて挿入する。
【0014】
この構成によれば、順次に隣接する3つの薄膜導体を抽出し、その中間の薄膜導体の両側に位置する2つの薄膜導体間の間隔を考えたとき、この間隔を、従来、レジストフレームの底部幅として残っていた隣接薄膜導体間の間隔に対応させることができる。本発明の場合、この間隔内に中間の薄膜導体があるので、従来、レジストフレームの底部幅として残っていた隣接薄膜導体間の間隔内に、もう一つの薄膜導体をインサートしたインサーション薄膜配線構造が実現される。このインサーション薄膜配線構造の実現により、薄膜配線密度を、著しく向上させる高め、磁気効率を改善し得る。
【0015】
マイクロデバイスの巻き進む方向で見たギャップ幅αは、同方向で見た各薄膜導体の薄膜導体幅βよりも小さくなっていて、その寸法は、ギャップ内の無機絶縁膜の膜厚によって画定されている。無機絶縁膜は、スパッタまたはCVD(ケミカル.ベーパ.デポジッション)等によって形成し得る。したがって、これらの薄膜形成技術の限界まで、ギャップ幅αを微細化し、薄膜配線密度を高めることができる。
【0016】
好ましくは、ギャップ幅αは、0.01〜0.05μmの範囲に設定する。このようなギャップ幅αを持つ無機絶縁膜は、スパッタまたはCVDで、確実に形成し得る。また、この範囲であれば、必要な電気絶縁を確保し得る。
【0017】
好ましくは、ギャップ幅α、及び、各薄膜導体幅βは、
(1/300)≦α/β≦(1/5)
を満たす。
【0018】
上記条件式において、ギャップ幅αを、0.01〜0.05μmの範囲に設定した場合、薄膜導体幅βは0.25〜3μmの範囲になる。薄膜導体幅βが、このような範囲にあれば、本発明の主要な適用例である半導体デバイス、薄膜インダクタ、薄膜磁気ヘッド、薄膜センサ、薄膜アクチュエータまたはこれらを組み込んだ装置としては、十分である。
【0019】
半導体デバイスへの適用においては、上述した薄膜配線構造が適用される。これにより、配線密度を高め、素子密度を改善した半導体デバイスを得ることができる。
【0020】
薄膜インダクタへの適用において、薄膜配線は、薄膜コイルである。前記薄膜コイルは、1つの軸の周りに周回し、前記軸の方向に巻き進む。
【0021】
マイクロデバイスの定義によれば、前記薄膜コイルにおいて、順次に隣接する3つのコイルターン(薄膜導体)の中間に位置するコイルターンは、その両側に位置する2つのコイルターン間の間隔内に、前記2つのコイルターンとの間にギャップを隔てて挿入される。前記ギャップは、前記軸の方向で見たギャップ幅αが、同方向で見た各コイルターンのコイル幅βよりも小さく、無機絶縁膜の膜厚によって画定される。
【0022】
上述したように、本発明に係る薄膜インダクタにおいて、薄膜コイルは、1つの軸の周りに周回し、軸の方向に巻き進む巻き姿態を有している。この巻き姿態は、平面状のコイル構造から、コイル周回軸を90度変更した垂直周回構造である。従って、垂直周回構造による利点が得られる。
【0023】
本発明では、この薄膜コイルにおいて、順次に隣接する3つのコイルターンの中間に位置するコイルターンを、その両側に位置するコイルターン間に生じる間隔内に、ギャップを隔てて挿入してある。
【0024】
この構成によれば、順次に隣接する3つのコイルターンを抽出し、その中間のコイルターンの両側に位置する2つのコイルターン間の間隔を考えたとき、この間隔を、従来、レジストフレームの底部幅として残っていた隣接コイルターン間の間隔に対応させることができる。本発明の場合、この間隔内に中間のコイルがあるので、従来、レジストフレームの底部幅として残っていた隣接コイルターン間の間隔内に、もう一つのコイルターンをインサートしたインサーションコイル構造が実現される。このため、従来と同じ起磁力を確保した上で、コイル長を短縮し、インピーダンス値を低減させ、高周波特性を改善することができる。
【0025】
また、インサーションコイル構造の実現により、コイル周回密度を高め、磁気効率を改善し得る。
【0026】
薄膜コイルの巻き進む方向で見たギャップ幅αは、同方向で見た各コイルターンのコイル幅βよりも小さくなっていて、その寸法は、ギャップ内の無機絶縁膜の膜厚によって画定されている。無機絶縁膜は、前述したように、スパッタまたはCVD(ケミカル.ベーパ.デポジッション)等によって形成し得る。したがって、これらの薄膜形成技術の限界まで、ギャップ幅αを微細化し、コイル周回密度を高めることができる。
【0027】
薄膜インダクタの場合は、薄膜コイルがそのままインダクタンスを生じる線路として用いられる。薄膜インダクタは、薄膜コイルとともに、薄膜コアを有していてもよい。さらに、ギャップ幅αの寸法範囲、ギャップ幅αを画定する無機絶縁膜の形成方法、ギャップ幅αとコイル幅βとが満たすべき相対関係等は、薄膜配線構造を持つマイクロデバイスにおいて説明したところに従う。
【0028】
薄膜磁気ヘッドへの適用において、本発明は、書き込み素子の薄膜コイルに適用される。薄膜磁気ヘッドは読み取り素子を含んでいてもよい。前記読み取り素子は、巨大磁気抵抗効果素子を含むことができる。前記巨大磁気抵抗効果素子は、スピンバルブ膜または強磁性トンネル接合素子の何れかを含むことができる。
【0029】
本発明に係る薄膜磁気ヘッドは、勿論、磁気ヘッド装置及び磁気記録再生装置を実現するのに用いることができる。
【0030】
本発明は、更に、上述したマイクロデバイスの製造方法を開示する。本発明に係る製造方法では、まず、支持体の表面に複数の第1の薄膜導体を第1の間隔を隔てて整列して形成する。
【0031】
次に、前記第1の薄膜導体の表面、及び、前記第1の薄膜導体間に現れる前記支持体の表面を、ほぼ均一な膜厚で覆う第2の無機絶縁膜を形成する。
【0032】
次に、前記第1の薄膜導体間に、第2の薄膜導体を、嵌め込み状態で形成する。
【0033】
以上の工程を、基本として含むことにより、第1の薄膜導体間に、第2の薄膜導体をインサートしたインサーション構造を実現できる。なお、当然のことであるが、第2の薄膜導体が最外側になる場合は、当該最外側の第2の薄膜導体はインサーション構造とはならない。
【0034】
薄膜コイルを含むマイクロデバイスの場合は、この後、前記第1の薄膜導体の端部と、前記第2の薄膜導体の端部とを、一方向に巻き進む薄膜コイルが形成されるように接続する工程が付加される。薄膜コイルの形成に当たっては、無機絶縁膜の形成工程、平坦化工程及び薄膜導体の形成工程等が適宜実行される。
【0035】
本発明の他の目的、構成及び利点については、添付図面を参照して、更に詳しく説明する。図面は、単なる実施例を示すに過ぎない。
【0036】
【発明の実施の形態】
1.薄膜配線構造を持つマイクロデバイス
図1は本発明に係るマイクロデバイスの平面図、図2は図1の2−2線に沿った断面図である。図示実施例は、例えば、半導体デバイスにおける薄膜配線構造に適用し得るマイクロデバイスを示し、薄膜配線23と、無機絶縁膜251とを含む。
【0037】
薄膜配線23は、支持体の表面に複数の薄膜導体231、232を所定の間隔Aを隔てて、一方向Xに整列して構成されている。薄膜配線23の形状、数等は任意であり、図はその一例を示すにすぎない。支持体16は、少なくとも表面が、無機絶縁膜255によって構成される。無機絶縁膜255は、Al2O3、SiO2、AlNまたはDLC(ダイアモンド.ライク.カーボン)等によって構成される。
【0038】
図示実施例において、薄膜配線23の群の外側には、無機絶縁膜256が備えられている。無機絶縁膜256も、Al2O3、SiO2、AlNまたはDLC等によって構成される。但し、無機絶縁膜256は必須ではない。また、薄膜配線23の下側には、めっき電極膜として用いられた導体膜281が存在する。導体膜281は薄膜配線23がめっきによって形成されるものでなければ、省略される。
【0039】
薄膜配線23において、順次に隣接する3本の薄膜導体231、232及び231のうち、中間に位置する薄膜導体232は、その両側に位置する2本の薄膜導体231−231間の間隔Aの内部にギャップを隔てて挿入されている。
【0040】
ギャップのギャップ幅αは、各薄膜導体231、232の幅βよりも小さい。このギャップ幅αは無機絶縁膜251の膜厚によって画定されている。無機絶縁膜251は、Al2O3、SiO2、AlNまたはDLC等によって構成される。
【0041】
本発明の構成によれば、順次に隣接する3つの薄膜導体231、232、231を抽出し、その中間の薄膜導体232の両側に位置する2つの薄膜導体231−231間の間隔Aを考えたとき、この間隔Aを、従来、レジストフレームの底部幅として残っていた隣接薄膜導体231−231間の間隔に対応する。この間隔Aの内部に中間の薄膜導体232があるので、従来、レジストフレームの底部幅として残っていた隣接薄膜導体231−231間の間隔Aの内部に、もう一つの薄膜導体232をインサートしたインサーション薄膜配線構造が実現される。このインサーション薄膜配線構造を半導体デバイスへの適用した場合は、配線密度を高め、素子密度を改善し得る。
【0042】
ギャップ幅αは、各薄膜導体231、232の薄膜導体幅βよりも小さくなっていて、その寸法は、ギャップ内の無機絶縁膜251の膜厚によって画定されている。無機絶縁膜251は、スパッタまたはCVD(ケミカル.ベーパ.デポジッション)等によって形成し得る。したがって、これらの薄膜形成技術の限界まで、ギャップ幅αを微細化し、薄膜配線密度を高めることができる。
【0043】
好ましくは、ギャップ幅αは、0.01〜0.05μmの範囲に設定する。このようなギャップ幅αを持つ無機絶縁膜251は、スパッタまたはCVDで、確実に形成し得る。また、この範囲であれば、必要な電気絶縁を確保し得る。
【0044】
好ましくは、ギャップ幅α、及び、各薄膜導体幅βは、
(1/300)≦α/β≦(1/5)
を満たす。
【0045】
上記条件式において、ギャップ幅αを、0.01〜0.05μmの範囲に設定した場合、各薄膜導体231、232の薄膜導体幅βは0.25〜3μmの範囲になる。薄膜導体幅βが、このような範囲にあれば、本発明の主要な適用例である半導体デバイスとしては、十分である。
【0046】
2.薄膜配線構造を持つマイクロデバイスの製造方法
図3〜図21は図1、図2に示したマイクロデバイスの製造方法を説明する図である。まず、図3に示すように、一面が平面状の支持体16を準備し、この支持体16の表面に、図4に示すように、無機絶縁膜255を形成する。無機絶縁膜255は、スパッタまたはCVD等によって形成し得る。無機絶縁膜255は、Al2O3、SiO2、AlNまたはDLC等によって構成される。
【0047】
次に、図5に示すように、無機絶縁膜255の表面に、めっき電極膜となる導体膜281を形成する。導体膜281はスパッタまたはCVD等によって形成し得る。この導体膜281は、後でめっきされる薄膜配線と同じ材料であることが好ましい。
【0048】
次に、図6に示すように、導体膜281の表面に、フォトレジスト膜291を塗布する。フォトレジスト膜291は、周知の材料でよく、例えば、スピンコート等の手段によって形成できる。フォトレジスト膜291は、必要に応じて加熱する。
【0049】
次に、図7に示すように、フォトマスクMを用いて、フォトレジスト膜291を露光し、マスクパターンを潜像として、フォトレジスト膜291に転写する。フォトマスクMは、配線パターンに応じたマスクパターンを有する。フォトレジスト膜291は、潜像を転写した後、必要に応じて、加熱してもよい。
【0050】
次に、潜像の転写されたフォトレジスト膜291を、現像液で現像し、更に、水洗い、乾燥等の工程を経ることにより、図8に示すように、幅Aを持ち、間隔βを隔ててX方向に整列されたレジストフレーム292を形成する。
【0051】
次に、導体膜281をめっき電極膜としてフレームめっきを行い、図9に示すように、レジストフレーム間に、幅βの第1の薄膜導体231を成長させる。第1の薄膜導体231は、Cu、Au等のめっき膜として構成する。
【0052】
次に、レジストフレーム292を、有機溶剤を用いた溶解剥離またはアッシングによって除去し、図10に示すように、第1の薄膜導体231だけを残す。第1の薄膜導体231は幅βを持ち、隣接する第1の薄膜導体231は、互いに間隔Aを隔てて設けられる。
【0053】
次に、第1の薄膜導体231をマスクとして、第1の薄膜導体231の間の導体膜281を、RIEもしくはミリング等のドライエッチング、または、ウエットエッチングにより除去する。これにより、図11に示すように、第1の薄膜導体231の間に無機絶縁膜255が、再び露出するようになる。
【0054】
次に、図12に示すように、第1の薄膜導体231の表面、及び、無機絶縁膜255の表面を、ほぼ均一な膜厚で覆うように、無機絶縁膜251を形成する。無機絶縁膜251は、スパッタまたはCVD等によって形成し得る。無機絶縁膜251は、Al2O3、SiO2、AlNまたはDLC等によって構成される。図示では、無機絶縁膜251は膜厚αを有し、隣接する第1の薄膜導体231−231間において、無機絶縁膜251の表面で見た間隔はβとなっている。膜厚αと間隔βは、図示実施例の場合、間隔Aに対して、2α+β=Aとなっている。
【0055】
次に、図13に示すように、無機絶縁膜251の表面に、スパッタまたはCVD等の手段により、めっき電極膜となる導体膜282を形成する。この導体膜282は後でめっきされる薄膜配線と同じ材料であることが好ましい。
【0056】
次に、図14に示すように、導体膜282の表面に、フォトレジスト膜293を塗布する。フォトレジスト膜293は、周知の材料でよく、例えば、スピンコート等の手段によって形成できる。フォトレジスト膜293は、必要に応じて加熱する。
【0057】
次に、図15に示すように、フォトマスクMを用いて、フォトレジスト膜293を露光し、マスクパターンを潜像として、フォトレジスト膜293に転写する。フォトマスクMは、第1の薄膜導体231の群の全体をカバーするようなマスクパターンを有する。フォトレジスト膜293は、潜像を転写した後、必要に応じて、加熱してもよい。
【0058】
次に、潜像の転写されたフォトレジスト膜293を、現像液で現像し、更に、水洗い、乾燥等の工程を経ることにより、図16に示すように、第1の薄膜導体231の群の全体をカバーするようなパターンを有するレジストフレーム294が形成される。
【0059】
次に、導体膜282をめっき電極膜としてフレームめっきを行い、図17に示すように、第2の薄膜導体232を成長させる。第2の薄膜導体232は、Cu、Au等のめっき膜として構成する。第2の薄膜導体232は、第1の薄膜導体231の間を埋めるように、嵌め込み状態で成膜される。
【0060】
次に、レジストフレーム294を、有機溶剤を用いた溶解剥離またはアッシングによって除去し、図18に示すように、第2の薄膜導体232を残す。
【0061】
次に、第2の薄膜導体232の外側に残っていた導体膜282を、第2の薄膜導体232をマスクとして、RIEもしくはミリング等のドライエッチング、または、ウエットエッチングにより除去する。これにより、図19に示すように、無機絶縁膜251が、再び露出するようになる。
【0062】
次に、図20に示すように、平坦化に供される無機絶縁膜256を形成する。無機絶縁膜256は、Al2O3、SiO2等によって構成される。無機絶縁膜256はスパッタまたはCVD等のドライ薄膜形成法によって形成することができる。
【0063】
次に、無機絶縁膜256を、CMPなどにより平坦化する。これにより、第1の導体薄膜231を覆う無機絶縁膜251を、第1の導体薄膜231の表面から除去し、第1の薄膜導体231と第2の薄膜導体232とを、無機絶縁膜251によって分離し、第2の薄膜導体232を、その両側の第1の薄膜導体231−231の間に嵌め込んだインサーション薄膜配線構造が得られる(図1、図2参照)。なお、実施例の場合、第2の薄膜導体232が最外側に位置しており、この最外側の第2の薄膜導体232に関しては、当然のことであるが、インサーション構造とはならない。
【0064】
図22〜図25は、薄膜配線構造を持つマイクロデバイスの製造方法の別の例におけるその一部の工程を示す図である。図22は図4〜図9の工程を実行した後の状態を示す図で、図10に対応する。この後、図23に示すように、第1の薄膜導体231をマスクとして、第1の薄膜導体231の間の導体膜281、及び、無機絶縁膜255を、RIEもしくはミリング等のドライエッチング、または、ウエットエッチングにより除去する。これにより、図23に示すように、第1の薄膜導体231の間に支持体16の表面が露出するようになる。
【0065】
次に、図24に示すように、第1の薄膜導体231の表面、及び、支持体16の表面を、ほぼ均一な膜厚で覆うように、無機絶縁膜251を、スパッタまたはCVD等によって形成する。
【0066】
次に、図25に示すように、無機絶縁膜251の表面に、スパッタまたはCVD等の手段により、めっき電極膜となる導体膜282を形成する。
【0067】
この後、図14〜図21に示す工程を実行することにより、図1、図2に示したマイクロデバイスが得られる。
【0068】
図22〜図25に示す工程を経る場合、第1の薄膜導体231と第2の薄膜導体232(図1、図2参照)との膜厚がほぼ等しくなる。
【0069】
3.薄膜インダクタとしてのマイクロデバイス
図26は本発明に係るマイクロデバイスの平面図、図27は図26の23−23線に沿った断面図、図28は図26の24−24線に沿った断面である。図示実施例は薄膜インダクタとして具体化されたマイクロデバイスを示し、薄膜コイル23と、無機絶縁膜251とを含む。
【0070】
薄膜コイル23は、1つの軸Xの周りに周回し、軸Xの方向に巻き進む巻き姿態を有している。薄膜コイル23は、Cu(銅)などの導電金属材料によって構成される。薄膜コイル23は、フレームメッキ法等によって形成される。薄膜コイル23のコイル端末は、端子T1、T2となっている。端子T1、T2の下側には絶縁膜252(図27参照)が存在する。薄膜コイル23は、任意数のコイルターンを持っている。本発明において、コイルターンはコイル膜と同義である。
【0071】
また、実施例に示す薄膜コイル23は、軸Xの方向と直交する方向の両端において、3層の薄膜導体を積層(図28参照)し、高さを調整してある。両端における薄膜導体の積層数は、要求される高さに合わせて選定される。
【0072】
無機絶縁膜251は、隣接コイルターン間のギャップ幅αを埋める。無機絶縁膜251は、Al2O3、SiO2、AlNまたはDLC(ダイアモンド.ライク.カーボン)等によって構成される。無機絶縁膜251は、スパッタまたはCVD等のドライ薄膜形成法によって形成することができる。
【0073】
薄膜コイル23において、順次に隣接する3つのコイルターンの中間に位置するコイルターンは、その両側に位置するコイルターン間に生じる間隔Aの内部に、ギャップ幅αを隔てて挿入されている。ギャップ幅αは、各コイルターンのコイル幅βよりも小さく、その内部に存在する無機絶縁膜251によって画定されている。
【0074】
図26〜図28に示したマイクロデバイス、即ち、薄膜インダクタにおいて、薄膜コイル23は、1つの軸Xの周りに周回し、軸Xの方向に巻き進む巻き姿態を有している。この巻き姿態は、平面状のコイル構造から、コイル周回軸を90度変更した垂直周回構造である。従って、垂直周回構造による利点が得られる。
【0075】
また、順次に隣接する3つのコイルターンを抽出し、その中間のコイルターンの両側に位置する2つのコイルターン間の間隔Aを考えたとき、この間隔Aを、従来、レジストフレームの底部幅として残っていた隣接コイルターン間の間隔に対応させることができる。本発明の場合、この間隔Aの内部に中間のコイルがあるので、従来、レジストフレームの底部幅として残っていた隣接コイルターン間の間隔Aの内部に、もう一つのコイルターンをインサートしたインサーションコイル構造が実現される。
【0076】
このため、従来と同じ起磁力を確保した上で、コイル長を短縮し、インピーダンス値を低減させ、高周波特性を改善することができる。
【0077】
ギャップは、軸Xの方向で見たギャップ幅αが、同方向で見た各コイルターンのコイル幅βよりも小さい。このギャップ幅αは、その内部の無機絶縁膜251の膜厚によって画定されている。無機絶縁膜251は、スパッタまたはCVD等によって形成し得る。したがって、これらの薄膜形成技術の限界まで、ギャップ幅αを微細化し、コイル周回密度を高めることができる。
【0078】
好ましくは、ギャップ幅αは、0.01〜0.05μmの範囲に設定する。このようなギャップ幅αを持つ無機絶縁膜251は、スパッタまたはCVDで、確実に形成し得る。また、この範囲であれば、薄膜インダクタへの適用において、必要な電気絶縁を確保し得る。
【0079】
好ましくは、隣接コイルターン間のギャップ幅α、及び、各コイルターンのコイル幅βは、
(1/300)≦α/β≦(1/5)
を満たす。
【0080】
上記条件式において、ギャップ幅αを、0.01〜0.05μmの範囲に設定した場合、各コイルターンのコイル幅βは0.25〜3μmの範囲になる。各コイルターンのコイル幅βが、このような範囲にあれば、本発明の主要な適用例である薄膜インダクタとしては、十分である。
【0081】
図26〜図28に示す実施例では、更に、第1の磁性層21及び第2の磁性層22を含んでいる。第1の磁性層21は、支持体を構成する絶縁層16によって支持され、薄膜コイル23の外部に配置されている。絶縁層16は、無機絶縁材料、例えば、Al2O3、SiO2、AlNまたはDLC等によって構成される。
【0082】
図示実施例において、第1の磁性層21は、一面が平面状であって、絶縁層16の一面上に、薄膜コイル23の占有面積よりも広く拡がっている。第2の磁性層22は、薄膜コイル23の内部を、軸Xの方向に貫通している。
【0083】
第1及び第2の磁性層21、22は、例えば、NiFe、CoFe、FeNまたはFeZrN等の磁性材料を用いて構成することができる。第1及び第2の磁性層21、22のそれぞれは単層構造であってもよいし、多層構造であってもよい。第1及び第2の磁性層21、22の各膜厚は、例えば、0.5〜3μmの範囲に設定される。このような第1及び第2の磁性層21、22はフレームメッキ法によって形成できる。
【0084】
第1及び第2の磁性層21、22は、薄膜コイル23の外部において、互いに磁気的に結合されている。これにより、第1及び第2の磁性層21、22による閉磁路が形成される。即ち、第1及び第2の磁性層21、22は閉磁路の薄膜コアを構成する。
【0085】
更に、図示実施例では、薄膜コイル23は、無機絶縁膜252を介して、第1の磁性層21及び第2の磁性層22と隣接する。無機絶縁膜252の材料組成、形成方法及び膜厚等は、隣接コイルターン間のギャップ幅αを埋める無機絶縁膜251と同じであるので、説明は省略する。
【0086】
図示実施例と異なって、第1及び第2の磁性層21、22は、これを省略することもできる。この場合には、空心タイプの薄膜インダクタとなる。
【0087】
更に、図26〜図28は、単一の薄膜コイル23を示しているだけであるが、複数の薄膜コイル23の組み合わせであってもよい。複数の薄膜コイル23を有する場合は、個々に独立させてもよいし、直列もしくは並列または直並列等、任意の接続構造を採用することができる。更に、薄膜インダクタは、それ自体として、完結した電子部品の形態であってもよいし、集積回路等において、その一部を構成する要素であってもよい。
【0088】
4.薄膜磁気ヘッドとしてのマイクロデバイス
図29は薄膜磁気ヘッドの斜視図、図30は図29に示した薄膜磁気ヘッドのコイル構造を示す平面図、図31は図30の27−27線に沿った断面図、図32は図30の32−32線に沿った断面図である。図示された薄膜磁気ヘッドは、スライダ1と、書き込み素子2と、読み取り素子3とを含む。
【0089】
スライダ1は、媒体対向面側にレール11、12を有し、レールの表面が空気ベアリング面(以下ABSと称する)13、14として利用される。レール11、12は2本に限らない。1〜3本のレールを有することがあり、レールを持たない平面となることもある。また、浮上特性改善等のために、媒体対向面に種々の幾何学的形状が付されることもある。何れのタイプのスライダ1であっても、本発明の適用が可能である。また、スライダ1は、レールの表面に、例えば3〜8nm程度の層厚を有するDLC等の保護層を備えることもあり、このような場合は保護層の表面がABS13、14となる。スライダ1は、Al2O3-TiC等でなる基体15の表面に、Al2O3、SiO2等の絶縁層16を設けたセラミック構造体である。
【0090】
書き込み素子2は誘導型磁気変換素子であり、読み取り素子3はMR素子である。書き込み素子2及び読み取り素子3は、空気の流れ方向F1で見て、レール11、12の一方または両者の空気流出端(トレーリング.エッジ)TRの側に備えられている。書き込み素子2及び読み取り素子3は、スライダ1に備えられ、電磁変換のための端部がABS13、14と近接した位置にある。空気流出端TRの側にある側面には、書き込み素子2に接続された取り出し電極27、28及び読み取り素子3に接続された取り出し電極29、30がそれぞれ設けられている。
【0091】
書き込み素子2は、読み取り素子3に対する第2のシールド層を兼ねている第1の磁性層21、第2の磁性層22、薄膜コイル23、アルミナ等でなるギャップ層24、無機絶縁膜251、252及び保護層26などを有している。第2のシールド層は、第1の磁性層21から独立して備えられていてもよい。
【0092】
薄膜コイル23は、1つの軸Xの周りに周回し、軸Xの方向に巻き進む巻き姿態を有している。薄膜コイル23は、Cu(銅)などの導電金属材料によって構成される。薄膜コイル23はフレームメッキ法等によって形成される。薄膜コイル23のコイル端末は、端子T1、T2となっている。端子T1、T2はそれぞれ、取り出し電極27、28に接続される。薄膜コイル23は、任意数のコイルターンを持っている。
【0093】
薄膜コイル23において、順次に隣接する3つのコイルターンの中間に位置するコイルターンは、その両側に位置するコイルターン間に生じる間隔Aの内部に、ギャップ幅αを隔てて挿入されている。ギャップ幅αは、無機絶縁膜251の膜厚によって画定されている。
【0094】
無機絶縁膜251は、隣接コイルターン間のギャップ幅αを埋める。無機絶縁膜251は、Al2O3、SiO2、AlNまたはDLC等によって構成される。無機絶縁膜251はスパッタまたはCVD等のドライ薄膜形成法によって形成することができる。
【0095】
図29〜図32に示したマイクロデバイス、即ち、薄膜磁気ヘッドにおいて、薄膜コイル23は、1つの軸Xの周りに周回し、軸Xの方向に巻き進む巻き姿態を有している。この巻き姿態は、平面状のコイル構造から、コイル周回軸を90度変更した垂直周回構造である。従って、垂直周回構造による利点が得られる。
【0096】
また、順次に隣接する3つのコイルターンを抽出し、その中間のコイルターンの両側に位置する2つのコイルターン間の間隔Aを考えたとき、この間隔Aを、従来、レジストフレームの底部幅として残っていた隣接コイルターン間の間隔に対応させることができる。本発明の場合、この間隔Aの内部に中間のコイルがあるので、従来、レジストフレームの底部幅として残っていた隣接コイルターン間の間隔Aの内部に、もう一つのコイルターンをインサートしたインサーションコイル構造が実現される。
【0097】
このため、従来と同じ起磁力を確保した上で、コイル長を短縮し、インピーダンス値を低減させ、高周波特性を改善することができる。
【0098】
ギャップ幅αは、無機絶縁膜251の膜厚によって画定されている。無機絶縁膜251は、スパッタまたはCVD等によって形成し得る。したがって、これらの薄膜形成技術の限界まで、ギャップ幅αを微細化し、コイル周回密度を高めることができる。
【0099】
薄膜磁気ヘッドへの適用においても、ギャップ幅αは、好ましくは、0.01〜0.05μmの範囲に設定する。このようなギャップ幅αを画定するための無機絶縁膜251は、スパッタまたはCVDで、確実に形成し得る。また、この範囲であれば、薄膜磁気ヘッドへの適用において、必要な電気絶縁を確保し得る。
【0100】
好ましくは、隣接コイルターン間のギャップ幅α、及び、各コイルターンのコイル幅βは、
(1/300)≦α/β≦(1/5)
を満たす。コイル幅βは、軸Xの方向で見た厚み寸法である。
【0101】
上記条件式において、ギャップ幅αを、0.01〜0.05μmの範囲に設定した場合、各コイルターンのコイル幅βは0.25〜3μmの範囲になる。各コイルターンのコイル幅βが、このような範囲にあれば、薄膜磁気ヘッドとしては、十分である。
【0102】
第1の磁性層21は、絶縁層33、32によって支持され、薄膜コイル23の外部に配置されている。絶縁層33、32はAl2O3、SiO2、AlNまたはDLC等によって構成される。第2の磁性層22は、薄膜コイル23の内部を、軸Xの方向に貫通している。
【0103】
第1及び第2の磁性層21、22は、例えば、NiFe、CoFe、FeNまたはFeZrN等の磁性材料を用いて構成することができる。第1及び第2の磁性層21、22のそれぞれは単層構造であってもよいし、多層構造であってもよい。第1及び第2の磁性層21、22の多層化は、例えば、特性改善を目的として行われることがある。ポール端の構造に関しても、トラック幅の狭小化、記録能力の向上等の観点から、種々の改良、及び、提案がなされている。第1及び第2の磁性層21、22の各膜厚は、例えば、0.5〜3μmの範囲に設定される。このような第1及び第2の磁性層21、22はフレームメッキ法によって形成できる。
【0104】
第1の磁性層21及び第2の磁性層22の先端部は、微小厚みのギャップ層24を隔てて対向するポール端となっており、ポール端において書き込みを行なう。本発明においては、これまで提案された何れのポール構造も採用できる。ギャップ層24は、非磁性金属層またはアルミナ等の無機絶縁層によって構成される。
【0105】
第2の磁性層22は、更に、第1の磁性層21との間にインナーギャップを保って、ABS13、14の後方に延び、後方結合部において第2の磁性層22に結合されている。これにより、第1の磁性層21、第2の磁性層22及びギャップ層24を巡る薄膜磁気回路が完結する。
【0106】
更に、図示実施例では、薄膜コイル23は、無機絶縁膜252を介して、第1の磁性層21及び第2の磁性層22と隣接する。無機絶縁膜252の材料組成、形成方法及び膜厚等は、隣接コイルターン間のギャップ幅αを埋める無機絶縁膜251と同じであるので、説明は省略する。
【0107】
保護層26は、書き込み素子2の全体を覆っている。保護層26は、Al2O3またはSiO2等の無機絶縁材料で構成されている。
【0108】
読み取り素子3の付近には、第1のシールド層31と、絶縁層32と、絶縁層33と、第1の磁性層21として兼用される第2のシールド層21とが備えられている。第1のシールド層31は、パーマロイ等によって構成される。読み取り素子3は、第1のシールド層31及び第2のシールド層21の間に配置されている。読み取り素子3は、端面がABS13、14に臨んでいる。
【0109】
読み取り素子3は、巨大磁気抵抗効果素子(GMR素子)を含む。GMR素子は、スピンバルブ膜または強磁性トンネル接合素子の何れかによって構成することができる。
【0110】
5.薄膜磁気ヘッドの製造方法
図33〜図99は図29〜図32に示した薄膜磁気ヘッドの製造方法を説明する図である。図26〜図28に示した薄膜インダクタも、この製造方法に準じて製造し得る。
【0111】
図33〜図99に示す薄膜磁気ヘッドの製造方法は、全て、図33に示すウエハ100の上で実行される。ウエハ100の一面上には、読み取り素子製造プロセスを完了した薄膜磁気ヘッド要素Q11〜Qnmが整列されているものとし、薄膜磁気ヘッド要素Q11〜Qnmから選択された1つを抽出して、その製造方法を説明する。
【0112】
まず、図34、図35に示すように、読み取り素子3を埋設した絶縁層32、33の表面に第1の磁性層21を形成する。図34は図33に示したウエハ上で見た薄膜磁気ヘッド要素の1つを示す平面図、図35は図34の35−35線に沿った断面図である。第1の磁性層21は、NiFe、CoFe、FeNまたはFeZrN等の磁性材料を用い、膜厚0.5〜3μmの範囲となるように形成することが好ましい。また、第1の磁性層21は、フレームメッキ法等によって形成することができる。
【0113】
次に、図36、図37に示すように、第1の磁性層21の上に、磁極端部層211及びバックギャップ層212を形成する。図36は図34、図35に示した薄膜磁気ヘッド要素に実行された工程を示す平面図、図37は図36の37−37線に沿った断面図である。磁極端部層211及びバックギャップ層212は、NiFe、CoFe、FeNまたはFeZrN等の磁性材料を用い、膜厚0.5〜3μmの範囲となるように、フレームメッキ法等によって形成することができる。
【0114】
次に、図38、図39に示すように、無機絶縁膜252を形成する。図38は図36、図37に示した工程の後の工程を示す図、図39は図38の39−39線に沿った断面図である。無機絶縁膜252は、第1の磁性層21、磁極端部層211及びバックギャップ層212を覆う。無機絶縁膜252は、Al2O3、SiO2、AlNまたはDLC等によって構成される。無機絶縁膜252は、スパッタまたはCVD等のドライ薄膜形成法によって形成することができる。無機絶縁膜252の膜厚は、0.01〜0.05μmの範囲とすることが好ましい。
【0115】
次に、図40、図41に示すように、無機絶縁膜252の表面に、複数の第1の薄膜導体231を、第1の間隔Aを隔てて、一方向Xに整列して形成する。図40は図38、図39に示した工程の後の工程を示す図、図41は図40の41−41線に沿った断面図である。第1の薄膜導体231は、帯状に形成される。第1の薄膜導体231は、例えば、Cuなどの導電金属材料によって構成され、フレームメッキ法の適用によって形成される。第1の薄膜導体231は、図5〜図11に図示した工程によって形成される。
【0116】
第1の薄膜導体231は、一方向Xで見たコイル幅βが0.25〜3μmの範囲となるように形成する。第1の薄膜導体231の膜厚は、厚い方が好ましいが、フレームめっき法により形成した場合、コイル幅βの2倍程度が形成可能である。
【0117】
次に、図42、図43に示すように、隣接する第1の薄膜導体231−231間に存在する無機絶縁膜252を除去する。図42は図40、図41に示した工程の後の工程を示す図、図43は図42の43−43線に沿った断面図である。無機絶縁膜252の除去に当たっては、第1の薄膜導体231をマスクにし、ミリングまたはRIE等のドライエッチング法を実行する。
【0118】
次に、図44、図45に示すように、第1の薄膜導体231の表面、及び、第1の薄膜導体231−231間に現れる第1の磁性層21の表面を、ほぼ均一な膜厚で覆う無機絶縁膜251を形成する。図44は図42、図43に示した工程の後の工程を示す図、図45は図44の45−45線に沿った断面図である。
【0119】
無機絶縁膜251は、無機絶縁膜252と同様に、Al2O3、SiO2、AlNまたはDLC等によって構成される。無機絶縁膜252はスパッタまたはCVD等のドライ薄膜形成法によって形成することができる。無機絶縁膜252の膜厚は0.01〜0.05μmの範囲とすることが好ましい。
【0120】
次に、図46、図47に示すように、第2の薄膜導体232を形成する。図46は図44、図45に示した工程の後の工程を示す図、図47は図46の47−47線に沿った断面図である。第2の薄膜導体232はフレームメッキ法によって形成する。第2の薄膜導体232は、第1の薄膜導体231の間に存在する隣接コイルターン間隔Aを埋めるように、嵌め込み状態で成膜される。
【0121】
次に、図48、図49に示すように、平坦化に供される無機絶縁膜253を形成する。図48は図46、図47に示した工程の後の工程を示す図、図49は図48の49−49線に沿った断面図である。無機絶縁膜253は、第1の薄膜導体231、第2の薄膜導体232、磁極端部211及びバックギャップ212の全体を覆って形成する。無機絶縁膜253は、Al2O3、SiO2等によって構成される。無機絶縁膜253はスパッタまたはCVD等のドライ薄膜形成法によって形成することができる。
【0122】
次に、図50、図51に示すように、無機絶縁膜253を、CMPなどにより平坦化する。図50は図48、図49に示した工程の後の工程を示す図、図51は図50の51−51線に沿った断面図である。無機絶縁膜253は、バックギャップ層212の周囲に残存し、磁極端部層211からバックギャップ層212が平坦化される。
【0123】
次に、図52〜図54に示すように、ギャップ層24を形成する。図52は図50、図51に示した工程の後の工程を示す図、図53は図52の53−53線に沿った断面図、図54は図52の54−54線に沿った断面図である。ギャップ層24は、平坦化された無機絶縁膜253、第1及び第2の薄膜導体231、232の上面に設けられている。ギャップ層24は、スパッタまたはCVD等のドライ薄膜形成法によって形成することができる。ギャップ層24は、Al2O3、SiO2、AlNまたはDLC等によって構成される。ギャップ層24の膜厚は、0.01〜0.05μmの範囲とすることが好ましい。
【0124】
図示していないが、第1の薄膜導体231、第2の薄膜導体232、磁極端部211及びバックギャップ212の全体を覆うギャップ層24を形成した後、バックギャップ層212上のギャップ層24を除去する。ギャップ層24の除去に当たっては、レジストパターンをマスクにして、バックギャップ層212上のギャップ層24をミリングまたはRIE等のドライエッチング法を実行する。そして、溶剤剥離、アッシングなどによりレジストマスクを除去する。
【0125】
次に、図55、図56に示すように、第2の磁性層22が形成される。図55は図52〜図54に示した工程の後の工程を示す図、図56は図55の56−56線に沿った断面図である。第2の磁性層22は、フレームメッキ法等によって形成する。第2の磁性層22は、NiFe、CoFeNi、CoFe、FeN、FeZrN等により構成される。第2の磁性層22の膜厚は、0.5〜3μmの範囲とすることが好ましい。第2の磁性層22は、ギャップ層24によって支持され、バックギャップ層212で磁気的に結合されている。これにより、第1の磁性層21、第2の磁性層22及びギャップ層24を巡る薄膜磁気回路が完成する。第2の磁性層22は、単層構造であってもよいし、多層構造であってもよい。
【0126】
次に、第2の磁性層をマスクにして、ミリング、またはRIEなどのドライエッチング法を実行して、第2の磁性層22に覆われていない部分のギャップ層24を除去する。
【0127】
次に、図57、図58に示すように、無機絶縁膜252を形成する。図57は図55、図56に示した工程の後の工程を示す図、図58は図57の58−58線に沿った断面図である。無機絶縁膜252は、第2の磁性層22上部を覆うように形成される。無機絶縁膜252については、既に言及しているので詳細は省略する。
【0128】
次に、図59、図60に示すように、ギャップ層24及び無機絶縁膜252の一部を除去し、第2の薄膜導体232の上部を露出させる。図59は図57、図58に示した工程の後の工程を示す図、図60は図59の60−60線に沿った断面図である。第2の薄膜導体252の上部の無機絶縁膜252は、予め、第2の薄膜導体252の上部に形成したレジストパターンをマスクにして、ミリングまたはRIE等のドライエッチング法により、レジストマスクを除去する。その後、溶剤剥離、アッシングなどにより除去する。上記工程により第2の薄膜導体232に開口部を形成する。
【0129】
次に、図61、図62に示すように、複数の第3の薄膜導体233を形成する。図61は図59、図60に示した工程の後の工程を示す図、図62は図61の62−62線に沿った断面図である。第3の薄膜導体233は、フレームメッキ法などにより形成され、上記開口部を通し、第2の薄膜導体232に連続して立ち上がる。第3の薄膜導体233は、Cuなどの導電金属材料により構成される。第3の薄膜導体233の膜厚は、1.5〜4μmの範囲が好ましい。第3の薄膜導体233も、図5〜図11に図示した工程に準じて形成される。
【0130】
次に、図63、図64に示すように、第3の薄膜導体233をマスクにして、無機絶縁膜252をミリングまたはRIE等のドライエッチング法により、除去する。図63は図61、図62に示した工程の後の工程を示す図、図64は図63の64−64線に沿った断面図である。
【0131】
次に、図65、図66に示すように、無機絶縁膜251を形成する。図65は図63、図64に示した工程の後の工程を示す図、図66は図65の66−66線に沿った断面図である。無機絶縁膜251は、第3の薄膜導体233の表面、及び、第3の薄膜導体233−233間に現れる第1の薄膜導体231の表面を、ほぼ均一な膜厚で覆う。無機絶縁膜251については、既に言及しているので詳細は省略する。
【0132】
次に、図67に示すように、第3の薄膜導体233の立ち上がり部分の無機絶縁膜251をマスクにして、第3の薄膜導体233の立ち上がり部分以外の無機絶縁膜251を、ミリングまたはRIE等のドライエッチング法により、除去する。図67は図65、図66に示した工程の後の工程を示す図である。この工程により、第3の薄膜導体233の上部が露出し、接続部端となる。
【0133】
次に、図68に示すように、第4の薄膜導体234を形成する。図68は図67に示した工程の後の工程を示す図である。第4の薄膜導体234は、フレームメッキ法などにより形成する。
【0134】
第4の薄膜導体234は、第3の薄膜導体233の表面、及び、第3の薄膜導体233−233間に現れる第1の薄膜導体231の表面を覆う。すなわち、第4の薄膜導体234は、各々側壁に無機絶縁膜251を有する第3の薄膜導体233の間にもはめ込まれる。第3の薄膜導体233と、第4の薄膜導体234とは、前記露出部により電気的に導通している。第4の薄膜導体234は、Cuなどの導電金属材料で構成される。第4の薄膜導体234の膜厚は、1.5〜4μmの範囲が好ましい。
【0135】
次に、図69に示すように、無機絶縁膜でなる平坦化膜20を形成する。図69は図68に示した工程の後の工程を示す図である。平坦化膜20は、スパッタなどにより成膜し、CMP等により平坦化する。平坦化膜20は、Al2O3、SiO2等により構成される。
【0136】
図70は図69に示した工程の後の工程を示す図、図71は図70の71−71線に沿った断面図である。図71に図示するように、第3の薄膜導体233と第4の薄膜導体234との上部は、平坦化されるとともに、露出している。
【0137】
次に、図72、図73に示すように、無機絶縁膜252を形成する。図72は図70、図71に示した工程の後の工程を示す図、図73は図72の73−73線に沿った断面図である。無機絶縁膜252は、平坦化膜20、第3の薄膜導体233及び第4の薄膜導体234上部を覆うように形成される。無機絶縁膜252については、既に言及しているので詳細は省略する。
【0138】
次に、図74、図75に示すように、無機絶縁膜252の一部を除去し、第3の薄膜導体233の上部を露出させる。図74は図72、図73に示した工程の後の工程を示す図、図75は図74の75−75線に沿った断面図である。第3の薄膜導体233の上部の無機絶縁膜252は、レジストパターンをマスクにして、ミリングまたはRIE等のドライエッチング法により、除去する。その後、第2の薄膜導体232上のレジストマスクを溶剤剥離、アッシングなどにより除去する。上記工程により第3の薄膜導体233に開口部が形成される。
【0139】
次に、図76〜図78に示すように、複数の第5の薄膜導体235を形成する。図76は図74、図75に示した工程の後の工程を示す図、図77は図76の77−77線に沿った断面図、図78は図76の78−78線に沿った断面図である。
【0140】
第5の薄膜導体235は、無機絶縁膜252の表面に、第1の間隔Aを隔てて、一方向Xに整列して複数設けられる。第5の薄膜導体235は、帯状に形成される。第5の薄膜導体235は、例えば、Cuなどの導電金属材料によって構成され、フレームメッキ法の適用によって形成される。フレームメッキ法を適用する場合は、事前に、無機絶縁膜252の表面にシード層を形成しておく。これは、フレームメッキ法における常套手段である。第5の薄膜導体235は、一方向Xで見たコイル幅βが0.25〜3μmの範囲となるように形成する。第1の半薄膜導体231の膜厚は、厚い方が好ましいが、フレームメッキ法により形成した場合、コイル幅βの2倍程度が形成可能である。
【0141】
また、図78に示すように、第3の薄膜導体233の露出部(図75参照)に第5の薄膜導体235を形成する。第3の薄膜導体233と、第5の薄膜導体235とは、開口部を介して電気的に導通している。第5の薄膜導体235も、図5〜図11に図示した工程に準じて形成される。
【0142】
次に、図79〜図81に示すように、無機絶縁膜252を除去する。図79は図76〜図78に示した工程の後の工程を示す図、図80は図79の80−80線に沿った断面図、図81は図79の81−81線に沿った断面図である。無機絶縁膜252の除去に当たっては、第5の薄膜導体235をマスクにして、ミリングまたはRIE等のドライエッチング法を実行する。
【0143】
次に、図82〜図84に示すように、無機絶縁膜251を形成する。図82は図80、図81に示した工程の後の工程を示す図、図83は図82の83−83線に沿った断面図、図84は図82の84−84線に沿った断面図である。
【0144】
無機絶縁膜251は、図83に示すように、第2の磁性層22、第5の薄膜導体235及び平坦化膜20の表面を、ほぼ均一な膜厚で覆う。また、無機絶縁膜251は、図84に示すように、平坦化膜20、第5の薄膜導体235、第5の薄膜導体235−235間に現れる第4の薄膜導体234の表面を、ほぼ均一な膜厚で覆う。無機絶縁膜251については、既に言及しているので詳細は省略する。
【0145】
次に、図85〜図87に示すように、第5の薄膜導体235の立ち上がり部分の無機絶縁膜251をマスクにして、第5の薄膜導体235の立ち上がり部分以外の無機絶縁膜251をドライエッチング法(ミリング法、RIE法など)により、除去する。図85は図82〜図84に示した工程の後の工程を示す図、図86は図85の86−86線に沿った断面図、図87は図85の87−87線に沿った断面図である。その後、レジストマスクを溶剤剥離、アッシングなどにより除去する。このとき、上部磁極上に相当する部分にもレジストマスクを形成し、上部磁極上に相当する部分にも無機絶縁膜を残すようにする。この工程により、平坦化膜20と、第5の薄膜導体235−235間に現れる第4の薄膜導体234と、第5の薄膜導体235の上部とが露出し、接続部端となる。
【0146】
次に、図88に示すように、第6の薄膜導体236を形成する。図88は図85〜図87に示した工程の後の工程を示す図である。第6の薄膜導体236は、フレームメッキ法などにより形成する。第6の薄膜導体236は、各々側壁に無機絶縁膜251を有する第5の薄膜導体235の間にもはめ込まれる。第5の薄膜導体235と、第6の薄膜導体236とは、電気的に導通していない。第6の薄膜導体236は、Cuなどの導電金属材料で構成される。第6の薄膜導体236の膜厚は、好ましくは0.5〜3μmの範囲である。
【0147】
また、図89について図88と同様に、第6の薄膜導体236を形成する。図89は図88に示した工程の後の工程を示す図である。但し、図89において第6の薄膜導体236は、第4の薄膜導体234、第5の薄膜導体235と、電気的に導通している。
【0148】
次に図90及び図91に示すように、平坦化膜260を形成する。図90は図89に示した工程の後の工程を示す図、図91は図90に示した工程の後の工程を示す図である。平坦化膜260は、スパッタなどにより成膜され、平坦化膜260により全面が覆われたのち、CMP等により平坦化する。平坦化膜260は、Al2O3、SiO2等で構成される。
【0149】
図92は図91に示した工程の後の工程を示す図、図93は図92の93−93線に沿った断面図、図94は図92の94−94線に沿った断面図である。図92〜図94は、図90及び図91で示す工程により平坦化された状態を示す。
【0150】
次に図95及び図96に示すように、保護層26を形成する。図95は図92〜図94に示した工程の後の工程を示す断面図、図96は図95に示した工程の後の工程を示す断面図である。保護層26は、スパッタなどにより成膜され、CMPなどにより平坦化される。保護層26は、Al2O3、SiO2等により構成される。
【0151】
上述した工程を経ることにより、図29〜図32に示した構造を有する薄膜磁気ヘッド要素が、ウエハ(図33参照)上に形成される。その他、電極取り出し配線、バンプ層、バンプ保護層などは別途作成する。説明は省略するが、図26〜図28に示した薄膜インダクタ等の他のマイクロデバイスも、同様の工程を経て製造できる。
【0152】
6.薄膜磁気ヘッドを用いた磁気ヘッド装置及び磁気記録再生装置
本発明は、更に、磁気ヘッド装置及び磁気記録再生装置についても開示する。まず、図97は本発明に係る磁気ヘッド装置の一部を示す正面図、図98は図97に示した磁気ヘッド装置の底面図である。磁気ヘッド装置は、薄膜磁気ヘッド4と、ヘッド支持装置5とを含んでいる。薄膜磁気ヘッド4は、図6〜図9を参照して説明にした本発明に係る薄膜磁気ヘッドである。
【0153】
ヘッド支持装置5は、金属薄板でなる支持体53の長手方向の一端にある自由端に、同じく金属薄板でなる可撓体51を取付け、この可撓体51の下面に薄膜磁気ヘッド4を取付けた構造となっている。
【0154】
可撓体51は、支持体53の長手方向軸線と略平行して伸びる2つの外側枠部55、56と、支持体53から離れた端において外側枠部55、56を連結する横枠54と、横枠54の略中央部から外側枠部55、56に略平行するように延びていて先端を自由端とした舌状片52とを有する。
【0155】
舌状片52のほぼ中央部には、支持体53から***した、例えば半球状の荷重用突起57が設けられている。この荷重用突起57により、支持体53の自由端から舌状片52へ荷重力が伝えられる。
【0156】
舌状片52の下面に薄膜磁気ヘッド4を接着等の手段によって取付けてある。薄膜磁気ヘッド4は、空気流出側端側が横枠54の方向になるように、舌状片52に取付けられている。本発明に適用可能なヘッド支持装置5は、上記実施例に限らない。
【0157】
図99は本発明に係る磁気記録再生装置の平面図である。図示された磁気記録再生装置は、磁気ヘッド装置6と、磁気ディスク7とを含む。磁気ヘッド装置6は図97、図98に図示したものである。磁気ヘッド装置6は、ヘッド支持装置5の一端がアーム9の一端に結合され、アーム9の他端がボイスコイル等を含む位置決め装置8によって支持され、かつ、駆動される。薄膜磁気ヘッド4は、ヘッド支持装置5の自由端側において、ヘッド支持装置5によって支持され、磁気ディスク7の磁気記録面と対向するように配置される。
【0158】
磁気ディスク7が、図示しない駆動装置により、矢印F1の方向に回転駆動されると、薄膜磁気ヘッド4が、微小浮上量で、磁気ディスク7の面から浮上する。ヘッド支持装置5の先端部に取り付けられた薄膜磁気ヘッド4は、磁気ディスク7の径方向に駆動される。そして、ヘッド支持装置5を駆動する位置決め装置8により、薄膜磁気ヘッド4が、磁気ディスク7上の所定のトラック位置に位置決めされ、磁気記録の読み出し、書き込みが行われる。
【0159】
以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。
【0160】
【発明の効果】
以上述べたように、本発明によれば、次のような効果を得ることができる。
(a)配線密度を高め、素子密度を向上し得るマイクロデバイス、特に、半導体デバイスを提供することができる。
(b)必要な起磁力を確保した上で、コイル長を短縮し、インピーダンス値を低減させ、高周波特性を改善したマイクロデバイス、特に、薄膜磁気ヘッド及び薄膜インダクタを提供することができる。
(c)コイル周回密度を高め、磁気効率を改善し得るマイクロデバイス、特に、薄膜インダクタまたは薄膜磁気ヘッドを提供することができる。
【図面の簡単な説明】
【図1】本発明に係るマイクロデバイスの平面図である。
【図2】図1の2−2線に沿った断面図である。
【図3】図1、図2に示したマイクロデバイスの製造方法を示す図である。
【図4】図3に示した工程の後の工程を示す図である。
【図5】図4に示した工程の後の工程を示す図である。
【図6】図5に示した工程の後の工程を示す図である。
【図7】図6に示した工程の後の工程を示す図である。
【図8】図7に示した工程の後の工程を示す図である。
【図9】図8に示した工程の後の工程を示す図である。
【図10】図9に示した工程の後の工程を示す図である。
【図11】図10に示した工程の後の工程を示す図である。
【図12】図11に示した工程の後の工程を示す図である。
【図13】図12に示した工程の後の工程を示す図である。
【図14】図13に示した工程の後の工程を示す図である。
【図15】図14に示した工程の後の工程を示す図である。
【図16】図15に示した工程の後の工程を示す図である。
【図17】図16に示した工程の後の工程を示す図である。
【図18】図17に示した工程の後の工程を示す図である。
【図19】図18に示した工程の後の工程を示す図である。
【図20】図19に示した工程の後の工程を示す図である。
【図21】図20に示した工程の後の工程を示す図である。
【図22】本発明に係るマイクロデバイスの別の製造方法を示す図である。
【図23】図22に示した工程の後の工程を示す図である。
【図24】図23に示した工程の後の工程を示す図である。
【図25】図24に示した工程の後の工程を示す図である。
【図26】本発明に係る薄膜コイルとしてのデバイスを示す平面図である。
【図27】図26の27−27線に沿った断面図である。
【図28】図26の28−28線に沿った断面図である。
【図29】本発明係る薄膜磁気ヘッドとしてのマイクロデバイスである。
【図30】図29に示した薄膜磁気ヘッドの薄膜コイル構造を拡大して示す平面図である。
【図31】図30の31−31線に沿った断面図である。
【図32】図30の32−32線に沿った断面図である。
【図33】図29〜図32に図示した薄膜磁気ヘッドの製造方法が実行されるウエハの斜視図である。
【図34】図33に示したウエハ上で見た薄膜磁気ヘッド要素の1つを示す平面図である。
【図35】図34の35−35線に沿った断面図である。
【図36】図34、図35に示した薄膜磁気ヘッド要素に実行された工程を示す平面図である。
【図37】図36の37−37線に沿った断面図である。
【図38】図36、図37に示した工程の後の工程を示す図である。
【図39】図38の39−39線に沿った断面図である。
【図40】図38、図39に示した工程の後の工程を示す図である。
【図41】図40の41−41線に沿った断面図である。
【図42】図40、図41に示した工程の後の工程を示す図である。
【図43】図42の43−43線に沿った断面図である。
【図44】図42、図43に示した工程の後の工程を示す図である。
【図45】図44の45−45線に沿った断面図である。
【図46】図44、図45に示した工程の後の工程を示す図である。
【図47】図46の47−47線に沿った断面図である。
【図48】図46、図47に示した工程の後の工程を示す図である。
【図49】図48の49−49線に沿った断面図である。
【図50】図48、図49に示した工程の後の工程を示す図である。
【図51】図50の51−51線に沿った断面図である。
【図52】図50、図51に示した工程の後の工程を示す図である。
【図53】図52の53−53線に沿った断面図である。
【図54】図52の54−54線に沿った断面図である。
【図55】図52〜図54に示した工程の後の工程を示す図である。
【図56】図55の56−56線に沿った断面図である。
【図57】図55、図56に示した工程の後の工程を示す図である。
【図58】図57の58−58線に沿った断面図である。
【図59】図57、図58に示した工程の後の工程を示す図である。
【図60】図59の60−60線に沿った断面図である。
【図61】図59、図60に示した工程の後の工程を示す図である。
【図62】図61の62−62線に沿った断面図である。
【図63】図61、図62に示した工程の後の工程を示す図である。
【図64】図63の64−64線に沿った断面図である。
【図65】図63、図64に示した工程の後の工程を示す図である。
【図66】図65の66−66線に沿った断面図である。
【図67】図65、図66に示した工程の後の工程を示す図である。
【図68】図67に示した工程の後の工程を示す図である。
【図69】図68に示した工程の後の工程を示す図である。
【図70】図69に示した工程の後の工程を示す図である。
【図71】図70の71−71線に沿った断面図である。
【図72】図70、図71に示した工程の後の工程を示す図である。
【図73】図72の73−73線に沿った断面図である。
【図74】図72、図73に示した工程の後の工程を示す図である。
【図75】図74の75−75線に沿った断面図である。
【図76】図74、図75に示した工程の後の工程を示す図である。
【図77】図76の77−77線に沿った断面図である。
【図78】図76の78−78線に沿った断面図である。
【図79】図76〜図78に示した工程の後の工程を示す図である。
【図80】図79の80−80線に沿った断面図である。
【図81】図79の81−81線に沿った断面図である。
【図82】図80、図81に示した工程の後の工程を示す図である。
【図83】図82の83−83線に沿った断面図である。
【図84】図82の84−84線に沿った断面図である。
【図85】図82〜図84に示した工程の後の工程を示す図である。
【図86】図85の86−86線に沿った断面図である。
【図87】図85の87−87線に沿った断面図である。
【図88】図85〜図87に示した工程の後の工程を示す図である。
【図89】図88に示した工程の後の工程を示す図である。
【図90】図89に示した工程の後の工程を示す図である。
【図91】図90に示した工程の後の工程を示す図である。
【図92】図91に示した工程の後の工程を示す図である。
【図93】図92の93−93線に沿った断面図である。
【図94】図92の94−94線に沿った断面図である。
【図95】図92〜図94に示した工程の後の工程を示す断面図である。
【図96】図95に示した工程の後の工程を示す断面図である。
【図97】本発明に係る磁気ヘッド装置の一部を示す正面図である。
【図98】図97に示した磁気ヘッド装置の底面図である。
【図99】本発明に係る磁気記録再生装置の平面図である。
【符号の説明】
23 薄膜コイル
α ギャップ幅
β 薄膜導体幅またはコイルターン幅
Claims (3)
- マイクロデバイスの製造方法であって、
支持体上に設けられた第1の絶縁膜の表面に、複数の第1の薄膜導体を、第1の間隔を隔てて形成し、
次に、前記第1の薄膜導体の間に存在する前記第1の無機絶縁膜を除去した後、前記第1の薄膜導体の表面、及び、前記支持体の表面を、ほぼ均一な膜厚で覆う第2の無機絶縁膜を形成し、
次に、前記第1の薄膜導体間に、第2の薄膜導体を、埋め込み状態で形成する工程を含むマイクロデバイスの製造方法。 - 薄膜コイルを含むマイクロデバイスの製造方法であって、
支持体上に設けられた第1の絶縁膜の表面に、複数の第1の薄膜導体を、第1の間隔を隔てて、一方向に整列して形成し、
次に、前記第1の薄膜導体の間に存在する前記第1の無機絶縁膜を除去した後、前記第1の薄膜導体の表面、及び、前記第1の薄膜導体間に現れる前記支持体の表面を、ほぼ均一な膜厚で覆う第2の無機絶縁膜を形成し、
次に、前記第1の薄膜導体間に、第2の薄膜導体を、嵌め込み状態で形成し、
この後、前記第1の薄膜導体の端部と、前記第2の薄膜導体の端部とを、一方向に巻き進む薄膜コイルが形成されるように接続する工程を含むマイクロデバイスの製造方法。 - 請求項1に記載されたマイクロデバイスの製造方法であって、
前記支持体は、第1の磁性膜を構成し、
前記第1の薄膜導体の端部と、前記第2の薄膜導体の端部とを、前記軸の方向に巻き進むコイルが形成されるように接続する工程は、前記第1の薄膜導体及び前記第2の薄膜導体から電気絶縁して、第2の磁性膜を形成する工程を含み、
前記第2の磁性膜は前記薄膜コイルの巻き軸と平行であり、前記第1の磁性膜と磁気的に結合される
マイクロデバイスの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002102695A JP3763526B2 (ja) | 2002-04-04 | 2002-04-04 | マイクロデバイス及びその製造方法 |
US10/397,365 US6970323B2 (en) | 2002-04-04 | 2003-03-27 | Micro device including a thin film wiring structure and method for fabricating the same |
US10/671,440 US7119987B2 (en) | 2002-04-04 | 2003-09-29 | Thin-film magnetic head, a head gimbal assembly, and a hard disk drive |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002102695A JP3763526B2 (ja) | 2002-04-04 | 2002-04-04 | マイクロデバイス及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003297632A JP2003297632A (ja) | 2003-10-17 |
JP3763526B2 true JP3763526B2 (ja) | 2006-04-05 |
Family
ID=28672200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002102695A Expired - Fee Related JP3763526B2 (ja) | 2002-04-04 | 2002-04-04 | マイクロデバイス及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6970323B2 (ja) |
JP (1) | JP3763526B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11631425B1 (en) * | 2022-01-14 | 2023-04-18 | Seagate Technology Llc | Magnetic storage writer with non-uniform coil thickness |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3763526B2 (ja) | 2002-04-04 | 2006-04-05 | Tdk株式会社 | マイクロデバイス及びその製造方法 |
JP3914173B2 (ja) * | 2003-05-29 | 2007-05-16 | 新科實業有限公司 | 薄膜コイルおよびその形成方法ならびに薄膜磁気ヘッドおよびその製造方法 |
JP4945067B2 (ja) | 2003-09-29 | 2012-06-06 | ヘッドウェイテクノロジーズ インコーポレイテッド | 薄膜磁気ヘッドおよびその製造方法並びにヘッドジンバルアセンブリおよびハードディスク装置 |
US7054104B2 (en) | 2003-10-27 | 2006-05-30 | Headway Technologies, Inc. | Magnetic head with helical coil and plural outer conductor groups and method of manufacturing same |
US7119989B2 (en) * | 2004-02-20 | 2006-10-10 | Headway Technologies, Inc. | Thin-film magnetic head, method of manufacturing the same, head gimbal assembly, and hard disk drive |
US7079344B2 (en) * | 2004-11-30 | 2006-07-18 | Hitachi Global Storage Technologies Netherlands B.V. | Magnetic recording disk drive with data written and read as cross-track magnetizations |
JP2006164464A (ja) * | 2004-12-10 | 2006-06-22 | Alps Electric Co Ltd | 磁気ヘッド及びその製造方法 |
JP4797549B2 (ja) * | 2005-10-05 | 2011-10-19 | Tdk株式会社 | コモンモードチョークコイル及びその製造方法 |
US8004792B2 (en) * | 2007-04-12 | 2011-08-23 | International Business Machines Corporation | Magnetic write transducer |
US8014100B2 (en) * | 2007-05-04 | 2011-09-06 | International Business Machines Corporation | Planar servo write head |
US7456030B1 (en) * | 2007-10-11 | 2008-11-25 | National Semiconductor Corporation | Electroforming technique for the formation of high frequency performance ferromagnetic films |
US7682923B2 (en) * | 2007-12-31 | 2010-03-23 | Tdk Corporation | Method of forming metal trench pattern in thin-film device |
JPWO2009110119A1 (ja) * | 2008-03-06 | 2011-07-14 | 富士電機ホールディングス株式会社 | 強磁性トンネル接合素子および強磁性トンネル接合素子の駆動方法 |
US8427780B2 (en) * | 2009-01-23 | 2013-04-23 | International Business Machines Corporation | Planar magnetic writer having offset portions |
US8313659B2 (en) * | 2009-07-10 | 2012-11-20 | Seagate Technology Llc | Fabrication of multi-dimensional microstructures |
US20120276662A1 (en) * | 2011-04-27 | 2012-11-01 | Iravani Hassan G | Eddy current monitoring of metal features |
US9748324B2 (en) | 2013-05-21 | 2017-08-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of fabricating magnetic core inductors for an integrated voltage regulator |
US9047890B1 (en) * | 2013-12-30 | 2015-06-02 | International Business Machines Corporation | Inductor with non-uniform lamination thicknesses |
GB201510757D0 (en) * | 2015-06-18 | 2015-08-05 | Univ College Cork Nat Univ Ie | A magnetic device |
KR102145314B1 (ko) * | 2015-07-31 | 2020-08-18 | 삼성전기주식회사 | 코일 부품 및 그 제조 방법 |
WO2017221321A1 (ja) | 2016-06-21 | 2017-12-28 | 日産自動車株式会社 | インダクタ |
US10923417B2 (en) * | 2017-04-26 | 2021-02-16 | Taiwan Semiconductor Manufacturing Company Limited | Integrated fan-out package with 3D magnetic core inductor |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3853715A (en) * | 1973-12-20 | 1974-12-10 | Ibm | Elimination of undercut in an anodically active metal during chemical etching |
JPS554734A (en) * | 1978-06-23 | 1980-01-14 | Fujitsu Ltd | Thin film magnetic head for vertical magnetic recording |
JPS5512523A (en) * | 1978-07-10 | 1980-01-29 | Fujitsu Ltd | Thin film magnetic head for vertical magnetization recording |
JPH01282715A (ja) * | 1988-05-10 | 1989-11-14 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜ヘッド |
US5173826A (en) * | 1991-06-03 | 1992-12-22 | Read-Rite Corp. | Thin film head with coils of varying thickness |
JPH05250636A (ja) * | 1992-03-04 | 1993-09-28 | Hitachi Metals Ltd | 薄膜磁気ヘッド |
US5703740A (en) | 1995-08-24 | 1997-12-30 | Velocidata, Inc. | Toroidal thin film head |
US6043959A (en) | 1998-03-23 | 2000-03-28 | Read-Rite Corporation | Inductive write head formed with flat yoke and merged with magnetoresistive read transducer |
US6678942B1 (en) * | 1998-03-30 | 2004-01-20 | Tdk Corporation | Thin film magnetic head and method of manufacturing the same |
JPH11283215A (ja) * | 1998-03-30 | 1999-10-15 | Tdk Corp | 薄膜磁気ヘッドおよびその製造方法 |
US6333830B2 (en) * | 1998-11-09 | 2001-12-25 | Read-Rite Corporation | Low resistance coil structure for high speed writer |
US6181514B1 (en) * | 1998-12-04 | 2001-01-30 | International Business Machines Corporation | Scaled write head with high recording density and high data rate |
US6765756B1 (en) * | 1999-03-12 | 2004-07-20 | Western Digital (Fremont), Inc. | Ultra-short yoke and ultra-low stack height writer and method of fabrication |
JP2000268321A (ja) * | 1999-03-18 | 2000-09-29 | Alps Electric Co Ltd | 薄膜磁気ヘッド |
JP3856591B2 (ja) | 1999-04-28 | 2006-12-13 | Tdk株式会社 | 薄膜磁気ヘッドおよびその製造方法 |
US6466401B1 (en) * | 1999-06-02 | 2002-10-15 | Read-Rite Corporation | Thin film write head with interlaced coil winding and method of fabrication |
JP3363841B2 (ja) * | 1999-06-28 | 2003-01-08 | アルプス電気株式会社 | 薄膜磁気ヘッド及びその製造方法 |
JP3530084B2 (ja) | 1999-09-07 | 2004-05-24 | Tdk株式会社 | 薄膜磁気ヘッドおよびその製造方法 |
JP2001093113A (ja) | 1999-09-21 | 2001-04-06 | Tdk Corp | 薄膜磁気ヘッドおよびその製造方法 |
US6594122B1 (en) * | 2000-01-11 | 2003-07-15 | Seagate Technology Llc | GMR head with reduced topology for high speed recording with submicron track width |
US6570739B2 (en) * | 2000-02-10 | 2003-05-27 | International Business Machines Corporation | Magnetic head having write head element with high aspect ratio coil |
US6757134B2 (en) * | 2002-03-11 | 2004-06-29 | Hitachi Global Storage Technologies Netherlands B.V. | High density thin film inductive head structure having a planarized coil insulation structure including hard baked photoresist and a filler material |
JP2003282324A (ja) | 2002-03-22 | 2003-10-03 | Tdk Corp | マイクロデバイス及びその製造方法 |
JP3763526B2 (ja) | 2002-04-04 | 2006-04-05 | Tdk株式会社 | マイクロデバイス及びその製造方法 |
US6861937B1 (en) * | 2002-06-25 | 2005-03-01 | Western Digital (Fremont), Inc. | Double winding twin coil for thin-film head writer |
JP2004087023A (ja) * | 2002-08-28 | 2004-03-18 | Shinka Jitsugyo Kk | 薄膜磁気ヘッド |
US6940688B2 (en) * | 2002-10-21 | 2005-09-06 | Western Digital (Fremont), Inc. | Coil inductive writer having a low inductance and short yoke length |
-
2002
- 2002-04-04 JP JP2002102695A patent/JP3763526B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-27 US US10/397,365 patent/US6970323B2/en not_active Expired - Lifetime
- 2003-09-29 US US10/671,440 patent/US7119987B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11631425B1 (en) * | 2022-01-14 | 2023-04-18 | Seagate Technology Llc | Magnetic storage writer with non-uniform coil thickness |
Also Published As
Publication number | Publication date |
---|---|
US20040212922A1 (en) | 2004-10-28 |
US7119987B2 (en) | 2006-10-10 |
US20030189788A1 (en) | 2003-10-09 |
US6970323B2 (en) | 2005-11-29 |
JP2003297632A (ja) | 2003-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3763526B2 (ja) | マイクロデバイス及びその製造方法 | |
US6513228B1 (en) | Method for forming a perpendicular recording read/write head | |
JP4633155B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
US5703740A (en) | Toroidal thin film head | |
US7436633B2 (en) | Thin-film magnetic head, head gimbal assembly and hard disk system | |
US6191916B1 (en) | Thin film magnetic head and method of manufacturing the same | |
US7549216B2 (en) | Method of manufacturing a thin film magnetic head | |
JP3925680B2 (ja) | 薄膜磁気ヘッド及びその製造方法 | |
JP3943337B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
JP2000113425A (ja) | 薄膜磁気ヘッドおよびその製造方法 | |
JP2011100534A (ja) | ヘッドキャリア | |
JP2002208115A (ja) | 薄膜磁気ヘッドの製造方法 | |
JP3579271B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
JP2003282324A (ja) | マイクロデバイス及びその製造方法 | |
US6678942B1 (en) | Thin film magnetic head and method of manufacturing the same | |
JP3640916B2 (ja) | 薄膜磁気ヘッドおよびその製造方法 | |
JP4722452B2 (ja) | 磁気ヘッド、ヘッドジンバルアセンブリ、ハードディスク装置及び磁気ヘッドの製造方法 | |
JPH103617A (ja) | 磁気抵抗効果型磁気ヘッド及びその製造方法 | |
JP3986292B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
JP3611156B2 (ja) | 薄膜コイルを用いたハイブリッド型磁気ヘッドスライダー | |
JP3858045B1 (ja) | 薄膜磁気ヘッド、磁気ヘッド装置及び磁気ディスク装置 | |
US20130070364A1 (en) | Thin film magnetic head and manufacturing method thereof | |
JPH07129929A (ja) | 磁気抵抗効果型磁気ヘッド | |
JP2005063661A (ja) | 薄膜磁気ヘッドおよびその製造方法 | |
JPH11312305A (ja) | 薄膜磁気ヘッドおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060113 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100127 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110127 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110127 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120127 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120127 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140127 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |