JP3762491B2 - 高電圧駆動回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳゲートデバイスからなるレベルシフト式高電圧駆動回路に関し、より詳細には、転流電流による有害作用に対する高度な耐性を有するＭＯＳゲートデバイスからなる高電圧駆動回路に関する。
【０００２】
【従来の技術】
ＭＯＳゲートデバイスを用いたレベルシフト式高電圧駆動回路(Level shifted high voltage MOSgated device)は、例えば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）やパワーＭＯＳ電界効果トランジスタのようにブリッジ接続をしたＭＯＳゲートデバイスの駆動回路としてよく知られている。この種のデバイスは型式番号ＩＲ２１ＸＸで販売されていて、高電圧集積回路(HVIC)デバイスであり、何れもブリッジの１本の足ごとに２個のＭＯＳゲートデバイスを駆動するようになっている。図１と図２とに、高速回復ダイオード１２、１３がそれぞれ接続された高電圧側と低電圧側のＩＧＢＴ１０、１１からなるＩＲ２１ＸＸ型駆動回路（例えば、ＩＲ２１５５型駆動回路）２０の典型的な構成を示す。この集積駆動回路２０のピン４、２におけるＨ_o出力とＬ_o出力とは、デバイス１０、１１をそれぞれ順次オン・オフ状態にして、出力回路（図示せず）へのパワーの流れを制御する。
【０００３】
【発明が解決しようとする課題】
図１と図２に示した駆動回路の動作について説明する。上側のデバイス１０がオフ状態になると、電流Ｉ₁₀が図３に示すように転流電流Ｉ₁₃となって下側のダイオード１３へ転流する。この転流電流Ｉ₁₃は下側のダイオード１３と直列接続になっている固有のインダクタンスＬ_S1、Ｌ_S2を介して流れるから、接続点Ｖ_oにおける電圧が−Ｖ_Sとなる。この負電圧が駆動集積回路２０を誤動作させたり、または、破壊したりしている。このような問題は、短絡状態では一層著しい。
【０００４】
本発明の目的は、転流電流による破壊作用に耐えられるように構成した、ＭＯＳゲートデバイスを用いたレベルシフト式高電圧駆動回路を提供することである。
【０００５】
【課題を解決するための手段】
本発明に係る高電圧駆動回路は、ＩＧＢＴやパワーＭＯＳＦＥＴなどのＭＯＳゲート装置を駆動する。この装置においてインダクタンスＬ_S1、Ｌ_S2を通って転流する電流により生じる負電圧振動の効果は、いくつかの手段で防止される。まず、本発明に係る高パワーデバイスの駆動回路は、ＭＯＳゲートデバイスからなるレベルシフト式高電圧駆動回路であり、ＭＯＳゲートドライバーと、パワー切替回路とからなる。パワー切替回路は、第１及び第２のＭＯＳゲートトランジスタを備える。ＭＯＳゲートドライバーは、第１及び第２のＭＯＳゲートトランジスタに接続され、第１及び第２のＭＯＳゲートトランジスタを交互にオン状態にする。パワー切替回路は、第１及び第２のＭＯＳゲートトランジスタの間に電圧出力ノードを有し、第２ＭＯＳゲートトランジスタは回復ダイオードと固有のインダクタンスＬ_S1、Ｌ_S2とを備える。上記のＭＯＳゲートドライバーは集積回路であって、ＭＯＳゲート駆動回路の第１回路ノードＶ_bと第２回路ノードＶ_Sとの間に接続された外部の第１のコンデンサＣ_bを備え、さらに、第１の共通ノードと、第１の共通ノードと第１ノードＶ_bとの間に接続された第２のコンデンサＣ_{V CC}、抵抗体Ｒ_b及びブートストラップダイオードＤ_bを含む直列回路とを備える。さらに、上記のＭＯＳゲートドライバー回路とパワー切替回路とは、第２ノードＶ_Sと電圧出力ノードＶ_Sとの間、及び、第１の共通ノードとパワー切替回路の第２の共通ノードとの間の導線を短くするように、できるだけ近接して接続されており、それによりインダクタンス値Ｌ_S1、Ｌ_S2をそれぞれ減少させる。このように、本発明では、導線の長さを一層短くし、また、ダイオードＤ_bと共通（ＣＯＭ）接続点（ノード）とをインダクタンス路を減少させるように位置決めすることにより内部固有インダクタンスＬ_S1、Ｌ_S2が小さな値となるようにデバイスを構成する。
【０００６】
また、外部の第１コンデンサＣ_bに生ずる電圧を減少させるために、このコンデンサＣ_bの容量を増加している。第１コンデンサＣ_bのこの減少により、内部回路に生じる電圧は低下する。好ましくは、第１コンデンサＣ_bは、最大パルスオン時間にわたって上記の第１ＭＯＳゲートトランジスタの電圧を保持するのに必要な容量を実質的に越えた値を有し、この値が、インダクタンスＬ_S1、Ｌ_S2と、上記の２つのＭＯＳゲートトランジスタの大きさと種類とにより定まる。好ましくは、第１コンデンサＣ_bは、ＩＲサイズ３「ｋ」型ＩＧＢＴの場合に約０.４７μＦよりも大きい容量を有する。
好ましくは、内部集積回路の寄生ダイオードＤ_Sが早まってオン状態になることがないようにするために、第２コンデンサＣ_VCCのサイズを大きくして第２コンデンサＣ_VCCの電圧をできるだけ変動しないように保持するようにする。大雑把に言えば、第２コンデンサＣ_VCCの容量は、本システムにおける全ての第１コンデンサＣ_bの容量全体の少なくとも約１０倍の値でなければならない。
【０００７】
また、ブートストラップ経路における抵抗体Ｒ_bをできるだけ減少させて、減少した電流が基板ダイオードを流れるようにすることによっても、前述の目的が達成できる。このため、抵抗体Ｒ_bの抵抗値はできるだけ小さい値に減少され、より好ましくは約０オームである。
好ましくは、基板寄生ダイオードＤ_Sの回路における抵抗値を増加し、コンデンサＣ_VCCの充電と基板電流とを減少させるために、第２の抵抗体Ｒ_COMを用いる。この抵抗体Ｒ_COMは、ＭＯＳゲートドライバー回路の共通ノードとパワー切替え回路の共通ノードとの間に接続され、約１から２０オームの範囲内の抵抗値を備える。
【０００８】
【発明の実施の形態】
以後、添付図面を参照しながら本発明の好ましい実施の形態を説明する。まず、本発明が解決しようとする問題点がよりよく理解できるようにするために、関係のある回路構成部品と著しい寄生部品を示した図４を参照する。
【０００９】
図４に示す本実施形態の高電圧駆動回路は、ＭＯＳゲートドライバーと、パワー切替回路とからなる。集積回路２０は、上側のドライバーと下側のドライバーを備え、さらに、寄生基板ダイオードＤ_s（２０）が上下のドライバーの間に生じる。上側のドライバーは、第１ノードＶ_bに接続され、下側のドライバーは、共通のノードＣＯＭ（３６）に接続される。パワー切替回路は、第１のＭＯＳゲートトランジスタ（１０）と第２のＭＯＳゲートトランジスタを備える。第２ＭＯＳゲートトランジスタは回復ダイオードＤ_p（１３）と固有のインダクタンスＬ_S1、Ｌ_S2とを備える。ＭＯＳゲートドライバーは、第１と第２のＭＯＳゲートトランジスタに接続され、第１及び第２のＭＯＳゲートトランジスタを交互にオン状態にする。ＭＯＳゲートドライバーは集積回路であって、さらに、第１の共通ノードＶ_COMと、第１の共通ノードＶ_COMと第１ノードＶ_bとの間に直接に接続された充電コンデンサＣ_VCC（２６）、抵抗体Ｒ_b（４０）及びダイオードＤ_b（２２）を備え、さらに、ＭＯＳゲート駆動回路の第１ノードＶ_bと第２ノードＶ_S（３８）との間に接続された外部コンデンサＣ_b（２８）を備える。外部コンデンサＣ_b（２８）は、最大パルスオン時間にわたって第１ＭＯＳゲートトランジスタの電圧を保持するのに必要な容量を実質的に越えた値を有し、この値は、インダクタンスＬ_S1、Ｌ_S2と、２つのＭＯＳゲートトランジスタの大きさと種類とにより定まる。パワー切替え回路は、第１及び第２のＭＯＳゲートトランジスタの間に電圧出力ノードＶ_oを有する。上述のＭＯＳゲートドライバー回路とパワー切替回路とは、第２ノードＶ_S（３８）と電圧出力ノードＶ₀との間、及び、第１の共通ノードＣＯＭ（３６）とパワー切替回路の第２の共通ノードとの間の導線を短くするように、できるだけ近接して接続されており、それによりインダクタンス値Ｌ_S1、Ｌ_S2をそれぞれ減少させる。
【００１０】
図４に示した回路構成部品には、ブートストラップダイオードＤ_b（２２）とコンデンサＣ_VCC（２６）とが含まれている。また、集積回路の寄生基板ダイオードＤ_Sと入力コンデンサＣ_VCC（２６）も含まれている。Ｖ_oが−Ｖ_Sとなった時の故障モードには二種ある。
【００１１】
先ず第１故障モードについていえば、図４に示したブートストラップダイオードＤ_b（２２）が導通し始めてコンデンサＣ_b（２８）を充電する。もしコンデンサＣ_b（２８）の充電電圧が上側のドライバー（ツェナーダイオード３０として図示）における規格アバランシ値を超えると、その電圧により集積回路２０が破壊される。もう一つの第２故障モードでは、ブートストラップコンデンサＣ_b（２８）は、寄生基板ダイオードＤ_S（２４）を介しても充電される。もしこのダイオードＤ_S（２４）に著しい電流が流れると、集積回路２０が誤動作するか、破損するか、又は破壊される。
【００１２】
従来では、インダクタンスＬ_S1とＬ_S2を増大させる回路配置について十分な注意が払われるようなことはなかった。さらに、コンデンサＣ_bは、電圧の蓄積を減少させるためでなく、最大パルスオン時間にわたって駆動回路の電圧を保持するに適した大きさになっていた。
【００１３】
前述の問題に対する従来の解決策では、電流制限抵抗をブートストラップ路に設けたり、抵抗３２などの抵抗と、ダイオード３４（図５）などの高電圧ダイオードを追加したりして、−Ｖ_Sの量を制限している。ところが、これではゲート電圧にスパイクが生じ、そのために別に高電圧ダイオードが必要となっている。
【００１４】
本発明では下記のように構成している。
（ａ）インダクタンスを短くすると共に、インダクタンス路を短くするように図４においてＶ_sノード３８と「ＣＯＭ」ノード３６とを位置決めすることにより、インダクタンスＬ_S1、Ｌ_S2のそれぞれの値を減少させている。
【００１５】
（ｂ）コンデンサＣ_b（２８）の値を、図６に示したように、容量電圧を減少した値へと上昇させるように増加させる。サイズ３のＩＧＢＴダイ（カリフォルニア州エル・セグンド所在のインターナショナル・レクチファイヤー・コーポレーションから入手可能）の場合では、ＩＭＳ基板上に部品を配置するにあたり、０.４７μＦのコンデンサを用いるのが好ましい。外部コンデンサＣ_bは、ＩＲサイズ３「ｋ」型ＩＧＢＴの場合に約０.４７μＦよりも大きい容量を有することが望ましい。
【００１６】
（ｃ）ブートストラップ充電時にＶ_cc電圧が下降(dip)すると集積回路の内部ダイオードＤ_S（２４）がより早くオン状態になるので、コンデンサＣ_VCC（２６）の大きさを、Ｖ_cc電源電圧（図４）をできるだけ「一定に」（stiff）保持できるように増大させている。好ましくは、コンデンサＣ_VCC（２６）の値としては、システムにおける全てのＣ_bコンデンサの合計容量の少なくとも約１０倍が望ましい。
【００１７】
（ｄ）ブートストラップ路における抵抗体Ｒ_b（４０）の抵抗値はできるだけ減少させている。抵抗体Ｒ_b（４０）はコンデンサＣ_b（２８）の充電を制限しているが、制限しないと、増加した電流が寄生基板ダイオードを介して流れ、そのために誤動作状態が発生する。この抵抗値は、できるだけ小さいことが好ましく、特に０オームであることが望ましい。
【００１８】
（ｅ）基板ダイオードＤ_S（２４）の経路における抵抗値を増加させるため、さらに、他の抵抗体Ｒ_COM（４０）が、図４に示した回路線４１に、すなわち、ＭＯＳゲートドライバー回路の共通ノードとパワー切替回路の共通ノードとの間に接続する。この抵抗体Ｒ_COM（４２）は、コンデンサＣ_b（２６）と基板電流をも減少させる。抵抗体Ｒ_COMは、約１オームから２０オームの範囲内の抵抗値を有する。
【図面の簡単な説明】
【図１】 一対の高電圧デバイスを駆動するように接続した従来のドライバー回路を示す概略図である。
【図２】 図１に示した回路の動作を示す回路図である。
【図３】 上側のトランジスタ装置がオフ状態になったときでの転流電流路を示す概略図である。
【図４】 本発明の実施の形態の回路図である。
【図５】 本発明の別の特徴を示す回路図である。
【図６】 大容量のときにコンデンサのピーク電圧が減少されていることを示すために、異なった容量でのコンデンサ電圧をプロットしたグラフである。
【符号の説明】
２０ 集積回路
２２ ブートストラップダイオード
２４ 寄生基板ダイオード
２６ コンデンサ
２８ コンデンサ
３４ 高電圧ダイオード
４０ 抵抗
４２ 抵抗

Claims (6)

1. 高電圧デバイスのための駆動回路であって、
   ＭＯＳゲートドライバーと、パワー切替回路とからなり、
   上記のパワー切替回路は、上記の駆動回路の高電圧部により駆動される第１の高電圧側ＭＯＳゲートトランジスタ及び上記の駆動回路の低電圧部により駆動される第２の低電圧側ＭＯＳゲートトランジスタを備え、上記のＭＯＳゲートドライバーは、第１及び第２のＭＯＳゲートトランジスタに接続され、第１及び第２のＭＯＳゲートトランジスタを交互にオン状態にし、
   上記のパワー切替え回路は、第１及び第２のＭＯＳゲートトランジスタの間に電圧出力ノード（V_ｏ）を有し、上記の第２ＭＯＳゲートトランジスタは回復ダイオードと固有のインダクタンスＬ_Ｓ１、Ｌ_Ｓ２とを有し、
   上記の駆動回路は集積回路であって、駆動回路の高電圧側の電源の第１回路ノードＶ_ｂと駆動ＭＯＳゲートドライバー回路 の第２回路ノードＶ_Ｓとの間に接続された共通ノード (COM) と第１コンデンサＣ_ｂを備え、この第２回路ノードＶ _ｓ は電圧出力ノードＶ _ｏ に接続され、
   上記の第１コンデンサＣ_ｂは、共通ノード(COM)と第１回路ノードＶ_ｂとの間に接続された第２充電コンデンサＣ_ＶＣＣ、抵抗体Ｒ_ｂ及びダイオードＤ_ｂを含むブートストラップ回路とを備え、
   上記の第１コンデンサＣ_ｂは、最大パルスオン時間にわたって上記の第１ＭＯＳゲートトランジスタの電圧を保持するのに必要な容量を実質的に越えた、高い選択された容量値を有し、この容量値が、固有インダクタンス(Ｌ_Ｓ１、Ｌ_Ｓ２)と上記の２つのＭＯＳゲートトランジスタの大きさと種類とに対応して定められ、抵抗体Ｒ _ｂ の抵抗値は小さい値に減少される
   高パワーデバイスの駆動回路。
2. 請求項１に記載の駆動回路において、上記の第１コンデンサＣ_ｂは、ＩＲサイズ３「ｋ」型ＩＧＢＴの場合に約０.４７μＦよりも大きい容量を有する駆動回路。
3. 請求項１に記載された駆動回路において、第２コンデンサＣ_ＶＣＣは、第１コンデンサＣ_ｂの値の少なくとも約１０倍の容量を有する駆動回路。
4. 請求項１に記載された駆動回路において、抵抗体Ｒ_ｂの抵抗値はできるだけ小さい値に減少される駆動回路。
5. 請求項４に記載された駆動回路において、抵抗体Ｒ_ｂの抵抗値は約０オームである駆動回路。
6. 請求項１に記載された駆動回路において、さらに、上記のＭＯＳゲートドライバー回路の共通ノードとパワー切替え回路の共通ノードとの間に接続される、約１から２０オームの範囲内の第２の抵抗体Ｒ_ＣＯＭを備える駆動回路。

Images