JP3762433B2 - 半導体装置及び不揮発性メモリ - Google Patents
半導体装置及び不揮発性メモリ Download PDFInfo
- Publication number
- JP3762433B2 JP3762433B2 JP51442396A JP51442396A JP3762433B2 JP 3762433 B2 JP3762433 B2 JP 3762433B2 JP 51442396 A JP51442396 A JP 51442396A JP 51442396 A JP51442396 A JP 51442396A JP 3762433 B2 JP3762433 B2 JP 3762433B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- floating gate
- channel
- drain
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 230000015654 memory Effects 0.000 title claims description 14
- 230000005669 field effect Effects 0.000 claims description 7
- 239000002800 charge carrier Substances 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 230000005641 tunneling Effects 0.000 claims 1
- 230000005684 electric field Effects 0.000 description 27
- 238000009826 distribution Methods 0.000 description 8
- 239000002784 hot electron Substances 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 238000012546 transfer Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 241000293849 Cordylanthus Species 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7885—Hot carrier injection from the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、電界効果トランジスタを有するメモリ素子が表面に設けられている半導体本体を具える半導体装置であって、前記電界効果トランジスタは、各々がｐｎ接合により半導体本体の周囲部分から分離されているソース領域及びドレイン領域と、これらソース及びドレイン領域間に位置するチャネル領域とを有しており、前記半導体本体には制御電極と、この制御電極及び前記チャネル領域間に位置し且つ間挿ゲート誘電体により前記表面から分離されているフローティングゲート電極とが設けられ、前記チャネル領域における熱い電荷キャリアの発生により前記フローティングゲート電極のソース領域側に電荷を与える手段が設けられている半導体装置に関するものである。又、本発明は上述したメモリ素子を多数個行及び列の系列に配置して成る不揮発性メモリにも関するものである。このようなメモリは例えば頭文字（Ｅ）ＥＰＲＯＭ又はフラッシュＥＰＲＯＭの下で一般に知られている。このような装置は、ＩＥＥＥ ＥＬＣＴＲＯＮ ＤＥＶＩＣＥ ＬＥＴＴＥＲＳ，Ｖｏｌ．ＥＤＬ−７，Ｎｏ．９（１９８６年９月）の第５４０〜５４２頁のＷｕ氏等の論文“A source-side injection erasable programmable read-only memory（ＳＩ−ＥＰＲＯＭ）device”から知られている。
この種類の通常のメモリでは、熱い電子がチャネルのドレイン側での高電界により発生されてゲート酸化物を経てフローティングゲート内に注入されることにより、フローティングゲート電極が帯電される。ファウラー・ノルトハイム（Fowler-Nordheim）のトンネル効果がしばしば消去のためにソース領域付近で用いられる。
ＥＰＲＯＭ素子の主なパラメータの１つはこの素子をプログラミングしうる速度である。フローティングゲートへの電荷転送が有効に達成されるための条件は、熱い電子が半導体本体中で有効に発生されることと、半導体本体とゲート誘電体との間の境界で或いはそれに極めて接近して熱い電子が発生されることと、ゲート誘電体中の電界がフローティングゲートへの電荷転送を促進させる必要があることである。通常の素子では、ドレイン領域に充分に高い電圧を与えたトランジスタにおけるチャネル電流により熱い電子を有効に形成しうる。しかし、これと同時に他の２つの条件を満足させることは極めて困難である。例えば、通常フローティングゲート電極の上方に設けられている制御電極に比較的高い電圧を印加することにより適切な電界を得ることができる。しかし、このような高電圧はチャネル中の電界をドレイン領域付近で減少させ、従って熱い電子の発生に悪影響を及ぼす。
Ｗｕ氏等による前記の論文には、上述した欠点を無くすために、熱い電子の発生及び注入をトランジスタのドレイン領域中ではなくソース領域付近で行なうようにした不揮発性メモリ素子が記載されている。表面上から見て、ソース領域をフローティングゲート及び制御電極より成る積層体からある距離の位置に設けることにより、電子を加速するのに必要な電界が得られる。製造に当たってはソース領域とゲート電極の積層体との間のポリスペーサを用いて追加のフローティングゲート電極を形成するようにしている。このセルを製造する場合、通常のセルに比べて追加のポリ層を必要とする。更に、積層体のドレイン側に同時に得られるスペーサを、追加のマスクを用いた別個のエッチング工程で除去する必要がある。
本発明の目的は、特に、熱い電荷キャリアの電荷転送がチャネルのソース側で行なわれ且つ比較的簡単に製造しうる簡単構成の不揮発性メモリセルを提供せんとするにある。
本発明は、電界効果トランジスタを有するメモリ素子が表面に設けられている半導体本体を具える半導体装置であって、前記電界効果トランジスタは、各々がｐｎ接合により半導体本体の周囲部分から分離されているソース領域及びドレイン領域と、これらソース及びドレイン領域間に位置するチャネル領域とを有しており、前記半導体本体には制御電極と、この制御電極及び前記チャネル領域間に位置し且つ間挿ゲート誘電体により前記表面から分離されているフローティングゲート電極とが設けられ、前記チャネル領域における熱い電荷キャリアの発生により前記フローティングゲート電極のソース領域側に電荷を与える手段が設けられている半導体装置において、
前記手段が、前記ソース領域に隣接して前記ゲート誘電体の厚肉部分を有し、前記ソース領域のｐｎ接合がこの厚肉部分の下側で半導体本体の前記表面と交差しており、前記ソース領域と前記フローティングゲート電極とが前記表面上から見て一致している縁部を有しており、前記ドレイン領域のｐｎ接合が前記表面と交差する領域での前記ゲート誘電体が前記厚肉部分の領域での前記ゲート誘電体よりも薄肉になっていることを特徴とする。ゲート誘電体の厚肉部分は例えば熱酸化により得ることができる。この場合、フローティングゲートとチャネルとの間でソース領域に向かうチャネルの方向で徐々に厚肉となり、いわゆる鳥のくちばしのプロファイルを有するゲート酸化物が得られる。このプロファイルは、フローティングゲート電極へ転送するのに必要なエネルギーを有する電子をチャネル中に生ぜしめるのに充分な値及び幅を有する横方向の電界成分をチャネルの下側部分に生ぜしめる。更にこの電荷転送は、制御電極とチャネルとの間に存在しソース側におけるよりもドレイン側において小さくなる電圧により好影響を受ける。
酸化中、酸化防止マスクを用いなければ酸化物はドレイン側においても厚肉となる。ドレイン側における酸化物の厚肉部分がチャネル中の電界分布に全く或いは少なくとも殆ど影響を及ぼさない利点を有する実施例では、ゲート誘電体及びフローティングゲート電極がドレイン領域の上方まで延在し、ゲート誘電体がドレイン領域の上に且つ表面上から見てチャネルからある距離の位置に位置している他の厚肉部分を有しているようにする。厚肉酸化物を越えてフローティングゲートの下側まで延在するドレイン領域を簡単に得るようにする実施例では、ドレイン領域に、前記他の厚肉部分の下側でチャネル領域まで延在する延長部を設ける。
セルはそれ自体既知の種々の方法で消去せしめることができる。好適実施例では、ドレイン領域側のチャネル領域部分上に位置する前記ゲート誘電体の部分の厚さは前記フローティングゲート電極上に蓄積された情報がこのフローティングゲート電極と前記ドレイン領域との間の電荷キャリアのトンネル効果により消去しうるような厚さとなっているようにする。
本発明を図面に示す実施例につき詳細に説明する。
図面は線図的なものであり、各部分は実際のものに正比例して描いていないことに注意すべきである。図１の半導体装置は例えば珪素より成る半導体本体１を具え、この半導体本体は表面２に隣接する第１導電型、本例ではｐ型の表面領域３を有する。この表面領域には、ソース領域４と、ドレイン領域５と、これらソース及びドレイン領域間に位置するチャネル６とを有する電界効果トランジスタの形態の不揮発性メモリ素子が設けられている。ソース領域及びドレイン領域はｎ型表面区域を以て構成され、これらにそれぞれソース電極７及びドレイン電極８が設けられている。チャネル６の上方には珪素より成るフローティングゲート電極９があり、このフローティングゲート電極は、通常酸化珪素より成る誘電体層１０によりチャネル６から分離されている。ゲート電極９はあらゆる面で電気絶縁材料で囲まれている為、不揮発性情報を電荷の形態で電極９上に蓄積しうる。フローティングゲート電極９の上方には通常の制御電極１１があり、この制御電極は間挿誘電体層１２によりフローティングゲート電極から絶縁されている。
書き込みは、電流をソース領域からドレイン領域に流すことによりソース領域４に隣接して発生される熱い電子を以て行なわれる。この目的のために、チャネル内でソース側に高電界を発生させる手段がソース領域４の付近で半導体装置に設けられている。この高電界中で電子が加速される。本発明によれば、この手段がゲート誘電体１０の厚肉部分１３を有し、ソース領域４のｐｎ接合２５がこの厚肉部分１３の下側で半導体本体１の表面２に交差するようにする。フローティングゲート電極９とソース領域４との互いに対向する縁部を少なくとも殆ど一致させ、少なくともゲート電極９が、厚肉部分１３の下側でソース領域に隣接するチャネル部分の上方に延在するようにする。ドレイン領域５のｐｎ接合２６を、図１から明らかなようにゲート酸化物１０が厚肉部分１３の領域におけるよりも薄肉となっているチャネル６中の位置で表面２と交差させ、大きな電界がチャネルのドレイン側にも形成されないようにする。本例では、フローティングゲート電極と制御電極とを積層体の形態で設ける為、これらの電極の縁部は少なくともチャネルの長手方向で一致し且つこれら電極の双方がソース領域４及びドレイン領域５間のチャネル全体を被覆する。
ゲート酸化物の厚肉部分１３はそれ自体既知の種々の方法で得ることができる。半導体本体及びフローティングゲート電極９が珪素より成りゲート電極１０が酸化珪素より成っている本例では、厚肉部分１３は、少なくとも部分的にソース領域４の区域における珪素材料の熱酸化により得られる酸化物層を以て構成される。この酸化物はチャネルの方向でソース領域４に向かって徐々に厚肉となっており、このことはチャネル中の電界分布にとって好ましいことである。チャネルの反対側、即ちドレイン側においても、この酸化物の第２の厚肉部分１４をこの酸化工程中形成しうる。この厚肉部分はチャネル６からある距離の位置でドレイン領域５上に位置し、従ってチャネル中の電界分布に全く或いは殆ど影響を及ぼさない。本例では、第２の厚肉部分１４の下側でチャネル６まで延在する延長部５ａをドレイン領域に設けることにより、ソース領域とドレイン領域との間の非対称性が得られる。
半導体装置の製造の数工程を図２〜４につき説明する。製造の出発点を、少なくとも表面領域３が１０17原子／ｃｍ3のドーピング濃度でｐ型となっている珪素基板１であるものとする。製造すべきトランジスタのゲート誘電体を形成する約１２ｎｍの厚さの酸化物層１０を酸化により表面上に得る。この酸化物層１０上に、多結晶珪素（以後単にポリと称する）より成る約０．３μｍの厚さの第１の層１５をＣＶＤにより堆積し、この堆積中に又は堆積後の別個のドーピング工程中にこの第１のポリ層にｎ型ドーピングを行なう。後の工程でこの第１のポリ層からフローティングゲート電極９を形成する。このポリ層１５上にまず最初にポリ間誘電体層１２を形成する。この層は簡単な例では厚さが例えば２５ｎｍの酸化珪素層を以て構成しうる。他の実施例では、この層が他の材料、例えばオキシニトリドや例えば酸化物−窒化物−酸化物（ＯＮＯ）のように種々の層の系を有するようにしうる。後の工程で制御電極１１を形成するための第２のｎ型ドーピングされたポリ層１６を、それ自体既知の方法で層１２上に形成する。図２は第２のポリ層１６を堆積した後の装置を示す。制御電極１１とフローティングゲート電極９とを既知の技術によりポリ層１５及び１６から形成し（図３）、その後自己整合法のイオン注入により表面区域１７内に燐原子を入れる。
図４に示す次の工程で、装置に熱酸化を行ない、これにより約５０ｎｍの厚肉部分をフローティングゲート電極９の縁部の下側に形成する。この厚肉部分は鳥のくちばしの形状でゲート９の縁部からフローティングゲートの下側まで延在する。これと同時に、酸化物層１８がポリ層の積層体９，１１の側面上に形成され、ソース及びドレインの注入に際してのスペーサ又はその一部として作用する。半導体本体の表面上には酸化物層１９が設けられるも、この酸化物層１９の厚さは多結晶珪素と単結晶珪素との酸化速度の差の為に層１８の厚さよりもわずかに薄くなる可能性がある。横方向の酸素の拡散によってもフローティングゲート電極の下側の珪素材料を酸化珪素に変換する為、酸化物１４がチャネルの縁部でフローティングゲート電極の下側まで延在し、その形状はチャネル中の電界分布を得るのに用いられるいわゆる鳥のくちばしの形状となる。この酸化工程中或いは別個の加熱工程中、表面区域１７に与えられている燐原子が珪素本体中に更に拡散し、薄肉のゲート酸化物１０の下側まで延在するｎ型領域５ａを形成する。次の工程で所望の幅のスペーサを積層体９，１１の側面上に形成しうる。この目的のために、まず最初酸化物層を既知の方法で堆積し、異方性のエッチバックによりこの酸化物層からスペーサを得る。このエッチング工程により、スペーサを介して積層体９，１１に隣接する酸化物１９を部分的に又は完全に除去でき、このことはソース又はドレイン注入にとって好ましいことである。次に装置を注入処理し、これにより多量にドーピングされたｎ型領域４及び５を例えば砒素のドーピングにより形成する。積層体９，１１の縁部におけるスペーサは、チャネル６の方向に面する領域４（図１）の縁部がゲート電極９及び１１の縁部とほぼ一致し、チャネル６の一部が鳥のくちばしの厚肉酸化物１３の下側に位置するようにする作用をする。装置には更に、酸化物層１４中に接点窓をあけたり、接点７及び８を設けたりするような通常の処理を行なうことができる。このような処理はこの分野で一般に既知であり、その更なる説明は省略する。
図５は制御電極に２つの異なる電圧を印加した場合のチャネル中の電界分布を示す。これら双方の場合のドレイン領域の電圧は５Ｖである。チャネル中のソース領域までの距離ｄを横軸上にプロットし、横方向の電界強度（Ｅlat）を縦軸上にプロットしてある。曲線２０は低ゲート電圧、例えば３Ｖでの状態を示す。この場合、チャネルのドレイン側での電界強度がチャネルのソース側におけるよりも著しく高くなる。これは、高電界によりチャネルのドレイン側に熱い電子が形成される為である。しかし、これらの電子のフローティングゲートへの転送はゲート酸化物中の電界が極めて弱い為に阻止されるか或いはドレイン領域における電圧の為に間違った方向に行なわれる。曲線２１は、ドレイン電圧を同じにしてゲート電圧を著しく高くした場合、例えばゲート電圧を１０Ｖにした場合のチャネル中の電界分布を示す。この場合、チャネルのソース側に強い電界が得られ、ドレイン側に比較的弱い電界が得られる。この場合チャネル中の電子はソース側で加速される。又、この場合、ソース領域と制御電極との間の高電圧の為にフローティングゲートへの有効な電荷転送が行なわれ、これにより電荷転送に好ましい電界がゲート酸化物中に形成される。図６は、チャネルのドレイン側での（計算した）横方向の最大電界強度（Ｅlet,max）（曲線２２）とソース側での（計算した）横方向の最大電界強度（曲線２３）とをここで説明するメモリセルに対する（フローティング）ゲート電圧の関数として示す。このグラフから明らかなように、制御電極に印加する電圧が高くなるとドレイン側の電界強度は小さくなりソース側の電界強度は大きくなる。
高い正の電圧をドレイン領域に印加し、低い電圧を制御電極に印加することにより、薄肉ゲート酸化物１０の前記の厚さが、ファウラー・ノルトハイムのトンネル効果を消去に用いることができる。これらの条件の下で、電子はフローティングゲート電極からゲート酸化物１０を経てドレイン領域５に突き抜けることができる。
上述した装置は２つのみのポリ層から標準の技術で製造しうる。
図７は、ゲート電極に対し２つのポリ層を有する本発明による半導体装置の他の実施例の断面図である。本例のフローティングゲート電極９及び制御電極１１は前の実施例のような積層体を構成せず、チャネルの長さ方向で互いに独立に規定される。フローティングゲート９は比較的薄肉のゲート酸化物１０上に設けられる。制御電極１１はフローティングゲート電極９に重なるとともこのフローティングゲート電極の両側でゲート酸化物の厚肉部分１３及び１４上に延在する。ソース領域４の縁部はこの場合もフローティングゲート電極１１の縁部とほぼ一致し、従ってこの場合もゲート酸化物の隣接部分１３の下側に強い電界を発生でき、この電界内で書き込みの目的のための熱い電荷キャリアが形成される。チャネル６のドレイン側で電界分布にピークが形成されるのはドレイン延長部５ａにより阻止される。
本発明は上述した実施例に限定されず、当業者にとっては本発明の範囲内で種々の変更が可能であること明らかである。上述した実施例の導電型を反転させることができる。ゲート誘電体の厚肉部分は酸化工程による以外の方法、例えば堆積及び写真食刻により得ることができる。消去のためには、トンネル効果以外の機構、例えばフローティングゲート電極中への正孔の注入を用いることができる。これらの正孔はドレイン領域のｐｎ接合のアバランシェ降伏により形成でき、フローティングゲートにおける電子の電荷を補償する。
【図面の簡単な説明】
図１は本発明による半導体装置の断面図であり、
図２〜図４はこの半導体装置の製造の数工程を示し、
図５は２つの異なるゲート電圧に対する横方向の電界分布を示し、
図６は図１の半導体装置におけるチャネルのソース及びドレイン側の最大電界強度を示すグラフであり、
図７は本発明による半導体装置の他の実施例を示す断面図である。
この種類の通常のメモリでは、熱い電子がチャネルのドレイン側での高電界により発生されてゲート酸化物を経てフローティングゲート内に注入されることにより、フローティングゲート電極が帯電される。ファウラー・ノルトハイム（Fowler-Nordheim）のトンネル効果がしばしば消去のためにソース領域付近で用いられる。
ＥＰＲＯＭ素子の主なパラメータの１つはこの素子をプログラミングしうる速度である。フローティングゲートへの電荷転送が有効に達成されるための条件は、熱い電子が半導体本体中で有効に発生されることと、半導体本体とゲート誘電体との間の境界で或いはそれに極めて接近して熱い電子が発生されることと、ゲート誘電体中の電界がフローティングゲートへの電荷転送を促進させる必要があることである。通常の素子では、ドレイン領域に充分に高い電圧を与えたトランジスタにおけるチャネル電流により熱い電子を有効に形成しうる。しかし、これと同時に他の２つの条件を満足させることは極めて困難である。例えば、通常フローティングゲート電極の上方に設けられている制御電極に比較的高い電圧を印加することにより適切な電界を得ることができる。しかし、このような高電圧はチャネル中の電界をドレイン領域付近で減少させ、従って熱い電子の発生に悪影響を及ぼす。
Ｗｕ氏等による前記の論文には、上述した欠点を無くすために、熱い電子の発生及び注入をトランジスタのドレイン領域中ではなくソース領域付近で行なうようにした不揮発性メモリ素子が記載されている。表面上から見て、ソース領域をフローティングゲート及び制御電極より成る積層体からある距離の位置に設けることにより、電子を加速するのに必要な電界が得られる。製造に当たってはソース領域とゲート電極の積層体との間のポリスペーサを用いて追加のフローティングゲート電極を形成するようにしている。このセルを製造する場合、通常のセルに比べて追加のポリ層を必要とする。更に、積層体のドレイン側に同時に得られるスペーサを、追加のマスクを用いた別個のエッチング工程で除去する必要がある。
本発明の目的は、特に、熱い電荷キャリアの電荷転送がチャネルのソース側で行なわれ且つ比較的簡単に製造しうる簡単構成の不揮発性メモリセルを提供せんとするにある。
本発明は、電界効果トランジスタを有するメモリ素子が表面に設けられている半導体本体を具える半導体装置であって、前記電界効果トランジスタは、各々がｐｎ接合により半導体本体の周囲部分から分離されているソース領域及びドレイン領域と、これらソース及びドレイン領域間に位置するチャネル領域とを有しており、前記半導体本体には制御電極と、この制御電極及び前記チャネル領域間に位置し且つ間挿ゲート誘電体により前記表面から分離されているフローティングゲート電極とが設けられ、前記チャネル領域における熱い電荷キャリアの発生により前記フローティングゲート電極のソース領域側に電荷を与える手段が設けられている半導体装置において、
前記手段が、前記ソース領域に隣接して前記ゲート誘電体の厚肉部分を有し、前記ソース領域のｐｎ接合がこの厚肉部分の下側で半導体本体の前記表面と交差しており、前記ソース領域と前記フローティングゲート電極とが前記表面上から見て一致している縁部を有しており、前記ドレイン領域のｐｎ接合が前記表面と交差する領域での前記ゲート誘電体が前記厚肉部分の領域での前記ゲート誘電体よりも薄肉になっていることを特徴とする。ゲート誘電体の厚肉部分は例えば熱酸化により得ることができる。この場合、フローティングゲートとチャネルとの間でソース領域に向かうチャネルの方向で徐々に厚肉となり、いわゆる鳥のくちばしのプロファイルを有するゲート酸化物が得られる。このプロファイルは、フローティングゲート電極へ転送するのに必要なエネルギーを有する電子をチャネル中に生ぜしめるのに充分な値及び幅を有する横方向の電界成分をチャネルの下側部分に生ぜしめる。更にこの電荷転送は、制御電極とチャネルとの間に存在しソース側におけるよりもドレイン側において小さくなる電圧により好影響を受ける。
酸化中、酸化防止マスクを用いなければ酸化物はドレイン側においても厚肉となる。ドレイン側における酸化物の厚肉部分がチャネル中の電界分布に全く或いは少なくとも殆ど影響を及ぼさない利点を有する実施例では、ゲート誘電体及びフローティングゲート電極がドレイン領域の上方まで延在し、ゲート誘電体がドレイン領域の上に且つ表面上から見てチャネルからある距離の位置に位置している他の厚肉部分を有しているようにする。厚肉酸化物を越えてフローティングゲートの下側まで延在するドレイン領域を簡単に得るようにする実施例では、ドレイン領域に、前記他の厚肉部分の下側でチャネル領域まで延在する延長部を設ける。
セルはそれ自体既知の種々の方法で消去せしめることができる。好適実施例では、ドレイン領域側のチャネル領域部分上に位置する前記ゲート誘電体の部分の厚さは前記フローティングゲート電極上に蓄積された情報がこのフローティングゲート電極と前記ドレイン領域との間の電荷キャリアのトンネル効果により消去しうるような厚さとなっているようにする。
本発明を図面に示す実施例につき詳細に説明する。
図面は線図的なものであり、各部分は実際のものに正比例して描いていないことに注意すべきである。図１の半導体装置は例えば珪素より成る半導体本体１を具え、この半導体本体は表面２に隣接する第１導電型、本例ではｐ型の表面領域３を有する。この表面領域には、ソース領域４と、ドレイン領域５と、これらソース及びドレイン領域間に位置するチャネル６とを有する電界効果トランジスタの形態の不揮発性メモリ素子が設けられている。ソース領域及びドレイン領域はｎ型表面区域を以て構成され、これらにそれぞれソース電極７及びドレイン電極８が設けられている。チャネル６の上方には珪素より成るフローティングゲート電極９があり、このフローティングゲート電極は、通常酸化珪素より成る誘電体層１０によりチャネル６から分離されている。ゲート電極９はあらゆる面で電気絶縁材料で囲まれている為、不揮発性情報を電荷の形態で電極９上に蓄積しうる。フローティングゲート電極９の上方には通常の制御電極１１があり、この制御電極は間挿誘電体層１２によりフローティングゲート電極から絶縁されている。
書き込みは、電流をソース領域からドレイン領域に流すことによりソース領域４に隣接して発生される熱い電子を以て行なわれる。この目的のために、チャネル内でソース側に高電界を発生させる手段がソース領域４の付近で半導体装置に設けられている。この高電界中で電子が加速される。本発明によれば、この手段がゲート誘電体１０の厚肉部分１３を有し、ソース領域４のｐｎ接合２５がこの厚肉部分１３の下側で半導体本体１の表面２に交差するようにする。フローティングゲート電極９とソース領域４との互いに対向する縁部を少なくとも殆ど一致させ、少なくともゲート電極９が、厚肉部分１３の下側でソース領域に隣接するチャネル部分の上方に延在するようにする。ドレイン領域５のｐｎ接合２６を、図１から明らかなようにゲート酸化物１０が厚肉部分１３の領域におけるよりも薄肉となっているチャネル６中の位置で表面２と交差させ、大きな電界がチャネルのドレイン側にも形成されないようにする。本例では、フローティングゲート電極と制御電極とを積層体の形態で設ける為、これらの電極の縁部は少なくともチャネルの長手方向で一致し且つこれら電極の双方がソース領域４及びドレイン領域５間のチャネル全体を被覆する。
ゲート酸化物の厚肉部分１３はそれ自体既知の種々の方法で得ることができる。半導体本体及びフローティングゲート電極９が珪素より成りゲート電極１０が酸化珪素より成っている本例では、厚肉部分１３は、少なくとも部分的にソース領域４の区域における珪素材料の熱酸化により得られる酸化物層を以て構成される。この酸化物はチャネルの方向でソース領域４に向かって徐々に厚肉となっており、このことはチャネル中の電界分布にとって好ましいことである。チャネルの反対側、即ちドレイン側においても、この酸化物の第２の厚肉部分１４をこの酸化工程中形成しうる。この厚肉部分はチャネル６からある距離の位置でドレイン領域５上に位置し、従ってチャネル中の電界分布に全く或いは殆ど影響を及ぼさない。本例では、第２の厚肉部分１４の下側でチャネル６まで延在する延長部５ａをドレイン領域に設けることにより、ソース領域とドレイン領域との間の非対称性が得られる。
半導体装置の製造の数工程を図２〜４につき説明する。製造の出発点を、少なくとも表面領域３が１０17原子／ｃｍ3のドーピング濃度でｐ型となっている珪素基板１であるものとする。製造すべきトランジスタのゲート誘電体を形成する約１２ｎｍの厚さの酸化物層１０を酸化により表面上に得る。この酸化物層１０上に、多結晶珪素（以後単にポリと称する）より成る約０．３μｍの厚さの第１の層１５をＣＶＤにより堆積し、この堆積中に又は堆積後の別個のドーピング工程中にこの第１のポリ層にｎ型ドーピングを行なう。後の工程でこの第１のポリ層からフローティングゲート電極９を形成する。このポリ層１５上にまず最初にポリ間誘電体層１２を形成する。この層は簡単な例では厚さが例えば２５ｎｍの酸化珪素層を以て構成しうる。他の実施例では、この層が他の材料、例えばオキシニトリドや例えば酸化物−窒化物−酸化物（ＯＮＯ）のように種々の層の系を有するようにしうる。後の工程で制御電極１１を形成するための第２のｎ型ドーピングされたポリ層１６を、それ自体既知の方法で層１２上に形成する。図２は第２のポリ層１６を堆積した後の装置を示す。制御電極１１とフローティングゲート電極９とを既知の技術によりポリ層１５及び１６から形成し（図３）、その後自己整合法のイオン注入により表面区域１７内に燐原子を入れる。
図４に示す次の工程で、装置に熱酸化を行ない、これにより約５０ｎｍの厚肉部分をフローティングゲート電極９の縁部の下側に形成する。この厚肉部分は鳥のくちばしの形状でゲート９の縁部からフローティングゲートの下側まで延在する。これと同時に、酸化物層１８がポリ層の積層体９，１１の側面上に形成され、ソース及びドレインの注入に際してのスペーサ又はその一部として作用する。半導体本体の表面上には酸化物層１９が設けられるも、この酸化物層１９の厚さは多結晶珪素と単結晶珪素との酸化速度の差の為に層１８の厚さよりもわずかに薄くなる可能性がある。横方向の酸素の拡散によってもフローティングゲート電極の下側の珪素材料を酸化珪素に変換する為、酸化物１４がチャネルの縁部でフローティングゲート電極の下側まで延在し、その形状はチャネル中の電界分布を得るのに用いられるいわゆる鳥のくちばしの形状となる。この酸化工程中或いは別個の加熱工程中、表面区域１７に与えられている燐原子が珪素本体中に更に拡散し、薄肉のゲート酸化物１０の下側まで延在するｎ型領域５ａを形成する。次の工程で所望の幅のスペーサを積層体９，１１の側面上に形成しうる。この目的のために、まず最初酸化物層を既知の方法で堆積し、異方性のエッチバックによりこの酸化物層からスペーサを得る。このエッチング工程により、スペーサを介して積層体９，１１に隣接する酸化物１９を部分的に又は完全に除去でき、このことはソース又はドレイン注入にとって好ましいことである。次に装置を注入処理し、これにより多量にドーピングされたｎ型領域４及び５を例えば砒素のドーピングにより形成する。積層体９，１１の縁部におけるスペーサは、チャネル６の方向に面する領域４（図１）の縁部がゲート電極９及び１１の縁部とほぼ一致し、チャネル６の一部が鳥のくちばしの厚肉酸化物１３の下側に位置するようにする作用をする。装置には更に、酸化物層１４中に接点窓をあけたり、接点７及び８を設けたりするような通常の処理を行なうことができる。このような処理はこの分野で一般に既知であり、その更なる説明は省略する。
図５は制御電極に２つの異なる電圧を印加した場合のチャネル中の電界分布を示す。これら双方の場合のドレイン領域の電圧は５Ｖである。チャネル中のソース領域までの距離ｄを横軸上にプロットし、横方向の電界強度（Ｅlat）を縦軸上にプロットしてある。曲線２０は低ゲート電圧、例えば３Ｖでの状態を示す。この場合、チャネルのドレイン側での電界強度がチャネルのソース側におけるよりも著しく高くなる。これは、高電界によりチャネルのドレイン側に熱い電子が形成される為である。しかし、これらの電子のフローティングゲートへの転送はゲート酸化物中の電界が極めて弱い為に阻止されるか或いはドレイン領域における電圧の為に間違った方向に行なわれる。曲線２１は、ドレイン電圧を同じにしてゲート電圧を著しく高くした場合、例えばゲート電圧を１０Ｖにした場合のチャネル中の電界分布を示す。この場合、チャネルのソース側に強い電界が得られ、ドレイン側に比較的弱い電界が得られる。この場合チャネル中の電子はソース側で加速される。又、この場合、ソース領域と制御電極との間の高電圧の為にフローティングゲートへの有効な電荷転送が行なわれ、これにより電荷転送に好ましい電界がゲート酸化物中に形成される。図６は、チャネルのドレイン側での（計算した）横方向の最大電界強度（Ｅlet,max）（曲線２２）とソース側での（計算した）横方向の最大電界強度（曲線２３）とをここで説明するメモリセルに対する（フローティング）ゲート電圧の関数として示す。このグラフから明らかなように、制御電極に印加する電圧が高くなるとドレイン側の電界強度は小さくなりソース側の電界強度は大きくなる。
高い正の電圧をドレイン領域に印加し、低い電圧を制御電極に印加することにより、薄肉ゲート酸化物１０の前記の厚さが、ファウラー・ノルトハイムのトンネル効果を消去に用いることができる。これらの条件の下で、電子はフローティングゲート電極からゲート酸化物１０を経てドレイン領域５に突き抜けることができる。
上述した装置は２つのみのポリ層から標準の技術で製造しうる。
図７は、ゲート電極に対し２つのポリ層を有する本発明による半導体装置の他の実施例の断面図である。本例のフローティングゲート電極９及び制御電極１１は前の実施例のような積層体を構成せず、チャネルの長さ方向で互いに独立に規定される。フローティングゲート９は比較的薄肉のゲート酸化物１０上に設けられる。制御電極１１はフローティングゲート電極９に重なるとともこのフローティングゲート電極の両側でゲート酸化物の厚肉部分１３及び１４上に延在する。ソース領域４の縁部はこの場合もフローティングゲート電極１１の縁部とほぼ一致し、従ってこの場合もゲート酸化物の隣接部分１３の下側に強い電界を発生でき、この電界内で書き込みの目的のための熱い電荷キャリアが形成される。チャネル６のドレイン側で電界分布にピークが形成されるのはドレイン延長部５ａにより阻止される。
本発明は上述した実施例に限定されず、当業者にとっては本発明の範囲内で種々の変更が可能であること明らかである。上述した実施例の導電型を反転させることができる。ゲート誘電体の厚肉部分は酸化工程による以外の方法、例えば堆積及び写真食刻により得ることができる。消去のためには、トンネル効果以外の機構、例えばフローティングゲート電極中への正孔の注入を用いることができる。これらの正孔はドレイン領域のｐｎ接合のアバランシェ降伏により形成でき、フローティングゲートにおける電子の電荷を補償する。
【図面の簡単な説明】
図１は本発明による半導体装置の断面図であり、
図２〜図４はこの半導体装置の製造の数工程を示し、
図５は２つの異なるゲート電圧に対する横方向の電界分布を示し、
図６は図１の半導体装置におけるチャネルのソース及びドレイン側の最大電界強度を示すグラフであり、
図７は本発明による半導体装置の他の実施例を示す断面図である。
Claims (5)
- 電界効果トランジスタを有するメモリ素子が表面に設けられている半導体本体を具える半導体装置であって、前記電界効果トランジスタは、各々がｐｎ接合により半導体本体の周囲部分から分離されているソース領域及びドレイン領域と、これらソース及びドレイン領域間に位置するチャネル領域とを有しており、前記半導体本体には制御電極と、この制御電極及び前記チャネル領域間に位置し且つ間挿ゲート誘電体により前記表面から分離されているフローティングゲート電極とが設けられ、前記チャネル領域における熱い電荷キャリアの発生により前記フローティングゲート電極のソース領域側に電荷を与える手段が設けられている半導体装置において、
前記手段が、前記ソース領域に隣接して前記ゲート誘電体の厚肉部分を有し、前記ソース領域のｐｎ接合がこの厚肉部分の下側で半導体本体の前記表面と交差しており、前記ソース領域と前記フローティングゲート電極とが前記表面上から見て一致している縁部を有しており、前記ドレイン領域のｐｎ接合が前記表面と交差する領域での前記ゲート誘電体が前記厚肉部分の領域での前記ゲート誘電体よりも薄肉になっていることを特徴とする半導体装置。 - 請求の範囲１に記載の半導体装置において、前記ゲート誘電体及び前記フローティングゲート電極が前記ドレイン領域の上方まで延在し、前記ゲート誘電体が前記ドレイン領域の上に且つ前記表面上から見て前記チャネル領域から離間している他の厚肉部分を有していることを特徴とする半導体装置。
- 請求の範囲２に記載の半導体装置において、前記ドレイン領域に、前記他の厚肉部分の下側で前記チャネル領域まで延在する延長部が設けられていることを特徴とする半導体装置。
- 請求の範囲１〜３のいずれか一項に記載の半導体装置において、ドレイン領域側のチャネル領域部分上に位置する前記ゲート誘電体の部分の厚さは前記フローティングゲート電極上に蓄積された情報がこのフローティングゲート電極と前記ドレイン領域との間の電荷キャリアのトンネル効果により消去しうるような厚さとなっていることを特徴とする半導体装置。
- 請求の範囲１〜４のいずれか一項に記載の複数のメモリ素子を共通半導体本体中で行及び列の系列に配置して成る不揮発性メモリ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP94203146 | 1994-10-28 | ||
| NL94203146.9 | 1994-10-28 | ||
| PCT/IB1995/000897 WO1996013863A2 (en) | 1994-10-28 | 1995-10-20 | Field effect device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09507616A JPH09507616A (ja) | 1997-07-29 |
| JP3762433B2 true JP3762433B2 (ja) | 2006-04-05 |
Family
ID=8217325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51442396A Expired - Fee Related JP3762433B2 (ja) | 1994-10-28 | 1995-10-20 | 半導体装置及び不揮発性メモリ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5828099A (ja) |
| EP (1) | EP0737366B1 (ja) |
| JP (1) | JP3762433B2 (ja) |
| KR (1) | KR100350819B1 (ja) |
| DE (1) | DE69526328T2 (ja) |
| TW (1) | TW490082U (ja) |
| WO (1) | WO1996013863A2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5837584A (en) * | 1997-01-15 | 1998-11-17 | Macronix International Co., Ltd. | Virtual ground flash cell with asymmetrically placed source and drain and method of fabrication |
| US6417539B2 (en) * | 1998-08-04 | 2002-07-09 | Advanced Micro Devices, Inc. | High density memory cell assembly and methods |
| US6172392B1 (en) * | 1999-03-29 | 2001-01-09 | Vantis Corporation | Boron doped silicon capacitor plate |
| US6060742A (en) * | 1999-06-16 | 2000-05-09 | Worldwide Semiconductor Manufacturing Corporation | ETOX cell having bipolar electron injection for substrate-hot-electron program |
| US6087695A (en) * | 1999-08-20 | 2000-07-11 | Worldwide Semiconductor Mfg | Source side injection flash EEPROM memory cell with dielectric pillar and operation |
| US6521958B1 (en) * | 1999-08-26 | 2003-02-18 | Micron Technology, Inc. | MOSFET technology for programmable address decode and correction |
| US6518122B1 (en) * | 1999-12-17 | 2003-02-11 | Chartered Semiconductor Manufacturing Ltd. | Low voltage programmable and erasable flash EEPROM |
| US6933554B1 (en) * | 2000-07-11 | 2005-08-23 | Advanced Micro Devices, Inc. | Recessed tunnel oxide profile for improved reliability in NAND devices |
| US6674667B2 (en) * | 2001-02-13 | 2004-01-06 | Micron Technology, Inc. | Programmable fuse and antifuse and method therefor |
| US20020185673A1 (en) | 2001-05-02 | 2002-12-12 | Ching-Hsiang Hsu | Structure of a low-voltage channel write/erase flash memory cell and fabricating method thereof |
| CN1293640C (zh) * | 2001-06-11 | 2007-01-03 | 力晶半导体股份有限公司 | 无接触点信道写入/抹除的闪存存储单元结构与制造方法 |
| DE60226571D1 (de) * | 2002-02-20 | 2008-06-26 | St Microelectronics Srl | Elektrisch programmierbare nichtflüchtige Speicherzelle |
| EP1349205A1 (en) * | 2002-03-28 | 2003-10-01 | eMemory Technology Inc. | Structure of a low-voltage channel write/erase flash memory cell and fabricating method thereof |
| KR100628642B1 (ko) * | 2004-12-31 | 2006-09-26 | 동부일렉트로닉스 주식회사 | 고전압 모스 트랜지스터 및 고전압 모스 트랜지스터의형성방법 |
| US7361551B2 (en) * | 2006-02-16 | 2008-04-22 | Freescale Semiconductor, Inc. | Method for making an integrated circuit having an embedded non-volatile memory |
| CN103633118B (zh) * | 2012-08-24 | 2016-12-21 | 上海华虹宏力半导体制造有限公司 | 浮栅电可擦除型只读存储器及制造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4577295A (en) * | 1983-05-31 | 1986-03-18 | Intel Corporation | Hybrid E2 cell and related array |
| US4769340A (en) * | 1983-11-28 | 1988-09-06 | Exel Microelectronics, Inc. | Method for making electrically programmable memory device by doping the floating gate by implant |
| US5036375A (en) * | 1986-07-23 | 1991-07-30 | Texas Instruments Incorporated | Floating-gate memory cell with tailored doping profile |
| JPH088314B2 (ja) * | 1989-10-11 | 1996-01-29 | 株式会社東芝 | 不揮発性半導体記憶装置およびその製造方法 |
| US5019879A (en) * | 1990-03-15 | 1991-05-28 | Chiu Te Long | Electrically-flash-erasable and electrically-programmable memory storage devices with self aligned tunnel dielectric area |
| JP2602575B2 (ja) * | 1990-07-06 | 1997-04-23 | シャープ株式会社 | 不揮発性半導体記憶装置 |
| US5102814A (en) * | 1990-11-02 | 1992-04-07 | Intel Corporation | Method for improving device scalability of buried bit line flash EPROM devices having short reoxidation beaks and shallower junctions |
| FR2690008B1 (fr) * | 1991-05-29 | 1994-06-10 | Gemplus Card Int | Memoire avec cellule memoire eeprom a effet capacitif et procede de lecture d'une telle cellule memoire. |
| US5274588A (en) * | 1991-07-25 | 1993-12-28 | Texas Instruments Incorporated | Split-gate cell for an EEPROM |
| US5284784A (en) * | 1991-10-02 | 1994-02-08 | National Semiconductor Corporation | Buried bit-line source-side injection flash memory cell |
| US5270980A (en) * | 1991-10-28 | 1993-12-14 | Eastman Kodak Company | Sector erasable flash EEPROM |
| KR940009644B1 (ko) * | 1991-11-19 | 1994-10-15 | 삼성전자 주식회사 | 불휘발성 반도체메모리장치 및 그 제조방법 |
| US5294819A (en) * | 1992-11-25 | 1994-03-15 | Information Storage Devices | Single-transistor cell EEPROM array for analog or digital storage |
| JPH0799251A (ja) * | 1992-12-10 | 1995-04-11 | Sony Corp | 半導体メモリセル |
| US5432740A (en) * | 1993-10-12 | 1995-07-11 | Texas Instruments Incorporated | Low voltage flash EEPROM memory cell with merge select transistor and non-stacked gate structure |
| US5404037A (en) * | 1994-03-17 | 1995-04-04 | National Semiconductor Corporation | EEPROM cell with the drain diffusion region self-aligned to the tunnel oxide region |
-
1995
- 1995-10-20 KR KR1019960703446A patent/KR100350819B1/ko not_active IP Right Cessation
- 1995-10-20 DE DE69526328T patent/DE69526328T2/de not_active Expired - Lifetime
- 1995-10-20 WO PCT/IB1995/000897 patent/WO1996013863A2/en active IP Right Grant
- 1995-10-20 JP JP51442396A patent/JP3762433B2/ja not_active Expired - Fee Related
- 1995-10-20 EP EP95933573A patent/EP0737366B1/en not_active Expired - Lifetime
- 1995-11-01 TW TW088217923U patent/TW490082U/zh not_active IP Right Cessation
-
1997
- 1997-09-22 US US08/935,335 patent/US5828099A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0737366A1 (en) | 1996-10-16 |
| TW490082U (en) | 2002-06-01 |
| WO1996013863A3 (en) | 1996-06-27 |
| KR100350819B1 (ko) | 2003-01-15 |
| DE69526328T2 (de) | 2002-11-21 |
| US5828099A (en) | 1998-10-27 |
| JPH09507616A (ja) | 1997-07-29 |
| DE69526328D1 (de) | 2002-05-16 |
| WO1996013863A2 (en) | 1996-05-09 |
| EP0737366B1 (en) | 2002-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6885586B2 (en) | Self-aligned split-gate NAND flash memory and fabrication process | |
| US6747310B2 (en) | Flash memory cells with separated self-aligned select and erase gates, and process of fabrication | |
| JP3000116B2 (ja) | 一体のセレクトトランジスタを有する三次元メモリセル | |
| US5029130A (en) | Single transistor non-valatile electrically alterable semiconductor memory device | |
| US5242848A (en) | Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device | |
| US7046552B2 (en) | Flash memory with enhanced program and erase coupling and process of fabricating the same | |
| US6130452A (en) | Virtual ground flash cell with asymmetrically placed source and drain and method of fabrication | |
| US5045488A (en) | Method of manufacturing a single transistor non-volatile, electrically alterable semiconductor memory device | |
| US5067108A (en) | Single transistor non-volatile electrically alterable semiconductor memory device with a re-crystallized floating gate | |
| US5202850A (en) | Single transistor non-volatile electrically alterable semiconductor memory device with a re-crystallized floating gate | |
| US6992929B2 (en) | Self-aligned split-gate NAND flash memory and fabrication process | |
| US7037787B2 (en) | Flash memory with trench select gate and fabrication process | |
| US5572054A (en) | Method of operating a single transistor non-volatile electrically alterable semiconductor memory device | |
| US5284785A (en) | Diffusionless source/drain conductor electrically-erasable, electrically-programmable read-only memory and methods for making and using the same | |
| JP3762433B2 (ja) | 半導体装置及び不揮発性メモリ | |
| US20030087493A1 (en) | Scalable flash EEPROM memory cell with floating gate spacer wrapped by control gate, and method of manufacturing the same | |
| US6844588B2 (en) | Non-volatile memory | |
| JP3854629B2 (ja) | メモリーアレイ装置、メモリーセル装置及びそのプログラミング方法 | |
| US6025229A (en) | Method of fabricating split-gate source side injection flash memory array | |
| US6303454B1 (en) | Process for a snap-back flash EEPROM cell | |
| EP0464196B1 (en) | Single transistor non-volatile electrically alterable semiconductor memory device with a re-crystallized floating gate | |
| KR100275816B1 (ko) | 플레쉬 메모리 및 그 제조방법 | |
| KR970003842B1 (ko) | 플레쉬 메모리 및 그 제조방법 | |
| KR960014468B1 (ko) | 플레쉬 메모리 및 그 제조방법 | |
| JPH11163170A (ja) | 不揮発生メモリ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050224 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050411 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051024 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060113 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090120 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100120 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
| S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316304 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316304 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |