JP3759499B2 - 過電流を全く生じることなく電流をターン・オンおよびターン・オフさせるための回路構造 - Google Patents
過電流を全く生じることなく電流をターン・オンおよびターン・オフさせるための回路構造 Download PDFInfo
- Publication number
- JP3759499B2 JP3759499B2 JP2002580490A JP2002580490A JP3759499B2 JP 3759499 B2 JP3759499 B2 JP 3759499B2 JP 2002580490 A JP2002580490 A JP 2002580490A JP 2002580490 A JP2002580490 A JP 2002580490A JP 3759499 B2 JP3759499 B2 JP 3759499B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switching transistor
- current
- current source
- circuit structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は、特許請求の範囲の請求項1に記載の特徴によって、前述の技法の問題を解決している。
以下、本発明について、例示的実施形態を参照して、添付の図面に照らしてより詳細に説明する。
最初に、スイッチング・トランジスタ50がオン、したがって電流源20がオンであるフェーズについて考察する。このフェーズの間、図6に示すターン・オン信号Pが入力部1に印加されるが、説明する実施例では、このフェーズの間、低レベルが採用されている。低レベルでは、短絡トランジスタ30がターン・オフし、スイッチング・トランジスタ50のゲート51の電位は、図7に示すように、この期間中オンであるプルアップ・トランジスタ70によって動作電圧に保持される。動作電圧は、スイッチング・トランジスタ50の閾値電圧より高くなるように選択されているため、その結果、図9に示すように、電流がスイッチング・トランジスタ50を通って流れ、また、負荷電流ILが、負荷40および電流源20を通って流れる。つまり、電流源20はオンである。
10 回路構造
20、20’ 電流源
30 短絡デバイス
31 ゲート
32 ソース電極
33 ドレイン電極
40、40’ 負荷(レーザ・ダイオード)
50、50’ スイッチング・トランジスタ
51、51’ 制御電極(ゲート)
52、52’ ドレイン電極
53、53’ ソース電極
60、60’ 寄生キャパシタンス
70’、75’ ドライブ・デバイス
70 プルアップ・トランジスタ
80、80’ DC電圧源
VDD 動作電圧
IL 負荷電流
GS ゲート/ソース電圧
P ターン・オン/ターン・オフ信号
Claims (6)
- 過電流を生じることなく、電流(IL)をターン・オンおよびターン・オフさせるための回路構造(10)であって、
電流源(20)と、
電流源(20)と結合した負荷(40)と、
電流源(20)をターン・オンおよびターン・オフするための、制御電極(51)と、一定の電位にはない第1の出力電極(52)との間に寄生キャパシタンス(60)を有するスイッチング・トランジスタ(50)と、
電流源(20)をターン・オフするための、スイッチング・デバイス(50)の制御電極(51)と第1の出力電極(52)の間の短絡デバイス(30)とを有する回路構造。 - 短絡デバイス(30)が、制御電極(31)にターン・オン/ターン・オフ信号(P)が印加され、また、一方の出力電極(32)が第1の出力電極(52)に接続され、かつ、もう一方の出力電極(33)がスイッチング・トランジスタ(50)の制御電極(51)に接続されたトランジスタを備えた、請求項1に記載の回路構造。
- 短絡デバイス(30)が、関連するプルアップ・デバイス(70)を有する、請求項1または2に記載の回路構造。
- 電流源(20)、スイッチング・トランジスタ(50)、短絡デバイス(30)および/またはプルアップ・デバイス(70)が、バイポーラ・トランジスタおよび/または電界効果トランジスタの形態である、請求項1乃至3のいずれか1項に記載の回路構造。
- 負荷(40)がレーザ・ダイオードである、請求項1乃至4のいずれか1項に記載の回路構造。
- 電流源(20)の制御電極に印加されている一定の電圧(80)が、電流源(20)の閾値電圧とスイッチング・トランジスタ(50)の閾値電圧の合計より小さい場合、スイッチング・トランジスタ(50)によって電流(IL)がターン・オフされることを特徴とする請求項4に記載の回路構造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE20104111U DE20104111U1 (de) | 2001-03-08 | 2001-03-08 | Schaltungsanordnung zum Überstrom freien Ein- und Ausschalten eines Stromes |
PCT/EP2002/000453 WO2002082650A1 (de) | 2001-03-08 | 2002-01-18 | Schaltungsanordnung zum überstrom-freien ein- und ausschalten eines stromes |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004524766A JP2004524766A (ja) | 2004-08-12 |
JP3759499B2 true JP3759499B2 (ja) | 2006-03-22 |
Family
ID=7954066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002580490A Expired - Fee Related JP3759499B2 (ja) | 2001-03-08 | 2002-01-18 | 過電流を全く生じることなく電流をターン・オンおよびターン・オフさせるための回路構造 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7138855B2 (ja) |
EP (1) | EP1366568B1 (ja) |
JP (1) | JP3759499B2 (ja) |
DE (2) | DE20104111U1 (ja) |
WO (1) | WO2002082650A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004039218A1 (de) * | 2004-08-12 | 2006-03-09 | Infineon Technologies Ag | Verfahren zur Datenübertragung über eine Datenübertragungsstrecke mit induktiven Übertragern und Datenübertragungsvorrichtung |
TWI396175B (zh) * | 2008-10-15 | 2013-05-11 | Raydium Semiconductor Corp | 源極驅動裝置 |
US8183911B2 (en) * | 2009-10-19 | 2012-05-22 | Stmicroelectronics International N.V. | High voltage tolerance of external pad connected MOS in power-off mode |
EP3503403B1 (en) | 2017-12-22 | 2020-12-02 | STMicroelectronics Srl | Current steering circuit, corresponding device, system and method |
KR102585719B1 (ko) * | 2020-12-29 | 2023-10-06 | 한국광기술원 | 라이다 장치 내 출력효율을 극대화한 광원장치 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59147476A (ja) | 1983-02-10 | 1984-08-23 | Hitachi Koki Co Ltd | 半導体レ−ザの保護装置 |
JPH0869577A (ja) * | 1994-08-30 | 1996-03-12 | Rohm Co Ltd | 駆動制御装置 |
JP3222330B2 (ja) | 1994-09-20 | 2001-10-29 | 株式会社日立製作所 | 半導体回路及び半導体集積回路 |
US5539336A (en) * | 1995-05-01 | 1996-07-23 | Lsi Logic Corporation | High speed driver circuit with improved off transition feedback |
US5541532A (en) * | 1995-08-17 | 1996-07-30 | Analog Devices, Inc. | All MOS single-ended to differential level converter |
JP3045071B2 (ja) * | 1996-05-30 | 2000-05-22 | 日本電気株式会社 | 差動信号生成回路 |
US6069493A (en) * | 1997-11-28 | 2000-05-30 | Motorola, Inc. | Input circuit and method for protecting the input circuit |
US6069515A (en) * | 1998-01-29 | 2000-05-30 | Sun Microsystems, Inc. | High voltage input buffer circuit using low voltage transistors |
-
2001
- 2001-03-08 DE DE20104111U patent/DE20104111U1/de not_active Expired - Lifetime
-
2002
- 2002-01-18 DE DE50201222T patent/DE50201222D1/de not_active Expired - Lifetime
- 2002-01-18 EP EP02706716A patent/EP1366568B1/de not_active Expired - Lifetime
- 2002-01-18 WO PCT/EP2002/000453 patent/WO2002082650A1/de active IP Right Grant
- 2002-01-18 JP JP2002580490A patent/JP3759499B2/ja not_active Expired - Fee Related
- 2002-01-18 US US10/471,342 patent/US7138855B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20050073336A1 (en) | 2005-04-07 |
EP1366568A1 (de) | 2003-12-03 |
DE20104111U1 (de) | 2002-07-18 |
JP2004524766A (ja) | 2004-08-12 |
US7138855B2 (en) | 2006-11-21 |
WO2002082650A1 (de) | 2002-10-17 |
EP1366568B1 (de) | 2004-10-06 |
DE50201222D1 (de) | 2004-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7068082B2 (en) | Gate driving circuit and semiconductor device | |
JP4113436B2 (ja) | ゲートドライブ装置 | |
US10715132B2 (en) | Gate driver circuit of power transistor, and motor driver circuit | |
US20060220699A1 (en) | Circuit and method for transistor turn-off with strong pulldown | |
JP2796833B2 (ja) | 出力段の電流を防止するフィードバックを有する高速論理回路 | |
US5204562A (en) | Turn off delay reduction circuit and method | |
US6917227B1 (en) | Efficient gate driver for power device | |
JP2002208849A (ja) | 誘導性負荷駆動回路 | |
US9595947B2 (en) | Driver device for transistors, and corresponding integrated circuit | |
JP2023063081A (ja) | スイッチング回路、dc/dcコンバータおよびその制御回路 | |
US9312848B2 (en) | Glitch suppression in an amplifier | |
JP3759499B2 (ja) | 過電流を全く生じることなく電流をターン・オンおよびターン・オフさせるための回路構造 | |
JP2017017688A (ja) | 電界効果トランジスタを備えたパワー半導体回路 | |
US6813169B2 (en) | Inverter device capable of reducing through current | |
JP2004048726A (ja) | スイッチ・キャパシタに接続された駆動回路及びその動作方法 | |
JP2008148378A (ja) | 半導体集積回路および電源装置 | |
CN114503411A (zh) | 引脚短路检测电路 | |
JP3258050B2 (ja) | 誘導性負荷用mosfetを備えた回路装置 | |
JP2003133926A (ja) | 突入電流抑止回路 | |
JP2007259067A (ja) | 半導体素子駆動回路 | |
JPH03232316A (ja) | スパイク電流を減少させたcmosスイッチドライバ | |
US7265603B2 (en) | MOSFET gate driver with a negative gate bias voltage | |
JPH04326618A (ja) | リセット信号発生回路装置 | |
JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
KR19990029670A (ko) | 레벨 시프팅 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051228 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3759499 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090113 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120113 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130113 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |