JP3759005B2

JP3759005B2 - Filter circuit

Info

Publication number: JP3759005B2
Application number: JP2001235649A
Authority: JP
Inventors: 重幸尾形
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2001-08-03
Filing date: 2001-08-03
Publication date: 2006-03-22
Anticipated expiration: 2021-08-03
Also published as: JP2003046373A

Description

【０００１】
【発明の属する技術分野】
本発明は、光記録媒体である光ディスクからの再生信号における直流成分の時間的変位による直流電位差をなくすためのフィルタ回路に関するものである。
【０００２】
【従来の技術】
従来から、光記録媒体として書き換えが可能な光ディスク、たとえばＤＶＤ−ＲＡＭ（ｄｉｇｉｔａｌＶｉｄｅｏｄｉｓｃｒａｎｄｏｍａｃｃｅｓｓｍｅｍｏｒｙ）を再生するＤＶＤ−ＲＡＭ再生システムにおいては、そのＤＶＤ−ＲＡＭ再生の際に得られる再生信号に含まれる直流成分の時間的変位による直流電位差をなくすためのフィルタ回路が組み込まれている。
【０００３】
この理由については後述するが、その前に、まずＤＶＤ−ＲＡＭディスク信号の構成について説明する。
ＤＶＤ−ＲＡＭディスクの情報が記録される情報記録面は、図７（ａ）のように、セクタ単位に区切られたトラックにより構成されている。各セクタの先頭には、図７（ｂ）のように、そのセクタ情報が前もって記録されているヘッダ領域があり、ヘッダ領域の後にはデータ信号を書き込むための記録領域がある。ひとつのヘッダ領域には同一の情報が繰り返し記録されているため、多少の誤りがあってもヘッダ検出は可能で、記録領域での情報の検出よりも容易である。
【０００４】
このトラックに沿ってレーザー光を照射し、その反射光をフォトダイオードで検出することで再生信号を得ることができる。なお、フォトダイオードは、図８のように、４分割（Ａ、Ｂ、Ｃ、Ｄの４領域）された各受光部で再生信号を得て、矢印の方向をトラックの進行方向とすると、記録領域のデータ信号は、（Ａ＋Ｂ＋Ｃ＋Ｄ）の演算をして得られる全加算信号を用いるのが一般的であり、ヘッダ領域は、図７（ｃ）のように、半トラックずれて配置してあり、（Ａ＋Ｄ）−（Ｂ＋Ｃ）の演算をして得られるプッシュプル（差）信号を用いるのが一般的であるが、図９（ａ）のような全加算信号を用いても読み取ることは可能である。
【０００５】
このように再生信号は、ヘッダ領域と記録領域で、プッシュプル信号と全加算信号を切り替えて読む場合でも、全加算信号のみを用いる場合でも、ヘッダ部分で他の部分（ここでは、データ部分）に対して直流成分として電位差のある再生信号となる。
【０００６】
このまま後段の信号処理を行うと、直流電位差に対応するために後段の回路のダイナミックレンジを大きくする必要があり、ダイナミックレンジを確保するためにＳ／Ｎ等の他の性能が犠牲になってしまう。このためフィルタ回路で直流電位差を取り除き、図９（ｂ）のような直流成分として電位差の少ない信号を作って出力し、後段の回路の負担を軽減している。
【０００７】
ＤＶＤ−ＲＡＭの再生システムを図１０に示して以下に説明する。
図１０において、ピックアップ（ＰＵ）１０１は、ディスク１０２にレーザー光を当て、その反射光を検出してその検出信号を出力する。全加算回路１０３はピックアップ１０１からの出力Ａ，Ｂ，Ｃ，Ｄを全て加算してフィルタ回路１０６に出力する。また、ＰＰ信号生成回路１０４は、（Ａ＋Ｄ）−（Ｂ＋Ｃ）のプッシュプル信号を生成して制御回路１０５に出力する。制御回路１０５は、プッシュプル信号を元にヘッダ位置を検出し、そのヘッダ位置を示す制御信号をフィルタ回路１０６に出力する。
【０００８】
フィルタ回路１０６は、ヘッダ部分で生じる直流電位差を除去して、波形等化回路１０７に出力する。波形等化回路１０７は、フィルタ回路１０６の出力を波形等化してＲＦ信号を生成し、そのＲＦ信号をデータスライサ１０８に出力する。データスライサ１０８は、ＲＦ信号を入力信号に応じたある基準電位でスライスして２値化し、ＰＬＬ１０９に出力する。ＰＬＬ１０９は、２値化データの同期を取り、ビットクロックを抽出する。
【０００９】
図１１を用い従来のフィルタ回路１０６について説明する。
図１１において、制御回路１０５からの制御信号によりスイッチＳＷ１１１が動作し、スイッチＳＷ１１１がオフしているときには抵抗Ｒ１１２は開放状態になり、コンデンサＣ１１１と抵抗Ｒ１１１とでハイパスフィルタを構成し、スイッチＳＷ１１１がオンしているときは、Ｒ１１２がＲ１１１と並列に接続されて、コンデンサＣ１１１とＲ１１１およびＲ１１２とでハイパスフィルタを構成し、これらのハイパスフィルタによる２種類の時定数を切り替えている。
【００１０】
図１２はフィルタ回路１０６にヘッダ信号を含むＤＶＤ−ＲＡＭからの再生信号が入力されたときの図１０における各部の信号波形を示したものである。制御回路１０５が出力する制御信号は図１２（ｂ）のようなパルス信号であり、この制御信号は、図１２（ａ）に示すような大きな直流電位変動の瞬間から一定時間スイッチＳＷ１１１をオンにする信号である。
【００１１】
フィルタ回路１０６では、前述したとおり、制御信号で時定数を切り替え、オフのときは時定数を大きく、オンのときは時定数を小さくする。大きな直流電位変動があったときに高速に直流引き込みを行い、十分に引き込んだ後で時定数を小さくして、入力信号に重畳されたＡＣ成分、またはノイズ成分に追従しないようにしている。このようにしてフィルタ回路１０６の時定数を切り替えれば、再生信号のヘッダ部分での大きな直流電位変動を吸収することができる。
【００１２】
ヘッダ部分での高速引き込み時には、データスライサ１０８、ＰＬＬ１０９の動作をホールドしてスライスレベル変動、周波数ズレを小さくすることは可能であるが、低速引き込みに切り替えてデータを読むときには、データスライサ１０８の基準電位追従を動作させ、さらにＰＬＬ１０９をロック状態にして、最適点で読み込みを行う必要がある。これに加えて、特に近年では、高倍速再生の要望もあり、高速引き込みを行う前後の直流電位差を小さくすると共に、直流引き込み時間を短くする必要がでてきた。
【００１３】
従来のフィルタ回路１０６で直流引き込みを早くするには、高速引き込み時の時定数を小さくすれば良いが、高速引き込み時の時定数を小さくすると、入力信号に重畳しているＡＣ成分によってコンデンサに出入りする電荷が大きくなり、低速引き込みに切り替わったときに、コンデンサに溜まっている電荷で直流オフセットが生じてしまい、結局直流電位差が出てしまう。
【００１４】
このように直流電位差出ると、直流電位差が出た部分の信号の歪みが大きくなってしまい、最悪の条件ではデータが読み取れない場合もある。また、データスライサ１０８でＲＦ信号を２値化するときにジッタが大きくなってしまう。このように直流電位差は、高速引き込みと低速引き込みの時定数比が大きすぎるために生じている。
【００１５】
データを読み出す低速引き込み時の時定数を小さくすると、ノイズ成分に応答してしまい、データスライサ１０８で２値化するときにノイズの影響でジッタが増加してしまうが、ヘッダ部分に関してのみ低速引き込みの時定数を数分の一程度小さくしても構造上読み込みが可能である。したがって、少なくともヘッダ部分以外の低速引き込み時、つまりデータ再生時は、時定数を大きくする必要がある。
【００１６】
【発明が解決しようとする課題】
以上のように従来のフィルタ回路では、直流引き込みを早くするために引き込み時定数を小さくすると、高速引き込みから低速引き込みに切り替えたときに、出力信号に直流電位差を生じてしまう。
【００１７】
これを防ぐには、低速引き込みの時定数を小さくして、高速引き込みとの時定数比を小さくする必要がある。しかしながら、低速引き込みの時定数を小さくし過ぎると、低速引き込み時にフィルタ回路１０６が信号のノイズ成分に応答してしまい、データスライサ１０８で２値化するときにノイズの影響でジッタが増加してしまうため、低速引き込みの時定数を小さくするのは難しいという問題点を有していた。
【００１８】
本発明は、上記従来の問題点を解決するもので、光ディスクからの再生信号における直流電位差がほとんど生じることなく、直流引き込み時間を短縮することができ、かつ再生信号からデータを確実に読み取ることができるフィルタ回路を提供する。
【００１９】
【課題を解決するための手段】
上記の課題を解決するために本発明のフィルタ回路は、周期的に直流電位成分のレベルが変化して発生する時間経過に伴う直流電位差を持ち、ＡＣ成分が重畳された信号を入力し、この入力信号に対して、その直流電位成分のレベルに対応して２つのコンデンサのいずれか一方のみが充放電するように、前記直流電位成分のレベル変化による直流電位の切り替わりに同期した第１の制御信号により、前記２つのコンデンサを切り替える手段と、前記入力信号の直流電位の切り替わりに同期した第２の制御信号によって、前記入力信号に対する通過時定数を小さくなるように切り替える手段とを備え、前記２つのコンデンサを、前記入力信号における直流電位成分のレベルとして、周期的な電位差が発生する期間に前記入力信号を充放電するコンデンサの容量値が、その他の電位期間に前記入力信号を充放電するコンデンサの容量値より小さくなるように接続した構成としたことを特徴とする。
【００２０】
以上により、周期的電位の切り替わりに同期して、入力信号での直流電位差が大きく異なるヘッダ部とデータ部をそれぞれ異なるコンデンサに電荷が充放電するように切り替えることで、各々のコンデンサの電位変化が小さくなるので、直流電位が切り替わるときの時定数を小さくすることができる。
【００２１】
【発明の実施の形態】
本発明の請求項１に記載のフィルタ回路は、周期的に直流電位成分のレベルが変化して発生する時間経過に伴う直流電位差を持ち、ＡＣ成分が重畳された信号を入力し、この入力信号に対して、その直流電位成分のレベルに対応して２つのコンデンサのいずれか一方のみが充放電するように、前記直流電位成分のレベル変化による直流電位の切り替わりに同期した第１の制御信号により、前記２つのコンデンサを切り替える手段と、前記入力信号の直流電位の切り替わりに同期した第２の制御信号によって、前記入力信号に対する通過時定数を小さくなるように切り替える手段とを備え、前記２つのコンデンサを、前記入力信号における直流電位成分のレベルとして、周期的な電位差が発生する期間に前記入力信号を充放電するコンデンサの容量値が、その他の電位期間に前記入力信号を充放電するコンデンサの容量値より小さくなるように接続した構成とする。
【００２４】
請求項２に記載のフィルタ回路は、請求項１に記載の入力信号を、複数に分割されたフォトディテクタから得られる各信号の全加算により生成し、第１および第２の制御信号を、前記フォトディテクタからの各信号による差分の信号を加工して生成する手段を備えた構成とする。
【００２５】
請求項３に記載のフィルタ回路は、請求項１に記載の入力信号を、複数に分割されたフォトディテクタから得られる各信号の全加算により生成し、第１および第２の制御信号を、入力信号に重畳されたＡＣ成分を２値化して得た位置情報から生成する手段を備えた構成とする。
【００２６】
請求項４に記載のフィルタ回路は、請求項２または請求項３に記載の第２の制御信号による入力信号に対する通過時定数の切り替え時に、２つのコンデンサ毎に、直流電位成分のレベル毎の期間を対応付けて時定数を切り替えるよう構成する。
【００２７】
これらの構成によると、周期的電位の切り替わりに同期して、入力信号での直流電位差が大きく異なるヘッダ部とデータ部をそれぞれ異なるコンデンサに電荷が充放電するように切り替えるとともに、周期的電位の切り替わりに同期して、その切り替わり期間の一部の期間のみ時定数を小さくし、その後時定数を大きくするように切り替えることにより、直流電位が切り替わるときの時定数の変化を少なくする。
【００２８】
請求項５に記載のフィルタ回路は、周期的に直流電位成分のレベルが変化して発生する時間経過に伴う直流電位差を持ち、ＡＣ成分が重畳された信号を入力し、この入力信号に対して、その直流電位成分のレベルに対応して２つのコンデンサのいずれか一方のみが充放電するように、前記直流電位成分のレベル変化による直流電位の切り替わりに同期した第１の制御信号により、前記２つのコンデンサを切り替える手段と、前記入力信号を微分するハイパスフィルタと、前記ハイパスフィルタの出力を半波整流する半波整流回路と、前記半波整流回路の出力により生成した第２の制御信号によって、前記直流電位の切り替わり期間だけ、前記入力信号に対する通過時定数を小さくなるように切り替える手段を備えた構成とする。
【００２９】
請求項６に記載のフィルタ回路は、請求項１または請求項５に記載の２つのコンデンサに発生する電圧を入力信号から減算する手段を備えた構成とする。
請求項７に記載のフィルタ回路は、請求項６に記載の入力信号がＤＶＤ−ＲＡＭディスクから読み出された信号であり、前記ＤＶＤ−ＲＡＭが有するランドおよびグルーブに基づく前記入力信号の通常の直流電位成分レベルの違いを、前記通常の直流電位成分レベルであるデータ部の再生前に予め検出する第１の検出回路と、前記第１の検出回路で検出した信号および前記直流電位成分のレベル変化による直流電位の切り替わりに同期した第１の制御信号から、第３の制御信号を生成する手段と、前記第３の制御信号により、前記ランドおよびグルーブに応じて、２つのコンデンサを切り替えるとともに、周期的な電位差が発生する期間には前記第１の制御信号により更に別のコンデンサに切り替える手段とを備えた構成とする。
【００３０】
これらの構成によると、周期的電位の切り替わりに同期して、入力信号での直流電位差が大きく異なるヘッダ部とデータ部をそれぞれ異なるコンデンサに電荷が充放電するように切り替えるとともに、入力信号を微分するハイパスフィルタの出力を半波整流するハイパスフィルタの出力で時定数を切り替えることにより、直流電位が切り替わるときの時定数の変化を少なくする。
【００３１】
請求項８に記載のフィルタ回路は、周期的に直流電位成分のレベルが変化して発生する時間経過に伴う直流電位差を持ち、ＡＣ成分が重畳された信号を入力し、この入力信号に対して、その直流電位成分のレベルに対応して２つのコンデンサのいずれか一方のみが充放電するように、前記直流電位成分のレベル変化による直流電位の切り替わりに同期した第１の制御信号により、前記２つのコンデンサを切り替える第１の切替手段と、前記入力信号のデータ部に対応する再生トラックのトラッキング誤差を検出し、前記トラッキング誤差に応じて、前記入力信号に対する通過時定数を小さくなるように切り替える期間を変化させる第２の制御信号を出力する検出回路と、前記検出回路からの第２の制御信号により、前記入力信号に対する通過時定数を小さくなるように切り替える第２の切替手段とを備えた構成とする。
【００３２】
請求項９に記載のフィルタ回路は、請求項８に記載の第２の切替手段が、前記検出回路にて検出されたトラッキング誤差のトラッキング誤差量に応じて、前記入力信号に対する通過時定数を、コンダクタ値を変更することによって小さくするように切り替える構成とする。
【００３３】
これらの構成によると、周期的電位の切り替わりに同期して、入力信号での直流電位差が大きく異なるヘッダ部とデータ部をそれぞれ異なるコンデンサに電荷が充放電するように切り替えるとともに、再生トラックのトラッキングズレを検出する手段からの出力により時定数を切り替えることにより、直流電位が切り替わるときの時定数の変化を少なくする。
【００３４】
以下、本発明の一実施の形態を示すフィルタ回路について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１のフィルタ回路を説明する。
【００３５】
図１は本実施の形態１のフィルタ回路の構成を示すブロック図であり、図２は図１のフィルタ回路における各部分の信号波形の模式図である。図１において、１は入力信号の直流電位成分を除去することにより入力信号に周期的に現れる直流電位成分に対応して発生する直流電位差をキャンセルするハイパスフィルタ、Ｖｉは周期的に直流電位の差を持ちこれにＡＣ成分が重畳された信号である全加算信号が入力される入力端子、ＳＷ１は１次側端子に入力端子Ｖｉが接続され１次側端子と複数の２次側端子との接続をいずれかに切り替えるスイッチ、Ｃ１、Ｃ２はスイッチＳＷ１のそれぞれ異なる２次側端子に一端を接続しもう一端同士を短絡したコンデンサ、１１はコンデンサＣ１、Ｃ２の短絡された一端を入力とし出力を出力端子Ｖｏに接続するバッファアンプ、１２は基準電圧入力端子、１３は基準電圧入力端子１２を正転入力、バッファアンプ１１の出力を反転入力、出力をコンデンサＣ１、Ｃ２の短絡された一端に接続したトランスコンダクタアンプ、２は入力信号から得られた差信号であるプシュプル信号を入力として、そのプシュプル信号において直流電位差が発生している部分を検出し、スイッチＳＷ１を切り替えるためのコンデンサ制御信号を出力する第１の制御回路、３はプシュプル信号を入力として直流電位の変化点から予め設定したある時間長さだけパルスを発生し、トランスコンダクタアンプ１３のトランスコンダクタ値を切り替えるための時定数制御信号を出力する第２の制御回路である。
【００３６】
以上のように構成されたフィルタ回路について、その動作を以下に説明する。図２（ａ）に示すように、ハイパスフィルタ１の入力となる全加算信号は、光ディスクからの再生信号のヘッダ部により周期的に現れる直流電位成分に対応して発生する直流電位差を持ち、これに情報を示すＡＣ成分が重畳されている。
【００３７】
このハイパスフィルタ１を構成するコンデンサＣ１、Ｃ２を切り替えるコンデンサ制御信号は、図２（ｃ）に示すように、大きな直流電位変動がある期間Ｈｉになる信号である。コンデンサ制御信号がＬｏｗのとき通常の直流電位とし、このときコンデンサＣ１にトランスコンダクタアンプ１３の出力電流が流れ、Ｈｉのとき変化した直流電位とし、このときコンデンサＣ２にトランスコンダクタアンプ１３の出力電流が流れる。
【００３８】
コンデンサＣ１、Ｃ２はそれぞれ大きく異なる直流電位の時は入力端子がオープンになっているため電荷変動がない。このように制御することで各コンデンサＣ１、Ｃ２には大きな電位変化が起きないため、出力端子Ｖｏに出力される信号には直流電位変化が少なくなる。
【００３９】
また、時定数制御信号は、図２（ｄ）に示すように、大きな直流電位変動の瞬間から一定時間だけ、トランスコンダクタアンプ１３のトランスコンダクタ値を大きし、通常信号期間にはトランスコンダクタ値を小さくする信号である。したがって、コンデンサの切り替わり毎に直流電位が変動しても、その直流電位に対する引き込み時間を早くすることができる。
【００４０】
この時も各コンデンサＣ１、Ｃ２に起こる電位変化が、コンデンサを切り替えない時と比較して遥かに小さいため、引き込みの時定数を極端に小さくしなくてもよい。このため、高速引き込みから低速引き込みに切り替えたときの直流電位差を小さくすることができる。
【００４１】
また、記録部分に比べてヘッダ部と次のヘッダ部までの間隔が長いためトラッキング状態により電圧値が変化しやすい。このためヘッダ部分の時定数を決めるコンデンサＣ２の容量を、記録部分の時定数を決めるコンデンサＣ１の容量より小さくすることで引き込みを早くする。この場合、ヘッダ部分の低速引き込み時定数がその分大きくなるが、記録部分に比較してデータ検出が容易であるので問題は発生しない。このことにより、不安定なトラッキング状態でも入力信号に発生している直流電位差を小さくすることができる。
【００４２】
また、ＤＶＤ−ＲＡＭの規格ではヘッダ領域と記録領域の先頭にはＰＬＬをロックさせるために実際に読み込む必要のない領域が存在する。記録領域には更にこの前に同等の長さに近いダミー領域が存在する。したがって、高速引き込み時間を記録領域では長くし引き込み時定数を大きくすることで、同等の引き込みを確保しながら直流電位差を更に小さくすることができる。
【００４３】
なお、図２（ｃ）、（ｄ）に示したコンデンサ制御信号および時定数制御信号は、ともに図２（ｂ）に示したプシュプル信号の変化から検出することが可能である。
【００４４】
また、ここでは２つのコンデンサＣ１、Ｃ２を切り替え、更にトランスコンダクタアンプ１３で時定数を切り替える構成で説明したが、２つのコンデンサＣ１、Ｃ２を切り替え、更に抵抗を切り替える場合も同様の効果が得られる。
（実施の形態２）
本発明の実施の形態２のフィルタ回路を説明する。
【００４５】
図３は本実施の形態２のフィルタ回路の構成を示すブロック図であり、図４は図３のフィルタ回路における各部分の信号波形の模式図である。実施の形態２は、実施の形態１で得られる効果を更に改善したものである。図３において、３１は入力端子Ｖｉからの信号を入力とし、この入力信号を微分するハイパスフィルタ（ＨＰＦ）、３２はハイパスフィルタ３１の出力を半波整流し、トランスコンダクタアンプ１３のトランスコンダクタ値を制御する第３の制御回路である。
【００４６】
以上のように構成されたフィルタ回路について、その動作を以下に説明する。
図４（ａ）、（ｂ）に示すように、入力端子Ｖｉに入力された信号は、ヘッダ部と記録部とで大きな直流電位差を持っているが、ヘッダ部分はトラッキング状態、あるいは光ディスクと光ピックアップとの傾きにより、図４（ｂ）に示すように、前半部分と後半部分とで直流電位が異なる。理想的に再生されている場合には、図４（ａ）に示すように、直流的に同一電位となる。
【００４７】
この信号をハイパスフィルタ３１に入力すると、図４（ｃ）に示すように、ヘッダ部に切り替わった時と記録部に切り替わった時に微分波形が出力される。ヘッダ期間に関しては、図４（ｄ）に示すように、直流電位がずれた場合のみ微分波形が出力される。この出力は、第３の制御回路３２で半波整流すると直流電位の変化量に応じた信号となり、これをトランスコンダクタアンプ１３のトランスコンダクタ値を制御する時定数制御信号とすることにより、直流電位の変化量の大きいときのみ時定数を小さくすることができる。
【００４８】
これにより高速引き込みから低速引き込みへの変化が非線形な切り替わりでなく線形に徐々に切り替わるため、実施の形態１の効果に対して、更に直流電位差の発生がなく高速な直流電位引き込みを実現することができる。
（実施の形態３）
本発明の実施の形態３のフィルタ回路を説明する。
【００４９】
図５は本実施の形態３のフィルタ回路の構成を示すブロック図である。実施の形態３は、実施の形態１、２を扱い易くしたものである。図５において、５１はトランスコンダクタアンプ、５２はトランスコンダクタアンプ５１の出力を入力とするバッファアンプ、Ｃ３、Ｃ４は一端が接地されたコンデンサ、ＳＷ２はトランスコンダクタアンプ５１の出力とバッファアンプ５２の入力を１次側の入力とし、２次側を２端子持ちコンデンサＣ３、Ｃ４にそれぞれの端子を接続し、いずれかの端子と接続するよう切り替えるスイッチ、５３は入力端子Ｖｉからの信号を正転入力とし、バッファアンプ５２からの出力信号を反転入力とする差動アンプである。
【００５０】
トランスコンダクタアンプ５１は、入力端子Ｖｉからの信号を正転入力とし、バッファ５２からの出力信号を反転入力とし、第２の制御回路３からの出力である時定数制御信号により時定数を可変するように構成される。また、スイッチＳＷ２は、第１の制御回路２からの出力であるコンデンサ制御信号により、２次側のコンデンサを切り替えるように構成される。
【００５１】
以上のように構成されたフィルタ回路について、その動作を以下に説明する。
入力端子Ｖｉから、ある直流電位にＡＣ成分が重畳された信号が入力されると、トランスコンダクタアンプ５１は、差動入力端子間に発生する電圧差に応じた電流を出力する。この時コンデンサＣ３とトランスコンダクタアンプ５１の出力が接続するようスイッチＳＷ２が切り替わっているとすると、トランスコンダクタアンプ５１の出力電流とコンデンサＣ３の容量値で時定数が決定される。
【００５２】
したがって、この部分がローパスフィルタとして作用するため、この電圧を差動アンプ５３の反転入力端子（−）に入力し、入力端子Ｖｉの電圧を差動アンプ５３の正転入力端子（＋）に入力すると、差動アンプ５３の出力はハイパスフィルタの出力と同等になる。
【００５３】
以上により、トランスコンダクタアンプ５１を実施の形態１で説明した時定数制御信号で、またスイッチＳＷ２をコンデンサ制御信号で、それぞれ制御することにより、同様の効果が得られる。
【００５４】
なお、トランスコンダクタアンプ５１の正転入力端子、差動アンプ５３の正転入力端子はそれぞれ入力インピーダンスが高いため、入力端子に加えるドライブ能力が入力コンデンサの大きさなどの負荷にほとんど影響せず、実施の形態１、２に比べて容易に使用でき同様の効果が得られる。
（実施の形態４）
本発明の実施の形態４のフィルタ回路を説明する。
【００５５】
図５のフィルタ回路においてコンデンサを３つにして切り替えるように構成して、本発明の実施の形態４とする。本実施の形態４は、実施の形態１、２で得られる効果を更に改善したものである。図５において、スイッチＳＷ２の２次側を３端子としてコンデンサを３つ切り替える構成とする。
【００５６】
ＤＶＤ−ＲＡＭの信号は、ディスク上にランドおよびグルーブと呼ばれる構造の異なる凹凸状のトラックの両方にデータを記録している。このことによりランド再生とグルーブ再生では直流電位レベルが若干異なる。次に再生されるセクタがランド部かグルーブ部かという判断は、図７（ｂ）に示すように、セクタの種類に対応してヘッダ部の配置が異なるので、この違いを有するプシュプル信号から検出できる。この信号を入力として、３つのコンデンサをそれぞれ記録部のランド、記録部のグルーブ、ヘッダ部に対応するようにスイッチの切り替えを制御する。
【００５７】
以上により、実施の形態１、２に比べ、ランド、グルーブ切り替えの際の入力信号に現れる直流電位変動が抑制されるため、出力する直流電位差を更に小さくすることができる。
（実施の形態５）
本発明の実施の形態５のフィルタ回路を説明する。
【００５８】
図６は本実施の形態５のフィルタ回路の構成を示すブロック図である。実施の形態５は、再生状態が不安定な場合、実施の形態１、２で得られる効果を更に改善した効果が得られる。図６において、６１は差信号であるプシュプル（ＰＰ）信号を入力としトラッキング誤差（ＴＥ）を検出するＴＥ検出回路、６２はＴＥ検出回路６１からの出力信号とプシュプル信号とを入力として、直流電位の変化点からある期間トランスコンダクタアンプ１３のトランスコンダクタ値を変える時定数制御信号を出力する第４の制御回路である。
【００５９】
以上のように構成されたフィルタ回路について、その動作を以下に説明する。
トラッキング誤差（ＴＥ）検出回路６１は、４分割されたフォトディテクタのＡＣ成分の位相を比較することにより、トラッキング誤差量を検出する。トラッキング誤差が発生していないときは、図４（ａ）に示すように、ヘッダ領域を挟んだ記録領域同士が略同一の直流電位になるため、高速引き込みの時間を長く取る必要はないが、トラッキングが不安定なとき、つまりこの誤差量が大きいときには直流電位も変化する場合がある。
【００６０】
このため、このトラッキング誤差量が大きくなるとき、第４の制御回路は時定数制御信号の高速引き込み期間を長くするようにする。このようにすることにより、十分な引き込みが可能になる。
【００６１】
また、このトラッキング誤差量が大きくなるとき、第４の制御回路は時定数制御信号の高速引き込みのコンダクタ値が大きくなるように時定数を変更する。このようにすることにより、高速な引き込みが可能になる。
【００６２】
以上のように制御することで、トラッキングが安定な時の特性を劣化させることなく、不安定なトラッキング状態でも十分な引き込みを確保することが可能になる。
【００６３】
【発明の効果】
以上のように本発明によれば、入力信号の直流電位差が発生する部分で入力信号を複数のコンデンサに分けて入力するとともに、入力信号の直流電位差に同期した制御信号で直流引き込みの時定数を切り替えることにより、出力信号における直流電位差の発生を抑え、直流電位が切り替わるときの時定数の変化を少なくすることができる。
【００６４】
そのため、光ディスクからの再生信号における直流電位差がほとんど生じることなく、直流引き込み時間を短縮することができ、かつ再生信号からデータを確実に読み取ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１のフィルタ回路の構成を示すブロック図
【図２】同実施の形態１のフィルタ回路における動作を示す波形図
【図３】本発明の実施の形態２のフィルタ回路の構成を示すブロック図
【図４】同実施の形態２のフィルタ回路における動作を示す波形図
【図５】本発明の実施の形態３のフィルタ回路の構成を示すブロック図
【図６】本発明の実施の形態５のフィルタ回路の構成を示すブロック図
【図７】一般的なＤＶＤ−ＲＡＭディスクの記録面の構造を示す模式図
【図８】ＤＶＤ−ＲＡＭディスクシステム用のピックアップの構成を示す模式図
【図９】従来のフィルタ回路における再生信号を説明する波形図
【図１０】従来のフィルタ回路を内蔵したＤＶＤ−ＲＡＭディスク再生システムの構成を示すブロック図
【図１１】従来のフィルタ回路の構成を示す回路図
【図１２】同従来例のフィルタ回路の再生動作を示す波形図
【符号の説明】
１ハイパスフィルタ
２、３、３２、６２、１０５制御回路
１１、５２バッファアンプ
１２基準電圧端子
１３、５１トランスコンダクタアンプ
５３差動アンプ
６１ＴＥ誤差検出回路
１０１ピックアップ
１０２ディスク
１０３全加算回路
１０４ＰＰ信号生成回路
１０６フィルタ回路
１０７波形等化回路
１０８データスライサ
１０９ＰＬＬ
Ｖｉ入力端子
Ｖｏ出力端子
Ｃ１〜Ｃ４、Ｃ１１１コンデンサ
ＳＷ１、ＳＷ２、ＳＷ１１１スイッチ
Ｒ１１１、Ｒ１１２抵抗[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a filter circuit for eliminating a DC potential difference caused by temporal displacement of a DC component in a reproduction signal from an optical disk that is an optical recording medium.
[0002]
[Prior art]
Conventionally, in a DVD-RAM playback system that plays back an optical disc that can be rewritten as an optical recording medium, such as a DVD-RAM (digital Video disc random access memory), it is included in the playback signal obtained during the DVD-RAM playback. A filter circuit for eliminating a DC potential difference due to temporal displacement of the DC component is incorporated.
[0003]
The reason for this will be described later, but before that, the configuration of the DVD-RAM disc signal will be described first.
As shown in FIG. 7A, the information recording surface on which information of the DVD-RAM disk is recorded is composed of tracks divided into sector units. At the head of each sector, as shown in FIG. 7B, there is a header area in which the sector information is recorded in advance, and after the header area is a recording area for writing a data signal. Since the same information is repeatedly recorded in one header area, the header can be detected even if there are some errors, which is easier than the detection of information in the recording area.
[0004]
A reproduction signal can be obtained by irradiating laser light along the track and detecting the reflected light with a photodiode. As shown in FIG. 8, when the photodiode obtains a reproduction signal from each of the four light-receiving sections (four areas A, B, C, and D) and the direction of the arrow is the traveling direction of the track, recording is performed. As the data signal in the area, it is common to use a full addition signal obtained by calculating (A + B + C + D), and the header area is arranged with a half track shift as shown in FIG. It is common to use a push-pull (difference) signal obtained by calculating (A + D)-(B + C), but it is possible to read even using a full addition signal as shown in FIG. is there.
[0005]
In this way, the playback signal is read in the header area and the recording area in the header portion, even when only the push-pull signal and the full addition signal are read or when only the full addition signal is used (in this case, the data portion). In contrast, a reproduction signal having a potential difference as a direct current component is obtained.
[0006]
If the subsequent signal processing is performed as it is, it is necessary to increase the dynamic range of the subsequent circuit in order to cope with the DC potential difference, and other performance such as S / N is sacrificed to secure the dynamic range. . For this reason, the DC potential difference is removed by the filter circuit, and a signal with a small potential difference is generated and output as a DC component as shown in FIG. 9B, thereby reducing the burden on the subsequent circuit.
[0007]
A DVD-RAM playback system will be described below with reference to FIG.
In FIG. 10, a pickup (PU) 101 applies a laser beam to a disk 102, detects the reflected light, and outputs a detection signal. Full adder circuit 103 adds all outputs A, B, C, and D from pickup 101 and outputs the result to filter circuit 106. Further, the PP signal generation circuit 104 generates a push-pull signal of (A + D) − (B + C) and outputs it to the control circuit 105. The control circuit 105 detects the header position based on the push-pull signal, and outputs a control signal indicating the header position to the filter circuit 106.
[0008]
The filter circuit 106 removes the DC potential difference generated in the header portion and outputs it to the waveform equalization circuit 107. The waveform equalization circuit 107 equalizes the output of the filter circuit 106 to generate an RF signal, and outputs the RF signal to the data slicer 108. The data slicer 108 slices the RF signal with a certain reference potential corresponding to the input signal, binarizes it, and outputs it to the PLL 109. The PLL 109 synchronizes the binarized data and extracts the bit clock.
[0009]
A conventional filter circuit 106 will be described with reference to FIG.
In FIG. 11, when the switch SW111 is operated by the control signal from the control circuit 105 and the switch SW111 is off, the resistor R112 is in an open state, and the capacitor C111 and the resistor R111 constitute a high-pass filter. When ON, R112 is connected in parallel with R111, and capacitors C111, R111, and R112 constitute a high-pass filter, and two types of time constants by these high-pass filters are switched.
[0010]
FIG. 12 shows signal waveforms at various parts in FIG. 10 when a reproduction signal from a DVD-RAM including a header signal is input to the filter circuit 106. The control signal output from the control circuit 105 is a pulse signal as shown in FIG. 12B. This control signal turns on the switch SW111 for a certain time from the moment of a large DC potential fluctuation as shown in FIG. Signal.
[0011]
In the filter circuit 106, as described above, the time constant is switched by the control signal, the time constant is increased when turned off, and the time constant is decreased when turned on. When large DC potential fluctuations occur, DC is drawn at high speed, and after sufficiently drawing, the time constant is reduced so as not to follow the AC component or noise component superimposed on the input signal. By switching the time constant of the filter circuit 106 in this way, a large DC potential fluctuation in the header portion of the reproduction signal can be absorbed.
[0012]
It is possible to hold the operation of the data slicer 108 and PLL 109 at the time of high-speed pulling in the header portion to reduce the slice level fluctuation and frequency deviation, but when switching to low-speed pulling and reading the data, the reference of the data slicer 108 is used. It is necessary to operate the potential follow-up and to read the data at the optimum point with the PLL 109 locked. In addition to this, particularly in recent years, there has been a demand for high-speed reproduction, and it has become necessary to reduce the DC potential difference before and after high-speed pulling and to shorten the DC pulling time.
[0013]
In order to speed up the direct current pulling with the conventional filter circuit 106, the time constant at the time of high speed pulling may be reduced. However, if the time constant at the time of high speed pulling is reduced, the AC component superimposed on the input signal enters and leaves the capacitor. When the electric charge to be increased is switched to low speed pulling, a direct current offset occurs due to the electric charge accumulated in the capacitor, resulting in a direct current potential difference.
[0014]
When the DC potential difference is generated in this way, the distortion of the signal at the portion where the DC potential difference is generated becomes large, and data may not be read under the worst conditions. In addition, jitter is increased when the data slicer 108 binarizes the RF signal. As described above, the direct current potential difference is generated because the time constant ratio between the high-speed pull-in and the low-speed pull-in is too large.
[0015]
If the time constant at the time of low-speed data reading is reduced, it will respond to noise components, and jitter will increase due to the influence of noise when binarized by the data slicer 108. The structure can be read even if the time constant is reduced by a factor of several. Therefore, it is necessary to increase the time constant at least when pulling in data other than the header portion, that is, when reproducing data.
[0016]
[Problems to be solved by the invention]
As described above, in the conventional filter circuit, if the pull-in time constant is reduced in order to accelerate the direct current pull-in, a direct-current potential difference is generated in the output signal when switching from the high-speed pull-in to the low-speed pull-in.
[0017]
In order to prevent this, it is necessary to reduce the time constant for low speed pull-in and to reduce the time constant ratio for high speed pull-in. However, if the time constant for low speed acquisition is made too small, the filter circuit 106 responds to the noise component of the signal at low speed acquisition, and jitter increases due to the influence of noise when binarized by the data slicer 108. For this reason, it has been difficult to reduce the time constant of the low speed pull-in.
[0018]
The present invention solves the above-mentioned conventional problems, and it is possible to reduce the DC pull-in time and to reliably read data from the reproduction signal with almost no DC potential difference in the reproduction signal from the optical disk. Provided is a filter circuit.
[0019]
[Means for Solving the Problems]
In order to solve the above-described problem, the filter circuit of the present invention has a DC potential difference with the passage of time that occurs when the level of the DC potential component periodically changes, and inputs a signal on which an AC component is superimposed. First control synchronized with switching of the DC potential due to the level change of the DC potential component so that only one of the two capacitors is charged or discharged in response to the level of the DC potential component with respect to the input signal. Means for switching the two capacitors by a signal And means for switching so as to reduce the passage time constant for the input signal by a second control signal synchronized with switching of the DC potential of the input signal, and the two capacitors are connected to the DC potential of the input signal. As a component level, the capacitance value of the capacitor that charges and discharges the input signal during a period in which a periodic potential difference occurs is connected to be smaller than the capacitance value of the capacitor that charges and discharges the input signal during another potential period. It is characterized by having a configuration.
[0020]
As described above, the potential change of each capacitor is changed by switching the header portion and the data portion so that the charge is charged / discharged to different capacitors in synchronization with the periodic potential switching. Therefore, the time constant when the DC potential is switched can be reduced.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
According to a first aspect of the present invention, there is provided a filter circuit having a DC potential difference with the passage of time which is generated by periodically changing the level of a DC potential component and inputting a signal on which an AC component is superimposed. On the other hand, by the first control signal synchronized with the switching of the DC potential due to the change in the level of the DC potential component, only one of the two capacitors is charged / discharged corresponding to the level of the DC potential component. , Means for switching between the two capacitors And means for switching so as to reduce the passage time constant for the input signal by a second control signal synchronized with switching of the DC potential of the input signal, and the two capacitors are connected to the DC potential of the input signal. As a component level, the capacitance value of the capacitor that charges and discharges the input signal during a period in which a periodic potential difference occurs is connected to be smaller than the capacitance value of the capacitor that charges and discharges the input signal during another potential period. The configuration.
[0024]
Claim 2 The filter circuit according to claim 1 The input signal described in 1 is generated by full addition of each signal obtained from the photo detector divided into a plurality of parts, and the first and second control signals are generated by processing the difference signal based on each signal from the photo detector. It is set as the structure provided with the means to do.
[0025]
Claim 3 The filter circuit according to claim 1 The input signal described in 1 was generated by full addition of each signal obtained from the photo detector divided into a plurality, and the first and second control signals were obtained by binarizing the AC component superimposed on the input signal. A configuration is provided that includes means for generating from position information.
[0026]
Claim 4 The filter circuit according to claim 2 Or claims 3 When switching the passing time constant for the input signal by the second control signal described in (2), the time constant is switched for each of the two capacitors in association with the period for each level of the DC potential component.
[0027]
According to these configurations, in synchronization with the periodic potential switching, the header portion and the data portion, which have greatly different DC potential differences in the input signal, are switched so that charge is charged to and discharged from different capacitors, and the periodic potential switching is performed. In synchronism with this, the time constant is reduced only during a part of the switching period, and then the time constant is increased to reduce the change in the time constant when the DC potential is switched.
[0028]
Claim 5 The filter circuit described in 1) has a DC potential difference with the lapse of time that occurs when the level of the DC potential component periodically changes, and inputs a signal on which the AC component is superimposed. In response to the first control signal synchronized with the switching of the DC potential due to the change in the level of the DC potential component, the two capacitors are controlled by the first control signal so that only one of the two capacitors is charged or discharged corresponding to the level of the potential component. By means of switching, a high-pass filter for differentiating the input signal, a half-wave rectifier circuit for half-wave rectifying the output of the high-pass filter, and a second control signal generated by the output of the half-wave rectifier circuit, the DC potential The switching means is provided with means for switching so as to reduce the passage time constant for the input signal only during the switching period.
[0029]
Claim 6 The filter circuit according to claim 1 or claim 2. 5 And a means for subtracting the voltage generated in the two capacitors described in 1 from the input signal.
Claim 7 The filter circuit according to claim 6 Is the signal read from the DVD-RAM disc, and the difference in the normal DC potential component level of the input signal based on the land and groove of the DVD-RAM is expressed as the normal DC potential component. A first detection circuit that is detected in advance before reproduction of a data portion that is a level, and a first control signal that is synchronized with a signal detected by the first detection circuit and switching of a DC potential due to a level change of the DC potential component From the means for generating the third control signal and the third control signal, the two capacitors are switched according to the land and the groove, and the first control signal is generated during a period in which a periodic potential difference occurs. And a means for switching to another capacitor according to the control signal.
[0030]
According to these configurations, in synchronization with the periodic potential switching, the header portion and the data portion, which are greatly different in DC potential difference in the input signal, are switched so that the charge is charged and discharged to different capacitors, and the input signal is differentiated. By changing the time constant with the output of the high-pass filter that performs half-wave rectification on the output of the high-pass filter, the change in the time constant when the DC potential is switched is reduced.
[0031]
Claim 8 The filter circuit described in 1) has a DC potential difference with the lapse of time that occurs when the level of the DC potential component periodically changes, and inputs a signal on which the AC component is superimposed. In response to the first control signal synchronized with the switching of the DC potential due to the change in the level of the DC potential component, the two capacitors are controlled by the first control signal so that only one of the two capacitors is charged or discharged corresponding to the level of the potential component. First switching means for switching and a tracking error of a reproduction track corresponding to the data portion of the input signal are detected, and a switching period is changed according to the tracking error so as to reduce a passing time constant for the input signal. A detection circuit that outputs a second control signal, and a second control signal from the detection circuit, a passing time constant for the input signal is obtained. A configuration that includes a second switching means for switching so that fence.
[0032]
Claim 9 The filter circuit according to claim 8 The second switching means described in the above is configured to switch the passing time constant for the input signal to be small by changing the conductor value in accordance with the tracking error amount of the tracking error detected by the detection circuit. And
[0033]
According to these configurations, in synchronization with the periodic potential switching, the header portion and the data portion, which differ greatly in the DC potential difference in the input signal, are switched so that the charge is charged to and discharged from different capacitors, and the tracking shift of the reproduction track is changed. By switching the time constant according to the output from the means for detecting, the change in the time constant when the DC potential is switched is reduced.
[0034]
Hereinafter, a filter circuit showing an embodiment of the present invention will be specifically described with reference to the drawings.
(Embodiment 1)
A filter circuit according to Embodiment 1 of the present invention will be described.
[0035]
FIG. 1 is a block diagram showing the configuration of the filter circuit according to the first embodiment, and FIG. 2 is a schematic diagram of signal waveforms at various parts in the filter circuit of FIG. In FIG. 1, 1 is a high-pass filter that cancels a DC potential difference that occurs in response to a DC potential component that appears periodically in the input signal by removing the DC potential component of the input signal, and Vi is a DC potential difference periodically. The input terminal Vi is connected to the primary side terminal and the input terminal Vi is connected to the primary side terminal and a plurality of secondary side terminals. Switches C1 and C2 are connected to different secondary terminals of the switch SW1 and one end is short-circuited between the other ends, and 11 is an output with the shorted ends of the capacitors C1 and C2 as inputs. Buffer amplifier connected to the terminal Vo, 12 is a reference voltage input terminal, 13 is a normal input to the reference voltage input terminal 12, and an inverting input is output from the buffer amplifier 11. The transconductor amplifier 2 connected to one end of the capacitors C1 and C2 which are short-circuited receives a push-pull signal which is a difference signal obtained from the input signal, and detects a portion where a DC potential difference is generated in the push-pull signal. A first control circuit 3 that outputs a capacitor control signal for switching the switch SW1 receives a push-pull signal and generates a pulse for a predetermined time length from a DC potential change point. It is a 2nd control circuit which outputs the time constant control signal for switching a conductor value.
[0036]
The operation of the filter circuit configured as described above will be described below. As shown in FIG. 2A, the full addition signal that is input to the high-pass filter 1 has a DC potential difference generated corresponding to a DC potential component that periodically appears in the header portion of the reproduction signal from the optical disc. Is superimposed with an AC component indicating information.
[0037]
The capacitor control signal for switching the capacitors C1 and C2 constituting the high-pass filter 1 is a signal that becomes Hi during a period in which there is a large DC potential fluctuation, as shown in FIG. When the capacitor control signal is Low, a normal DC potential is set. At this time, the output current of the transconductor amplifier 13 flows through the capacitor C1, and when it is Hi, the DC potential is changed. At this time, the output current of the transconductor amplifier 13 is output to the capacitor C2. Flowing.
[0038]
Capacitors C1 and C2 have no charge fluctuation because their input terminals are open when the DC potentials are significantly different. By controlling in this way, a large potential change does not occur in each of the capacitors C1 and C2, so that a direct current potential change is reduced in the signal output to the output terminal Vo.
[0039]
Further, as shown in FIG. 2 (d), the time constant control signal increases the transconductor value of the transconductor amplifier 13 for a certain time from the moment of a large DC potential fluctuation, and the transconductor value is increased during the normal signal period. It is a signal to make small. Therefore, even if the DC potential fluctuates every time the capacitor is switched, the pull-in time for the DC potential can be shortened.
[0040]
Also at this time, since the potential change occurring in each of the capacitors C1 and C2 is much smaller than when the capacitors are not switched, the pull-in time constant does not have to be extremely small. For this reason, it is possible to reduce the DC potential difference when switching from high speed pull-in to low speed pull-in.
[0041]
Further, since the distance between the header portion and the next header portion is longer than that of the recording portion, the voltage value is likely to change depending on the tracking state. For this reason, the capacity of the capacitor C2 that determines the time constant of the header portion is made smaller than the capacity of the capacitor C1 that determines the time constant of the recording portion, thereby speeding up the drawing. In this case, the low-speed pull-in time constant of the header portion is increased accordingly, but no problem occurs because data detection is easier compared to the recording portion. As a result, the DC potential difference generated in the input signal can be reduced even in an unstable tracking state.
[0042]
In the DVD-RAM standard, there is an area that does not actually need to be read in order to lock the PLL at the head of the header area and the recording area. In the recording area, there is a dummy area near the same length before this. Therefore, the DC potential difference can be further reduced while ensuring the same pulling time by increasing the fast pulling time in the recording area and increasing the pulling time constant.
[0043]
Note that both the capacitor control signal and the time constant control signal shown in FIGS. 2C and 2D can be detected from the change of the push-pull signal shown in FIG.
[0044]
Further, here, the description has been given of the configuration in which the two capacitors C1 and C2 are switched and the time constant is switched by the transconductor amplifier 13, but the same effect can be obtained when the two capacitors C1 and C2 are switched and the resistance is switched. .
(Embodiment 2)
A filter circuit according to a second embodiment of the present invention will be described.
[0045]
FIG. 3 is a block diagram showing a configuration of the filter circuit according to the second embodiment, and FIG. 4 is a schematic diagram of signal waveforms of respective portions in the filter circuit of FIG. The second embodiment further improves the effect obtained in the first embodiment. In FIG. 3, 31 is a high-pass filter (HPF) that receives the signal from the input terminal Vi and differentiates this input signal, 32 is a half-wave rectification of the output of the high-pass filter 31, and the transconductor value of the transconductor amplifier 13 is obtained. It is the 3rd control circuit to control.
[0046]
The operation of the filter circuit configured as described above will be described below.
As shown in FIGS. 4A and 4B, the signal input to the input terminal Vi has a large direct current potential difference between the header portion and the recording portion. Due to the inclination with the pickup, as shown in FIG. 4B, the direct current potential differs between the first half and the second half. In the case of ideal reproduction, as shown in FIG.
[0047]
When this signal is input to the high-pass filter 31, as shown in FIG. 4C, a differential waveform is output when switching to the header section and switching to the recording section. As for the header period, as shown in FIG. 4D, a differential waveform is output only when the DC potential is shifted. This output becomes a signal corresponding to the amount of change in DC potential when half-wave rectification is performed by the third control circuit 32, and this is used as a time constant control signal for controlling the transconductor value of the transconductor amplifier 13, whereby the DC potential is The time constant can be reduced only when the amount of change in is large.
[0048]
As a result, the change from high-speed pull-in to low-speed pull-in is switched linearly instead of non-linearly, so that a high-speed direct-current potential pull-in can be realized without generating a direct-current potential difference with respect to the effect of the first embodiment. it can.
(Embodiment 3)
A filter circuit according to a third embodiment of the present invention will be described.
[0049]
FIG. 5 is a block diagram showing the configuration of the filter circuit of the third embodiment. The third embodiment is easier to handle the first and second embodiments. In FIG. 5, 51 is a transconductor amplifier, 52 is a buffer amplifier that receives the output of the transconductor amplifier 51, C3 and C4 are capacitors grounded at one end, and SW2 is the output of the transconductor amplifier 51 and the input of the buffer amplifier 52. Is the primary side input, and the secondary side has two terminals. Each switch is connected to one of the capacitors C3 and C4 and is switched to connect to one of the terminals. 53 is a forward input of the signal from the input terminal Vi. And a differential amplifier having an output signal from the buffer amplifier 52 as an inverting input.
[0050]
The transconductor amplifier 51 uses the signal from the input terminal Vi as a normal rotation input, the output signal from the buffer 52 as an inverting input, and varies the time constant by a time constant control signal output from the second control circuit 3. Configured as follows. The switch SW2 is configured to switch the secondary-side capacitor in accordance with a capacitor control signal that is an output from the first control circuit 2.
[0051]
The operation of the filter circuit configured as described above will be described below.
When a signal in which an AC component is superimposed on a certain DC potential is input from the input terminal Vi, the transconductor amplifier 51 outputs a current corresponding to a voltage difference generated between the differential input terminals. If the switch SW2 is switched so that the capacitor C3 and the output of the transconductor amplifier 51 are connected at this time, the time constant is determined by the output current of the transconductor amplifier 51 and the capacitance value of the capacitor C3.
[0052]
Therefore, since this part functions as a low-pass filter, this voltage is input to the inverting input terminal (−) of the differential amplifier 53, and the voltage of the input terminal Vi is input to the normal input terminal (+) of the differential amplifier 53. Then, the output of the differential amplifier 53 is equivalent to the output of the high pass filter.
[0053]
As described above, the same effect can be obtained by controlling the transconductor amplifier 51 with the time constant control signal described in the first embodiment and the switch SW2 with the capacitor control signal.
[0054]
Since the normal input terminal of the transconductor amplifier 51 and the normal input terminal of the differential amplifier 53 have high input impedances, the drive capability applied to the input terminal hardly affects the load such as the size of the input capacitor. It can be used more easily than the first and second embodiments, and the same effect can be obtained.
(Embodiment 4)
A filter circuit according to a fourth embodiment of the present invention will be described.
[0055]
In the filter circuit of FIG. 5, the configuration is such that the number of capacitors is changed to three, and this is the fourth embodiment of the present invention. In the fourth embodiment, the effects obtained in the first and second embodiments are further improved. In FIG. 5, the secondary side of the switch SW2 is set as the three terminals, and three capacitors are switched.
[0056]
The DVD-RAM signal records data on both uneven tracks having different structures called lands and grooves on the disk. As a result, the DC potential level is slightly different between land reproduction and groove reproduction. The judgment as to whether the sector to be reproduced next is a land portion or a groove portion is detected from a push-pull signal having this difference, as shown in FIG. it can. With this signal as an input, switching of the switches is controlled so that the three capacitors correspond to the land of the recording unit, the groove of the recording unit, and the header unit, respectively.
[0057]
As described above, since the DC potential fluctuation appearing in the input signal at the time of land / groove switching is suppressed as compared with the first and second embodiments, the output DC potential difference can be further reduced.
(Embodiment 5)
A filter circuit according to a fifth embodiment of the present invention will be described.
[0058]
FIG. 6 is a block diagram showing the configuration of the filter circuit of the fifth embodiment. In the fifth embodiment, when the reproduction state is unstable, the effect obtained by further improving the effect obtained in the first and second embodiments can be obtained. In FIG. 6, 61 is a TE detection circuit for detecting a tracking error (TE) with a push-pull (PP) signal as a difference signal as an input, and 62 is a DC potential with an output signal from the TE detection circuit 61 and a push-pull signal as inputs. 4 is a fourth control circuit that outputs a time constant control signal for changing the transconductor value of the transconductor amplifier 13 for a certain period from the change point.
[0059]
The operation of the filter circuit configured as described above will be described below.
The tracking error (TE) detection circuit 61 detects the tracking error amount by comparing the phases of the AC components of the photo detector divided into four. When no tracking error occurs, as shown in FIG. 4A, the recording areas sandwiching the header area have substantially the same DC potential, so it is not necessary to take a long time for high-speed pull-in. When tracking is unstable, that is, when this error amount is large, the DC potential may also change.
[0060]
Therefore, when the amount of tracking error increases, the fourth control circuit lengthens the high-speed pull-in period of the time constant control signal. By doing in this way, sufficient drawing becomes possible.
[0061]
When the amount of tracking error increases, the fourth control circuit changes the time constant so that the conductor value for high-speed pull-in of the time constant control signal increases. By doing so, high-speed pull-in becomes possible.
[0062]
By controlling as described above, sufficient pull-in can be ensured even in an unstable tracking state without degrading characteristics when tracking is stable.
[0063]
【The invention's effect】
As described above, according to the present invention, the input signal is divided and input to a plurality of capacitors at the portion where the DC potential difference of the input signal occurs, and the time constant of DC pull-in is set by the control signal synchronized with the DC potential difference of the input signal. By switching, the occurrence of a DC potential difference in the output signal can be suppressed, and the change in time constant when the DC potential is switched can be reduced.
[0064]
Therefore, there is almost no direct current potential difference in the reproduction signal from the optical disc, the DC pull-in time can be shortened, and data can be reliably read from the reproduction signal.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a filter circuit according to a first embodiment of the present invention.
FIG. 2 is a waveform diagram showing the operation of the filter circuit according to the first embodiment.
FIG. 3 is a block diagram showing a configuration of a filter circuit according to a second embodiment of the present invention.
FIG. 4 is a waveform diagram showing the operation of the filter circuit according to the second embodiment.
FIG. 5 is a block diagram showing a configuration of a filter circuit according to a third embodiment of the present invention.
FIG. 6 is a block diagram showing a configuration of a filter circuit according to a fifth embodiment of the present invention.
FIG. 7 is a schematic diagram showing the structure of a recording surface of a general DVD-RAM disc.
FIG. 8 is a schematic diagram showing the configuration of a pickup for a DVD-RAM disk system.
FIG. 9 is a waveform diagram for explaining a reproduction signal in a conventional filter circuit.
FIG. 10 is a block diagram showing the configuration of a conventional DVD-RAM disc playback system incorporating a filter circuit;
FIG. 11 is a circuit diagram showing a configuration of a conventional filter circuit.
FIG. 12 is a waveform diagram showing the regeneration operation of the filter circuit of the conventional example.
[Explanation of symbols]
1 High-pass filter
2, 3, 32, 62, 105 Control circuit
11, 52 Buffer amplifier
12 Reference voltage terminal
13, 51 Transconductor amplifier
53 Differential Amplifier
61 TE error detection circuit
101 pickup
102 disks
103 Full adder
104 PP signal generation circuit
106 Filter circuit
107 Waveform equalization circuit
108 Data slicer
109 PLL
Vi input terminal
Vo output terminal
C1-C4, C111 capacitors
SW1, SW2, SW111 switch
R111, R112 resistance

Claims

周期的に直流電位成分のレベルが変化して発生する時間経過に伴う直流電位差を持ち、ＡＣ成分が重畳された信号を入力し、この入力信号に対して、その直流電位成分のレベルに対応して２つのコンデンサのいずれか一方のみが充放電するように、前記直流電位成分のレベル変化による直流電位の切り替わりに同期した第１の制御信号により、前記２つのコンデンサを切り替える手段と、前記入力信号の直流電位の切り替わりに同期した第２の制御信号によって、前記入力信号に対する通過時定数を小さくなるように切り替える手段とを備え、前記２つのコンデンサを、前記入力信号における直流電位成分のレベルとして、周期的な電位差が発生する期間に前記入力信号を充放電するコンデンサの容量値が、その他の電位期間に前記入力信号を充放電するコンデンサの容量値より小さくなるように接続したことを特徴とするフィルタ回路。A DC potential difference with the passage of time that occurs when the level of the DC potential component changes periodically, and a signal on which the AC component is superimposed is input. The input signal corresponds to the level of the DC potential component. Means for switching between the two capacitors by a first control signal synchronized with switching of the DC potential due to a change in the level of the DC potential component so that only one of the two capacitors is charged / discharged , Means for switching so as to reduce the passage time constant for the input signal by a second control signal synchronized with the switching of the DC potential of the two, the two capacitors as the level of the DC potential component in the input signal, The capacitance value of the capacitor that charges and discharges the input signal during a period in which a periodic potential difference occurs, and the input signal during other potential periods Filter circuit is characterized in that connected to be smaller than the capacitance value of the capacitor to be charged and discharged.

入力信号を、複数に分割されたフォトディテクタから得られる各信号の全加算により生成し、第１および第２の制御信号を、前記フォトディテクタからの各信号による差分の信号を加工して生成する手段を備えたことを特徴とする請求項１に記載のフィルタ回路。 Means for generating an input signal by full addition of each signal obtained from a plurality of divided photodetectors, and generating first and second control signals by processing a difference signal from each signal from the photodetector. the filter circuit according to claim 1, characterized in that it comprises.

入力信号を、複数に分割されたフォトディテクタから得られる各信号の全加算により生成し、第１および第２の制御信号を、入力信号に重畳されたＡＣ成分を２値化して得た位置情報から生成する手段を備えたことを特徴とする請求項１に記載のフィルタ回路。An input signal is generated by full addition of signals obtained from a plurality of divided photodetectors, and first and second control signals are obtained from position information obtained by binarizing the AC component superimposed on the input signal. The filter circuit according to claim 1 , further comprising a generating unit .

第２の制御信号による入力信号に対する通過時定数の切り替え時に、２つのコンデンサ毎に、直流電位成分のレベル毎の期間を対応付けて時定数を切り替えるよう構成したことを特徴とする請求項２または請求項３に記載のフィルタ回路。 When switching of the pass time constant for the input signal by the second control signal, for every two capacitors, characterized by being configured so as to switch the time constant in correspondence with the period of each level of the DC voltage component according to claim 2 or The filter circuit according to claim 3.

周期的に直流電位成分のレベルが変化して発生する時間経過に伴う直流電位差を持ち、ＡＣ成分が重畳された信号を入力し、この入力信号に対して、その直流電位成分のレベルに対応して２つのコンデンサのいずれか一方のみが充放電するように、前記直流電位成分のレベル変化による直流電位の切り替わりに同期した第１の制御信号により、前記２つのコンデンサを切り替える手段と、前記入力信号を微分するハイパスフィルタと、前記ハイパスフィルタの出力を半波整流する半波整流回路と、前記半波整流回路の出力により生成した第２の制御信号によって、前記直流電位の切り替わり期間だけ、前記入力信号に対する通過時定数を小さくなるように切り替える手段を備えたことを特徴とするフィルタ回路。 A DC potential difference with the passage of time that occurs when the level of the DC potential component changes periodically, and a signal on which the AC component is superimposed is input. The input signal corresponds to the level of the DC potential component. Means for switching between the two capacitors by a first control signal synchronized with switching of the DC potential due to a change in the level of the DC potential component so that only one of the two capacitors is charged / discharged, The high-pass filter that differentiates the output of the high-pass filter, the half-wave rectifier circuit that half-wave rectifies the output of the high-pass filter, and the second control signal generated by the output of the half-wave rectifier circuit, filter circuit you characterized by comprising means for switching so as to decrease the time constant passage for the signal.

２つのコンデンサに発生する電圧を入力信号から減算する手段を備えたことを特徴とする請求項１または請求項５に記載のフィルタ回路。The filter circuit according to claim 1 or claim 5, characterized in that it comprises a means for subtracting from the input signal a voltage generated in the two capacitors.

前記入力信号はＤＶＤ−ＲＡＭディスクから読み出された信号であり、前記ＤＶＤ−ＲＡＭが有するランドおよびグルーブに基づく前記入力信号の通常の直流電位成分レベルの違いを、前記通常の直流電位成分レベルであるデータ部の再生前に予め検出する第１の検出回路と、前記第１の検出回路で検出した信号および前記直流電位成分のレベル変化による直流電位の切り替わりに同期した第１の制御信号から、第３の制御信号を生成する手段と、前記第３の制御信号により、前記ランドおよびグルーブに応じて、２つのコンデンサを切り替えるとともに、周期的な電位差が発生する期間には前記第１の制御信号により更に別のコンデンサに切り替える手段とを備えたことを特徴とする請求項６に記載のフィルタ回路。 The input signal is a signal read from a DVD-RAM disk, and the difference in the normal DC potential component level of the input signal based on the land and groove of the DVD-RAM is expressed by the normal DC potential component level. From a first detection circuit that is detected in advance before reproduction of a certain data portion, a signal detected by the first detection circuit, and a first control signal synchronized with switching of a DC potential due to a level change of the DC potential component, The means for generating the third control signal and the third control signal switch the two capacitors in accordance with the land and the groove, and the first control signal during a period in which a periodic potential difference occurs. the filter circuit of claim 6 further characterized in that a means for switching to a different capacitor by.

周期的に直流電位成分のレベルが変化して発生する時間経過に伴う直流電位差を持ち、ＡＣ成分が重畳された信号を入力し、この入力信号に対して、その直流電位成分のレベルに対応して２つのコンデンサのいずれか一方のみが充放電するように、前記直流電位成分のレベル変化による直流電位の切り替わりに同期した第１の制御信号により、前記２つのコンデンサを切り替える第１の切替手段と、前記入力信号のデータ部に対応する再生トラックのトラッキング誤差を検出し、前記トラッキング誤差に応じて、前記入力信号に対する通過時定数を小さくなるように切り替える期間を変化させる第２の制御信号を出力する検出回路と、前記検出回路からの第２の制御信号により、前記入力信号に対する通過時定数を小さくなるように切り替える第２の切替手段とを備えたことを特徴とするフィルタ回路。 A DC potential difference with the passage of time that occurs when the level of the DC potential component changes periodically, and a signal on which the AC component is superimposed is input. The input signal corresponds to the level of the DC potential component. as only one of the two capacitors are charged and discharged Te, by a first control signal synchronized to the switching of the DC potential by the level change of the DC potential component, a first switching means for switching said two capacitors , Detecting a tracking error of the reproduction track corresponding to the data portion of the input signal, and outputting a second control signal for changing a switching period so as to reduce a passing time constant for the input signal according to the tracking error detection circuit and, by a second control signal from the detecting circuit, the switching so as to reduce the passage time constant for the input signal to Filter circuit characterized in that a second switching means.

前記第２の切替手段は、前記検出回路にて検出されたトラッキング誤差のトラッキング誤差量に応じて、前記入力信号に対する通過時定数を、コンダクタ値を変更することによって小さくするように切り替えることを特徴とする請求項８に記載のフィルタ回路。 The second switching means switches the passing time constant for the input signal to be reduced by changing a conductor value in accordance with a tracking error amount of the tracking error detected by the detection circuit. The filter circuit according to claim 8.