KR100253179B1 - Optical recording and reproducing apparatus - Google Patents

Optical recording and reproducing apparatus Download PDF

Info

Publication number
KR100253179B1
KR100253179B1 KR1019960028706A KR19960028706A KR100253179B1 KR 100253179 B1 KR100253179 B1 KR 100253179B1 KR 1019960028706 A KR1019960028706 A KR 1019960028706A KR 19960028706 A KR19960028706 A KR 19960028706A KR 100253179 B1 KR100253179 B1 KR 100253179B1
Authority
KR
South Korea
Prior art keywords
signal
disc
storage unit
reproduction
characteristic
Prior art date
Application number
KR1019960028706A
Other languages
Korean (ko)
Other versions
KR980011083A (en
Inventor
김대영
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960028706A priority Critical patent/KR100253179B1/en
Publication of KR980011083A publication Critical patent/KR980011083A/en
Application granted granted Critical
Publication of KR100253179B1 publication Critical patent/KR100253179B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/007—Arrangement of the information on the record carrier, e.g. form of tracks, actual track shape, e.g. wobbled, or cross-section, e.g. v-shaped; Sequential information structures, e.g. sectoring or header formats within a track

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Optical Recording Or Reproduction (AREA)

Abstract

PURPOSE: An optical disk recording player is provided to detect relations of back and forth signals of a reproduced channel bit string, and to detect an interference amount between signals from phase differences between a reference clock and the reproduced channel bit string, then to control a reference voltage of a level slice circuit. Therefore, a jitter influence caused by interferences of the back and forth signals is minimized when an optical disk is played. CONSTITUTION: A reproduction bit-string pattern detector(91) detects a pattern of a reproduction bit string from an RF reproduction signal(DRFe) outputted from a digital equalizer. A phase comparator(92) compares phases of a reproduction clock(CL) and a reproduction channel bit signal. A reproduction control signal storage(93) stores a control signal in accordance with length of the reproduction bit string, according to an output of the phase comparator(92) and a control signal of a micro computer. A reproduction control signal selector(94) selects a control value stored in the reproduction control signal storage(93), according to the reproduction bit string pattern.

Description

광디스크 기록재생기Optical disc recorder

제1도는 종래의 기술에 의한 광디스크 기록재생기의 구성블럭도.1 is a block diagram of a conventional optical disc recorder.

제2도는 제1도의 광픽업에 의한 집광도.2 is a condensing degree by the optical pickup of FIG.

제3도는 제1도의 광픽업의 광검출기의 배치도.3 is a layout view of the photodetector of the optical pickup of FIG.

제4도는 종래의 기술에 의한 광디스크 기록재생기의 등화기의 구성블럭도.4 is a block diagram of an equalizer of an optical disc recorder according to the prior art.

제5도는 종래의 기술에 의한 광디스크 기록재생기의 채널비트신호 재생부의 상세회로도.5 is a detailed circuit diagram of a channel bit signal reproducing unit of the conventional optical disc recording / reproducing apparatus.

제6도는 종래의 기술에 의한 광디스크 기록재생기의 등화기와 채널비트신호 재생부를 디지탈로 구성한 회로도.Fig. 6 is a circuit diagram of a digital configuration of an equalizer and a channel bit signal reproducing unit of an optical disc recorder according to the prior art.

제7도는 종래의 기술에 의한 광디스크의 기록 및 재생신호도.7 is a recording and reproducing signal diagram of an optical disc according to the prior art.

제8도는 종래의 기술에 의한 광디스크의 재생특성도.8 is a reproduction characteristic diagram of an optical disk according to the prior art.

제9도는 본 발명에 의한 광디스크 기록재생기의 레벨 슬라이스 회로의 구성블럭도.9 is a block diagram of the level slice circuit of the optical disc recorder according to the present invention.

제10도는 제9도의 레벨 슬라이스 회로중 레벨 슬라이스 제어기의 제1실시예의 구성도.10 is a block diagram of a first embodiment of a level slice controller in the level slice circuit of FIG.

제11도의 (a)는 제10도의 레벨 슬라이스 제어기 중 계수기의 입출력 특성표.(A) of FIG. 11 is an input / output characteristic table of the counter of the level slice controller of FIG.

제11도의 (b)는 제10도의 레벨 슬라이스 제어기 중 제1디코더의 입출력 특성표.(B) of FIG. 11 is an input / output characteristic table of the first decoder of the level slice controller of FIG.

제11도의 (c)는 제10도의 레벨 슬라이스 제어기 중 디스크 특성 저장부의 입출력 특성표.FIG. 11C is an input / output characteristic table of the disk characteristic storage unit of the level slice controller of FIG.

제11도의 (d)는제10도의 레벨 슬라이스 기록재생기 제어기 중 시프트 레지스터의 입출력 특성표.FIG. 11D is an input / output characteristic table of a shift register in the level slice recorder controller of FIG.

제11도의 (e)는 제10도의 레벨 슬라이스 기록재생기 제어기 중 제2디코더의 입출력 특성표.(E) of FIG. 11 is an input / output characteristic table of a second decoder of the level slice recorder controller of FIG.

제12도는 제10도의 레벨 슬라이스 제어기 중 제2디코더의 상세 회로도.12 is a detailed circuit diagram of a second decoder of the level slice controller of FIG.

제13도는 제10도의 레벨 슬라이스 제어기의 각부의 동작신호 파형도.13 is an operation signal waveform diagram of each part of the level slice controller of FIG.

제14도는 본 발명에 의한 광디스크 기록재생기 중 레벨 슬라이스제어기의 제2실시예의 구성도.14 is a block diagram of a second embodiment of a level slice controller in the optical disc recorder according to the present invention;

제15도는 제14도의 레벨 슬라이스제어기의 제어 흐름도.FIG. 15 is a control flowchart of the level slice controller of FIG.

제16도는 본 발명에 의한 광디스크 기록재생기 중 레벨 슬라이스제어기의 제3실시예의 구성도.Fig. 16 is a block diagram of a third embodiment of a level slice controller in the optical disc recorder according to the present invention.

제17도의 (a)는 제16도의 레벨 슬라이스 제어기 중 디스크 특성 저장부의 입출력 특성표.FIG. 17A is an input / output characteristic table of a disk characteristic storage unit of the level slice controller of FIG.

제17도의 (b)는 제16도의 레벨 슬라이스 제어기 중 디플립플롭의 입출력 특성표.(B) of FIG. 17 is an input / output characteristic table of the flip-flop among the level slice controllers of FIG.

제18도는 제16도의 레벨 슬라이스 제어기의 각부의 신호 파형도.18 is a signal waveform diagram of respective parts of the level slice controller of FIG.

제19도는 본 발명에 의한 광디스크 기록재생기 중 레벨 슬라이스 제어기의 제4실시예의 구성도.19 is a block diagram of a fourth embodiment of a level slice controller in an optical disc recorder according to the present invention;

제20도는 본 발명에 의한 광디스크 기록재생기 중 레벨 슬라이스 제어기의 제5실시예의 구성도.20 is a block diagram of a fifth embodiment of a level slice controller in an optical disc recorder according to the present invention;

제21도는 본 발명에 의한 광디스크 기록재생기 중 레벨 슬라이스 제어기의 제6실시예의 구성도.21 is a block diagram of a sixth embodiment of a level slice controller in an optical disc recorder according to the present invention;

제22도는 본 발명에 의한 광디스크 기록재생기 중 레벨 슬라이스 제어기의 제7실시예의 구성도.22 is a block diagram of a seventh embodiment of a level slice controller in an optical disc recorder according to the present invention;

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

70 : 디지탈 레벨 비교기 80 : 재생 클럭 검출부70: digital level comparator 80: reproduction clock detector

90 : 레벨 슬라이스 제어기90: level slice controller

본 발명은 광디스크 기록재생기에 관한 것으로, 특히 재생특성을 향상시키고 씨디(CD) 계열 디스크 상호간, 그리고 씨디 계열 디스크와 디브이디(DVD) 계열 디스크 상호간 및 디브이디 계열 디스크상호간의 호환성을 개선하기 위한 광디스크 기록재생기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical disc recorder, and more particularly, to an optical disc recorder for improving playback characteristics and improving compatibility between CD (CD) discs, and between CD discs and DVD discs and DVD discs. It is about.

일반적으로 씨디(CD;Compact Disk)와 디브이디(DVD : Digital versatile Disk)등을 포함하는 광디스크는 나선형의 신호트랙에 연속하는 홈의 피트(pit) 또는 반사율이 다른 마크(mark)로 정보신호가 기록되어 있으며, 이러한 정보의 기록과 함께 기록된 정보를 재생할때는 광픽업을 이용하여 레이저 빔을 집광하고, 집광된 빔을 상기 신호피트 또는 마크의 트랙을 따라 트랙킹하고, 동시에 디스크를 일정속도로 제어하여 정보를 기록 또는 재생하도록 되어있다.In general, an optical disc including a CD (Compact Disk) and a DVD (Digital versatile Disk) is recorded with an information signal as a pit or a mark having a different reflectance continuous to a spiral signal track. When the recorded information is reproduced along with the recording of such information, the laser beam is focused using optical pickup, the focused beam is tracked along the track of the signal pits or marks, and the disc is controlled at a constant speed. It is designed to record or reproduce information.

상기 광픽업은, 제1도에 도시한 바와 같이 디스크(1)의 신호 트랙에 레이저 광을 집광하기 위한 대물렌즈(3)와, 원하는 트랙에 레이저 광이 입사되도록 상기 대물렌즈(3)의 운동중심 위치를 조절하기 위한 트랙킹 구동기(4)와, 상기 대물렌즈(3)의 위치를 조절하여 디스크(1)의 반사면이 초점심도 내에 들어오도록 하기 위한 포커스 구동기(5)와, 입사광과 반사광을 분리하기 위한 빔스프리터(6)와, 디스크(1)에서 반사하여 들어온 광을 검지하기 위한 광검출기(7)와, 레이저광을 발생하기 위한 레이저 다이오드(LD)(8)와, 상기 레이저 다이오드(8)의 출력을 검출하여 레이저 출력 서보(14)로 전달하여 제어하도록 하기 위한 레이저 출력 검지부(P-DET; Power-DETector)(9)를 포함하여 구성되며, 도시하지는 않았으나 상기 레이저 다이오드(8)와 빔스프리터(6) 사이에 3빔 방식으로 트랙킹 신호를 검출하기 위해 보조빔을 만들기 위한 회절기와, 비점수차법 사용시 비점수차에 의한 포커스제어신호를 얻기 위한 센서렌즈가 연결된다.The optical pickup includes an objective lens 3 for condensing laser light on a signal track of the disk 1 and a movement of the objective lens 3 so that the laser light is incident on a desired track as shown in FIG. A tracking driver 4 for adjusting the center position, a focus driver 5 for adjusting the position of the objective lens 3 so that the reflective surface of the disk 1 is within the depth of focus, incident light and reflected light A beam splitter 6 for separation, a photodetector 7 for detecting light reflected from the disk 1, a laser diode (LD) 8 for generating laser light, and the laser diode ( And a laser output detector (P-DET; Power-DETector) 9 for detecting and outputting the output of 8) to the laser output servo 14 to control the laser diode 8. Beam system between the beam splitter 6 and A sensor lens for obtaining the focus control signal is coupled by the diffraction group, astigmatic method using astigmatism, for making the secondary beam for detecting a tracking signal by.

그리고 상기 광검출기(7)는, 3빔법의 경우 제2도에 도시한 바와 같이 레이저 광빔이 광디스크의 홈의 피트열로 된 신호트랙 위에 정보신호를 읽기 위한 주빔(LB)과, 트랙킹 제어신호를 검출하기 위한 보조광빔(LBr, LB1)으로 구분되므로 이와 대응되도록 제3도에 도시한 바와 같이 주빔을 4분할하여 검출하기 위한 포토디텍터(PDA, PDB, PDC, PDD)의 상하에 보조빔을 검출하기 위한 포토디텍터(PDE, PDF)로 구성된다.In the case of the three-beam method, the photodetector 7 includes a main beam LB for reading an information signal on a signal track in which the laser light beam is a pit column of the groove of the optical disk, and a tracking control signal, as shown in FIG. Since it is divided into the auxiliary light beams LBr and LB1 for detection, the auxiliary beams are detected above and below the photodetectors PDA, PDB, PDC, and PDD for detecting the main beam by dividing the main beam into four as shown in FIG. It consists of photodetectors (PDE, PDF).

상기와 같이 구성된 광픽업의 동작을 살펴보면, 먼저 상기 정보신호를 기록한 디스크(1)의 기록면에서 반사하여 돌아온 광을 대물렌즈(3)로 집광하고, 빔스프리터(6)를 통과하여 상기 센서렌즈에 의하여 다시 집광한 후, 신호트랙간 간격, 즉 트랙피치를 Tp라하면 트랙킹 제어신호 검출용 보조빔을 트랙에서 각각 0.25Tp 떨어지게 배치하여 상기 포토디텍터(PDA, PDB, PDC, PDD)에서 검출되는 신호 a, b, c, d로부터 (a+b)-(b+d)의 포커스 제어 신호 (Fe)와 (a+b+c+d)의 고주파재생신호 (RF)를 구하며, 포토디텍터(PDE, PDF)에서 검출되는 신호 e, f로부터 e-f의 트랙킹 제어신호(Te)를 구한다.Referring to the operation of the optical pickup configured as described above, first, the light reflected by the recording surface of the disk (1) on which the information signal is recorded is returned to the objective lens (3), and passes through the beam splitter (6) to the sensor lens. After condensing again, the interval between the signal tracks, i.e., the track pitch is Tp, and the tracking control signal detection auxiliary beams are disposed 0.25Tp apart from the tracks so that the signals detected by the photodetectors PDA, PDB, PDC, and PDD From a, b, c, and d, the focus control signal Fe of (a + b)-(b + d) and the high frequency reproduction signal RF of (a + b + c + d) are obtained, and the photodetector (PDE) is obtained. , A tracking control signal Te of ef is obtained from the signals e and f detected in (PDF).

여기서, 상기 트랙킹 제어신호(Te)는, 트랙킹 에러검출부(18)를 통해 트랙킹 서보(12)에 입력되어, 광픽업의 트랙킹 구동기(4)를 제어하고, 상기 포커스 제어 신호(Fe)는 포커스 서치부(17)의 출력과 함께 포커스 서보(11)에 입력되어 광픽업의 포커스 구동기(5)를 제어한다.Here, the tracking control signal Te is input to the tracking servo 12 through the tracking error detection unit 18 to control the tracking driver 4 of the optical pickup, and the focus control signal Fe is a focus search. It is input to the focus servo 11 together with the output of the section 17 to control the focus driver 5 of the optical pickup.

한편, 상기 고주파재생신호(RF)는 전치증폭→펄스폭식별→디지탈 신호처리과정을 거쳐 다시 디지탈/아날로그 변환기를 통해 아날로그신호로 변환되어 출력되게 된다.Meanwhile, the high frequency reproduction signal RF is converted into an analog signal through a digital / analog converter through preamplification → pulse width identification → digital signal processing and then output.

상기 전치증폭과정을 좀 더 구체적으로 설명하면, 상기 광검출기(7)에 의해 픽업된 신호를 증폭하여 신호의 잡음 및 왜율을 등화기로 제거하고, 레벨 슬라이스기를 통해 파형정형한후 펄스폭식별을 위해 데이타 스트로브(strobo) 회로부터 전송한다.In more detail, the preamplification process is amplified by the signal picked up by the photodetector 7 to remove noise and distortion of the signal with an equalizer, waveform shaping through a level slicer, and pulse width identification. Data strobes are sent from times.

제4도의 (a), (b)는 등화기의 구성을 나타내는 블럭도로서, 재생된 신호파형의 대역폭을 좁게 하고, 부호간 간섭을 최소화하여 신호의 잡음 및 왜율이 제거된 고주파 재생신호(RFe)을 만들어 내는데, 씨디의 경우에는 (a)에 도시한 바와 같이 3단계에 걸쳐 지연되도록 지연기(21, 21')를 연결하여 사용하며, 디브이디와 같이 고밀도의 광디스크인 경우에는 (b)에 도시한 바와 같이 5단계에 걸쳐 지연되도록 지연기(23, 23', 23", 23'")를 연결한 고차등화기를 사용하며, 모든 등화기의 각 단에는 각각 증폭기(22, 22')와, 증폭기(24, 24', 24", 24'")를 연결하여 사용하며, 지연시간과 각 노드의 출력을 증폭하는 증폭이득을 앞, 뒷단에 대하여 대칭형으로 구성한다.(A) and (b) of FIG. 4 are block diagrams showing the configuration of the equalizer, where the bandwidth of the reproduced signal waveform is narrowed and the interference between codes is minimized to remove the noise and distortion of the signal. In the case of CD, as shown in (a), the delayers 21 and 21 'are connected to be delayed in three steps. As shown, a high differential equalizer having delayers 23, 23 ', 23 ", and 23'" is connected to be delayed in five stages. Each stage of all equalizers has amplifiers 22, 22 'and The amplifiers 24, 24 ', 24 ", and 24'" are connected to each other, and the delay time and the gain of amplifying the output of each node are configured symmetrically with respect to the front and rear ends.

그리고, 상기 레벨 슬라이스 회로부는 제5도에 도시한 바와 같이 고주파재생신호(RFe)와 슬라이스 레벨 기준전압(Vref)을 입력으로 하는 비교기(31)와, 상기 비교기(31)의 출력을 버퍼링하기 위한 버퍼(32)와, 비반전입력단자(+)에는 서로 직렬연결된 저항(R1, R2) 및 상기 저항(R1, R2)과 접지 사이에 각각 연결된 콘덴서(C1, C2)로 이루어진 적분기(3)를 통해 상기 버퍼(32)의 출력의 적분값이 입력되며, 반전입력단자(-)에는 일측은 VCC에, 그리고 타측은 VEE에 연결된 가변저항(VR1)의 출력이 입력되어 상기 레벨 기준전압(Vref)을 출력하는 차동증폭기(34)로 구성하며, 동작을 개략적으로 설명하면 다음과 같다.As shown in FIG. 5, the level slice circuit unit includes a comparator 31 for inputting a high frequency reproduction signal RFe and a slice level reference voltage Vref, and a buffer for buffering the output of the comparator 31. The buffer 32 and the non-inverting input terminal (+) have an integrator 3 composed of resistors R1 and R2 connected in series with each other and capacitors C1 and C2 connected between the resistors R1 and R2 and ground, respectively. The integral value of the output of the buffer 32 is input, and the output of the variable resistor VR1 connected to the VCC and the other end to the VEE is input to the inverting input terminal (-), thereby providing the level reference voltage Vref. It consists of a differential amplifier (34) for outputting, and the operation is outlined as follows.

상기 레벨 슬라이스 회로부에서는, 상기 등화기로부터 출력된 고주파 재생신호 RFe를 비교기(31)에 입력시켜 기준전압 Vref과 비교하는데, 이때 상기 기준전압보다 높으면 "1"의 출력을 내고, 낮으면 "0"신호를 출력하여 채널비트신호의 구형파 CHBr를 만들며, 버퍼(32)를 통하여 출력되도록 함과 동시에 적분하여 상기 기준 전압(Vref)을 발생한다.The level slice circuit unit inputs the high frequency reproduction signal RFe outputted from the equalizer to the comparator 31 and compares it with the reference voltage Vref. At this time, if the reference voltage is higher than the reference voltage, an output of "1" is output, and if it is low, "0". The signal is output to form a square wave CHBr of the channel bit signal, and is output through the buffer 32 and integrated at the same time to generate the reference voltage Vref.

상기 기준전압은 재생신호의 "0" 상태와 "1"상태가 대칭이 되도록 하는데, 그 이유는 다음과 같다.The reference voltage causes the "0" state and the "1" state of the reproduction signal to be symmetrical, for the following reason.

일반적으로 씨디와 디브이디에서는 상기와 같이 채널을 부호화할 때 "0"의 상태와 "1"의 상태의 비율을 동일하게 하고 있으므로, 재생한 구형파의 "0"의 상태와 "1"의 상태의 비율을 가져야 하며, 따라서 피트부와 피트간 랜드부의 비율도 같아야 하는데, 실제는 기록시 피트의 끝부분에서 열의 축적으로 인해 피트가 길어지기 때문에 피트부와 랜드부의 비율이 다르게 되어 재생신호가 비대칭적으로 된다. 따라서 상기 채널비트신호의 구형파(CHBr)를 적분하여 가변저항(VR1)을 통해 기준 전압을 상기한 바와 같이 0상태와 1상태가 대칭이 되도록 조절함으로써 이러한 비대칭 현상을 보정하며, 이에따라 좀 더 정확한 재생이 가능하다.In general, in the case of CD and DVD, the ratio between the state of "0" and "1" is equal when the channel is encoded. Thus, the ratio of the state of "0" and "1" of the reproduced square wave is equal. Therefore, the ratio of the pit part to the land part between the pit parts should be the same. Actually, the pit part and the land part have different ratios of the pit part and the land part because of the accumulation of heat at the end of the pit during recording. do. Accordingly, the asymmetry is corrected by integrating the square wave CHBr of the channel bit signal to adjust the reference voltage to be symmetrical with the zero state and the one state as described above through the variable resistor VR1, thereby reproducing more accurately. This is possible.

그리고 상기와 같이 재생된 채널비트신호의 구형파(CHBr)는 도시하지는 않았으나 채널비트 재생 클럭발생부로 입력되며,이 채널비트 재생 클럭 발생부에서는 채널비트신호열의 상태전환 에지에 위상을 동기시킨 채널비트클럭신호(CL)를 발생하는데, 이 채널비트클럭신호(CL)는 채널비트신호열에서 "0"에서 "1"로, 또는 "1"에서 "0"으로 상태전환하는 시간에 맞추어 재생한 주기적으로 변화한다.Although not shown, the square wave CHBr of the reproduced channel bit signal is input to the channel bit regeneration clock generator, and the channel bit clock is synchronized with a phase to the state transition edge of the channel bit signal sequence. A signal CL is generated, and the channel bit clock signal CL is periodically changed to be reproduced in accordance with a time transition from "0" to "1" or "1" to "0" in the channel bit signal sequence. do.

제6도는 반도체 제조기술의 발달과 디지탈 신호처리기술의 발달로, 광픽업에서 송출된 신호를 아날로그 회로대신 디지탈회로로 구성한 것으로, 입력되는 고주파재생신호(RF)를 아날로그/디지탈 변환기(A/D)(61)에 의하여 디지탈 신호로 변환시킨 후 디지탈 등화기(62)로 등화하며, 등화된 고주파신호 (DRFe)는 디지탈 레벨 비교기(63)에서 기준레벨신호(DVref)와 비교하여 기준레벨신호(DVref)보다 크면 "1"의 신호를 출력하고, 작으면 "0"의 신호로 한 구형파의 채널비트신호열(CHBr)을 출력한다.6 shows the development of semiconductor manufacturing technology and the development of digital signal processing technology, in which a signal transmitted from an optical pickup is composed of a digital circuit instead of an analog circuit, and the high frequency reproduction signal (RF) input is converted into an analog / digital converter (A / D). The digital signal is converted into a digital signal by the reference signal 61 and then equalized by the digital equalizer 62. The equalized high frequency signal DRFe is compared with the reference level signal DVref by the digital level comparator 63. If larger than DVref, a signal of "1" is output, and if smaller, a channel bit signal sequence CHBr of one square wave is output as a signal of "0".

상기 기준레벨신호(DVref)는 상기 디지탈 레벨 비교기(63)에서 출력되는 구형파 채널비트신호열(CHBr)이 "1"이면 1의 디지탈 신호값을 주고, "0"이면 -1의 디지탈 신호값을 주어 디지탈 적분기(64)를 통해 생성하며, 또한 상기 구형파 채널비트신호열(CHBr)은 디스크에 신호를 기록하기 위하여 광변조를 하던 전기신호와 같으며, 채널비트 주기의 정수배 시간간격으로 상태전환("1"의 상태에서 "0"상태로 또는 "0"상태에서 "1"상태로)을 하며, 디지탈 재생클럭 발생기(DCO)(65) (DCO;Digital Clock Osilator)를 통해 채널비트신호주기의 클력신호(CL)로서 채널비트신호열의 상태전환에지와 위상이 맞는 신호를 발생한다.The reference level signal DVref gives a digital signal value of 1 when the square wave channel bit signal sequence CHBr output from the digital level comparator 63 is "1", and gives a digital signal value of -1 when "0". The square wave channel bit signal sequence (CHBr), which is generated through the digital integrator 64, is the same as the electric signal that is optically modulated to record a signal on the disk, and is switched at an integer multiple of the channel bit period. "0" state or "0" state to "1" state, and the clock signal of the channel bit signal period through the digital regeneration clock generator (DCO) 65 (DCO; Digital Clock Osilator) As CL, a signal in phase with the state transition edge of the channel bit signal string is generated.

이상에서 살펴본바와 같이 광디스크는, 사용자가 화상을 보거나 사운드를 듣기까지 디스크에 기록된 피트 또는 마크를 광픽업으로부터 디지탈 신호처리에 이르기까지 다양한 재생과정을 거치게 되는데, 이러한 재생과정에서 좀 더 정확한 재생을 위해서는 기준신호(기록시의 채널비트클럭에 해당하며 재생한 채널비트신호의 상태전환점에 위상을 맞추게하는 위상동기루프회로에 의해 지터의 평균치가 0이되게 한 클럭신호)에 대하여 재생한 채널비트신호가 시간의 앞뒤로 흔들리는 지터(jitter)를 감소시킬 필요가 있다.As described above, the optical disc undergoes various reproduction processes from the optical pickup to the digital signal processing of the pit or mark recorded on the disc until the user sees the image or hears the sound. The channel bit signal reproduced with respect to the reference signal (a clock signal corresponding to the channel bit clock of the proxy and having a mean value of jitter of 0 by a phase-locked loop circuit that phases the phase transition point of the reproduced channel bit signal) There is a need to reduce jitter jittering back and forth in time.

상기 지터는, 제7도에 도시한 바와 같이 (가)의 기록채널비트신호의 구형파신호와, 실제 (나)의 디스크에 기록된 피트신호열을 광픽업으로 재생하여 레벨 슬라이스에의하여 정형된 구형파, 즉 (다)의 재생채널비트 신호열이 이론상으로는 동일한 신호로서 구형파의 상태전환에지가 일치하여야 하나 실제는 상기디스크싱에 피트를 제조할 때 끝부분에 레이저 빔의 열이 축적되어 필요한 길이보다 길어지는 등의 비대칭성 때문에 발생하게 되며, 도8과 같이 피트 길이가 길수록 심하게 되며, 레벨 슬라이스를 할 때 기준레벨 전후로 전기잡음, 채널비트간의 간섭, 인접 신호트랙간의 크로스 토크에 의한 영향으로 크게 나타나는데, 종래에는 이를 제거하기 위해 상기 등화기를 3탭 또는 5탭등으로 사용하였으나, 상기한 바와 같이 기록된 피트신호의 길이와 앞뒤의 피트 신호간의 거리에 따라 신호간 간섭량이 다르므로 이와 같은 대칭적인 등화기로는 완전한 등화가 어렵기 때문에 감소효과가 크지 않으며, 또한 광픽업의 재생특성과 재생환경의 변화에 의해 재생하는 것에 의한 고유 지터가 남게 된다.As shown in FIG. 7, the jitter is a square wave signal formed by a level slice by reproducing a square wave signal of a recording channel bit signal of (a) and a pit signal sequence actually recorded on the disk of (b) by optical pickup; In other words, (c) the regeneration channel bit signal sequence is theoretically the same signal, and the state transition edge of the square wave must match, but in practice, when the pit is manufactured in the disc, the heat of the laser beam is accumulated at the end to be longer than the required length. This is caused by asymmetry, etc., and as the pit length becomes longer, as shown in FIG. 8, it becomes more severe, and it appears to be largely caused by electric noise, interference between channel bits, and crosstalk between adjacent signal tracks before and after the reference level. In order to remove this, the equalizer is used as 3 taps or 5 taps, but the length of the pit signal recorded as described above and Since the amount of interference between signals is different according to the distance between the pit signals at the back, such a symmetric equalizer makes it difficult to achieve perfect equalization, and the reduction effect is not large. Inherent jitter remains.

이처럼 종래의 광디스크 기록재생장치는, 첫째, 실제 디스크에 기록된 신호가 기록된 전, 후 신호로부터 비대칭적인 영향을 받으며, 기록된 피트신호의 길이와 앞뒤의 피트신호간의 거리에 따라 신호간 간섭량이 다르기 때문에 대칭적인 등화기로는 완전한 등화가 어려우며, 둘째 광픽업의 재생특성과 디스크의 기록특성 및 재생환경 등의 변화에 의한 고유의 지터가 남게 되므로 씨디 계열의 기록가능 광디스크, 즉 씨디의 규격과 씨디알(CD-R), 씨디이(CD-E)의 규격이 다르므로 규격에 맞게 서로 전용 재생기를 사용해야 하는등, 호환성이 떨어질 뿐만 아니라 씨디알 광디스크 기록재생기 상호간에도 호환성이 나빠서 씨디알과 씨디이 디스크 기록재생기의 보급에 큰 장애가 되며, 셋째 고밀도의 디브이디 디스크의 경우에도 디브이디알(DVD-R), 디브이디 램(DVD-RAM)의 기록 가능 디스크 규격이 제안되고 있으나, 앞의 두번째 문제의 이유로 기록재생성능이 떨어지며, 기존 디브이디 만큼이 용량도 확보할 수 없는 등 많은 문제점들이 있다.As described above, in the conventional optical disc recording / reproducing apparatus, first, the signals recorded on the actual disk are asymmetrically affected by the before and after signals, and the amount of interference between the signals depends on the length of the recorded pit signal and the distance between the front and rear pit signals. Because it is different, it is difficult to achieve perfect equalization with a symmetric equalizer, and secondly, due to the inherent jitter due to changes in the reproduction characteristics of the optical pickup, the recording characteristics of the disc, and the reproduction environment, the CD-type recordable optical disc, that is, the specification and Since CD-R and CD-E have different specifications, it is not compatible with each other, such as the use of dedicated players in accordance with the standard, and CD-R and CD disc recording is not compatible with CD-R optical disc recorders. It is a big obstacle to the spread of the player, and even in the case of the third high-density DVD disc, DVD-R, DVD RAM Although a recordable disc standard of (DVD-RAM) has been proposed, there are many problems such as poor recording and playback performance due to the second problem, and it is impossible to secure the capacity as much as the existing DVD.

따라서, 본 발명의 목적은 상기와 같은 문제점들을 해결하여, 시간지터를 감소시켜 재생성능이 우수하며, 기록가능 디스크의 재생호환성을 향상시킬 수 있는 광디스크 기록재생기를 제공하는 것이다.Accordingly, it is an object of the present invention to solve the above problems, to provide an optical disc recorder capable of reducing time jitter, which is excellent in reproduction performance, and which can improve the reproduction compatibility of a recordable disc.

상기 목적을 달성하기 위한 본 발명의 광디스크 기록재생기는, 재생된 신호로부터 채널비트신호를 검출하기 위한 디지탈 레벨 비교기와, 상기 채널비트신호로부터 클럭신호를 검출하기 위한 재생클럭 검출부와, 상기 검출된 클럭신호에 따라 채널비트신호의 주기를 제어하기 위한 레벨 슬라이스 제어기를 포함하여 구성된 것을 특징으로 한다.An optical disc recorder according to the present invention for achieving the above object includes a digital level comparator for detecting a channel bit signal from a reproduced signal, a regeneration clock detector for detecting a clock signal from the channel bit signal, and the detected clock. And a level slice controller for controlling a period of the channel bit signal according to the signal.

이하, 첨부도면을 참조하여 본 발명을 좀 더 상세하게 설명하고자 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

본 발명은 광디스크에 기록되는 신호 피트 자체의 길이와, 피트간의 거리가 3T, 4T, 5T,…, 11T와 같이 불연속한 길이값을 가지며, 채널비트신호의 배수배 길이가 되는 것을 착안하여 기준레벨을 불연속한 유한개의 값으로 한정, 예측하여 슬라이스 레벨을 제어하는 것으로, 예를들어 씨디의 경우 3T에서 11T까지의 9가지에 대하여 피트에서 랜드로, 또는 랜드에서 피트로 전환하는 신호로 예측하는 18가지와, 이외의 경우등 19가지를 전과 후로 나누어 각각 예측하므로 모두 38가지의 제어값만 있으면 된다.In the present invention, the length of the signal pit itself recorded on the optical disk and the distance between the pit are 3T, 4T, 5T,... In this regard, the slice level is controlled by limiting and predicting the reference level to a discontinuous finite value based on the fact that it has a discontinuous length value, such as 11T, and is a multiple of the length of the channel bit signal. For the nine types from 9 to 11T, 18 types of signals are predicted from the pit to the land or the signal from the land to the pit, and 19 are divided into the before and after, respectively, so only 38 control values are required. .

상기 제어값들은 메모리 소자를 사용하여 기억시키며, 재생신호의 상태전환점을 예측점으로하여 그 전, 후의 상태전환점까지의 거리를 검출하여 그에 해당하는 기억소자를 연속적으로 선택하도록 한다.The control values are stored using a memory element, and the state change point of the reproduction signal is used as a prediction point to detect a distance to the state change point before and after the memory switch and select the corresponding memory element continuously.

이를 위해 본 발명의 광디스크 기록재생기는, 제9도에 도시한 바와 같이 레벨 슬라이스 회로부가 제6도와 같은 디지탈 등화기로부터 출력된 고주파 재생신호(DRFe)로 부터 재생비트열의 패턴을 검출하기 위한 재생비트열 패턴 검출부(91)와, 재생클럭(CL)과 재생채널비트신호의 위상을 비교하기 위한 위상비교부(92)와, 상기 위상비교부(92)의 출력과 마이크로 컴퓨터의 제어신호에 따라 상기 재생비트열의 길이에 따른 제어신호를 저장하는 재생제어신호 저장부(93)와, 상기 재생비트열패턴에 따라 재생제어신호 저장부(93)에 저장된 제어값을 선택하기 위한 재생제어신호 선택부(94)로 구성된다.To this end, the optical disc recording / reproducing apparatus of the present invention, as shown in FIG. 9, has a reproduction bit for detecting a pattern of a reproduction bit stream from the high frequency reproduction signal DRFe output from the digital equalizer as shown in FIG. The column pattern detection unit 91, the phase comparison unit 92 for comparing the phase of the reproduction clock CL and the reproduction channel bit signal, the output of the phase comparison unit 92 and the control signal of the microcomputer A playback control signal storage section 93 for storing control signals according to the length of the playback bit stream, and a playback control signal selection section for selecting a control value stored in the playback control signal storage section 93 according to the playback bit string pattern; 94).

제10도는 본 발명에 의한 레벨 슬라이스 제어기의 제1실시예를 도시한 것으로, 복수개의 메모리소자(MEo,…MEn')를 구비하여 제1신호로서, 전의 제어신호 DVa(앞의 신호피트 또는 랜드부에 의한 영향에 해당하는 제어값)를 저장하기 위한 제1디스크 특성 저장부(111)와, 이와 동일하게 복수개의 메모리소자(MS0… MSn')를 구비하여 제2신호로서, 후의 제어신호DVb(뒤의 신호피트 또는 랜드부에 의한 영향에 해당하는 제어값)를 저장하기 위한 제2디스크 특성 저장부(113)와, 채널비트신호(CHBr)의 상태전환점에 따라 상기 제1 디스크 특성 저장부(111)의 메모리 소자를 선택하기 위한 제1선택부(120)와, 상기 제2 디스크 특성 저장부(113)의 메모리 소자를 선택하기 위한 제2선택부(140)와, 상기 채널비트신호(CHBr)와 재생클럭(CL)을 입력으로 하여 상태전환 에지를 검출하여 상기 제2선택부(140)를 제어하기 위한 상태전환 검출부(130)와, 상기 제1디스크 특성 저장부(111)의 제어신호(DVa)와 제2디스크 특성 저장부(113)의 제어신호(DVb)를 입력으로 하여 레벨 슬라이스 기준신호(DVref)를 산출하는 합산기(115)로 구성된다.FIG. 10 shows a first embodiment of a level slice controller according to the present invention, which is provided with a plurality of memory elements MEo, ... MEn ', and is the first control signal DVa (previous signal pit or land). The first disk characteristic storage section 111 for storing the control value corresponding to the negative influence and a plurality of memory elements MS0... MSn 'are similarly provided as the second signal. A second disc characteristic storage unit 113 for storing (a control value corresponding to the influence of a later signal pit or land portion) and the first disc characteristic storage unit in accordance with a state switching point of the channel bit signal CHBr. A first selector 120 for selecting a memory element of (111), a second selector 140 for selecting a memory element of the second disk characteristic storage unit 113, and the channel bit signal ( CHBr) and Regeneration Clock (CL) are input to detect the state transition edge A state transition detection unit 130 for controlling the second selector 140, a control signal DVa of the first disk characteristic storage 111, and a control signal DVb of the second disk characteristic storage 113. Is input to calculate the level slice reference signal DVref.

이때, 상기 제1선택부(120)는 재생클럭 CL에 동기되며 상기 고주파 재생 신호DRFe보다 nT 시간 앞의 신호 DRFe'을 입력으로 하며, 제11도의 (e)와 같이 선택된 값 외에는 모두 0을 출력하는 입출력 특성을 갖는 디코더로 구성되며, 상기 상태 전환 검출부(130)는 상기 재생클럭(CL)을 1클럭 지연시키며, 제11도의 (d)와 같은 입출력특성을 갖는 시프트 레지스터(131)와, 상기 시프트 레지스터(131)를 통해 지연된 재생클럭과 상기 재생한 채널비트신호(CHBr)를 입력으로 하는 배타 논리합 게이트(132)로 구성되며, 상기 제2선택부(140)는 상기 상태전환검출부(130)의 출력을 리셋신호로 하여 상기 재생클럭(CL)을 계수하며, 제11도의 (a)와 같은 입출력특성을 갖는 계수기(141)와, 상기 계수기(141)의 출력을 제11도의 (b)와 같은 입출력 특성에 따라 디코딩 하기 위한 디코더(142)로 구성되며, 상기 제1 및 제2 디스크 특성 저장부(111), (113)들을 구성하는 기억소자들은 제11도의(c)와 같이 상기 제1 및 제2선택부(120), (140)의 출력에 따라 선택되면 저장하고 있는 데이터를 출력하고, 선택되지 않으면 하이임피던스(hiimpedence) 상태를 유지한다.At this time, the first selector 120 inputs the signal DRFe ', which is synchronized with the reproduction clock CL and is nT time before the high frequency reproduction signal DRFe, and outputs all 0s except for the value selected as shown in (e) of FIG. And the state transition detection unit 130 delays the regeneration clock CL by one clock, and has a shift register 131 having an input / output characteristic as shown in (d) of FIG. It consists of an exclusive logic sum gate 132 that receives the regenerated clock delay delayed through the shift register 131 and the regenerated channel bit signal CHBr. The second selector 140 includes the state transition detection unit 130. The regeneration clock CL is counted using the output of the signal as a reset signal, and the counter 141 having the input / output characteristics as shown in (a) of FIG. 11, and the output of the counter 141 are shown in FIG. Composed of a decoder 142 for decoding according to the same input and output characteristics The memory elements constituting the first and second disk characteristic storage units 111 and 113 are outputted from the first and second selection units 120 and 140 as shown in FIG. If selected, the stored data is outputted, and if not selected, the state of high impedance is maintained.

또한 상기 제1선택부(120)의 디코더는, 제12도에 도시한 바와 같이 다단계로 연결된 복수개의 시프트 레지스터(SR0…SRn-1)와, 상기 시프트 레지스터(SR0)의 출력을 반전시키기 위한 반전기(11)와, 상기 시프트 레지스터(SR0)의 출력반전신호와 입력반전신호 및 시프트 레지스터(SRi+1)의 출력을 입력으로 하는 Ei신호를 출력하는 앤드 게이트(A1)와, 시프트 레지스터(SRi+1)의 출력신호를 반전시켜 입력하는 것을 제외한 모든 입력신호가 상기 앤드게이트(A1)에 입력되는 신호와 동일하며신호를 출력하는 앤드 게이트(A2)가 시프트 레지스터 SR0와 SRi 사이에 연결되며, 상기 앤드 게이트(A1, A2)의 논리합 반전신호와, 시프트 레지스터(SRi+1)의 출력반전신호, 상기 시프트레지스터(SR0)의 출력반전신호 및 채널비트 신호(CHBr')를 입력으로 하여 Ei+1를 출력하는 앤드 게이트(A31)와, 시프트 레지스터 SRi와 SRi+1 사이에 상기 앤드게이트(A1, A2)의 논리합 반전신호와, 시프트 레지스터(SRi+1)의 출력신호와, 상기 시프트레지스터(SR0)의 출력신호 및 채널비트 신호 CHBr'의 반전신호를 입력으로 하여를 출력하는 앤드 게이트(A41)와, 상기 두 앤드게이트 A31와 A41 및 전단의 앤드 게이트의 논리합을 입력으로 하는 오어 게이트(OR2)로 구성되며, 다음의 시프트 레지스터들의 각 연결단에는 A3, A4 및 오어게이트 OR2와 같이 시프트 레지스터 SRi와 SRi+1 사이에 연결된다.In addition, the decoder of the first selector 120 includes a plurality of shift registers SR0 to SRn-1 connected in multiple stages as shown in FIG. 12, and an inverter for inverting the output of the shift register SR0. 11, an AND gate A1 for outputting an output inversion signal of the shift register SR0 and an Ei signal for inputting an output of the input inversion signal and the shift register SRi + 1, and a shift register SRi. All input signals except for inverting and outputting the +1) output signal are the same as the signals input to the AND gate A1. An AND gate A2 for outputting a signal is connected between the shift registers SR0 and SRi, and an AND sum signal of the AND gates A1 and A2, an output inversion signal of the shift register SRi + 1, and the shift register The AND gate A31 for outputting Ei + 1 by inputting the output inversion signal and the channel bit signal CHBr 'of SR0) and the logical sum of the AND gates A1 and A2 between the shift registers SRi and SRi + 1. The inverted signal, the output signal of the shift register SRi + 1, the output signal of the shift register SR0, and the inverted signal of the channel bit signal CHBr 'are input. An AND gate (A41) for outputting, and an OR gate (OR2) for inputting the logical sum of the two AND gates (A31 and A41) and the AND gate at the front end, and each of the following shift registers A3, A4 and It is connected between shift registers SRi and SRi + 1 like the OR gate OR2.

즉, 상기 시프트 레지스터들의 각 연결단에는 두 개의 앤드게이트와 하나의 오어 게이트가 상기 시프트 레지스터 SRi와 SRi+1 연결단에서와 동일하게 연결되며, 상기 시프트 레지스터들의 입출력 특성은 제11도의 (d)와 같다.That is, two end gates and one or gate are connected to each connection end of the shift registers in the same way as in the shift registers SRi and SRi + 1, and the input / output characteristics of the shift registers are shown in FIG. Same as

제13도를 참조하여 상기와 같이 구성된 레벨 슬라이스 제어기의 동작을 살펴보면, 먼저 디지탈 지연기(60)에서 제6도의 디지탈 등화기로부터 출력된 고주파 재생신호 DRFe*의 nT시간(T : 채널비트주기) 지연신호인 제13도(b)의 고주파 재생신호(DRFe)를 제13도(c)의 레벨 슬라이스 기준 신호(DVref)와 함께 디지탈 레벨 비교기(102)에 입력하여 상기 고주파 재생신호(DRFe)가 크면 1을 출력하고, 고주파 재생신호(DRFe)가 작으면 "0"을 출력하여 이루어지는 제13도의(d)와 같은 구형파 신호, 즉 채널비트신호(CHBr)를 얻으며, 재생클럭발생부(80)에 의하여 채널비트주기의 제13도의 (a)의 클럭신호(CL)를 발생하여 외부적으로는 상기 채널비트신호(CHBr)로부터 동기하여 채널비트를 검출하게 하며, 내부에서는 기준클럭신호로 사용한다.Referring to FIG. 13, the operation of the level slice controller configured as described above will be described first. NT time (T: channel bit period) of the high frequency reproduction signal DRFe * output from the digital equalizer of FIG. The high frequency reproduction signal DRFe is input to the digital level comparator 102 together with the level slice reference signal DVref of FIG. 13C as a delay signal. If it is large, outputs 1, and if the high frequency reproduction signal DRFe is small, outputs "0" to obtain a square wave signal as shown in (d) of FIG. 13, that is, a channel bit signal CHBr. By generating the clock signal CL shown in FIG. 13A of the channel bit period, the channel bit is detected externally in synchronization with the channel bit signal CHBr, and used internally as a reference clock signal. .

그리고 시프트 레지스터(131)는 상기 제13도(d)의 구형파의 채널비트신호(CHBr)를 입력으로 하여 증가하는 에지에 의해 시프트함으로써 제13도의 (e)와 같이 출력되며, 이 (e)의 신호를 상기 (d)의 채널비트신호(CHBr)와 상태전환검출부(130)의 배타 논리합 게이트(132)에서 비교하면 제13도의 (f)와 같은 신호를 통해 (d)의 구형파의 채널비트신호(CHBr)의 상태전환을 검출할 수 있다.The shift register 131 is output as shown in (e) of FIG. 13 by shifting by an increasing edge by inputting the channel bit signal CHBr of the square wave of FIG. When the signal is compared with the channel bit signal CHBr of (d) and the exclusive OR gate 132 of the state transition detection unit 130, the channel bit signal of the square wave of (d) is transmitted through the signal as shown in FIG. The state transition of (CHBr) can be detected.

또한 상기와 같이 검출된 상태전환시점의 (f)의 신호는, 상기 계수기의 리셋단자에 입력되어 리셋 후 재생 클럭 CL의 증가에지를 계수하도록 하며, 이 값은 제13도의(g)에 도시하였으며, 다음의 상태전환점에섬 리셋되어 0이 된다. 이를 상기 디코더(142)에서 디코딩하여 "1"의 상태인 신호는 제13도의 (h)와 같이 표시하고, 후에 나타나는 최초의 상태전환점까지의 거리에 따른 디코딩 신호의 "1"의 상태인 신호는 제13도의 (i)와 같이 표시할 수 있다.In addition, the signal of (f) at the time of the state transition point detected as described above is input to the reset terminal of the counter to count the increase edge of the regeneration clock CL after reset, and this value is shown in (g) of FIG. It is reset to 0 at the next state transition point. The decoder 142 decodes the signal having a state of "1" as shown in (h) of FIG. 13, and the signal having a state of "1" of the decoded signal according to the distance to the first state transition point which is shown later is It can be displayed as shown in Fig. 13 (i).

또한, 제13도의 (h)와 (i)에 표시된 선택신호에 의해 제어된 전의 제어신호(DVb)와 후의 제어신호(DVa) 및 비대칭을 보정하기 위한 디지탈 제어신호(DVasy)를 합하면 제13도의 (c)의 레벨 슬라이스의 기준신호 (DVref)를 얻을 수 있다.Further, the sum of the previous control signal DVb, the subsequent control signal DVa, and the digital control signal DVasy for correcting the asymmetry by the selection signal shown in (h) and (i) of FIG. The reference signal DVref of the level slice of (c) can be obtained.

즉, 본 발명에서는 전, 후 신호에 의한 간섭량에 따라 가, 감한 신호를 기준으로 재생고주파 신호의 레벨을 비교하여 제로크로싱함으로써 간섭에 의한 지터신호를 제거한 재생채널 비트신호를 얻을 수 있으며, 이것은 상기 기억소자에 저장되어 있는 MSi, MSi', …, MSn, MSn', MEi, MEi', …, MEn, MEn'의 디지탈 데이터를 적절하게 결정함으로써 가능하다.That is, according to the present invention, the reproduction channel bit signal obtained by removing the jitter signal caused by the interference can be obtained by comparing the level of the reproduction high frequency signal based on the amount of interference caused by the front and rear signals and zero crossing. MSi, MSi ',... Stored in the memory element; , MSn, MSn ', MEi, MEi',... , MEn and MEn 'can be appropriately determined.

그리고 저주파특성을 나타내는 긴 피트신호 또는 신호 피트간 거리가 큰 신호에 대해서는 영향의 변화가 적으므로 이를 기준으로 하여 보정을 하지 않고, n 값을 8정도로 작게 할 수도 있으며, 이 경우에는 상기 기억소자의 수를 줄일 수 있다.In the case of a long pit signal having a low frequency characteristic or a signal having a large signal pit distance, there is little change in the influence. Therefore, the value of n may be reduced to about 8 without correction based on this. The number can be reduced.

제14도는 본 발명에 의한 레벨 슬라이스 제어기의 제2실시예를 도시한 것으로, 시스템 제어기로부터 어드레스신호가 발생되면 이를 일시 저장하기 위한 어드레스 래치(150)와, 상기 시스템 제어기의 제어신호에 따라 상기 어드레스 래치(150)으로부터 출력된 어드레스를 디코딩하여 상기 기억소자로 출력하기 위한 어드레스 디코더(160)를 제1실시예의 레벨슬라이스 제어기에 더 연결하여 구성된다.FIG. 14 illustrates a second embodiment of a level slice controller according to the present invention, wherein an address latch 150 for temporarily storing an address signal generated from a system controller and the address according to a control signal of the system controller The address decoder 160 for decoding the address output from the latch 150 and outputting the address to the memory device is further connected to the level slice controller of the first embodiment.

따라서 상기 제1디스크 특성 저장부와, 제2디스크 특성 저장부를 구성하는 기억소자들 RMSi, RMSi', …, RMSn, RMSn', RMEi, RMEi', …, RMEn, RMEn'은 기록이 가능한 기억소자를 사용하며, 상기 어드레스 디코더로부터 출력된 RSi, RSi', …, RSn, RSn', REi, REi', …, REn, REn'신호에 의해 선택된다.Therefore, the storage elements RMSi, RMSi ',... Which constitute the first disk characteristic storage section and the second disk characteristic storage section. , RMSn, RMSn ', RMEi, RMEi',... , RMEn and RMEn 'use a memory device capable of recording, and RSi, RSi',... Output from the address decoder. , RSn, RSn ', REi, REi',... , REn, REn 'signals are selected.

이를 위해서 광디스크 기록재생기는, 제15도에 도시한 바와 같이 디스크 종류에 따라 RMSi, RMSi', …, RMSn, RMSn', RMEi, RMEi', …, RMEn, RMEn'값을 테이블화하여 두고 먼저 디스크의 종류를 판별한 후 판별결과에 따라 상기 테이블로부터 해당 디스크의 RMSi, RMSi', …, RMSn, RMSn', RMEi, RMEi', …, RMEn, RMEn'를 독출하여 각각의 기록기억소자에 기록한다.To this end, as shown in FIG. 15, the optical disc recorder has the following parameters: RMSi, RMSi ',... , RMSn, RMSn ', RMEi, RMEi',... , RMEn, and RMEn 'are tabled, and the disc type is first determined, and then the RMSi, RMSi',... , RMSn, RMSn ', RMEi, RMEi',... , RMEn and RMEn 'are read out and recorded in each recording memory device.

이러한 제2실시예에 의하면, 상기 제1실시예가 상기 기억소자에 저장된 값들이 고정적인데 비해 각 디스크간의 재생특성에 따라 레벨 슬라이스 기준레벨을 제어하기 위한 제어신호를 바꿀 수 있기 때문에 제1실시예에서와 같이 지터를 감소시키는 외에도 호환성을 높일 수 있다.According to this second embodiment, since the first embodiment can change the control signal for controlling the level slice reference level according to the reproduction characteristics between the disks, while the values stored in the storage element are fixed, in the first embodiment, In addition to reducing jitter, this improves compatibility.

제16도는 본 발명에 의한 레벨 슬라이스 제어기의 제3실시예를 도시한 것으로, 제1실시예에 위상비교부(17)를 더 연결하고, 또한 상태전환 검출부(130)에는 시프트 레지스터(132)에 0.5클럭을 시프트하기 위한 시프트 레지스터(133)를 더 연결하며, 제1 및 제2 디스크 특성 저장부(111'), (113')에는 기억소자 대신 계수기(CMSi, CMSi', …, CMSn, CMSn', CMEi, CMEi', …, CMEn, CMEn')를 사용한 것으로, 상기 위상비교부(170)는 재생한 채널비트신호와 재생클럭(CL)으로 구동하는 시프트 레지스터(132)로 지연시킨 신호를 배타 논리합하기 위한 배타논리합게이트(173)와, 상기 배타논리합 게이트(173)의 출력을 클럭신호로 하며, 상기 상태전환 검출부(130)의 배타 논리합 게이트(173)의 출력을 클럭신호로 하며, 상기 상태전환 검출부(130)의 배타 논리합 게이트(131)의 출력에 따라 리셋되고 상기 재생클럭 CL을 입력으로 하여 그 출력을 상기 계수기(CMSi, …, CMSn,, CMEi, …, CMEn의 CMEi, …, CMEn))의 증가/감소 입력단(up/down)으로 보내는 디플립플롭(171)과, 상기 배타 논리합 게이트(173)의 출력을 반전시켜 상기 계수기(CMSi,…, CMSn, CMEi, …, CMEn)의 클럭신호로 인가하는 반전기(172)를 포함하여 구성되며, 이를 좀 더 구체적으로 설명하면 다음과 같다.FIG. 16 shows a third embodiment of the level slice controller according to the present invention. The phase comparison unit 17 is further connected to the first embodiment, and the state transition detection unit 130 is connected to a shift register 132. A shift register 133 for shifting 0.5 clocks is further connected, and the first and second disk characteristic storages 111 'and 113' have counters instead of memory elements (CMSi, CMSi ', ..., CMSn, CMSn). ', CMEi, CMEi', ..., CMEn, CMEn '), and the phase comparison unit 170 delays the reproduced channel bit signal and the signal delayed by the shift register 132 driven by the reproduction clock CL. The exclusive logical sum gate 173 for exclusive logic sum and the output of the exclusive logical sum gate 173 are clock signals, and the output of the exclusive logical sum gate 173 of the state transition detection unit 130 is a clock signal. Reset according to the output of the exclusive OR gate 131 of the state transition detection unit 130 The pre-flop flop which is inputted to the regeneration clock CL and sends its output to the increase / decrease input up / down of the counters CMSi, ..., CMSn, CMEi, ..., CMEi, ..., CMEn). 171 and an inverter 172 which inverts the output of the exclusive OR gate 173 and applies it as a clock signal of the counters CMSi, ..., CMSn, CMEi, ..., CMEn. More specifically, it is as follows.

상기 계수기(CMSi,…, CMSn, CMEi, …, CMEn)는 증가/감소 계수기로서 계수방법은 제17도(a)와 같이 극성을 제어하는 신호가 "1"이면 계수기의 출력을 증가하는 방향으로 계수하고, "0"이면 감소하는 방향으로 계수함으로써 기준클럭의 위상보다 빠르면 위상이 늦어지게 제어하고, 기준클럭의 위상보다 느리면 위상이 빨라지게 제어한다.The counters CMSi, ..., CMSn, CMEi, ..., CMEn are increment / decrement counters. The counting method increases the output of the counter when the signal controlling the polarity is "1" as shown in FIG. By counting, if it is "0", the phase is controlled to be slower when the phase is faster than the phase of the reference clock and the phase is faster when the phase is slower than the phase of the reference clock.

그리고 상기 디플립플롭(171)은 제17도의 (b)와 같이, 재생클럭신호(Cl)를 입력값 D로 하여, 상기 재생클럭에 비해 채널비트신호의 에지가 빠르면 "0"을 출력하고, 느리면 "1"의 값을 출력하여 상기 계수기의 증가, 감소 제어신호로 사용한다.The deflip-flop 171 outputs " 0 " when the edge of the channel bit signal is faster than the reproduction clock, with the reproduction clock signal Cl as the input value D as shown in FIG. When it is slow, it outputs a value of "1" and uses it as an increase or decrease control signal of the counter.

상기 전의 제어신호(DVa)는 상기 상태전환 발생부(130)의 출력, 즉 상태 전환 에지를 1클럭 지연하여 검출한 펄스신호에 의해 상기 계수기(141)를 리셋시킨 후 계수된 값을 디코딩한 신호(S0, Si, Si', …, Sn, Sn')에 의해 선택되며, 상기 디코더(142)의 입력E에 피트에서 랜드 또는 랜드에서 피트로 전환하는 것을 구분하기 위한 구분신호로 상기 상태전환 발생부(130)의 시프트 레지스터(133)의 출력이 입력된다.The previous control signal DVa is a signal obtained by decoding the counted value after resetting the counter 141 by the pulse signal detected by the output of the state transition generation unit 130, that is, a delayed state transition edge by one clock. (S0, Si, Si ', ..., Sn, Sn'), and the state transition occurs as a division signal for distinguishing the transition from pit to land or land to pit at the input E of the decoder 142. The output of the shift register 133 of the unit 130 is input.

한편 후의 제어신호(DVb)는 계수기(CMEi,…, CMEi', …, CMEn, CMEn')가 제1실시예에서와 동일하게 재생클럭(CL)에 동기되며 상기 고주파 재생신호(DRFe)보다 nT시간 앞의 신호(DRFe')를 디코딩한 신호(E0…En')에 의해 선택된다.On the other hand, the subsequent control signal DVb has the counters CMEi, ..., CMEi ', ..., CMEn, CMEn' in the same manner as in the first embodiment, and is synchronized to the reproduction clock CL and nT than the high frequency reproduction signal DRFe. It selects by the signal E0 ... En 'which decoded the signal DRFe' before time.

즉, 본 발명의 제3실시예에서는 제18도에 도시한 바와 같이, (b)의 고주파재생신호(DRFe) 레벨이 (c)의 레벨 슬라이스 기준신호(DVref)보다 크면 "1"상태이고 작으면 "0"상태인 (d)의 구형파의 채널비트신호를 볼 수 있으며, 시프트 레지스터에서는 (e)와 같이 상기 (d)의 구형파를 입력으로 하고 구동클럭을 (a)의 재생클럭(CL)으로 하여 상승하는 에지에 의해 시프트 하는 것을 볼 수 있으며, 상기 (d)와 (e)의 출력을 배타 논리합하면 (f)와 같이 상기 (d)의 채널비트신호의 상태전환점을 검출할 수 있다.That is, in the third embodiment of the present invention, as shown in FIG. 18, when the high frequency reproduction signal DRFe of (b) is larger than the level slice reference signal DVref of (c), it is " 1 " In this case, the channel bit signal of the square wave of (d) in the "0" state can be seen, and the shift clock is inputted with the square wave of (d) as shown in (e), and the driving clock is the regeneration clock of (a). It can be seen that the shift is caused by the rising edge. When the outputs of (d) and (e) are exclusively ORed, the state transition point of the channel bit signal of (d) can be detected as shown in (f).

그리고 상기 (e)신호와, (e)의 신호를 시프트 레지스터(133)를 통해 0.5 재생클럭만큼 지연한 (e')신호를 배타논리합하면 (f')의 신호를 얻을 수 있는데, 이 신호는 상기 계수기를 리셋시켜 상기 (a)의 재생클럭(CL)의 상승에지를 계수하게 되면, 상기 계수기의 값은 증가하는 값으로서 (j)와 같이 되며, 다음의 상태 전환점에서 리셋되어 0이 된다.The signal of (f ') can be obtained by exclusively combining the signal (e) and the signal (e') delayed by the playback register 133 by 0.5 playback clocks through the shift register 133. When the counter is reset and the rising edge of the regeneration clock CL of (a) is counted, the value of the counter is increased as (j), and is reset at the next state change point to zero.

(k)는 이를 디코딩하여 "1"의 상태인 신호를 나타낸 것이며, 후에 나타나는 최초의 상태전환점까지의 거리에 따른 디코딩 신호의 "1"의 상태는 (l)로서 상기 (k)와 (l)에 표시된 선택신호에 의하여 제어된 전의 제어신호(DVb)와 후의 제어신호(DVa) 및 (DVasy)를 합하여 (c)의 레벨 슬라이스 기준신호를 구한다.(k) shows a signal having a state of "1" by decoding it, and the state of "1" of the decoded signal according to the distance to the first state transition point shown later is (l), wherein (k) and (l) The level slice reference signal of (c) is obtained by summing up the previous control signal DVb controlled by the selection signal indicated by and the subsequent control signals DVa and DVasy.

또한, 상기 재생한 채널비트신호의 상태전환을 검출한 (f)의 펄스신호를 상기 위상비교부(170)의 디플립플롭(171)의 클럭신호(CLK)로하고, (a)의 재생클럭신호(CL)를 입력(D)으로 하여 상기 (f)의 상태전환 검출신호가 (a)의 재생 클럭신호(CL)보다 빠르면 "1"이고, 느리면 "0"인 (g)의 신호를 계수기(CMSi,…, CMSn, CMEi, …, CMEn)의 계수방향 제어용 신호로 사용하며, 상기 (f)의 상태전환검출신호를 반전한 (g)신호를 계수신호로 하여 (i)의 신호에 의하여 선택된 계수기의 계수극성에 따라 +1 또는 -1을 계수한다.Further, the pulse signal of (f) which detects the state transition of the reproduced channel bit signal is set as the clock signal CLK of the de-flip-flop 171 of the phase comparator 170, and the reproduction clock of (a) With the signal CL as the input D, the counter of the signal (g) which is "1" when the state change detection signal of (f) is faster than the reproduction clock signal CL of (a) and "0" when it is slow, is counted. It is used as the counting direction control signal of (CMSi, ..., CMSn, CMEi, ..., CMEn), and the signal of (i) is converted into the (g) signal which is the inverted state change detection signal of (f) as a counting signal. Count +1 or -1 depending on the count polarity of the selected counter.

따라서 이러한 제3실시예에 의하면, 재생한 채널비트열의 상태전환점으로부터 가장 가까운 전후의 상태전환점까지의 거리를 검출하여 비교기의 기준레벨을 선택할 수 있도록 구형파를 만들며, 이에따라 광픽업의 특성에 의해 대칭성 등화기로 보정할 수 없는 것을 보정할 수 있으며, 저주파의 긴 피트신호의 경우에는 영향이 적으므로 다른 실시예서와 마찬가지로 상기 n값을 8정도로 작게할 수 있다.Therefore, according to the third embodiment, a square wave is generated to detect a distance from the state transition point of the reproduced channel bit string to the state transition point before and after the nearest one, so that the reference level of the comparator can be selected, and accordingly the symmetry equalization by the characteristics of the optical pickup. It is possible to correct what cannot be corrected, and since the low pit long pit signal has little effect, the n value can be reduced to about 8 as in the other embodiments.

제19도는 본 발명에 의한 레벨 슬라이스 제어기의 제4실시예를 도시한 것으로, 제3실시예의 레벨 슬라이스 제어기로부터 제1 디스크 특성 저장부(111')와, 제1 디스크 특성 저장부(111')의 각 계수기를 선택하기 위한 디코더(120)를 제거한 것으로,후신호에 의한 영향을 고려하지 않았다.FIG. 19 shows a fourth embodiment of a level slice controller according to the present invention. The first disk characteristic storage section 111 'and the first disk characteristic storage section 111' from the level slice controller of the third embodiment are shown. By removing the decoder 120 for selecting each counter of N, the influence of the post signal is not considered.

상기 제4실시예에 의하면 지터의 영향을 완전히 제거할 수는 없으나, 반감할 수 있으므로 지터를 일정값 이하로만 억제할 수 있으면 후에 디지탈 신호 처리부를 통해 오류정정이 실시되므로 충분히 사용 가능하다.According to the fourth embodiment, the influence of jitter cannot be completely eliminated. However, since the jitter can be suppressed to a certain value or less, error correction is performed later through the digital signal processing unit, and thus it can be sufficiently used.

제20도는 본 발명에 의한 레벨 슬라이스 제어기의 제5실시예를 도시한 것으로, 상기 제4실시예에서 비대칭(asymetry)을 보정하기 위한 적분회로를 제거하였다.20 shows a fifth embodiment of a level slice controller according to the present invention, in which the integrating circuit for correcting asymmetry is removed.

이는 씨디에서 n=11 로 제어하거나, 디브이디에서 n=14로 제어하는 경우, 각각의 계수기가 똑같은 값을 더하거나 감하여도 같은 기능을 수행하게 되며, 단지 비대칭을 보정하기 위한 제어신호값만이 변하는데, 역으로 비대칭을 보정하기 위한 제어신호를 쓰지 않고 전체를 제어할 수 있도록 하면 가능하다.This means that if you control n = 11 on the CD or n = 14 on the DVD, each counter will perform the same function even if you add or subtract the same value. On the contrary, it is possible to control the whole without using a control signal for correcting asymmetry.

상기 제5실시예에 의하면 지터를 감소시키는 외에도 회로를 대폭 간소화할 수 있다.According to the fifth embodiment, the circuit can be greatly simplified in addition to reducing jitter.

제21도는 본 발명에 의한 레벨 슬라이스 제어기의 제6실시예를 도시한 것이고, 제22도는 본 발명에 의한 레벨 슬라이스 제어기의 제7실시예를 도시한 것으로, 상기 제6실시예에서는 제3실시예의 제1 및 제2디스크 특성 저장부의 각 계수기에 리셋입력단을 추가하여 재생하기 전에 마이크로 컴퓨터로 리셋시키고, 제7실시예에서는 제6실시예에서와 같이 제1 및 제2 디스크 특성 저장부의 각 계수기에 프리셋입력단을 추가하여 재생하기 전에 마이크로 컴퓨터로 원하는 값을 프리셋 시키며, 또한 제2실시예에서와 같이 어드레스 래치와 어드레스 디코더를 연결하여 각 디스크간의 재생특성에 따라 레벨 슬라이스 기준레벨을 제어하기 위한 제어신호를 바꿀 수 있도록 한다.21 shows a sixth embodiment of the level slice controller according to the present invention, and FIG. 22 shows a seventh embodiment of the level slice controller according to the present invention. A reset input terminal is added to each counter of each of the first and second disc characteristic storage units and reset by a microcomputer before playback. In the seventh embodiment, as in the sixth embodiment, each counter of each of the first and second disc characteristic storage units is reset. The control signal for controlling the level slice reference level according to the reproduction characteristics between the discs by presetting a desired value with the microcomputer before adding and resetting the preset input stage and connecting the address latch and the address decoder as in the second embodiment. To change.

상기 제6 및 제7실시예에 의하면 재생 초기에 상기 각 계수기에 디스크의 재생특성과 전혀 다른 제어값이 기록되는 것을 방지할 수 있다.According to the sixth and seventh embodiments, it is possible to prevent recording of control values completely different from the reproduction characteristics of the disc in the counters at the beginning of reproduction.

이상에서와 같이 본 발명에 의하면, 디스크에 기록되어 있는 피트에 따라 레벨 슬라이스 기준을 제어하기 위한 제어값을 유한개 값으로 한정, 예측하고 재생 채널비트신호 주기로 제어하고, 또한 재생하는 채널비트열의 전, 후신호의 관계와, 기준클럭과 재생한 채널비트열의 위상차로부터 신호간의 간섭량을 검출하여 상기 레벨 슬라이스 회로의 기준전압을 제어함으로써 광디스크 재생시 전, 후 신호의 간섭으로 인한 지터의 영향을 최소화하고 재생성능을 향상시키며, 디스크간의 호환성을 개선할 수 있는 효과가있다.As described above, according to the present invention, the control value for controlling the level slice reference according to the pit recorded on the disk is limited to the finite value, predicted, controlled by the reproducing channel bit signal period, and further reproduced in the entire channel bit sequence. , By controlling the reference voltage of the level slice circuit by detecting the amount of interference between the signal and the phase difference between the reference clock and the reproduced channel bit string, thereby minimizing the influence of jitter due to the interference of the before and after signals during optical disc playback. It has the effect of improving the playback performance and improving the compatibility between discs.

Claims (11)

디스크의 재생특성값이 저장된 디스크 특성 저장부와, 재생된 채널비트신호와 그 채널비트신호에서 검출한 재생클럭신호로부터 상태전환점을 검출하기 위한 상태전환 검출부와, 상기 상태전환 검출부에서 검출된 상태전환점에 따라 연속적으로 상기 디스크 특성 저장부의 재생특성값을 선택하여 레벨 슬라이스 기준레벨을 제어하기 위한 선택부를 포함하여 구성된 것을 특징으로 하는 광디스크 기록재생기.A disc characteristic storage unit for storing a reproduction characteristic value of the disc, a state transition detection unit for detecting a state transition point from the reproduced channel bit signal and a reproduction clock signal detected from the channel bit signal, and a state transition point detected by the state transition detection unit And a selector for continuously controlling the level slice reference level by continuously selecting the reproduction characteristic value of the disc characteristic storage portion. 제1항에 있어서, 상기 디스크 특성 저장부는 재생시점을 기준으로 먼저 재생된 신호의 특성값을 저장하기 위한 제1 디스크 특성 저장부와, 후에 재생할 신호의 특성값을 저장하기 위한 제2 디스크 특성 저장부로 구성된 것을 특징으로 하는 광디스크 기록재생기.2. The disc characteristic storage unit of claim 1, wherein the disc characteristic storage unit stores a first disc characteristic storage unit for storing the characteristic values of the signal reproduced first on the basis of the reproduction time point, and a second disc characteristic storage unit for storing the characteristic values of the signal to be reproduced later. An optical disc recording and reproducing apparatus comprising: 제1항에 있어서, 디스크 특성 저장부는, 다수개의 기록소자로 구성된 것을 특징으로 하는 광디스크 기록재생기.An optical disc recording / reproducing apparatus according to claim 1, wherein the disc characteristic storage section comprises a plurality of recording elements. 제2항에 있어서, 상기 선택부는 상기 제1디스크 특성 저장부와 각 디스크 특성값을 선택하기 위한 제1선택부와, 상기 제2디스크 특성 저장부와 각 디스크 특성값을 선택하기 위한 제2선택부로 구성된 것을 특징으로 하는 광디스크 기록재생기.3. The apparatus of claim 2, wherein the selecting unit comprises: a first selecting unit for selecting the first disk characteristic storage unit and each disk characteristic value, and a second selection for selecting the second disk characteristic storage unit and each disk characteristic value An optical disc recording and reproducing apparatus comprising: 디스크 종류에 따라 재생특성값을 기록할 수 있는 디스크 특성 저장부와, 재생된 채널비트신호와 그 채널비트신호에서 검출한 재생클럭신호로부터 상태전환점을 검출하기 위한 상태전환 검출부와, 상기 상태전환 검출부에서 검출된 상태전환점에 따라 연속적으로 상기 디스크 특성 저장부의 재생특성값을 선택하여 레벨 슬라이스 기준레벨을 제어하기 위한 선택부와, 디스크의 종류를 판별하고 디스크 종류별로 해당 재생특성값을 테이블화하여 해당 디스크에 따른 어드레스 값을 출력하기 위한 마이크로 컴퓨터와, 상기 마이크로 컴퓨터에서 출력되는 어드레스값을 일시저장하기 위한 어드레스 래치와, 상기 어드레스 래치를 통해 어드레스값이 입력되면 이를 디코딩하기 위한 어드레스 디코더를 포함하여 구성된 것을 특징으로 하는 광디스크 기록재생기.A disc characteristic storage unit capable of recording reproduction characteristic values according to the disc type, a state transition detection unit for detecting a state transition point from the reproduced channel bit signal and the reproduction clock signal detected by the channel bit signal, and the state transition detection unit A selection unit for controlling the level slice reference level by continuously selecting the reproduction characteristic values of the disc characteristic storage unit according to the state change point detected by the control unit; and determining the type of the disc and table the corresponding reproduction characteristic values for each disc type. A microcomputer for outputting an address value according to the disk, an address latch for temporarily storing the address value output from the microcomputer, and an address decoder for decoding the address value when the address value is input through the address latch. Optical disc recording, characterized in that Player. 제5항에 있어서, 상기 디스크 특성 저장부는, 재생시점을 기준으로 먼저 재생된 신호의 특성값을 저장하기 위한 제1 디스크 특성 저장부와, 후에 재생할 신호의 특성값을 저장하기 위한 제2 디스크 특성 저장부로 구성된 것을 특징으로 하는 광디스크 기록재생기.6. The disc characteristic storage unit of claim 5, wherein the disc characteristic storage unit comprises: a first disc characteristic storage unit for storing characteristic values of a signal reproduced first on the basis of the reproduction time point, and a second disc characteristic for storing characteristic values of a signal to be reproduced later An optical disc recording and reproducing apparatus comprising a storage unit. 제5항에 있어서, 상기 디스크 특성 저장부는, 재생시점을 기준으로 먼저 재생된 신호의 특성값이나 또는 후에 재생할 신호의 특성값 중 어느 하나를 저장하기 위한 제1 디스크 특성 저장부로 구성된 것을 특징으로 하는 광디스크 기록재생기.6. The disc characteristic storage unit of claim 5, wherein the disc characteristic storage unit comprises a first disc characteristic storage unit for storing either a characteristic value of a signal reproduced first or a characteristic value of a signal to be reproduced later on the basis of a reproduction time point. Optical disc recorder. 디스크 종류에 따라 재생특성값을 기록할 수 있는 디스크 특성 저장부와, 재생된 채널비트신호와 그 채널비트신호에서 검출한 재생클럭신호로부터 상태전환점을 검출하기 위한 상태전환 검출부와, 상기 상태전환 검출부에서 검출된 상태전환점에 따라 연속적으로 상기 디스크 특성 저장부의 재생특성값을 선택하여 레벨 슬라이스 기준레벨을 제어하기 위한 선택부와, 상기 재생클럭의 위상과 채널비트신호의 상태전환 에지의 위상을 비교하여 상기 디스크 특성 저장부의 저장값을 조절하기 위한 위상 비교부를 포함하여 구성된 것을 특징으로 하는 광디스크 기록재생기.A disc characteristic storage unit capable of recording reproduction characteristic values according to the disc type, a state transition detection unit for detecting a state transition point from the reproduced channel bit signal and the reproduction clock signal detected by the channel bit signal, and the state transition detection unit A selector for controlling a level slice reference level by continuously selecting a reproduction characteristic value of the disc characteristic storage unit according to the state transition point detected by the second comparison circuit, and comparing the phase of the reproduction clock and the phase of the state transition edge of the channel bit signal. And a phase comparator for adjusting a stored value of the disc characteristic storage unit. 제8항에 있어서,상기 디스크 특성 저장부는, 극성에 따라 계수값을 증가 또는 감소하는 다수의 계수기로 구성된 것을 특징으로 하는 광디스크 기록 재생기.The optical disc recording and reproducing apparatus according to claim 8, wherein the disc characteristic storage unit is composed of a plurality of counters that increase or decrease coefficient values according to polarity. 제8항에 있어서, 상기 디스크 특성 저장부는 재생시점을 기준으로 먼저 재생된 신호의 특성값을 저장하기 위한 제1 디스크 특성 저장부와, 후에 재생할 신호의 특성값을 저장하기 위한 제2 디스크 특성 저장부로 구성된 것을 특징으로 하는 광디스크 기록재생기.10. The apparatus of claim 8, wherein the disc characteristic storage unit comprises: a first disc characteristic storage unit for storing characteristic values of a signal reproduced first on the basis of a reproduction time point, and a second disc characteristic storage unit for storing characteristic values of a signal to be reproduced later An optical disc recording and reproducing apparatus comprising: 제8항에 있어서, 상기 디스크 특성 저장부는, 재생시점을 기준으로 먼저 재생된 신호의 특성값이나 또는 후에 재생할 신호의 특성값 중 어느 하나를 저장하기 위한 제1 디스크 특성 저장부로 구성된 것을 특징으로 하는 광디스크 기록재생기.The disc characteristic storage unit of claim 8, wherein the disc characteristic storage unit comprises a first disc characteristic storage unit for storing either a characteristic value of a signal reproduced first or a characteristic value of a signal to be reproduced later on the basis of the reproduction time point. Optical disc recorder.
KR1019960028706A 1996-07-16 1996-07-16 Optical recording and reproducing apparatus KR100253179B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960028706A KR100253179B1 (en) 1996-07-16 1996-07-16 Optical recording and reproducing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960028706A KR100253179B1 (en) 1996-07-16 1996-07-16 Optical recording and reproducing apparatus

Publications (2)

Publication Number Publication Date
KR980011083A KR980011083A (en) 1998-04-30
KR100253179B1 true KR100253179B1 (en) 2000-05-01

Family

ID=19466484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960028706A KR100253179B1 (en) 1996-07-16 1996-07-16 Optical recording and reproducing apparatus

Country Status (1)

Country Link
KR (1) KR100253179B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498432B1 (en) * 1998-06-30 2005-09-02 삼성전자주식회사 Defect Detection Circuit and Method of Optical Disc Playback System
KR100607985B1 (en) 2004-06-12 2006-08-02 삼성전자주식회사 Recording/reproducing apparatus and information recording medium thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63285774A (en) * 1987-05-19 1988-11-22 Hitachi Ltd Circuit for binarizing signal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63285774A (en) * 1987-05-19 1988-11-22 Hitachi Ltd Circuit for binarizing signal

Also Published As

Publication number Publication date
KR980011083A (en) 1998-04-30

Similar Documents

Publication Publication Date Title
US8121226B2 (en) Method of evaluating a readout signal, and optical disc apparatus
US7852729B2 (en) Optical disc apparatus with adjustable constraint length PRML
KR100298929B1 (en) Information recording/reproducing method and device
JP3699813B2 (en) Optical disk device
US7616726B2 (en) Optical disk apparatus and PLL circuit
KR0179258B1 (en) An optical disk recording and reproducing device
WO2004053856A1 (en) Optical disk unit and aberration correcting method used for this
JP3068105B2 (en) Information recording medium and its recording / reproducing apparatus
JPH11259986A (en) Waveform equalizer and data reproducing device using the equalizer
KR100253179B1 (en) Optical recording and reproducing apparatus
KR100526842B1 (en) Signal Processing Method and Optical Disc Device of Optical Disc
US8194518B2 (en) Optical disc device and optical disc playback method
KR100205425B1 (en) Recording and reproducing apparatus for optical disc and method thereof
JP3510439B2 (en) Optical information reproducing device
JP2000113595A (en) Crosstalk removing method and crosstalk removing device
US20040136302A1 (en) Read-only information storage medium and method of reproducing data from the same
KR100662285B1 (en) Method for servo controlling of optical record/player
JP4178267B2 (en) Phase change type optical disc signal processing method and phase change type optical disc apparatus
JP2007234132A (en) Device and method for recording information, and device for reproducing information
JPH06282845A (en) Optical type recording/reproduction method and apparatus
KR100201407B1 (en) Optical record reproducing and control method thereof
JP3201426B2 (en) Signal recording method
JP3657719B2 (en) Information recording / reproducing device
KR100587266B1 (en) Method for recording/playing of optical recording medium
KR980011081A (en) Recording / reproducing apparatus of optical disc

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061220

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee