JP3758309B2 - 光ディスク装置の復調回路 - Google Patents
光ディスク装置の復調回路 Download PDFInfo
- Publication number
- JP3758309B2 JP3758309B2 JP16595497A JP16595497A JP3758309B2 JP 3758309 B2 JP3758309 B2 JP 3758309B2 JP 16595497 A JP16595497 A JP 16595497A JP 16595497 A JP16595497 A JP 16595497A JP 3758309 B2 JP3758309 B2 JP 3758309B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- signal
- moving average
- demodulated
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は光ディスク装置の復調回路に関し、特に記録可能な光ディスクの記録再生を行う光ディスク装置の再生信号のＦＳＫ復調を行う回路に関する。
【０００２】
【従来の技術】
従来より記録可能な光ディスクとしてレコーダブル・コンパクト・ディスク・システム（ＣＤ−Ｒ）がある。このＣＤ−Ｒでは、グルーブを蛇行させて形成することにより、回転制御のための同期情報やアドレス情報をウォブル信号として記録している。
【０００３】
このウォブル信号はディスクのアドレス等の情報であるバイフェーズコードの変調信号ＢＩＤＡＴＡでＦＳＫ変調された信号であり、ディスク回転が規定の線速度のときＷＢＬ周波数ｆWBL は22.05 ±１ｋＨｚである。上記のアドレス等の情報であるＡＴＩＰ信号は同期信号（ＡＴＩＰsyc ）と、アドレスと、誤り検出符号ＣＲＣとより構成され、同期信号の繰り返し周波数は７５Ｈｚである。
【０００４】
このような光ディスクから再生したウォブル信号をＦＳＫ復調して変調信号であるＢＩＤＡＴＡ信号を得る復調回路としては一例として図１１に示す回路がある。
図１１では、端子１０に入来するウォブル信号を位相比較器１２に供給し、ＶＣＯ（電圧制御形発振器）１４の出力信号と位相比較する。ここで得られた位相誤差信号は低域フィルタ１６に供給され、不要高周波成分を除去されＦＳＫ復調信号として端子２０から出力されると共に、乗算器２２に供給される。乗算器２２でループゲインＫを乗算された信号はＶＣＯ１４に供給される。
【０００５】
【発明が解決しようとする課題】
アナログ回路では全体を半導体集積化する場合に、回路素子定数を高精度に設定することが困難であり、精度が必要な回路素子は外付けとしなければならないために集積化が困難であるという問題があった。
また、集積化を可能とするために回路のディジタル化が考えられる。この場合、ウォブル信号を２値化してＷＢＬ信号とし、このＷＢＬ信号のエッジ間隔を計測してＦＳＫ復調を行う。しかし、再生回路の品質によってはウォブル信号の品質が影響を受け、特にウォブル信号の位相に悪影響を及ぼすノイズが混入すると復調信号の品質が悪化するという問題があった。
【０００６】
本発明は上記の点に鑑みなされたもので、再生されたＦＳＫ変調信号に含まれるノイズに対して強く、かつエッジの分解能の高い復調信号を得ることができ、回路構成が簡単な光ディスク装置の復調回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１に記載の発明は、予めＦＳＫ変調信号が記録されている光ディスクから再生して２値化された２値化信号を供給されてＦＳＫ復調を行う光ディスク装置の復調回路において、
前記２値化信号のエッジ間隔を計測するエッジ間隔計測手段と、
計測されたエッジ間隔値と予め決められているエッジ間隔基準値との差でＦＳＫ変調成分を求める減算手段と、
前記変調成分の移動平均を取る第１の移動平均手段と、
前記第１の移動平均手段の出力する平均値と該平均値を積分した値の差分を取って復調値を求める復調値算出手段と、
前記復調値の移動平均を取る第２の移動平均手段と、
前記第２の移動平均手段の出力する平均値を基準値と比較して２値のＦＳＫ復調信号を得る比較手段とを有する。
【０００８】
このように、ＦＳＫ復調された変調成分の移動平均を取ることによって変調成分に混入したノイズを大幅に減衰でき、更に、復調値の移動平均を取ることによって復調信号のエッジの分解能が高く、そのため回路構成も簡単となる。
【０００９】
【発明の実施の形態】
図３は本発明装置の一実施例のブロック図を示す。同図中、光ディスク２０はスピンドルモータ２２によって回転される。光ピックアップ２４はディスク２０から図４（Ｂ）に示すウォブル信号を再生し、これを２値化した同図（Ｃ）に示すＷＢＬ信号を出力する。なお、図４（Ａ）はウォブル信号を生成するための変調信号ＢＩＤＡＴＡの波形を示している。
【００１０】
上記のＷＢＬ信号はディジタルＦＳＫ復調回路２６に供給され、図４（Ａ）と同様のＢＩＤＡＴＡ信号が復調され、更に同期信号（ＡＴＩＰsyc ）が検出される。ディジタルＰＬＬ回路３０はディジタルＦＳＫ復調回路２６から供給されるＷＢＬ信号を１／３．５分周した信号とＢＩＤＡＴＡ信号のエッジに同期したクロック信号を生成してディジタルスピンドルサーボ回路３４に供給する。ディジタルスピンドルサーボ回路３４はクロック信号及びディジタルＦＳＫ復調回路２６よりの同期信号に基づいてスピンドルモータ２２の回転制御を行い、光ディスク２０の線走度が一定となるようにする。
【００１１】
上記のディジタルＦＳＫ復調回路２６，ディジタルＰＬＬ回路３０，ディジタルスピンドルサーボ回路３４は全てディジタル処理を行うもので、半導体チップ３６上に集積化されている。
図１及び図２は本発明のディジタルＦＳＫ復調回路２６の一実施例のブロック図を示す。図１において、端子４０には図４（Ｃ）に示すようなＷＢＬ信号が入来し、エッジ検出器４２に供給される。上記のＷＢＬ信号は動作速度が１倍速で周波数２２．０５±１ＫＨｚである。エッジ検出器４２はこのＷＢＬ信号の立上りエッジを検出してカウンタ４４及びレジスタ４６に供給する。なお、エッジ検出器４２は自らの出力信号を供給されており、この出力信号が供給されてからＷＢＬ信号の１／４同期以内に再び立上りエッジ検出があると、これをノイズとして立上りエッジ検出出力を行わない。
【００１２】
エッジ間隔計測手段としてのカウンタ４４は立上りエッジ検出信号を供給されると０をロードし、この後、端子４８に供給されるシステムクロックをカウントアップする。このシステムクロックは動作速度が１倍速のとき周波数４．３２１８ＭＨｚである。カウンタ４４のカウント値は１９６±α（αはＦＳＫ変調による偏移で数１０程度である）であり、レジスタ４６に供給される。
【００１３】
レジスタ４６は立上りエッジ検出信号を供給されたときカウンタ４４のカウント値を格納し、この値を比較器５０及びマルチプレクサ（ＭＵＸ）５２の端子Ａに供給する。比較器はカウント値が１６５〜２２７の範囲にあるか否かを判定し、範囲内であれば値０、範囲外であれば値１の制御信号を生成してマルチプレクサ５０に供給する。
【００１４】
マルチプレクサ５２のＢ端子にはレジスタ５４から前回のカウント値が供給されている。マルチプレクサ５２は比較器５０より供給される。制御信号が値０のとき、つまり、カウンタ４４のカウント値が１６５〜２２７の範囲でエラーの可能性がないときにレジスタ４６の出力する今回のカウント値を選択し、上記制御信号が値１でエラーの可能性が高いときにレジスタ５４の出力する前回のカウント値を選択してレジスタ５４に供給する。
【００１５】
レジスタ５４はタイミング信号Ｗ２の入来時にマルチプレクサ５２から供給されるカウント値を格納する。ところで、タイミング信号Ｗ２について説明するに、図６（Ａ）に示すＷＢＬ信号の立上りに同期して同図（Ｂ）〜（Ｅ）に示すタイミング信号Ｗ１〜Ｗ１０が図示しないタイミング回路で生成されている。タイミング信号はＷ１からＷ１０の順に徐々にタイミングをずらした信号である。
【００１６】
レジスタ５４の出力するカウント値は減算器５６及び平均回路５８に供給される。平均回路５８はタイミング信号Ｗ８の入来タイミングでレジスタ５４から供給されるカウント値の１２８回分の平均をとってマルチプレクサ６０のＡ端子に供給する。マルチプレクサ６０はＢ端子に固定値１９６を供給されると共に、端子６２から制御信号ＦＬＯＣＫを供給されており、スピンドルサーボの引き込み時等で制御信号ＦＬＯＣＫが値０のときは平均回路５８出力を選択し、スピンドルサーボがロックしてＦＬＯＣＫが値１となると固定値１９６を選択してエッジ間隔基準値として減算器５６に供給する。
【００１７】
減算手段としての減算器５６はレジスタ５４のカウント値からマルチプレクサ６０の出力するエッジ間隔基準値を減算することによりＦＳＫ変調成分を取り出し、これを移動平均回路６４に供給する。第１の移動平均手段としての移動平均回路６４はタイミング信号Ｗ２の入来タイミングで最新の４回分の変調成分の値を平均化することにより、復調に必要な帯域（例えば３．１５ＫＨｚ）を越える隣接帯域（例えば３．１５ＫＨｚ〜８ＫＨｚ）を急峻にカットするノッチ特性を付与して、この隣接帯域のノイズを除去し、これをＤＡＴ値としてＡＴＣ（オートマチック・スレッシホールド・コントロール）回路６６に供給する。
【００１８】
復調値算出手段としてのＡＴＣ回路６６は図７に示す構成であり、ＤＡＴ値は加算器７０及び減算器７２に供給される。加算器７０はレジスタ７４の出力値に乗算器７６で１／２を乗算した値をＤＡＴ値に加算し、この加算値はタイミング信号Ｗ６の入来時にレジスタ７４に格納される。レジスタ７４の出力値は乗算器７８で１／４を乗算されて閾値として、減算器７２に供給され、ここでＤＡＴ値から減算され復調値が得られる。図９（Ａ）の実線はＤＡＴ値を示し、破線は閾値を示す。閾値はＤＡＴ値に対して、ある時定数で追従する。ここでＡ点のＤＡＴ値をコンパレータで判別しようとするとしたとき、基準値Ｙ１ではパルス幅が狭くなる。これに対して、ＤＡＴ値と閾値との差は図９（Ｂ）に示すようになり、この差をコンパレータで判別する場合、基準値Ｙ２を用いたときパルス幅は期待する値により近くなる。このようにＤＡＴ値に応じて可変する閾値をＤＡＴ値から減算することで低周波交流成分と高周波ノイズを除去してＦＳＫ復調能力を高めている。
【００１９】
レジスタ８０はＡＴＣ回路６６の出力する復調値をタイミング信号Ｗ８の入来時に格納する。レジスタ８０の出力する復調値ＤＡはマルチプレクサ８２の端子Ｂに供給されると共にレジスタ８４に供給される。レジスタ８４はタイミング信号Ｗ１０の入来時に上記復調値ＤＡを格納し、これを復調値ＤＢとしてマルチプレクサ８２の端子Ａに供給する。つまり、復調値ＤＡ，ＤＢはラッチタイミングの異なる信号である。
【００２０】
フリップフロップ８８はタイミング信号Ｗ８の立下りで値１にセットされ、タイミング信号Ｗ１０の立上りで値０にリセットされ、その出力信号ＳＴＳはフリップフロップ９０に供給される。フリップフロップ９０は信号ＳＴＳの立上りで値１にセットされ、タイミング信号Ａ８８２の立上りで値０にリセットされる。ところで、タイミング信号Ａ８８２はシステムクロックに同期した信号であり、図８（Ａ）に示すように、動作速度が１倍速で周波数８８．２ＫＨｚである。このタイミング信号Ａ８８２に対してタイミング信号Ｂ８８２は同図（Ｂ）に示すように僅かに遅延した信号である。更に、図８（Ｃ）〜（Ｆ）に示すタイミング信号Ａ１７６４〜Ｅ１７６４はシステムクロックに同期した動作速度が１倍速で周波数１７６．４ＫＨｚの信号であり、Ａ１７６４からＥ１７６４の順に徐々にタイミングがずらされている。
【００２１】
マルチプレクサ８２はフリップフロップ９０出力が値１のとき復調値ＤＡを選択し、フリップフロップ９０出力が値０のとき復調値ＤＢを選択して復調値ＦＬＤＴとして端子９２より出力する。
図２の端子９４より入来する復調値ＦＬＤＴはレジスタ９６に供給されタイミング信号Ｂ８８２の入来時に格納されて移動平均回路９８に供給される。上記のレジスタ８０からレジスタ９６までの回路はＷＢＬ信号に同期した信号をシステムクロックに同期した信号にタイミング変換するためのものであり、このタイミング変換によって信号の競合が生じることを防止している。
【００２２】
レジスタ９６の出力する復調値は移動平均回路９８に供給され、ここでタイミング信号Ａ８８２の入来タイミングで最新の４回分の値が平均化される。なお、この平均化の際に平均値は２倍の値とされる。この平均値は更に移動平均回路１００に供給され、タイミング信号Ｄ１７６４の入来タイミングで最新の２回分の値が平均化されてノイズの除去が行われ、コンパレータ１０２に供給される。上記の移動平均回路９８，１００が第２の移動平均手段に対応し、８段移動平均を行っている。レジスタ９６の出力値が図１０（Ａ）に示すのに対して、８段移動平均をとることにより、移動平均回路１００の出力値は図１０（Ｂ）に示すように変化が滑らかなものとなり、次段のコンパレータ１０２の出力変化の分解能、つまり、エッジの分解能が向上する。
【００２３】
比較手段としてのコンパレータ１０２にはヒステリシス回路１４０から出力ＢＩＤＡＴＡ信号の値に応じた他の基準値が供給されており、コンパレータ１０２は移動平均回路１００から供給される平均値を上記基準値と比較して２値化して出力する。コンパレータ１０２出力はフリップフロップ１０６においてタイミング信号Ｃ１７６４の入来タイミングでラッチされ、ＢＩＤＡＴＡ信号として端子１０８から出力される。また、ヒステリシス回路１０４はこのＢＩＤＡＴＡ信号が値１（ハイレベル）のときは次にＢＩＤＡＴＡ信号が値０となるために基準値を所定値βだけ減少させ、ＢＩＤＡＲＴＡ信号が値０（ローレベル）のときは次にＢＩＤＡＴＡ信号が値１となるために基準値を所定値βだけ増加させることによりヒステリシス特性を付与している。
【００２４】
このように、ＦＳＫ復調された変調成分の移動平均を取ることによって変調成分に混入したノイズを大幅に減衰でき、更に、復調値の移動平均を取ることによって復調信号のエッジの分解能が高く、そのため回路構成も簡単となる。
【００２５】
【発明の効果】
上述の如く、請求項１に記載の発明は、予めＦＳＫ変調信号が記録されている光ディスクから再生して２値化された２値化信号を供給されてＦＳＫ復調を行う光ディスク装置の復調回路において、
前記２値化信号のエッジ間隔を計測するエッジ間隔計測手段と、
計測されたエッジ間隔値と予め決められているエッジ間隔基準値との差でＦＳＫ変調成分を求める減算手段と、
前記変調成分の移動平均を取る第１の移動平均手段と、
前記第１の移動平均手段の出力する平均値と該平均値を積分した値の差分を取って復調値を求める復調値算出手段と、
前記復調値の移動平均を取る第２の移動平均手段と、
前記第２の移動平均手段の出力する平均値を基準値と比較して２値のＦＳＫ復調信号を得る比較手段とを有する。
【００２６】
このように、ＦＳＫ復調された変調成分の移動平均を取ることによって変調成分に混入したノイズを大幅に減衰でき、更に、復調値の移動平均を取ることによって復調信号のエッジの分解能が高く、そのため回路構成も簡単となる。
【図面の簡単な説明】
【図１】本発明のブロック図である。
【図２】本発明のブロック図である。
【図３】光ディスク装置のブロック図である。
【図４】本発明を説明するための信号波形図である。
【図５】本発明を説明するための信号波形図である。
【図６】本発明を説明するための信号波形図である。
【図７】ＡＴＣ回路のブロック図である。
【図８】本発明を説明するための信号波形図である。
【図９】本発明を説明するための信号波形図である。
【図１０】本発明を説明するための信号波形図である。
【図１１】従来のＦＳＫ復調回路のブロック図である。
【符号の説明】
２０ 光ディスク
２２ スピンドルモータ
２４ 光ピックアップ
２６ ＦＳＫ復調回路
３０ ディジタルＰＬＬ回路
３４ ディジタルスピンドルサーボ回路
４２ エッジ検出器
４４ カウンタ
４６，５４，７４，８０，８４，９６ レジスタ
５０ 比較器
５２，６０，８０ マルチプレクサ
５８ 平均回路
６４，９８，１００ 移動平均回路
６６ ＡＴＣ回路
８８，９０，１０６ フリップフロップ
１０２ コンパレータ
１０４ ヒステリシス発生器
【発明の属する技術分野】
本発明は光ディスク装置の復調回路に関し、特に記録可能な光ディスクの記録再生を行う光ディスク装置の再生信号のＦＳＫ復調を行う回路に関する。
【０００２】
【従来の技術】
従来より記録可能な光ディスクとしてレコーダブル・コンパクト・ディスク・システム（ＣＤ−Ｒ）がある。このＣＤ−Ｒでは、グルーブを蛇行させて形成することにより、回転制御のための同期情報やアドレス情報をウォブル信号として記録している。
【０００３】
このウォブル信号はディスクのアドレス等の情報であるバイフェーズコードの変調信号ＢＩＤＡＴＡでＦＳＫ変調された信号であり、ディスク回転が規定の線速度のときＷＢＬ周波数ｆWBL は22.05 ±１ｋＨｚである。上記のアドレス等の情報であるＡＴＩＰ信号は同期信号（ＡＴＩＰsyc ）と、アドレスと、誤り検出符号ＣＲＣとより構成され、同期信号の繰り返し周波数は７５Ｈｚである。
【０００４】
このような光ディスクから再生したウォブル信号をＦＳＫ復調して変調信号であるＢＩＤＡＴＡ信号を得る復調回路としては一例として図１１に示す回路がある。
図１１では、端子１０に入来するウォブル信号を位相比較器１２に供給し、ＶＣＯ（電圧制御形発振器）１４の出力信号と位相比較する。ここで得られた位相誤差信号は低域フィルタ１６に供給され、不要高周波成分を除去されＦＳＫ復調信号として端子２０から出力されると共に、乗算器２２に供給される。乗算器２２でループゲインＫを乗算された信号はＶＣＯ１４に供給される。
【０００５】
【発明が解決しようとする課題】
アナログ回路では全体を半導体集積化する場合に、回路素子定数を高精度に設定することが困難であり、精度が必要な回路素子は外付けとしなければならないために集積化が困難であるという問題があった。
また、集積化を可能とするために回路のディジタル化が考えられる。この場合、ウォブル信号を２値化してＷＢＬ信号とし、このＷＢＬ信号のエッジ間隔を計測してＦＳＫ復調を行う。しかし、再生回路の品質によってはウォブル信号の品質が影響を受け、特にウォブル信号の位相に悪影響を及ぼすノイズが混入すると復調信号の品質が悪化するという問題があった。
【０００６】
本発明は上記の点に鑑みなされたもので、再生されたＦＳＫ変調信号に含まれるノイズに対して強く、かつエッジの分解能の高い復調信号を得ることができ、回路構成が簡単な光ディスク装置の復調回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１に記載の発明は、予めＦＳＫ変調信号が記録されている光ディスクから再生して２値化された２値化信号を供給されてＦＳＫ復調を行う光ディスク装置の復調回路において、
前記２値化信号のエッジ間隔を計測するエッジ間隔計測手段と、
計測されたエッジ間隔値と予め決められているエッジ間隔基準値との差でＦＳＫ変調成分を求める減算手段と、
前記変調成分の移動平均を取る第１の移動平均手段と、
前記第１の移動平均手段の出力する平均値と該平均値を積分した値の差分を取って復調値を求める復調値算出手段と、
前記復調値の移動平均を取る第２の移動平均手段と、
前記第２の移動平均手段の出力する平均値を基準値と比較して２値のＦＳＫ復調信号を得る比較手段とを有する。
【０００８】
このように、ＦＳＫ復調された変調成分の移動平均を取ることによって変調成分に混入したノイズを大幅に減衰でき、更に、復調値の移動平均を取ることによって復調信号のエッジの分解能が高く、そのため回路構成も簡単となる。
【０００９】
【発明の実施の形態】
図３は本発明装置の一実施例のブロック図を示す。同図中、光ディスク２０はスピンドルモータ２２によって回転される。光ピックアップ２４はディスク２０から図４（Ｂ）に示すウォブル信号を再生し、これを２値化した同図（Ｃ）に示すＷＢＬ信号を出力する。なお、図４（Ａ）はウォブル信号を生成するための変調信号ＢＩＤＡＴＡの波形を示している。
【００１０】
上記のＷＢＬ信号はディジタルＦＳＫ復調回路２６に供給され、図４（Ａ）と同様のＢＩＤＡＴＡ信号が復調され、更に同期信号（ＡＴＩＰsyc ）が検出される。ディジタルＰＬＬ回路３０はディジタルＦＳＫ復調回路２６から供給されるＷＢＬ信号を１／３．５分周した信号とＢＩＤＡＴＡ信号のエッジに同期したクロック信号を生成してディジタルスピンドルサーボ回路３４に供給する。ディジタルスピンドルサーボ回路３４はクロック信号及びディジタルＦＳＫ復調回路２６よりの同期信号に基づいてスピンドルモータ２２の回転制御を行い、光ディスク２０の線走度が一定となるようにする。
【００１１】
上記のディジタルＦＳＫ復調回路２６，ディジタルＰＬＬ回路３０，ディジタルスピンドルサーボ回路３４は全てディジタル処理を行うもので、半導体チップ３６上に集積化されている。
図１及び図２は本発明のディジタルＦＳＫ復調回路２６の一実施例のブロック図を示す。図１において、端子４０には図４（Ｃ）に示すようなＷＢＬ信号が入来し、エッジ検出器４２に供給される。上記のＷＢＬ信号は動作速度が１倍速で周波数２２．０５±１ＫＨｚである。エッジ検出器４２はこのＷＢＬ信号の立上りエッジを検出してカウンタ４４及びレジスタ４６に供給する。なお、エッジ検出器４２は自らの出力信号を供給されており、この出力信号が供給されてからＷＢＬ信号の１／４同期以内に再び立上りエッジ検出があると、これをノイズとして立上りエッジ検出出力を行わない。
【００１２】
エッジ間隔計測手段としてのカウンタ４４は立上りエッジ検出信号を供給されると０をロードし、この後、端子４８に供給されるシステムクロックをカウントアップする。このシステムクロックは動作速度が１倍速のとき周波数４．３２１８ＭＨｚである。カウンタ４４のカウント値は１９６±α（αはＦＳＫ変調による偏移で数１０程度である）であり、レジスタ４６に供給される。
【００１３】
レジスタ４６は立上りエッジ検出信号を供給されたときカウンタ４４のカウント値を格納し、この値を比較器５０及びマルチプレクサ（ＭＵＸ）５２の端子Ａに供給する。比較器はカウント値が１６５〜２２７の範囲にあるか否かを判定し、範囲内であれば値０、範囲外であれば値１の制御信号を生成してマルチプレクサ５０に供給する。
【００１４】
マルチプレクサ５２のＢ端子にはレジスタ５４から前回のカウント値が供給されている。マルチプレクサ５２は比較器５０より供給される。制御信号が値０のとき、つまり、カウンタ４４のカウント値が１６５〜２２７の範囲でエラーの可能性がないときにレジスタ４６の出力する今回のカウント値を選択し、上記制御信号が値１でエラーの可能性が高いときにレジスタ５４の出力する前回のカウント値を選択してレジスタ５４に供給する。
【００１５】
レジスタ５４はタイミング信号Ｗ２の入来時にマルチプレクサ５２から供給されるカウント値を格納する。ところで、タイミング信号Ｗ２について説明するに、図６（Ａ）に示すＷＢＬ信号の立上りに同期して同図（Ｂ）〜（Ｅ）に示すタイミング信号Ｗ１〜Ｗ１０が図示しないタイミング回路で生成されている。タイミング信号はＷ１からＷ１０の順に徐々にタイミングをずらした信号である。
【００１６】
レジスタ５４の出力するカウント値は減算器５６及び平均回路５８に供給される。平均回路５８はタイミング信号Ｗ８の入来タイミングでレジスタ５４から供給されるカウント値の１２８回分の平均をとってマルチプレクサ６０のＡ端子に供給する。マルチプレクサ６０はＢ端子に固定値１９６を供給されると共に、端子６２から制御信号ＦＬＯＣＫを供給されており、スピンドルサーボの引き込み時等で制御信号ＦＬＯＣＫが値０のときは平均回路５８出力を選択し、スピンドルサーボがロックしてＦＬＯＣＫが値１となると固定値１９６を選択してエッジ間隔基準値として減算器５６に供給する。
【００１７】
減算手段としての減算器５６はレジスタ５４のカウント値からマルチプレクサ６０の出力するエッジ間隔基準値を減算することによりＦＳＫ変調成分を取り出し、これを移動平均回路６４に供給する。第１の移動平均手段としての移動平均回路６４はタイミング信号Ｗ２の入来タイミングで最新の４回分の変調成分の値を平均化することにより、復調に必要な帯域（例えば３．１５ＫＨｚ）を越える隣接帯域（例えば３．１５ＫＨｚ〜８ＫＨｚ）を急峻にカットするノッチ特性を付与して、この隣接帯域のノイズを除去し、これをＤＡＴ値としてＡＴＣ（オートマチック・スレッシホールド・コントロール）回路６６に供給する。
【００１８】
復調値算出手段としてのＡＴＣ回路６６は図７に示す構成であり、ＤＡＴ値は加算器７０及び減算器７２に供給される。加算器７０はレジスタ７４の出力値に乗算器７６で１／２を乗算した値をＤＡＴ値に加算し、この加算値はタイミング信号Ｗ６の入来時にレジスタ７４に格納される。レジスタ７４の出力値は乗算器７８で１／４を乗算されて閾値として、減算器７２に供給され、ここでＤＡＴ値から減算され復調値が得られる。図９（Ａ）の実線はＤＡＴ値を示し、破線は閾値を示す。閾値はＤＡＴ値に対して、ある時定数で追従する。ここでＡ点のＤＡＴ値をコンパレータで判別しようとするとしたとき、基準値Ｙ１ではパルス幅が狭くなる。これに対して、ＤＡＴ値と閾値との差は図９（Ｂ）に示すようになり、この差をコンパレータで判別する場合、基準値Ｙ２を用いたときパルス幅は期待する値により近くなる。このようにＤＡＴ値に応じて可変する閾値をＤＡＴ値から減算することで低周波交流成分と高周波ノイズを除去してＦＳＫ復調能力を高めている。
【００１９】
レジスタ８０はＡＴＣ回路６６の出力する復調値をタイミング信号Ｗ８の入来時に格納する。レジスタ８０の出力する復調値ＤＡはマルチプレクサ８２の端子Ｂに供給されると共にレジスタ８４に供給される。レジスタ８４はタイミング信号Ｗ１０の入来時に上記復調値ＤＡを格納し、これを復調値ＤＢとしてマルチプレクサ８２の端子Ａに供給する。つまり、復調値ＤＡ，ＤＢはラッチタイミングの異なる信号である。
【００２０】
フリップフロップ８８はタイミング信号Ｗ８の立下りで値１にセットされ、タイミング信号Ｗ１０の立上りで値０にリセットされ、その出力信号ＳＴＳはフリップフロップ９０に供給される。フリップフロップ９０は信号ＳＴＳの立上りで値１にセットされ、タイミング信号Ａ８８２の立上りで値０にリセットされる。ところで、タイミング信号Ａ８８２はシステムクロックに同期した信号であり、図８（Ａ）に示すように、動作速度が１倍速で周波数８８．２ＫＨｚである。このタイミング信号Ａ８８２に対してタイミング信号Ｂ８８２は同図（Ｂ）に示すように僅かに遅延した信号である。更に、図８（Ｃ）〜（Ｆ）に示すタイミング信号Ａ１７６４〜Ｅ１７６４はシステムクロックに同期した動作速度が１倍速で周波数１７６．４ＫＨｚの信号であり、Ａ１７６４からＥ１７６４の順に徐々にタイミングがずらされている。
【００２１】
マルチプレクサ８２はフリップフロップ９０出力が値１のとき復調値ＤＡを選択し、フリップフロップ９０出力が値０のとき復調値ＤＢを選択して復調値ＦＬＤＴとして端子９２より出力する。
図２の端子９４より入来する復調値ＦＬＤＴはレジスタ９６に供給されタイミング信号Ｂ８８２の入来時に格納されて移動平均回路９８に供給される。上記のレジスタ８０からレジスタ９６までの回路はＷＢＬ信号に同期した信号をシステムクロックに同期した信号にタイミング変換するためのものであり、このタイミング変換によって信号の競合が生じることを防止している。
【００２２】
レジスタ９６の出力する復調値は移動平均回路９８に供給され、ここでタイミング信号Ａ８８２の入来タイミングで最新の４回分の値が平均化される。なお、この平均化の際に平均値は２倍の値とされる。この平均値は更に移動平均回路１００に供給され、タイミング信号Ｄ１７６４の入来タイミングで最新の２回分の値が平均化されてノイズの除去が行われ、コンパレータ１０２に供給される。上記の移動平均回路９８，１００が第２の移動平均手段に対応し、８段移動平均を行っている。レジスタ９６の出力値が図１０（Ａ）に示すのに対して、８段移動平均をとることにより、移動平均回路１００の出力値は図１０（Ｂ）に示すように変化が滑らかなものとなり、次段のコンパレータ１０２の出力変化の分解能、つまり、エッジの分解能が向上する。
【００２３】
比較手段としてのコンパレータ１０２にはヒステリシス回路１４０から出力ＢＩＤＡＴＡ信号の値に応じた他の基準値が供給されており、コンパレータ１０２は移動平均回路１００から供給される平均値を上記基準値と比較して２値化して出力する。コンパレータ１０２出力はフリップフロップ１０６においてタイミング信号Ｃ１７６４の入来タイミングでラッチされ、ＢＩＤＡＴＡ信号として端子１０８から出力される。また、ヒステリシス回路１０４はこのＢＩＤＡＴＡ信号が値１（ハイレベル）のときは次にＢＩＤＡＴＡ信号が値０となるために基準値を所定値βだけ減少させ、ＢＩＤＡＲＴＡ信号が値０（ローレベル）のときは次にＢＩＤＡＴＡ信号が値１となるために基準値を所定値βだけ増加させることによりヒステリシス特性を付与している。
【００２４】
このように、ＦＳＫ復調された変調成分の移動平均を取ることによって変調成分に混入したノイズを大幅に減衰でき、更に、復調値の移動平均を取ることによって復調信号のエッジの分解能が高く、そのため回路構成も簡単となる。
【００２５】
【発明の効果】
上述の如く、請求項１に記載の発明は、予めＦＳＫ変調信号が記録されている光ディスクから再生して２値化された２値化信号を供給されてＦＳＫ復調を行う光ディスク装置の復調回路において、
前記２値化信号のエッジ間隔を計測するエッジ間隔計測手段と、
計測されたエッジ間隔値と予め決められているエッジ間隔基準値との差でＦＳＫ変調成分を求める減算手段と、
前記変調成分の移動平均を取る第１の移動平均手段と、
前記第１の移動平均手段の出力する平均値と該平均値を積分した値の差分を取って復調値を求める復調値算出手段と、
前記復調値の移動平均を取る第２の移動平均手段と、
前記第２の移動平均手段の出力する平均値を基準値と比較して２値のＦＳＫ復調信号を得る比較手段とを有する。
【００２６】
このように、ＦＳＫ復調された変調成分の移動平均を取ることによって変調成分に混入したノイズを大幅に減衰でき、更に、復調値の移動平均を取ることによって復調信号のエッジの分解能が高く、そのため回路構成も簡単となる。
【図面の簡単な説明】
【図１】本発明のブロック図である。
【図２】本発明のブロック図である。
【図３】光ディスク装置のブロック図である。
【図４】本発明を説明するための信号波形図である。
【図５】本発明を説明するための信号波形図である。
【図６】本発明を説明するための信号波形図である。
【図７】ＡＴＣ回路のブロック図である。
【図８】本発明を説明するための信号波形図である。
【図９】本発明を説明するための信号波形図である。
【図１０】本発明を説明するための信号波形図である。
【図１１】従来のＦＳＫ復調回路のブロック図である。
【符号の説明】
２０ 光ディスク
２２ スピンドルモータ
２４ 光ピックアップ
２６ ＦＳＫ復調回路
３０ ディジタルＰＬＬ回路
３４ ディジタルスピンドルサーボ回路
４２ エッジ検出器
４４ カウンタ
４６，５４，７４，８０，８４，９６ レジスタ
５０ 比較器
５２，６０，８０ マルチプレクサ
５８ 平均回路
６４，９８，１００ 移動平均回路
６６ ＡＴＣ回路
８８，９０，１０６ フリップフロップ
１０２ コンパレータ
１０４ ヒステリシス発生器
Claims (1)
- 予めＦＳＫ変調信号が記録されている光ディスクから再生して２値化された２値化信号を供給されてＦＳＫ復調を行う光ディスク装置の復調回路において、
前記２値化信号のエッジ間隔を計測するエッジ間隔計測手段と、
計測されたエッジ間隔値と予め決められているエッジ間隔基準値との差でＦＳＫ変調成分を求める減算手段と、
前記変調成分の移動平均を取る第１の移動平均手段と、
前記第１の移動平均手段の出力する平均値と該平均値を積分した値の差分を取って復調値を求める復調値算出手段と、
前記復調値の移動平均を取る第２の移動平均手段と、
前記第２の移動平均手段の出力する平均値を基準値と比較して２値のＦＳＫ復調信号を得る比較手段とを有することを特徴とする光ディスク装置の復調回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16595497A JP3758309B2 (ja) | 1997-06-23 | 1997-06-23 | 光ディスク装置の復調回路 |
| US09/084,359 US6175542B1 (en) | 1997-05-29 | 1998-05-22 | Demodulation circuit, a decode circuit and a digital PLL circuit for an optical disc apparatus |
| DE69832844T DE69832844T2 (de) | 1997-05-29 | 1998-05-28 | Digitale PLL-Schaltung für optisches Plattengerät |
| EP98304217A EP0881640B1 (en) | 1997-05-29 | 1998-05-28 | Digital PLL circuit for an optical disc apparatus |
| EP05020395A EP1610328A1 (en) | 1997-05-29 | 1998-05-28 | A demodulation circuit and an optical disc apparatus |
| EP05020394A EP1610327A1 (en) | 1997-05-29 | 1998-05-28 | A decode circuit and an optical disc apparatus |
| US09/620,054 US6359949B1 (en) | 1997-05-29 | 2000-07-20 | Demodulation circuit, a decode circuit and a digital PLL circuit for an optical disc apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16595497A JP3758309B2 (ja) | 1997-06-23 | 1997-06-23 | 光ディスク装置の復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1116291A JPH1116291A (ja) | 1999-01-22 |
| JP3758309B2 true JP3758309B2 (ja) | 2006-03-22 |
Family
ID=15822181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16595497A Expired - Lifetime JP3758309B2 (ja) | 1997-05-29 | 1997-06-23 | 光ディスク装置の復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3758309B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100513337B1 (ko) * | 2001-11-17 | 2005-09-07 | 엘지전자 주식회사 | 광디스크 워블신호의 변조장치/방법 및 복조장치/방법 |
| JP4053854B2 (ja) | 2002-09-12 | 2008-02-27 | 株式会社東芝 | 復調回路、光ディスク装置及び半導体集積回路 |
-
1997
- 1997-06-23 JP JP16595497A patent/JP3758309B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1116291A (ja) | 1999-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7433277B2 (en) | Wobble demodulator and wobble demodulation method | |
| US6104682A (en) | Disk apparatus having a data reproducing system using a digital PLL | |
| JP3337997B2 (ja) | 周波数検出型位相同期回路 | |
| EP0057612B1 (en) | Motor controlling circuit of reproducing apparatus and method of controlling | |
| WO2000036602A1 (fr) | Circuit de synchronisation de phase/stabilisation de frequence | |
| US4535306A (en) | Phase-locked loop detecting circuit | |
| EP0727782B1 (en) | Optical disk reproducing apparatus | |
| EP0881640B1 (en) | Digital PLL circuit for an optical disc apparatus | |
| WO2007037272A1 (ja) | クロック信号生成装置 | |
| JP3758309B2 (ja) | 光ディスク装置の復調回路 | |
| JP3781416B2 (ja) | ウォッブル信号を用いたクロック信号生成装置及びそれを用いたデータ再生装置 | |
| US6980500B2 (en) | ATIP bit data generator and method for generating ATIP bit data in optical discs | |
| JP2000100083A (ja) | ディスク装置 | |
| JP2000200467A (ja) | デジタルフェ―ズロックドル―プ回路 | |
| EP0597372B1 (en) | Digital signal reproduction devices, integrated circuits for use therewith, and digital signal reproduction methods | |
| US7321639B2 (en) | Demodulator and address information extractor | |
| KR100545804B1 (ko) | 워블 위상 동기 루프에서의 워블신호 검출장치 및 방법 | |
| JP3661893B2 (ja) | 光ディスク再生装置 | |
| JPH0896516A (ja) | クロック発生装置 | |
| JP3772462B2 (ja) | ディジタルｐｌｌ回路 | |
| KR100525854B1 (ko) | 워블 위상 동기 루프에서의 워블신호 검출장치 및 방법 | |
| JP2004253056A (ja) | デコード装置 | |
| JP3528272B2 (ja) | デジタル信号再生装置 | |
| JP4188583B2 (ja) | 記録クロック発生装置および記録クロック発生方法 | |
| JP4104274B2 (ja) | 復号装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090113 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130113 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140113 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |