JP3756894B2 - Nitride film quality improving method and semiconductor device manufacturing method - Google Patents
Nitride film quality improving method and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP3756894B2 JP3756894B2 JP2003169460A JP2003169460A JP3756894B2 JP 3756894 B2 JP3756894 B2 JP 3756894B2 JP 2003169460 A JP2003169460 A JP 2003169460A JP 2003169460 A JP2003169460 A JP 2003169460A JP 3756894 B2 JP3756894 B2 JP 3756894B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- film
- annealing
- temperature
- chlorine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Description
【0001】
【発明が属する技術分野】
本発明は、半導体装置等に用いられる窒化膜の膜質改善方法及びその窒化膜を用いた半導体装置の製造方法に関する。
【0002】
【従来の技術】
従来、SiH2Cl2、SiCl4、Si2Cl6のような塩素含有Si原料ガスとNH3ガスとを用いたLPCVD(Low Pressure Chemical Vapor Deposition)法により窒化膜を成膜していた。このLPCVD法では、650℃〜800℃の成膜温度が一般的に用いられていた。
【0003】
【発明が解決しようとする課題】
しかしながら、熱履歴(Thermal Budget)を低減するために、上記成膜温度を600℃以下に低温化した場合、窒化膜中に不純物として塩素や水素が多く残存してしまい、窒化膜の膜質が劣化してしまうという問題があった。
さらに、かかる窒化膜を半導体装置に適用した場合、窒化膜中に残存する塩素が他の素子に拡散してしまい、半導体装置の信頼性が低下する可能性があった。例えば、ゲート電極側壁のサイドウォールを窒化膜により形成する場合には、窒化膜の不純物がゲート電極に拡散してしまい、ゲート電極中の不純物濃度が変化してしまうという問題があった。
【0004】
本発明は、上記従来の課題を解決するためになされたもので、成膜温度を増加させることなく、窒化膜中の塩素含有量を低減することを目的とする。
【0005】
【課題を解決するための手段】
本発明に係る窒化膜の膜質改善方法は、基板上に、600℃以下の温度で塩素含有Si原料ガスを用いてLPCVD法により窒化膜層を成膜する成膜工程と、
前記窒化膜層が成膜された前記基板を前記成膜工程の温度より低く、300℃以上の温度でアニールし、前記窒化膜層から塩素を除去するアニール工程と、
を含み、
前記成膜工程と前記アニール工程とを繰り返し行うことによって、複数の前記窒化膜層からなる窒化膜を形成することを特徴とするものである。
【0006】
本発明に係る膜質改善方法において、前記成膜工程で、前記窒化膜層を1nm〜20nmの膜厚で成膜することが好適である。
【0007】
本発明に係る膜質改善方法において、前記アニール工程で用いられるアニールガスは、NH3、N2、H2、O2、NO2の何れかを含むことが好適である。
【0008】
本発明に係る膜質改善方法において、前記成膜工程と前記アニール工程とを同一の製造装置内で連続して行うことが好適である。
【0009】
本発明に係る半導体装置の製造方法は、基板上に、半導体要素を形成する工程と、
前記半導体要素上に、600℃以下の温度で塩素含有Si原料ガスを用いてLPCVD法により窒化膜層を成膜する成膜工程と、
前記窒化膜層が成膜された前記基板を前記成膜工程の温度より低く、300℃以上の温度でアニールし、前記窒化膜層から塩素を除去するアニール工程と、
を含み、
前記成膜工程と前記アニール工程とを繰り返し行うことによって、複数の前記窒化膜層からなる窒化膜を形成することを特徴とするものである。
【0010】
本発明に係る半導体装置の製造方法においても、前記成膜工程で、前記窒化膜層を1nm〜20nmの膜厚で成膜することが好適である。
【0011】
本発明に係る半導体装置の製造方法においても、前記アニール工程で用いられるアニールガスは、NH3、N2、H2、O2、NO2の何れかを含むことが好適である。
【0012】
本発明に係る半導体装置の製造方法においても、前記成膜工程と前記アニール工程とを同一の製造装置内で連続して行うことが好適である。
【0013】
本発明に係る半導体装置の製造方法において、前記半導体要素はゲート電極であり、
前記窒化膜を形成した後、前記窒化膜をエッチングすることにより前記ゲート電極の側壁にサイドウォールを形成する工程を更に含むことが好適である。
【0014】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図中、同一または相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
【0015】
実施の形態1.
図1は、本発明の実施の形態1による窒化膜の膜質改善方法を説明するための工程断面図である。
先ず、図1(a)に示すように、基板10としてのシリコン基板上に、Si2Cl6(HCD:Hexa-Chloro-Disilane)のような塩素含有ガスを用いて600℃以下の成膜温度でLPCVD法により第1層目の窒化膜(以下「1層目窒化膜」という。)21を形成する。
ここで、1層目窒化膜21の成膜条件は、例えば、Si2Cl6流量:10〜50sccm;NH3流量:300〜1000sccm;圧力:1Torr;温度:450℃である。また、1層目窒化膜21の形成膜厚は、以下に述べるアニール処理を考慮すると、例えば、1nm〜20nmが好適であり、1nm〜10nmがより好適である。このように、Si原料として塩素含有ガスを用い、600℃以下の低温で成膜された1層目窒化膜21の表面には、不純物としての塩素31や水素が多く存在する。なお、上述したように、1層目窒化膜21の形成膜厚を1nm〜20nm程度に薄くすることにより、1層目窒化膜21中に残存する塩素31は少なく、ほとんどの塩素31は1層目窒化膜21の表面に存在する。
【0016】
次に、図1(b)に示すように、アニールガス32としてNH3を用いて、アニール処理を行う。このアニール処理により、1層目窒化膜21表面に存在する塩素31とNH332とが反応して、例えば、HCl等の反応生成物33が生成する。この反応生成物33は1層目窒化膜21表面から脱離する。
ここで、アニールガス32としては、上記NH3以外に、N2,H2を用いることができ、さらに1層目窒化膜21の膜質に影響しない限度においてO2,N2Oを用いることができる。NH3の代わりにN2をアニールガス32として用いた場合、1層目窒化膜21の表面に残存し、成膜工程で未反応であった塩素含有ガスやNH3がそのまま除去されると考えられる。また、O2またはNO2をアニールガス32として用いた場合、1層目窒化膜21の表面に残存する水素と反応してH2Oを生成し、その中に塩素が含まれた状態で除去されると考えられる。
また、アニール処理は、LPCVD装置を用いて行うことができる。すなわち、成膜処理とアニール処理を同一の製造装置を用いて連続して行うことができる。アニール処理条件は、例えば、NH3流量;300〜1000sccm;圧力:1Torr;温度:400℃である。
また、アニール処理時間は、1層目窒化膜21の膜厚や、該窒化膜21における塩素31の減少量に応じて適宜決定すればよく、例えば、30secである。また、アニール処理の温度は、上記400℃に限らず、窒化膜21の成膜温度以下で且つ300℃以上であればよい。
【0017】
その後、図1(a)に示す成膜工程と、図1(b)に示すアニール工程とを、所望の膜厚の窒化膜が得られるまで交互に繰り返し実行する。これにより、図1(c)に示すように、多層の窒化膜21,22,…,2nからなる窒化膜が形成される。すなわち、図2に示すように、成膜工程(処理時間:15sec)とアニール工程(30sec)とを1周期とし、これを複数回繰り返すことにより、所望の膜厚を有する窒化膜が得られる。250周期行ってトータル膜厚が約70nmの窒化膜を形成した際、その窒化膜中の塩素含有量が、1回の成膜工程で形成した窒化膜中の塩素含有量と比べて約30%減少したことを本発明者は確認した。
【0018】
以上説明したように、本実施の形態1では、塩素含有ガスを用いて600℃以下の温度でLPCVD法により1層目窒化膜21を成膜した後、アニール処理を行って該1層目窒化膜21表面に残存する塩素31を除去した。そして、成膜工程とアニール工程を繰り返すことにより、多層の窒化膜21,22,…,2nからなる窒化膜を形成した。これにより、最終的な窒化膜中の塩素31を減少させることができ、窒化膜の膜質を改善することができる。
また、窒化膜21,22,…,2nの成膜工程とアニール工程とを、同一の製造装置(LPCVD装置)で行うことにより、スループットを向上させることができる。さらに、成膜温度とアニール温度とを同一温度にすることにより、スループットを更に向上させることができる。
【0019】
なお、本実施の形態1では、塩素含有のSi原料ガスとしてSi2Cl6を用いたが、これに限らず、SiH2Cl2、SiCl4を用いることができる。
【0020】
実施の形態2.
図3は、本発明の実施の形態2による半導体装置の製造方法を説明するための工程断面図である。
本実施の形態2は、前述した実施の形態1の膜質改善方法を、半導体装置の製造方法に適用した一例である。
【0021】
先ず、図3(a)に示すように、基板10としてのシリコン基板上に、熱酸化法を用いてゲート絶縁膜41としてのゲート酸化膜を形成する。次に、ゲート絶縁膜41上にポリシリコン膜を形成し、該ポリシリコン膜をパターニングすることにより、ポリシリコン膜からなるゲート電極(半導体要素)42を形成する。なお、ゲート電極42は、ポリシリコン膜とシリサイド膜との積層構造のように、その構造は任意であってもよい。
【0022】
次に、図3(b)に示すように、ゲート電極42上に、Si2Cl6およびNH3を用いて成膜温度450℃でLPCVD法により1層目窒化膜43を形成する。1層目窒化膜43の成膜条件及び膜厚は、前述した実施の形態1と同様であるので、説明を省略する。このように、Si原料として塩素含有ガスを用い、600℃以下の低温で成膜された1層目窒化膜43の表面には、不純物としての塩素44や水素が多く残存する。
【0023】
次に、図3(c)に示すように、アニールガス45としてNH3を用いてアニール処理を行う。これにより、1層目窒化膜43表面に残存する塩素44とアニールガス45とが反応して、反応生成物46を生成する。この反応生成物46は1層目窒化膜43から離脱する。
本アニール処理の処理条件は、前述した実施の形態1と同様であるので、説明を省略する。
【0024】
さらに、図3(b)に示した成膜工程と、図3(c)に示したアニール工程とを交互に繰り返し行う。これにより、図3(d)に示すように、所望の膜厚の窒化膜47が得られる。すなわち、図2に示すようなシーケンスを行うことにより、多層膜からなる窒化膜47が得られる。各アニール工程で、膜表面に残存する塩素44が除去されるため、窒化膜47中に含まれる塩素44の量は低減する。
【0025】
次に、図3(e)に示すように、ドライエッチング等の異方性エッチングすることにより、ゲート電極42の側壁に窒化膜からなるサイドウォール48を形成する。
【0026】
以上説明したように、本実施の形態2では、ゲート電極42を覆うように、塩素含有ガスを用いて600℃以下の温度でLPCVD法により1層目窒化膜43を成膜した後、アニール処理を行って該窒化膜43表面に残存する塩素44を除去した。さらに、成膜工程とアニール工程を繰り返し行うことにより、多層の窒化膜からなり所望の膜厚を有する窒化膜47を形成した。これにより、窒化膜47中の塩素44を減少させることができ、窒化膜47の膜質を改善することができる。
さらに、窒化膜47をエッチングすることにより、ゲート電極42の側壁を覆うサイドウォール48を形成した。膜質が改善された窒化膜からなるサイドウォール48は塩素濃度が低いため、後工程で熱が加わった場合でも、サイドウォール48からゲート電極42等に不純物が拡散しない。従って、膜質が改善された窒化膜を半導体装置に適用することにより、半導体装置の信頼性を向上させることができる。
【0027】
なお、本実施の形態2では、半導体要素としてのゲート電極42上に窒化膜47を形成する場合について説明したが、これに限らず、例えば、窒化膜をライナーとして形成する場合についても適用できる。
【0028】
【発明の効果】
本発明によれば、成膜温度を増加させることなく、窒化膜中の塩素含有量を低減することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1による窒化膜の膜質改善方法を説明するための工程断面図である。
【図2】 本発明の実施の形態1において、窒化膜の形成シーケンスを示す図である。
【図3】 本発明の実施の形態2による半導体装置の製造方法を説明するための工程断面図である。
【符号の説明】
10 基板(シリコン基板)
21,43 1層目窒化膜
22 2層目窒化膜
2n n層目窒化膜
31,44 塩素
41 ゲート絶縁膜(ゲート酸化膜)
42 ゲート電極
47 窒化膜
48 サイドウォール[0001]
[Technical field to which the invention belongs]
The present invention relates to a method for improving the quality of a nitride film used in a semiconductor device or the like and a method for manufacturing a semiconductor device using the nitride film.
[0002]
[Prior art]
Conventionally, a nitride film has been formed by LPCVD (Low Pressure Chemical Vapor Deposition) method using a chlorine-containing Si source gas such as SiH 2 Cl 2 , SiCl 4 , and Si 2 Cl 6 and NH 3 gas. In this LPCVD method, a film forming temperature of 650 ° C. to 800 ° C. is generally used.
[0003]
[Problems to be solved by the invention]
However, when the film formation temperature is lowered to 600 ° C. or lower in order to reduce the thermal history, a large amount of chlorine and hydrogen remains as impurities in the nitride film, and the film quality of the nitride film deteriorates. There was a problem of doing.
Further, when such a nitride film is applied to a semiconductor device, chlorine remaining in the nitride film may diffuse into other elements, possibly reducing the reliability of the semiconductor device. For example, when the sidewall of the gate electrode side wall is formed of a nitride film, there is a problem in that the impurity of the nitride film diffuses into the gate electrode and the impurity concentration in the gate electrode changes.
[0004]
The present invention has been made to solve the above-described conventional problems, and an object thereof is to reduce the chlorine content in a nitride film without increasing the film formation temperature.
[0005]
[Means for Solving the Problems]
A method for improving a film quality of a nitride film according to the present invention includes a film forming step of forming a nitride film layer on a substrate by LPCVD using a chlorine-containing Si source gas at a temperature of 600 ° C. or lower;
Annealing the substrate on which the nitride film layer is formed at a temperature lower than the temperature of the film formation process and at a temperature of 300 ° C. or higher, and removing chlorine from the nitride film layer ;
Including
A nitride film composed of a plurality of nitride film layers is formed by repeatedly performing the film forming step and the annealing step.
[0006]
In the film quality improving method according to the present invention, it is preferable that the nitride film layer is formed to a thickness of 1 nm to 20 nm in the film forming step.
[0007]
In the film quality improving method according to the present invention, it is preferable that the annealing gas used in the annealing step includes any of NH 3 , N 2 , H 2 , O 2 , and NO 2 .
[0008]
In the film quality improvement method according to the present invention, it is preferable that the film forming step and the annealing step are continuously performed in the same manufacturing apparatus.
[0009]
A method of manufacturing a semiconductor device according to the present invention includes a step of forming a semiconductor element on a substrate,
A film forming step of forming a nitride film layer on the semiconductor element by LPCVD using a chlorine-containing Si source gas at a temperature of 600 ° C. or lower;
Annealing the substrate on which the nitride film layer is formed at a temperature lower than the temperature of the film formation process and at a temperature of 300 ° C. or higher, and removing chlorine from the nitride film layer ;
Including
A nitride film composed of a plurality of nitride film layers is formed by repeatedly performing the film forming step and the annealing step.
[0010]
Also in the method of manufacturing a semiconductor device according to the present invention, it is preferable that the nitride film layer is formed to a thickness of 1 nm to 20 nm in the film forming step.
[0011]
Also in the method for manufacturing a semiconductor device according to the present invention, it is preferable that the annealing gas used in the annealing step includes any of NH 3 , N 2 , H 2 , O 2 , and NO 2 .
[0012]
Also in the method for manufacturing a semiconductor device according to the present invention, it is preferable that the film forming step and the annealing step are continuously performed in the same manufacturing apparatus.
[0013]
In the method for manufacturing a semiconductor device according to the present invention, the semiconductor element is a gate electrode,
It is preferable that the method further includes forming a sidewall on the sidewall of the gate electrode by etching the nitride film after forming the nitride film.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals, and the description thereof may be simplified or omitted.
[0015]
FIG. 1 is a process cross-sectional view for explaining a film quality improvement method for a nitride film according to
First, as shown in FIG. 1A, a film forming temperature of 600 ° C. or lower is formed on a silicon substrate as the
Here, the film formation conditions of the
[0016]
Next, as shown in FIG. 1B, annealing is performed using NH 3 as the annealing
Here, as the annealing
The annealing treatment can be performed using an LPCVD apparatus. That is, the film forming process and the annealing process can be continuously performed using the same manufacturing apparatus. The annealing conditions are, for example, NH 3 flow rate; 300 to 1000 sccm; pressure: 1 Torr; temperature: 400 ° C.
Further, the annealing treatment time may be appropriately determined according to the thickness of the
[0017]
Thereafter, the film forming process shown in FIG. 1A and the annealing process shown in FIG. 1B are alternately and repeatedly performed until a nitride film having a desired film thickness is obtained. As a result, as shown in FIG. 1C, a nitride film composed of
[0018]
As described above, in the first embodiment, the first
In addition, the throughput can be improved by performing the deposition process and the annealing process of the
[0019]
In the first embodiment, Si 2 Cl 6 is used as the chlorine-containing Si source gas. However, the present invention is not limited to this, and SiH 2 Cl 2 and SiCl 4 can be used.
[0020]
Embodiment 2. FIG.
FIG. 3 is a process sectional view for explaining the method for manufacturing a semiconductor device according to the second embodiment of the present invention.
The second embodiment is an example in which the film quality improvement method of the first embodiment described above is applied to a method for manufacturing a semiconductor device.
[0021]
First, as shown in FIG. 3A, a gate oxide film as a
[0022]
Next, as shown in FIG. 3B, a
[0023]
Next, as shown in FIG. 3C, annealing is performed using NH 3 as the annealing
The processing conditions for the annealing treatment are the same as those in the first embodiment described above, and a description thereof will be omitted.
[0024]
Further, the film forming process shown in FIG. 3B and the annealing process shown in FIG. 3C are alternately repeated. Thereby, a
[0025]
Next, as shown in FIG. 3E, a
[0026]
As described above, in the second embodiment, the
Further, by etching the
[0027]
In the second embodiment, the case where the
[0028]
【The invention's effect】
According to the present invention, the chlorine content in the nitride film can be reduced without increasing the film formation temperature.
[Brief description of the drawings]
FIG. 1 is a process cross-sectional view for explaining a nitride film quality improvement method according to a first embodiment of the present invention.
FIG. 2 is a diagram showing a nitride film formation sequence in the first embodiment of the present invention.
FIG. 3 is a process sectional view for explaining the method for manufacturing the semiconductor device according to the second embodiment of the present invention;
[Explanation of symbols]
10 Substrate (silicon substrate)
21, 43 First
42
Claims (6)
前記窒化膜層が成膜された前記基板を前記成膜工程の温度より低く、300℃以上の温度でアニールし、前記窒化膜層から塩素を除去するアニール工程と、
を含み、
前記成膜工程と前記アニール工程とを繰り返し行うことによって、複数の前記窒化膜層からなる窒化膜を形成することを特徴とする窒化膜の膜質改善方法。A film forming step of forming a nitride film layer on the substrate by LPCVD using a chlorine-containing Si source gas at a temperature of 600 ° C. or lower;
Annealing the substrate on which the nitride film layer is formed at a temperature lower than the temperature of the film formation process and at a temperature of 300 ° C. or higher, and removing chlorine from the nitride film layer ;
Including
A nitride film quality improvement method comprising: forming a nitride film composed of a plurality of the nitride film layers by repeatedly performing the film forming step and the annealing step.
前記成膜工程で、前記窒化膜層を1nm〜20nmの膜厚で成膜することを特徴とする窒化膜の膜質改善方法。In the film quality improvement method according to claim 1,
A method for improving the quality of a nitride film, wherein the nitride film layer is formed to a thickness of 1 nm to 20 nm in the film forming step.
前記アニール工程で用いられるアニールガスは、NH3、N2、H2、O2、NO2の何れかを含むことを特徴とする窒化膜の膜質改善方法。In the film quality improvement method according to claim 1 or 2,
An annealing gas used in the annealing step includes any one of NH 3 , N 2 , H 2 , O 2 , and NO 2 .
前記成膜工程と前記アニール工程とを同一の製造装置内で連続して行うことを特徴とする窒化膜の膜質改善方法。In the film quality improvement method in any one of Claim 1 to 3,
A method for improving the quality of a nitride film, wherein the film forming step and the annealing step are continuously performed in the same manufacturing apparatus.
前記半導体要素上に、600℃以下の温度で塩素含有Si原料ガスを用いてLPCVD法により窒化膜層を成膜する成膜工程と、
前記窒化膜層が成膜された前記基板を前記成膜工程の温度より低く、300℃以上の温度でアニールし、前記窒化膜層から塩素を除去するアニール工程と、
を含み、
前記成膜工程と前記アニール工程とを繰り返し行うことによって、複数の前記窒化膜層からなる窒化膜を形成することを特徴とする半導体装置の製造方法。Forming a semiconductor element on a substrate;
A film forming step of forming a nitride film layer on the semiconductor element by LPCVD using a chlorine-containing Si source gas at a temperature of 600 ° C. or lower;
Annealing the substrate on which the nitride film layer is formed at a temperature lower than the temperature of the film formation process and at a temperature of 300 ° C. or higher, and removing chlorine from the nitride film layer ;
Including
A method of manufacturing a semiconductor device, wherein a nitride film including a plurality of nitride film layers is formed by repeatedly performing the film forming step and the annealing step.
前記半導体要素はゲート電極であり、
前記窒化膜を形成した後、前記窒化膜をエッチングすることにより前記ゲート電極の側壁にサイドウォールを形成する工程を更に含むことを特徴とする半導体装置の製造方法。In the manufacturing method of Claim 5,
The semiconductor element is a gate electrode;
A method of manufacturing a semiconductor device, further comprising: forming a sidewall on a sidewall of the gate electrode by etching the nitride film after forming the nitride film.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003169460A JP3756894B2 (en) | 2003-06-13 | 2003-06-13 | Nitride film quality improving method and semiconductor device manufacturing method |
KR1020040043257A KR100754048B1 (en) | 2003-06-13 | 2004-06-12 | Method for improving quality of nitride film and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003169460A JP3756894B2 (en) | 2003-06-13 | 2003-06-13 | Nitride film quality improving method and semiconductor device manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005005589A JP2005005589A (en) | 2005-01-06 |
JP3756894B2 true JP3756894B2 (en) | 2006-03-15 |
Family
ID=34094590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003169460A Expired - Fee Related JP3756894B2 (en) | 2003-06-13 | 2003-06-13 | Nitride film quality improving method and semiconductor device manufacturing method |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3756894B2 (en) |
KR (1) | KR100754048B1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100593752B1 (en) * | 2005-01-18 | 2006-06-28 | 삼성전자주식회사 | Method of fabricating semiconductor device including silicon nitride layer free of impurities |
JP4607637B2 (en) * | 2005-03-28 | 2011-01-05 | 東京エレクトロン株式会社 | Silicon nitride film forming method, silicon nitride film forming apparatus and program |
JP5746744B2 (en) * | 2009-01-07 | 2015-07-08 | 株式会社日立国際電気 | Semiconductor device manufacturing method and substrate processing apparatus |
JP6929209B2 (en) * | 2017-12-04 | 2021-09-01 | 東京エレクトロン株式会社 | Silicon nitride film deposition method and film deposition equipment |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001189390A (en) * | 1999-12-28 | 2001-07-10 | Sony Corp | Method for fabricating semiconductor nonvolatile memory |
-
2003
- 2003-06-13 JP JP2003169460A patent/JP3756894B2/en not_active Expired - Fee Related
-
2004
- 2004-06-12 KR KR1020040043257A patent/KR100754048B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100754048B1 (en) | 2007-08-31 |
JP2005005589A (en) | 2005-01-06 |
KR20040107428A (en) | 2004-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI464802B (en) | Low-temperature dielectric film formation by chemical vapor deposition | |
TW408431B (en) | Semiconductor device and methods of forming a gate dielectric and a semiconductor device | |
US20060024959A1 (en) | Thin tungsten silicide layer deposition and gate metal integration | |
US7544996B2 (en) | Methods of fabricating a semiconductor device having a metal gate pattern | |
KR100757645B1 (en) | Semiconductor device and complementary semiconductor device | |
US6709911B1 (en) | Method for making a semiconductor device having a high-k gate dielectric | |
US7172934B2 (en) | Method of manufacturing a semiconductor device with a silicon-germanium gate electrode | |
US8198184B2 (en) | Method to maximize nitrogen concentration at the top surface of gate dielectrics | |
JPH1174485A (en) | Semiconductor device and manufacture thereof | |
JP2003059926A (en) | Semiconductor device | |
JP2008532282A (en) | Method of forming a nitrided gate dielectric | |
JP2004260192A (en) | Method for forming silicon dioxide film using siloxane compound | |
JP3689756B2 (en) | Method for forming gate electrode of semiconductor element | |
JP3756894B2 (en) | Nitride film quality improving method and semiconductor device manufacturing method | |
JP4563016B2 (en) | Method for forming oxide film on composite surface of silicon substrate | |
JP3793179B2 (en) | Nitride film quality improving method and semiconductor device manufacturing method | |
JP2005064032A (en) | Semiconductor device and its manufacturing method | |
JPH1117150A (en) | Manufacture of semiconductor memory device for preventing oxidization of bit lines and semiconductor memory device | |
JP2000216165A (en) | Manufacture of semiconductor device | |
WO2004086510A1 (en) | Semiconductor device and method for manufacturing same | |
JP3247242B2 (en) | Method for manufacturing semiconductor device | |
JP5039396B2 (en) | Manufacturing method of semiconductor device | |
JPH09213942A (en) | Semiconductor device and manufacture thereof | |
JP2007103892A (en) | Method for forming transistor of semiconductor element | |
JPH08172091A (en) | Formation of insulating film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050131 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050513 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140106 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |