JP3751931B2 - エリアイメージセンサ - Google Patents
エリアイメージセンサ Download PDFInfo
- Publication number
- JP3751931B2 JP3751931B2 JP2002321014A JP2002321014A JP3751931B2 JP 3751931 B2 JP3751931 B2 JP 3751931B2 JP 2002321014 A JP2002321014 A JP 2002321014A JP 2002321014 A JP2002321014 A JP 2002321014A JP 3751931 B2 JP3751931 B2 JP 3751931B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- lines
- image sensor
- address
- signal lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本願発明は、たとえばデジタルカメラなどに組み込まれたＣＭＯＳ（Complementary Metal Oxide Semiconductor）型のエリアイメージセンサに関する。
【０００２】
【従来の技術】
従来のＣＭＯＳ型エリアイメージセンサは、一般的には、撮像素子の各列に平行して１本ずつ信号線を有するとともに、各行に平行して１本ずつアドレス線を有する。各信号線には、該当する列の撮像素子が共通に接続され、各アドレス線には、該当する行の撮像素子が共通に接続されている。各信号線の出力端には、アナログ／デジタルコンバータが接続され、さらにアナログ／デジタルコンバータの出力端には、シフトレジスタが接続されている（たとえば、特許文献１参照）。
【０００３】
このようなエリアイメージセンサでは、全てのアドレス線を走査するフルサンプリングスキャンを行う場合、アドレス線が１本ずつ順に選択走査され、それに応じて１行ごとに撮像素子からの信号電圧がアナログ／デジタルコンバータに入力される。アナログ／デジタルコンバータは、１本のアドレス線走査時間内に入力された信号電圧と、同時間内に動作クロックに応じて変化する基準電圧とを逐次比較し、両電圧が一致したときのカウント数をデジタル信号としてシフトレジスタに出力する。シフトレジスタは、各アナログ／デジタルコンバータからのデジタル信号をシフトパルスに同期して順次出力する。これにより、行ごとに連続する画素データがデジタル信号として得られる。
【０００４】
ところで、フルサンプリングスキャンでは、全行数に及ぶ１フレーム分の画像データを得るのにある程度の時間を要し、高フレームレート化などが困難とされる。そのため、たとえばデジタルカメラの液晶モニタにプレビュー用の動画像を表示させる場合などには、たとえば２行２列の４ピクセル（４個の撮像素子）から１ピクセル分の信号のみを抽出することにより、１フレーム分のデータ量がフルサンプリングスキャンの１／４となるようなサブサンプリングスキャンを行っている。
【０００５】
このサブサンプリングスキャンによれば、アドレス線が１行（１本）おきに選択走査され、２本に１本の割合で不必要なアドレス線が間引かれる。そして、１列おきに不必要な信号が破棄されることにより、４ピクセルから１ピクセル分の信号のみが抽出される。このようなサブサンプリングスキャンにおいて、仮にフレームレートをフルサンプリングスキャンと同一とすれば、１本当たりのアドレス線走査時間を２倍程度まで引き延ばすことができる。その結果、アナログ／デジタルコンバータの動作クロック（クロック周波数）を１／２程度まで引き下げることができる。なお、上記のようにアドレス線を２本に１本の割合で選択走査するサブサンプリングスキャンは、特に１／２サブサンプリングスキャンと呼ばれる。
【０００６】
【特許文献１】
特開２００１−０３６８１６号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、従来のエリアイメージセンサでは、たとえば１／２サブサンプリングスキャンを行った場合、データ量が減少する割合（１／４）と比べてみてもアナログ／デジタルコンバータの動作クロックが半減する程度とされ、飛躍的に動作クロックを低減させることができない。つまり、動作クロックと消費電力との比例的関係からしても、サブサンプリングスキャン時に消費電力を大幅に低減させることができなかった。
【０００８】
【発明の開示】
本願発明は、このような事情のもとで考え出されたものであって、サブサンプリングスキャン時に動作クロックや消費電力を大幅に低減させることができるエリアイメージセンサを提供することを、その課題としている。
【０００９】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【００１０】
すなわち、本願発明によれば、多数の撮像素子が多行多列に配列されたエリアイメージセンサであって、撮像素子の各列あるいは２列単位に複数本ずつ割り当てられた信号線と、各信号線の出力端にそれぞれ接続されたアナログ／デジタルコンバータとを備え、撮像素子の各列においては、１列当たりの信号線の割り当て本数と同数にわたり連続して並ぶ撮像素子ごとに小グループが形成されているとともに、小グループ内では、各撮像素子がそれぞれ異なる信号線に接続され、さらに、撮像素子の各列においては、２以上にわたり連続して並ぶ小グループごとに大グループが形成されているとともに、この大グループ内では、小グループ単位の信号線に対する接続パターンが２種類以上存在することを特徴とする、エリアイメージセンサが提供される。
【００１１】
好ましい実施の形態としては、上記撮像素子の各列に信号線が所定の複数本ずつ割り当てられている場合、撮像素子の各列は、全て同一のグループ構成ならびに信号線に対する接続パターンをなす構成とすることができる。
【００１２】
他の好ましい実施の形態としては、上記撮像素子の２列単位に信号線が所定の複数本ずつ割り当てられている場合、撮像素子の各列は、全て同一のグループ構成をなす一方、信号線に対する接続パターンが１列おきに同一パターンをなす構成とすることができる。
【００１３】
また、上記撮像素子の各列においては、２を累乗した数の小グループごとに大グループが形成されている構成とすることができる。
【００１４】
上記撮像素子の各列には、小グループの数が異なる２種類以上の大グループが存在する構成とすることができる。
【００１５】
上記大グループ内においては、１列当たりの信号線の割り当て本数と同数の撮像素子であって、所定の規則的な順に位置する撮像素子がそれぞれ異なる信号線に接続されている構成とすることができる。
【００１６】
また、上記撮像素子の各行に１本ずつ割り当てられ、１本につき当該行内の撮像素子全てが接続されたアドレス線と、上記アドレス線を大グループ単位に区切りながら選択する際、１列当たりの信号線の割り当て本数と同数の本数からなり、所定の規則的な順に位置する撮像素子の行に対応するアドレス線を同時に選択するアドレス線選択回路と、上記アドレス線選択回路がアドレス線を選択するごとにアナログ／デジタルコンバータの各々から出力されてきたデジタル信号を取り込むとともに、これらのデジタル信号を複数の転送ラインにのせて出力するシフトレジスタと、上記シフトレジスタの転送ラインを切り替えてデジタル信号を出力させるデュプレクサ回路あるいはマルチプレクサ回路とを有する構成とすることができる。
【００１７】
上記アナログ／デジタルコンバータは、上記アドレス線選択回路がアドレス線を選択するごとに信号線から入力される信号電圧と当該アドレス線の選択時間内に変化する基準電圧とを逐次比較し、両電圧が一致したときの電圧値そのものあるいはカウント値をデジタル信号として上記シフトレジスタに出力する構成とすることができる。
【００１８】
本願発明によれば、たとえば撮像素子の各列に２本ずつ信号線を割り当てた場合、その信号線の割り当て本数と同数（２個）の撮像素子ごとに小グループが形成され、たとえば２を１乗した数、すなわち２つの小グループごとに大グループが形成される。個々の小グループ内では、２個の撮像素子がそれぞれ異なる信号線に接続されるとともに、個々の大グループ内では、信号線に対する接続パターンが小グループ単位に異なる。さらに、大グループ内では、１行おきに位置する２個の撮像素子がそれぞれ異なる信号線に接続される。このようなグループ構成ならびに接続パターンは、撮像素子の全列にわたって同一とされる。
【００１９】
フルサンプリングスキャンを行う場合には、小グループ単位にアドレス線を２本（２行分）ずつ同時に選択走査することができ、それに応じて連続２行分の信号電圧をアナログ／デジタルコンバータに対して入力させることができる。つまり、アナログ／デジタルコンバータ全体からは、アドレス線を選択走査するごとに連続２行分のデジタル信号が出力され、シフトレジスタからは、連続２行分のデジタル信号（画素データ）がデュプレクサ回路を通じて出力される。このようなフルサンプリングスキャンによれば、２行分の画素データをほぼ同時に得ることができるので、従来のように１行ずつアドレス線を選択走査する場合と比較すると、アナログ／デジタルコンバータの動作クロック（クロック周波数）を１／２程度まで引き下げることができる。
【００２０】
一方、１／２サブサンプリングスキャンを行う場合には、大グループ単位に区切ってアドレス線を４本（４行分）ずつまとめながらも１行おきに位置する２本のアドレス線を同時に選択走査できる。それに応じて１行おきに位置する２行分の撮像素子からは、信号線を通じて各アナログ／デジタルコンバータに信号電圧が伝えられる。そして、アナログ／デジタルコンバータ全体からは、アドレス線を２本同時に選択走査するごとに２行分のデジタル信号が出力され、シフトレジスタからは、２行に１行の割合で間引かれた総計２行分の画素データがデュプレクサ回路を通じて出力される。このとき、１列おきに不必要な画素データを破棄することで、２行２列の４素子から１素子分の画素データのみが抽出される。このような１／２サブサンプリングスキャンによれば、１フレーム分のデータ量がフルサンプリングスキャンの１／４とされる。また、アナログ／デジタルコンバータの動作クロックは、従来と比べて１／４程度まで引き下げられる。
【００２１】
なお、撮像素子の各列には、２つの小グループからなる大グループとともに、たとえば４、８、１６などの小グループからなる別の大グループを同時に存在させることができる。そうした場合、１／４、１／８、１／１６のサブサンプリングスキャンにも対応することができる。
【００２２】
また、たとえば撮像素子の２列単位に４本ずつ信号線を割り当てた場合でも、１列当たりの信号線の割り当て本数が上記と同じ２本になるため、撮像素子の全列にわたり上記と同様のグループ構成とすることができる。このとき、信号線に対する接続パターンについては、１列おきに同一とすることができる。
【００２３】
したがって、本願発明によれば、フルサンプリングスキャンの時点でアナログ／デジタルコンバータの動作クロックを従来より低減することができるので、サブサンプリングスキャン時には、さらに動作クロックを低減させることができ、動作クロックと消費電力との比例的関係から消費電力を大幅に低減させることができる。
【００２４】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う発明の実施の形態の説明から、より明らかになるであろう。
【００２５】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【００２６】
図１は、本願発明の第１実施形態に係るエリアイメージセンサの構成図である。エリアイメージセンサ１は、たとえばデジタルカメラ用のＣＭＯＳ型イメージセンサであって、横長長方形状の撮像部１Ａを備える。撮像部１Ａとその周辺回路は、多数のフォトダイオード１０…、多数のスイッチング素子２０…、多数のアナログ／デジタルコンバータ（以下、「ＡＤコンバータ」と呼ぶ）３０…、シフトレジスタ４０、アドレス線選択回路５０、デュプレクサ回路６０、縦方向に延びる信号線Ｌ…、および横方向に延びるアドレス線Ａ…などで概略構成される。
【００２７】
フォトダイオード１０とスイッチング素子２０とは、互いに接続されて対をなし、撮像素子として機能する。この撮像素子を１つずつ区切る単位区画が１ピクセル（画素）に相当し、撮像部１Ａは、多数の撮像素子を多行多列に配列したピクセルアレイ構造からなる。信号線Ｌ…は、撮像素子の列ごとに一例として２本ずつ引かれている。これらの信号線Ｌ…には、所定の規則的パターンに従ってスイッチング素子２０…の出力端２０Ａ…が接続されている。この規則的パターンについては、後述する。信号線Ｌ…の出力端には、ＡＤコンバータ３０…が接続され、ＡＤコンバータ３０…の出力端は、シフトレジスタ４０に接続され、シフトレジスタ４０の出力端は、デュプレクサ回路６０に接続されている。アドレス線Ａ…は、撮像素子の行ごとに１本ずつ引かれている。各行のアドレス線Ａ…には、１行全てのスイッチング素子２０…の入出力ゲート２０Ｂ…が接続されている。これら全てのアドレス線Ａ…は、アドレス線選択回路５０に接続されている。
【００２８】
なお、撮像素子などの並び具合については、横方向に並ぶ一まとまりの撮像素子（ピクセル）群を「行」と呼び、「行」に直交して縦方向に並ぶ一まとまりの撮像素子群を「列」と呼ぶ。たとえば、上から順に「第１行，第２行，…」とし、左から順に「第１列，第２列，…」とする。信号線Ｌ…については、第１列目の左から順に「Ｌａ１，Ｌａ２」、第２列目の左から順に「Ｌｂ１，Ｌｂ２」などとなるように符号を付す。アドレス線Ａ…については、上から順に第１行目，第２行目，…が「Ａ１，Ａ２，…」などとなるように符号を付す。
【００２９】
また、この実施形態に係るエリアイメージセンサ１は、モノクロ入力方式によるものとする。したがって、１ピクセルごとには、白黒の濃淡をデジタル量で表現したデジタル画素信号が得られ、全ピクセルにわたっては、モノクロイメージからなる１フレーム分の画像データが得られる。
【００３０】
図２は、１つの撮像素子についての回路図である。スイッチング素子２０は、リセット用トランジスタＴＲ１、スイッチング用トランジスタＴＲ２、およびソースフォロワアンプ用トランジスタＴＲ３を組み合わせてなる。リセット用トランジスタＴＲ１とスイッチング用トランジスタＴＲ２とは、ＣＭＯＳ構造により実現される。また、図１では省略したが、行ごとにリセット線Ｒ（第１行目については符号Ｒ１）が引かれ、列ごとにコモン線Ｃ（第１列目については符号Ｃ１）が引かれている。リセット用トランジスタＴＲ１のソース、ゲート、ドレインは、フォトダイオード１０の出力端、リセット線Ｒ１、コモン線Ｃ１にそれぞれ接続され、スイッチング用トランジスタＴＲ２のソース、ゲート、ドレインは、コモン線Ｃ１、アドレス線Ａ１、ソースフォロワアンプ用トランジスタＴＲ３のソースにそれぞれ接続されている。ソースフォロワアンプ用トランジスタＴＲ３のゲートは、フォトダイオード１０の出力端に接続され、ドレインが信号線Ｌ１１に接続されている。これらのうち、ソースフォロワアンプ用トランジスタＴＲ３のドレインと信号線Ｌ１１との接点がスイッチング素子２０の出力端２０Ａに相当し、スイッチング用トランジスタＴＲ２のゲートとアドレス線Ａ１との接点がスイッチング素子２０の入出力ゲート２０Ｂに相当する。簡単に言うと、各ピクセルでは、入出力ゲート２０Ｂを通電状態としてスイッチング素子２０…がオンされると、フォトダイオード１０…から光電変換された信号電荷が信号線Ｌ…に流れ込み、これらの信号線Ｌ…を通じてＡＤコンバータ３０…に信号電圧が入力される。
【００３１】
次に、一例として第１列目の撮像素子と信号線Ｌ１，Ｌ２とに着目し、これらの規則的パターンについて詳述する。なお、第１列目以外の各列についても、第１列目と全く同じ規則的パターンが適用される。
【００３２】
図３は、第１列目の規則的パターンを説明するための説明図である。この図に示すように、第１列目に並ぶ撮像素子Ｐ１，Ｐ２，…は、連続した２つごとに１つの小グループｇ１，ｇ２，ｇ３，…をなすとともに、１つの小グループｇ１，ｇ２，ｇ３，…内では、隣り合う２つの撮像素子（Ｐ１とＰ２），（Ｐ３とＰ４），…がそれぞれ異なる信号線Ｌ１，Ｌ２に接続されている。また、小グループｇ１，ｇ２，ｇ３，…は、連続した２つごとに１つの大グループＧ１，Ｇ２，…をなすように構成されている。
【００３３】
ここで、たとえば１つの大グループＧ１について見ると、これに含まれる小グループｇ１の信号線Ｌ１，Ｌ２に対する接続パターンと、小グループｇ２の信号線Ｌ１，Ｌ２に対する接続パターンとは、それぞれ異なる。他の大グループＧ２，Ｇ３，…でも異なるように構成されている。そして、個々の大グループＧ１，Ｇ２，…内で第２ｎ＋１（ｎ＝０，１）番目の規則的な順に位置する２つの撮像素子（Ｐ１とＰ３），（Ｐ５，Ｐ７），…については、それぞれ異なる信号線Ｌ１，Ｌ２に接続されている。
【００３４】
また、小グループｇ１，ｇ２，ｇ３，…は、２を２乗した４、２を３乗した８、２を４乗した１６ごととしても、それぞれ符号Ｇ＃１、Ｇ％１、Ｇ＆１などで示す大グループをなすように構成される。たとえば、連続した４つの小グループ（ｇ１〜ｇ４），（ｇ５〜ｇ８），…ごとに構成される個々の大グループＧ＃１，Ｇ＃２，…では、小グループ（ｇ１〜ｇ４），（ｇ５〜ｇ８），…単位の接続パターンが異なる２種類に分けられ、全て同一パターンになることはない。そして、個々の大グループＧ＃１，Ｇ＃２，…内で第４ｎ＋１（ｎ＝０，１）番目の規則的な順に位置する２つの撮像素子（Ｐ１とＰ５），（Ｐ９，Ｐ１３），…については、それぞれ異なる信号線Ｌ１，Ｌ２に接続されている。
【００３５】
これは、８の小グループ（ｇ１〜ｇ８），（ｇ９〜ｇ１６），…ごとに構成される大グループＧ％１，Ｇ％２，…や、１６の小グループ（ｇ１〜ｇ１６），…ごとに構成される大グループＧ＆１，…としても同様とされる。つまり、個々の大グループＧ％１，Ｇ％２，…内で第８ｎ＋１（ｎ＝０，１）番目の規則的な順に位置する２つの撮像素子（Ｐ１とＰ９），（Ｐ１７，Ｐ２５），…については、それぞれ異なる信号線Ｌ１，Ｌ２に接続されている。また、個々の大グループＧ＆１，…内で第１６ｎ＋１（ｎ＝０，１）番目の規則的な順に位置する２つの撮像素子（Ｐ１とＰ１７），…については、それぞれ異なる信号線Ｌ１，Ｌ２に接続されている。
【００３６】
このような接続パターンは、最も大きい大グループＧ＆１，…単位に繰り返され、撮像素子Ｐ１，Ｐ２，…の数で言えば３２個ごとに繰り返し構成される。規則的パターンとしては、以上説明したようなグループ構成および接続パターンをなすように決められている。
【００３７】
このような規則的パターンによれば、全てのピクセル（撮像素子）から信号を抽出するためのフルサンプリングスキャンを行う場合、小グループｇ１，ｇ２，ｇ３，…単位に撮像素子（Ｐ１とＰ２），（Ｐ３とＰ４），…を同時にオンさせ、連続する２行分の信号電圧を信号線Ｌ…を通じてＡＤコンバータ３０…に一斉に入力させることができる。一方、アドレス線Ａ，…を２本に１本の割合で選択走査するといった１／２サブサンプリングスキャンを行う場合、大グループＧ１，Ｇ２，…単位に撮像素子（Ｐ１〜Ｐ４），（Ｐ５〜Ｐ８），…を区切りながらも、個々の大グループＧ１，Ｇ２，…内で第１，第３番目に位置する撮像素子（Ｐ１とＰ３），（Ｐ５とＰ７），…を同時にオンさせることができる。つまり、１／２サブサンプリングスキャンでも、２行分の信号電圧を信号線Ｌ，…を通じてＡＤコンバータ３０，…に一斉に入力させることができる。
【００３８】
また、１／４サブサンプリングスキャンを行う場合には、大グループＧ＃１，Ｇ＃２，…単位に撮像素子（Ｐ１〜Ｐ８），（Ｐ９〜Ｐ１６），…を区切りながらも、個々の大グループＧ＃１，Ｇ＃２，…内で第１，第５番目に位置する撮像素子（Ｐ１とＰ５），（Ｐ９とＰ１３），…を同時にオンさせることができる。
【００３９】
１／８サブサンプリングスキャンを行う場合には、大グループＧ％１，Ｇ％２，…単位に撮像素子（Ｐ１〜Ｐ１６），（Ｐ１７〜Ｐ３２），…を区切りながらも、個々の大グループＧ％１，Ｇ％２，…内で第１，第９番目に位置する撮像素子（Ｐ１とＰ９），（Ｐ１７とＰ２５），…を同時にオンさせることができる。
【００４０】
１／１６サブサンプリングスキャンを行う場合には、大グループＧ＆１，…単位に撮像素子（Ｐ１〜Ｐ３２），…を区切りながらも、個々の大グループＧ＆１，…内で第１，第１７番目に位置する撮像素子（Ｐ１とＰ１７），…を同時にオンさせることができる。つまり、１／２、１／４、１／８、１／１６サブサンプリングスキャンでも、２行分の信号電圧を信号線Ｌ，…を通じてＡＤコンバータ３０，…に一斉に入力させることができる。
【００４１】
次に、図４は、１つのＡＤコンバータ３０についてのブロック図、図５は、ＡＤコンバータ３０の動作を説明するための説明図である。ＡＤコンバータ３０は、図４に示すように、比較器３１およびカウンタ３２などで構成される。比較器３１には、図５に示すように、アナログ信号としてサンプルホールドされた信号電圧（図中にプロットで示す）が信号線Ｌを通じて入力されるとともに、動作クロックに同期してスロープ状に変化する基準電圧が入力される。この基準電圧は、アドレス線選択回路５０の１回のアドレス線走査時間（これを、「ライン走査周期」と呼ぶ）ごとに入力される。比較器３１は、ライン走査周期ごとに入力された信号電圧と基準電圧とを同時間内に逐次比較し、両電圧が一致した時点でカウンタ３２にラッチ信号を出力する。カウンタ３２は、ライン走査周期ごとにクロック数をカウントしており、比較器３１からラッチ信号を受けると、その時点のクロックカウント数をデジタル画素信号としてシフトレジスタ４０に出力する。つまり、ＡＤコンバータ３０…は、各列２本ずつの信号線Ｌ…に対応して２個ずつ設けられており、１つのＡＤコンバータ３０は、ライン走査周期ごとに１ピクセル分のアナログ信号電圧をデジタル画素信号に変換して出力する。
【００４２】
シフトレジスタ４０は、図１に示すようにフリップフロップ回路などで個別に構成されたレジスタ４１，…を備える。各レジスタ４１は、ＡＤコンバータ３０の出力端に接続されている。レジスタ４１…は、各列２個ずつのＡＤコンバータ３０…に対応して２段をなすように設けられており、信号線Ｌ１に対応する一群が第１の転送ライン４２Ａに、信号線Ｌ２に対応する一群が第２の転送ライン４２Ｂに接続されている。このようなシフトレジスタ４０は、各ＡＤコンバータ３０からのデジタル画素信号を各レジスタ４１に一時的に取り込んだ後、シフトパルスに同期しながら２本の転送ライン４２Ａ，４２Ｂを通じて１つずつデジタル画素信号を転送する。このとき、デュプレクサ回路６０は、シフトレジスタ４０の動作に連動して転送ライン４２Ａ，４２Ｂを適当なタイミングで切り替える。たとえば、デュプレクサ回路６０は、第１の転送ライン４２Ａに接続された状態で第１の転送ライン４２Ａ上のデジタル画素信号を順次出力し、その出力完了後、第２の転送ライン４２Ｂに接続を切り替え、第２の転送ライン４２Ｂ上のデジタル画素信号を順次出力する。これにより、シフトレジスタ４０で行ごとにシリアル化された２行分のデジタル画素信号が出力される。
【００４３】
アドレス線選択回路５０は、フルサンプリングスキャンの場合、小グループｇ１，ｇ２，…単位に連続した２本のアドレス線（Ａ１とＡ２），（Ａ３とＡ４），…を同時に選択して通電状態とする。一方、１／２サブサンプリングスキャンの場合、アドレス線選択回路５０は、大グループＧ１，Ｇ２，…単位に区切りながらも大グループＧ１，Ｇ２，…内の第２ｎ＋１（ｎ＝０，１）番目に対応する２本のアドレス線（Ａ１とＡ３），…を同時に選択して通電状態とする。また、１／４サブサンプリングスキャンの場合、アドレス線選択回路５０は、大グループＧ＃１，Ｇ＃２，…単位に区切りながらも、その大グループＧ＃１，Ｇ＃２，…内の第４ｎ＋１（ｎ＝０，１）番目に対応する２本のアドレス線（符号省略）を同時に選択して通電状態とする。さらに、１／８、１／１６サブサンプリングスキャンの場合、アドレス線選択回路５０は、それぞれ８、１６の小グループ（符号省略）で構成される符号Ｇ％１，Ｇ％２，…の大グループ、符号Ｇ＆２，…の大グループ単位に区切りながらも、それぞれの大グループ内において第８ｎ＋１（ｎ＝０，１）番目、第１６ｎ＋１（ｎ＝０，１）番目に対応する２本のアドレス線（符号省略）を同時に選択して通電状態とする。このようなアドレス線選択回路５０の動作は、選択走査と呼ばれ、フルサンプリングスキャンあるいは１／２、１／４、１／８、１／１６サブサンプリングスキャンのいずれにしても、１回の選択走査ごとにアドレス線Ａ，…を２本同時にオンにできる。また、１回の選択走査に要する時間がライン走査周期とされ、その時間内にＡＤコンバータ３０のＡＤ変換処理が行われる。
【００４４】
次に、エリアイメージセンサ１の動作について説明する。なお、動作原理をわかりやすくするために、撮像部１Ａは、４行４列の総計１６ピクセルのみからなり、ＡＤコンバータ３０…やシフトレジスタ４０などの周辺回路も、それに応じた構成とする。
【００４５】
図６ないし図８は、信号の処理手順を説明するための説明図である。特に、図６は、動作モードとしてアドレス線Ａ１〜Ａ４を１本ずつ選択走査するフルサンプリングスキャン、図７は、同時に２本ずつ選択走査するフルサンプリングスキャン、図８は、２本に１本の割合で同時に２本ずつ選択走査する１／２サブサンプリングスキャンに対応した図である。各図中の上段には、タイミングチャートを示し、下段には、シフトレジスタ４０の動作を模式的に示す。なお、図６は、あくまでも比較参考用にすぎず、実際には、アドレス線Ａ，…を１本ずつ選択走査するといった動作モードはない。
【００４６】
仮に、アドレス線Ａ１〜Ａ４を１本ずつ順に選択走査するといったフルサンプリングスキャンを行う場合、アドレス線選択回路５０は、図６に示すように、フレーム信号Ｆ１，Ｆ２，…をアサートするごとにアドレス線Ａ１〜Ａ４を１本ずつ順に選択走査する。ここで、フレーム信号Ｆ１，Ｆ２，…とは、１フレームの画像データを周期的に取り込むタイミングを与えるためのものである。つまり、フレーム信号Ｆ１，Ｆ２，…の周波数がフレームレートに一致する。
【００４７】
１本のアドレス線Ａ１を選択走査すると、このアドレス線Ａ１に接続された第１行目のスイッチング素子２０，…がオンになる。同時に、オンしたスイッチング素子２０，…と対をなすフォトダイオード１０，…からは、光電変換による信号電圧が信号線Ｌａ１，Ｌｂ１，…を通じてＡＤコンバータ３０，…に供給される。
【００４８】
ＡＤコンバータ３０，…は、先の図５に示したように、１回の選択走査ごとにスロープ状の基準電圧とアナログ入力の信号電圧とを逐次比較する。そして、ＡＤコンバータ３０…は、両電圧が一致したときのクロックカウント数をデジタル画像信号としてシフトレジスタ４０に出力する。シフトレジスタ４０は、１回の選択走査を終えるまでにデジタル画像信号を出力する。その後、同様にしてアドレス線Ａ２，Ａ３，Ａ４が順に選択走査され、シフトレジスタ４０からは、１回の選択走査ごとに各行のデジタル画像信号が出力される。つまり、図６に示すアドレス線選択信号や出力データの１周期分がライン走査周期に相当し、４ライン走査周期で１フレームの処理が完結する。要するに、アドレス線Ａ１〜Ａ４を１本ずつ順に選択走査するフルサンプリングスキャンによれば、ＡＤコンバータ３０は、１フレーム当たり４回のＡＤ変換処理を行わなければならず、動作クロック（クロック周波数）もそれに応じてある程度高い周波数とされる。このときのクロック周波数を「ｆ」とする。
【００４９】
次に、フレームレートは上記と同一条件としつつも、アドレス線Ａ１〜Ａ４を２本ずつ選択走査するといった実際のフルサンプリングスキャンに考える。この場合、アドレス線選択回路５０は、図７に示すように、フレーム信号Ｆ１，Ｆ２，…をアサートするごとに小グループｇ１，ｇ２に対応した２本のアドレス線（Ａ１とＡ２），（Ａ３とＡ４）を同時に選択走査する。
【００５０】
最初に、２本のアドレス線Ａ１，Ａ２を同時に選択走査すると、これらのアドレス線Ａ１，Ａ２に接続された第１，第２行目のスイッチング素子２０，…がオンになる。同時に、オンしたスイッチング素子２０，…と対をなす２行分のフォトダイオード１０，…からは、光電変換による信号電圧が信号線Ｌ１，Ｌ２を通じてＡＤコンバータ３０，…に供給される。
【００５１】
ＡＤコンバータ３０，…は、１回の選択走査ごとに基準電圧と信号電圧とを逐次比較し、両電圧が一致したときのクロックカウント数をデジタル画像信号としてシフトレジスタ４０に出力する。シフトレジスタ４０は、１回の選択走査を終えるまでに２行分のデジタル画像信号を出力する。その後、同様にしてアドレス線Ａ３，Ａ４が同時に選択走査され、シフトレジスタ４０からは、２行分のデジタル画像信号が出力される。この場合、図７に示すアドレス線選択信号や出力データの１周期分がライン走査周期に相当し、２ライン走査周期で１フレームの処理が完結する。
【００５２】
ここで、先述したフルサンプリングスキャンと異なる点は、１回の選択走査で２行分のデジタル画像信号が得られる点にある。また、シフトレジスタ４０は、図７に示すように、ライン走査周期内にデュプレクサ回路６０により転送ライン４２Ａ，４２Ｂが切り替えられるため、このデュプレクサ回路６０を通じて２行分のデジタル画素信号がシリアル出力される点も異なる。このとき、デュプレクサ回路６０は、シフトレジスタ４０からのデジタル画素信号を行順に出力するように転送ライン４２Ａ，４２Ｂを切り替える。
【００５３】
つまり、実際のフルサンプリングスキャンによれば、ＡＤコンバータ３０によるＡＤ変換処理は、１フレーム当たり２回とされる。その結果、ライン走査周期を長く設定してクロック周波数を先のフルサンプリングスキャンより低いｆ／２程度とすることができる。
【００５４】
さらに、フレームレートは上記と同一条件とした上で、１／２サブフルサンプリングスキャンについて考える。この場合、アドレス線選択回路５０は、図８に示すように、フレーム信号Ｆ１，Ｆ２，…をアサートするごとに大グループＧ１内の第２ｎ＋１（ｎ＝０，１）番目に対応したアドレス線Ａ１，Ａ３を同時に選択走査する。
【００５５】
２本のアドレス線Ａ１，Ａ３を同時に選択走査すると、これらのアドレス線Ａ１，Ａ３に接続された第１，第３行目のスイッチング素子２０，…がオンになる。同時に、オンしたスイッチング素子２０，…と対をなす２行分のフォトダイオード１０，…からは、光電変換による信号電圧が信号線Ｌ１，Ｌ２を通じてＡＤコンバータ３０，…に供給される。
【００５６】
ＡＤコンバータ３０，…は、１回の選択走査ごとに基準電圧と信号電圧とを逐次比較し、両電圧が一致したときのクロックカウント数をデジタル画像信号としてシフトレジスタ４０に出力する。シフトレジスタ４０は、１回の選択走査を終えるまでに２行分のデジタル画像信号を出力する。この場合、図８に示すアドレス線選択信号や出力データの１周期分がライン走査周期に相当するので、１ライン走査周期で１フレームの処理が完結してしまう。
【００５７】
このような１／２サブサンプリングスキャンでは、１回の選択走査で２行分のデジタル画像信号が得られるも、１行おきに隔てたデジタル画像信号が得られる。つまり、シフトレジスタ４０は、図８に示すように、ライン走査周期内にデュプレクサ回路６０により転送ライン４２Ａ，４２Ｂが切り替えられるので、このデュプレクサ回路６０を通じて１行おきのデジタル画素信号がシリアル出力される。このとき、１行おきのデジタル画素信号の中でも、図８にハッチングで示すように、第２，４列目のデジタル画素信号が不要として破棄される。そのため、最終的には、４行４列の１６ピクセルから４ピクセル分のデジタル画素信号が抽出され、１フレーム分のデータ量がフルサンプリングスキャンの１／４とされる。
【００５８】
よって、１／２サブサンプリングスキャンによれば、ＡＤコンバータ３０によるＡＤ変換処理は、１フレーム当たり１回で済み、ライン走査周期をさらに長く設定してクロック周波数をｆ／４程度にすることができる。このようなクロック周波数の低減率は、ピクセル数がどれだけ多くなってもサブサンプリングスキャンのレベルを変えない限り一定とされ、１／２サブサンプリングスキャンでは常にｆ／４程度となる。また、同様の動作原理に基づき、１／４、１／８、１／１６サブサンプリングスキャンとすれば、それぞれクロック周波数をｆ／８、ｆ／１６、ｆ／３２程度にすることができる。
【００５９】
つまり、再び図３を参照して説明すると、フルサンプリングスキャン時には、図中の網掛け部分で示すように、小グループｇ１，ｇ２，…を構成するＰ１，Ｐ２の２行、Ｐ３，Ｐ４の２行、…ごとに画素データが得られるので、クロック周波数をｆ／２程度にすることができる。
【００６０】
また、１／２サブサンプリングスキャン時には、大グループＧ１，Ｇ２，…ごとに区切りながらも、それぞれ異なる信号線Ｌ１，Ｌ２に接続されて規則的に位置するＰ１，Ｐ３の２行、Ｐ５，Ｐ７の２行、…ごとに画素データが得られるので、クロック周波数をｆ／４程度にすることができる。
【００６１】
さらに、１／４サブサンプリングスキャン時には、大グループＧ＃１，Ｇ＃２，…ごとに区切りながらも、それぞれ異なる信号線Ｌ１，Ｌ２に接続されて規則的に位置するＰ１，Ｐ５の２行、Ｐ９，Ｐ１３の２行、…ごとに画素データが得られるので、クロック周波数をｆ／８程度にすることができる。
【００６２】
さらに進み、１／８サブサンプリングスキャン時には、大グループＧ％１，Ｇ％２，…ごとに区切りながらも、それぞれ異なる信号線Ｌ１，Ｌ２に接続されて規則的に位置するＰ１，Ｐ９の２行、Ｐ１７，Ｐ２５の２行、…ごとに画素データが得られるので、クロック周波数をｆ／１６程度にすることができる。
【００６３】
最もサンプリング率の小さい１／１６サブサンプリングスキャン時には、大グループＧ＆１，Ｇ＆２（Ｇ＆２以降は図示省略），…ごとに区切りながらも、それぞれ異なる信号線Ｌ１，Ｌ２に接続されて規則的に位置するＰ１，Ｐ１７の２行、Ｐ３３，Ｐ４９（Ｐ３３以降は図示省略）の２行、…ごとに画素データが得られるので、クロック周波数をｆ／３２程度にすることができる。
【００６４】
したがって、この実施形態によれば、たとえば１／２サブサンプリングスキャン時には、アドレス線Ａ，…を１本ずつ選択走査する場合のＡＤコンバータ３０の動作クロック（クロック周波数）ｆに比べ、その動作クロックをｆ／４まで低減させることができ、ひいては動作クロックと消費電力との比例的関係から消費電力を大幅に低減させることができる。
【００６５】
また、１／４サブサンプリングスキャンの場合、動作クロックをｆ／８まで低減させることができ、消費電力をさらに大幅に低減させることができる。もっとも、１／８、１／１６サブサンプリングスキャンとすれば、消費電力の点でさらに大きな効果が得られる。
【００６６】
また、サブサンプリングスキャン時におけるＡＤコンバータ３０の動作クロック、あるいはアドレス線選択回路５０のライン走査周期などをバランス良く調整すれば、高フレームレート化と省電力化とを両立させることができる。
【００６７】
次に、第２の実施形態について説明する。なお、先述した第１の実施形態と同様の点については、説明を省略する。
【００６８】
図９は、第２実施形態に係るエリアイメージセンサの構成図である。第２実施形態では、撮像素子Ｐ，…の列ごとに４本ずつ信号線Ｌ，…が引かれている。これらの信号線Ｌ，…には、以下に説明する規則的パターンに従って撮像素子Ｐ，…が接続されている。
【００６９】
図１０は、第２実施形態における第１列目の規則的パターンを説明するための説明図である。この図に示すように、第１列目に並ぶ撮像素子Ｐ１，Ｐ２，…は、連続した４つごとに１つの小グループｇ１，ｇ２，ｇ３，…をなすとともに、１つの小グループｇ１，ｇ２，ｇ３，…内では、４つの撮像素子（Ｐ１〜Ｐ４），（Ｐ５〜Ｐ８），…がそれぞれ異なる信号線Ｌ１〜Ｌ４に接続されている。また、小グループｇ１，ｇ２，ｇ３，…は、連続した２つごとに１つの大グループＧ１，Ｇ２，…をなすように構成されている。
【００７０】
たとえば１つの大グループＧ１について見ると、これに含まれる小グループｇ１の信号線Ｌ１〜Ｌ４に対する接続パターンと、小グループｇ２の信号線Ｌ１〜Ｌ４に対する接続パターンとは、それぞれ異なる。他の大グループＧ２，Ｇ３，…でも異なるように構成されている。そして、個々の大グループＧ１，Ｇ２，…内で第２ｎ＋１（ｎ＝０，１，２，３）番目の規則的な順に位置する４つの撮像素子（Ｐ１，Ｐ３，Ｐ５，Ｐ７），（Ｐ９，Ｐ１１，Ｐ１３，Ｐ１５），…については、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されている。
【００７１】
また、小グループｇ１，ｇ２，ｇ３，…は、２を２乗した４、２を３乗した８ごととしても、それぞれ符号Ｇ＃１、Ｇ％１などで示す大グループをなすように構成される。たとえば、連続した４つの小グループ（ｇ１〜ｇ４），（ｇ５〜ｇ８），…ごとに構成される個々の大グループＧ＃１，Ｇ＃２，…では、小グループ（ｇ１〜ｇ４），（ｇ５〜ｇ８），…単位の接続パターンがそれぞれ異なり、全て同一パターンになることはない。そして、個々の大グループＧ＃１，Ｇ＃２，…内で第４ｎ＋１（ｎ＝０，１，２，３）番目の規則的な順に位置する４つの撮像素子（Ｐ１，Ｐ５，Ｐ９，Ｐ１３），（Ｐ１７，Ｐ２１，Ｐ２５，Ｐ２９），…については、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されている。
【００７２】
さらに、８の小グループ（ｇ１〜ｇ８），（ｇ９〜ｇ１６），…ごとに構成される大グループＧ％１，…でも同様とされ、個々の大グループＧ％１，…内で第８ｎ＋１（ｎ＝０，１，２，３）番目の規則的な順に位置する４つの撮像素子（Ｐ１，Ｐ９，Ｐ１７，Ｐ２５），…については、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されている。
【００７３】
このような接続パターンは、最も大きい大グループＧ％１，…単位に繰り返され、撮像素子Ｐ１，Ｐ２，…の数で言えば３２個ごとに繰り返し構成される。第２実施形態の規則的パターンとしては、以上説明したようなグループ構成および接続パターンをなすように決められている。
【００７４】
このような規則的パターンによれば、全てのピクセル（撮像素子）から信号を抽出するためのフルサンプリングスキャンを行う場合、小グループｇ１，ｇ２，ｇ３，…単位に撮像素子（Ｐ１〜Ｐ４），（Ｐ５〜Ｐ８），…を同時にオンさせ、連続する４行分の信号電圧を信号線Ｌ，…を通じてＡＤコンバータ３０…に一斉に入力させることができる。一方、アドレス線Ａ，…を２本に１本の割合で選択走査するといった１／２サブサンプリングスキャンを行う場合、大グループＧ１，Ｇ２，…単位に撮像素子（Ｐ１〜Ｐ８），（Ｐ９〜Ｐ１６），…を区切りながらも、個々の大グループＧ１，Ｇ２，…内で第１，第３，第５，第７番目に位置する撮像素子（Ｐ１，Ｐ３，Ｐ５，Ｐ７），（Ｐ９，Ｐ１１，Ｐ１３，Ｐ１５），…を同時にオンさせることができる。つまり、１／２サブサンプリングスキャンでも、４行分の信号電圧を信号線Ｌ，…を通じてＡＤコンバータ３０，…に一斉に入力させることができる。
【００７５】
また、１／４サブサンプリングスキャンを行う場合には、大グループＧ＃１，Ｇ＃２，…単位に撮像素子（Ｐ１〜Ｐ１６），（Ｐ１７〜Ｐ３２），…を区切りながらも、個々の大グループＧ＃１，Ｇ＃２，…内で第１，第５，第９，第１３番目に位置する撮像素子（Ｐ１，Ｐ５，Ｐ９，Ｐ１３），（Ｐ１７，Ｐ２１，Ｐ２５，Ｐ２９），…を同時にオンさせることができる。
【００７６】
１／８サブサンプリングスキャンを行う場合には、大グループＧ％１，…単位に撮像素子（Ｐ１〜Ｐ３２），…を区切りながらも、個々の大グループＧ％１，…内で第１，第９，第１７，第２５番目に位置する撮像素子（Ｐ１，Ｐ９，Ｐ１７，Ｐ２５），…を同時にオンさせることができる。つまり、１／２、１／４、１／８サブサンプリングスキャンでも、４行分の信号電圧を信号線Ｌ，…を通じてＡＤコンバータ３０，…に一斉に入力させることができる。
【００７７】
シフトレジスタ４０のレジスタ４１，…は、図９に示すように、信号線Ｌ１に対応する一群が第１の転送ライン４２Ａに、信号線Ｌ２に対応する一群が第２の転送ライン４２Ｂに、信号線Ｌ３に対応する一群が第３の転送ライン４２Ｃに、信号線Ｌ４に対応する一群が第４の転送ライン４２Ｄに接続されている。つまり、シフトレジスタ４０は、シフトパルスに同期しながら４本の転送ライン４２Ａ，４２Ｂ，４２Ｃ，４２Ｄを通じて１つずつデジタル画素信号を転送する。このとき、マルチプレクサ回路６１は、シフトレジスタ４０の動作に連動して４本の転送ライン４２Ａ，４２Ｂ，４２Ｃ，４２Ｄを適当なタイミングで切り替える。たとえば、マルチプレクサ回路６１は、第１の転送ライン４２Ａ上のデジタル画素信号を１つずつ順に出力した後、第２の転送ライン４２Ｂに接続を切り替えてデジタル画素信号を出力し、さらに第３の転送ライン４２Ｃ、最後に第４の転送ライン４２Ｄに接続を切り替えてデジタル画素信号を出力する。これにより、シフトレジスタ４０で行ごとにシリアル化された４行分のデジタル画素信号が出力される。
【００７８】
アドレス線選択回路５０は、フルサンプリングスキャンの場合、小グループｇ１，ｇ２，…単位に連続した４本のアドレス線（Ａ１〜Ａ４），（Ａ５〜Ａ８），…を同時に選択走査して通電状態とする。一方、１／２サブサンプリングスキャンの場合、アドレス線選択回路５０は、大グループＧ１，Ｇ２，…単位に区切りながらも大グループＧ１，Ｇ２，…内の第２ｎ＋１（ｎ＝０，１，２，３）番目に対応する４本のアドレス線（Ａ１，Ａ３，Ａ５，Ａ７），…を同時に選択走査して通電状態とする。また、１／４サブサンプリングスキャンの場合、アドレス線選択回路５０は、大グループＧ＃１，Ｇ＃２，…単位に区切りながらも、その大グループＧ＃１，Ｇ＃２，…内の第４ｎ＋１（ｎ＝０，１，２，３）番目に対応する４本のアドレス線（符号省略）を同時に選択走査して通電状態とする。さらに、１／８サブサンプリングスキャンの場合、アドレス線選択回路５０は、大グループＧ％１，…単位に区切りながらも、その大グループＧ％１，…内において第８ｎ＋１（ｎ＝０，１，２，３）番目に対応する４本のアドレス線（符号省略）を同時に選択走査して通電状態とする。すなわち、フルサンプリングスキャンあるいは１／２、１／４、１／８サブサンプリングスキャンのいずれにしても、１回の選択走査ごとにアドレス線Ａ，…を４本同時にオンにできる。
【００７９】
次に、第２実施形態の動作について説明する。なお、動作原理をわかりやすくするために、撮像素子Ｐ，…は、図９にちょうど示される８行６列の総計４８ピクセルのみからなり、ＡＤコンバータ３０…やシフトレジスタ４０などの周辺回路も、それに応じた構成とする。
【００８０】
図１１および図１２は、信号の処理手順を説明するための説明図である。特に、図１１の（ａ）は、動作モードとしてアドレス線Ａ１〜Ａ８を１本ずつ選択走査するフルサンプリングスキャン、図１１の（ｂ）は、同時に４本ずつ選択走査するフルサンプリングスキャン、図１２は、２本に１本の割合で同時に４本ずつ選択走査する１／２サブサンプリングスキャンに対応したタイミングチャートである。なお、図１１の（ａ）は、あくまでも比較参考用にすぎず、実際には、アドレス線Ａ，…を１本ずつ選択走査するといった動作モードはない。
【００８１】
仮に、アドレス線Ａ１〜Ａ８を１本ずつ順に選択走査するといったフルサンプリングスキャンを行う場合、アドレス線選択回路５０は、図１１の（ａ）に示すように、フレーム信号Ｆ１，Ｆ２，…をアサートするごとにアドレス線Ａ１〜Ａ８を１本ずつ順に選択走査する。このとき、フレーム信号Ｆ１，Ｆ２，…の周波数がフレームレートに一致する。
【００８２】
１本のアドレス線Ａ１を選択走査すると、このアドレス線Ａ１に接続された第１行目の撮像素子Ｐ，…がオンになる。同時に、オンした撮像素子Ｐ，…からは、信号電圧が信号線Ｌａ１，Ｌｂ１，…を通じてＡＤコンバータ３０，…に供給される。
【００８３】
ＡＤコンバータ３０，…は、１回の選択走査ごとに基準電圧と信号電圧とを逐次比較し、両電圧が一致したときのクロックカウント数をデジタル画像信号としてシフトレジスタ４０に出力する。シフトレジスタ４０は、１回の選択走査を終えるまでにデジタル画像信号を出力する。その後、同様にしてアドレス線Ａ２，Ａ３，…が順に選択走査され、シフトレジスタ４０からは、１回の選択走査ごとに各行のデジタル画像信号が出力される。つまり、図１１の（ａ）に示すアドレス線選択信号や出力データの１周期分がライン走査周期に相当し、８ライン走査周期で１フレームの処理が完結する。要するに、アドレス線Ａ１〜Ａ８を１本ずつ順に選択走査するフルサンプリングスキャンによれば、ＡＤコンバータ３０は、１フレーム当たり８回のＡＤ変換処理を行わなければならず、動作クロック（クロック周波数）もそれに応じてある程度高い周波数とされる。このときのクロック周波数を「ｆ」とする。
【００８４】
次に、フレームレートは上記と同一条件としつつも、アドレス線Ａ１〜Ａ８を４本ずつ選択走査するといった実際のフルサンプリングスキャンについて考える。この場合、アドレス線選択回路５０は、図１１の（ｂ）に示すように、フレーム信号Ｆ１，Ｆ２，…をアサートするごとに小グループｇ１，ｇ２に対応した４本のアドレス線（Ａ１〜Ａ４），（Ａ５〜Ａ８）を同時に選択走査する。
【００８５】
最初に、４本のアドレス線Ａ１〜Ａ４を同時に選択走査すると、これらのアドレス線Ａ１〜Ａ４に接続された第１〜第４行目の撮像素子Ｐ，…がオンになる。同時に、オンした撮像素子Ｐ，…からは、信号電圧が信号線Ｌ１〜Ｌ４を通じてＡＤコンバータ３０，…に供給される。
【００８６】
ＡＤコンバータ３０，…は、１回の選択走査ごとに基準電圧と信号電圧とを逐次比較し、両電圧が一致したときのクロックカウント数をデジタル画像信号としてシフトレジスタ４０に出力する。シフトレジスタ４０は、１回の選択走査を終えるまでに４行分のデジタル画像信号を出力する。その後、同様にしてアドレス線Ａ５〜Ａ８が同時に選択走査され、シフトレジスタ４０からは、４行分のデジタル画像信号が出力される。この場合、図１１の（ｂ）に示すアドレス線選択信号や出力データの１周期分がライン走査周期に相当し、２ライン走査周期で１フレームの処理が完結する。
【００８７】
ここで、先述したフルサンプリングスキャンと異なる点は、１回の選択走査で４行分のデジタル画像信号が得られる点にある。また、シフトレジスタ４０は、ライン走査周期内にマルチプレクサ回路６１により転送ライン４２Ａ，４２Ｂ，４２Ｃ，４２Ｄが切り替えられるため、このマルチプレクサ回路６１を通じて４行分のデジタル画素信号がシリアル出力される点も異なる。なお、マルチプレクサ回路６１は、シフトレジスタ４０からのデジタル画素信号を行順に出力するように、転送ライン４２Ａ，４２Ｂ，４２Ｃ，４２Ｄを切り替える。たとえば、最初の４行分を出力する段階（アドレス線Ａ１〜Ａ４の選択走査段階）では、符号４２Ａ，４２Ｂ，４２Ｃ，４２Ｄの順に転送ラインが切り替えられ、次の４行分を出力する段階（アドレス線Ａ５〜Ａ８の選択走査段階）では、符号４２Ｂ，４２Ｃ，４２Ｄ，４２Ａの順に切り替えられる。
【００８８】
つまり、実際のフルサンプリングスキャンによれば、ＡＤコンバータ３０によるＡＤ変換処理は、１フレーム当たり２回とされる。その結果、ライン走査周期を長く設定してクロック周波数を先のフルサンプリングスキャンより低いｆ／４程度とすることができる。
【００８９】
さらに、フレームレートは上記と同一条件とした上で、１／２サブフルサンプリングスキャンについて考える。この場合、アドレス線選択回路５０は、図１２に示すように、フレーム信号Ｆ１，Ｆ２，…をアサートするごとに大グループＧ１内の第２ｎ＋１（ｎ＝０，１，２，３）番目に対応したアドレス線Ａ１，Ａ３，Ａ５，Ａ７を同時に選択走査する。
【００９０】
４本のアドレス線Ａ１，Ａ３，Ａ５，Ａ７を同時に選択走査すると、これらのアドレス線Ａ１，Ａ３，Ａ５，Ａ７に接続された第１，第３，第５，第７行目の撮像素子Ｐ，…がオンになる。同時に、オンした撮像素子Ｐ，…からは、信号電圧が信号線Ｌ１〜Ｌ４を通じてＡＤコンバータ３０，…に供給される。
【００９１】
ＡＤコンバータ３０，…は、１回の選択走査ごとに基準電圧と信号電圧とを逐次比較し、両電圧が一致したときのクロックカウント数をデジタル画像信号としてシフトレジスタ４０に出力する。シフトレジスタ４０は、１回の選択走査を終えるまでに４行分のデジタル画像信号を出力する。この場合、図１２に示すアドレス線選択信号や出力データの１周期分がライン走査周期に相当するので、１ライン走査周期で１フレームの処理が完結してしまう。
【００９２】
このような１／２サブサンプリングスキャンでは、１回の選択走査で４行分のデジタル画像信号が得られるも、１行おきに隔てたデジタル画像信号が得られる。つまり、シフトレジスタ４０は、ライン走査周期内にマルチプレクサ回路６１により転送ラインが符号４２Ａ，４２Ｃ，４２Ｂ，４２Ｄの順に切り替えられるので、このマルチプレクサ回路６１を通じて１行おきのデジタル画素信号がシリアル出力される。このとき、１行おきのデジタル画素信号の中でも、第２，第４，第６列目のデジタル画素信号が不要として破棄される。そのため、最終的には、８行６列の４８ピクセルから１２ピクセル分のデジタル画素信号が抽出され、１フレーム分のデータ量がフルサンプリングスキャンの１／４とされる。
【００９３】
よって、第２実施形態の１／２サブサンプリングスキャンによれば、ＡＤコンバータ３０によるＡＤ変換処理は、１フレーム当たり１回で済み、ライン走査周期をさらに長く設定してクロック周波数をｆ／８程度にすることができる。このようなクロック周波数の低減率は、ピクセル数がどれだけ多くなってもサブサンプリングスキャンのレベルを変えない限り一定とされ、１／２サブサンプリングスキャンでは常にｆ／８程度となる。また、同様の動作原理に基づき、１／４、１／８サブサンプリングスキャンとすれば、それぞれクロック周波数をｆ／１６、ｆ／３２程度にすることができる。
【００９４】
つまり、再び図１０を参照して説明すると、フルサンプリングスキャン時には、図中の網掛け部分で示すように、小グループｇ１，ｇ２，…を構成するＰ１〜Ｐ４の４行、Ｐ５〜Ｐ８の４行、…ごとに画素データが得られるので、クロック周波数をｆ／４程度にすることができる。
【００９５】
また、１／２サブサンプリングスキャン時には、大グループＧ１，Ｇ２，…ごとに区切りながらも、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されて規則的に位置するＰ１，Ｐ３，Ｐ５，Ｐ７の４行、Ｐ９，Ｐ１１，Ｐ１３，Ｐ１５の４行、…ごとに画素データが得られるので、クロック周波数をｆ／８程度にすることができる。
【００９６】
さらに、１／４サブサンプリングスキャン時には、大グループＧ＃１，Ｇ＃２，…ごとに区切りながらも、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されて規則的に位置するＰ１，Ｐ５，Ｐ９，Ｐ１３の４行、Ｐ１７，Ｐ２１，Ｐ２５，Ｐ２９の４行、…ごとに画素データが得られるので、クロック周波数をｆ／１６程度にすることができる。
【００９７】
最もサンプリング率の小さい１／８サブサンプリングスキャン時には、大グループＧ％１，Ｇ％２（Ｇ＆２以降は図示省略），…ごとに区切りながらも、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されて規則的に位置するＰ１，Ｐ９，Ｐ１７，Ｐ２５の４行、Ｐ３３，Ｐ４１，Ｐ４９，Ｐ５７（Ｐ３３以降は図示省略）の４行、…ごとに画素データが得られるので、クロック周波数をｆ／３２程度にすることができる。
【００９８】
したがって、第２実施形態によれば、たとえば１／２サブサンプリングスキャン時には、アドレス線Ａ，…を１本ずつ選択走査する場合のＡＤコンバータ３０の動作クロック（クロック周波数）ｆに比べ、その動作クロックをｆ／８まで低減させることができ、ひいては動作クロックと消費電力との比例的関係から消費電力を大幅に低減させることができる。
【００９９】
また、１／４サブサンプリングスキャンの場合、動作クロックをｆ／１６まで低減させることができ、消費電力をさらに大幅に低減させることができる。さらに、１／８サブサンプリングスキャンとすれば、消費電力の点でさらに大きな効果が得られる。
【０１００】
また、第２実施形態でも、サブサンプリングスキャン時におけるＡＤコンバータ３０の動作クロック、あるいはアドレス線選択回路５０のライン走査周期などをバランス良く調整すれば、高フレームレート化と省電力化とを両立させることができる。
【０１０１】
次に、第３の実施形態について説明する。なお、先述した第１あるいは第２の実施形態と同様の点については、説明を省略する。
【０１０２】
図１３は、第３実施形態に係るエリアイメージセンサの構成図である。第３実施形態に係るエリアイメージセンサは、カラー入力方式に適したものである。撮像素子Ｐ，…のそれぞれには、ＲＧＢ３原色のうちのいずれか１色のフィルタがかけられている。具体的に言うと、仮想線で示す２行２列の撮像素子Ｐ，…が１ピクセルとされ、色フィルタは、一例として１ピクセルごとに左上がＧ、右上がＲ、左下がＢ、右下がＧとなるように配列されている。このようなピクセル構造では、１つの撮像素子Ｐが１サブピクセルに相当する。したがって、１ピクセルのカラー画素信号は、２行２列をなす４サブピクセル（撮像素子）分のデジタル画素信号からなる。
【０１０３】
また、第３実施形態では、１列当たりの信号線Ｌ，…の本数（４本）については第２実施形態と同様とされる一方で、信号線Ｌ，…と撮像素子Ｐ，…との規則的パターンが第２実施形態とは若干異なる。
【０１０４】
図１４は、第３実施形態における第１列目の規則的パターンを説明するための説明図である。第３実施形態でも、グループ構成や、個々の大グループＧ１，Ｇ２，…内において小グループｇ１，ｇ２単位の接続パターンが異なるように構成されている点は、第２実施形態と同様である。一方、列全体について見ると、小グループｇ１，ｇ２，…単位の信号線Ｌ１〜Ｌ４に対する接続パターンが２種類しかない。そのため、個々の大グループＧ１，Ｇ２，…内で第４ｎ＋１と第４ｎ＋２（ｎ＝０，１）番目の規則的な順に位置する４つの撮像素子（Ｐ１，Ｐ２，Ｐ５，Ｐ６），（Ｐ９，Ｐ１０，Ｐ１３，Ｐ１４），…については、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されている。
【０１０５】
また、符号Ｇ＃１，Ｇ＃２，…で示す大グループとしても、個々の大グループＧ＃１，Ｇ＃２，…内で第８ｎ＋１と第８ｎ＋２（ｎ＝０，１）番目の規則的な順に位置する４つの撮像素子（Ｐ１，Ｐ２，Ｐ９，Ｐ１０），（Ｐ１７，Ｐ１８，Ｐ２５，Ｐ２６），…については、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されている。
【０１０６】
さらに、符号Ｇ％１，…で示す大グループとしても、個々の大グループＧ％１，…内で第１６ｎ＋１と第１６ｎ＋２（ｎ＝０，１）番目の規則的な順に位置する４つの撮像素子（Ｐ１，Ｐ２，Ｐ１７，Ｐ１８），…については、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されている。
【０１０７】
このような接続パターンは、最も大きい大グループＧ％１，…単位に繰り返され、撮像素子Ｐ１，Ｐ２，…の数で言えば３２個ごとに繰り返し構成される。第３実施形態の規則的パターンとしては、以上説明したようなグループ構成および接続パターンをなすように決められている。
【０１０８】
このような規則的パターンによれば、全てのピクセル（撮像素子）から信号を抽出するためのフルサンプリングスキャンを行う場合の動作は、小グループｇ１，ｇ２，ｇ３，…単位として第２実施形態と同様である。一方、アドレス線Ａ，…を２本に１本の割合で選択走査するといった１／２サブサンプリングスキャンを行う場合、大グループＧ１，Ｇ２，…単位に撮像素子（Ｐ１〜Ｐ８），（Ｐ９〜Ｐ１６），…を区切りながらも、個々の大グループＧ１，Ｇ２，…内で第１，第２，第５，第６番目に位置する撮像素子（Ｐ１，Ｐ２，Ｐ５，Ｐ６），（Ｐ９，Ｐ１０，Ｐ１３，Ｐ１４），…を同時にオンさせることができる。つまり、１／２サブサンプリングスキャンでも、４行分の信号電圧を信号線Ｌ，…を通じてＡＤコンバータ３０，…に一斉に入力させることができる。
【０１０９】
また、１／４サブサンプリングスキャンを行う場合には、大グループＧ＃１，Ｇ＃２，…単位に撮像素子（Ｐ１〜Ｐ１６），（Ｐ１７〜Ｐ３２），…を区切りながらも、個々の大グループＧ＃１，Ｇ＃２，…内で第１，第２，第９，第１０番目に位置する撮像素子（Ｐ１，Ｐ２，Ｐ９，Ｐ１０），（Ｐ１７，Ｐ１８，Ｐ２５，Ｐ２６），…を同時にオンさせることができる。
【０１１０】
１／８サブサンプリングスキャンを行う場合には、大グループＧ％１，…単位に撮像素子（Ｐ１〜Ｐ３２），…を区切りながらも、個々の大グループＧ％１，…内で第１，第２，第１７，第１８番目に位置する撮像素子（Ｐ１，Ｐ２，Ｐ１７，Ｐ１８），…を同時にオンさせることができる。つまり、１／２、１／４、１／８サブサンプリングスキャンでも、４行分の信号電圧を信号線Ｌ，…を通じてＡＤコンバータ３０，…に一斉に入力させることができる。
【０１１１】
アドレス線選択回路５０は、フルサンプリングスキャンの場合、小グループｇ１，ｇ２，…単位に連続した４本のアドレス線（Ａ１〜Ａ４），（Ａ５〜Ａ８），…を同時に選択走査して通電状態とする。一方、１／２サブサンプリングスキャンの場合、アドレス線選択回路５０は、大グループＧ１，Ｇ２，…単位に区切りながらも大グループＧ１，Ｇ２，…内の第４ｎ＋１と第４ｎ＋２（ｎ＝０，１）番目に対応する４本のアドレス線（Ａ１，Ａ２，Ａ５，Ａ６），…を同時に選択走査して通電状態とする。また、１／４サブサンプリングスキャンの場合、アドレス線選択回路５０は、大グループＧ＃１，Ｇ＃２，…単位に区切りながらも、その大グループＧ＃１，Ｇ＃２，…内の第８ｎ＋１と第８ｎ＋２（ｎ＝０，１）番目に対応する４本のアドレス線（符号省略）を同時に選択走査して通電状態とする。さらに、１／８サブサンプリングスキャンの場合、アドレス線選択回路５０は、大グループＧ％１，…単位に区切りながらも、その大グループＧ％１，…内において第１６ｎ＋１と第１６ｎ＋２（ｎ＝０，１）番目に対応する４本のアドレス線（符号省略）を同時に選択走査して通電状態とする。すなわち、フルサンプリングスキャンあるいは１／２、１／４、１／８サブサンプリングスキャンのいずれにしても、１回の選択走査ごとにアドレス線Ａ，…を４本同時にオンにできる。
【０１１２】
次に、第３実施形態の動作について説明する。なお、動作タイミングについては、第２実施形態に対応する図１１や図１２の内容と同様となるため図示省略する。
【０１１３】
第３実施形態の動作モードとして、フレームレートはフルサンプリングスキャンと同一条件とした１／２サブフルサンプリングスキャンについて考える。この場合、アドレス線選択回路５０は、フレーム信号をアサートするごとに大グループＧ１内の第４ｎ＋１と第４ｎ＋２（ｎ＝０，１）番目に対応したアドレス線Ａ１，Ａ２，Ａ５，Ａ６を同時に選択走査する。
【０１１４】
４本のアドレス線Ａ１，Ａ２，Ａ５，Ａ６を同時に選択走査すると、これらのアドレス線Ａ１，Ａ２，Ａ５，Ａ６に接続された第１，第２，第５，第６行目の撮像素子Ｐ，…がオンになる。同時に、オンした撮像素子Ｐ，…からは、信号電圧が信号線Ｌ１〜Ｌ４を通じてＡＤコンバータ３０，…に供給される。
【０１１５】
ＡＤコンバータ３０，…は、１回の選択走査ごとに基準電圧と信号電圧とを逐次比較し、両電圧が一致したときのクロックカウント数をデジタル画像信号としてシフトレジスタ４０に出力する。シフトレジスタ４０は、１回の選択走査を終えるまでに４行分のデジタル画像信号を出力する。その後、大グループＧ２，…単位に同様の動作が繰り返し行われる。したがって、このような１／２サブサンプリングスキャンとしても、先の第２実施形態と同様に、１ライン走査周期で１フレームの処理が完結してしまう。また、１フレーム分のデータ量がフルサンプリングスキャンの１／４になる。そして、ＡＤコンバータ３０の動作クロック（クロック周波数）については、ｆ／８程度にすることができる。
【０１１６】
また、第２実施形態と同様の動作原理から、１／４、１／８サブサンプリングスキャンとすれば、それぞれクロック周波数をｆ／１６、ｆ／３２程度にすることができる。
【０１１７】
つまり、再び図１４を参照して説明すると、フルサンプリングスキャン時には、図中の網掛け部分で示すように、小グループｇ１，ｇ２，…を構成するＰ１〜Ｐ４の４行、Ｐ５〜Ｐ８の４行、…ごとに画素データが得られるので、クロック周波数をｆ／４程度にすることができる。
【０１１８】
また、１／２サブサンプリングスキャン時には、大グループＧ１，Ｇ２，…ごとに区切りながらも、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されて規則的に位置するＰ１，Ｐ２，Ｐ５，Ｐ６の４行、Ｐ９，Ｐ１０，Ｐ１３，Ｐ１４の４行、…ごとに画素データが得られるので、クロック周波数をｆ／８程度にすることができる。
【０１１９】
さらに、１／４サブサンプリングスキャン時には、大グループＧ＃１，Ｇ＃２，…ごとに区切りながらも、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されて規則的に位置するＰ１，Ｐ２，Ｐ９，Ｐ１０の４行、Ｐ１７，Ｐ１８，Ｐ２５，Ｐ２６の４行、…ごとに画素データが得られるので、クロック周波数をｆ／１６程度にすることができる。
【０１２０】
最もサンプリング率の小さい１／８サブサンプリングスキャン時には、大グループＧ％１，Ｇ％２（Ｇ＆２以降は図示省略），…ごとに区切りながらも、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されて規則的に位置するＰ１，Ｐ２，Ｐ１７，Ｐ１８の４行、Ｐ３３，Ｐ３４，Ｐ４９，Ｐ５０（Ｐ３３以降は図示省略）の４行、…ごとに画素データが得られるので、クロック周波数をｆ／３２程度にすることができる。
【０１２１】
したがって、第３実施形態によれば、サブサンプリングスキャン時に１つのピクセルがサブピクセル単位に分解されないような規則的パターンとされているので、カラー入力方式としても第２実施形態と同様の効果を得ることができる。
【０１２２】
さらに、第４の実施形態について説明する。なお、先述した第１ないし第３の実施形態と同様の点については、説明を省略する。
【０１２３】
図１５は、第４実施形態に係るエリアイメージセンサの構成図である。第４実施形態に係るエリアイメージセンサも、第３実施形態と同様にカラー入力方式に適したものである。ＲＧＢ３原色の色フィルタは、図１３と同様のパターンをなすように配列されており、仮想線で示す２行２列の撮像素子（サブピクセル）Ｐ，…が１ピクセルをなす。
【０１２４】
第４実施形態では、２列につき８本の信号線Ｌ１〜Ｌ８が割り当てられている。つまり、８本の信号線Ｌ１〜Ｌ８は、２列の撮像素子Ｐ，…に共用されるように接続されている。そのため、１列当たりの信号線Ｌ，…の本数は４本とされ、第３実施形態などと同様とされる。
【０１２５】
図１６は、第４実施形態における第１列目の規則的パターンを説明するための説明図である。第４実施形態でも、グループ構成の点では第３実施形態などと同様とされる。一方、第１列目に限って列全体について見ると、小グループｇ１，ｇ２，…単位の信号線Ｌ１〜Ｌ８に対する接続パターンが４種類あるものの、そのうちの２種類は、信号線Ｌ１〜Ｌ４のみを対象としたものであり、他の２種類は、信号線Ｌ５〜Ｌ８のみを対象としたものである。そのため、個々の大グループＧ１，Ｇ２，…内で第４ｎ＋１と第４ｎ＋２（ｎ＝０，１）番目の規則的な順に位置する４つの撮像素子（Ｐ１，Ｐ２，Ｐ５，Ｐ６），（Ｐ９，Ｐ１０，Ｐ１３，Ｐ１４），…については、信号線Ｌ１〜Ｌ４あるいは信号線Ｌ５〜Ｌ８のいずれの一群に対応しつつ、それぞれ異なる信号線（Ｌ１〜Ｌ４），（Ｌ５〜Ｌ８）に接続されている。
【０１２６】
また、符号Ｇ＃１，Ｇ＃２，…で示す大グループについて見ると、個々の大グループＧ＃１，Ｇ＃２，…内で第８ｎ＋１と第８ｎ＋２（ｎ＝０，１）番目の規則的な順に位置する４つの撮像素子（Ｐ１，Ｐ２，Ｐ９，Ｐ１０），（Ｐ１７，Ｐ１８，Ｐ２５，Ｐ２６），…については、それぞれ異なる信号線Ｌ１〜Ｌ８に接続されている。
【０１２７】
さらに、符号Ｇ％１，…で示す大グループとしても、個々の大グループＧ％１，…内で第１６ｎ＋１と第１６ｎ＋２（ｎ＝０，１）番目の規則的な順に位置する４つの撮像素子（Ｐ１，Ｐ２，Ｐ１７，Ｐ１８），…については、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されている。
【０１２８】
また、図１５に示すように、列全体の接続パターンは、奇数列の第１列目と第３列目とが同一パターンからなり、偶数列の第２列目と第４列目とが同一パターンからなる。そして、隣り合う第１列目と第２列目、第３列目と第４列目とでは、接続パターンが対象的に形成されている。これから明らかなように、１列おきに同一の配線パターンが形成されている。このような接続パターンは、最も大きい大グループＧ％１，…単位に繰り返され、撮像素子Ｐ１，Ｐ２，…の数で言えば３２個ごとに繰り返し構成される。第４実施形態の規則的パターンとしては、以上説明したようなグループ構成および接続パターンをなすように決められている。
【０１２９】
このような規則的パターンによっても、第３実施形態と同様の動作を実現することができる。したがって、１／２、１／４、１／８サブサンプリングスキャンを行う場合、それぞれのサブサンプリングスキャンに対応して４行分の信号電圧を、８本の信号線Ｌ１〜Ｌ８のうちの４本を通じてＡＤコンバータ３０，…に一斉に入力させることができる。
【０１３０】
つまり、再び図１６を参照して説明すると、フルサンプリングスキャン時には、図中の網掛け部分で示すように、小グループｇ１，ｇ２，…を構成するＰ１〜Ｐ４の４行、Ｐ５〜Ｐ８の４行、…ごとに画素データが得られるので、クロック周波数をｆ／４程度にすることができる。
【０１３１】
また、１／２サブサンプリングスキャン時には、大グループＧ１，Ｇ２，…ごとに区切りながらも、それぞれ異なる信号線Ｌ１〜Ｌ８に接続されて規則的に位置するＰ１，Ｐ２，Ｐ５，Ｐ６の４行、Ｐ９，Ｐ１０，Ｐ１３，Ｐ１４の４行、…ごとに画素データが得られるので、クロック周波数をｆ／８程度にすることができる。
【０１３２】
さらに、１／４サブサンプリングスキャン時には、大グループＧ＃１，Ｇ＃２，…ごとに区切りながらも、それぞれ異なる信号線Ｌ１〜Ｌ８に接続されて規則的に位置するＰ１，Ｐ２，Ｐ９，Ｐ１０の４行、Ｐ１７，Ｐ１８，Ｐ２５，Ｐ２６の４行、…ごとに画素データが得られるので、クロック周波数をｆ／１６程度にすることができる。
【０１３３】
最もサンプリング率の小さい１／８サブサンプリングスキャン時には、大グループＧ％１，Ｇ％２（Ｇ＆２以降は図示省略），…ごとに区切りながらも、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されて規則的に位置するＰ１，Ｐ２，Ｐ１７，Ｐ１８の４行、Ｐ３３，Ｐ３４，Ｐ４９，Ｐ５０（Ｐ３３以降は図示省略）の４行、…ごとに画素データが得られるので、クロック周波数をｆ／３２程度にすることができる。
【０１３４】
したがって、第４実施形態によっても、カラー入力方式に適して先の第３実施形態と同様の効果を得ることができる。
【０１３５】
なお、第４実施形態の変形例としては、図１７および図１８に示すような構成としても良い。
【０１３６】
このような変形例でも、２列につき８本の信号線Ｌ１〜Ｌ８が割り当てられ、１列当たりの信号線Ｌ，…の本数は４本とされる。先の第４実施形態と異なる点としては、相対する２つの撮像素子Ｐ，Ｐが常に隣り合う信号線Ｌ，Ｌに対して接続されている点にある。そのため、個々の大グループＧ１，Ｇ２，…内で第４ｎ＋１と第４ｎ＋２（ｎ＝０，１）番目の規則的な順に位置する４つの撮像素子（Ｐ１，Ｐ２，Ｐ５，Ｐ６），（Ｐ９，Ｐ１０，Ｐ１３，Ｐ１４），…については、奇数列に当たる信号線Ｌ１，Ｌ３，Ｌ５，Ｌ７、あるいは偶数列に当たる信号線Ｌ２，Ｌ４，Ｌ６，Ｌ８のいずれかの一群に対応しつつ、それぞれ異なる信号線（Ｌ１，Ｌ３，Ｌ５，Ｌ７），（Ｌ２，Ｌ４，Ｌ６，Ｌ８）に接続されている。
【０１３７】
また、符号Ｇ＃１，Ｇ＃２，…で示す大グループについて見ると、個々の大グループＧ＃１，Ｇ＃２，…内で第８ｎ＋１と第８ｎ＋２（ｎ＝０，１）番目の規則的な順に位置する４つの撮像素子（Ｐ１，Ｐ２，Ｐ９，Ｐ１０），（Ｐ１７，Ｐ１８，Ｐ２５，Ｐ２６），…については、それぞれ異なる信号線Ｌ１〜Ｌ８に接続されている。
【０１３８】
さらに、符号Ｇ％１，…で示す大グループとしても、個々の大グループＧ％１，…内で第１６ｎ＋１と第１６ｎ＋２（ｎ＝０，１）番目の規則的な順に位置する４つの撮像素子（Ｐ１，Ｐ２，Ｐ１７，Ｐ１８），…については、それぞれ異なる信号線Ｌ１，Ｌ３，Ｌ５，Ｌ７に接続されている。
【０１３９】
このような接続パターンによっても、先の第４実施形態と同様の動作を実現することができる。図１８からも明らかなように、フルサンプリングスキャン時には、クロック周波数をｆ／４程度にすることができる。また、１／２サブサンプリングスキャン時には、クロック周波数をｆ／８程度にすることができる。さらに、１／４サブサンプリングスキャン時には、クロック周波数をｆ／１６程度にすることができる。最もサンプリング率の小さい１／８サブサンプリングスキャン時には、クロック周波数をｆ／３２程度にすることができる。
【０１４０】
したがって、第４実施形態の変形例によっても、カラー入力方式に適して先の第３実施形態と同様の効果を得ることができる。
【０１４１】
上記の各実施形態による効果は、たとえば液晶モニタに動画像を表示させる際や、記録用メモリなどに動画像データを取り込む際に特に有効とされる。
【０１４２】
なお、本願発明は、上記の各実施形態に限定されるものではない。
【０１４３】
エリアイメージセンサ１は、デジタルカメラに限らず、たとえばデジタルビデオカメラや撮影機能付きの携帯型電話機などにも適用することができ、さらには工業用の検査装置などにも広く適用できる。
【０１４４】
撮像部１Ａは、厳密に撮像素子を多行多列に配列した構造でなくても良く、たとえばハニカム構造などであっても良い。
【０１４５】
図２には、１フォトダイオードおよび３トランジスタからなる撮像素子の一例を示したが、たとえばスイッチング素子２０については、４トランジスタ構造などとしても良い。
【０１４６】
各列に割り当てる信号線Ｌの本数は、好ましくは４〜８本程度であるが、少なくとも２本以上であれば良い。
【０１４７】
ＡＤコンバータ３０は、スロープ状の基準電圧を用いる方式に限らない。たとえば動作クロックを基にデジタル量としての基準電圧を発生し、この基準電圧と信号電圧とを逐次比較して両電圧が一致したときの電圧値そのものをデジタル画素信号として出力する方式でも良い。
【０１４８】
カラー入力方式の場合、撮像素子ごとにかけられる色フィルタは、ＹＭＣとＧに色分解する補色系のフィルタとしても良い。
【０１４９】
また、１つの撮像素子が入力感度に応じてＲＧＢ３原色に色分解可能な特性を有する場合には、第１や第２の実施形態をカラー入力方式としても適用することができる。
【０１５０】
上記の各実施形態では、複数種類のサブサンプリングスキャンに対応させるために、大グループの中でも最も小さい大グループＧ１，Ｇ２，…単位に同一の接続パターンを繰り返さないように構成したが、たとえば、１／２サブサンプリングスキャンしか行わないのであれば、大グループＧ１，Ｇ２，…単位に同一の接続パターンを繰り返すように構成しても良い。
【０１５１】
その他の点については、本願発明の範囲内で種々の変更が可能である。たとえば、１列当たりの信号線の本数を６本とした場合には、６個の撮像素子で１つの小グループを構成し、１／２サブサンプリングスキャン時には、適当な順に位置する６本のアドレス線を１回の選択走査で同時にオンするとしても良い。
【図面の簡単な説明】
【図１】本願発明の第１実施形態に係るエリアイメージセンサの構成図である。
【図２】１つの撮像素子についての回路図である。
【図３】第１列目の規則的パターンを説明するための説明図である。
【図４】１つのＡＤコンバータについてのブロック図である。
【図５】ＡＤコンバータの動作を説明するための説明図である。
【図６】信号の処理手順を説明するための説明図である。
【図７】信号の処理手順を説明するための説明図である。
【図８】信号の処理手順を説明するための説明図である。
【図９】第２実施形態に係るエリアイメージセンサの構成図である。
【図１０】第２実施形態における第１列目の規則的パターンを説明するための説明図である。
【図１１】信号の処理手順を説明するための説明図である。
【図１２】信号の処理手順を説明するための説明図である。
【図１３】第３実施形態に係るエリアイメージセンサの構成図である。
【図１４】第３実施形態における第１列目の規則的パターンを説明するための説明図である。
【図１５】第４実施形態に係るエリアイメージセンサの構成図である。
【図１６】第４実施形態における第１列目の規則的パターンを説明するための説明図である。
【図１７】第４実施形態の変形例を示す構成図である。
【図１８】変形例における第１列目の規則的パターンを説明するための説明図である。
【符号の説明】
１ エリアイメージセンサ
１Ａ 撮像部
１０ フォトダイオード
２０ スイッチング素子
３０ ＡＤコンバータ
４０ シフトレジスタ
４１ レジスタ
４２ 転送ライン
５０ アドレス線選択回路
６０ デュプレクサ回路
６１ マルチプレクサ回路
Ａ アドレス線
Ｌ 信号線
Ｐ 撮像素子
ｇ 小グループ
Ｇ 大グループ
【発明の属する技術分野】
本願発明は、たとえばデジタルカメラなどに組み込まれたＣＭＯＳ（Complementary Metal Oxide Semiconductor）型のエリアイメージセンサに関する。
【０００２】
【従来の技術】
従来のＣＭＯＳ型エリアイメージセンサは、一般的には、撮像素子の各列に平行して１本ずつ信号線を有するとともに、各行に平行して１本ずつアドレス線を有する。各信号線には、該当する列の撮像素子が共通に接続され、各アドレス線には、該当する行の撮像素子が共通に接続されている。各信号線の出力端には、アナログ／デジタルコンバータが接続され、さらにアナログ／デジタルコンバータの出力端には、シフトレジスタが接続されている（たとえば、特許文献１参照）。
【０００３】
このようなエリアイメージセンサでは、全てのアドレス線を走査するフルサンプリングスキャンを行う場合、アドレス線が１本ずつ順に選択走査され、それに応じて１行ごとに撮像素子からの信号電圧がアナログ／デジタルコンバータに入力される。アナログ／デジタルコンバータは、１本のアドレス線走査時間内に入力された信号電圧と、同時間内に動作クロックに応じて変化する基準電圧とを逐次比較し、両電圧が一致したときのカウント数をデジタル信号としてシフトレジスタに出力する。シフトレジスタは、各アナログ／デジタルコンバータからのデジタル信号をシフトパルスに同期して順次出力する。これにより、行ごとに連続する画素データがデジタル信号として得られる。
【０００４】
ところで、フルサンプリングスキャンでは、全行数に及ぶ１フレーム分の画像データを得るのにある程度の時間を要し、高フレームレート化などが困難とされる。そのため、たとえばデジタルカメラの液晶モニタにプレビュー用の動画像を表示させる場合などには、たとえば２行２列の４ピクセル（４個の撮像素子）から１ピクセル分の信号のみを抽出することにより、１フレーム分のデータ量がフルサンプリングスキャンの１／４となるようなサブサンプリングスキャンを行っている。
【０００５】
このサブサンプリングスキャンによれば、アドレス線が１行（１本）おきに選択走査され、２本に１本の割合で不必要なアドレス線が間引かれる。そして、１列おきに不必要な信号が破棄されることにより、４ピクセルから１ピクセル分の信号のみが抽出される。このようなサブサンプリングスキャンにおいて、仮にフレームレートをフルサンプリングスキャンと同一とすれば、１本当たりのアドレス線走査時間を２倍程度まで引き延ばすことができる。その結果、アナログ／デジタルコンバータの動作クロック（クロック周波数）を１／２程度まで引き下げることができる。なお、上記のようにアドレス線を２本に１本の割合で選択走査するサブサンプリングスキャンは、特に１／２サブサンプリングスキャンと呼ばれる。
【０００６】
【特許文献１】
特開２００１−０３６８１６号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、従来のエリアイメージセンサでは、たとえば１／２サブサンプリングスキャンを行った場合、データ量が減少する割合（１／４）と比べてみてもアナログ／デジタルコンバータの動作クロックが半減する程度とされ、飛躍的に動作クロックを低減させることができない。つまり、動作クロックと消費電力との比例的関係からしても、サブサンプリングスキャン時に消費電力を大幅に低減させることができなかった。
【０００８】
【発明の開示】
本願発明は、このような事情のもとで考え出されたものであって、サブサンプリングスキャン時に動作クロックや消費電力を大幅に低減させることができるエリアイメージセンサを提供することを、その課題としている。
【０００９】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【００１０】
すなわち、本願発明によれば、多数の撮像素子が多行多列に配列されたエリアイメージセンサであって、撮像素子の各列あるいは２列単位に複数本ずつ割り当てられた信号線と、各信号線の出力端にそれぞれ接続されたアナログ／デジタルコンバータとを備え、撮像素子の各列においては、１列当たりの信号線の割り当て本数と同数にわたり連続して並ぶ撮像素子ごとに小グループが形成されているとともに、小グループ内では、各撮像素子がそれぞれ異なる信号線に接続され、さらに、撮像素子の各列においては、２以上にわたり連続して並ぶ小グループごとに大グループが形成されているとともに、この大グループ内では、小グループ単位の信号線に対する接続パターンが２種類以上存在することを特徴とする、エリアイメージセンサが提供される。
【００１１】
好ましい実施の形態としては、上記撮像素子の各列に信号線が所定の複数本ずつ割り当てられている場合、撮像素子の各列は、全て同一のグループ構成ならびに信号線に対する接続パターンをなす構成とすることができる。
【００１２】
他の好ましい実施の形態としては、上記撮像素子の２列単位に信号線が所定の複数本ずつ割り当てられている場合、撮像素子の各列は、全て同一のグループ構成をなす一方、信号線に対する接続パターンが１列おきに同一パターンをなす構成とすることができる。
【００１３】
また、上記撮像素子の各列においては、２を累乗した数の小グループごとに大グループが形成されている構成とすることができる。
【００１４】
上記撮像素子の各列には、小グループの数が異なる２種類以上の大グループが存在する構成とすることができる。
【００１５】
上記大グループ内においては、１列当たりの信号線の割り当て本数と同数の撮像素子であって、所定の規則的な順に位置する撮像素子がそれぞれ異なる信号線に接続されている構成とすることができる。
【００１６】
また、上記撮像素子の各行に１本ずつ割り当てられ、１本につき当該行内の撮像素子全てが接続されたアドレス線と、上記アドレス線を大グループ単位に区切りながら選択する際、１列当たりの信号線の割り当て本数と同数の本数からなり、所定の規則的な順に位置する撮像素子の行に対応するアドレス線を同時に選択するアドレス線選択回路と、上記アドレス線選択回路がアドレス線を選択するごとにアナログ／デジタルコンバータの各々から出力されてきたデジタル信号を取り込むとともに、これらのデジタル信号を複数の転送ラインにのせて出力するシフトレジスタと、上記シフトレジスタの転送ラインを切り替えてデジタル信号を出力させるデュプレクサ回路あるいはマルチプレクサ回路とを有する構成とすることができる。
【００１７】
上記アナログ／デジタルコンバータは、上記アドレス線選択回路がアドレス線を選択するごとに信号線から入力される信号電圧と当該アドレス線の選択時間内に変化する基準電圧とを逐次比較し、両電圧が一致したときの電圧値そのものあるいはカウント値をデジタル信号として上記シフトレジスタに出力する構成とすることができる。
【００１８】
本願発明によれば、たとえば撮像素子の各列に２本ずつ信号線を割り当てた場合、その信号線の割り当て本数と同数（２個）の撮像素子ごとに小グループが形成され、たとえば２を１乗した数、すなわち２つの小グループごとに大グループが形成される。個々の小グループ内では、２個の撮像素子がそれぞれ異なる信号線に接続されるとともに、個々の大グループ内では、信号線に対する接続パターンが小グループ単位に異なる。さらに、大グループ内では、１行おきに位置する２個の撮像素子がそれぞれ異なる信号線に接続される。このようなグループ構成ならびに接続パターンは、撮像素子の全列にわたって同一とされる。
【００１９】
フルサンプリングスキャンを行う場合には、小グループ単位にアドレス線を２本（２行分）ずつ同時に選択走査することができ、それに応じて連続２行分の信号電圧をアナログ／デジタルコンバータに対して入力させることができる。つまり、アナログ／デジタルコンバータ全体からは、アドレス線を選択走査するごとに連続２行分のデジタル信号が出力され、シフトレジスタからは、連続２行分のデジタル信号（画素データ）がデュプレクサ回路を通じて出力される。このようなフルサンプリングスキャンによれば、２行分の画素データをほぼ同時に得ることができるので、従来のように１行ずつアドレス線を選択走査する場合と比較すると、アナログ／デジタルコンバータの動作クロック（クロック周波数）を１／２程度まで引き下げることができる。
【００２０】
一方、１／２サブサンプリングスキャンを行う場合には、大グループ単位に区切ってアドレス線を４本（４行分）ずつまとめながらも１行おきに位置する２本のアドレス線を同時に選択走査できる。それに応じて１行おきに位置する２行分の撮像素子からは、信号線を通じて各アナログ／デジタルコンバータに信号電圧が伝えられる。そして、アナログ／デジタルコンバータ全体からは、アドレス線を２本同時に選択走査するごとに２行分のデジタル信号が出力され、シフトレジスタからは、２行に１行の割合で間引かれた総計２行分の画素データがデュプレクサ回路を通じて出力される。このとき、１列おきに不必要な画素データを破棄することで、２行２列の４素子から１素子分の画素データのみが抽出される。このような１／２サブサンプリングスキャンによれば、１フレーム分のデータ量がフルサンプリングスキャンの１／４とされる。また、アナログ／デジタルコンバータの動作クロックは、従来と比べて１／４程度まで引き下げられる。
【００２１】
なお、撮像素子の各列には、２つの小グループからなる大グループとともに、たとえば４、８、１６などの小グループからなる別の大グループを同時に存在させることができる。そうした場合、１／４、１／８、１／１６のサブサンプリングスキャンにも対応することができる。
【００２２】
また、たとえば撮像素子の２列単位に４本ずつ信号線を割り当てた場合でも、１列当たりの信号線の割り当て本数が上記と同じ２本になるため、撮像素子の全列にわたり上記と同様のグループ構成とすることができる。このとき、信号線に対する接続パターンについては、１列おきに同一とすることができる。
【００２３】
したがって、本願発明によれば、フルサンプリングスキャンの時点でアナログ／デジタルコンバータの動作クロックを従来より低減することができるので、サブサンプリングスキャン時には、さらに動作クロックを低減させることができ、動作クロックと消費電力との比例的関係から消費電力を大幅に低減させることができる。
【００２４】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う発明の実施の形態の説明から、より明らかになるであろう。
【００２５】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【００２６】
図１は、本願発明の第１実施形態に係るエリアイメージセンサの構成図である。エリアイメージセンサ１は、たとえばデジタルカメラ用のＣＭＯＳ型イメージセンサであって、横長長方形状の撮像部１Ａを備える。撮像部１Ａとその周辺回路は、多数のフォトダイオード１０…、多数のスイッチング素子２０…、多数のアナログ／デジタルコンバータ（以下、「ＡＤコンバータ」と呼ぶ）３０…、シフトレジスタ４０、アドレス線選択回路５０、デュプレクサ回路６０、縦方向に延びる信号線Ｌ…、および横方向に延びるアドレス線Ａ…などで概略構成される。
【００２７】
フォトダイオード１０とスイッチング素子２０とは、互いに接続されて対をなし、撮像素子として機能する。この撮像素子を１つずつ区切る単位区画が１ピクセル（画素）に相当し、撮像部１Ａは、多数の撮像素子を多行多列に配列したピクセルアレイ構造からなる。信号線Ｌ…は、撮像素子の列ごとに一例として２本ずつ引かれている。これらの信号線Ｌ…には、所定の規則的パターンに従ってスイッチング素子２０…の出力端２０Ａ…が接続されている。この規則的パターンについては、後述する。信号線Ｌ…の出力端には、ＡＤコンバータ３０…が接続され、ＡＤコンバータ３０…の出力端は、シフトレジスタ４０に接続され、シフトレジスタ４０の出力端は、デュプレクサ回路６０に接続されている。アドレス線Ａ…は、撮像素子の行ごとに１本ずつ引かれている。各行のアドレス線Ａ…には、１行全てのスイッチング素子２０…の入出力ゲート２０Ｂ…が接続されている。これら全てのアドレス線Ａ…は、アドレス線選択回路５０に接続されている。
【００２８】
なお、撮像素子などの並び具合については、横方向に並ぶ一まとまりの撮像素子（ピクセル）群を「行」と呼び、「行」に直交して縦方向に並ぶ一まとまりの撮像素子群を「列」と呼ぶ。たとえば、上から順に「第１行，第２行，…」とし、左から順に「第１列，第２列，…」とする。信号線Ｌ…については、第１列目の左から順に「Ｌａ１，Ｌａ２」、第２列目の左から順に「Ｌｂ１，Ｌｂ２」などとなるように符号を付す。アドレス線Ａ…については、上から順に第１行目，第２行目，…が「Ａ１，Ａ２，…」などとなるように符号を付す。
【００２９】
また、この実施形態に係るエリアイメージセンサ１は、モノクロ入力方式によるものとする。したがって、１ピクセルごとには、白黒の濃淡をデジタル量で表現したデジタル画素信号が得られ、全ピクセルにわたっては、モノクロイメージからなる１フレーム分の画像データが得られる。
【００３０】
図２は、１つの撮像素子についての回路図である。スイッチング素子２０は、リセット用トランジスタＴＲ１、スイッチング用トランジスタＴＲ２、およびソースフォロワアンプ用トランジスタＴＲ３を組み合わせてなる。リセット用トランジスタＴＲ１とスイッチング用トランジスタＴＲ２とは、ＣＭＯＳ構造により実現される。また、図１では省略したが、行ごとにリセット線Ｒ（第１行目については符号Ｒ１）が引かれ、列ごとにコモン線Ｃ（第１列目については符号Ｃ１）が引かれている。リセット用トランジスタＴＲ１のソース、ゲート、ドレインは、フォトダイオード１０の出力端、リセット線Ｒ１、コモン線Ｃ１にそれぞれ接続され、スイッチング用トランジスタＴＲ２のソース、ゲート、ドレインは、コモン線Ｃ１、アドレス線Ａ１、ソースフォロワアンプ用トランジスタＴＲ３のソースにそれぞれ接続されている。ソースフォロワアンプ用トランジスタＴＲ３のゲートは、フォトダイオード１０の出力端に接続され、ドレインが信号線Ｌ１１に接続されている。これらのうち、ソースフォロワアンプ用トランジスタＴＲ３のドレインと信号線Ｌ１１との接点がスイッチング素子２０の出力端２０Ａに相当し、スイッチング用トランジスタＴＲ２のゲートとアドレス線Ａ１との接点がスイッチング素子２０の入出力ゲート２０Ｂに相当する。簡単に言うと、各ピクセルでは、入出力ゲート２０Ｂを通電状態としてスイッチング素子２０…がオンされると、フォトダイオード１０…から光電変換された信号電荷が信号線Ｌ…に流れ込み、これらの信号線Ｌ…を通じてＡＤコンバータ３０…に信号電圧が入力される。
【００３１】
次に、一例として第１列目の撮像素子と信号線Ｌ１，Ｌ２とに着目し、これらの規則的パターンについて詳述する。なお、第１列目以外の各列についても、第１列目と全く同じ規則的パターンが適用される。
【００３２】
図３は、第１列目の規則的パターンを説明するための説明図である。この図に示すように、第１列目に並ぶ撮像素子Ｐ１，Ｐ２，…は、連続した２つごとに１つの小グループｇ１，ｇ２，ｇ３，…をなすとともに、１つの小グループｇ１，ｇ２，ｇ３，…内では、隣り合う２つの撮像素子（Ｐ１とＰ２），（Ｐ３とＰ４），…がそれぞれ異なる信号線Ｌ１，Ｌ２に接続されている。また、小グループｇ１，ｇ２，ｇ３，…は、連続した２つごとに１つの大グループＧ１，Ｇ２，…をなすように構成されている。
【００３３】
ここで、たとえば１つの大グループＧ１について見ると、これに含まれる小グループｇ１の信号線Ｌ１，Ｌ２に対する接続パターンと、小グループｇ２の信号線Ｌ１，Ｌ２に対する接続パターンとは、それぞれ異なる。他の大グループＧ２，Ｇ３，…でも異なるように構成されている。そして、個々の大グループＧ１，Ｇ２，…内で第２ｎ＋１（ｎ＝０，１）番目の規則的な順に位置する２つの撮像素子（Ｐ１とＰ３），（Ｐ５，Ｐ７），…については、それぞれ異なる信号線Ｌ１，Ｌ２に接続されている。
【００３４】
また、小グループｇ１，ｇ２，ｇ３，…は、２を２乗した４、２を３乗した８、２を４乗した１６ごととしても、それぞれ符号Ｇ＃１、Ｇ％１、Ｇ＆１などで示す大グループをなすように構成される。たとえば、連続した４つの小グループ（ｇ１〜ｇ４），（ｇ５〜ｇ８），…ごとに構成される個々の大グループＧ＃１，Ｇ＃２，…では、小グループ（ｇ１〜ｇ４），（ｇ５〜ｇ８），…単位の接続パターンが異なる２種類に分けられ、全て同一パターンになることはない。そして、個々の大グループＧ＃１，Ｇ＃２，…内で第４ｎ＋１（ｎ＝０，１）番目の規則的な順に位置する２つの撮像素子（Ｐ１とＰ５），（Ｐ９，Ｐ１３），…については、それぞれ異なる信号線Ｌ１，Ｌ２に接続されている。
【００３５】
これは、８の小グループ（ｇ１〜ｇ８），（ｇ９〜ｇ１６），…ごとに構成される大グループＧ％１，Ｇ％２，…や、１６の小グループ（ｇ１〜ｇ１６），…ごとに構成される大グループＧ＆１，…としても同様とされる。つまり、個々の大グループＧ％１，Ｇ％２，…内で第８ｎ＋１（ｎ＝０，１）番目の規則的な順に位置する２つの撮像素子（Ｐ１とＰ９），（Ｐ１７，Ｐ２５），…については、それぞれ異なる信号線Ｌ１，Ｌ２に接続されている。また、個々の大グループＧ＆１，…内で第１６ｎ＋１（ｎ＝０，１）番目の規則的な順に位置する２つの撮像素子（Ｐ１とＰ１７），…については、それぞれ異なる信号線Ｌ１，Ｌ２に接続されている。
【００３６】
このような接続パターンは、最も大きい大グループＧ＆１，…単位に繰り返され、撮像素子Ｐ１，Ｐ２，…の数で言えば３２個ごとに繰り返し構成される。規則的パターンとしては、以上説明したようなグループ構成および接続パターンをなすように決められている。
【００３７】
このような規則的パターンによれば、全てのピクセル（撮像素子）から信号を抽出するためのフルサンプリングスキャンを行う場合、小グループｇ１，ｇ２，ｇ３，…単位に撮像素子（Ｐ１とＰ２），（Ｐ３とＰ４），…を同時にオンさせ、連続する２行分の信号電圧を信号線Ｌ…を通じてＡＤコンバータ３０…に一斉に入力させることができる。一方、アドレス線Ａ，…を２本に１本の割合で選択走査するといった１／２サブサンプリングスキャンを行う場合、大グループＧ１，Ｇ２，…単位に撮像素子（Ｐ１〜Ｐ４），（Ｐ５〜Ｐ８），…を区切りながらも、個々の大グループＧ１，Ｇ２，…内で第１，第３番目に位置する撮像素子（Ｐ１とＰ３），（Ｐ５とＰ７），…を同時にオンさせることができる。つまり、１／２サブサンプリングスキャンでも、２行分の信号電圧を信号線Ｌ，…を通じてＡＤコンバータ３０，…に一斉に入力させることができる。
【００３８】
また、１／４サブサンプリングスキャンを行う場合には、大グループＧ＃１，Ｇ＃２，…単位に撮像素子（Ｐ１〜Ｐ８），（Ｐ９〜Ｐ１６），…を区切りながらも、個々の大グループＧ＃１，Ｇ＃２，…内で第１，第５番目に位置する撮像素子（Ｐ１とＰ５），（Ｐ９とＰ１３），…を同時にオンさせることができる。
【００３９】
１／８サブサンプリングスキャンを行う場合には、大グループＧ％１，Ｇ％２，…単位に撮像素子（Ｐ１〜Ｐ１６），（Ｐ１７〜Ｐ３２），…を区切りながらも、個々の大グループＧ％１，Ｇ％２，…内で第１，第９番目に位置する撮像素子（Ｐ１とＰ９），（Ｐ１７とＰ２５），…を同時にオンさせることができる。
【００４０】
１／１６サブサンプリングスキャンを行う場合には、大グループＧ＆１，…単位に撮像素子（Ｐ１〜Ｐ３２），…を区切りながらも、個々の大グループＧ＆１，…内で第１，第１７番目に位置する撮像素子（Ｐ１とＰ１７），…を同時にオンさせることができる。つまり、１／２、１／４、１／８、１／１６サブサンプリングスキャンでも、２行分の信号電圧を信号線Ｌ，…を通じてＡＤコンバータ３０，…に一斉に入力させることができる。
【００４１】
次に、図４は、１つのＡＤコンバータ３０についてのブロック図、図５は、ＡＤコンバータ３０の動作を説明するための説明図である。ＡＤコンバータ３０は、図４に示すように、比較器３１およびカウンタ３２などで構成される。比較器３１には、図５に示すように、アナログ信号としてサンプルホールドされた信号電圧（図中にプロットで示す）が信号線Ｌを通じて入力されるとともに、動作クロックに同期してスロープ状に変化する基準電圧が入力される。この基準電圧は、アドレス線選択回路５０の１回のアドレス線走査時間（これを、「ライン走査周期」と呼ぶ）ごとに入力される。比較器３１は、ライン走査周期ごとに入力された信号電圧と基準電圧とを同時間内に逐次比較し、両電圧が一致した時点でカウンタ３２にラッチ信号を出力する。カウンタ３２は、ライン走査周期ごとにクロック数をカウントしており、比較器３１からラッチ信号を受けると、その時点のクロックカウント数をデジタル画素信号としてシフトレジスタ４０に出力する。つまり、ＡＤコンバータ３０…は、各列２本ずつの信号線Ｌ…に対応して２個ずつ設けられており、１つのＡＤコンバータ３０は、ライン走査周期ごとに１ピクセル分のアナログ信号電圧をデジタル画素信号に変換して出力する。
【００４２】
シフトレジスタ４０は、図１に示すようにフリップフロップ回路などで個別に構成されたレジスタ４１，…を備える。各レジスタ４１は、ＡＤコンバータ３０の出力端に接続されている。レジスタ４１…は、各列２個ずつのＡＤコンバータ３０…に対応して２段をなすように設けられており、信号線Ｌ１に対応する一群が第１の転送ライン４２Ａに、信号線Ｌ２に対応する一群が第２の転送ライン４２Ｂに接続されている。このようなシフトレジスタ４０は、各ＡＤコンバータ３０からのデジタル画素信号を各レジスタ４１に一時的に取り込んだ後、シフトパルスに同期しながら２本の転送ライン４２Ａ，４２Ｂを通じて１つずつデジタル画素信号を転送する。このとき、デュプレクサ回路６０は、シフトレジスタ４０の動作に連動して転送ライン４２Ａ，４２Ｂを適当なタイミングで切り替える。たとえば、デュプレクサ回路６０は、第１の転送ライン４２Ａに接続された状態で第１の転送ライン４２Ａ上のデジタル画素信号を順次出力し、その出力完了後、第２の転送ライン４２Ｂに接続を切り替え、第２の転送ライン４２Ｂ上のデジタル画素信号を順次出力する。これにより、シフトレジスタ４０で行ごとにシリアル化された２行分のデジタル画素信号が出力される。
【００４３】
アドレス線選択回路５０は、フルサンプリングスキャンの場合、小グループｇ１，ｇ２，…単位に連続した２本のアドレス線（Ａ１とＡ２），（Ａ３とＡ４），…を同時に選択して通電状態とする。一方、１／２サブサンプリングスキャンの場合、アドレス線選択回路５０は、大グループＧ１，Ｇ２，…単位に区切りながらも大グループＧ１，Ｇ２，…内の第２ｎ＋１（ｎ＝０，１）番目に対応する２本のアドレス線（Ａ１とＡ３），…を同時に選択して通電状態とする。また、１／４サブサンプリングスキャンの場合、アドレス線選択回路５０は、大グループＧ＃１，Ｇ＃２，…単位に区切りながらも、その大グループＧ＃１，Ｇ＃２，…内の第４ｎ＋１（ｎ＝０，１）番目に対応する２本のアドレス線（符号省略）を同時に選択して通電状態とする。さらに、１／８、１／１６サブサンプリングスキャンの場合、アドレス線選択回路５０は、それぞれ８、１６の小グループ（符号省略）で構成される符号Ｇ％１，Ｇ％２，…の大グループ、符号Ｇ＆２，…の大グループ単位に区切りながらも、それぞれの大グループ内において第８ｎ＋１（ｎ＝０，１）番目、第１６ｎ＋１（ｎ＝０，１）番目に対応する２本のアドレス線（符号省略）を同時に選択して通電状態とする。このようなアドレス線選択回路５０の動作は、選択走査と呼ばれ、フルサンプリングスキャンあるいは１／２、１／４、１／８、１／１６サブサンプリングスキャンのいずれにしても、１回の選択走査ごとにアドレス線Ａ，…を２本同時にオンにできる。また、１回の選択走査に要する時間がライン走査周期とされ、その時間内にＡＤコンバータ３０のＡＤ変換処理が行われる。
【００４４】
次に、エリアイメージセンサ１の動作について説明する。なお、動作原理をわかりやすくするために、撮像部１Ａは、４行４列の総計１６ピクセルのみからなり、ＡＤコンバータ３０…やシフトレジスタ４０などの周辺回路も、それに応じた構成とする。
【００４５】
図６ないし図８は、信号の処理手順を説明するための説明図である。特に、図６は、動作モードとしてアドレス線Ａ１〜Ａ４を１本ずつ選択走査するフルサンプリングスキャン、図７は、同時に２本ずつ選択走査するフルサンプリングスキャン、図８は、２本に１本の割合で同時に２本ずつ選択走査する１／２サブサンプリングスキャンに対応した図である。各図中の上段には、タイミングチャートを示し、下段には、シフトレジスタ４０の動作を模式的に示す。なお、図６は、あくまでも比較参考用にすぎず、実際には、アドレス線Ａ，…を１本ずつ選択走査するといった動作モードはない。
【００４６】
仮に、アドレス線Ａ１〜Ａ４を１本ずつ順に選択走査するといったフルサンプリングスキャンを行う場合、アドレス線選択回路５０は、図６に示すように、フレーム信号Ｆ１，Ｆ２，…をアサートするごとにアドレス線Ａ１〜Ａ４を１本ずつ順に選択走査する。ここで、フレーム信号Ｆ１，Ｆ２，…とは、１フレームの画像データを周期的に取り込むタイミングを与えるためのものである。つまり、フレーム信号Ｆ１，Ｆ２，…の周波数がフレームレートに一致する。
【００４７】
１本のアドレス線Ａ１を選択走査すると、このアドレス線Ａ１に接続された第１行目のスイッチング素子２０，…がオンになる。同時に、オンしたスイッチング素子２０，…と対をなすフォトダイオード１０，…からは、光電変換による信号電圧が信号線Ｌａ１，Ｌｂ１，…を通じてＡＤコンバータ３０，…に供給される。
【００４８】
ＡＤコンバータ３０，…は、先の図５に示したように、１回の選択走査ごとにスロープ状の基準電圧とアナログ入力の信号電圧とを逐次比較する。そして、ＡＤコンバータ３０…は、両電圧が一致したときのクロックカウント数をデジタル画像信号としてシフトレジスタ４０に出力する。シフトレジスタ４０は、１回の選択走査を終えるまでにデジタル画像信号を出力する。その後、同様にしてアドレス線Ａ２，Ａ３，Ａ４が順に選択走査され、シフトレジスタ４０からは、１回の選択走査ごとに各行のデジタル画像信号が出力される。つまり、図６に示すアドレス線選択信号や出力データの１周期分がライン走査周期に相当し、４ライン走査周期で１フレームの処理が完結する。要するに、アドレス線Ａ１〜Ａ４を１本ずつ順に選択走査するフルサンプリングスキャンによれば、ＡＤコンバータ３０は、１フレーム当たり４回のＡＤ変換処理を行わなければならず、動作クロック（クロック周波数）もそれに応じてある程度高い周波数とされる。このときのクロック周波数を「ｆ」とする。
【００４９】
次に、フレームレートは上記と同一条件としつつも、アドレス線Ａ１〜Ａ４を２本ずつ選択走査するといった実際のフルサンプリングスキャンに考える。この場合、アドレス線選択回路５０は、図７に示すように、フレーム信号Ｆ１，Ｆ２，…をアサートするごとに小グループｇ１，ｇ２に対応した２本のアドレス線（Ａ１とＡ２），（Ａ３とＡ４）を同時に選択走査する。
【００５０】
最初に、２本のアドレス線Ａ１，Ａ２を同時に選択走査すると、これらのアドレス線Ａ１，Ａ２に接続された第１，第２行目のスイッチング素子２０，…がオンになる。同時に、オンしたスイッチング素子２０，…と対をなす２行分のフォトダイオード１０，…からは、光電変換による信号電圧が信号線Ｌ１，Ｌ２を通じてＡＤコンバータ３０，…に供給される。
【００５１】
ＡＤコンバータ３０，…は、１回の選択走査ごとに基準電圧と信号電圧とを逐次比較し、両電圧が一致したときのクロックカウント数をデジタル画像信号としてシフトレジスタ４０に出力する。シフトレジスタ４０は、１回の選択走査を終えるまでに２行分のデジタル画像信号を出力する。その後、同様にしてアドレス線Ａ３，Ａ４が同時に選択走査され、シフトレジスタ４０からは、２行分のデジタル画像信号が出力される。この場合、図７に示すアドレス線選択信号や出力データの１周期分がライン走査周期に相当し、２ライン走査周期で１フレームの処理が完結する。
【００５２】
ここで、先述したフルサンプリングスキャンと異なる点は、１回の選択走査で２行分のデジタル画像信号が得られる点にある。また、シフトレジスタ４０は、図７に示すように、ライン走査周期内にデュプレクサ回路６０により転送ライン４２Ａ，４２Ｂが切り替えられるため、このデュプレクサ回路６０を通じて２行分のデジタル画素信号がシリアル出力される点も異なる。このとき、デュプレクサ回路６０は、シフトレジスタ４０からのデジタル画素信号を行順に出力するように転送ライン４２Ａ，４２Ｂを切り替える。
【００５３】
つまり、実際のフルサンプリングスキャンによれば、ＡＤコンバータ３０によるＡＤ変換処理は、１フレーム当たり２回とされる。その結果、ライン走査周期を長く設定してクロック周波数を先のフルサンプリングスキャンより低いｆ／２程度とすることができる。
【００５４】
さらに、フレームレートは上記と同一条件とした上で、１／２サブフルサンプリングスキャンについて考える。この場合、アドレス線選択回路５０は、図８に示すように、フレーム信号Ｆ１，Ｆ２，…をアサートするごとに大グループＧ１内の第２ｎ＋１（ｎ＝０，１）番目に対応したアドレス線Ａ１，Ａ３を同時に選択走査する。
【００５５】
２本のアドレス線Ａ１，Ａ３を同時に選択走査すると、これらのアドレス線Ａ１，Ａ３に接続された第１，第３行目のスイッチング素子２０，…がオンになる。同時に、オンしたスイッチング素子２０，…と対をなす２行分のフォトダイオード１０，…からは、光電変換による信号電圧が信号線Ｌ１，Ｌ２を通じてＡＤコンバータ３０，…に供給される。
【００５６】
ＡＤコンバータ３０，…は、１回の選択走査ごとに基準電圧と信号電圧とを逐次比較し、両電圧が一致したときのクロックカウント数をデジタル画像信号としてシフトレジスタ４０に出力する。シフトレジスタ４０は、１回の選択走査を終えるまでに２行分のデジタル画像信号を出力する。この場合、図８に示すアドレス線選択信号や出力データの１周期分がライン走査周期に相当するので、１ライン走査周期で１フレームの処理が完結してしまう。
【００５７】
このような１／２サブサンプリングスキャンでは、１回の選択走査で２行分のデジタル画像信号が得られるも、１行おきに隔てたデジタル画像信号が得られる。つまり、シフトレジスタ４０は、図８に示すように、ライン走査周期内にデュプレクサ回路６０により転送ライン４２Ａ，４２Ｂが切り替えられるので、このデュプレクサ回路６０を通じて１行おきのデジタル画素信号がシリアル出力される。このとき、１行おきのデジタル画素信号の中でも、図８にハッチングで示すように、第２，４列目のデジタル画素信号が不要として破棄される。そのため、最終的には、４行４列の１６ピクセルから４ピクセル分のデジタル画素信号が抽出され、１フレーム分のデータ量がフルサンプリングスキャンの１／４とされる。
【００５８】
よって、１／２サブサンプリングスキャンによれば、ＡＤコンバータ３０によるＡＤ変換処理は、１フレーム当たり１回で済み、ライン走査周期をさらに長く設定してクロック周波数をｆ／４程度にすることができる。このようなクロック周波数の低減率は、ピクセル数がどれだけ多くなってもサブサンプリングスキャンのレベルを変えない限り一定とされ、１／２サブサンプリングスキャンでは常にｆ／４程度となる。また、同様の動作原理に基づき、１／４、１／８、１／１６サブサンプリングスキャンとすれば、それぞれクロック周波数をｆ／８、ｆ／１６、ｆ／３２程度にすることができる。
【００５９】
つまり、再び図３を参照して説明すると、フルサンプリングスキャン時には、図中の網掛け部分で示すように、小グループｇ１，ｇ２，…を構成するＰ１，Ｐ２の２行、Ｐ３，Ｐ４の２行、…ごとに画素データが得られるので、クロック周波数をｆ／２程度にすることができる。
【００６０】
また、１／２サブサンプリングスキャン時には、大グループＧ１，Ｇ２，…ごとに区切りながらも、それぞれ異なる信号線Ｌ１，Ｌ２に接続されて規則的に位置するＰ１，Ｐ３の２行、Ｐ５，Ｐ７の２行、…ごとに画素データが得られるので、クロック周波数をｆ／４程度にすることができる。
【００６１】
さらに、１／４サブサンプリングスキャン時には、大グループＧ＃１，Ｇ＃２，…ごとに区切りながらも、それぞれ異なる信号線Ｌ１，Ｌ２に接続されて規則的に位置するＰ１，Ｐ５の２行、Ｐ９，Ｐ１３の２行、…ごとに画素データが得られるので、クロック周波数をｆ／８程度にすることができる。
【００６２】
さらに進み、１／８サブサンプリングスキャン時には、大グループＧ％１，Ｇ％２，…ごとに区切りながらも、それぞれ異なる信号線Ｌ１，Ｌ２に接続されて規則的に位置するＰ１，Ｐ９の２行、Ｐ１７，Ｐ２５の２行、…ごとに画素データが得られるので、クロック周波数をｆ／１６程度にすることができる。
【００６３】
最もサンプリング率の小さい１／１６サブサンプリングスキャン時には、大グループＧ＆１，Ｇ＆２（Ｇ＆２以降は図示省略），…ごとに区切りながらも、それぞれ異なる信号線Ｌ１，Ｌ２に接続されて規則的に位置するＰ１，Ｐ１７の２行、Ｐ３３，Ｐ４９（Ｐ３３以降は図示省略）の２行、…ごとに画素データが得られるので、クロック周波数をｆ／３２程度にすることができる。
【００６４】
したがって、この実施形態によれば、たとえば１／２サブサンプリングスキャン時には、アドレス線Ａ，…を１本ずつ選択走査する場合のＡＤコンバータ３０の動作クロック（クロック周波数）ｆに比べ、その動作クロックをｆ／４まで低減させることができ、ひいては動作クロックと消費電力との比例的関係から消費電力を大幅に低減させることができる。
【００６５】
また、１／４サブサンプリングスキャンの場合、動作クロックをｆ／８まで低減させることができ、消費電力をさらに大幅に低減させることができる。もっとも、１／８、１／１６サブサンプリングスキャンとすれば、消費電力の点でさらに大きな効果が得られる。
【００６６】
また、サブサンプリングスキャン時におけるＡＤコンバータ３０の動作クロック、あるいはアドレス線選択回路５０のライン走査周期などをバランス良く調整すれば、高フレームレート化と省電力化とを両立させることができる。
【００６７】
次に、第２の実施形態について説明する。なお、先述した第１の実施形態と同様の点については、説明を省略する。
【００６８】
図９は、第２実施形態に係るエリアイメージセンサの構成図である。第２実施形態では、撮像素子Ｐ，…の列ごとに４本ずつ信号線Ｌ，…が引かれている。これらの信号線Ｌ，…には、以下に説明する規則的パターンに従って撮像素子Ｐ，…が接続されている。
【００６９】
図１０は、第２実施形態における第１列目の規則的パターンを説明するための説明図である。この図に示すように、第１列目に並ぶ撮像素子Ｐ１，Ｐ２，…は、連続した４つごとに１つの小グループｇ１，ｇ２，ｇ３，…をなすとともに、１つの小グループｇ１，ｇ２，ｇ３，…内では、４つの撮像素子（Ｐ１〜Ｐ４），（Ｐ５〜Ｐ８），…がそれぞれ異なる信号線Ｌ１〜Ｌ４に接続されている。また、小グループｇ１，ｇ２，ｇ３，…は、連続した２つごとに１つの大グループＧ１，Ｇ２，…をなすように構成されている。
【００７０】
たとえば１つの大グループＧ１について見ると、これに含まれる小グループｇ１の信号線Ｌ１〜Ｌ４に対する接続パターンと、小グループｇ２の信号線Ｌ１〜Ｌ４に対する接続パターンとは、それぞれ異なる。他の大グループＧ２，Ｇ３，…でも異なるように構成されている。そして、個々の大グループＧ１，Ｇ２，…内で第２ｎ＋１（ｎ＝０，１，２，３）番目の規則的な順に位置する４つの撮像素子（Ｐ１，Ｐ３，Ｐ５，Ｐ７），（Ｐ９，Ｐ１１，Ｐ１３，Ｐ１５），…については、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されている。
【００７１】
また、小グループｇ１，ｇ２，ｇ３，…は、２を２乗した４、２を３乗した８ごととしても、それぞれ符号Ｇ＃１、Ｇ％１などで示す大グループをなすように構成される。たとえば、連続した４つの小グループ（ｇ１〜ｇ４），（ｇ５〜ｇ８），…ごとに構成される個々の大グループＧ＃１，Ｇ＃２，…では、小グループ（ｇ１〜ｇ４），（ｇ５〜ｇ８），…単位の接続パターンがそれぞれ異なり、全て同一パターンになることはない。そして、個々の大グループＧ＃１，Ｇ＃２，…内で第４ｎ＋１（ｎ＝０，１，２，３）番目の規則的な順に位置する４つの撮像素子（Ｐ１，Ｐ５，Ｐ９，Ｐ１３），（Ｐ１７，Ｐ２１，Ｐ２５，Ｐ２９），…については、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されている。
【００７２】
さらに、８の小グループ（ｇ１〜ｇ８），（ｇ９〜ｇ１６），…ごとに構成される大グループＧ％１，…でも同様とされ、個々の大グループＧ％１，…内で第８ｎ＋１（ｎ＝０，１，２，３）番目の規則的な順に位置する４つの撮像素子（Ｐ１，Ｐ９，Ｐ１７，Ｐ２５），…については、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されている。
【００７３】
このような接続パターンは、最も大きい大グループＧ％１，…単位に繰り返され、撮像素子Ｐ１，Ｐ２，…の数で言えば３２個ごとに繰り返し構成される。第２実施形態の規則的パターンとしては、以上説明したようなグループ構成および接続パターンをなすように決められている。
【００７４】
このような規則的パターンによれば、全てのピクセル（撮像素子）から信号を抽出するためのフルサンプリングスキャンを行う場合、小グループｇ１，ｇ２，ｇ３，…単位に撮像素子（Ｐ１〜Ｐ４），（Ｐ５〜Ｐ８），…を同時にオンさせ、連続する４行分の信号電圧を信号線Ｌ，…を通じてＡＤコンバータ３０…に一斉に入力させることができる。一方、アドレス線Ａ，…を２本に１本の割合で選択走査するといった１／２サブサンプリングスキャンを行う場合、大グループＧ１，Ｇ２，…単位に撮像素子（Ｐ１〜Ｐ８），（Ｐ９〜Ｐ１６），…を区切りながらも、個々の大グループＧ１，Ｇ２，…内で第１，第３，第５，第７番目に位置する撮像素子（Ｐ１，Ｐ３，Ｐ５，Ｐ７），（Ｐ９，Ｐ１１，Ｐ１３，Ｐ１５），…を同時にオンさせることができる。つまり、１／２サブサンプリングスキャンでも、４行分の信号電圧を信号線Ｌ，…を通じてＡＤコンバータ３０，…に一斉に入力させることができる。
【００７５】
また、１／４サブサンプリングスキャンを行う場合には、大グループＧ＃１，Ｇ＃２，…単位に撮像素子（Ｐ１〜Ｐ１６），（Ｐ１７〜Ｐ３２），…を区切りながらも、個々の大グループＧ＃１，Ｇ＃２，…内で第１，第５，第９，第１３番目に位置する撮像素子（Ｐ１，Ｐ５，Ｐ９，Ｐ１３），（Ｐ１７，Ｐ２１，Ｐ２５，Ｐ２９），…を同時にオンさせることができる。
【００７６】
１／８サブサンプリングスキャンを行う場合には、大グループＧ％１，…単位に撮像素子（Ｐ１〜Ｐ３２），…を区切りながらも、個々の大グループＧ％１，…内で第１，第９，第１７，第２５番目に位置する撮像素子（Ｐ１，Ｐ９，Ｐ１７，Ｐ２５），…を同時にオンさせることができる。つまり、１／２、１／４、１／８サブサンプリングスキャンでも、４行分の信号電圧を信号線Ｌ，…を通じてＡＤコンバータ３０，…に一斉に入力させることができる。
【００７７】
シフトレジスタ４０のレジスタ４１，…は、図９に示すように、信号線Ｌ１に対応する一群が第１の転送ライン４２Ａに、信号線Ｌ２に対応する一群が第２の転送ライン４２Ｂに、信号線Ｌ３に対応する一群が第３の転送ライン４２Ｃに、信号線Ｌ４に対応する一群が第４の転送ライン４２Ｄに接続されている。つまり、シフトレジスタ４０は、シフトパルスに同期しながら４本の転送ライン４２Ａ，４２Ｂ，４２Ｃ，４２Ｄを通じて１つずつデジタル画素信号を転送する。このとき、マルチプレクサ回路６１は、シフトレジスタ４０の動作に連動して４本の転送ライン４２Ａ，４２Ｂ，４２Ｃ，４２Ｄを適当なタイミングで切り替える。たとえば、マルチプレクサ回路６１は、第１の転送ライン４２Ａ上のデジタル画素信号を１つずつ順に出力した後、第２の転送ライン４２Ｂに接続を切り替えてデジタル画素信号を出力し、さらに第３の転送ライン４２Ｃ、最後に第４の転送ライン４２Ｄに接続を切り替えてデジタル画素信号を出力する。これにより、シフトレジスタ４０で行ごとにシリアル化された４行分のデジタル画素信号が出力される。
【００７８】
アドレス線選択回路５０は、フルサンプリングスキャンの場合、小グループｇ１，ｇ２，…単位に連続した４本のアドレス線（Ａ１〜Ａ４），（Ａ５〜Ａ８），…を同時に選択走査して通電状態とする。一方、１／２サブサンプリングスキャンの場合、アドレス線選択回路５０は、大グループＧ１，Ｇ２，…単位に区切りながらも大グループＧ１，Ｇ２，…内の第２ｎ＋１（ｎ＝０，１，２，３）番目に対応する４本のアドレス線（Ａ１，Ａ３，Ａ５，Ａ７），…を同時に選択走査して通電状態とする。また、１／４サブサンプリングスキャンの場合、アドレス線選択回路５０は、大グループＧ＃１，Ｇ＃２，…単位に区切りながらも、その大グループＧ＃１，Ｇ＃２，…内の第４ｎ＋１（ｎ＝０，１，２，３）番目に対応する４本のアドレス線（符号省略）を同時に選択走査して通電状態とする。さらに、１／８サブサンプリングスキャンの場合、アドレス線選択回路５０は、大グループＧ％１，…単位に区切りながらも、その大グループＧ％１，…内において第８ｎ＋１（ｎ＝０，１，２，３）番目に対応する４本のアドレス線（符号省略）を同時に選択走査して通電状態とする。すなわち、フルサンプリングスキャンあるいは１／２、１／４、１／８サブサンプリングスキャンのいずれにしても、１回の選択走査ごとにアドレス線Ａ，…を４本同時にオンにできる。
【００７９】
次に、第２実施形態の動作について説明する。なお、動作原理をわかりやすくするために、撮像素子Ｐ，…は、図９にちょうど示される８行６列の総計４８ピクセルのみからなり、ＡＤコンバータ３０…やシフトレジスタ４０などの周辺回路も、それに応じた構成とする。
【００８０】
図１１および図１２は、信号の処理手順を説明するための説明図である。特に、図１１の（ａ）は、動作モードとしてアドレス線Ａ１〜Ａ８を１本ずつ選択走査するフルサンプリングスキャン、図１１の（ｂ）は、同時に４本ずつ選択走査するフルサンプリングスキャン、図１２は、２本に１本の割合で同時に４本ずつ選択走査する１／２サブサンプリングスキャンに対応したタイミングチャートである。なお、図１１の（ａ）は、あくまでも比較参考用にすぎず、実際には、アドレス線Ａ，…を１本ずつ選択走査するといった動作モードはない。
【００８１】
仮に、アドレス線Ａ１〜Ａ８を１本ずつ順に選択走査するといったフルサンプリングスキャンを行う場合、アドレス線選択回路５０は、図１１の（ａ）に示すように、フレーム信号Ｆ１，Ｆ２，…をアサートするごとにアドレス線Ａ１〜Ａ８を１本ずつ順に選択走査する。このとき、フレーム信号Ｆ１，Ｆ２，…の周波数がフレームレートに一致する。
【００８２】
１本のアドレス線Ａ１を選択走査すると、このアドレス線Ａ１に接続された第１行目の撮像素子Ｐ，…がオンになる。同時に、オンした撮像素子Ｐ，…からは、信号電圧が信号線Ｌａ１，Ｌｂ１，…を通じてＡＤコンバータ３０，…に供給される。
【００８３】
ＡＤコンバータ３０，…は、１回の選択走査ごとに基準電圧と信号電圧とを逐次比較し、両電圧が一致したときのクロックカウント数をデジタル画像信号としてシフトレジスタ４０に出力する。シフトレジスタ４０は、１回の選択走査を終えるまでにデジタル画像信号を出力する。その後、同様にしてアドレス線Ａ２，Ａ３，…が順に選択走査され、シフトレジスタ４０からは、１回の選択走査ごとに各行のデジタル画像信号が出力される。つまり、図１１の（ａ）に示すアドレス線選択信号や出力データの１周期分がライン走査周期に相当し、８ライン走査周期で１フレームの処理が完結する。要するに、アドレス線Ａ１〜Ａ８を１本ずつ順に選択走査するフルサンプリングスキャンによれば、ＡＤコンバータ３０は、１フレーム当たり８回のＡＤ変換処理を行わなければならず、動作クロック（クロック周波数）もそれに応じてある程度高い周波数とされる。このときのクロック周波数を「ｆ」とする。
【００８４】
次に、フレームレートは上記と同一条件としつつも、アドレス線Ａ１〜Ａ８を４本ずつ選択走査するといった実際のフルサンプリングスキャンについて考える。この場合、アドレス線選択回路５０は、図１１の（ｂ）に示すように、フレーム信号Ｆ１，Ｆ２，…をアサートするごとに小グループｇ１，ｇ２に対応した４本のアドレス線（Ａ１〜Ａ４），（Ａ５〜Ａ８）を同時に選択走査する。
【００８５】
最初に、４本のアドレス線Ａ１〜Ａ４を同時に選択走査すると、これらのアドレス線Ａ１〜Ａ４に接続された第１〜第４行目の撮像素子Ｐ，…がオンになる。同時に、オンした撮像素子Ｐ，…からは、信号電圧が信号線Ｌ１〜Ｌ４を通じてＡＤコンバータ３０，…に供給される。
【００８６】
ＡＤコンバータ３０，…は、１回の選択走査ごとに基準電圧と信号電圧とを逐次比較し、両電圧が一致したときのクロックカウント数をデジタル画像信号としてシフトレジスタ４０に出力する。シフトレジスタ４０は、１回の選択走査を終えるまでに４行分のデジタル画像信号を出力する。その後、同様にしてアドレス線Ａ５〜Ａ８が同時に選択走査され、シフトレジスタ４０からは、４行分のデジタル画像信号が出力される。この場合、図１１の（ｂ）に示すアドレス線選択信号や出力データの１周期分がライン走査周期に相当し、２ライン走査周期で１フレームの処理が完結する。
【００８７】
ここで、先述したフルサンプリングスキャンと異なる点は、１回の選択走査で４行分のデジタル画像信号が得られる点にある。また、シフトレジスタ４０は、ライン走査周期内にマルチプレクサ回路６１により転送ライン４２Ａ，４２Ｂ，４２Ｃ，４２Ｄが切り替えられるため、このマルチプレクサ回路６１を通じて４行分のデジタル画素信号がシリアル出力される点も異なる。なお、マルチプレクサ回路６１は、シフトレジスタ４０からのデジタル画素信号を行順に出力するように、転送ライン４２Ａ，４２Ｂ，４２Ｃ，４２Ｄを切り替える。たとえば、最初の４行分を出力する段階（アドレス線Ａ１〜Ａ４の選択走査段階）では、符号４２Ａ，４２Ｂ，４２Ｃ，４２Ｄの順に転送ラインが切り替えられ、次の４行分を出力する段階（アドレス線Ａ５〜Ａ８の選択走査段階）では、符号４２Ｂ，４２Ｃ，４２Ｄ，４２Ａの順に切り替えられる。
【００８８】
つまり、実際のフルサンプリングスキャンによれば、ＡＤコンバータ３０によるＡＤ変換処理は、１フレーム当たり２回とされる。その結果、ライン走査周期を長く設定してクロック周波数を先のフルサンプリングスキャンより低いｆ／４程度とすることができる。
【００８９】
さらに、フレームレートは上記と同一条件とした上で、１／２サブフルサンプリングスキャンについて考える。この場合、アドレス線選択回路５０は、図１２に示すように、フレーム信号Ｆ１，Ｆ２，…をアサートするごとに大グループＧ１内の第２ｎ＋１（ｎ＝０，１，２，３）番目に対応したアドレス線Ａ１，Ａ３，Ａ５，Ａ７を同時に選択走査する。
【００９０】
４本のアドレス線Ａ１，Ａ３，Ａ５，Ａ７を同時に選択走査すると、これらのアドレス線Ａ１，Ａ３，Ａ５，Ａ７に接続された第１，第３，第５，第７行目の撮像素子Ｐ，…がオンになる。同時に、オンした撮像素子Ｐ，…からは、信号電圧が信号線Ｌ１〜Ｌ４を通じてＡＤコンバータ３０，…に供給される。
【００９１】
ＡＤコンバータ３０，…は、１回の選択走査ごとに基準電圧と信号電圧とを逐次比較し、両電圧が一致したときのクロックカウント数をデジタル画像信号としてシフトレジスタ４０に出力する。シフトレジスタ４０は、１回の選択走査を終えるまでに４行分のデジタル画像信号を出力する。この場合、図１２に示すアドレス線選択信号や出力データの１周期分がライン走査周期に相当するので、１ライン走査周期で１フレームの処理が完結してしまう。
【００９２】
このような１／２サブサンプリングスキャンでは、１回の選択走査で４行分のデジタル画像信号が得られるも、１行おきに隔てたデジタル画像信号が得られる。つまり、シフトレジスタ４０は、ライン走査周期内にマルチプレクサ回路６１により転送ラインが符号４２Ａ，４２Ｃ，４２Ｂ，４２Ｄの順に切り替えられるので、このマルチプレクサ回路６１を通じて１行おきのデジタル画素信号がシリアル出力される。このとき、１行おきのデジタル画素信号の中でも、第２，第４，第６列目のデジタル画素信号が不要として破棄される。そのため、最終的には、８行６列の４８ピクセルから１２ピクセル分のデジタル画素信号が抽出され、１フレーム分のデータ量がフルサンプリングスキャンの１／４とされる。
【００９３】
よって、第２実施形態の１／２サブサンプリングスキャンによれば、ＡＤコンバータ３０によるＡＤ変換処理は、１フレーム当たり１回で済み、ライン走査周期をさらに長く設定してクロック周波数をｆ／８程度にすることができる。このようなクロック周波数の低減率は、ピクセル数がどれだけ多くなってもサブサンプリングスキャンのレベルを変えない限り一定とされ、１／２サブサンプリングスキャンでは常にｆ／８程度となる。また、同様の動作原理に基づき、１／４、１／８サブサンプリングスキャンとすれば、それぞれクロック周波数をｆ／１６、ｆ／３２程度にすることができる。
【００９４】
つまり、再び図１０を参照して説明すると、フルサンプリングスキャン時には、図中の網掛け部分で示すように、小グループｇ１，ｇ２，…を構成するＰ１〜Ｐ４の４行、Ｐ５〜Ｐ８の４行、…ごとに画素データが得られるので、クロック周波数をｆ／４程度にすることができる。
【００９５】
また、１／２サブサンプリングスキャン時には、大グループＧ１，Ｇ２，…ごとに区切りながらも、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されて規則的に位置するＰ１，Ｐ３，Ｐ５，Ｐ７の４行、Ｐ９，Ｐ１１，Ｐ１３，Ｐ１５の４行、…ごとに画素データが得られるので、クロック周波数をｆ／８程度にすることができる。
【００９６】
さらに、１／４サブサンプリングスキャン時には、大グループＧ＃１，Ｇ＃２，…ごとに区切りながらも、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されて規則的に位置するＰ１，Ｐ５，Ｐ９，Ｐ１３の４行、Ｐ１７，Ｐ２１，Ｐ２５，Ｐ２９の４行、…ごとに画素データが得られるので、クロック周波数をｆ／１６程度にすることができる。
【００９７】
最もサンプリング率の小さい１／８サブサンプリングスキャン時には、大グループＧ％１，Ｇ％２（Ｇ＆２以降は図示省略），…ごとに区切りながらも、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されて規則的に位置するＰ１，Ｐ９，Ｐ１７，Ｐ２５の４行、Ｐ３３，Ｐ４１，Ｐ４９，Ｐ５７（Ｐ３３以降は図示省略）の４行、…ごとに画素データが得られるので、クロック周波数をｆ／３２程度にすることができる。
【００９８】
したがって、第２実施形態によれば、たとえば１／２サブサンプリングスキャン時には、アドレス線Ａ，…を１本ずつ選択走査する場合のＡＤコンバータ３０の動作クロック（クロック周波数）ｆに比べ、その動作クロックをｆ／８まで低減させることができ、ひいては動作クロックと消費電力との比例的関係から消費電力を大幅に低減させることができる。
【００９９】
また、１／４サブサンプリングスキャンの場合、動作クロックをｆ／１６まで低減させることができ、消費電力をさらに大幅に低減させることができる。さらに、１／８サブサンプリングスキャンとすれば、消費電力の点でさらに大きな効果が得られる。
【０１００】
また、第２実施形態でも、サブサンプリングスキャン時におけるＡＤコンバータ３０の動作クロック、あるいはアドレス線選択回路５０のライン走査周期などをバランス良く調整すれば、高フレームレート化と省電力化とを両立させることができる。
【０１０１】
次に、第３の実施形態について説明する。なお、先述した第１あるいは第２の実施形態と同様の点については、説明を省略する。
【０１０２】
図１３は、第３実施形態に係るエリアイメージセンサの構成図である。第３実施形態に係るエリアイメージセンサは、カラー入力方式に適したものである。撮像素子Ｐ，…のそれぞれには、ＲＧＢ３原色のうちのいずれか１色のフィルタがかけられている。具体的に言うと、仮想線で示す２行２列の撮像素子Ｐ，…が１ピクセルとされ、色フィルタは、一例として１ピクセルごとに左上がＧ、右上がＲ、左下がＢ、右下がＧとなるように配列されている。このようなピクセル構造では、１つの撮像素子Ｐが１サブピクセルに相当する。したがって、１ピクセルのカラー画素信号は、２行２列をなす４サブピクセル（撮像素子）分のデジタル画素信号からなる。
【０１０３】
また、第３実施形態では、１列当たりの信号線Ｌ，…の本数（４本）については第２実施形態と同様とされる一方で、信号線Ｌ，…と撮像素子Ｐ，…との規則的パターンが第２実施形態とは若干異なる。
【０１０４】
図１４は、第３実施形態における第１列目の規則的パターンを説明するための説明図である。第３実施形態でも、グループ構成や、個々の大グループＧ１，Ｇ２，…内において小グループｇ１，ｇ２単位の接続パターンが異なるように構成されている点は、第２実施形態と同様である。一方、列全体について見ると、小グループｇ１，ｇ２，…単位の信号線Ｌ１〜Ｌ４に対する接続パターンが２種類しかない。そのため、個々の大グループＧ１，Ｇ２，…内で第４ｎ＋１と第４ｎ＋２（ｎ＝０，１）番目の規則的な順に位置する４つの撮像素子（Ｐ１，Ｐ２，Ｐ５，Ｐ６），（Ｐ９，Ｐ１０，Ｐ１３，Ｐ１４），…については、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されている。
【０１０５】
また、符号Ｇ＃１，Ｇ＃２，…で示す大グループとしても、個々の大グループＧ＃１，Ｇ＃２，…内で第８ｎ＋１と第８ｎ＋２（ｎ＝０，１）番目の規則的な順に位置する４つの撮像素子（Ｐ１，Ｐ２，Ｐ９，Ｐ１０），（Ｐ１７，Ｐ１８，Ｐ２５，Ｐ２６），…については、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されている。
【０１０６】
さらに、符号Ｇ％１，…で示す大グループとしても、個々の大グループＧ％１，…内で第１６ｎ＋１と第１６ｎ＋２（ｎ＝０，１）番目の規則的な順に位置する４つの撮像素子（Ｐ１，Ｐ２，Ｐ１７，Ｐ１８），…については、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されている。
【０１０７】
このような接続パターンは、最も大きい大グループＧ％１，…単位に繰り返され、撮像素子Ｐ１，Ｐ２，…の数で言えば３２個ごとに繰り返し構成される。第３実施形態の規則的パターンとしては、以上説明したようなグループ構成および接続パターンをなすように決められている。
【０１０８】
このような規則的パターンによれば、全てのピクセル（撮像素子）から信号を抽出するためのフルサンプリングスキャンを行う場合の動作は、小グループｇ１，ｇ２，ｇ３，…単位として第２実施形態と同様である。一方、アドレス線Ａ，…を２本に１本の割合で選択走査するといった１／２サブサンプリングスキャンを行う場合、大グループＧ１，Ｇ２，…単位に撮像素子（Ｐ１〜Ｐ８），（Ｐ９〜Ｐ１６），…を区切りながらも、個々の大グループＧ１，Ｇ２，…内で第１，第２，第５，第６番目に位置する撮像素子（Ｐ１，Ｐ２，Ｐ５，Ｐ６），（Ｐ９，Ｐ１０，Ｐ１３，Ｐ１４），…を同時にオンさせることができる。つまり、１／２サブサンプリングスキャンでも、４行分の信号電圧を信号線Ｌ，…を通じてＡＤコンバータ３０，…に一斉に入力させることができる。
【０１０９】
また、１／４サブサンプリングスキャンを行う場合には、大グループＧ＃１，Ｇ＃２，…単位に撮像素子（Ｐ１〜Ｐ１６），（Ｐ１７〜Ｐ３２），…を区切りながらも、個々の大グループＧ＃１，Ｇ＃２，…内で第１，第２，第９，第１０番目に位置する撮像素子（Ｐ１，Ｐ２，Ｐ９，Ｐ１０），（Ｐ１７，Ｐ１８，Ｐ２５，Ｐ２６），…を同時にオンさせることができる。
【０１１０】
１／８サブサンプリングスキャンを行う場合には、大グループＧ％１，…単位に撮像素子（Ｐ１〜Ｐ３２），…を区切りながらも、個々の大グループＧ％１，…内で第１，第２，第１７，第１８番目に位置する撮像素子（Ｐ１，Ｐ２，Ｐ１７，Ｐ１８），…を同時にオンさせることができる。つまり、１／２、１／４、１／８サブサンプリングスキャンでも、４行分の信号電圧を信号線Ｌ，…を通じてＡＤコンバータ３０，…に一斉に入力させることができる。
【０１１１】
アドレス線選択回路５０は、フルサンプリングスキャンの場合、小グループｇ１，ｇ２，…単位に連続した４本のアドレス線（Ａ１〜Ａ４），（Ａ５〜Ａ８），…を同時に選択走査して通電状態とする。一方、１／２サブサンプリングスキャンの場合、アドレス線選択回路５０は、大グループＧ１，Ｇ２，…単位に区切りながらも大グループＧ１，Ｇ２，…内の第４ｎ＋１と第４ｎ＋２（ｎ＝０，１）番目に対応する４本のアドレス線（Ａ１，Ａ２，Ａ５，Ａ６），…を同時に選択走査して通電状態とする。また、１／４サブサンプリングスキャンの場合、アドレス線選択回路５０は、大グループＧ＃１，Ｇ＃２，…単位に区切りながらも、その大グループＧ＃１，Ｇ＃２，…内の第８ｎ＋１と第８ｎ＋２（ｎ＝０，１）番目に対応する４本のアドレス線（符号省略）を同時に選択走査して通電状態とする。さらに、１／８サブサンプリングスキャンの場合、アドレス線選択回路５０は、大グループＧ％１，…単位に区切りながらも、その大グループＧ％１，…内において第１６ｎ＋１と第１６ｎ＋２（ｎ＝０，１）番目に対応する４本のアドレス線（符号省略）を同時に選択走査して通電状態とする。すなわち、フルサンプリングスキャンあるいは１／２、１／４、１／８サブサンプリングスキャンのいずれにしても、１回の選択走査ごとにアドレス線Ａ，…を４本同時にオンにできる。
【０１１２】
次に、第３実施形態の動作について説明する。なお、動作タイミングについては、第２実施形態に対応する図１１や図１２の内容と同様となるため図示省略する。
【０１１３】
第３実施形態の動作モードとして、フレームレートはフルサンプリングスキャンと同一条件とした１／２サブフルサンプリングスキャンについて考える。この場合、アドレス線選択回路５０は、フレーム信号をアサートするごとに大グループＧ１内の第４ｎ＋１と第４ｎ＋２（ｎ＝０，１）番目に対応したアドレス線Ａ１，Ａ２，Ａ５，Ａ６を同時に選択走査する。
【０１１４】
４本のアドレス線Ａ１，Ａ２，Ａ５，Ａ６を同時に選択走査すると、これらのアドレス線Ａ１，Ａ２，Ａ５，Ａ６に接続された第１，第２，第５，第６行目の撮像素子Ｐ，…がオンになる。同時に、オンした撮像素子Ｐ，…からは、信号電圧が信号線Ｌ１〜Ｌ４を通じてＡＤコンバータ３０，…に供給される。
【０１１５】
ＡＤコンバータ３０，…は、１回の選択走査ごとに基準電圧と信号電圧とを逐次比較し、両電圧が一致したときのクロックカウント数をデジタル画像信号としてシフトレジスタ４０に出力する。シフトレジスタ４０は、１回の選択走査を終えるまでに４行分のデジタル画像信号を出力する。その後、大グループＧ２，…単位に同様の動作が繰り返し行われる。したがって、このような１／２サブサンプリングスキャンとしても、先の第２実施形態と同様に、１ライン走査周期で１フレームの処理が完結してしまう。また、１フレーム分のデータ量がフルサンプリングスキャンの１／４になる。そして、ＡＤコンバータ３０の動作クロック（クロック周波数）については、ｆ／８程度にすることができる。
【０１１６】
また、第２実施形態と同様の動作原理から、１／４、１／８サブサンプリングスキャンとすれば、それぞれクロック周波数をｆ／１６、ｆ／３２程度にすることができる。
【０１１７】
つまり、再び図１４を参照して説明すると、フルサンプリングスキャン時には、図中の網掛け部分で示すように、小グループｇ１，ｇ２，…を構成するＰ１〜Ｐ４の４行、Ｐ５〜Ｐ８の４行、…ごとに画素データが得られるので、クロック周波数をｆ／４程度にすることができる。
【０１１８】
また、１／２サブサンプリングスキャン時には、大グループＧ１，Ｇ２，…ごとに区切りながらも、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されて規則的に位置するＰ１，Ｐ２，Ｐ５，Ｐ６の４行、Ｐ９，Ｐ１０，Ｐ１３，Ｐ１４の４行、…ごとに画素データが得られるので、クロック周波数をｆ／８程度にすることができる。
【０１１９】
さらに、１／４サブサンプリングスキャン時には、大グループＧ＃１，Ｇ＃２，…ごとに区切りながらも、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されて規則的に位置するＰ１，Ｐ２，Ｐ９，Ｐ１０の４行、Ｐ１７，Ｐ１８，Ｐ２５，Ｐ２６の４行、…ごとに画素データが得られるので、クロック周波数をｆ／１６程度にすることができる。
【０１２０】
最もサンプリング率の小さい１／８サブサンプリングスキャン時には、大グループＧ％１，Ｇ％２（Ｇ＆２以降は図示省略），…ごとに区切りながらも、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されて規則的に位置するＰ１，Ｐ２，Ｐ１７，Ｐ１８の４行、Ｐ３３，Ｐ３４，Ｐ４９，Ｐ５０（Ｐ３３以降は図示省略）の４行、…ごとに画素データが得られるので、クロック周波数をｆ／３２程度にすることができる。
【０１２１】
したがって、第３実施形態によれば、サブサンプリングスキャン時に１つのピクセルがサブピクセル単位に分解されないような規則的パターンとされているので、カラー入力方式としても第２実施形態と同様の効果を得ることができる。
【０１２２】
さらに、第４の実施形態について説明する。なお、先述した第１ないし第３の実施形態と同様の点については、説明を省略する。
【０１２３】
図１５は、第４実施形態に係るエリアイメージセンサの構成図である。第４実施形態に係るエリアイメージセンサも、第３実施形態と同様にカラー入力方式に適したものである。ＲＧＢ３原色の色フィルタは、図１３と同様のパターンをなすように配列されており、仮想線で示す２行２列の撮像素子（サブピクセル）Ｐ，…が１ピクセルをなす。
【０１２４】
第４実施形態では、２列につき８本の信号線Ｌ１〜Ｌ８が割り当てられている。つまり、８本の信号線Ｌ１〜Ｌ８は、２列の撮像素子Ｐ，…に共用されるように接続されている。そのため、１列当たりの信号線Ｌ，…の本数は４本とされ、第３実施形態などと同様とされる。
【０１２５】
図１６は、第４実施形態における第１列目の規則的パターンを説明するための説明図である。第４実施形態でも、グループ構成の点では第３実施形態などと同様とされる。一方、第１列目に限って列全体について見ると、小グループｇ１，ｇ２，…単位の信号線Ｌ１〜Ｌ８に対する接続パターンが４種類あるものの、そのうちの２種類は、信号線Ｌ１〜Ｌ４のみを対象としたものであり、他の２種類は、信号線Ｌ５〜Ｌ８のみを対象としたものである。そのため、個々の大グループＧ１，Ｇ２，…内で第４ｎ＋１と第４ｎ＋２（ｎ＝０，１）番目の規則的な順に位置する４つの撮像素子（Ｐ１，Ｐ２，Ｐ５，Ｐ６），（Ｐ９，Ｐ１０，Ｐ１３，Ｐ１４），…については、信号線Ｌ１〜Ｌ４あるいは信号線Ｌ５〜Ｌ８のいずれの一群に対応しつつ、それぞれ異なる信号線（Ｌ１〜Ｌ４），（Ｌ５〜Ｌ８）に接続されている。
【０１２６】
また、符号Ｇ＃１，Ｇ＃２，…で示す大グループについて見ると、個々の大グループＧ＃１，Ｇ＃２，…内で第８ｎ＋１と第８ｎ＋２（ｎ＝０，１）番目の規則的な順に位置する４つの撮像素子（Ｐ１，Ｐ２，Ｐ９，Ｐ１０），（Ｐ１７，Ｐ１８，Ｐ２５，Ｐ２６），…については、それぞれ異なる信号線Ｌ１〜Ｌ８に接続されている。
【０１２７】
さらに、符号Ｇ％１，…で示す大グループとしても、個々の大グループＧ％１，…内で第１６ｎ＋１と第１６ｎ＋２（ｎ＝０，１）番目の規則的な順に位置する４つの撮像素子（Ｐ１，Ｐ２，Ｐ１７，Ｐ１８），…については、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されている。
【０１２８】
また、図１５に示すように、列全体の接続パターンは、奇数列の第１列目と第３列目とが同一パターンからなり、偶数列の第２列目と第４列目とが同一パターンからなる。そして、隣り合う第１列目と第２列目、第３列目と第４列目とでは、接続パターンが対象的に形成されている。これから明らかなように、１列おきに同一の配線パターンが形成されている。このような接続パターンは、最も大きい大グループＧ％１，…単位に繰り返され、撮像素子Ｐ１，Ｐ２，…の数で言えば３２個ごとに繰り返し構成される。第４実施形態の規則的パターンとしては、以上説明したようなグループ構成および接続パターンをなすように決められている。
【０１２９】
このような規則的パターンによっても、第３実施形態と同様の動作を実現することができる。したがって、１／２、１／４、１／８サブサンプリングスキャンを行う場合、それぞれのサブサンプリングスキャンに対応して４行分の信号電圧を、８本の信号線Ｌ１〜Ｌ８のうちの４本を通じてＡＤコンバータ３０，…に一斉に入力させることができる。
【０１３０】
つまり、再び図１６を参照して説明すると、フルサンプリングスキャン時には、図中の網掛け部分で示すように、小グループｇ１，ｇ２，…を構成するＰ１〜Ｐ４の４行、Ｐ５〜Ｐ８の４行、…ごとに画素データが得られるので、クロック周波数をｆ／４程度にすることができる。
【０１３１】
また、１／２サブサンプリングスキャン時には、大グループＧ１，Ｇ２，…ごとに区切りながらも、それぞれ異なる信号線Ｌ１〜Ｌ８に接続されて規則的に位置するＰ１，Ｐ２，Ｐ５，Ｐ６の４行、Ｐ９，Ｐ１０，Ｐ１３，Ｐ１４の４行、…ごとに画素データが得られるので、クロック周波数をｆ／８程度にすることができる。
【０１３２】
さらに、１／４サブサンプリングスキャン時には、大グループＧ＃１，Ｇ＃２，…ごとに区切りながらも、それぞれ異なる信号線Ｌ１〜Ｌ８に接続されて規則的に位置するＰ１，Ｐ２，Ｐ９，Ｐ１０の４行、Ｐ１７，Ｐ１８，Ｐ２５，Ｐ２６の４行、…ごとに画素データが得られるので、クロック周波数をｆ／１６程度にすることができる。
【０１３３】
最もサンプリング率の小さい１／８サブサンプリングスキャン時には、大グループＧ％１，Ｇ％２（Ｇ＆２以降は図示省略），…ごとに区切りながらも、それぞれ異なる信号線Ｌ１〜Ｌ４に接続されて規則的に位置するＰ１，Ｐ２，Ｐ１７，Ｐ１８の４行、Ｐ３３，Ｐ３４，Ｐ４９，Ｐ５０（Ｐ３３以降は図示省略）の４行、…ごとに画素データが得られるので、クロック周波数をｆ／３２程度にすることができる。
【０１３４】
したがって、第４実施形態によっても、カラー入力方式に適して先の第３実施形態と同様の効果を得ることができる。
【０１３５】
なお、第４実施形態の変形例としては、図１７および図１８に示すような構成としても良い。
【０１３６】
このような変形例でも、２列につき８本の信号線Ｌ１〜Ｌ８が割り当てられ、１列当たりの信号線Ｌ，…の本数は４本とされる。先の第４実施形態と異なる点としては、相対する２つの撮像素子Ｐ，Ｐが常に隣り合う信号線Ｌ，Ｌに対して接続されている点にある。そのため、個々の大グループＧ１，Ｇ２，…内で第４ｎ＋１と第４ｎ＋２（ｎ＝０，１）番目の規則的な順に位置する４つの撮像素子（Ｐ１，Ｐ２，Ｐ５，Ｐ６），（Ｐ９，Ｐ１０，Ｐ１３，Ｐ１４），…については、奇数列に当たる信号線Ｌ１，Ｌ３，Ｌ５，Ｌ７、あるいは偶数列に当たる信号線Ｌ２，Ｌ４，Ｌ６，Ｌ８のいずれかの一群に対応しつつ、それぞれ異なる信号線（Ｌ１，Ｌ３，Ｌ５，Ｌ７），（Ｌ２，Ｌ４，Ｌ６，Ｌ８）に接続されている。
【０１３７】
また、符号Ｇ＃１，Ｇ＃２，…で示す大グループについて見ると、個々の大グループＧ＃１，Ｇ＃２，…内で第８ｎ＋１と第８ｎ＋２（ｎ＝０，１）番目の規則的な順に位置する４つの撮像素子（Ｐ１，Ｐ２，Ｐ９，Ｐ１０），（Ｐ１７，Ｐ１８，Ｐ２５，Ｐ２６），…については、それぞれ異なる信号線Ｌ１〜Ｌ８に接続されている。
【０１３８】
さらに、符号Ｇ％１，…で示す大グループとしても、個々の大グループＧ％１，…内で第１６ｎ＋１と第１６ｎ＋２（ｎ＝０，１）番目の規則的な順に位置する４つの撮像素子（Ｐ１，Ｐ２，Ｐ１７，Ｐ１８），…については、それぞれ異なる信号線Ｌ１，Ｌ３，Ｌ５，Ｌ７に接続されている。
【０１３９】
このような接続パターンによっても、先の第４実施形態と同様の動作を実現することができる。図１８からも明らかなように、フルサンプリングスキャン時には、クロック周波数をｆ／４程度にすることができる。また、１／２サブサンプリングスキャン時には、クロック周波数をｆ／８程度にすることができる。さらに、１／４サブサンプリングスキャン時には、クロック周波数をｆ／１６程度にすることができる。最もサンプリング率の小さい１／８サブサンプリングスキャン時には、クロック周波数をｆ／３２程度にすることができる。
【０１４０】
したがって、第４実施形態の変形例によっても、カラー入力方式に適して先の第３実施形態と同様の効果を得ることができる。
【０１４１】
上記の各実施形態による効果は、たとえば液晶モニタに動画像を表示させる際や、記録用メモリなどに動画像データを取り込む際に特に有効とされる。
【０１４２】
なお、本願発明は、上記の各実施形態に限定されるものではない。
【０１４３】
エリアイメージセンサ１は、デジタルカメラに限らず、たとえばデジタルビデオカメラや撮影機能付きの携帯型電話機などにも適用することができ、さらには工業用の検査装置などにも広く適用できる。
【０１４４】
撮像部１Ａは、厳密に撮像素子を多行多列に配列した構造でなくても良く、たとえばハニカム構造などであっても良い。
【０１４５】
図２には、１フォトダイオードおよび３トランジスタからなる撮像素子の一例を示したが、たとえばスイッチング素子２０については、４トランジスタ構造などとしても良い。
【０１４６】
各列に割り当てる信号線Ｌの本数は、好ましくは４〜８本程度であるが、少なくとも２本以上であれば良い。
【０１４７】
ＡＤコンバータ３０は、スロープ状の基準電圧を用いる方式に限らない。たとえば動作クロックを基にデジタル量としての基準電圧を発生し、この基準電圧と信号電圧とを逐次比較して両電圧が一致したときの電圧値そのものをデジタル画素信号として出力する方式でも良い。
【０１４８】
カラー入力方式の場合、撮像素子ごとにかけられる色フィルタは、ＹＭＣとＧに色分解する補色系のフィルタとしても良い。
【０１４９】
また、１つの撮像素子が入力感度に応じてＲＧＢ３原色に色分解可能な特性を有する場合には、第１や第２の実施形態をカラー入力方式としても適用することができる。
【０１５０】
上記の各実施形態では、複数種類のサブサンプリングスキャンに対応させるために、大グループの中でも最も小さい大グループＧ１，Ｇ２，…単位に同一の接続パターンを繰り返さないように構成したが、たとえば、１／２サブサンプリングスキャンしか行わないのであれば、大グループＧ１，Ｇ２，…単位に同一の接続パターンを繰り返すように構成しても良い。
【０１５１】
その他の点については、本願発明の範囲内で種々の変更が可能である。たとえば、１列当たりの信号線の本数を６本とした場合には、６個の撮像素子で１つの小グループを構成し、１／２サブサンプリングスキャン時には、適当な順に位置する６本のアドレス線を１回の選択走査で同時にオンするとしても良い。
【図面の簡単な説明】
【図１】本願発明の第１実施形態に係るエリアイメージセンサの構成図である。
【図２】１つの撮像素子についての回路図である。
【図３】第１列目の規則的パターンを説明するための説明図である。
【図４】１つのＡＤコンバータについてのブロック図である。
【図５】ＡＤコンバータの動作を説明するための説明図である。
【図６】信号の処理手順を説明するための説明図である。
【図７】信号の処理手順を説明するための説明図である。
【図８】信号の処理手順を説明するための説明図である。
【図９】第２実施形態に係るエリアイメージセンサの構成図である。
【図１０】第２実施形態における第１列目の規則的パターンを説明するための説明図である。
【図１１】信号の処理手順を説明するための説明図である。
【図１２】信号の処理手順を説明するための説明図である。
【図１３】第３実施形態に係るエリアイメージセンサの構成図である。
【図１４】第３実施形態における第１列目の規則的パターンを説明するための説明図である。
【図１５】第４実施形態に係るエリアイメージセンサの構成図である。
【図１６】第４実施形態における第１列目の規則的パターンを説明するための説明図である。
【図１７】第４実施形態の変形例を示す構成図である。
【図１８】変形例における第１列目の規則的パターンを説明するための説明図である。
【符号の説明】
１ エリアイメージセンサ
１Ａ 撮像部
１０ フォトダイオード
２０ スイッチング素子
３０ ＡＤコンバータ
４０ シフトレジスタ
４１ レジスタ
４２ 転送ライン
５０ アドレス線選択回路
６０ デュプレクサ回路
６１ マルチプレクサ回路
Ａ アドレス線
Ｌ 信号線
Ｐ 撮像素子
ｇ 小グループ
Ｇ 大グループ
Claims (8)
- 多数の撮像素子が多行多列に配列されたエリアイメージセンサであって、
撮像素子の各列あるいは２列単位に複数本ずつ割り当てられた信号線と、
各信号線の出力端にそれぞれ接続されたアナログ／デジタルコンバータとを備え、
撮像素子の各列においては、１列当たりの信号線の割り当て本数と同数にわたり連続して並ぶ撮像素子ごとに小グループが形成されているとともに、小グループ内では、各撮像素子がそれぞれ異なる信号線に接続され、
さらに、撮像素子の各列においては、２以上にわたり連続して並ぶ小グループごとに大グループが形成されているとともに、この大グループ内では、小グループ単位の信号線に対する接続パターンが２種類以上存在することを特徴とする、エリアイメージセンサ。 - 上記撮像素子の各列に信号線が所定の複数本ずつ割り当てられている場合、撮像素子の各列は、全て同一のグループ構成ならびに信号線に対する接続パターンをなす、請求項１に記載のエリアイメージセンサ。
- 上記撮像素子の２列単位に信号線が所定の複数本ずつ割り当てられている場合、撮像素子の各列は、全て同一のグループ構成をなす一方、信号線に対する接続パターンが１列おきに同一パターンをなす、請求項１に記載のエリアイメージセンサ。
- 上記撮像素子の各列においては、２を累乗した数の小グループごとに大グループが形成されている、請求項１ないし３のいずれかに記載のエリアイメージセンサ。
- 上記撮像素子の各列には、小グループの数が異なる２種類以上の大グループが存在する、請求項４に記載のエリアイメージセンサ。
- 上記大グループ内においては、１列当たりの信号線の割り当て本数と同数の撮像素子であって、所定の規則的な順に位置する撮像素子がそれぞれ異なる信号線に接続されている、請求項１ないし５のいずれかに記載のエリアイメージセンサ。
- 上記撮像素子の各行に１本ずつ割り当てられ、１本につき当該行内の撮像素子全てが接続されたアドレス線と、
上記アドレス線を大グループ単位に区切りながら選択する際、１列当たりの信号線の割り当て本数と同数の本数からなり、所定の規則的な順に位置する撮像素子の行に対応するアドレス線を同時に選択するアドレス線選択回路と、
上記アドレス線選択回路がアドレス線を選択するごとにアナログ／デジタルコンバータの各々から出力されてきたデジタル信号を取り込むとともに、これらのデジタル信号を複数の転送ラインにのせて出力するシフトレジスタと、
上記シフトレジスタの転送ラインを切り替えてデジタル信号を出力させるデュプレクサ回路あるいはマルチプレクサ回路とを有する、請求項６に記載のエリアイメージセンサ。 - 上記アナログ／デジタルコンバータは、上記アドレス線選択回路がアドレス線を選択するごとに信号線から入力される信号電圧と当該アドレス線の選択時間内に変化する基準電圧とを逐次比較し、両電圧が一致したときの電圧値そのものあるいはカウント値をデジタル信号として上記シフトレジスタに出力する、請求項７に記載のエリアイメージセンサ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002321014A JP3751931B2 (ja) | 2002-11-05 | 2002-11-05 | エリアイメージセンサ |
| PCT/JP2003/013096 WO2004034697A1 (ja) | 2002-10-11 | 2003-10-10 | エリアイメージセンサ |
| US10/530,949 US20060146155A1 (en) | 2002-10-11 | 2003-10-10 | Area image sensor |
| KR1020057004851A KR100707866B1 (ko) | 2002-10-11 | 2003-10-10 | 에리어 이미지 센서 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002321014A JP3751931B2 (ja) | 2002-11-05 | 2002-11-05 | エリアイメージセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004158958A JP2004158958A (ja) | 2004-06-03 |
| JP3751931B2 true JP3751931B2 (ja) | 2006-03-08 |
Family
ID=32801693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002321014A Expired - Fee Related JP3751931B2 (ja) | 2002-10-11 | 2002-11-05 | エリアイメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3751931B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4492250B2 (ja) | 2004-08-11 | 2010-06-30 | ソニー株式会社 | 固体撮像素子 |
| JP4110193B1 (ja) | 2007-05-02 | 2008-07-02 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| JP2009159069A (ja) | 2007-12-25 | 2009-07-16 | Panasonic Corp | 固体撮像装置およびカメラ |
| JP5971959B2 (ja) * | 2012-01-19 | 2016-08-17 | キヤノン株式会社 | マトリクス基板、検出装置、及び、検出システム |
-
2002
- 2002-11-05 JP JP2002321014A patent/JP3751931B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004158958A (ja) | 2004-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1675408B1 (en) | Drive method for solid-state imaging device, solid-state imaging device, and imaging apparatus | |
| US6522356B1 (en) | Color solid-state imaging apparatus | |
| EP2359603B1 (en) | Charge-coupled image sensor with binning same-color pixels | |
| KR100823376B1 (ko) | 촬상장치 및 촬상시스템 | |
| JP2009246465A (ja) | 撮像装置、撮像モジュール、及び撮像システム | |
| JP3902525B2 (ja) | 画像信号処理装置 | |
| JP3751931B2 (ja) | エリアイメージセンサ | |
| US8836829B2 (en) | Imaging device and imaging system that converts a pixel bit width depending on an operation mode | |
| EP1708483A1 (en) | Solid state imaging apparatus and driving method of the solid state imaging apparatus | |
| US8045025B2 (en) | Image pickup device adaptable to display fewer vertical pixels | |
| US20030156209A1 (en) | Method and apparatus for processing image signals | |
| KR100707866B1 (ko) | 에리어 이미지 센서 | |
| JP2005354656A (ja) | 画素配列装置、固体撮像装置及びカメラ | |
| CN100407773C (zh) | 面型图像传感器 | |
| JP2005191943A (ja) | 固体撮像装置およびこれを備えたカメラ | |
| JP2658443B2 (ja) | 固体撮像装置の駆動方法 | |
| JP3972645B2 (ja) | 固体撮像素子 | |
| JPH0746371A (ja) | カラーｃｃｄラインセンサ | |
| JPH06343144A (ja) | 固体撮像装置 | |
| JP2000209599A (ja) | 固体撮像装置およびその駆動方法並びにカメラシステム | |
| JP2004221771A (ja) | 固体撮像装置、カメラおよびカメラシステム | |
| JP3481822B2 (ja) | 固体撮像装置およびカラーリニアイメージセンサ | |
| JPS5834996B2 (ja) | カラ−コタイサツゾウソウチ | |
| JP4048849B2 (ja) | 固体撮像素子 | |
| KR100710688B1 (ko) | 이미지 센서 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081216 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |