JP3751894B2

JP3751894B2 - High frequency power amplifier and control circuit thereof

Info

Publication number: JP3751894B2
Application number: JP2002057761A
Authority: JP
Inventors: 宏平森塚
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-03-05
Filing date: 2002-03-04
Publication date: 2006-03-01
Anticipated expiration: 2022-03-04
Also published as: JP2002335135A

Description

【０００１】
【発明の属する技術分野】
本発明はバイポーラトランジスタを用いた高周波電力増幅器及びその制御回路に関する。より具体的には、本発明はこの種の高周波電力増幅器のバイアス回路の改良に関する。
【０００２】
【従来の技術】
近年の携帯電話や携帯情報端末には、１ＧＨｚ以上の周波数領域で高効率な電力増幅を行うトランジスタが不可欠になっている。このような、トランジスタのうち、特にＧａＡｓ基板上に形成したヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、高周波特性が優れ、低電圧でも高効率に動作する。このため、このタイプのバイポーラトランジスタは、携帯電話等における電池個数を減らし端末を軽量化するという要求に合致していることから特に注目を集めている。また、ヘテロ接合バイポーラトランジスタは、３次歪が小さく、高線形動作が要求されるデジタル変調に適している。
【０００３】
【発明が解決しようとする課題】
本発明者は、本発明の開発の過程において、携帯電話や携帯情報端末における要求に鑑み、バイポーラトランジスタを用いた高周波電力増幅器について研究を行い、以下のような知見を得た。
【０００４】
図２（ｂ）はバイポーラトランジスタを用いた従来の高周波電力増幅器を示す回路構成図である。この増幅器の高周波回路５０は、高周波を増幅するためのｎｐｎトランジスタ１を有し、そのコレクタ端子に電池９が接続される。トランジスタ１の入力及び出力側には入力整合回路２及び出力整合回路３が夫々接続される。トランジスタ１のベース端子４には、高周波を遮断するチョークコイル５を介してベースバイアス回路６が接続され、ここから直流電流ＩＢが供給される。携帯電話等では、高周波増幅器の利得を制御する機能が要求される。通常この機能は、ベースのバイアス電位を変化させて行う。このため、ベースバイアス回路６には、バイアスレベルを調整する制御端子７が設けられ、増幅器の外部にバイアス制御回路８が設けられる。本発明においては、制御端子７の電圧と電流に注目するので、特にこの値をＶｃｏｎとＩｃｏｎと記す。
【０００５】
電力増幅器の利得制御には、閉ループ制御によるものと開ループ制御によるものとの二種類がある。ＧＭＳＫ（Gaussian filtered Minimum Shift Keying）変調方式等のように高周波電力の大きさが変化しない方式の携帯電話では、高周波出力レベルを検知して、所望の出力が得られるように閉ループ制御によってバイアス制御回路より制御信号が出力される。一方、ＣＤＭＡ（Code Division Multiple Access）方式等のように高周波電力の大きさが時間に応じて変化する方式の携帯電話では、電力増幅器に非線形歪があると所望の周波数帯域外に不要な電波を放射してしまうので、トランジスタは、良好な線形性が保たれるような条件にバイアスされなければならない。従って、電力増幅器は、温度変化等の環境条件の変化に関わりなく電力利得や線形性が一定に保たれるように、開ループ制御によってバイアス制御回路より制御信号を出力する必要がある。
【０００６】
携帯電話に用いられる電力増幅器の高周波トランジスタのコレクタ電流は、典型的には１〜２Ａのオーダーで、電流利得は５０程度である。従って、ベースバイアス回路６は、およそ２０〜４０ｍＡという比較的大きなベース電流ＩＢを供給しなければならない。また、携帯電話の電力増幅器では、電力効率を改善するために、ＡＢ級やＢ級のバイアス条件が選択される。このため、出力電力が大きくなると、ベース電流の大きさが変化する。ベース電流の大きさが変化してもバイアス点が変化しないようにするため、ベースバイアス回路６の出力インピーダンスは、小さくしておく必要がある。
【０００７】
図３は閉ループ制御において図２（ｂ）図示のベースバイアス回路６として使用される従来のバイアス回路を示す回路構成図である。図３図示の如く、このバイアス回路はエミッタフォロワ回路を基本として構成される。エミッタフォロワ回路によって、電流増幅及びインピーダンス変換が行われる。例えば、高周波トランジスタに供給するベース電流ＩＢを４０ｍＡとし、エミッタフォロワトランジスタ１０の電流利得を５０とすると、制御端子７に供給する電流Ｉｃｏｎは、０．８ｍＡとなる。また、高周波トランジスタ及びバイアス回路をＧａＡｓ−ＨＢＴで構成する場合は、ＧａＡｓ−ＨＢＴのベース・エミッタ間のオン電圧が通常１．２５Ｖであるので、制御端子７には、２．５Ｖ以上の電圧を供給する必要がある。
【０００８】
図３の回路は閉ループ制御によって増幅器の利得を制御する方式にのみ専ら用いられている。開ループ制御によって増幅器の利得を制御する方式には、図３の回路は不適である。これは、トランジスタのベース・エミッタ間のオン電圧が温度によって変化してしまうためである。即ち、ＧａＡｓ−ＨＢＴにおいては、ベース・エミッタ間のオン電圧は、−３０℃で１．３０Ｖ、＋１００℃で１．１６Ｖと０．１４Ｖも変化する。従って、制御端子電圧Ｖｃｏｎは、−３０℃で２．６Ｖ程度、＋１００℃で２．３２Ｖ程度と変化させる必要がある。このため、所望の利得や線形性を維持するために一定電圧を与える開ループ制御は適用できない。
【０００９】
図４は閉ループ制御において図２（ｂ）図示のベースバイアス回路６として使用される従来の別のバイアス回路を示す回路構成図である。図４図示の如く、この回路では、エミッタフォロワトランジスタ１０のベース電位を、２個直列に接続したダイオード１１、１２によって決定している。この回路では、エミッタフォロワトランジスタ１０のベースに流れる電流ＩＢ２よりも充分大きな電流Ｉｃｏｎを制御端子７より供給する。ダイオード１１、１２に流れる電流はＩｃｏｎとほぼ等しくなる。ダイオード１１、１２、エミッタフォロワトランジスタ１０、及び高周波トランジスタ１において、ベース・エミッタ間電圧のオン電圧の温度係数が等しければ、温度が変化しても、高周波トランジスタ１のエミッタ電流は、Ｉｃｏｎに比例するように決定される。高周波トランジスタの電力利得は、主にエミッタ電流で決定されるので、Ｉｃｏｎが所望の値になるように制御すればよい。
【００１０】
Ｉｃｏｎは、制御端子電圧Ｖｃｏｎと２個の直列ダイオードのアノード端１３との電位差に比例する。ＧａＡｓ−ＨＢＴでは、−３０℃から＋１００℃の温度範囲で、２個の直列ダイオードのアノード端１３の電位は、０．２９Ｖ変化する。従って、例えば、−３０℃から＋１００℃の温度範囲でバイアス電流の変化を２倍以下に抑えようとすれば、最もバイアス電流が小さくなる−３０℃の時に、抵抗１４における電位降下を０．２９Ｖに設定しなければならない。−３０℃の時に、２個の直列ダイオードのアノード端１３の電位は、およそ２．６Ｖであるので、制御電圧Ｖｃｏｎは、およそ２．９Ｖ必要となる。更に、制御電流Ｉｃｏｎは、エミッタフォロワトランジスタのベース電流ＩＢ２の５倍程度以上は通常必要である。従って、制御電流Ｉｃｏｎは４ｍＡ程度以上となる。
【００１１】
一方、バイアス制御回路８は演算増幅器やＤＡＣ（デジタル・アナログ変換器）によって構成される。近年の携帯電話では、小型軽量化が求められており、電源はリチウムイオン電池を１セルのみ使用する。リチウムイオン電池の出力電圧は、４．３Ｖ程度から３．０Ｖ程度まで変動するので、携帯電話中の安定化電源は、２．７Ｖ以下の電圧しか通常供給できない。従って、演算増幅器によって制御電圧Ｖｃｏｎを生成する場合でも２．６Ｖ程度が上限であり、ＤＡＣによって制御電圧Ｖｃｏｎを生成する場合は２．４Ｖ程度が上限となる。このため、２．６Ｖ以上の制御電圧Ｖｃｏｎを必要とする図３の従来の回路や、２．９Ｖ以上の制御電圧Ｖｃｏｎを必要とする図４の従来の回路は、携帯電話への適用が極めて困難になるという状況が生じている。
【００１２】
更に、ＤＡＣ等は、供給電流の上限が通常１ｍＡ以下であり、制御電流Ｉｃｏｎも好ましくは０．１ｍＡ以下にすることが求められている。このような観点からも、１ｍＡ程度以上の電流を必要とする図３や図４の従来のバイアス回路は、携帯電話への適用が極めて困難になるという状況が生じている。
【００１３】
本発明はかかる観点に鑑みてなされたものであり、低制御電流及び低制御電圧で高精度な利得制御が可能な高周波電力増幅器及びその制御回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の第１の視点は高周波電力増幅器であって、
エミッタ接地のｎｐｎバイポーラトランジスタからなる高周波の増幅を行うための第１トランジスタを具備する高周波回路と、
ｎｐｎバイポーラトランジスタからなる第２トランジスタを具備すると共に、前記第１トランジスタのベース端子に直流電流を出力するための出力端子を具備するエミッタフォロワ回路と、
前記第２トランジスタのベース端子に接続された出力端子を具備する第２電流増幅器と、
前記第２電流増幅器の入力端子に接続された出力端子を具備する第１電流増幅器と、
を具備し、前記第１電流増幅器への入力電流に基づいて、前記第２電流増幅器及び前記エミッタフォロワ回路を介して前記第１トランジスタのベースにおけるバイアスレベルが制御されることを特徴とする。
【００１５】
本発明の第２の視点は高周波電力増幅器であって、
エミッタ接地のｎｐｎバイポーラトランジスタからなる高周波の増幅を行うための第１トランジスタを具備する高周波回路と、
ｎｐｎバイポーラトランジスタからなる第２トランジスタを具備すると共に、前記第１トランジスタのベース端子に直流電流を出力するための出力端子を具備するエミッタフォロワ回路と、
前記第２トランジスタのベース端子に接続された出力端子を具備する第２電流増幅器と、
前記第２電流増幅器の入力端子に接続された出力端子を具備する第１電流増幅器と、
前記第１電流増幅器への入力電圧と前記第１電流増幅器の出力電流との間に線形な関係を保持する保持手段と、
を具備し、前記第１電流増幅器への入力電圧に基づいて、前記第２電流増幅器及び前記エミッタフォロワ回路を介して前記第１トランジスタのベースにおけるバイアスレベルが制御されることを特徴とする。
【００１６】
本発明の第３の視点は、
エミッタ接地のｎｐｎバイポーラトランジスタからなる高周波の増幅を行うための第１トランジスタを具備する高周波回路と、
ｎｐｎバイポーラトランジスタからなる第２トランジスタを具備すると共に、前記第１トランジスタのベース端子に直流電流を出力するための出力端子を具備するエミッタフォロワ回路と、
を具備する高周波電力増幅器のための制御回路であって、
前記第２トランジスタのベース端子に接続された出力端子を具備する第２電流増幅器と、
前記第２電流増幅器の入力端子に接続された出力端子を具備する第１電流増幅器と、
を具備し、前記第１電流増幅器への入力電流に基づいて、前記第２電流増幅器及び前記エミッタフォロワ回路を介して前記第１トランジスタのベースにおけるバイアスレベルが制御されることを特徴とする。
【００１７】
前記第１乃至第３の視点において、望ましくは、前記第２電流増幅器はエミッタ接地のｐｎｐトランジスタからなる第３トランジスタを具備し、前記第１電流増幅器はエミッタ接地のｎｐｎトランジスタからなる第４トランジスタを具備する。
【００１８】
更に、本発明の実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。
【００１９】
【発明の実施の形態】
以下に本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００２０】
図２（ａ）は携帯電話や携帯情報端末に適用される本発明の実施の形態に係る高周波電力増幅器を示す回路構成図である。この増幅器の高周波回路５０は、高周波を増幅するためのｎｐｎトランジスタ１を有し、そのコレクタ端子にリチウムイオン電池９が接続される。トランジスタ１の入力及び出力側には入力整合回路２及び出力整合回路３が夫々接続される。トランジスタ１のベース端子４には、高周波を遮断するチョークコイル５を介してベースバイアス回路６０が接続され、ここから直流電流ＩＢが供給される。ベースバイアス回路６０には、バイアスレベルを調整する制御端子７が設けられ、増幅器の外部にバイアス制御回路８が設けられる。バイアス制御回路８は演算増幅器やＤＡＣ（デジタル・アナログ変換器）によって構成される。
【００２１】
［第１の実施の形態］
図１は図２（ａ）図示のベースバイアス回路６０として使用される本発明の第１の実施の形態に係るバイアス回路を示す回路構成図である。図１図示の如く、このバイアス回路は、高周波回路５０のトランジスタ１のベース端子４にベース電流ＩＢを供給するｎｐｎエミッタフォロワトランジスタ１０を有する。エミッタフォロワトランジスタ１０のベース電位を決定するため、２つのｐｎダイオード１１、１２が直列接続される。２つのｐｎダイオード１１、１２の電流を供給するようにエミッタ接地のｐｎｐトランジスタ１５が配設される。ｐｎｐトランジスタ１５のベース電位を決定するようにｐｎダイオード１６が配設される。ｐｎダイオード１６の電流を供給するようにエミッタ接地のｎｐｎトランジスタ１７が配設される。ｎｐｎトランジスタ１７のベース電位を決定するようにｐｎダイオード１８が配設される。
【００２２】
ｐｎダイオード１８のアノードに抵抗１９が接続され、抵抗１９の一端が制御端子７となる。ｎｐｎエミッタフォロワトランジスタ１０のコレクタ、ｐｎｐトランジスタ１５のエミッタ及びｐｎダイオード１６のアノードは、リチウムイオン電池９の正電極に接続される。図１においては、ｐｎダイオード１１、１２、１６、１８は、トランジスタのベースとコレクタを短絡して構成されたベース・エミッタ間接合を用いて形成される。
【００２３】
後述するように、エミッタフォロワトランジスタ１０と直列接続された２つのｐｎダイオード１１、１２とは、高周波トランジスタ１と共にＧａＡｓ−ＨＢＴチップ上にモノリシックに集積化されていることが好ましい。その他の回路要素は、ＧａＡｓ−ＨＢＴチップで構成してもよいしＳｉチップで構成してもよい。
【００２４】
即ち、ｐｎｐトランジスタ１５、ｐｎダイオード１６、ｎｐｎトランジスタ１７及びｐｎダイオード１８の全てを前記ＧａＡｓ−ＨＢＴチップにモノリシックに集積化することが可能である。また、ｎｐｎトランジスタ１７とｐｎダイオード１８とを前記ＧａＡｓ−ＨＢＴチップにモノリシックに集積化し、ｐｎｐトランジスタ１５とｐｎダイオード１６とをＳｉチップで構成することも可能である。以降の実施の形態の説明では、ｐｎｐトランジスタ１５、ｐｎダイオード１６、ｎｐｎトランジスタ１７及びｐｎダイオード１８をＳｉチップで構成する場合について述べる。
【００２５】
図１図示のバイアス回路においては、先ず、制御端子７からｐｎダイオード１８に電流Ｉｃｏｎが供給される。ｐｎダイオード１８の飽和電流とｎｐｎトランジスタ１７の飽和電流との比をｎ１とすると、ｎｐｎトランジスタ１７のコレクタ電流Ｉ１は、Ｉ１＝ｎ１×Ｉｃｏｎとなる。即ち、ダイオード１８とトランジスタ１７とは利得がｎ１の第１電流増幅器を構成する。
【００２６】
同様に、ｐｎダイオード１６とｐｎｐトランジスタ１５の飽和電流の比をｎ２とすると、ｐｎｐトランジスタ１５のコレクタ電流Ｉ２は、Ｉ２＝ｎ２×Ｉ１となる。即ち、ｐｎダイオード１６とｐｎｐトランジスタ１５とは、利得がｎ２の第２電流増幅器を構成する。ｐｎｐトランジスタ１５のエミッタ電位は、リチウムイオン電池の正電源に直結しており、４．３Ｖから３．０Ｖ程度の間で変動する。これに対して、コレクタ電位は、エミッタフォロワトランジスタ１０のベース電位であるので、最大２．６Ｖ程度である。即ち、ｐｎｐトランジスタ１５のコレクタ・エミッタ間電圧は最大でも−０．４Ｖ程度でトランジスタは飽和せず定電流源として動作する。
【００２７】
ここで、ｎ１を１０、ｎ２を１０となるように選ぶとＩ２＝ｎ２×ｎ１×ＩｃｏｎであるからＩ２＝１００×Ｉｃｏｎとなる。よって、Ｉ２＝４ｍＡの時に、制御端子の電流Ｉｃｏｎは、０．０４ｍＡとなる。抵抗１９を３０ｋΩとすると、抵抗１９の両端の電位差は、１．２Ｖである。Ｓｉのｐｎダイオードのオン電圧は約０．６Ｖなので、制御電圧は１．８Ｖ程度になる。また、Ｓｉのｐｎダイオードのオン電圧の温度係数はおよそ−２ｍＶ／℃なので、−３０℃から＋１００℃までの環境温度の変化があっても、制御電流の変動は高々±１０％程度に抑制できる。
【００２８】
高周波増幅を行うＧａＡｓ−ＨＢＴ１の消費電力は大きく発熱も著しい。しかし、エミッタフォロワトランジスタ１０と２つのｐｎダイオード１１、１２とは、ＧａＡｓ−ＨＢＴ１とモノリシックに集積し接合温度をそろえておくことができる。この場合、高周波増幅を行うＧａＡｓ−ＨＢＴ１のエミッタ電流を、第２電流増幅器の出力電流Ｉ２に比例するように制御することができる。
【００２９】
図１図示のバイアス回路によれば、制御電流を０．１ｍＡ以下に、制御電圧を２Ｖ以下にすることが可能で、ＤＡＣ等による高精度な電力増幅器の利得制御が行えるようになる。また、温度変化に対しても安定なエミッタ電流の設定が可能で、ＣＤＭＡ方式等のように開ループ制御で高精度に利得設定を行う方式にも適用可能となる。
【００３０】
［第２の実施の形態］
図５は図２（ａ）図示のベースバイアス回路６０として使用される本発明の第２の実施の形態に係るバイアス回路を示す回路構成図である。図５図示の如く、このバイアス回路においては、図１図示の回路の２つのｐｎダイオード１１、１２に代え、ｎｐｎトランジスタ２０で構成されるカレントミラー回路が配設される。即ち、高周波回路５０のトランジスタ１のベース端子４にベース電流ＩＢを供給するｎｐｎエミッタフォロワトランジスタ１０のベース電位は、このカレントミラー回路によって実現される。その他は、第１の実施の形態に係る図１図示の構成と同様となっている。
【００３１】
図５図示のバイアス回路においては、エミッタフォロワトランジスタ１０のエミッタ電位がエミッタ電流によらず、ｐｎｐトランジスタ１５とｐｎダイオード１６とで構成される電流増幅器の出力電流Ｉ２が流れるｎｐｎトランジスタ２０のベース電位に等しくなるように制御される。その他は、第１の実施の形態と同様の動作となる。
【００３２】
図５図示のバイアス回路によれば、カレントミラー回路による負帰還作用があるので、図１図示のバイアス回路に比べて高周波トランジスタへのベース電流の供給が低インピーダンスで行える。その他は、第１の実施の形態と同様な効果をもたらす。
【００３３】
［第３の実施の形態］
図６は図２（ａ）図示のベースバイアス回路６０として使用される本発明の第３の実施の形態に係るバイアス回路を示す回路構成図である。図６図示の如く、このバイアス回路においては、図１図示の回路のｐｎダイオード１８が省略される。その他は、第１の実施の形態に係る図１図示の構成と同様となっている。
【００３４】
図６図示のバイアス回路においては、先ず、制御端子７からｎｐｎトランジスタ１７のベースに制御電流Ｉｃｏｎが供給される。ｎｐｎトランジスタ１７の電流利得をβ１とすると、ｎｐｎトランジスタ１７のコレクタ電流Ｉ１は、Ｉ１＝β１×Ｉｃｏｎとなる。即ち、第１電流増幅器がトランジスタ１７よりなり、その利得がβ１である点が第１の実施の形態と異なる。その他は、第１の実施の形態と同様の動作となる。
【００３５】
図６図示のバイアス回路によれば、ｎｐｎトランジスタの電流利得β１は、通常１００程度と大きい。このため、第１の実施の形態に係る図１図示の構成に比べて、制御電流を非常に小さくできる。例えば、Ｉ２を４ｍＡ、第２電流増幅器の電流利得を１０とすれば、制御電流は、４μＡまで削減される。一方、制御電流の温度依存性には電流利得β１の温度変動が乗ってくるので、第１の実施の形態に比べ変動が大きくなる場合がある。従って、第３の実施の形態は閉ループ制御を行う場合に特に有効である。ｎｐｎトランジスタ１７に電流利得の温度依存性が小さいＩｎＧａＰ／ＧａＡｓ−ＨＢＴのような素子を用いると閉ループ制御への適用も可能である。
【００３６】
［第４の実施の形態］
図７は図２（ａ）図示のベースバイアス回路６０として使用される本発明の第４の実施の形態に係るバイアス回路を示す回路構成図である。図７図示の如く、このバイアス回路においては、図６図示の回路のｐｎダイオード１６が省略される。その他は、第３の実施の形態に係る図６図示の構成と同様となっている。
【００３７】
図７図示のバイアス回路においては、先ず、制御端子７からｎｐｎトランジスタ１７のベースに制御電流Ｉｃｏｎが供給される。ｎｐｎトランジスタ１７の電流利得をβ１とすると、ｎｐｎトランジスタ１７のコレクタ電流Ｉ１は、Ｉ１＝β１×Ｉｃｏｎとなる。即ち、第１電流増幅器がトランジスタ１７よりなり、その利得はβ１である。電流Ｉ１は、ｐｎｐトランジスタ１５で増幅される。ｐｎｐトランジスタ１５の電流利得をβ２とすれば、ｐｎｐトランジスタ１５のコレクタ電流Ｉ２は、Ｉ２＝β２×Ｉ１＝β１×β２×Ｉｃｏｎとなる。即ち、第２電流増幅器がトランジスタ１５よりなり、その利得は、β２である点が第３の実施の形態とは異なる。その他は、第３の実施の形態と同様の動作となる。
【００３８】
図７図示のバイアス回路によれば、ｎｐｎトランジスタの電流利得β１は、通常１００程度と大きい。更に、ｐｎｐトランジスタの電流利得も１００程度の大きな値が得られる。このため、第３の実施の形態に比べて、更に制御電流を小さくできる。例えば、Ｉ２を４ｍＡとすれば、制御電流は０．４μＡまで削減される。一方、制御電流の温度依存性には電流利得β１及び電流利得β２の温度変動が乗ってくるので、開ループ制御へ適用するときにはβ１及びβ２の温度変動が小さいトランジスタを選ぶ必要がある。この実施の形態は閉ループ制御を行う場合には非常に有効である。
【００３９】
［第５の実施の形態］
図８は図２（ａ）図示のベースバイアス回路６０として使用される本発明の第５の実施の形態に係るバイアス回路を示す回路構成図である。図８図示の如く、このバイアス回路は２つの制御端子７ａ、７ｂを有する。各制御端子７ａ、７ｂに対応して、電流制御抵抗１９ａ、１９ｂ、ｐｎダイオード１８ａ、１８ｂ、ｎｐｎトランジスタ１７ａ、１７ｂが夫々配設される。その他は、第１の実施の形態に係る図１図示の構成と同様となっている。
【００４０】
図８図示のバイアス回路においては、抵抗１９ｂの値を抵抗１９ａの値の数倍程度にする。一例として、抵抗１９ａを３０ｋΩ、抵抗１９ｂを１００ｋΩとする。ｐｎダイオード１８ａのオン電圧を０．６Ｖとすると、制御端子７ａに１．８Ｖの電圧を与えた時、制御電流は４０μＡとなる。従って、ｐｎダイオード１１、１２のバイアス電流は４ｍＡとなる。
【００４１】
この制御電圧を下げていくとｐｎダイオード１１、１２のバイアス電流を小さくできる。しかし、ｐｎダイオード１８ａ、１８ｂのオン電圧は−３０℃から＋１００℃の温度範囲で０．２Ｖ程度変動する。このため、抵抗１９ａの両端の電位差を０．４Ｖ程度以下にすると温度変動の影響が高周波トランジスタのバイアス電流に現れてしまう。従って、開ループ制御では、抵抗１９ａの電位差の下限を０．４Ｖとすると、ｐｎダイオード１１、１２のバイアス電流は、１．３ｍＡまでしか絞れない。
【００４２】
更に電流を絞るために第２制御端子７ｂを使用する。即ち、第１制御端子７ａを開放または接地し、第２制御端子７ｂに２．０Ｖの電位を与えると、ｐｎダイオード１１、１２のバイアス電流は、１．４ｍＡとなる。抵抗１９ｂの電位差の下限を０．４Ｖとすると、ｐｎダイオード１１、１２のバイアス電流は、０．４ｍＡまで絞れる。
【００４３】
図８図示のバイアス回路によれば、電力増幅トランジスタのエミッタ電流の制御範囲が第１の実施の形態に比べて拡大する。
【００４４】
［第６の実施の形態］
図９は図２（ａ）図示のベースバイアス回路６０として使用される本発明の第６の実施の形態に係るバイアス回路を示す回路構成図である。図９図示の如く、このバイアス回路は８つの制御端子７ａ〜７ｈを有する。各制御端子７ａ〜７ｈに対応して、電流制御抵抗Ｒａ〜Ｒｈ、ｐｎダイオード１８ａ〜１８ｈ、ｎｐｎトランジスタ１７ａ〜１７ｈが夫々配設される。その他は、第１の実施の形態に係る図１図示の構成と同様となっている。
【００４５】
図９図示のバイアス回路においては、抵抗Ｒｂの値を抵抗Ｒａの値の２倍にする。同様に抵抗Ｒｃの値を抵抗Ｒｂの値の２倍にする。以下、同様の設定を繰り返し、Ｒａ＝Ｒｂ／２＝Ｒｃ／４＝Ｒｄ／８＝Ｒｅ／１６＝Ｒｆ／３２＝Ｒｇ／６４＝Ｒｈ／１２８となるように設定する。制御端子７ａ〜７ｈには８ビットのデジタル信号を与え、デジタル信号の高レベル電圧は２Ｖ程度とし、低レベル電圧は０．３Ｖ以下とする。この場合、ｐｎダイオード１６に流れる電流Ｉ１は、デジタル信号をＤ／Ａ変換した値にほぼ比例するので、デジタル信号によって直接、高周波ＨＢＴのバイアス電流を制御することができる。
【００４６】
第５の実施の形態で述べたように、制御電圧を連続的に可変にする方式では、高周波トランジスタのバイアス電流の制御範囲はそれほど大きくできない。一方、この実施の形態に係る図９図示のバイアス回路によれば、制御信号は２Ｖと充分大きく且つ８ビットの分解能で制御電流を可変とすることができる。このため、高周波回路５０のトランジスタ１（図２（ａ）参照）のバイアス電流の制御範囲を大きく取ることができる。更に、この実施の形態によれば、高価なＤＡ変換器が省略可能となる。
【００４７】
［第７の実施の形態］
上述の第１乃至第６の実施の形態においては、理解を容易にするため、高周波電力増幅器が一段の増幅段のみを有するものとして説明を行っている。しかし、携帯電話で使用される高周波電力増幅器は、通常複数の増幅段を有する。図１０はかかる観点に基づく本発明の第７の実施の形態に係る高周波回路及びバイアス回路を示す回路構成図である。即ち、図１０図示の如く、この実施の形態に係る高周波回路５２は、高周波を増幅するための２段のｎｐｎトランジスタ１ａ、１ｂを有する。トランジスタ１ａ、１ｂ間に段間整合回路２１が配設されると共に、入力及び出力側に入力整合回路２及び出力整合回路３が夫々接続される。
【００４８】
一方、この実施の形態に係るバイアス回路は２つのｎｐｎエミッタフォロワトランジスタ１０ａ、１０ｂを有する。各トランジスタ１０ａ、１０ｂに対応して、ダイオード１１ａ、１２ａ；１１ｂ、１２ｂ、ｐｎｐトランジスタ１５ａ、１５ｂ及びダイオード１６ａ、１６ｂが夫々配設される。これにより、トランジスタ１０ａ側の一段目のベース電流ＩＢ１とトランジスタ１０ｂ側の二段目のベース電流ＩＢ２とが独立に制御可能となる。一段目のベース電流ＩＢ１はトランジスタ１ａのベース端子に供給され、二段目のベース電流ＩＢ２はトランジスタ１ｂのベース端子に供給される。
【００４９】
また、このバイアス回路は、第６の実施の形態に係る図９図示の回路と同様、８つの制御端子７ａ〜７ｈを有する。各制御端子７ａ〜７ｈに対応して、電流制御抵抗Ｒａ〜Ｒｈ、ｐｎダイオード１８ａ〜１８ｈ、ｎｐｎトランジスタ１７ａ〜１７ｈが夫々配設される。制御信号として、第６の実施の形態と同様に直接デジタル信号が入力される。制御端子７ａ〜７ｄまでの４ビットの信号が一段目のコントロールに使用され、制御端子７e〜７hまでの４ビットの信号が二段目のコントロールに使用される。
【００５０】
［第８の実施の形態］
マルチバンド対応の携帯電話では２つ以上の電力増幅部が周波数バンドに応じて切り替えて使用される。図１１はかかる観点に基づく本発明の第８の実施の形態に係るバイアス回路を示す回路構成図である。即ち、図１１図示の如く、この実施の形態に係る高周波電力増幅器は、図２（ａ）図示の高周波回路５０と同様な構成の２つの高周波回路５０ａ、５０ｂを有する。高周波回路５０ａ、５０ｂに夫々接続されるように、２つのｎｐｎエミッタフォロワトランジスタ１０ｃ、１０ｄがバイアス回路に配設される。各トランジスタ１０ｃ、１０ｄに対応して、ダイオード１１ｃ、１２ｃ；１１ｄ、１２ｄ、ｐｎｐトランジスタ１５ｃ、１５ｄ及びダイオード１６ｃ、１６ｄが夫々配設される。
【００５１】
また、このバイアス回路においては、第１の実施の形態に係る図１図示の回路と同様、制御端子７を有する第１電流増幅器が、ｎｐｎトランジスタ１７、ｐｎダイオード１８、抵抗１９によって構成される。第１電流増幅器の出力電流Ｉ１は、ｎｐｎトランジスタ２２ｃ、２２ｄで構成される差動切替えスイッチによって、２つの第２電流増幅器５６ｃ（トランジスタ１５ｃ及びダイオード１６ｃで構成される）及び５６ｄ（トランジスタ１５ｄ及びダイオード１６ｄで構成される）のどちらかに入力される。一方の第２電流増幅器５６ｃの出力電流Ｉ２ｃ及び他方の第２電流増幅器５６ｄの出力電流Ｉ２ｄは、第１バイアス回路部（トランジスタ１０ｃ及びダイオード１１ｃ、１２ｃで構成される）及び第２バイアス回路部（トランジスタ１０ｄ及びダイオード１１ｄ、１２ｄで構成される）に夫々供給される。各バイアス回路部からのバイアス電流ＩＢｃ、ＩＢｄは高周波回路５０ａ、５０ｂに夫々供給される。
【００５２】
更に、このバイアス回路においては、トランジスタ２２ｃ、２２ｄで構成される差動切替えスイッチに、インバータ２３、２４を介して入力端子２５が接続される。インバータ２３、２４を介して差動切替えスイッチに供給する切替え信号を生成するため、入力端子２５には周波数バンドの切替え信号が入力される。
【００５３】
図１１図示のバイアス回路によれば、第１電流増幅器（トランジスタ１７等で構成される）の出力端子を、差動スイッチ２２ｃ、２２ｄを介して、複数の第２電流増幅器５６ｃ、５６ｄに選択的に接続することができる。差動スイッチは、バイポーラトランジスタで構成できるため、バイポーラトランジスタプロセスのみで容易にバンド切替え機能を内蔵した高周波電力増幅器のバイアス回路が提供可能となる。
【００５４】
［第９の実施の形態］
上述の第１及至第８の実施の形態においては、高周波電力増幅器のバイアス電流が第１電流増幅器の入力端子に印加される制御電流及び制御電圧によって可変となる。しかし、携帯電話では、高周波電力増幅器の電力利得が一定となるようにシステムを設計する場合も多い。このような場合は、温度変化等によらずに高周波電力増幅器のバイアス電流が一定に保たれることが望まれる。図１２はかかる観点に基づく本発明の第９の実施の形態に係るバイアス回路を示す回路構成図である。即ち、図１２図示の如く、このバイアス回路においては、図１図示の回路のｎｐｎトランジスタ１７、ｐｎダイオード１８及び抵抗１９で構成された第１電流増幅器に代え、ｎｐｎトランジスタ２６、ｎｐｎトランジスタ２７、抵抗２８及び抵抗２９からなる回路が配設される。
【００５５】
図１２図示の回路において、制御端子７の電圧を増してｎｐｎトランジスタ２６、２７が活性状態になると、ｎｐｎトランジスタ２６のコレクタ電流はおよそVｂｅ／Ｒ２８となる。ここで、Ｖｂｅはｎｐｎトランジスタ２７のベース・エミッタ間電圧で、Ｒ２８は抵抗２８の抵抗値である。Ｖｂeは通常０．６Ｖ程度で、制御端子電流Ｉｃｏｎに対してＶｂｅ＝ｋＴ／ｑ×ｌｎ（Ｉｃｏｎ／Ｉｓａｔ）となる関係がある。ここで、Ｉｓａｔはｎｐｎトランジスタ２７の飽和コレクタ電流である。この関係より、例えば、Ｉｃｏｎが２倍変化してもＶｂｅの変化は１８ｍＶ程度で、ｎｐｎトランジスタ２６の出力電流は一定になると見なせる。例えば、Ｒ２８を１．５ｋΩとすれば、ｎｐｎトランジスタ２６のコレクタ電流Ｉ１は０．４ｍＡと一定である。
【００５６】
ｎｐｎトランジスタ２６のコレクタ電流Ｉ１は、第１の実施の形態と同様にｐｎダイオード１６及びｐｎｐトランジスタ１５からなる第２電流増幅器によって増幅される。この増幅された電流Ｉ２は、高周波回路５０のトランジスタ１のベース端子４にベース電流ＩＢを供給するエミッタフォロワトランジスタ１０のベース電位を決定する２つのｐｎダイオード１１、１２に流れる。従って、高周波トランジスタ１のバイアス電流は常に一定となり、電力利得の変動も生じなくなる。
【００５７】
図１２の回路において、抵抗２９の値を１０ｋΩ、制御端子７の電圧Ｖｃｏｎを２Ｖとすれば、ｎｐｎトランジスタ２７のコレクタ端子電圧はおよそ１．２Ｖとなるので、制御端子７に供給される制御電流Ｉｃｏｎは８０μＡである。従って、トランジスタ２６、２７及び抵抗２８、２９からなる回路は、第１の実施の形態と同様に電流増幅作用を有する一方、その出力電流が一定になる定電流源としての作用も有する。Ｖｃｏｎを０ＶまたはＩｃｏｎを０Ａにすると、トランジスタ２６、２７及び抵抗２８、２９からなる回路の出力電流Ｉ１はゼロとなるので、制御端子７に印加する電圧または電流によって高周波トランジスタ１のＯＮ／ＯＦＦが制御される。
【００５８】
［第１０の実施の形態］
図１３は図２（ａ）図示のベースバイアス回路６０として使用される本発明の第１０の実施の形態に係るバイアス回路を示す回路構成図である。図１３図示の如く、このバイアス回路は、高周波回路５０のトランジスタ１のベース端子４にベース電流ＩＢを供給するｎｐｎエミッタフォロワトランジスタ１０を有する。エミッタフォロワトランジスタ１０のベース電位を決定するため、２つのｐｎダイオード１１、１２が直列接続される。２つのｐｎダイオード１１、１２の電流を供給するようにエミッタ接地のｐｎｐトランジスタ１５が配設される。ｐｎｐトランジスタ１５のベース電位を決定するようにｐｎダイオード１６が配設される。ｐｎダイオード１６の電流を供給するようにエミッタ接地のｎｐｎトランジスタ１７が配設される。
【００５９】
ｎｐｎトランジスタ１７のエミッタは、抵抗３８を介して接地され、ｎｐｎトランジスタ１７のベースが制御端子７となる。抵抗３８は、負帰還抵抗として配設され、制御電圧がｎｐｎトランジスタ１７のオン電圧を上回ると、ｎｐｎトランジスタ１７を中心とする第１電流増幅器の出力電流が、制御電圧に対して線形に変化する。
【００６０】
ｎｐｎエミッタフォロワトランジスタ１０のコレクタ、ｐｎｐトランジスタ１５のエミッタ及びｐｎダイオード１６のアノードは、リチウムイオン電池９の正電極に接続される。図１３においては、ｐｎダイオード１１、１２、１６は、トランジスタのベースとコレクタを短絡して構成されたベース・エミッタ間接合を用いて形成される。
【００６１】
後述するように、エミッタフォロワトランジスタ１０と直列接続された２つのｐｎダイオード１１、１２とは、高周波トランジスタ１と共にＧａＡｓ−ＨＢＴチップ上にモノリシックに集積化されていることが好ましい。その他の回路要素は、ＧａＡｓ−ＨＢＴチップで構成してもよいしＳｉチップで構成してもよい。
【００６２】
即ち、ｐｎｐトランジスタ１５、ｐｎダイオード１６及びｎｐｎトランジスタ１７の全てを前記ＧａＡｓ−ＨＢＴチップにモノリシックに集積化することが可能である。また、ｎｐｎトランジスタ１７を前記ＧａＡｓ−ＨＢＴチップにモノリシックに集積化し、ｐｎｐトランジスタ１５とｐｎダイオード１６とをＳｉチップで構成することも可能である。第１０及び第１１の実施の形態の説明では、ｐｎｐトランジスタ１５、ｐｎダイオード１６及びｎｐｎトランジスタ１７をＳｉチップで構成する場合について述べる。
【００６３】
図１３図示のバイアス回路においては、先ず、制御端子７からｐｎダイオード１８に電流Ｉｃｏｎが供給される。ｎｐｎトランジスタ１７の電流利得をβｎとすると、ｎｐｎトランジスタ１７のコレクタ電流Ｉ１は、Ｉ１＝βｎ×Ｉｃｏｎとなる。即ち、ｎｐｎトランジスタ１７は利得がβｎの第１電流増幅器を構成する。
【００６４】
同様に、ｐｎダイオード１６とｐｎｐトランジスタ１５の飽和電流の比をｎ２とすると、ｐｎｐトランジスタ１５のコレクタ電流Ｉ２は、Ｉ２＝ｎ２×Ｉ１となる。即ち、ｐｎダイオード１６とｐｎｐトランジスタ１５とは、利得がｎ２の第２電流増幅器を構成する。ｐｎｐトランジスタ１５のエミッタ電位は、リチウムイオン電池の正電源に直結しており、４．３Ｖから３．０Ｖ程度の間で変動する。これに対して、コレクタ電位は、エミッタフォロワトランジスタ１０のベース電位であるので、最大２．６Ｖ程度である。即ち、ｐｎｐトランジスタ１５のコレクタ・エミッタ間電圧は最大でも−０．４Ｖ程度でトランジスタは飽和せず定電流源として動作する。
【００６５】
ここで、βｎを１００、ｎ２を１０となるように選ぶとＩ２＝ｎ２×βｎ×ＩｃｏｎであるからＩ２＝１０００×Ｉｃｏｎとなる。よって、Ｉ２＝４ｍＡの時に、制御端子の電流Ｉｃｏｎは、４μＡとなる。抵抗３８を３００Ωとすると、抵抗３８の両端の電位差は、１．２Ｖである。Ｓｉのｐｎダイオードのオン電圧は約０．６Ｖなので、制御電圧は１．８Ｖ程度になる。また、Ｓｉのｐｎダイオードのオン電圧の温度係数はおよそ−２ｍＶ／℃なので、−３０℃から＋１００℃までの環境温度の変化があっても、制御電流の変動は高々±１０％程度に抑制できる。
【００６６】
図１４は図１３図示のバイアス回路における、制御電圧Ｖｃｏｎと電流Ｉ２との関係を示すグラフである。図１４図示の如く、制御電圧Ｖｃｏｎがｐｎダイオードのオン電圧よりも大きくなると、ＧａＡｓ−ＨＢＴのバイアス回路へ供給される電流Ｉ２は、抵抗３８の値に逆比例した傾きを持って線形に増加する。従って、パワーアンプのバイアス点を精度よく決定できる。−３０℃から＋１００℃までの温度変化を想定すると、１．８Ｖの制御電圧では、電流Ｉ２の変化は、３．６ｍＡから４．５ｍＡになる。
【００６７】
このような特性は、制御端子７の制御電圧Ｖｃｏｎと第１電流増幅器となるｎｐｎトランジスタ１７の出力電流との間に線形な関係を保持する手段を配設することにより得られる。このため、第１０の実施の形態においては、この手段として、負帰還抵抗３８の抵抗値を、所定の電位降下を得るため、１００Ω〜１０ＫΩに設定する。
【００６８】
高周波増幅を行うＧａＡｓ−ＨＢＴ１の消費電力は大きく発熱も著しい。しかし、エミッタフォロワトランジスタ１０と２つのｐｎダイオード１１、１２とは、ＧａＡｓ−ＨＢＴ１とモノリシックに集積し接合温度をそろえておくことができる。この場合、高周波増幅を行うＧａＡｓ−ＨＢＴ１のエミッタ電流を、第２電流増幅器の出力電流Ｉ２に比例するように制御することができる。
【００６９】
図１３図示のバイアス回路によれば、制御電流を１０μＡ以下に、制御電圧を２Ｖ以下にすることが可能で、ＤＡＣ等による高精度な電力増幅器の利得制御が行えるようになる。また、温度変化に対しても安定なエミッタ電流の設定が可能で、ＣＤＭＡ方式等のように開ループ制御で高精度に利得設定を行う方式にも適用可能となる。
【００７０】
［第１１の実施の形態］
図１５は図２（ａ）図示のベースバイアス回路６０として使用される本発明の第１１の実施の形態に係るバイアス回路を示す回路構成図である。図１５図示の如く、このバイアス回路は、図１３図示の回路の構成に加えて、第１電流増幅器と入力端子７との間に演算増幅器３９が配設される。演算増幅器３９の正入力及び負入力には、制御端子７とｎｐｎトランジスタ１７のエミッタとが夫々接続される。演算増幅器３９の出力はｎｐｎトランジスタ１７のベースに接続される。
【００７１】
図１５図示の回路においては、ｎｐｎトランジスタ１７のエミッタ電位と制御Ｖｃｏｎとの差がゼロとなるように、演算増幅器３９によりｎｐｎトランジスタ１７のベース電位が調整される。この結果、抵抗３８の値をＲＥＥとすると、電流Ｉ２は温度に関係なく常にＩ２＝Ｖｃｏｎ／ＲＥＥの関係を満たすようになる。
【００７２】
図１６は図１５図示のバイアス回路における、制御電圧Ｖｃｏｎと電流Ｉ２との関係を示すグラフである。図１６図示の如く、温度を−３０℃から＋１００℃に変化させても、制御電圧ＶｃｏｎとＧａＡｓ−ＨＢＴのバイアス回路へ供給する電流Ｉ２との関係は一定に維持される。
【００７３】
上述の図１３図示の図示のバイアス回路（第１０の実施の形態）によれば、制御電圧及び制御電流を従来に比べ著しく低減できるが、反面、図１４に示すような広範囲の温度変化に対し、完全に、電流Ｉ２と制御電圧Ｖｃｏｎとの関係を一定にすることができない可能性がある。このため、広帯域ＣＤＭＡに適用する場合等のように、バイアス点を非常に高精度に制御する用途には改良の余地がある。図１５図示のバイアス回路は、このようにバイアス点を非常に高精度に制御する場合に好適となる。
【００７４】
上述の第１乃至第１１の実施の形態の他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【００７５】
【発明の効果】
以上説明したように、本発明によれば、低制御電流及び低制御電圧で高精度な利得制御が可能な高周波電力増幅器及びその制御回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るバイアス回路を示す回路構成図。
【図２】（ａ）、（ｂ）は本発明の実施の形態に係る高周波電力増幅器及び従来の高周波電力増幅器を夫々示す回路構成図。
【図３】閉ループ制御において使用される従来のバイアス回路を示す回路構成図。
【図４】閉ループ制御において使用される従来の別のバイアス回路を示す回路構成図。
【図５】本発明の第２の実施の形態に係るバイアス回路を示す回路構成図。
【図６】本発明の第３の実施の形態に係るバイアス回路を示す回路構成図。
【図７】本発明の第４の実施の形態に係るバイアス回路を示す回路構成図。
【図８】本発明の第５の実施の形態に係るバイアス回路を示す回路構成図。
【図９】本発明の第６の実施の形態に係るバイアス回路を示す回路構成図。
【図１０】本発明の第７の実施の形態に係る高周波回路及びバイアス回路を示す回路構成図。
【図１１】本発明の第８の実施の形態に係るバイアス回路を示す回路構成図。
【図１２】本発明の第９の実施の形態に係るバイアス回路を示す回路構成図。
【図１３】本発明の第１０の実施の形態に係るバイアス回路を示す回路構成図。
【図１４】図１３図示のバイアス回路における制御電圧Ｖｃｏｎと電流Ｉ２との関係を示すグラフ。
【図１５】本発明の第１１の実施の形態に係るバイアス回路を示す回路構成図。
【図１６】図１５図示のバイアス回路における制御電圧Ｖｃｏｎと電流Ｉ２との関係を示すグラフ。
【符号の説明】
１、１ａ、１ｂ…ｎｐｎトランジスタ
２…入力整合回路
３…出力整合回路
４…ベース端子
５…高周波遮断チョークコイル
６、６０…バイアス回路
７、７ａ〜７ｈ…制御端子
８…制御回路
９…リチウムイオン電池
５０、５０ａ、５０ｂ、５２…高周波回路
１０、１０ａ〜１０ｄ…ｎｐｎエミッタフォロワトランジスタ
１５、１５ａ〜１５ｄ…第２電流増幅器用ｐｎｐトランジスタ
１７、１７ａ〜１７ｈ、２６…第１電流増幅器用ｎｐｎトランジスタ
２０…カレントミラー回路用ｎｐｎトランジスタ
２１…段間整合回路
２２ｃ、２２ｄ…差動切替えスイッチ用ｎｐｎトランジスタ
２５…切替え信号用入力端子
３８…抵抗
３９…演算増幅器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a high-frequency power amplifier using a bipolar transistor and a control circuit thereof. More specifically, the present invention relates to an improvement in the bias circuit of this type of high frequency power amplifier.
[0002]
[Prior art]
In recent cellular phones and portable information terminals, a transistor that performs high-efficiency power amplification in a frequency region of 1 GHz or more is indispensable. Among such transistors, a heterojunction bipolar transistor (HBT) formed on a GaAs substrate is particularly excellent in high-frequency characteristics and operates with high efficiency even at a low voltage. For this reason, this type of bipolar transistor is attracting particular attention because it meets the requirement of reducing the number of batteries in a mobile phone or the like and reducing the weight of the terminal. In addition, the heterojunction bipolar transistor has a small third-order distortion and is suitable for digital modulation that requires high linear operation.
[0003]
[Problems to be solved by the invention]
In the course of the development of the present invention, the present inventor has studied high-frequency power amplifiers using bipolar transistors in view of the demands of mobile phones and portable information terminals, and obtained the following knowledge.
[0004]
FIG. 2B is a circuit configuration diagram showing a conventional high-frequency power amplifier using bipolar transistors. The high frequency circuit 50 of this amplifier has an npn transistor 1 for amplifying high frequency, and a battery 9 is connected to its collector terminal. An input matching circuit 2 and an output matching circuit 3 are connected to the input and output sides of the transistor 1, respectively. A base bias circuit 6 is connected to the base terminal 4 of the transistor 1 via a choke coil 5 that cuts off a high frequency, and a DC current IB is supplied therefrom. A cellular phone or the like is required to have a function of controlling the gain of the high frequency amplifier. Usually, this function is performed by changing the bias potential of the base. Therefore, the base bias circuit 6 is provided with a control terminal 7 for adjusting the bias level, and a bias control circuit 8 is provided outside the amplifier. In the present invention, attention is paid to the voltage and current of the control terminal 7, and these values are particularly referred to as Vcon and Icon.
[0005]
There are two types of gain control for power amplifiers, one based on closed loop control and the other based on open loop control. In mobile phones that do not change the magnitude of high-frequency power, such as the GMSK (Gaussian filtered Minimum Shift Keying) modulation method, the bias control circuit uses closed-loop control to detect the high-frequency output level and obtain the desired output. A control signal is output. On the other hand, in a cellular phone of a method in which the magnitude of high-frequency power changes according to time, such as a CDMA (Code Division Multiple Access) method, if the power amplifier has non-linear distortion, unnecessary radio waves are generated outside the desired frequency band. Because it radiates, the transistor must be biased to conditions that maintain good linearity. Therefore, the power amplifier needs to output a control signal from the bias control circuit by open loop control so that the power gain and linearity can be kept constant regardless of changes in environmental conditions such as temperature changes.
[0006]
The collector current of a high frequency transistor of a power amplifier used in a cellular phone is typically on the order of 1 to 2 A, and the current gain is about 50. Therefore, the base bias circuit 6 must supply a relatively large base current IB of approximately 20 to 40 mA. In the power amplifier of a cellular phone, a class AB or class B bias condition is selected to improve power efficiency. For this reason, when the output power increases, the magnitude of the base current changes. In order to prevent the bias point from changing even when the magnitude of the base current changes, the output impedance of the base bias circuit 6 needs to be small.
[0007]
FIG. 3 is a circuit configuration diagram showing a conventional bias circuit used as the base bias circuit 6 shown in FIG. 2B in the closed loop control. As shown in FIG. 3, this bias circuit is configured based on an emitter follower circuit. Current amplification and impedance conversion are performed by an emitter follower circuit. For example, if the base current IB supplied to the high frequency transistor is 40 mA and the current gain of the emitter follower transistor 10 is 50, the current Icon supplied to the control terminal 7 is 0.8 mA. When the high-frequency transistor and the bias circuit are composed of GaAs-HBT, the on-voltage between the base and the emitter of GaAs-HBT is usually 1.25V, so that a voltage of 2.5V or more is applied to the control terminal 7. It is necessary to supply.
[0008]
The circuit of FIG. 3 is exclusively used for a method of controlling the gain of the amplifier by closed loop control. The circuit shown in FIG. 3 is not suitable for a system in which the gain of the amplifier is controlled by open loop control. This is because the on-voltage between the base and emitter of the transistor changes with temperature. That is, in the GaAs-HBT, the on-voltage between the base and the emitter varies by 1.30 V at −30 ° C. and 1.16 V and 0.14 V at + 100 ° C. Therefore, the control terminal voltage Vcon needs to be changed to about 2.6 V at −30 ° C. and about 2.32 V at + 100 ° C. For this reason, open-loop control that applies a constant voltage in order to maintain desired gain and linearity cannot be applied.
[0009]
FIG. 4 is a circuit configuration diagram showing another conventional bias circuit used as the base bias circuit 6 shown in FIG. 2B in the closed loop control. As shown in FIG. 4, in this circuit, the base potential of the emitter follower transistor 10 is determined by two diodes 11 and 12 connected in series. In this circuit, a current Icon sufficiently larger than the current IB2 flowing through the base of the emitter follower transistor 10 is supplied from the control terminal 7. The current flowing through the diodes 11 and 12 is substantially equal to Icon. In the diodes 11 and 12, the emitter follower transistor 10, and the high frequency transistor 1, if the temperature coefficient of the on-voltage of the base-emitter voltage is equal, the emitter current of the high frequency transistor 1 is proportional to Icon even if the temperature changes. To be determined. Since the power gain of the high-frequency transistor is mainly determined by the emitter current, it may be controlled so that Icon becomes a desired value.
[0010]
Icon is proportional to the potential difference between the control terminal voltage Vcon and the anode ends 13 of the two series diodes. In GaAs-HBT, the potential at the anode ends 13 of the two series diodes changes by 0.29 V in the temperature range from -30 ° C to + 100 ° C. Therefore, for example, if the change of the bias current is suppressed to twice or less in the temperature range of −30 ° C. to + 100 ° C., the potential drop in the resistor 14 is 0.29 V at −30 ° C. when the bias current becomes the smallest. Must be set to At −30 ° C., the potential at the anode end 13 of the two series diodes is approximately 2.6 V, so that the control voltage Vcon needs to be approximately 2.9 V. Further, the control current Icon is normally required to be about 5 times or more the base current IB2 of the emitter follower transistor. Therefore, the control current Icon is about 4 mA or more.
[0011]
On the other hand, the bias control circuit 8 includes an operational amplifier and a DAC (digital / analog converter). Recent mobile phones are required to be smaller and lighter, and the power source uses only one cell of a lithium ion battery. Since the output voltage of the lithium ion battery fluctuates from about 4.3V to about 3.0V, the stabilized power supply in the mobile phone can normally supply only a voltage of 2.7V or less. Therefore, even when the control voltage Vcon is generated by the operational amplifier, the upper limit is about 2.6 V, and when the control voltage Vcon is generated by the DAC, the upper limit is about 2.4 V. For this reason, the conventional circuit of FIG. 3 that requires a control voltage Vcon of 2.6 V or higher and the conventional circuit of FIG. 4 that requires a control voltage Vcon of 2.9 V or higher are extremely applicable to mobile phones. The situation is becoming difficult.
[0012]
Further, the upper limit of the supply current of DAC and the like is usually 1 mA or less, and the control current Icon is preferably set to 0.1 mA or less. From this point of view, the conventional bias circuit of FIGS. 3 and 4 that requires a current of about 1 mA or more is extremely difficult to apply to a mobile phone.
[0013]
The present invention has been made in view of such a viewpoint, and an object of the present invention is to provide a high-frequency power amplifier capable of highly accurate gain control with a low control current and a low control voltage, and a control circuit thereof.
[0014]
[Means for Solving the Problems]
A first aspect of the present invention is a high frequency power amplifier,
A high-frequency circuit comprising a first transistor for amplifying a high frequency comprising an npn bipolar transistor with a common emitter;
an emitter follower circuit comprising a second transistor comprising an npn bipolar transistor and an output terminal for outputting a direct current to the base terminal of the first transistor;
A second current amplifier comprising an output terminal connected to a base terminal of the second transistor;
A first current amplifier comprising an output terminal connected to an input terminal of the second current amplifier;
And the bias level at the base of the first transistor is controlled through the second current amplifier and the emitter follower circuit based on the input current to the first current amplifier.
[0015]
A second aspect of the present invention is a high frequency power amplifier,
A high-frequency circuit comprising a first transistor for amplifying a high frequency comprising an npn bipolar transistor with a common emitter;
an emitter follower circuit comprising a second transistor comprising an npn bipolar transistor and an output terminal for outputting a direct current to the base terminal of the first transistor;
A second current amplifier comprising an output terminal connected to a base terminal of the second transistor;
A first current amplifier comprising an output terminal connected to an input terminal of the second current amplifier;
Holding means for holding a linear relationship between an input voltage to the first current amplifier and an output current of the first current amplifier;
And the bias level at the base of the first transistor is controlled via the second current amplifier and the emitter follower circuit based on the input voltage to the first current amplifier.
[0016]
The third aspect of the present invention is:
A high-frequency circuit comprising a first transistor for amplifying a high frequency comprising an npn bipolar transistor with a common emitter;
an emitter follower circuit comprising a second transistor comprising an npn bipolar transistor and an output terminal for outputting a direct current to the base terminal of the first transistor;
A control circuit for a high-frequency power amplifier comprising:
A second current amplifier comprising an output terminal connected to a base terminal of the second transistor;
A first current amplifier comprising an output terminal connected to an input terminal of the second current amplifier;
And the bias level at the base of the first transistor is controlled through the second current amplifier and the emitter follower circuit based on the input current to the first current amplifier.
[0017]
In the first to third aspects, preferably, the second current amplifier includes a third transistor including a grounded pnp transistor, and the first current amplifier includes a fourth transistor including a grounded npn transistor. It has.
[0018]
Further, the embodiments of the present invention include various stages of the invention, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements. For example, when an invention is extracted by omitting some constituent elements from all the constituent elements shown in the embodiment, when the extracted invention is carried out, the omitted part is appropriately supplemented by a well-known common technique. It is what is said.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. In the following description, components having substantially the same function and configuration are denoted by the same reference numerals, and redundant description will be given only when necessary.
[0020]
FIG. 2A is a circuit configuration diagram showing a high-frequency power amplifier according to an embodiment of the present invention applied to a mobile phone or a portable information terminal. The high frequency circuit 50 of this amplifier has an npn transistor 1 for amplifying high frequency, and a lithium ion battery 9 is connected to its collector terminal. An input matching circuit 2 and an output matching circuit 3 are connected to the input and output sides of the transistor 1, respectively. A base bias circuit 60 is connected to the base terminal 4 of the transistor 1 via a choke coil 5 that cuts off a high frequency, and a DC current IB is supplied therefrom. The base bias circuit 60 is provided with a control terminal 7 for adjusting a bias level, and a bias control circuit 8 is provided outside the amplifier. The bias control circuit 8 includes an operational amplifier and a DAC (digital / analog converter).
[0021]
[First Embodiment]
FIG. 1 is a circuit configuration diagram showing a bias circuit according to the first embodiment of the present invention used as the base bias circuit 60 shown in FIG. As shown in FIG. 1, the bias circuit includes an npn emitter follower transistor 10 that supplies a base current IB to the base terminal 4 of the transistor 1 of the high-frequency circuit 50. In order to determine the base potential of the emitter follower transistor 10, two pn diodes 11 and 12 are connected in series. A grounded pnp transistor 15 is provided so as to supply currents of the two pn diodes 11 and 12. A pn diode 16 is provided to determine the base potential of the pnp transistor 15. A grounded npn transistor 17 is provided so as to supply the current of the pn diode 16. A pn diode 18 is provided so as to determine the base potential of the npn transistor 17.
[0022]
A resistor 19 is connected to the anode of the pn diode 18, and one end of the resistor 19 serves as the control terminal 7. The collector of the npn emitter follower transistor 10, the emitter of the pnp transistor 15, and the anode of the pn diode 16 are connected to the positive electrode of the lithium ion battery 9. In FIG. 1, pn diodes 11, 12, 16, and 18 are formed using a base-emitter junction configured by short-circuiting the base and collector of a transistor.
[0023]
As will be described later, the two pn diodes 11 and 12 connected in series with the emitter follower transistor 10 are preferably monolithically integrated on the GaAs-HBT chip together with the high frequency transistor 1. Other circuit elements may be composed of GaAs-HBT chips or Si chips.
[0024]
That is, all of the pnp transistor 15, the pn diode 16, the npn transistor 17, and the pn diode 18 can be monolithically integrated on the GaAs-HBT chip. In addition, the npn transistor 17 and the pn diode 18 can be monolithically integrated on the GaAs-HBT chip, and the pnp transistor 15 and the pn diode 16 can be formed of an Si chip. In the following description of the embodiments, the case where the pnp transistor 15, the pn diode 16, the npn transistor 17, and the pn diode 18 are formed of an Si chip will be described.
[0025]
In the bias circuit shown in FIG. 1, first, a current Icon is supplied from the control terminal 7 to the pn diode 18. When the ratio of the saturation current of the pn diode 18 and the saturation current of the npn transistor 17 is n1, the collector current I1 of the npn transistor 17 is I1 = n1 × Icon. That is, the diode 18 and the transistor 17 constitute a first current amplifier having a gain n1.
[0026]
Similarly, if the ratio of the saturation current of the pn diode 16 and the pnp transistor 15 is n2, the collector current I2 of the pnp transistor 15 is I2 = n2 × I1. In other words, the pn diode 16 and the pnp transistor 15 constitute a second current amplifier having a gain n2. The emitter potential of the pnp transistor 15 is directly connected to the positive power source of the lithium ion battery, and varies between about 4.3V and 3.0V. On the other hand, since the collector potential is the base potential of the emitter follower transistor 10, it is about 2.6V at maximum. That is, the collector-emitter voltage of the pnp transistor 15 is about −0.4 V at maximum, and the transistor does not saturate and operates as a constant current source.
[0027]
Here, when n1 is selected to be 10 and n2 is selected to be 10, since I2 = n2 × n1 × Icon, I2 = 100 × Icon. Therefore, when I2 = 4 mA, the current Icon of the control terminal is 0.04 mA. When the resistance 19 is 30 kΩ, the potential difference between both ends of the resistance 19 is 1.2V. Since the on-voltage of the Si pn diode is about 0.6V, the control voltage is about 1.8V. Further, since the temperature coefficient of the on-voltage of the Si pn diode is about −2 mV / ° C., even if the environmental temperature changes from −30 ° C. to + 100 ° C., the fluctuation of the control current can be suppressed to about ± 10% at most. .
[0028]
The power consumption of the GaAs-HBT 1 that performs high-frequency amplification is large and the heat generation is significant. However, the emitter follower transistor 10 and the two pn diodes 11 and 12 can be monolithically integrated with the GaAs-HBT 1 to keep the junction temperature uniform. In this case, the emitter current of the GaAs-HBT 1 that performs high frequency amplification can be controlled to be proportional to the output current I2 of the second current amplifier.
[0029]
According to the bias circuit shown in FIG. 1, the control current can be reduced to 0.1 mA or less, the control voltage can be set to 2 V or less, and the gain control of the power amplifier can be performed with high accuracy by a DAC or the like. Further, it is possible to set a stable emitter current even with respect to a temperature change, and it can be applied to a method of setting gain with high accuracy by open loop control such as a CDMA method.
[0030]
[Second Embodiment]
FIG. 5 is a circuit configuration diagram showing a bias circuit according to the second embodiment of the present invention used as the base bias circuit 60 shown in FIG. As shown in FIG. 5, in this bias circuit, a current mirror circuit composed of an npn transistor 20 is provided instead of the two pn diodes 11 and 12 of the circuit shown in FIG. That is, the base potential of the npn emitter follower transistor 10 that supplies the base current IB to the base terminal 4 of the transistor 1 of the high-frequency circuit 50 is realized by this current mirror circuit. The rest is the same as the configuration shown in FIG. 1 according to the first embodiment.
[0031]
In the bias circuit shown in FIG. 5, the emitter potential of the emitter follower transistor 10 does not depend on the emitter current, but becomes the base potential of the npn transistor 20 through which the output current I2 of the current amplifier composed of the pnp transistor 15 and the pn diode 16 flows. Controlled to be equal. Other operations are the same as those in the first embodiment.
[0032]
Since the bias circuit shown in FIG. 5 has a negative feedback action by the current mirror circuit, the base current can be supplied to the high frequency transistor with a low impedance as compared with the bias circuit shown in FIG. Other effects are the same as those of the first embodiment.
[0033]
[Third Embodiment]
FIG. 6 is a circuit configuration diagram showing a bias circuit according to the third embodiment of the present invention used as the base bias circuit 60 shown in FIG. As shown in FIG. 6, in this bias circuit, the pn diode 18 of the circuit shown in FIG. 1 is omitted. The rest is the same as the configuration shown in FIG. 1 according to the first embodiment.
[0034]
In the bias circuit shown in FIG. 6, first, the control current Icon is supplied from the control terminal 7 to the base of the npn transistor 17. When the current gain of the npn transistor 17 is β1, the collector current I1 of the npn transistor 17 is I1 = β1 × Icon. That is, the first current amplifier is composed of the transistor 17 and is different from the first embodiment in that its gain is β1. Other operations are the same as those in the first embodiment.
[0035]
According to the bias circuit shown in FIG. 6, the current gain β1 of the npn transistor is usually as large as about 100. Therefore, the control current can be made very small as compared with the configuration shown in FIG. 1 according to the first embodiment. For example, if I2 is 4 mA and the current gain of the second current amplifier is 10, the control current is reduced to 4 μA. On the other hand, since the temperature variation of the current gain β1 is added to the temperature dependence of the control current, the variation may be larger than that in the first embodiment. Therefore, the third embodiment is particularly effective when performing closed loop control. When an element such as InGaP / GaAs-HBT having a small temperature dependence of current gain is used for the npn transistor 17, application to closed loop control is also possible.
[0036]
[Fourth Embodiment]
FIG. 7 is a circuit configuration diagram showing a bias circuit according to the fourth embodiment of the present invention used as the base bias circuit 60 shown in FIG. As shown in FIG. 7, in this bias circuit, the pn diode 16 in the circuit shown in FIG. 6 is omitted. Others are the same as the configuration shown in FIG. 6 according to the third embodiment.
[0037]
In the bias circuit shown in FIG. 7, first, a control current Icon is supplied from the control terminal 7 to the base of the npn transistor 17. When the current gain of the npn transistor 17 is β1, the collector current I1 of the npn transistor 17 is I1 = β1 × Icon. That is, the first current amplifier is composed of the transistor 17, and its gain is β1. The current I1 is amplified by the pnp transistor 15. If the current gain of the pnp transistor 15 is β2, the collector current I2 of the pnp transistor 15 is I2 = β2 × I1 = β1 × β2 × Icon. That is, the second current amplifier is composed of the transistor 15, and the gain is β 2, which is different from the third embodiment. Other operations are the same as those in the third embodiment.
[0038]
According to the bias circuit shown in FIG. 7, the current gain β1 of the npn transistor is usually as large as about 100. Further, the current gain of the pnp transistor can be as large as about 100. For this reason, the control current can be further reduced as compared with the third embodiment. For example, if I2 is 4 mA, the control current is reduced to 0.4 μA. On the other hand, since temperature fluctuations of the current gain β1 and current gain β2 are added to the temperature dependence of the control current, it is necessary to select a transistor having a small temperature fluctuation of β1 and β2 when applied to open loop control. This embodiment is very effective when performing closed loop control.
[0039]
[Fifth Embodiment]
FIG. 8 is a circuit configuration diagram showing a bias circuit according to the fifth embodiment of the present invention used as the base bias circuit 60 shown in FIG. As shown in FIG. 8, this bias circuit has two control terminals 7a and 7b. Corresponding to the control terminals 7a and 7b, current control resistors 19a and 19b, pn diodes 18a and 18b, and npn transistors 17a and 17b are provided, respectively. The rest is the same as the configuration shown in FIG. 1 according to the first embodiment.
[0040]
In the bias circuit shown in FIG. 8, the value of the resistor 19b is set to several times the value of the resistor 19a. As an example, the resistor 19a is 30 kΩ and the resistor 19b is 100 kΩ. Assuming that the ON voltage of the pn diode 18a is 0.6V, when a voltage of 1.8V is applied to the control terminal 7a, the control current is 40 μA. Therefore, the bias current of the pn diodes 11 and 12 is 4 mA.
[0041]
As the control voltage is lowered, the bias current of the pn diodes 11 and 12 can be reduced. However, the on-voltages of the pn diodes 18a and 18b fluctuate by about 0.2 V in the temperature range from −30 ° C. to + 100 ° C. For this reason, if the potential difference between both ends of the resistor 19a is about 0.4 V or less, the influence of temperature fluctuation appears in the bias current of the high-frequency transistor. Therefore, in the open loop control, if the lower limit of the potential difference of the resistor 19a is 0.4V, the bias currents of the pn diodes 11 and 12 can be limited to only 1.3 mA.
[0042]
Further, the second control terminal 7b is used to reduce the current. That is, when the first control terminal 7a is opened or grounded and a potential of 2.0 V is applied to the second control terminal 7b, the bias currents of the pn diodes 11 and 12 are 1.4 mA. When the lower limit of the potential difference of the resistor 19b is 0.4V, the bias current of the pn diodes 11 and 12 can be reduced to 0.4 mA.
[0043]
According to the bias circuit shown in FIG. 8, the control range of the emitter current of the power amplifying transistor is expanded as compared with the first embodiment.
[0044]
[Sixth Embodiment]
FIG. 9 is a circuit configuration diagram showing a bias circuit according to the sixth embodiment of the present invention used as the base bias circuit 60 shown in FIG. As shown in FIG. 9, this bias circuit has eight control terminals 7a to 7h. Corresponding to the control terminals 7a to 7h, current control resistors Ra to Rh, pn diodes 18a to 18h, and npn transistors 17a to 17h are provided, respectively. The rest is the same as the configuration shown in FIG. 1 according to the first embodiment.
[0045]
In the bias circuit shown in FIG. 9, the value of the resistor Rb is set to twice the value of the resistor Ra. Similarly, the value of the resistor Rc is set to twice the value of the resistor Rb. Thereafter, the same setting is repeated, and Ra = Rb / 2 = Rc / 4 = Rd / 8 = Re / 16 = Rf / 32 = Rg / 64 = Rh / 128. An 8-bit digital signal is applied to the control terminals 7a to 7h, the high level voltage of the digital signal is about 2V, and the low level voltage is 0.3V or less. In this case, since the current I1 flowing through the pn diode 16 is substantially proportional to the value obtained by D / A conversion of the digital signal, the bias current of the high frequency HBT can be directly controlled by the digital signal.
[0046]
As described in the fifth embodiment, in the method in which the control voltage is continuously variable, the control range of the bias current of the high-frequency transistor cannot be so large. On the other hand, according to the bias circuit shown in FIG. 9 according to this embodiment, the control signal is sufficiently large as 2 V, and the control current can be made variable with a resolution of 8 bits. For this reason, the control range of the bias current of the transistor 1 (see FIG. 2A) of the high-frequency circuit 50 can be increased. Furthermore, according to this embodiment, an expensive DA converter can be omitted.
[0047]
[Seventh Embodiment]
In the first to sixth embodiments described above, the high-frequency power amplifier is described as having only one amplification stage for easy understanding. However, a high-frequency power amplifier used in a cellular phone usually has a plurality of amplification stages. FIG. 10 is a circuit configuration diagram showing a high-frequency circuit and a bias circuit according to a seventh embodiment of the present invention based on this viewpoint. That is, as shown in FIG. 10, the high-frequency circuit 52 according to this embodiment has two stages of npn transistors 1a and 1b for amplifying high frequency. An interstage matching circuit 21 is disposed between the transistors 1a and 1b, and an input matching circuit 2 and an output matching circuit 3 are connected to the input and output sides, respectively.
[0048]
On the other hand, the bias circuit according to this embodiment has two npn emitter follower transistors 10a and 10b. Corresponding to each of the transistors 10a and 10b, diodes 11a and 12a; 11b and 12b, pnp transistors 15a and 15b, and diodes 16a and 16b are arranged, respectively. As a result, the first-stage base current IB1 on the transistor 10a side and the second-stage base current IB2 on the transistor 10b side can be controlled independently. The first-stage base current IB1 is supplied to the base terminal of the transistor 1a, and the second-stage base current IB2 is supplied to the base terminal of the transistor 1b.
[0049]
In addition, this bias circuit has eight control terminals 7a to 7h as in the circuit shown in FIG. 9 according to the sixth embodiment. Corresponding to the control terminals 7a to 7h, current control resistors Ra to Rh, pn diodes 18a to 18h, and npn transistors 17a to 17h are provided, respectively. As a control signal, a digital signal is directly input as in the sixth embodiment. The 4-bit signals from the control terminals 7a to 7d are used for the first stage control, and the 4-bit signals from the control terminals 7e to 7h are used for the second stage control.
[0050]
[Eighth Embodiment]
In a mobile phone that supports multiband, two or more power amplification units are used by switching according to the frequency band. FIG. 11 is a circuit configuration diagram showing a bias circuit according to an eighth embodiment of the present invention based on this viewpoint. That is, as shown in FIG. 11, the high-frequency power amplifier according to this embodiment has two high-frequency circuits 50a and 50b having the same configuration as that of the high-frequency circuit 50 shown in FIG. Two npn emitter follower transistors 10c and 10d are arranged in the bias circuit so as to be connected to the high-frequency circuits 50a and 50b, respectively. Corresponding to each of the transistors 10c and 10d, diodes 11c and 12c; 11d and 12d, pnp transistors 15c and 15d, and diodes 16c and 16d are provided, respectively.
[0051]
In this bias circuit, as in the circuit shown in FIG. 1 according to the first embodiment, the first current amplifier having the control terminal 7 is constituted by an npn transistor 17, a pn diode 18, and a resistor 19. The output current I1 of the first current amplifier is supplied to two second current amplifiers 56c (consisting of a transistor 15c and a diode 16c) and 56d (transistor 15d and a diode) by a differential switch composed of npn transistors 22c and 22d. 16d). The output current I2c of one second current amplifier 56c and the output current I2d of the other second current amplifier 56d are a first bias circuit section (consisting of a transistor 10c and diodes 11c and 12c) and a second bias circuit section ( Transistor 10d and diodes 11d and 12d). Bias currents IBc and IBd from the respective bias circuit sections are supplied to the high frequency circuits 50a and 50b, respectively.
[0052]
Further, in this bias circuit, an input terminal 25 is connected to a differential change switch composed of transistors 22c and 22d via inverters 23 and 24. In order to generate a switching signal to be supplied to the differential switching switch via the inverters 23 and 24, a frequency band switching signal is input to the input terminal 25.
[0053]
According to the bias circuit shown in FIG. 11, the output terminal of the first current amplifier (configured by the transistor 17 and the like) is selectively supplied to the plurality of second current amplifiers 56c and 56d via the differential switches 22c and 22d. Can be connected to. Since the differential switch can be composed of bipolar transistors, it is possible to provide a bias circuit for a high-frequency power amplifier that easily incorporates a band switching function only by a bipolar transistor process.
[0054]
[Ninth Embodiment]
In the first to eighth embodiments described above, the bias current of the high-frequency power amplifier is variable depending on the control current and control voltage applied to the input terminal of the first current amplifier. However, in many cellular phones, the system is often designed so that the power gain of the high-frequency power amplifier is constant. In such a case, it is desirable that the bias current of the high-frequency power amplifier be kept constant regardless of temperature changes or the like. FIG. 12 is a circuit configuration diagram showing a bias circuit according to the ninth embodiment of the present invention based on this viewpoint. That is, as shown in FIG. 12, in this bias circuit, instead of the first current amplifier composed of the npn transistor 17, the pn diode 18 and the resistor 19 in the circuit shown in FIG. 1, an npn transistor 26, an npn transistor 27, a resistor A circuit composed of 28 and a resistor 29 is provided.
[0055]
In the circuit shown in FIG. 12, when the voltage at the control terminal 7 is increased and the npn transistors 26 and 27 are activated, the collector current of the npn transistor 26 becomes approximately Vbe / R28. Here, Vbe is the base-emitter voltage of the npn transistor 27, and R 28 is the resistance value of the resistor 28. Vbe is normally about 0.6 V, and there is a relationship of Vbe = kT / q × ln (Icon / Isat) with respect to the control terminal current Icon. Here, Isat is a saturation collector current of the npn transistor 27. From this relationship, for example, even if Icon changes twice, it can be considered that the change in Vbe is about 18 mV and the output current of npn transistor 26 is constant. For example, if R28 is 1.5 kΩ, the collector current I1 of the npn transistor 26 is constant at 0.4 mA.
[0056]
The collector current I1 of the npn transistor 26 is amplified by the second current amplifier including the pn diode 16 and the pnp transistor 15 as in the first embodiment. The amplified current I2 flows through two pn diodes 11 and 12 that determine the base potential of the emitter follower transistor 10 that supplies the base current IB to the base terminal 4 of the transistor 1 of the high-frequency circuit 50. Therefore, the bias current of the high-frequency transistor 1 is always constant, and fluctuations in power gain do not occur.
[0057]
In the circuit of FIG. 12, if the value of the resistor 29 is 10 kΩ and the voltage Vcon of the control terminal 7 is 2 V, the collector terminal voltage of the npn transistor 27 is approximately 1.2 V. Therefore, the control current supplied to the control terminal 7 Icon is 80 μA. Therefore, the circuit composed of the transistors 26 and 27 and the resistors 28 and 29 has a current amplifying function as in the first embodiment, and also has a function as a constant current source whose output current is constant. When Vcon is set to 0V or Icon is set to 0A, the output current I1 of the circuit composed of the transistors 26 and 27 and the resistors 28 and 29 becomes zero. Therefore, the high-frequency transistor 1 is turned ON / OFF by the voltage or current applied to the control terminal 7. Be controlled.
[0058]
[Tenth embodiment]
FIG. 13 is a circuit configuration diagram showing a bias circuit according to the tenth embodiment of the present invention used as the base bias circuit 60 shown in FIG. As shown in FIG. 13, the bias circuit includes an npn emitter follower transistor 10 that supplies a base current IB to the base terminal 4 of the transistor 1 of the high-frequency circuit 50. In order to determine the base potential of the emitter follower transistor 10, two pn diodes 11 and 12 are connected in series. A grounded pnp transistor 15 is provided so as to supply currents of the two pn diodes 11 and 12. A pn diode 16 is provided to determine the base potential of the pnp transistor 15. A grounded npn transistor 17 is provided so as to supply the current of the pn diode 16.
[0059]
The emitter of the npn transistor 17 is grounded via the resistor 38, and the base of the npn transistor 17 becomes the control terminal 7. The resistor 38 is provided as a negative feedback resistor. When the control voltage exceeds the ON voltage of the npn transistor 17, the output current of the first current amplifier centering on the npn transistor 17 changes linearly with respect to the control voltage. .
[0060]
The collector of the npn emitter follower transistor 10, the emitter of the pnp transistor 15, and the anode of the pn diode 16 are connected to the positive electrode of the lithium ion battery 9. In FIG. 13, the pn diodes 11, 12, and 16 are formed using a base-emitter junction configured by short-circuiting the base and collector of a transistor.
[0061]
As will be described later, the two pn diodes 11 and 12 connected in series with the emitter follower transistor 10 are preferably monolithically integrated on the GaAs-HBT chip together with the high frequency transistor 1. Other circuit elements may be composed of GaAs-HBT chips or Si chips.
[0062]
That is, all of the pnp transistor 15, the pn diode 16, and the npn transistor 17 can be monolithically integrated on the GaAs-HBT chip. In addition, the npn transistor 17 can be monolithically integrated on the GaAs-HBT chip, and the pnp transistor 15 and the pn diode 16 can be formed of an Si chip. In the description of the tenth and eleventh embodiments, the case where the pnp transistor 15, the pn diode 16, and the npn transistor 17 are formed of an Si chip will be described.
[0063]
In the bias circuit shown in FIG. 13, first, a current Icon is supplied from the control terminal 7 to the pn diode 18. When the current gain of the npn transistor 17 is βn, the collector current I1 of the npn transistor 17 is I1 = βn × Icon. That is, the npn transistor 17 constitutes a first current amplifier having a gain of βn.
[0064]
Similarly, if the ratio of the saturation current of the pn diode 16 and the pnp transistor 15 is n2, the collector current I2 of the pnp transistor 15 is I2 = n2 × I1. In other words, the pn diode 16 and the pnp transistor 15 constitute a second current amplifier having a gain n2. The emitter potential of the pnp transistor 15 is directly connected to the positive power source of the lithium ion battery, and varies between about 4.3V and 3.0V. On the other hand, since the collector potential is the base potential of the emitter follower transistor 10, it is about 2.6V at maximum. That is, the collector-emitter voltage of the pnp transistor 15 is about −0.4 V at maximum, and the transistor does not saturate and operates as a constant current source.
[0065]
Here, if βn is selected to be 100 and n2 is selected to be 10, I2 = n2 × βn × Icon, so I2 = 1000 × Icon. Therefore, when I2 = 4 mA, the current Icon of the control terminal is 4 μA. When the resistance 38 is 300Ω, the potential difference between both ends of the resistance 38 is 1.2V. Since the on-voltage of the Si pn diode is about 0.6V, the control voltage is about 1.8V. Further, since the temperature coefficient of the on-voltage of the Si pn diode is about −2 mV / ° C., even if the environmental temperature changes from −30 ° C. to + 100 ° C., the fluctuation of the control current can be suppressed to about ± 10% at most. .
[0066]
FIG. 14 is a graph showing the relationship between the control voltage Vcon and the current I2 in the bias circuit shown in FIG. As shown in FIG. 14, when the control voltage Vcon becomes larger than the on-voltage of the pn diode, the current I2 supplied to the bias circuit of the GaAs-HBT increases linearly with a slope inversely proportional to the value of the resistor 38. . Therefore, the bias point of the power amplifier can be determined with high accuracy. Assuming a temperature change from −30 ° C. to + 100 ° C., at a control voltage of 1.8 V, the change in the current I2 is 3.6 mA to 4.5 mA.
[0067]
Such a characteristic is obtained by disposing means for maintaining a linear relationship between the control voltage Vcon of the control terminal 7 and the output current of the npn transistor 17 serving as the first current amplifier. Therefore, in the tenth embodiment, as this means, the resistance value of the negative feedback resistor 38 is set to 100Ω to 10 KΩ in order to obtain a predetermined potential drop.
[0068]
The power consumption of the GaAs-HBT 1 that performs high-frequency amplification is large and the heat generation is significant. However, the emitter follower transistor 10 and the two pn diodes 11 and 12 can be monolithically integrated with the GaAs-HBT 1 to keep the junction temperature uniform. In this case, the emitter current of the GaAs-HBT 1 that performs high frequency amplification can be controlled to be proportional to the output current I2 of the second current amplifier.
[0069]
According to the bias circuit shown in FIG. 13, the control current can be set to 10 μA or less, the control voltage can be set to 2 V or less, and high-accuracy power amplifier gain control using a DAC or the like can be performed. Further, it is possible to set a stable emitter current even with respect to a temperature change, and it can be applied to a method of setting gain with high accuracy by open loop control such as a CDMA method.
[0070]
[Eleventh embodiment]
FIG. 15 is a circuit diagram showing a bias circuit according to an eleventh embodiment of the present invention used as the base bias circuit 60 shown in FIG. As shown in FIG. 15, the bias circuit includes an operational amplifier 39 between the first current amplifier and the input terminal 7 in addition to the configuration of the circuit shown in FIG. 13. The control terminal 7 and the emitter of the npn transistor 17 are connected to the positive input and the negative input of the operational amplifier 39, respectively. The output of the operational amplifier 39 is connected to the base of the npn transistor 17.
[0071]
In the circuit shown in FIG. 15, the operational amplifier 39 adjusts the base potential of the npn transistor 17 so that the difference between the emitter potential of the npn transistor 17 and the control Vcon becomes zero. As a result, when the value of the resistor 38 is REE, the current I2 always satisfies the relationship I2 = Vcon / REE regardless of the temperature.
[0072]
FIG. 16 is a graph showing the relationship between the control voltage Vcon and the current I2 in the bias circuit shown in FIG. As shown in FIG. 16, even when the temperature is changed from −30 ° C. to + 100 ° C., the relationship between the control voltage Vcon and the current I2 supplied to the bias circuit of the GaAs-HBT is maintained constant.
[0073]
According to the bias circuit (tenth embodiment) shown in FIG. 13 described above, the control voltage and the control current can be significantly reduced as compared with the conventional case, but on the other hand, with respect to a wide range of temperature changes as shown in FIG. There is a possibility that the relationship between the current I2 and the control voltage Vcon cannot be made completely constant. For this reason, there is room for improvement in applications in which the bias point is controlled with very high precision, such as when applied to wideband CDMA. The bias circuit shown in FIG. 15 is suitable for controlling the bias point with very high accuracy.
[0074]
In addition to the first to eleventh embodiments described above, a person skilled in the art can conceive of various changes and modifications within the scope of the idea of the present invention. Are also considered to be within the scope of the present invention.
[0075]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a high-frequency power amplifier capable of highly accurate gain control with a low control current and a low control voltage, and a control circuit thereof.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram showing a bias circuit according to a first embodiment of the present invention.
FIGS. 2A and 2B are circuit configuration diagrams showing a high-frequency power amplifier according to an embodiment of the present invention and a conventional high-frequency power amplifier, respectively.
FIG. 3 is a circuit configuration diagram showing a conventional bias circuit used in closed-loop control.
FIG. 4 is a circuit configuration diagram showing another conventional bias circuit used in closed-loop control.
FIG. 5 is a circuit configuration diagram showing a bias circuit according to a second embodiment of the present invention.
FIG. 6 is a circuit configuration diagram showing a bias circuit according to a third embodiment of the present invention.
FIG. 7 is a circuit configuration diagram showing a bias circuit according to a fourth embodiment of the present invention.
FIG. 8 is a circuit configuration diagram showing a bias circuit according to a fifth embodiment of the present invention.
FIG. 9 is a circuit configuration diagram showing a bias circuit according to a sixth embodiment of the present invention.
FIG. 10 is a circuit configuration diagram showing a high frequency circuit and a bias circuit according to a seventh embodiment of the present invention.
FIG. 11 is a circuit configuration diagram showing a bias circuit according to an eighth embodiment of the present invention.
FIG. 12 is a circuit configuration diagram showing a bias circuit according to a ninth embodiment of the present invention.
FIG. 13 is a circuit configuration diagram showing a bias circuit according to a tenth embodiment of the present invention.
14 is a graph showing a relationship between a control voltage Vcon and a current I2 in the bias circuit shown in FIG.
FIG. 15 is a circuit configuration diagram showing a bias circuit according to an eleventh embodiment of the present invention.
16 is a graph showing the relationship between the control voltage Vcon and the current I2 in the bias circuit shown in FIG.
[Explanation of symbols]
1, 1a, 1b... Npn transistor
2 ... Input matching circuit
3. Output matching circuit
4. Base terminal
5 ... High frequency cutoff choke coil
6, 60 ... Bias circuit
7, 7a-7h ... control terminal
8 ... Control circuit
9 ... Lithium ion battery
50, 50a, 50b, 52 ... high frequency circuit
10, 10a to 10d... Npn emitter follower transistor
15, 15a to 15d ... pnp transistor for second current amplifier
17, 17a to 17h, 26... Npn transistor for first current amplifier
20 ... npn transistor for current mirror circuit
21 ... Interstage matching circuit
22c, 22d ... npn transistor for differential changeover switch
25 ... Input terminal for switching signal
38 ... resistance
39. Operational amplifier

Claims

エミッタ接地のｎｐｎバイポーラトランジスタからなる高周波の増幅を行うための第１トランジスタを具備する高周波回路と、
ｎｐｎバイポーラトランジスタからなる第２トランジスタを具備すると共に、前記第１トランジスタのベース端子に直流電流を出力するための出力端子を具備するエミッタフォロワ回路と、
前記第２トランジスタのベース端子に接続された出力端子を具備する第２電流増幅器と、
前記第２電流増幅器の入力端子に接続された出力端子を具備する第１電流増幅器と、
を具備し、前記第１電流増幅器への入力電流に基づいて、前記第２電流増幅器及び前記エミッタフォロワ回路を介して前記第１トランジスタのベースにおけるバイアスレベルが制御されることを特徴とする高周波電力増幅器。A high-frequency circuit comprising a first transistor for amplifying a high frequency comprising an npn bipolar transistor with a common emitter;
an emitter follower circuit comprising a second transistor comprising an npn bipolar transistor and an output terminal for outputting a direct current to the base terminal of the first transistor;
A second current amplifier comprising an output terminal connected to a base terminal of the second transistor;
A first current amplifier comprising an output terminal connected to an input terminal of the second current amplifier;
And a bias level at the base of the first transistor is controlled via the second current amplifier and the emitter follower circuit based on an input current to the first current amplifier. amplifier.

前記第２電流増幅器はエミッタ接地のｐｎｐトランジスタからなる第３トランジスタを具備し、前記第１電流増幅器はエミッタ接地のｎｐｎトランジスタからなる第４トランジスタを具備することを特徴とする請求項１に記載の高周波電力増幅器。The said 2nd current amplifier is provided with the 3rd transistor which consists of a pnp transistor of a grounded emitter, The said 1st current amplifier is equipped with the 4th transistor which consists of a npn transistor of a grounded emitter. High frequency power amplifier.

前記第２電流増幅器は前記第３トランジスタのベース電位を決定するように前記第２及び第１電流増幅器間に配設されたダイオードを具備し、前記第１電流増幅器は前記第４トランジスタのベース電位を決定するように前記第１電流増幅器の入力端子に接続されたダイオードを具備することを特徴とする請求項２に記載の高周波電力増幅器。The second current amplifier includes a diode disposed between the second and first current amplifiers so as to determine a base potential of the third transistor, and the first current amplifier includes a base potential of the fourth transistor. The high-frequency power amplifier according to claim 2, further comprising a diode connected to an input terminal of the first current amplifier so as to determine the current.

前記第１及び第２トランジスタは、ＧａＡｓヘテロ接合バイポーラトランジスタからなることを特徴とする請求項１乃至３のいずれかに記載の高周波電力増幅器。4. The high-frequency power amplifier according to claim 1, wherein the first and second transistors are GaAs heterojunction bipolar transistors.

前記第１電流増幅器の入力電流を制御する電圧は、前記第２トランジスタのベース電圧よりも低いことを特徴とする請求項１乃至４のいずれかに記載の高周波電力増幅器。5. The high-frequency power amplifier according to claim 1, wherein a voltage for controlling an input current of the first current amplifier is lower than a base voltage of the second transistor.

前記第１電流増幅器の入力電流を制御する電圧は、２．５Ｖ以下であることを特徴とする請求項４に記載の高周波電力増幅器。The high frequency power amplifier according to claim 4, wherein a voltage for controlling an input current of the first current amplifier is 2.5V or less.

前記第１電流増幅器は複数の入力端子と単一の出力端子とを有し、前記単一の出力端子からの出力電流は、前記複数の入力端子からの複数の入力電流の和に比例することを特徴とする請求項１乃至６のいずれかに記載の高周波電力増幅器。The first current amplifier has a plurality of input terminals and a single output terminal, and an output current from the single output terminal is proportional to a sum of a plurality of input currents from the plurality of input terminals. The high-frequency power amplifier according to claim 1, wherein:

前記第１電流増幅器は所望のビット数に対応する複数の入力端子を有すると共に、前記複数の入力端子にパラレルに入力したデジタル信号をアナログ信号に変換した電流を出力する機能を有し、前記デジタル信号によって前記第１ランジスタのベースにおけるバイアスレベルが制御されることを特徴とする請求項７に記載の高周波電力増幅器。The first current amplifier has a plurality of input terminals corresponding to a desired number of bits, and has a function of outputting a current obtained by converting a digital signal input in parallel to the plurality of input terminals into an analog signal. The high frequency power amplifier according to claim 7, wherein a bias level at a base of the first transistor is controlled by a signal.

前記高周波回路と前記エミッタフォロワ回路と前記第２電流増幅器とを具備する回路部が周波数バンドに応じて複数配設される一方、前記複数の回路部に対して単一の前記第１電流増幅器が配設され、前記周波数バンドに応じて前記第１電流増幅器を前記複数の回路部の１つに選択的に接続するため、前記第１電流増幅器と前記複数の回路部との間にスイッチが配設されることを特徴とする請求項１乃至８のいずれかに記載の高周波電力増幅器。A plurality of circuit units each including the high-frequency circuit, the emitter follower circuit, and the second current amplifier are arranged according to a frequency band, and a single first current amplifier is provided for the plurality of circuit units. And a switch is disposed between the first current amplifier and the plurality of circuit units to selectively connect the first current amplifier to one of the plurality of circuit units according to the frequency band. 9. The high frequency power amplifier according to claim 1, wherein the high frequency power amplifier is provided.

前記第１電流増幅器は、前記第１電流増幅器への入力電流または入力電圧に基づいて一定電流を出力する機能を有することを特徴とする請求項１乃至９のいずれかに記載の高周波電力増幅器。The high-frequency power amplifier according to claim 1, wherein the first current amplifier has a function of outputting a constant current based on an input current or an input voltage to the first current amplifier.

エミッタ接地のｎｐｎバイポーラトランジスタからなる高周波の増幅を行うための第１トランジスタを具備する高周波回路と、
ｎｐｎバイポーラトランジスタからなる第２トランジスタを具備すると共に、前記第１トランジスタのベース端子に直流電流を出力するための出力端子を具備するエミッタフォロワ回路と、
前記第２トランジスタのベース端子に接続された出力端子を具備する第２電流増幅器と、
前記第２電流増幅器の入力端子に接続された出力端子を具備する第１電流増幅器と、
前記第１電流増幅器への入力電圧と前記第１電流増幅器の出力電流との間に線形な関係を保持する保持手段と、
を具備し、前記第１電流増幅器への入力電圧に基づいて、前記第２電流増幅器及び前記エミッタフォロワ回路を介して前記第１トランジスタのベースにおけるバイアスレベルが制御されることを特徴とする高周波電力増幅器。A high-frequency circuit comprising a first transistor for amplifying a high frequency comprising an npn bipolar transistor with a common emitter;
an emitter follower circuit comprising a second transistor comprising an npn bipolar transistor and an output terminal for outputting a direct current to the base terminal of the first transistor;
A second current amplifier comprising an output terminal connected to a base terminal of the second transistor;
A first current amplifier comprising an output terminal connected to an input terminal of the second current amplifier;
Holding means for holding a linear relationship between an input voltage to the first current amplifier and an output current of the first current amplifier;
And a bias level at the base of the first transistor is controlled through the second current amplifier and the emitter follower circuit based on an input voltage to the first current amplifier. amplifier.

前記第２電流増幅器はエミッタ接地のｐｎｐトランジスタからなる第３トランジスタを具備し、前記第１電流増幅器はエミッタに負帰還抵抗が接続されたｎｐｎトランジスタからなる第４トランジスタを具備することを特徴とする請求項１１に記載の高周波電力増幅器。The second current amplifier includes a third transistor formed of a grounded pnp transistor, and the first current amplifier includes a fourth transistor formed of an npn transistor having a negative feedback resistor connected to the emitter. The high frequency power amplifier according to claim 11.

前記第１電流増幅器は、前記第４トランジスタのエミッタ電位が前記第１電流増幅器への前記入力電圧と等しくなるように負帰還ループを有することを特徴とする請求項１２に記載の高周波電力増幅器。The high-frequency power amplifier according to claim 12, wherein the first current amplifier has a negative feedback loop so that an emitter potential of the fourth transistor becomes equal to the input voltage to the first current amplifier.

前記第４トランジスタのベースは前記第１電流増幅器への前記入力電圧を制御電圧として印加する制御端子に接続されることを特徴とする請求項１２に記載の高周波電力増幅器。The high frequency power amplifier according to claim 12, wherein a base of the fourth transistor is connected to a control terminal that applies the input voltage to the first current amplifier as a control voltage.

前記制御端子と前記第４トランジスタとの間に配設された演算増幅器を更に具備し、前記演算増幅器の正入力及び負入力には、前記制御端子と前記第４トランジスタのエミッタとが夫々接続され、前記演算増幅器の出力は前記第４トランジスタのベースに接続されることを特徴とする請求項１４に記載の高周波電力増幅器。An operational amplifier is further provided between the control terminal and the fourth transistor, and the control terminal and the emitter of the fourth transistor are connected to the positive input and the negative input of the operational amplifier, respectively. The high frequency power amplifier according to claim 14, wherein an output of the operational amplifier is connected to a base of the fourth transistor.

前記第４トランジスタのエミッタは前記負帰還抵抗を介して接地され、前記負帰還抵抗は１００Ω〜１０ＫΩの抵抗値を有することを特徴とする請求項１１乃至１５のいずれかに記載の高周波電力増幅器。The high-frequency power amplifier according to claim 11, wherein an emitter of the fourth transistor is grounded through the negative feedback resistor, and the negative feedback resistor has a resistance value of 100Ω to 10 KΩ.

前記第１及び第２トランジスタは、ＧａＡｓヘテロ接合バイポーラトランジスタからなることを特徴とする請求項１１乃至１６のいずれかに記載の高周波電力増幅器。17. The high frequency power amplifier according to claim 11, wherein the first and second transistors are GaAs heterojunction bipolar transistors.

エミッタ接地のｎｐｎバイポーラトランジスタからなる高周波の増幅を行うための第１トランジスタを具備する高周波回路と、
ｎｐｎバイポーラトランジスタからなる第２トランジスタを具備すると共に、前記第１トランジスタのベース端子に直流電流を出力するための出力端子を具備するエミッタフォロワ回路と、
を具備する高周波電力増幅器のための制御回路であって、
前記第２トランジスタのベース端子に接続された出力端子を具備する第２電流増幅器と、
前記第２電流増幅器の入力端子に接続された出力端子を具備する第１電流増幅器と、
を具備し、前記第１電流増幅器への入力電流に基づいて、前記第２電流増幅器及び前記エミッタフォロワ回路を介して前記第１トランジスタのベースにおけるバイアスレベルが制御されることを特徴とする高周波電力増幅器の制御回路。A high-frequency circuit comprising a first transistor for amplifying a high frequency comprising an npn bipolar transistor with a common emitter;
an emitter follower circuit comprising a second transistor comprising an npn bipolar transistor and an output terminal for outputting a direct current to the base terminal of the first transistor;
A control circuit for a high-frequency power amplifier comprising:
A second current amplifier comprising an output terminal connected to a base terminal of the second transistor;
A first current amplifier comprising an output terminal connected to an input terminal of the second current amplifier;
And a bias level at the base of the first transistor is controlled via the second current amplifier and the emitter follower circuit based on an input current to the first current amplifier. Amplifier control circuit.