JP3748399B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP3748399B2 JP3748399B2 JP2001314224A JP2001314224A JP3748399B2 JP 3748399 B2 JP3748399 B2 JP 3748399B2 JP 2001314224 A JP2001314224 A JP 2001314224A JP 2001314224 A JP2001314224 A JP 2001314224A JP 3748399 B2 JP3748399 B2 JP 3748399B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- frame
- insulator
- copper
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＬＳＩ（大規模集積回路素子）や光半導体素子等の半導体素子を収容するための半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】
従来、半導体素子を収容するための半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有する銅−タングステン合金や銅−モリブデン合金等の金属材料からなる基体と、該基体の上面に前記載置部を囲繞するようにして取着された酸化アルミニウム質焼結体等の電気絶縁材料からなる枠状絶縁体と、該枠状絶縁体の内周部から外周部にかけて被着導出されているタングステン、モリブデン、マンガン等の高融点金属からなる複数個の配線層と、前記枠状絶縁体の上面に取着され、絶縁体の内側の穴を塞ぐ蓋体とから構成されており、基体の半導体素子載置部に半導体素子を接着剤を介して接着固定するとともに該半導体素子の各電極をボンディングワイヤを介して枠状絶縁体に形成した配線層に電気的に接続し、しかる後、枠状絶縁体に蓋体を該枠状絶縁体の内側の穴を塞ぐようにしてガラス、樹脂、ロウ材等から成る封止材を介して接合させ、基体と枠状絶縁体と蓋体とからなる容器内部に半導体素子を気密に収容することによって製品としての半導体装置となる。
【０００３】
なお上述の半導体素子収納用パッケージにおいては、半導体素子が載置される基体が銅−タングステン合金や銅−モリブデン合金等の金属材料で形成されており、該銅−タングステン合金や銅−モリブデン合金等は熱伝導率が約１８０Ｗ／ｍ・Ｋと高く熱伝導性に優れていることから基体は半導体素子の作動時に発する熱を良好に吸収するとともに大気中に良好に放散させることができ、これによって半導体素子を常に適温とし半導体素子に熱破壊が発生したり、特性に熱劣化が発生したりするのを有効に防止している。
【０００４】
また上述の半導体素子収納用パッケージの基体として使用されている銅−タングステン合金や銅−モリブデン合金はタングステン粉末やモリブデン粉末を焼成して焼結多孔体を得、次に前記焼結多孔体の空孔内に溶融させることによって製作されており、例えば、タングステンから成る焼結多孔体に銅を含浸させる場合は焼結多孔体が７５乃至９０重量％、銅が１０乃至２５重量％の範囲に、モリブデンから成る焼結多孔体に銅を含浸させる場合は焼結多孔体が８０乃至９０重量％、銅が１０乃至２０重量％の範囲となっている。
【０００５】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージにおいては、基体がタングステン粉末やモリブデン粉末を焼成して焼結多孔体を得るとともに該焼結多孔体の空孔内に溶融させた銅を含浸させることによって形成されており、前記銅の量を増加させればさせるほど前記基体の熱伝導率は高くなるが、それにつれて基体の線熱膨張係数も大きくなる。前記基体は上面に取着される酸化アルミニウム質焼結体から成る枠状絶縁体の線熱膨張係数（７ｐｐｍ／℃：室温〜８００℃）と大きく相違すると、両者の線熱膨張係数の相違により発生する応力が両者の接合界面に働き、該応力により前記接合界面にクラックがはいったり、ひどい場合には両者の接合界面に剥離が発生したりして、半導体素子収納用パッケージの気密封止の信頼性が損なわれ、内部に収容する半導体素子を信頼性よく正常に作動させることができなくなると言う問題が発生してしまうことから、前記基体の線熱膨張係数は前記枠状絶縁体の線熱膨張係数と近似させる必要があり、前記基体の銅の含有率は１０乃至２５重量％（基体が銅−タングステン合金から成る場合は銅の含有率は１０乃至２５重量％、銅−モリブデン合金から成る場合は銅の含有率は１０乃至２０重量％）の範囲に限定されることとなり、前記基体の熱伝導率は最大でも約１８０Ｗ／ｍ・Ｋ程度であった。
【０００６】
そのためこの従来の半導体素子収納用パッケージ内に近時の高密度化、高集積化が大きく進み、作動時に多量の熱を発する半導体素子を収容した場合、半導体素子が作動時に発する熱は基体を介して外部に完全に放散させることができなくなり、その結果、半導体素子が該素子自身の発する熱によって高温となり、半導体素子に熱破壊を招来させたり、特性にばらつきを生じ安定に作動させることができないという欠点を有していた。
【０００７】
またこの従来の半導体素子収納用パッケージにおいては、枠状絶縁体を形成する酸化アルミニウム質焼結体の比誘電率が９〜１０（室温、１ＭＨｚ）と高いことから枠状絶縁体に設けた配線層を伝わる電気信号の伝搬速度が遅く、そのため信号の高速伝搬を要求する半導体素子は収容が不可となる欠点を有していた。
【０００８】
更にこの従来の半導体素子収納用パッケージにおいては、枠状絶縁体に形成されている配線層はタングステンやモリブデン、マンガン等の高融点金属材料により形成されており、該タングステン等はその比電気抵抗が５．４μΩ・ｃｍ（２０℃）以上と高いことから配線層に電気信号を伝搬させた場合、電気信号に大きな減衰が生じ、電気信号を正確、かつ確実に伝搬させることができないという欠点も有していた。
【０００９】
本発明は上記欠点に鑑み案出されたもので、その目的は内部に高速駆動を行う半導体素子を収容することができ、かつ収容する半導体素子を長期間にわたり正常、かつ安定に作動させることができる半導体素子収納用パッケージを提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、上面に半導体素子が載置される載置部を有する基体と、前記基体上に半導体素子載置部を囲繞するようにして取着され、半導体素子の各電極が接続される配線層を有する枠状絶縁体と、前記枠状絶縁体上に取着され、枠状絶縁体の内側を気密に封止する蓋体とから成る半導体素子収納用パッケージであって、前記枠状絶縁体は比誘電率が７以下、熱膨張係数が４ｐｐｍ／℃〜８ｐｐｍ／℃のガラスセラミックス焼結体で、前記配線層は電気抵抗率が２．５μΩ・ｃｍ（２０℃）以下の金属材料で、前記基体は、６５乃至９５重量％の炭化珪素と、５乃至３５重量％の銅とで形成されており、溶融した銅に炭化珪素粉末が分散混入されて形成されたものであることを特徴とするものである。
【００１１】
本発明の半導体素子収納用パッケージによれば、枠状絶縁体を比誘電率が７以下のガラスセラミックス焼結体で形成したことから枠状絶縁体に設けた配線層を伝わる電気信号の伝搬速度を速いものとして信号の高速伝搬を要求する半導体素子の収容が可能となる。
【００１２】
また本発明の半導体素子収納用パッケージによれば、枠状絶縁体を低温焼成（約８００℃〜９００℃）が可能なガラスセラミックス焼結体で形成したことから枠状絶縁体と同時焼成により形成される配線層を比電気抵抗が２．５μΩ・ｃｍ（２０℃）以下と低い銅や銀、金で形成することができ、その結果、配線層に電気信号を伝搬させた場合、電気信号に大きな減衰が生じることはなく、電気信号を正確、かつ確実に伝搬させることが可能となる。
【００１３】
更に本発明の半導体素子収納用パッケージによれば、基体を炭化珪素が６５乃至９５重量％、銅が５乃至３５重量％とで形成し熱伝導率を２３０Ｗ／ｍ・Ｋ以上の高いものとなしたことから、基体上に載置される半導体素子が作動時に多量の熱を発したとしてもその熱は基体の半導体素子載置部平面方向に素早く広がらせるとともに基体の厚さ方向に良好に伝搬させて外部に効率よく確実に放散させることができ、これによって半導体素子は常に適温となり、半導体素子を長期間にわたり安定かつ正常に作動させることが可能となる。
【００１４】
また更に本発明の半導体素子収納用パッケージによれば、基体を６５乃至９５重量％の炭化珪素と、５乃至３５重量％の銅とで形成し、その線熱膨張係数をガラスセラミックス焼結体から成る枠状絶縁体の線熱膨張係数（４ｐｐｍ／℃乃至８ｐｐｍ／℃：室温〜８００℃）に近似するものとなしたことから基体上に枠状絶縁体を取着させる際や半導体素子が作動した際等において基体と枠状絶縁体の両者に熱が作用したとしても基体と枠状絶縁体との間には両者の線熱膨張係数の相違に起因する大きな熱応力が発生することはなく、これによって半導体素子を収納する空所の気密封止が常に完全となり、半導体素子を安定かつ正常に作動させることが可能となる。
【００１５】
【発明の実施の形態】
次に、本発明を添付図面に示す実施例に基づき詳細に説明する。
図１は本発明の半導体素子収納用パッケージの一実施例を示す断面図であり、図１において、１は基体、２は枠状絶縁体、３は蓋体である。この基体１と枠状絶縁体２と蓋体３とにより内部に半導体素子４を気密に収容する容器５が構成される。
【００１６】
前記基体１はその上面に半導体素子４が載置される載置部１ａを有するとともに上面外周部に該基体１の上面に設けた半導体素子４が載置される載置部１ａを囲繞するようにして枠状絶縁体２がロウ材やガラス、樹脂等の接着剤を介して取着されている。
【００１７】
前記基体１は半導体素子４を支持する支持部材として作用するとともに半導体素子４が作動時に発する熱を良好に吸収して大気中に効率よく放散させ、半導体素子４を常に適温とする作用をなし、枠状絶縁体２に囲まれた基体１の載置部１ａ上に半導体素子４がガラス、樹脂、ロウ材等の接着剤を介して固定される。
【００１８】
なお前記基体１は炭化珪素と銅とから成り、溶融させた銅に平均粒径５μｍ程度の炭化珪素粉末を分散混入させることによって製作されている。
【００１９】
また前記基体１の上面外周部には該基体１の上面に設けた半導体素子４が載置される載置部１ａを囲繞するようにして枠状絶縁体２がロウ材やガラス、樹脂等の接着剤を介して取着されており、基体１と枠状絶縁体２とで半導体素子４を収容するための空所が内部に形成される。
【００２０】
前記基体１に取着される枠状絶縁体２は比誘電率が７以下のガラスセラミックス焼結体（線熱膨張係数：４ｐｐｍ／℃乃至８ｐｐｍ／℃）から成り、具体的には、
１）硼珪酸ガラスにアルミナもしくはムライトを添加してなる原料粉末より製作されるガラスセラミックス焼結体（比誘電率５〜６）
２）コージェライト系結晶化ガラスにアルミナもしくはムライトを添加して成る原料粉末より製作されるガラスセラミックス焼結体（比誘電率５〜６）
３）ムライト系結晶化ガラスにアルミナもしくはムライトを添加して成る原料粉末より製作されるガラスセラミックス焼結体（比誘電率５〜６）
等で形成されている。
【００２１】
前記枠状絶縁体２は、例えば、硼珪酸ガラスにアルミナもしくはムライトを添加してなる原料粉末より製作されるガラスセラミックス焼結体から成る場合、原料粉末の組成が重量比で７２〜７６％のシリカ、１５〜１７％の酸化硼素、２〜４％の酸化アルミニウム、１．５％以下の酸化マグネシウム、１．１〜１．４％の酸化ジルコニウム、酸化ナトリウム、酸化カリウム及び酸化リチウムの合計量２．０〜３．０％から成る硼珪酸ガラス粉末にアルミナもしくはムライトの各粉末とアクリル樹脂を主成分とするバインダー及び分散剤、可塑剤、有機溶媒を加えて泥漿物を作るとともに該泥漿物をドクターブレード法やカレンダーロール法を採用することによってグリーンシート（生シート）となし、しかる後、前記グリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、約８００℃〜９００℃の温度で焼成することによって製作される。
【００２２】
また前記枠状絶縁体２はその内周部から上部にかけて導出する複数の配線層６が被着形成されており、枠状絶縁体２の内周部に露出する配線層６の一端には半導体素子４の各電極がボンディングワイヤ７を介して電気的に接続され、また枠状絶縁体２の上面に導出された部位には外部電気回路と接続される外部リードピン８が銀ロウ等のロウ材を介してロウ付け取着されている。
【００２３】
前記配線層６は半導体素子４の各電極を外部電気回路に接続する際の導電路として作用し、銅、銀、金等の金属粉末により形成されている。
【００２４】
前記配線層６は銅、銀、金等の金属粉末に適当な有機バインダー、溶剤等を添加混合して得られた金属ペーストを枠状絶縁体２となるグリーンシートに予め従来周知のスクリーン印刷法等の印刷法を用いることにより所定パターンに印刷塗布しておくことによって枠状絶縁体２の内周部から上面にかけて被着形成される。
【００２５】
前記配線層６を形成する銅、銀、金等はその融点が約１０００℃と低いものの枠状絶縁体２を構成するガラスセラミックス焼結体の焼成温度が低いことから枠状絶縁体２に所定パターンに被着形成することが可能となる。
【００２６】
また前記配線層６を形成する銅や銀、金等はその比電気抵抗が２．５μΩ・ｃｍ以下と低いことから配線層６を介して容器内部に収容する半導体素子４と外部電気回路との間に電気信号の出し入れをしたとしても配線層６において電気信号が大きく減衰することはなく、その結果、半導体素子４に正確、かつ確実な駆動を行わせることができる。
【００２７】
更に前記配線層６は、該配線層６の被着されている枠状絶縁体２の比誘電率が７以下（室温、１ＭＨｚ）、好適には５．５〜６と低いことから配線層６を伝わる電気信号の伝搬速度が速いものとなり、その結果、配線層６を介して容器内部に収容する半導体素子４と外部電気回路との間に電気信号の出し入れをしたとしても、電気信号の伝搬に遅延を生じることなく、半導体素子４に正確、かつ確実に電気信号を出し入れすることができる。
【００２８】
なお、前記配線層６は銅や銀からなる場合、その露出表面に耐蝕性に優れる金属をメッキ法により１μｍ〜２０μｍの厚みに被着させておくと、配線層６の酸化腐蝕を有効に防止することができるとともに配線層６とボンディングワイヤ７との接続及び配線層６への外部リードピン８の取着を強固となすことができる。従って、前記配線層６は銅や銀からなる場合、配線層６の酸化腐蝕を防止し、配線層６とボンディングワイヤ７及び外部リードピン８との取着を強固とするには配線層６の露出表面に金等の耐蝕性に優れる金属を１μｍ〜２０μｍの厚みに被着させておくことが好ましい。
【００２９】
また前記枠状絶縁体２に被着した配線層６にロウ付けされる外部リードピン８は鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属材料から成り、半導体素子４の各電極を外部電気回路に電気的に接続する作用をなす。
【００３０】
前記外部リードピン８は、例えば、鉄−ニッケル−コバルト合金等の金属から成るインゴット（塊）に圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施すことによって所定形状に形成される。
【００３１】
本発明の半導体素子収納用パッケージにおいては、前記基体１を６５乃至９５重量％の炭化珪素と、５乃至３５重量％の銅とで形成しておくことが重要である。
【００３２】
前記基体１を６５乃至９５重量％の炭化珪素と、５乃至３５重量％の銅とで形成しておくと基体１の熱伝導率を２３０Ｗ／ｍ・Ｋ以上の高いものなり、その結果、基体１上に載置される半導体素子４が作動時に多量の熱を発したとしてもその熱は基体１の半導体素子載置部１ａ平面方向に素早く広がらせるとともに基体１の厚さ方向を良好に伝搬させて外部に効率よく確実に放散させることができ、これによって半導体素子４は常に適温となり、半導体素子４を長期間にわたり安定かつ正常に作動させることが可能となる。
【００３３】
また上述の６５乃至９５重量％の炭化珪素と、５乃至３５重量％の銅とから成る基体１はその線熱膨張係数がガラスセラミックス焼結体から成る枠状絶縁体２の線熱膨張係数（４ｐｐｍ／℃乃至８ｐｐｍ／℃：室温〜８００℃）に近似する６ｐｐｍ／℃乃至８ｐｐｍ／℃となり、その結果、基体１上に枠状絶縁体２を取着させる際や半導体素子４が作動した際において基体１と枠状絶縁体２の両者に熱が作用したとしても基体１と枠状絶縁体２との間には両者の線熱膨張係数の相違に起因する大きな熱応力が発生することはなく、これによって半導体素子４を収納する空所の気密封止が常に完全となり、半導体素子４を安定かつ正常に作動させることが可能となる。
【００３４】
なお前記基体１は炭化珪素の量が６５重量％未満となると、言い換えれば銅が３５重量％を超えると基体１の線熱膨張係数が枠状絶縁体２の線熱膨張係数に対して大きく相違することとなり、その結果、基体１に枠状絶縁体２を強固に取着させておくことができなくなってしまい、また炭化珪素の量が９５重量％を超えると、言い換えれば銅が５重量％未満となると基体１の熱伝導率が大きく劣化し、半導体素子４が作動時に多量の熱を発した場合、その熱を基体１を介して外部に完全に放散させることができなくなり、その結果、半導体素子４を高温として半導体素子４に熱破壊を招来させたり、特性にばらつきが生じ安定に作動させることができなくなってしまう。従って、前記基体１は炭化珪素の量が６５乃至９５重量％の範囲に、銅の量が５乃至３５重量％の範囲に特定される。
【００３５】
また前記６５乃至９５重量％の炭化珪素と、５乃至３５重量％の銅とから成る基体１は炭化珪素の表面に酸化物膜、例えばＳｉＯ2等の膜を０．０５μｍ乃至１μｍ程度の厚みに被着させておけば炭化珪素と銅との密着強度が大きく向上して基体１としての信頼性が大幅に向上する。従って前記基体１は表面に酸化物膜を０．０５μｍ乃至１μｍの厚みに被着させた炭化珪素と銅とで形成しておくことが好ましい。
【００３６】
前記炭化珪素の表面に酸化物膜を被着させる方法としては、例えば、炭化珪素の粉末を大気中で約１２００℃の温度で加熱することによって行われる。
【００３７】
更に、前記基体１は溶融させた銅に炭化珪素粉末を分散混入させて形成した場合、基体１のヤング率が銅のヤング率に依存する１００ＧＰａ程度の軟質なものとなり、その結果、基体１上に半導体素子４を載置させた後、基体１と半導体素子４に熱が作用して両者間に熱応力が発生したとしても、その熱応力は基体１を若干変形させることによって効率よく吸収され、半導体素子４が基体１より剥離したり、半導体素子４に割れやクラックを発生したりすることがなく、半導体素子４を常に正常かつ安定に作動させることができる。
【００３８】
かくして上述の半導体素子収納用パッケージによれば、基体１の半導体素子載置部１ａ上に半導体素子４をガラス、樹脂、ロウ材等の接着剤を介して接着固定するとともに該半導体素子４の各電極をボンディングワイヤ７を介して所定の配線層６に接続させ、しかる後、前記枠状絶縁体２の上面に蓋体３をガラス、樹脂、ロウ材等から成る封止材を介して接合させ、基体１、枠状絶縁体２及び蓋体３とから成る容器５内部に半導体素子４を気密に収容することによって製品としての半導体装置となる。
【００３９】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００４０】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、枠状絶縁体を比誘電率が７以下のガラスセラミックス焼結体で形成したことから枠状絶縁体に設けた配線層を伝わる電気信号の伝搬速度を速いものとして信号の高速伝搬を要求する半導体素子の収容が可能となる。
【００４１】
また本発明の半導体素子収納用パッケージによれば、枠状絶縁体を低温焼成（約８００℃〜９００℃）が可能なガラスセラミックス焼結体で形成したことから枠状絶縁体と同時焼成により形成される配線層を比電気抵抗が２．５μΩ・ｃｍ（２０℃）以下と低い銅や銀、金で形成することができ、その結果、配線層に電気信号を伝搬させた場合、電気信号に大きな減衰が生じることはなく、電気信号を正確、かつ確実に伝搬させることが可能となる。
【００４２】
更に本発明の半導体素子収納用パッケージによれば、基体を炭化珪素が６５乃至９５重量％、銅が５乃至３５重量％とで形成し熱伝導率を２３０Ｗ／ｍ・Ｋ以上の高いものとなしたことから、基体上に載置される半導体素子が作動時に多量の熱を発したとしてもその熱は基体の半導体素子載置部平面方向に素早く広がらせるとともに基体の厚さ方向に良好に伝搬させて外部に効率よく確実に放散させることができ、これによって半導体素子は常に適温となり、半導体素子を長期間にわたり安定かつ正常に作動させることが可能となる。
【００４３】
また更に本発明の半導体素子収納用パッケージによれば、基体を６５乃至９５重量％の炭化珪素と、５乃至３５重量％の銅とで形成し、その線熱膨張係数をガラスセラミックス焼結体から成る枠状絶縁体の線熱膨張係数（４ｐｐｍ／℃乃至８ｐｐｍ／℃：室温〜８００℃）に近似するものとなしたことから基体上に枠状絶縁体を取着させる際や半導体素子が作動した際等において基体と枠状絶縁体の両者に熱が作用したとしても基体と枠状絶縁体との間には両者の線熱膨張係数の相違に起因する大きな熱応力が発生することはなく、これによって半導体素子を収納する空所の気密封止が常に完全となり、半導体素子を安定かつ正常に作動させることが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの一実施例を示す断面図である。
【符号の説明】
１・・・・・基体
１ａ・・・・載置部
２・・・・・枠状絶縁体
３・・・・・蓋体
４・・・・・半導体素子
５・・・・・容器
６・・・・・配線層
７・・・・・ボンディングワイヤ
８・・・・・外部リードピン
【発明の属する技術分野】
本発明はＬＳＩ（大規模集積回路素子）や光半導体素子等の半導体素子を収容するための半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】
従来、半導体素子を収容するための半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有する銅−タングステン合金や銅−モリブデン合金等の金属材料からなる基体と、該基体の上面に前記載置部を囲繞するようにして取着された酸化アルミニウム質焼結体等の電気絶縁材料からなる枠状絶縁体と、該枠状絶縁体の内周部から外周部にかけて被着導出されているタングステン、モリブデン、マンガン等の高融点金属からなる複数個の配線層と、前記枠状絶縁体の上面に取着され、絶縁体の内側の穴を塞ぐ蓋体とから構成されており、基体の半導体素子載置部に半導体素子を接着剤を介して接着固定するとともに該半導体素子の各電極をボンディングワイヤを介して枠状絶縁体に形成した配線層に電気的に接続し、しかる後、枠状絶縁体に蓋体を該枠状絶縁体の内側の穴を塞ぐようにしてガラス、樹脂、ロウ材等から成る封止材を介して接合させ、基体と枠状絶縁体と蓋体とからなる容器内部に半導体素子を気密に収容することによって製品としての半導体装置となる。
【０００３】
なお上述の半導体素子収納用パッケージにおいては、半導体素子が載置される基体が銅−タングステン合金や銅−モリブデン合金等の金属材料で形成されており、該銅−タングステン合金や銅−モリブデン合金等は熱伝導率が約１８０Ｗ／ｍ・Ｋと高く熱伝導性に優れていることから基体は半導体素子の作動時に発する熱を良好に吸収するとともに大気中に良好に放散させることができ、これによって半導体素子を常に適温とし半導体素子に熱破壊が発生したり、特性に熱劣化が発生したりするのを有効に防止している。
【０００４】
また上述の半導体素子収納用パッケージの基体として使用されている銅−タングステン合金や銅−モリブデン合金はタングステン粉末やモリブデン粉末を焼成して焼結多孔体を得、次に前記焼結多孔体の空孔内に溶融させることによって製作されており、例えば、タングステンから成る焼結多孔体に銅を含浸させる場合は焼結多孔体が７５乃至９０重量％、銅が１０乃至２５重量％の範囲に、モリブデンから成る焼結多孔体に銅を含浸させる場合は焼結多孔体が８０乃至９０重量％、銅が１０乃至２０重量％の範囲となっている。
【０００５】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージにおいては、基体がタングステン粉末やモリブデン粉末を焼成して焼結多孔体を得るとともに該焼結多孔体の空孔内に溶融させた銅を含浸させることによって形成されており、前記銅の量を増加させればさせるほど前記基体の熱伝導率は高くなるが、それにつれて基体の線熱膨張係数も大きくなる。前記基体は上面に取着される酸化アルミニウム質焼結体から成る枠状絶縁体の線熱膨張係数（７ｐｐｍ／℃：室温〜８００℃）と大きく相違すると、両者の線熱膨張係数の相違により発生する応力が両者の接合界面に働き、該応力により前記接合界面にクラックがはいったり、ひどい場合には両者の接合界面に剥離が発生したりして、半導体素子収納用パッケージの気密封止の信頼性が損なわれ、内部に収容する半導体素子を信頼性よく正常に作動させることができなくなると言う問題が発生してしまうことから、前記基体の線熱膨張係数は前記枠状絶縁体の線熱膨張係数と近似させる必要があり、前記基体の銅の含有率は１０乃至２５重量％（基体が銅−タングステン合金から成る場合は銅の含有率は１０乃至２５重量％、銅−モリブデン合金から成る場合は銅の含有率は１０乃至２０重量％）の範囲に限定されることとなり、前記基体の熱伝導率は最大でも約１８０Ｗ／ｍ・Ｋ程度であった。
【０００６】
そのためこの従来の半導体素子収納用パッケージ内に近時の高密度化、高集積化が大きく進み、作動時に多量の熱を発する半導体素子を収容した場合、半導体素子が作動時に発する熱は基体を介して外部に完全に放散させることができなくなり、その結果、半導体素子が該素子自身の発する熱によって高温となり、半導体素子に熱破壊を招来させたり、特性にばらつきを生じ安定に作動させることができないという欠点を有していた。
【０００７】
またこの従来の半導体素子収納用パッケージにおいては、枠状絶縁体を形成する酸化アルミニウム質焼結体の比誘電率が９〜１０（室温、１ＭＨｚ）と高いことから枠状絶縁体に設けた配線層を伝わる電気信号の伝搬速度が遅く、そのため信号の高速伝搬を要求する半導体素子は収容が不可となる欠点を有していた。
【０００８】
更にこの従来の半導体素子収納用パッケージにおいては、枠状絶縁体に形成されている配線層はタングステンやモリブデン、マンガン等の高融点金属材料により形成されており、該タングステン等はその比電気抵抗が５．４μΩ・ｃｍ（２０℃）以上と高いことから配線層に電気信号を伝搬させた場合、電気信号に大きな減衰が生じ、電気信号を正確、かつ確実に伝搬させることができないという欠点も有していた。
【０００９】
本発明は上記欠点に鑑み案出されたもので、その目的は内部に高速駆動を行う半導体素子を収容することができ、かつ収容する半導体素子を長期間にわたり正常、かつ安定に作動させることができる半導体素子収納用パッケージを提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、上面に半導体素子が載置される載置部を有する基体と、前記基体上に半導体素子載置部を囲繞するようにして取着され、半導体素子の各電極が接続される配線層を有する枠状絶縁体と、前記枠状絶縁体上に取着され、枠状絶縁体の内側を気密に封止する蓋体とから成る半導体素子収納用パッケージであって、前記枠状絶縁体は比誘電率が７以下、熱膨張係数が４ｐｐｍ／℃〜８ｐｐｍ／℃のガラスセラミックス焼結体で、前記配線層は電気抵抗率が２．５μΩ・ｃｍ（２０℃）以下の金属材料で、前記基体は、６５乃至９５重量％の炭化珪素と、５乃至３５重量％の銅とで形成されており、溶融した銅に炭化珪素粉末が分散混入されて形成されたものであることを特徴とするものである。
【００１１】
本発明の半導体素子収納用パッケージによれば、枠状絶縁体を比誘電率が７以下のガラスセラミックス焼結体で形成したことから枠状絶縁体に設けた配線層を伝わる電気信号の伝搬速度を速いものとして信号の高速伝搬を要求する半導体素子の収容が可能となる。
【００１２】
また本発明の半導体素子収納用パッケージによれば、枠状絶縁体を低温焼成（約８００℃〜９００℃）が可能なガラスセラミックス焼結体で形成したことから枠状絶縁体と同時焼成により形成される配線層を比電気抵抗が２．５μΩ・ｃｍ（２０℃）以下と低い銅や銀、金で形成することができ、その結果、配線層に電気信号を伝搬させた場合、電気信号に大きな減衰が生じることはなく、電気信号を正確、かつ確実に伝搬させることが可能となる。
【００１３】
更に本発明の半導体素子収納用パッケージによれば、基体を炭化珪素が６５乃至９５重量％、銅が５乃至３５重量％とで形成し熱伝導率を２３０Ｗ／ｍ・Ｋ以上の高いものとなしたことから、基体上に載置される半導体素子が作動時に多量の熱を発したとしてもその熱は基体の半導体素子載置部平面方向に素早く広がらせるとともに基体の厚さ方向に良好に伝搬させて外部に効率よく確実に放散させることができ、これによって半導体素子は常に適温となり、半導体素子を長期間にわたり安定かつ正常に作動させることが可能となる。
【００１４】
また更に本発明の半導体素子収納用パッケージによれば、基体を６５乃至９５重量％の炭化珪素と、５乃至３５重量％の銅とで形成し、その線熱膨張係数をガラスセラミックス焼結体から成る枠状絶縁体の線熱膨張係数（４ｐｐｍ／℃乃至８ｐｐｍ／℃：室温〜８００℃）に近似するものとなしたことから基体上に枠状絶縁体を取着させる際や半導体素子が作動した際等において基体と枠状絶縁体の両者に熱が作用したとしても基体と枠状絶縁体との間には両者の線熱膨張係数の相違に起因する大きな熱応力が発生することはなく、これによって半導体素子を収納する空所の気密封止が常に完全となり、半導体素子を安定かつ正常に作動させることが可能となる。
【００１５】
【発明の実施の形態】
次に、本発明を添付図面に示す実施例に基づき詳細に説明する。
図１は本発明の半導体素子収納用パッケージの一実施例を示す断面図であり、図１において、１は基体、２は枠状絶縁体、３は蓋体である。この基体１と枠状絶縁体２と蓋体３とにより内部に半導体素子４を気密に収容する容器５が構成される。
【００１６】
前記基体１はその上面に半導体素子４が載置される載置部１ａを有するとともに上面外周部に該基体１の上面に設けた半導体素子４が載置される載置部１ａを囲繞するようにして枠状絶縁体２がロウ材やガラス、樹脂等の接着剤を介して取着されている。
【００１７】
前記基体１は半導体素子４を支持する支持部材として作用するとともに半導体素子４が作動時に発する熱を良好に吸収して大気中に効率よく放散させ、半導体素子４を常に適温とする作用をなし、枠状絶縁体２に囲まれた基体１の載置部１ａ上に半導体素子４がガラス、樹脂、ロウ材等の接着剤を介して固定される。
【００１８】
なお前記基体１は炭化珪素と銅とから成り、溶融させた銅に平均粒径５μｍ程度の炭化珪素粉末を分散混入させることによって製作されている。
【００１９】
また前記基体１の上面外周部には該基体１の上面に設けた半導体素子４が載置される載置部１ａを囲繞するようにして枠状絶縁体２がロウ材やガラス、樹脂等の接着剤を介して取着されており、基体１と枠状絶縁体２とで半導体素子４を収容するための空所が内部に形成される。
【００２０】
前記基体１に取着される枠状絶縁体２は比誘電率が７以下のガラスセラミックス焼結体（線熱膨張係数：４ｐｐｍ／℃乃至８ｐｐｍ／℃）から成り、具体的には、
１）硼珪酸ガラスにアルミナもしくはムライトを添加してなる原料粉末より製作されるガラスセラミックス焼結体（比誘電率５〜６）
２）コージェライト系結晶化ガラスにアルミナもしくはムライトを添加して成る原料粉末より製作されるガラスセラミックス焼結体（比誘電率５〜６）
３）ムライト系結晶化ガラスにアルミナもしくはムライトを添加して成る原料粉末より製作されるガラスセラミックス焼結体（比誘電率５〜６）
等で形成されている。
【００２１】
前記枠状絶縁体２は、例えば、硼珪酸ガラスにアルミナもしくはムライトを添加してなる原料粉末より製作されるガラスセラミックス焼結体から成る場合、原料粉末の組成が重量比で７２〜７６％のシリカ、１５〜１７％の酸化硼素、２〜４％の酸化アルミニウム、１．５％以下の酸化マグネシウム、１．１〜１．４％の酸化ジルコニウム、酸化ナトリウム、酸化カリウム及び酸化リチウムの合計量２．０〜３．０％から成る硼珪酸ガラス粉末にアルミナもしくはムライトの各粉末とアクリル樹脂を主成分とするバインダー及び分散剤、可塑剤、有機溶媒を加えて泥漿物を作るとともに該泥漿物をドクターブレード法やカレンダーロール法を採用することによってグリーンシート（生シート）となし、しかる後、前記グリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、約８００℃〜９００℃の温度で焼成することによって製作される。
【００２２】
また前記枠状絶縁体２はその内周部から上部にかけて導出する複数の配線層６が被着形成されており、枠状絶縁体２の内周部に露出する配線層６の一端には半導体素子４の各電極がボンディングワイヤ７を介して電気的に接続され、また枠状絶縁体２の上面に導出された部位には外部電気回路と接続される外部リードピン８が銀ロウ等のロウ材を介してロウ付け取着されている。
【００２３】
前記配線層６は半導体素子４の各電極を外部電気回路に接続する際の導電路として作用し、銅、銀、金等の金属粉末により形成されている。
【００２４】
前記配線層６は銅、銀、金等の金属粉末に適当な有機バインダー、溶剤等を添加混合して得られた金属ペーストを枠状絶縁体２となるグリーンシートに予め従来周知のスクリーン印刷法等の印刷法を用いることにより所定パターンに印刷塗布しておくことによって枠状絶縁体２の内周部から上面にかけて被着形成される。
【００２５】
前記配線層６を形成する銅、銀、金等はその融点が約１０００℃と低いものの枠状絶縁体２を構成するガラスセラミックス焼結体の焼成温度が低いことから枠状絶縁体２に所定パターンに被着形成することが可能となる。
【００２６】
また前記配線層６を形成する銅や銀、金等はその比電気抵抗が２．５μΩ・ｃｍ以下と低いことから配線層６を介して容器内部に収容する半導体素子４と外部電気回路との間に電気信号の出し入れをしたとしても配線層６において電気信号が大きく減衰することはなく、その結果、半導体素子４に正確、かつ確実な駆動を行わせることができる。
【００２７】
更に前記配線層６は、該配線層６の被着されている枠状絶縁体２の比誘電率が７以下（室温、１ＭＨｚ）、好適には５．５〜６と低いことから配線層６を伝わる電気信号の伝搬速度が速いものとなり、その結果、配線層６を介して容器内部に収容する半導体素子４と外部電気回路との間に電気信号の出し入れをしたとしても、電気信号の伝搬に遅延を生じることなく、半導体素子４に正確、かつ確実に電気信号を出し入れすることができる。
【００２８】
なお、前記配線層６は銅や銀からなる場合、その露出表面に耐蝕性に優れる金属をメッキ法により１μｍ〜２０μｍの厚みに被着させておくと、配線層６の酸化腐蝕を有効に防止することができるとともに配線層６とボンディングワイヤ７との接続及び配線層６への外部リードピン８の取着を強固となすことができる。従って、前記配線層６は銅や銀からなる場合、配線層６の酸化腐蝕を防止し、配線層６とボンディングワイヤ７及び外部リードピン８との取着を強固とするには配線層６の露出表面に金等の耐蝕性に優れる金属を１μｍ〜２０μｍの厚みに被着させておくことが好ましい。
【００２９】
また前記枠状絶縁体２に被着した配線層６にロウ付けされる外部リードピン８は鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属材料から成り、半導体素子４の各電極を外部電気回路に電気的に接続する作用をなす。
【００３０】
前記外部リードピン８は、例えば、鉄−ニッケル−コバルト合金等の金属から成るインゴット（塊）に圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施すことによって所定形状に形成される。
【００３１】
本発明の半導体素子収納用パッケージにおいては、前記基体１を６５乃至９５重量％の炭化珪素と、５乃至３５重量％の銅とで形成しておくことが重要である。
【００３２】
前記基体１を６５乃至９５重量％の炭化珪素と、５乃至３５重量％の銅とで形成しておくと基体１の熱伝導率を２３０Ｗ／ｍ・Ｋ以上の高いものなり、その結果、基体１上に載置される半導体素子４が作動時に多量の熱を発したとしてもその熱は基体１の半導体素子載置部１ａ平面方向に素早く広がらせるとともに基体１の厚さ方向を良好に伝搬させて外部に効率よく確実に放散させることができ、これによって半導体素子４は常に適温となり、半導体素子４を長期間にわたり安定かつ正常に作動させることが可能となる。
【００３３】
また上述の６５乃至９５重量％の炭化珪素と、５乃至３５重量％の銅とから成る基体１はその線熱膨張係数がガラスセラミックス焼結体から成る枠状絶縁体２の線熱膨張係数（４ｐｐｍ／℃乃至８ｐｐｍ／℃：室温〜８００℃）に近似する６ｐｐｍ／℃乃至８ｐｐｍ／℃となり、その結果、基体１上に枠状絶縁体２を取着させる際や半導体素子４が作動した際において基体１と枠状絶縁体２の両者に熱が作用したとしても基体１と枠状絶縁体２との間には両者の線熱膨張係数の相違に起因する大きな熱応力が発生することはなく、これによって半導体素子４を収納する空所の気密封止が常に完全となり、半導体素子４を安定かつ正常に作動させることが可能となる。
【００３４】
なお前記基体１は炭化珪素の量が６５重量％未満となると、言い換えれば銅が３５重量％を超えると基体１の線熱膨張係数が枠状絶縁体２の線熱膨張係数に対して大きく相違することとなり、その結果、基体１に枠状絶縁体２を強固に取着させておくことができなくなってしまい、また炭化珪素の量が９５重量％を超えると、言い換えれば銅が５重量％未満となると基体１の熱伝導率が大きく劣化し、半導体素子４が作動時に多量の熱を発した場合、その熱を基体１を介して外部に完全に放散させることができなくなり、その結果、半導体素子４を高温として半導体素子４に熱破壊を招来させたり、特性にばらつきが生じ安定に作動させることができなくなってしまう。従って、前記基体１は炭化珪素の量が６５乃至９５重量％の範囲に、銅の量が５乃至３５重量％の範囲に特定される。
【００３５】
また前記６５乃至９５重量％の炭化珪素と、５乃至３５重量％の銅とから成る基体１は炭化珪素の表面に酸化物膜、例えばＳｉＯ2等の膜を０．０５μｍ乃至１μｍ程度の厚みに被着させておけば炭化珪素と銅との密着強度が大きく向上して基体１としての信頼性が大幅に向上する。従って前記基体１は表面に酸化物膜を０．０５μｍ乃至１μｍの厚みに被着させた炭化珪素と銅とで形成しておくことが好ましい。
【００３６】
前記炭化珪素の表面に酸化物膜を被着させる方法としては、例えば、炭化珪素の粉末を大気中で約１２００℃の温度で加熱することによって行われる。
【００３７】
更に、前記基体１は溶融させた銅に炭化珪素粉末を分散混入させて形成した場合、基体１のヤング率が銅のヤング率に依存する１００ＧＰａ程度の軟質なものとなり、その結果、基体１上に半導体素子４を載置させた後、基体１と半導体素子４に熱が作用して両者間に熱応力が発生したとしても、その熱応力は基体１を若干変形させることによって効率よく吸収され、半導体素子４が基体１より剥離したり、半導体素子４に割れやクラックを発生したりすることがなく、半導体素子４を常に正常かつ安定に作動させることができる。
【００３８】
かくして上述の半導体素子収納用パッケージによれば、基体１の半導体素子載置部１ａ上に半導体素子４をガラス、樹脂、ロウ材等の接着剤を介して接着固定するとともに該半導体素子４の各電極をボンディングワイヤ７を介して所定の配線層６に接続させ、しかる後、前記枠状絶縁体２の上面に蓋体３をガラス、樹脂、ロウ材等から成る封止材を介して接合させ、基体１、枠状絶縁体２及び蓋体３とから成る容器５内部に半導体素子４を気密に収容することによって製品としての半導体装置となる。
【００３９】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００４０】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、枠状絶縁体を比誘電率が７以下のガラスセラミックス焼結体で形成したことから枠状絶縁体に設けた配線層を伝わる電気信号の伝搬速度を速いものとして信号の高速伝搬を要求する半導体素子の収容が可能となる。
【００４１】
また本発明の半導体素子収納用パッケージによれば、枠状絶縁体を低温焼成（約８００℃〜９００℃）が可能なガラスセラミックス焼結体で形成したことから枠状絶縁体と同時焼成により形成される配線層を比電気抵抗が２．５μΩ・ｃｍ（２０℃）以下と低い銅や銀、金で形成することができ、その結果、配線層に電気信号を伝搬させた場合、電気信号に大きな減衰が生じることはなく、電気信号を正確、かつ確実に伝搬させることが可能となる。
【００４２】
更に本発明の半導体素子収納用パッケージによれば、基体を炭化珪素が６５乃至９５重量％、銅が５乃至３５重量％とで形成し熱伝導率を２３０Ｗ／ｍ・Ｋ以上の高いものとなしたことから、基体上に載置される半導体素子が作動時に多量の熱を発したとしてもその熱は基体の半導体素子載置部平面方向に素早く広がらせるとともに基体の厚さ方向に良好に伝搬させて外部に効率よく確実に放散させることができ、これによって半導体素子は常に適温となり、半導体素子を長期間にわたり安定かつ正常に作動させることが可能となる。
【００４３】
また更に本発明の半導体素子収納用パッケージによれば、基体を６５乃至９５重量％の炭化珪素と、５乃至３５重量％の銅とで形成し、その線熱膨張係数をガラスセラミックス焼結体から成る枠状絶縁体の線熱膨張係数（４ｐｐｍ／℃乃至８ｐｐｍ／℃：室温〜８００℃）に近似するものとなしたことから基体上に枠状絶縁体を取着させる際や半導体素子が作動した際等において基体と枠状絶縁体の両者に熱が作用したとしても基体と枠状絶縁体との間には両者の線熱膨張係数の相違に起因する大きな熱応力が発生することはなく、これによって半導体素子を収納する空所の気密封止が常に完全となり、半導体素子を安定かつ正常に作動させることが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの一実施例を示す断面図である。
【符号の説明】
１・・・・・基体
１ａ・・・・載置部
２・・・・・枠状絶縁体
３・・・・・蓋体
４・・・・・半導体素子
５・・・・・容器
６・・・・・配線層
７・・・・・ボンディングワイヤ
８・・・・・外部リードピン
Claims (1)
- 上面に半導体素子が載置される載置部を有する基体と、前記基体上に半導体素子載置部を囲繞するようにして取着され、半導体素子の各電極が接続される配線層を有する枠状絶縁体と、前記枠状絶縁体上に取着され、枠状絶縁体の内側を気密に封止する蓋体とから成る半導体素子収納用パッケージであって、前記枠状絶縁体は比誘電率が７以下、熱膨張係数が４ｐｐｍ／℃〜８ｐｐｍ／℃のガラスセラミックス焼結体で、前記配線層は電気抵抗率が２．５μΩ・ｃｍ以下の金属材料で、前記基体は、６５乃至９５重量％の炭化珪素と５乃至３５重量％の銅とで形成されており、溶融した銅に炭化珪素粉末が分散混入されて形成されたものであることを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001314224A JP3748399B2 (ja) | 2001-10-11 | 2001-10-11 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001314224A JP3748399B2 (ja) | 2001-10-11 | 2001-10-11 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003124375A JP2003124375A (ja) | 2003-04-25 |
| JP3748399B2 true JP3748399B2 (ja) | 2006-02-22 |
Family
ID=19132575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001314224A Expired - Fee Related JP3748399B2 (ja) | 2001-10-11 | 2001-10-11 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3748399B2 (ja) |
-
2001
- 2001-10-11 JP JP2001314224A patent/JP3748399B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003124375A (ja) | 2003-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006060247A (ja) | 放熱基体およびその製造方法 | |
| JP3748399B2 (ja) | 半導体素子収納用パッケージ | |
| JP3987649B2 (ja) | 半導体素子収納用パッケージ | |
| JP3659306B2 (ja) | 半導体素子収納用パッケージ | |
| JP3792561B2 (ja) | 半導体素子収納用パッケージ | |
| JP3752447B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003124376A (ja) | 半導体素子収納用パッケージ | |
| JP3638547B2 (ja) | 半導体素子収納用パッケージ | |
| JP2740608B2 (ja) | 半導体素子収納用パッケージ | |
| JP4562319B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003068904A (ja) | 半導体素子収納用パッケージ | |
| JP3659300B2 (ja) | 半導体素子収納用パッケージ | |
| JPH10209336A (ja) | 半導体素子収納用パッケージ | |
| JP2003007885A (ja) | 半導体素子収納用パッケージ | |
| JP3570852B2 (ja) | 半導体素子収納用パッケージ | |
| JP3872391B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003110045A (ja) | 半導体素子収納用パッケージ | |
| JP3850312B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3971592B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003174109A (ja) | 半導体素子収納用パッケージ | |
| JP3752440B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003100934A (ja) | 半導体素子収納用パッケージ | |
| JP2003037230A (ja) | 半導体素子収納用パッケージ | |
| JP2003100935A (ja) | 半導体素子収納用パッケージ | |
| JP3659301B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040408 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050627 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051125 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131209 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |