JP3746924B2 - 液晶表示装置のアクティブパネルの製造方法 - Google Patents
液晶表示装置のアクティブパネルの製造方法 Download PDFInfo
- Publication number
- JP3746924B2 JP3746924B2 JP24034499A JP24034499A JP3746924B2 JP 3746924 B2 JP3746924 B2 JP 3746924B2 JP 24034499 A JP24034499 A JP 24034499A JP 24034499 A JP24034499 A JP 24034499A JP 3746924 B2 JP3746924 B2 JP 3746924B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- barrier metal
- aluminum
- gate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は液晶表示装置アクティブパネルの製造方法に関し、特にアクティブパネルのアルミニウムやアルミニウム合金を含むゲート配線の形成方法に関するものである。
【0002】
【従来の技術】
近年、薄型、軽量でありながら高画質を得られ且つ低消費電力であることから、ラップトップ型コンピュータや各種携帯機器等のディスプレイに、アクティブマトリクス型液晶表示装置が広く使用されるようになっている。この様なアクティブマトリクス型液晶表示装置の駆動素子は、主として薄膜トランジスタ(以下、TFTという)が用いられ、その高性能化、低価格化、生産性及び製造歩留まりの向上等の研究開発が活発に行われている。
一方、アクティブマトリクス型液晶表示装置に関しては、表示画面の大面積化、高精細化、高開口率化の要求が高まり、TFT型アクティブマトリクス基板においては、ゲート配線の長さをより長く、且つより細くすることが必要である。しかしゲート配線の延長化や細線化は、その抵抗、時定数の増大により、ゲート線信号の遅延を招き、良好な液晶駆動を行えなくなるという問題が生じてしまうために、より抵抗の低い材料を用いることが重要である。
【0003】
アルミニウム(Al)およびその合金は、抵抗が低く、安価なためにTFT型アクティブマトリクス基板のゲート電極や配線の材料として実用化されるようになった。しかしながらAlやその合金は、比較的取扱いが難しい金属材料であり、Alの融点に比較して低温であっても一定温度以上に加熱すると、電極の表面が荒れて、直径数十n〜数μm、高さ数nm〜数μmの半球形、円錐形、ドーム状等に結晶成長したAlヒロックと呼ばれるAlの突起が無数に発生しまう。そしてこの突起によりゲート絶縁膜が薄くなったり、或いは突起がゲート絶縁膜から飛び出すという欠陥を生じ、ゲート電極やゲート線が、ゲート絶縁膜上方の半導体層やソース・ドレイン電極と電気的に短絡する問題があった。
【0004】
この問題を解決する方法としてAl配線表面を陽極酸化する方法があるが工程が複雑になるためにAl配線をCr等の高融点金属で被覆する技術が、特開平11―133455号公報、特開平10―319431号や特開平10―213809号公報等に提案されている。
【0005】
図5は特開平10―213809号公報に開示されている配線形成方法を含むアクティブパネルの製造方法を工程順に説明するためのパネル要部の断面図である。図5(a)に示すように、透明ガラスからなる基板100上にAl、又はAl合金を蒸着し、パターニングしてゲートバス配線101、ゲート電極103及びゲートパッド104を形成する。
【0006】
次いで、ゲートバス配線101、ゲート電極103及びゲートパッド104が形成されている基板の全面に、クロム、モリブデン、タンタル等のようなバリア金属膜を蒸着しパターニングして第2ゲートバス配線101a、第2ゲート電極103a及び第2ゲートパッド104aを形成する。前記の第2ゲートバス配線101a、第2ゲート電極103a、第2ゲートパッド104aは、Al金属表面のヒロックを除去するために形成するものである。
【0007】
次いで図5(b)に示すように、酸化シリコン、又は窒化シリコンのような絶縁物質を基板の全面に蒸着してゲート絶縁膜105を形成する。真性半導体物質及び不純物が添加された半導体物質をゲート絶縁膜105の表面上に連続に蒸着し、パターニングして、半導体層106及び不純物半導体層107を形成する。
【0008】
次いで、図5(c)に示すように、クロム、又はクロム合金を前記不純物半導体層107を含むゲート絶縁膜105上に蒸着し、パターニングしてソース電極108、ドレイン電極109、ソース配線110、保持容量電極111及びソースパッド112を形成する。その後、ソース電極108とドレイン電極109間の前記不純物半導体層107の露出された部分を除去する。
【0009】
次に、窒化シリコン、又は酸化シリコンのような絶縁物質をソース電極108及びドレイン電極109を含む基板の全面に蒸着して保護層113を形成する。保護層113の一部をパターニングしてドレイン電極109上にドレインコンタクトホール114を形成し、ソースパッド112上にソースコンタクトホール115を形成する。同時に、ゲートパッド104を覆う保護層113及びゲート絶縁膜105の一部を除去してゲートコンタクトホール116を形成する。同様にして、保持容量電極111が形成された部分の保護層113を除去して保持容量コンタクトホール117を形成する。
【0010】
最後に、図5(d)に示すように、ITO(Indium Tin Oxide)を保護層113を含む基板に全面蒸着し、パターニングして画素電極118を形成する。画素電極118は、ドレインコンタクトホール114を通ってドレイン電極109に連結され、また前記保持容量コンタクトホール117を通って保持容量電極111に連結されている。同時に、前記ITO物質から形成されるソースパッド連結端子119は、ソースコンタクトホール115を通ってソースパッド112に連結されている。同様に、前記ITO物質から形成されるゲートパッド連結端子120は、ゲートコンタクトホール116を通ってゲートパッド104に連結され液晶表示装置のアクティブパネルが製造される。
【0011】
【発明が解決しようとする課題】
図5に示した従来の液晶表示装置のアクティブパネルの製造方法においては、Al又はAl合金を蒸着してパターニングされた形成されたゲートバス配線102、ゲート電極103及びゲートパッド104の表面はクロム等のバリアメタルで被覆されているためにAlのヒロック発生は防止できるが、半導体層のチャネルを形成する際にドライエッチングを行うと、フッ素などのエッチングガスが滲入して、Alがフッ素ラジカル(F*)と反応してフッ化アルミニウム(AlF3)になる。その後、ITO膜を基板全面に蒸着後ITO膜をウェットエッチングでパターニングする際に次のような不具合が生じていた。即ち、ゲートパッドに接続されたゲート配線(表示していない)表面にもITO膜が蒸着されるために、ITO膜のパターニングの際にゲート配線表面上のITO膜もエッチングする必要があり、その際にゲート配線の上層のクロム等のバリア金属膜にボイドやピンホール等に生じたフッ化アルミニウムがITOのエッチング液に溶けて、ゲート配線材料の下地のAl又はAl合金を侵食してゲート配線の断線を引き起こすことがあった。尚、本処理方法は、ソース電極108、ドレイン電極109およびドレインコンタクトホール114が同様の構造である場合にも適用できる。
【0012】
本発明の目的は上記の従来技術の問題点を解決した液晶表示装置のアクティブパネルの製造方法を提供することにある。
【0013】
【課題を解決するための手段】
本発明は、基板上に第1のバリアメタルとアルミニウム系金属膜を順次堆積した後、前記アルミニウム系金属膜をパターニングする工程と、前記パターニングした前記アルミニウム系金属膜の表面および側面を含む基板上に第2のバリアメタルを堆積する工程と、前記パターニングした前記アルミニウム系金属膜の下面を前記第1のバリアメタルで、前記アルミニウム系金属膜の上面および側面を前記第2のバリアメタルで、それぞれ被覆するように前記第1のバリアメタルと前記第2のバリアメタルをパターニングして前記第1のバリアメタル、前記アルミニウム系金属膜および前記第2のバリアメタルの多層膜からなるゲートパッド、ゲート電極、ゲート配線をそれぞれ形成する工程と、ゲート絶縁膜を前記基板上に堆積した後、該ゲート絶縁膜上にソース電極およびドレイン電極を形成する工程と、前記基板上に絶縁膜を堆積後、この絶縁膜上に画素電極を形成する工程とを含む液晶表示装置のアクティブパネルの製造方法において、前記ゲートパッド、前記ゲート電極および前記ゲート配線を形成した後、前記ゲート絶縁膜を前記基板上に堆積する前に、前記ゲートパッド、前記ゲート電極および前記ゲート配線の表面を30℃から50℃の温度であり、かつPH値が5から8の酸性度を有する温水で温水処理することにより前記第2のバリアメタルの欠陥部にアルミニウムの水酸化膜を形成することを特徴として構成される。
【0014】
本発明では、第2のバリアメタル/アルミニウムまたはその合金/第1のバリアメタルの多層配線(ゲートパッド,ゲート電極およびゲート配線を指す)をパターニング後、温水処理を施すことにより第2のバリアメタルに生じているボイド等の欠陥部から温水がしみ込み、これによってボイド等の欠陥部のアルミニウムまたはアルミニウム合金の表面にAl水酸化膜(Al(OH)3)を形成し、後工程でのプラズマエッチングガス等によるアルミニウムの腐食を防止し、配線の欠陥を低減することができる。
【0015】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。図1(a)〜図1(d)は本発明の実施の形態の液晶表示装置のアクティブパネルの製造方法の工程を説明するためのパネル要部の断面図であり、図2(a)〜図2(d)は図1(d)に続く工程を説明するための説明パネル要部の断面図である。まず、図1(a)のように、透明ガラス製の基板1上にアルゴンガスを使用したスパッタリング法により厚さ150〜200nmのアルミニウム膜(Al膜)3とクロム(Cr)等の高融点金属からなる厚さ50〜100nmの第1のバリアメタル2を順次堆積する。続いて図1(b)のように、ノボラック樹脂系のフォトレジストをマスク(表示していない)にAl膜3を燐酸+硝酸+酢酸の混酸水溶液を使用してエッチングし、ゲートパッド部のAl膜5およびゲート電極部のAl膜4を形成した後フォトレジストを剥離する。このエッチングでゲート配線部のAl膜(表示していない)も同時にパターニングされる。
【0016】
次に図1(c)のように、全面にアルゴンガスを使用したスパッタリング法によりクロム(Cr)等の高融点金属からなる厚さ100〜150nmの第2のバリアメタル6を堆積した後、ノボラック樹脂系のフォトレジスト7のパターンを形成する。
【0017】
次に図1(d)のように、フォトレジスト7をマスクに第1のバリアメタル2と第2のバリアメタル6を硝酸第二セリウムアンモニウムと硝酸の混合水溶液でエッチングしてパターニングした後、フォトレジスト7を剥離し、第1のバリアメタル2,Al膜5,第2のバリアメタル6の多層膜からなる下部ゲートパッド8と第1のバリアメタル2,Al膜4,第2のバリアメタル6の多層膜からなるゲート電極9を形成する。このエッチングで同時に第1のバリアメタル2,Al膜,第2のバリアメタル6の多層膜からなゲート配線(表示していない)もパターニングされる。
【0018】
次いで、温水に20〜30分間浸漬して、乾燥する。この温水処理で、図4(a)に示すように、第2のバリアメタル6にボイド60等が存在する場合、図4(b)のようにボイド60部の底に露出したAl膜3表面に温水が浸入してAl膜3表面を水和させ生成したAl水酸化膜70でボイド60部を充填する。このAl水酸化膜70は、ボイド60部の後工程におけるエッチングガスに対する保護作用があり、Al膜のエッチングガスのよるエッチングを防止できる。また、ボイド60部でのAl膜3の水和反応がAl膜3の底部に進行しても下地に第1のバリアメタル2が存在するためにAl膜3の剥離は防止される。なお、温度が50℃を超えるとAl膜の溶解速度が急激に増加するために上記の温水処理の好ましい温度は30〜50℃である。温水の酸性度(PH)が5よりも小さくなるか、または8を超えるとAl膜の溶解速度が増加するので温水のPHは5〜8の範囲にコントロールされる。
【0019】
上記の温水処理後、図2(a)のように、基板全面に窒化シリコン膜(SiNx)または酸化シリコン膜(SiO2)からなる厚さ100〜300nmのゲート絶縁膜10を堆積した後、アモルファスシリコン膜からなる厚さ20〜300nmの半導体膜11、燐等の不純物をドープしたアモルファスシリコンからなる厚さ20〜100nmの不純物半導体膜12を順次堆積し、さらにAl膜やCr等の導電膜13を堆積する。
【0020】
次いで、図2(b)のように、フォトリソグラフィ技術により導電膜13と不純物半導体膜12をエッチングしてパターニングし、ソース電極14とドレイン電極15を形成する。その後フッ素ガスを用いたプラズマエッチングにより、半導体層にチャネルを形成する。この工程において、図3に示したようにゲート配線50は露出しているが、ゲート配線の第2のバリアメタル6にボイド等の欠陥があっても上記の温水処理で欠陥部はAl水酸化膜で保護されているために、プラズマガスで内部のAl膜が侵食されることは防止される。尚、本処理方法は、ソース電極、ドレイン電極およびドレインコンタクトホールが同様の構造である場合にも適用できる。
【0021】
次いで、図2(c)のように、基板の全面に厚さ100〜300nmの窒化シリコン膜(SiNx)からなる絶縁膜16を堆積した後、フォトリソグラフィ技術により絶縁膜16,半導体膜11,ゲート絶縁膜10の3層をエッチングしてパターニングする。この工程ではゲートパッド8に達するコンタクトホール20、ドレイン電極に達するコンタクトホール21およびソース電極14に達するコンタクトホール22も形成される。図3に図2(c)の断面図に対応したパネル要部の平面図を示す。図3においては、ゲート配線50は露出していることがわかる。またソース配線30はパターニングされた絶縁膜16で被覆されていることがわかる。
【0022】
次いで、図2(d)のようにスパッタリング法により厚さ30〜200nmのITO膜を全面に堆積した後、フッ素ガスを使用したプラズマエッチングによりITO膜をパターニングして、ゲートパッド端子17,ソースパッド端子18,画素電極19を形成してアクティブパネルが製造される。このプラズマエッチング工程において、図3に示したようにゲート配線50は露出しているが、ゲート配線の第2のバリアメタル6にボイド等の欠陥があっても上記の温水処理で欠陥部はAl水酸化膜で保護されているために、プラズマガスで内部のAl膜が侵食されることは防止される。
【0023】
上記の実施の形態では、配線の低抵抗材料にはAl膜を使用したが、AlにCu,Si,Mo,Ndを添加したものも使用でき、またバリアメタルにはCrの他に、TiやTaの高融点金属も使用できる。
【0024】
【発明の効果】
以上、本発明の液晶表示装置のアクティブパネルの製造方法においては、第2のバリアメタル/アルミニウムまたはアルミニウム合金/第1のバリアメタルの多層配線をパターニング後、温水処理を施すことにより第2のバリアメタルに生じているボイド等の欠陥部から温水がしみ込み、これによってボイド等の欠陥部のアルミニウムまたはアルミニウム合金の表面にAl水酸化膜(Al(OH)3膜)を形成し、後工程でのプラズマエッチングガス等によるゲート配線の断線を防止し、アクティブパネルの製造品質を向上できる効果がある。
【図面の簡単な説明】
【図1】本発明の実施の形態の液晶表示装置のアクティブパネルの製造方法の工程を説明するためのパネル要部の断面図である。
【図2】図1(d)に続く工程を説明するための説明パネル要部の断面図である。
【図3】図2(c)の断面図に対応したパネル要部の平面図である。
【図4】図1(d)の工程における温水処理の作用を説明するためのパネル要部の断面図であり、(a)は温水処理前の断面図であり、(b)は温水処理後の断面図である。
【図5】従来の液晶表示装置のアクティブパネルの製造工程を説明するためのパネル要部の断面図である。
【符号の説明】
1,100 基板
2 第1のバリアメタル
3,4,5 Al膜
6 第2のバリアメタル
7 フォトレジスト
8 下部ゲートパッド
9 ゲート電極
10,105 ゲート絶縁膜
11,106 半導体膜
12,107 不純物半導体膜
13 導電膜
14,108 ソース電極
15,109 ドレイン電極
16 絶縁膜
17 ゲートパッド端子
18 ソースパッド端子
19,118 画素電極
20,21,22 コンタクトホール
30,110 ソース配線
50 ゲート配線
60 ボイド
70 Al水酸化膜
101 ゲートバス配線
101a 第2ゲートバス配線
103 ゲート電極
103a 第2ゲート電極
104 ゲートパッド
104a 第2ゲートパッド
111 保持容量電極
112 ソースパッド
113 保護層
114 ドレインコンタクトホール
115 ソースコンタクトホール
116 ゲートコンタクトホール
117 保持容量コンタクトホール
119 ソースパッド連結端子
120 ゲートパッド連結端子
Claims (4)
- 基板上に第1のバリアメタルとアルミニウム系金属膜を順次堆積した後、前記アルミニウム系金属膜をパターニングする工程と、前記パターニングした前記アルミニウム系金属膜の表面および側面を含む基板上に第2のバリアメタルを堆積する工程と、前記パターニングした前記アルミニウム系金属膜の下面を前記第1のバリアメタルで、前記アルミニウム系金属膜の上面および側面を前記第2のバリアメタルで、それぞれ被覆するように前記第1のバリアメタルと前記第2のバリアメタルをパターニングして前記第1のバリアメタル、前記アルミニウム系金属膜および前記第2のバリアメタルの多層膜からなるゲートパッド、ゲート電極、ゲート配線をそれぞれ形成する工程と、ゲート絶縁膜を前記基板上に堆積した後、該ゲート絶縁膜上にソース電極およびドレイン電極を形成する工程と、前記基板上に絶縁膜を堆積後、この絶縁膜上に画素電極を形成する工程とを含む液晶表示装置のアクティブパネルの製造方法において、前記ゲートパッド、前記ゲート電極および前記ゲート配線を形成した後、前記ゲート絶縁膜を前記基板上に堆積する前に、前記ゲートパッド、前記ゲート電極および前記ゲート配線の表面を30℃から50℃の温度であり、かつPH値が5から8の酸性度を有する温水で温水処理することにより前記第2のバリアメタルの欠陥部にアルミニウムの水酸化膜を形成することを特徴とする液晶表示装置のアクティブパネルの製造方法。
- 基板上に第1のバリアメタルとアルミニウム系金属膜を順次堆積した後、前記アルミニウム系金属膜をパターニングする工程と、前記パターニングした前記アルミニウム系金属膜の表面および側面を含む基板上に第2のバリアメタルを堆積する工程と、前記パターニングした前記アルミニウム系金属膜の下面を前記第1のバリアメタルで、前記アルミニウム系金属膜の上面および側面を前記第2のバリアメタルで、それぞれ被覆するように前記第1のバリアメタルと前記第2のバリアメタルをパターニングして前記第1のバリアメタル、前記アルミニウム系金属膜および前記第2のバリアメタルの多層膜からなるゲート電極、ゲート配線、またはソース電極、ドレイン電極を形成する工程とを含む液晶表示装置のアクティブパネルの製造方法において、前記電極または前記配線を形成した後、前記電極または前記配線の表面を30℃から50℃の温度であり、かつPH値が5から8の酸性度を有する温水で温水処理し、前記第2のバリアメタルの欠陥部に温水をしみ込ませることにより前記欠陥部に露出する前記アルミニウム系金属膜の表面にアルミニウムの水酸化膜を形成する工程を有することを特徴とする液晶表示装置のアクティブパネルの製造方法。
- 前記第1のバリアメタルまたは前記第2のバリアメタルとしてCr,Ti,Taから選ばれた一つを使用したことを特徴とする請求項1または請求項2に記載の液晶表示装置のアクティブパネルの製造方法。
- 前記アルミニウム系金属膜がアルミニウムまたはアルミニウムにシリコン,銅,モリブデンまたはネオジウムを添加した合金であることを特徴する請求項1または請求項2に記載の液晶表示装置のアクティブパネルの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24034499A JP3746924B2 (ja) | 1999-08-26 | 1999-08-26 | 液晶表示装置のアクティブパネルの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24034499A JP3746924B2 (ja) | 1999-08-26 | 1999-08-26 | 液晶表示装置のアクティブパネルの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001066634A JP2001066634A (ja) | 2001-03-16 |
JP3746924B2 true JP3746924B2 (ja) | 2006-02-22 |
Family
ID=17058100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24034499A Expired - Fee Related JP3746924B2 (ja) | 1999-08-26 | 1999-08-26 | 液晶表示装置のアクティブパネルの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3746924B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9035390B2 (en) | 2011-07-08 | 2015-05-19 | Sharp Kabushiki Kaisha | Thin film transistor substrate and method for producing same |
CN103187451B (zh) * | 2012-01-03 | 2017-04-05 | 管炜 | 薄膜晶体管 |
US9018624B2 (en) * | 2012-09-13 | 2015-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic appliance |
-
1999
- 1999-08-26 JP JP24034499A patent/JP3746924B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001066634A (ja) | 2001-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4458563B2 (ja) | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法 | |
US6081308A (en) | Method for manufacturing liquid crystal display | |
US6235559B1 (en) | Thin film transistor with carbonaceous gate dielectric | |
US7696088B2 (en) | Manufacturing methods of metal wire, electrode and TFT array substrate | |
JP3974305B2 (ja) | エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器 | |
JP3238020B2 (ja) | アクティブマトリクス表示装置の製造方法 | |
US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
JP2019537282A (ja) | アレイ基板とその製造方法及び表示装置 | |
US6693000B2 (en) | Semiconductor device and a method for forming patterns | |
JPH05323373A (ja) | 薄膜トランジスタパネルの製造方法 | |
JPH0862628A (ja) | 液晶表示素子およびその製造方法 | |
JP2001166336A (ja) | 液晶表示装置の製造方法、及び液晶表示装置の配線形成方法 | |
JP3746924B2 (ja) | 液晶表示装置のアクティブパネルの製造方法 | |
JP2002111004A (ja) | アレイ基板の製造方法 | |
JP2002237594A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス | |
JPH1065174A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2007140556A (ja) | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置 | |
JPH10173191A (ja) | 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置 | |
JP3724787B2 (ja) | 電極基板およびその作製方法、ならびに、電極基板を備える液晶表示装置 | |
US8647980B2 (en) | Method of forming wiring and method of manufacturing semiconductor substrates | |
KR100296112B1 (ko) | 박막 트랜지스터의 제조방법 | |
US5523187A (en) | Method for the fabrication of liquid crystal display device | |
JPH11135797A (ja) | 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法 | |
JP4052804B2 (ja) | 電極基板および電極基板の作製方法 | |
JPH07245403A (ja) | 金属配線、薄膜トランジスタおよびtft液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030415 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050310 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051125 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |