JP3740235B2 - 撮像装置及び撮像記録再生装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子を用いて撮像した撮像信号を、複数のモードのディジタルビデオ信号とする撮像装置及びこの出力を記録再生する撮像記録再生装置に関するものである。
【０００２】
【従来の技術】
近年、ディジタル信号処理技術の進歩に伴い、撮像信号をディジタル処理し、それをディジタルビデオ信号としてテープやディスク装置に記録再生する方式の撮像記録再生装置が多く提案されている。
【０００３】
これらは、ＣＣＤ等の撮像素子の出力信号をＡＤコンバータでアナログディジタル変換し、これをディジタル信号処理回路で信号処理して、ディジタルビデオ信号を得て、これをディジタル記録処理回路により記録データに変換し、テープやディスク装置に記録し、また、テープやディスク装置の出力からディジタル再生処理回路によりディジタルビデオ信号を形成し再生ディジタルビデオ信号として外部機器に出力する方式である。
【０００４】
【発明が解決しようとする課題】
しかしながら、前述の従来例では以下のような問題があった。
【０００５】
従来例の再生出力信号であるディジタルビデオ信号は、種々の外部機器に供給される。例えば、ＤＡ変換を行った後、通常のテレビモニタに供給したり、パソコンの静止画入力機器，同じくパソコンの動画入力機器，カラープリンタ，テレビ会議システム等に供給される。
【０００６】
ところで、これらの機器を大別すると静止画データを扱うもの（前述の例ではパソコンの静止画入力機器やカラープリンタ）と動画データを扱うもの（同じくテレビモニタ，テレビ会議システム，パソコンの動画入力機器）がある。この、静止画データを扱う機器では少しでも画素数の多いデータを必要とする。また、動画データを扱う機器の中でテレビモニタは、例えばＮＴＳＣ方式では、６０フィールド／秒、垂直２４０ラインの２：１インタレース画像、その他の動画データを扱う機器は、方式や、使用ＣＰＵの処理能力などにも依存するが、３０フレーム／秒、垂直２４０ラインのノンインタレース画像などを扱う。
【０００７】
前述の従来例で用いられる記録，再生部は、６０フィールド／秒、垂直２４０ラインのインタレース画像しか記録再生できないため、静止画を扱う機器に入力した場合に、特に垂直方向の解像度が低く、画像をあまり大きく表示あるいは印刷することができないか、表示あるいは印刷しても画質の低い画像しか得られないという問題があった。
【０００８】
また、インタレースした２フィールド分の画像を合成して垂直解像度を向上した場合、被写体が動いていると動いた部分がギザギザになってしまうという問題があった。
【０００９】
本発明は、このような状況のもとでなされたもので、高画質の静止画と、インタレースにできる動画とが得られる撮像装置、この装置を用いた撮像記録再生装置を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
前記目的を達成するため、本発明では、撮像装置を次の（１）〜（４）のとおりに、また撮像記録再生装置を次の（５）のとおりに構成する。
（１）各画素の出力を加算しないで順次読み出す方式の撮像素子を用いて撮像した信号をディジタル信号に変換し、所要の処理を行って出力する撮像装置であって、
操作者により設定される動作モードスイッチと、
前記撮像素子の水平転送周波数を第１の周波数とこの第１の周波数の２倍の第２の周波数に設定可能な駆動回路と、
前記撮像素子の出力を所定ライン数遅延させるメモリブロックと、
信号処理手段と、
制御手段とを備え、
前記制御手段は、前記動作モードスイッチにより第１の動作モードが設定されたとき、前記駆動回路が前記第１の周波数の水平転送周波数で前記撮像素子を駆動し、前記メモリブロックの書込みと読出しを同一の周波数で行わせ、
また、前記動作モードスイッチにより第２の動作モードが設定されたとき、前記駆動回路が前記第２の周波数の水平転送周波数で前記撮像素子を駆動し、前記メモリブロックでは書込みを前記第２の周波数で行い読出しを前記第１の周波数で行わせるとともに前記メモリブロックはインタレースするように信号を出力するものであり、
それぞれの動作モードにおける前記メモリブロックの出力を前記信号処理手段で処理し、出力する撮像装置。
（２）メモリブロックは、互に１水平期間ずれた複数の信号を出力する出力端を有する前記（１）記載の撮像装置。
（３）信号処理手段は、ライン相関を用いた信号処理を行うものである前記（１）記載の撮像装置。
（４）信号処理手段は、垂直フィルタを用いた信号処理を行うものである前記（１）記載の撮像装置。
（５）前記（１）ないし（４）のいずれかに記載の撮像装置を備え、この撮像装置の出力を記録，再生する撮像記録再生装置。
【００１７】
【発明の実施の形態】
以下本発明の実施の形態を、ＶＴＲ−一体型ビデオカメラ（撮像記録再生装置）の実施例により詳しく説明する。
【００１８】
本発明は、これに限定されるものではなく、記録再生部を除き、ライン出力或はワイヤレス出力とした撮像装置の形で実施することもできる。
【００１９】
【実施例】
図１は実施例である“ＶＴＲ一体型ビデオカメラ”の構成を示すブロック図である。
【００２０】
図１において、１は撮像素子であるＣＣＤで、撮像面の各画素上に、微細な色フィルタを配してあり、各画素に蓄積された電荷を、画素加算すること無しに順次読み出す方式（全画素読出し方式）である。２はＣＣＤ１の駆動回路、３は駆動回路２の駆動電圧を可変するスイッチ、４は水晶振動子、５は発振回路、６は１／２分周器、７はスイッチ回路、８はＣＣＤ１の出力信号を連続信号に変換するサンプルアンドホールド、９はアナログディジタル変換を行うＡＤコンバータである。１０は、複数のラインメモリを内蔵し、入力されたディジタル撮像信号から、遅延されたディジタル撮像信号を形成するラインメモリブロックである。１１は、ラインメモリブロック１０の出力信号からディジタル信号処理を用いて、ディジタル色信号，ディジタル輝度信号を含むディジタルビデオ信号を形成する信号処理回路である。１２は、入力された１フレーム分の画像を記憶すると共に、ノンインタレース、インタレースの変換を行うフレームメモリである。１３はスイッチ回路である。１４は、ＶＴＲ信号処理回路で、記録時には、入力されたディジタルビデオ信号を圧縮した後、誤り訂正コードを付加し、記録に適した符号への変換を行い、テープへの記録を行い、また、再生時には前述の逆の順序で、符号変換，誤り訂正，伸長を行い、ディジタルビデオ信号の再生を行う。１５はテープである。１６は、操作者が動作モードを設定するスイッチで、静止画に適した画像を出力する“静止画モード”と、動画に適した画像を出力する“動画モード”を択一的に設定する。１７は、スイッチ１６の出力に応じて、各部の動作を制御する制御回路である。
【００２１】
まず、スイッチ１６による動作モードの設定であるが、これから撮影した画像を静止画に用いる場合には、静止画モードが、動画に用いる場合は動画モードが設定される。制御回路１７では、この設定をもとに、スイッチ３及び７，ラインメモリブロック１０，スイッチ１３を制御する。
【００２２】
水晶振動子４と、発振器５では、各部の動作タイミングの基準となるクロック信号を発生し、分周器６で１／２の周波数に分周する。スイッチ７では、制御回路１７の制御により、スイッチ１６が静止画モードに設定されているときは分周器６の出力、動画モードに設定されているときは発振器５の出力を選択する。その出力は、駆動回路２，ＡＤコンバータ９，ラインメモリブロック１０で用いられるクロックとして供給される。
【００２３】
スイッチ回路３では、制御回路１７の制御により、ＣＣＤ１を静止画モード及び動画モード時に適した駆動電圧で駆動するように、必要な電圧を選択する。駆動回路２では、ＣＣＤ１の垂直転送，水平転送や、電荷の垂直転送ラインへの読出し、サンプルアンドホールド８の動作パルスを生成する。
【００２４】
次に、撮像信号の流れを説明する。不図示の被写体の像は不図示の撮像光学系によりＣＣＤ１の受光面上に配された微小な色フィルタを透過した後、受光面に結像され、光電変換により、各画素ごとの電荷に変換される。その電荷は、ＣＣＤ１が全画素読出し方式であるため、互に加算されること無しに、まず垂直転送ラインに読み出された後、垂直転送され、水平転送ラインを経由して出力部において電荷電圧変換がなされ、撮像信号として出力される。これらの転送動作は前述の駆動回路２からの駆動パルスによって動作される。従って、駆動回路２に、スイッチ７を経由して発振器５の出力が供給されている場合は、分周器６の出力が供給されている場合と比べて、転送速度は２倍になる。その撮像信号は、サンプルアンドホールド８で連続化され、Ａ／Ｄコンバータ９でディジタル撮像信号に変換され、ラインメモリブロック１０に入力される。ラインメモリブロック１０では、制御回路１７に制御され、スイッチ１６が静止画モードの設定のときは入力信号をそのまま遅延し、動画モードの設定のときは、入力信号のデータレートを１／２に遅くしてから遅延する。その際、フィールド毎に出力する信号の遅延回数を変えることにより、インタレース化も行う。
【００２５】
そのラインメモリブロック１０の出力は、信号処理回路１１に入力されて、色分離，輪郭強調，ガンマ補正，輝度色差マトリクスなどの処理を行い、色信号，輝度信号からなるディジタルビデオ信号を形成する。そのディジタルビデオ信号はフレームメモリ１２に入力され、静止画モード時はノンインタレース画像をインタレース画像に変換し、スイッチ回路１３を経てＶＴＲ信号処理１４に入力される。また、動画モード時は、信号処理回路１１の出力のディジタルビデオ信号が直接ＶＴＲ信号処理１４に入力される。ＶＴＲ信号処理１４では、前述の処理を行い、テープ１５に記録する。再生時は、テープ１５のデータからＶＴＲ信号処理により再生ディジタルビデオ信号を生成し、直接、または不図示のＤＡコンバータによりアナログのビデオ信号に変換して、外部機器に出力する。
【００２６】
なお、フレームメモリ１２は、静止画モードで撮影した画像をインタレース画像を扱う機器例えばテレビモニタなどに表示するためには必要であるが、データとしてパソコンやプリンタに出力する際は、無くても良い。
【００２７】
スイッチ回路３の動作について説明する。通常ＣＣＤ１は高速で動作させるためには、十分な転送効率を得るためにはＣＣＤ駆動パルスの電圧を高くする必要がある。また高速動作をさせる駆動パルスを生成する際に、駆動回路２の出力における電圧の損失も周波数が高くなると大きくなってしまう傾向がある。従って、これを防止するために、駆動周波数を変える際に、同時に駆動回路２へ供給する電源の電圧も可変することにより、駆動周波数を可変してもＣＣＤ１の所望の動作が得られる。
【００２８】
信号処理回路１１は、常に１／２分周したクロックで動作している。信号処理回路１１は前述の処理を行うため、かなり大規模なロジック回路で構成されており、この回路を高速で動作させると、消費電力が大変大きくなってしまうが、この実施例においては、低いクロック周波数で動作させるために、消費電力を低く押さえることが可能である。
【００２９】
図２は、図１の説明図である。
【００３０】
ａ．は、動画モード時のＣＣＤ１の出力波形である。このとき、１水平ラインが出力される周期は通常の１水平期間の１／２（１／２Ｈ）になっており、１画面における有効走査線数は４８０本になる。１画面の出力は通常の１垂直期間（１Ｖ）に得られる。
【００３１】
ｂ．は、静止画モード時のＣＣＤ１の出力波形である。このとき、１水平ラインが出力される周期は通常の１水平期間（１Ｈ）になっており、１画面における有効走査線数は４８０本になる１画面の出力は通常の２垂直期間（２Ｖ）に得られる。
【００３２】
図３は、本実施例中、ラインメモリブロック１０の詳細例である。
【００３３】
図３ａ．はブロック図を示す。図３において、２１，２２，２５，２６はラインメモリで、２１，２２は書込み制御端子（ＷＥＮ）付きである。２３は制御回路、２４，２７，２８はスイッチ回路である。制御回路２３には、前述のスイッチ回路７の出力であるＣＬＫ１、前述の分周器６の出力であるＣＬＫ２、不図示の同期信号発生器からのフィールド判別信号であるＦＩ、前述の制御回路１７の出力であるＭＯＤＥが、入力されている。図３ｂ．は、動作モードと各スイッチ、ラインメモリ２１，２２の書込み制御端子の制御状態の関係を示している。
【００３４】
まず“静止画モード”から説明する。入力されたＡＤコンバータ９の出力であるディジタル撮像信号ＳＩはラインメモリ２１のＷＥＮがＯＮになっているので、ラインメモリ２１に書き込まれる。そのラインメモリ２１の出力は、スイッチ回路２８を経てＳＯ１として出力される。また、ラインメモリ２１の出力は、さらに、ラインメモリ２５に入力され、１水平期間遅延される。
【００３５】
そのラインメモリ２５の出力はスイッチ回路２７，スイッチ回路２８を経てＳＯ２として出力される。またラインメモリ２５の出力はスイッチ２４を介してラインメモリ２６に入力され、さらに１水平期間遅延される。その出力は、スイッチ回路２７，スイッチ回路２８を経てＳＯ３として出力される。すなわちＳＯ１，ＳＯ２，ＳＯ３はそれぞれ１水平期間ずつずれた出力になる。
【００３６】
次に動画モードの設定時について説明する。入力信号ＳＩは、まずラインメモリ２１，２２に同時に入力される。動画モード時には図３ｂ．の表にあるようにラインメモリ２２の書込み制御端子ＷＥＮは、１Ｈの前半でＯＮ、ラインメモリ２１の書込み制御端子ＷＥＮは１Ｈの後半でＯＮになるため、１Ｈの前半でラインメモリ２２に書き込まれ、１Ｈの後半でラインメモリ２１に書き込まれる。このとき書込みクロックはＣＬＫ１であるので、読出しクロックであるＣＬＫ２の２倍の周波数を有する。ラインメモリ２１の出力は、前述のＣＬＫ２に応じて読み出される。このとき、書込みは１Ｈの後半で行われるため、読み出されるデータは１Ｈ前のデータになる。一方ラインメモリ２２については、１Ｈの前半で書き込まれるが、その書き込まれたデータがそのまま読み出されるため、現ラインのデータになる。
【００３７】
ラインメモリ２１の出力は、まずスイッチ回路２８に入力され、また、ラインメモリ２５に入力される。ラインメモリ２２の出力はまず、スイッチ回路２７を経てスイッチ回路２８に入力され、またスイッチ回路２４を経てラインメモリ２６に入力される。ラインメモリ２５の出力はスイッチ回路２７を経てスイッチ回路２８に入力される。ラインメモリ２６の出力はスイッチ回路２８に入力される。
【００３８】
前述のように、スイッチ回路２８には４つの信号が入力されるが、これらはそれぞれ垂直方向に１画素ずつずれた信号である。これらの信号からスイッチ回路２８では図３ｂ．の表にあるように、フィールド判別信号ＦＩに応じて、Ａ，Ｂの入力が選択される。Ａが選択されたときは、ラインメモリ２１の出力がＳＯ１に、ラインメモリ２２の出力がＳＯ２に、ラインメモリ２５の出力が、ＳＯ３に出力される。また、Ｂが選択されたときは、ラインメモリ２２の出力がＳＯ１に、ラインメモリ２５の出力がＳＯ２に、ラインメモリ２６の出力がＳＯ３に出力される。このＡの選択時、Ｂの選択時を比較すると、垂直方向に１画素分ずれている。このスイッチ２８を前述のようにＦＩに連動して切り換えることによりＳＯ１，ＳＯ２，ＳＯ３に出力される信号はインタレースする。
【００３９】
なお、図３で、メモリブロックの出力を３つとしたのは、ベイヤ配列の色フィルタを有するＣＣＤを用いて、３ライン相関を用いた信号処理を前提として構成したためである。これを、例えば、１ラインのみの出力でディジタルビデオ信号出力を形成する信号処理回路を用いた場合は、ラインメモリ２６は不要であり、また逆に、５ライン相関を用いた信号処理回路を用いて構成する場合は、さらに１つ、ラインメモリの追加が必要になる。
【００４０】
また、静止画モードのときは、図３の構成において入力信号自身と、ラインメモリ２２の入力を切り換えてラインメモリ２６の出力をさらに１ライン分遅延させることにより、ラインメモリを増加すること無しに、５つの出力を得ることも可能で、この５つの出力を用いて、例えば、５タップの垂直フィルタなど、より高性能な信号処理を行うように構成することも可能である。
【００４１】
以上説明したように、本実施例によれば、高画質の静止画と、インタレース動作にできる動画を記録，再生することができる。
【００４２】
【発明の効果】
以上説明したように、本発明によれば、高画質の静止画と、インタレース動作にできる動画を得ることができる。
【図面の簡単な説明】
【図１】 実施例の構成を示すブロック図
【図２】 図１の説明図
【図３】 ラインメモリブロックの詳細図
【符号の説明】
１ ＣＣＤ
２ 駆動回路
５ 発振器
６ １／２分周器
９ ＡＤコンバータ
１０ ラインメモリブロック
１１ 信号処理回路
１６ 設定スイッチ

Claims (5)

1. 各画素の出力を加算しないで順次読み出す方式の撮像素子を用いて撮像した信号をディジタル信号に変換し、所要の処理を行って出力する撮像装置であって、
   操作者により設定される動作モードスイッチと、
   前記撮像素子の水平転送周波数を第１の周波数とこの第１の周波数の２倍の第２の周波数に設定可能な駆動回路と、
   前記撮像素子の出力を所定ライン数遅延させるメモリブロックと、
   信号処理手段と、
   制御手段とを備え、
   前記制御手段は、前記動作モードスイッチにより第１の動作モードが設定されたとき、前記駆動回路が前記第１の周波数の水平転送周波数で前記撮像素子を駆動し、前記メモリブロックの書込みと読出しを同一の周波数で行わせ、
   また、前記動作モードスイッチにより第２の動作モードが設定されたとき、前記駆動回路が前記第２の周波数の水平転送周波数で前記撮像素子を駆動し、前記メモリブロックでは書込みを前記第２の周波数で行い読出しを前記第１の周波数で行わせるとともに前記メモリブロックはインタレースするように信号を出力するものであり、
   それぞれの動作モードにおける前記メモリブロックの出力を前記信号処理手段で処理し、出力することを特徴とする撮像装置。
2. メモリブロックは、互に１水平期間ずれた複数の信号を出力する出力端を有することを特徴とする請求項１記載の撮像装置。
3. 信号処理手段は、ライン相関を用いた信号処理を行うものであることを特徴とする請求項１記載の撮像装置。
4. 信号処理手段は、垂直フィルタを用いた信号処理を行うものであることを特徴とする請求項１記載の撮像装置。
5. 請求項１ないし請求項４のいずれかに記載の撮像装置を備え、この撮像装置の出力を記録，再生することを特徴とする撮像記録再生装置。

Images