JP3738918B2 - 映像オーバーレーイメージコンバータ - Google Patents
映像オーバーレーイメージコンバータ Download PDFInfo
- Publication number
- JP3738918B2 JP3738918B2 JP16984295A JP16984295A JP3738918B2 JP 3738918 B2 JP3738918 B2 JP 3738918B2 JP 16984295 A JP16984295 A JP 16984295A JP 16984295 A JP16984295 A JP 16984295A JP 3738918 B2 JP3738918 B2 JP 3738918B2
- Authority
- JP
- Japan
- Prior art keywords
- video
- data
- ram
- video ram
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 32
- 230000003068 static effect Effects 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 claims description 4
- 230000002457 bidirectional effect Effects 0.000 claims 1
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 26
- 230000006870 function Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Studio Circuits (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【産業上の利用分野】
本発明は映像オーバーレー(video overlay )イメージコンバータ(image converter )に関し、より詳しくは、映像データの処理を主機能とする映像オーバーレーボードにイメージコンバータを追加することによって映像イメージから多様な効果を容易に得るための映像オーバーレーイメージコンバータに関する。
【0002】
【従来の技術】
映像オーバーレーボードはマルチ映像の1つの分野である映像データ処理を主機能とする。映像オーバーレーカードはVGA(Video Graphic Adapter )のコネクタからピクセルデータ(pixel data:表示面上において色もしくは輝度を指定できるデジタル画像構成における最小単位)同期信号、クロック信号などの入力を受けてVCR(Video Cassette Recorder )、LDP(Laser Disc Player )、カムコーダーなどのNTSC(カラーテレビ標準方式の選定のため米国において組織された委員会の標準方式)、PAL(ドイツにおいて開発されたカラーテレビ標準方式)信号を受入れてVGAモニタ上にディスプレイする機能を有しており、映像イメージの拡大、縮小、およびカラーキーによるイメージ調節機能を有している。
【0003】
映像オーバーレーに用いられるメモリは256KB*4ビット、処理速度100ns(nanosecond:10億分の1秒)の容量を有するビデオRAMが6個用いられ、1KB*512*12ビットの容量を有する2個のバンクからなり、ビデオRAM3個が1つのバンクをなす。
【0004】
ただし、前記単位で用いられた1Kilo Byte は記憶容量を示す単位であって、1024バイトに相当する。
【0005】
そのメモリはシステムメモリと重ならない16MB(1Mega Byte は記憶容量の単位で106 バイトに相当する)以内の領域において1MB単位で設定され得る。各バンクあたり輝度データ貯蔵用として2個のビデオRAMが用いられており、色度データ貯蔵用で1個のビデオRAMが用いられており、中央処理装置によってアクセスが可能であるので停止映像をディスクに貯蔵することが可能である。
【0006】
【発明が解決しようとする課題】
しかしながら、従来の映像オーバーレーボードを用いて映像イメージを垂直または水平に移動させるか、または反転あるいは回転させるか、またはミラー効果もしくは特定の色を表わす諸機能を提供しようとすれば、システムメモリなどの一定の領域をバッファで設定してイメージデータを複写した後、他の領域にさらに複写する諸機能をソフトウェアで実現しなければならないので中央処理装置の負荷を増加させ、かつ映像イメージを実時間で再生するのに困難が伴なうという短所がある。
【0007】
【課題を解決しようとする手段】
したがって、本発明の目的は、従来の短所を解決することであって、個人用コンピュータの映像制御器と映像メモリとの間にイメージコンバータを追加することによって映像イメージを移動、反転、回転またはミラー効果などの多様な効果を中央処理装置の負荷の増加なしに実時間で容易に実現するための映像オーバーレーイメージコンバータを提供することである。
【0008】
前記目的を達成しようとする本発明の構成は、
映像の輝度および色度データを貯蔵する映像メモリと、
映像メモリにデータを貯蔵するか、または映像メモリに貯蔵されたデータを読出してディスプレイするために映像メモリを制御する映像制御器と、
前記映像制御器と映像メモリとの間に映像メモリのアドレスインデックスデータを有して映像メモリ空間を変更させられる変換器と、
映像制御器と映像メモリとを連結して映像データに同期して伝送する輝度データと色度データそれぞれのバス送信器と、
からなる。
【0009】
前記変換器の構成は、
映像制御器と映像メモリとを連結してメモリアドレスを伝送するバス送信器、ならびにシステムデータバスおよび映像メモリを直接連結して映像メモリとシステムの間のデータ交換を可能にするバス送信器を含む送信装置と、RAS(Row Address Strobe;メモリセル中に列番地を知らせる信号)とCAS(Column Address Strobe ;メモリセル中に行番地を知らせる信号)アドレスインデックスを別に貯蔵するため複数個のマルチプレクサと複数個のメモリからなる映像RAMのインデックス部と、
からなる。
【0010】
【実施例】
前記構成によって本発明を容易に実施できる最も好ましい実施例を、添付の図面を参照して説明すると次のとおりである。
【0011】
図1は、本発明の実施例による映像オーバーレーイメージコンバータのブロック構成図である。
【0012】
図1に示されているとおり、本発明の実施例における映像オーバーレーイメージコンバータの構成は、
ビデオRAM4を制御して映像データをビデオRAM4に貯蔵するか、またはビデオRAM4に貯蔵されたデータを読出してディスプレイする場合、その映像データのアドレス(MA)を変換器2に提供し、かつ映像輝度データ(YFB)および色度データ(CFB)をやり取りするため送信器3を通じてビデオRAM4と直接連結された映像制御器1と、
前記映像データをビデオRAM4に貯蔵するか、またはビデオRAM4に貯蔵されたデータを読出してディスプレイする場合には、映像制御器1において相当する映像データのアドレス(MA)の入力を受けてビデオRAM4に出力し、映像イメージを移動させるか、または反転、回転などの機能を実行する場合には、入出力アドレスポートを用いて中央処理装置のデータをシステムデータバス(SD9)を通じて入力を受けてスタチック非揮発性RAM(23a、23b)にインデックシングし、このインデックスデータを用いてビデオRAM4の空間を変更させて前記機能を行なう変換器2と、
送信器3を通じて映像の輝度データ(YFB)と色度データ(CFB)とをやり取りするため前記映像制御器1と連結され、前記変換器2を通じて映像イメージの前記諸機能を行なうための処理が終わった変換されたアドレス(CA)の入力を受けてその映像データをディスプレイできるようにするビデオRAM4と、映像制御器1とビデオRAM4とを連結して映像データに同期して伝送する輝度データ(YFB)と色度データ(CFB)それぞれのバス送信器3と、
からなる。
【0013】
図2は、本発明の実施例による映像オーバーレーイメージコンバータ内の変換器の詳細なブロック構成図である。
【0014】
図2に示されているとおり、本発明の実施例による映像オーバーレーイメージコンバータ内の変換器2の構成は、
映像制御器1とビデオRAM4とを連結して映像制御器1から出力されるメモリアドレス(MA)に同期を合わせてビデオRAM4に伝送して通常の映像信号を処理するバス送信器22と、システムデータバス(SD9)とビデオRAM4とを直接連結してビデオRAM4とシステムとの間のデータ交換を可能にして映像イメージを修正するとき、または移動、反転、回転などの諸機能を行なうときシステムデータを伝送できるバス送信器24からなる送信装置201と、
RASとCASアドレスインデックスとを別に貯蔵するため複数個のマルチプレクサ(21a、21b)と複数個のスタチック非揮発性RAM(23a、23b)からなり、スタチック非揮発性RAM(23a、23b)は、通常の映像信号処理のためには映像制御器1から出力されるメモリアドレス(MA)の入力を受けてビデオRAM4に前記アドレス(MA)を出力し、ビデオRAM4の各制御信号(CVRAS、CVCAS、CVOE、CVWE)を活性化させ、かつ映像イメージの修正および移動、反転、回転などの諸機能を行なう場合、システムデータバス(SD9)からシステムデータの入力を受けてビデオRAM4に使用しようとするデータの位置を変換器テーブルによって容易に変換することができ、変換器テーブル自体を容易に修正できるようにするスタチック非揮発性RAM(23a、23b)である、インデックス部202からなる。
【0015】
前記構成に基づく本発明の実施例による映像オーバーレーイメージコンバータの作用は次のとおりである。
【0016】
図3は、本発明の実施例による映像オーバーレーイメージコンバータ内のビデオRAMのアドレス(MA)を変換器2にインデックスする過程を示したタイムチャートである。
【0017】
図3に示されているとおり、本発明の実施例による映像オーバーレーイメージコンバータ内のビデオRAMのアドレス(MA)を変換器2にインデックスする過程は次のとおりである。
【0018】
まず、システムの入出力イネーブル(IOW)信号が論理的レベルでローとなれば映像オーバーレーイメージコンバータが作動され、直ちにアドレスイネーブル(AEN)信号が論理的レベルでローとなれば映像制御器1をイネーブルまたはディスエーブルにする入出力ポートが設定される。
【0019】
前記状態において映像イメージ変換のため使用者が任意に入出力ポートICCを設定してデータ1を記入して映像制御器1におけるメモリアドレス(MA)出力をディスエーブルにし、その代わりセル(sel )をイネーブルにしてシステムデータをラッチさせる。
【0020】
RAS、CASアドレスを別々に設定するため入出力ポートICDが設定され、RAS処理用マルチプレクサ(21a)のクロック(RMUXCLK)が活性化されてコンバージョンするRASアドレスがシステムからラッチされる。
【0021】
入出力ポートICEが設定され、CAS処理用マルチプレクサのクロック(CMUXCLK)が論理的レベルハイに変わってマルチプレクサ(21b)が活性化されると変換するCASアドレスがシステムからラッチされる。
【0022】
前記動作の実行の後、システムイネーブル信号(SE)が提供されて入出力ポートICFをデコーディングしてスタチック非揮発性RAM(23a)に前記デコーディングされたデータ値が記入されれば、これがビデオRAM4のアドレスのインデックスとなってこれを利用したアドレス変換が可能になる。
【0023】
図4は、本発明の実施例による映像オーバーレーイメージコンバータのビデオRAM4の映像をディスプレイするときの変換器2の制御記号を示したタイムチャートである。
【0024】
図4に示されているとおり、本発明の実施例による映像オーバーレーイメージコンバータのビデオRAM4の映像をディスプレイする過程は次のとおりである。
【0025】
前記使用者が任意に設定して映像制御器1からビデオRAM4のアドレス(MA)出力をディスエーブルさせた入出力ポートICCに、今度はデータ0を記入して映像制御器1からビデオRAM4のアドレス(MA)出力をイネーブルし、前記インデックシング過程においてイネーブルさせたマルチプレクサ(21a、21b)のセルをディスエーブルさせてマルチプレクサに入力される信号を映像制御器1のアドレス(MA)に切換えて前記映像制御器1のアドレスがRAS、CAS信号として論理的レベルローの状態で提供され得る。
【0026】
前記マルチプレクサ(21a、21b)にRAS、CAS信号がそれぞれ入力されながら、RAS処理用マルチプレクサ(21a)とCAS処理用マルチプレクサ(21b)のクロック(RMUXCLK、CMUXCLK)信号がイネーブル状態である論理的レベルハイに変わって各マルチプレクサ(21a、21b)が活性化されてスタチック非揮発性RAM(23a、23b)に出力信号(RAD、CAD)が提供される。
【0027】
図5は、本発明の実施例による映像オーバーレーイメージコンバータにおいてビデオRAM4の映像をディスプレイするときのビデオRAM4の制御信号を示したタイムチャートである。
【0028】
図5に示されているとおり、前記変換器2のインデックス部202であるスタチック非揮発性RAM(23a、23b)にRAD、CAD信号が入力されれば、スタチック非揮発性RAM(23a、23b)の出力を制御するイネーブル信号(ROW、COW)が論理的レベルローとなってビデオRAM4アドレスをコンバージョンするためのデータがスタチック非揮発性RAM(23a、23b)に貯蔵された後出力(CA)されてビデオRAM4がさまざまに変換された動画像をディスプレイさせられるよう制御信号(CVRAS、CVCAS、CVWE)がイネーブル状態である論理的レベルローに変換される。
【0029】
本発明の回路を構成した後、ICFポートをデコーディングしてデータをスタチック非揮発性RAM(23a、23b)に貯蔵するとき、次のようなプログラムを利用する。
【0030】
MOV AX, 01FF
MOV DX, 01CF
OUT DX, AX
【0031】
【発明の効果】
前記プログラムにおいて01FFは入出力ポートICFポートにデコーディングされたデータであって使用者が望む作用によって異なる値で書込むことができる。
【0032】
このようなルーチンでデータをアドレスに切換えて実時間イメージに変換する効果が得られる。
【0033】
図1および図2に示されているとおり、本発明の実施例による映像オーバーレーイメージコンバータおよびその内部の変換器2の構成には各素子を活性化させる制御信号が必要である。
【0034】
この制御信号の回路連結はプログラマブルアレイロジック(programmable Array Logic)からなる。
【0035】
下記(表1)を例に挙げて説明すると、
まず、前記*表示はプログラマブルアレイロジック内に論理積機能を表示し、+表示は論理和機能を意味する。
【0036】
/A:ICEは入出力ポートを設定するアドレス値を示したものであって、使用者が入出力ポートICEを設定するためにはまずアドレスイネーブル信号が論理的レベルローであり、入出力イネーブル信号が論理的レベルローである状態、すなわち、動作が実行され得る状態において、10ビット2進数で表記されるアドレスが16進数でICEを表示できるようにしなければならない。
【0037】
【表1】
【0038】
RMUXCLKの回路連結式は3つの異なる条件中いずれかの1条件が満たされればRAS処理用マルチプレクサ(21a)を活性化させるクロック信号が入力されることを意味する。
【0039】
また、前記RAS処理用マルチプレクサ(21a)はクロック信号が論理的レベルハイ状態とならなければ動作が行なえない。
【0040】
/RWE信号はRAS処理用マルチプレクサ(21a)にデータが記入され得るようにする制御信号であって、論理的レベルロー状態が活性化状態であり、アドレスバスを通じてICFポートが設定され、入出力イネーブル信号が論理的レベルでロー状態であり、前記RAS処理用クロック信号が論理的レベルハイ状態で入力される、すなわち、前記3つの条件が論理積で結合されて満たすときにのみRAS処理用マルチプレクサ(21a)にデータの記入が可能であるように制御する。
【0041】
以上のように、本発明の実施例において、個人用コンピュータ映像制御器と映像メモリとの間にイメージコンバータを追加することによって、映像イメージを移動、反転、回転またはミラー効果などの多様な効果を中央処理装置の負荷の増加なしに実時間で容易に実現する効果を有する映像オーバーレーイメージコンバータを提供することができる。
【図面の簡単な説明】
【図1】図1は、本発明の条件による映像オーバーレーイメージコンバータのブロック構成図である。
【図2】図2は、本発明の実施例による映像オーバーレーイメージコンバータ内の変換器の詳細なブロック構成図である。
【図3】図3は、本発明の実施例による映像オーバーレーイメージコンバータ内のビデオRAMのアドレスを変換器にインデックシングする過程を示したタイムチャートである。
【図4】図4は、本発明の実施例による映像オーバーレーイメージコンバータにおいてビデオRAMの映像をディスプレイするときの変換器の制御信号を示したタイムチャートである。
【図5】図5は、本発明の実施例による映像オーバーレーイメージコンバータにおいてビデオRAMの映像をディスプレイするときの、ビデオRAMの制御信号を示したタイムチャートである。
【符号の説明】
1 映像制御器
2 変換器
3 バス送信器
4 ビデオRAM
21a,21b マルチプレクサ
22 バス送信器
23a,23b スタチック非揮発性RAM
24 バス送信器
201 送信装置
202 インデックス部
Claims (5)
- 映像データを貯蔵するビデオRAMと、
映像メモリにデータを貯蔵するか、または映像メモリに貯蔵されたデータを読出してディスプレイするためビデオRAMを制御する映像制御器と、
前記映像制御器とビデオRAMとの間でビデオRAMのアドレスインデックスデータを有してビデオRAM空間を変更させられる変換器と、
映像制御器とビデオRAMとを連結して映像データに同期して伝送する輝度データと色度データそれぞれのバス送信器と、
からなることを特徴とする映像オーバーレーイメージコンバータ。 - 映像制御器とビデオRAMとを連結してメモリアドレスを伝送するバス送信器、ならびにシステムデータバスおよび映像メモリを直接連結して映像メモリとシステムとの間のデータ交換を可能にするバス送信器を含む送信装置と、
RASとCASアドレスインデックスを別に貯蔵するため複数個のマルチプレクサおよび複数個のメモリからなるビデオRAMのインデックス部と、
からなることを特徴とする映像オーバーレーイメージコンバータ。 - 前記バス送信器と送信装置は8ビットのバスを連結して両方向伝送の可能な素子をバス送信器には2個、送信装置には4個を用いることを特徴とする請求項1または2に記載の映像オーバーレーイメージコンバータ。
- 前記映像RAMのインデックス部は複数個のメモリであって、スタチック非揮発性RAMを用いることを特徴とする請求項2に記載の映像オーバーレーイメージコンバータ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR94P15992 | 1994-07-05 | ||
KR1019940015992A KR0146262B1 (ko) | 1994-07-05 | 1994-07-05 | 영상 오버레이 이미지 처리기 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0865708A JPH0865708A (ja) | 1996-03-08 |
JP3738918B2 true JP3738918B2 (ja) | 2006-01-25 |
Family
ID=19387267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16984295A Expired - Lifetime JP3738918B2 (ja) | 1994-07-05 | 1995-07-05 | 映像オーバーレーイメージコンバータ |
Country Status (4)
Country | Link |
---|---|
US (1) | US5764242A (ja) |
JP (1) | JP3738918B2 (ja) |
KR (1) | KR0146262B1 (ja) |
TW (1) | TW399391B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6483101B1 (en) * | 1999-12-08 | 2002-11-19 | Amkor Technology, Inc. | Molded image sensor package having lens holder |
JP4151962B2 (ja) * | 2003-08-25 | 2008-09-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | テロップ画像送信装置、テロップ画像受信装置、テロップ画像送受信システム、エンコード装置、及びデコード装置 |
US7650603B2 (en) | 2005-07-08 | 2010-01-19 | Microsoft Corporation | Resource management for virtualization of graphics adapters |
US20080230604A1 (en) * | 2007-03-22 | 2008-09-25 | Robert Jason Fong | System for optimizing on-premises advertisements |
IT1394038B1 (it) * | 2009-05-12 | 2012-05-25 | Sabatini | Sistema di visione con specchio e videocamera portatile |
KR20130026801A (ko) * | 2011-09-06 | 2013-03-14 | 삼성전자주식회사 | 신호 처리 장치 및 신호 처리 방법 |
US8717425B2 (en) * | 2011-11-18 | 2014-05-06 | Leslie C. Hardison | System for stereoscopically viewing motion pictures |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5089811A (en) * | 1984-04-16 | 1992-02-18 | Texas Instruments Incorporated | Advanced video processor having a color palette |
US4806920A (en) * | 1986-03-28 | 1989-02-21 | Nec Corporation | Device for producing an output image while giving an original image a rotation of 90, 180, or 270 |
JPH0773920B2 (ja) * | 1986-11-17 | 1995-08-09 | 日本電気株式会社 | n×nビットドットマトリックス90゜回転回路 |
JPS63178287A (ja) * | 1987-01-20 | 1988-07-22 | 株式会社東芝 | 表示装置 |
US5386421A (en) * | 1987-06-22 | 1995-01-31 | Mitsubishi Denki K.K. | Image memory diagnostic system |
US4954970A (en) * | 1988-04-08 | 1990-09-04 | Walker James T | Video overlay image processing apparatus |
US5206833A (en) * | 1988-09-12 | 1993-04-27 | Acer Incorporated | Pipelined dual port RAM |
US5497498A (en) * | 1992-11-05 | 1996-03-05 | Giga Operations Corporation | Video processing module using a second programmable logic device which reconfigures a first programmable logic device for data transformation |
-
1994
- 1994-07-05 KR KR1019940015992A patent/KR0146262B1/ko not_active IP Right Cessation
-
1995
- 1995-07-05 US US08/498,241 patent/US5764242A/en not_active Expired - Lifetime
- 1995-07-05 JP JP16984295A patent/JP3738918B2/ja not_active Expired - Lifetime
- 1995-07-07 TW TW084107036A patent/TW399391B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0146262B1 (ko) | 1998-09-15 |
US5764242A (en) | 1998-06-09 |
TW399391B (en) | 2000-07-21 |
JPH0865708A (ja) | 1996-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950010570B1 (ko) | 멀티포오트메모리 | |
US4747081A (en) | Video display system using memory with parallel and serial access employing serial shift registers selected by column address | |
US4639890A (en) | Video display system using memory with parallel and serial access employing selectable cascaded serial shift registers | |
US4092728A (en) | Parallel access memory system | |
USRE41480E1 (en) | Video display apparatus with on-screen display pivoting function | |
JP3385135B2 (ja) | オン・スクリーン・ディスプレイ装置 | |
JPH04505976A (ja) | 2重ポート2重速度イメージメモリアクセス装置 | |
JPH0731490B2 (ja) | コンピユータビデオグラフイツクシステム | |
JPS6055836B2 (ja) | ビデオ処理システム | |
JPS63282790A (ja) | 表示制御装置 | |
JP3738918B2 (ja) | 映像オーバーレーイメージコンバータ | |
US20060140036A1 (en) | Memory controller, display controller, and memory control method | |
US6327005B1 (en) | Display device and method in digital TV | |
JPS60252394A (ja) | カラ−画像表示装置 | |
JPH0120430B2 (ja) | ||
WO2010086914A1 (ja) | 映像信号処理装置、映像信号処理システム及び映像信号処理方法 | |
JPH10105454A (ja) | マルチポートメモリおよびマルチポートメモリを備えた表示システム | |
WO1992012510A1 (en) | Image data recording and displaying circuit | |
JPS63156291A (ja) | 画像メモリ | |
JPS60159930A (ja) | デイスプレイ装置 | |
KR100321568B1 (ko) | 신호 처리 소자를 사용한 quad-디스플레이 시스템 | |
JPS5893097A (ja) | 色切換回路 | |
KR20080025231A (ko) | 공유 메모리를 구비한 디지털 처리 장치 및 데이터 출력방법 | |
JPH01284191A (ja) | デジタルキヤプテン端末装置 | |
JPS635758B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050513 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051004 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051027 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051027 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051111 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051111 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081111 Year of fee payment: 3 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081111 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081111 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131111 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |