JP3736641B2 - データ転送制御装置及び電子機器 - Google Patents

データ転送制御装置及び電子機器 Download PDF

Info

Publication number
JP3736641B2
JP3736641B2 JP2004014410A JP2004014410A JP3736641B2 JP 3736641 B2 JP3736641 B2 JP 3736641B2 JP 2004014410 A JP2004014410 A JP 2004014410A JP 2004014410 A JP2004014410 A JP 2004014410A JP 3736641 B2 JP3736641 B2 JP 3736641B2
Authority
JP
Japan
Prior art keywords
packet
request
field
address
request packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004014410A
Other languages
English (en)
Other versions
JP2005210389A (ja
Inventor
智良 長谷川
裕康 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004014410A priority Critical patent/JP3736641B2/ja
Priority to US11/036,035 priority patent/US20050240696A1/en
Publication of JP2005210389A publication Critical patent/JP2005210389A/ja
Application granted granted Critical
Publication of JP3736641B2 publication Critical patent/JP3736641B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Description

本発明は、データ転送制御装置及び電子機器に関する。
近年、EMIノイズの低減などを目的としたインターフェースとしてLVDS(Low Voltage Differential Signaling)などの高速シリアル転送のインターフェースが脚光を浴びている。この高速シリアル転送では、トランスミッタ回路がシリアル化されたデータを差動信号(Differential Signals)により送信し、レシーバ回路が差動信号を差動増幅することでデータ転送を実現する。このような高速シリアル転送のインターフェースとしてはDVI(Digital Visual Interface)などが知られている。
さて、このような高速シリアル転送を実現するデータ転送制御装置では、その規模は、なるべく小さい方が望ましい。一方、種々の状況に対応してデータ転送の効率化を図るためには、シリアル転送されるパケットの種類(type)は、なるべく多い方が望ましい。
しかしながら、シリアル転送されるパケットの種類が増えてしまうと、多数のパケットを取り扱うための複雑な処理が必要になる。このため、MPU(Micro Processer Unit)などのプロセッサをデータ転送制御装置に内蔵させなければならなくなり、データ転送制御装置が大規模化してしまう。
特開2000−134242号公報
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、少ないパケットの種類で効率的なデータ転送を実現できるデータ転送制御装置及びこれを含む電子機器を提供することにある。
本発明は、シリアルバスを介してシリアル転送を行うためのデータ転送制御装置であって、シリアルバスを介して接続される相手デバイスからリクエストパケットを受信するトランシーバと、受信したリクエストパケットを解析するリンクコントローラとを含み、前記リクエストパケットが、アクノリッジパケットによるハンドシェーク転送を行うか否かを通知するための応答要求フィールドを有し、前記リンクコントローラが、受信したリクエストパケットの前記応答要求フィールドに設定される応答要求値をリードし、前記応答要求フィールドに応答要求有りの応答要求値が設定されていた場合には、リクエストパケットに対するアクノリッジパケットの送信を指示し、前記応答要求フィールドに応答要求無しの応答要求値が設定されていた場合には、リクエストパケットに対するアクノリッジパケットの送信を指示しないデータ転送制御装置に関係する。
本発明によれば、リクエストパケットが応答要求フィールドを有する。そして応答要求フィールドに応答要求有りの応答要求値が設定されていた場合には、受信したリクエストパケットに対して、アクノリッジパケットが送信される。一方、応答要求フィールドに応答要求無しの応答要求値が設定されていた場合には、受信したリクエストパケットに対して、アクノリッジパケットは送信されないようになる。このようにすれば、応答要求フィールドの応答要求値の設定を変えるだけで、同一フィールド構成のリクエストパケットを、異なった種類のパケットのように使用することが可能になる。従って、少ないパケットの種類で効率的なデータ転送を実現できる。
また本発明では、前記リンクコントローラが、前記応答要求フィールドに応答要求有りの応答要求値が設定されたリードリクエストパケットを受信した場合には、リードリクエストパケットに対するレスポンスパケットの送信を指示し、相手デバイスがレスポンスパケットに対するアクノリッジパケットを送信した場合には、送信されたアクノリッジパケットの受信処理を行うようにしてもよい。
このようにすれば、リクエストパケットがリードリクエストパケットであった場合にも、効率的なデータ転送を実現できる。
また本発明では、前記リンクコントローラが、受信したリクエストパケットにトランザクションエラーが検出された場合には、リクエストパケットの前記応答要求フィールドに設定される応答要求値をリードすることなく、リクエストパケットに対するネガティブアクノリッジパケットの送信を指示するようにしてもよい。
このようにすれば、トランザクションエラーが検出された場合に、リンクコントローラは応答要求値をリードしなくて済むようになり、処理を効率化できる。
また本発明では、前記リクエストパケットが、リクエストパケットのアドレスフィールドに設定されるアドレスのサイズを通知するためのアドレスサイズフィールドを有し、前記リンクコントローラが、受信したリクエストパケットのアドレスサイズフィールドに設定されるアドレスサイズ値をリードし、前記アドレスサイズフィールドにゼロのアドレスサイズ値が設定されていた場合には、前記アドレスフィールドからのアドレスのリードを省略し、前記アドレスサイズフィールドにゼロではないアドレスサイズ値が設定されていた場合には、設定されたアドレスサイズ値のアドレスを前記アドレスフィールドからリードするようにしてもよい。
本発明によれば、リクエストパケットがアドレスサイズフィールドを有する。そしてアドレスサイズフィールドにゼロのアドレスサイズ値が設定されていた場合には、受信したリクエストパケットのアドレスフィールドからのアドレスのリードが省略される。一方、アドレスサイズフィールドにゼロではないアドレスサイズ値が設定されていた場合には、設定されたアドレスサイズ値のアドレスがアドレスフィールドから読み出されるようになる。このようにすれば、アドレスサイズフィールドのアドレスサイズ値の設定を変えるだけで、同一フィールド構成のリクエストパケットを、異なった種類のパケットのように使用することが可能になる。従って、少ないパケットの種類で効率的なデータ転送を実現できる。
また本発明では、前記シリアルバスとは異なるバスを介してデータ転送を行うためのインターフェース回路を含み、前記リンクコントローラが、前記アドレスサイズフィールドにゼロのアドレスサイズ値が設定されていた場合には、前記インターフェース回路を介して第1のデバイスにアクセスしてデータのストリーム転送を行うようにしてもよい。また本発明では、前記リンクコントローラが、前記アドレスサイズフィールドにゼロではないアドレスサイズ値が設定されていた場合には、設定されたアドレスサイズ値のアドレスを前記アドレスフィールドからリードして、アドレスのアクセス先を決定するようにしてもよい。
このようにすれば、同一フィールド構成のリクエストパケットを、ストリーム転送用のパケットとして使用したり、アクセス先のアドレス指定が可能なパケットとして使用したりすることが可能になり、少ないパケットの種類で効率的なデータ転送を実現できる。
また本発明では、前記リンクコントローラが、決定されたアドレスのアクセス先が第2のデバイスであった場合には、前記インターフェース回路を介して前記第2のデバイスにアクセスしてデータ又はコマンドの転送を行うようにしてもよい。
また本発明では、前記リンクコントローラが、決定されたアドレスのアクセス先がデータ転送制御装置の内部レジスタであった場合には、前記内部レジスタにアクセスするようにしてもよい。
また本発明は、シリアルバスを介してシリアル転送を行うためのデータ転送制御装置であって、シリアルバスを介して接続される相手デバイスに送信するリクエストパケットを生成し、生成したリクエストパケットの送信を指示するリンクコントローラと、送信が指示されたリクエストパケットをシリアルバスを介して接続される相手デバイスに送信するトランシーバとを含み、前記リクエストパケットが、アクノリッジパケットによるハンドシェーク転送を行うか否かを通知するための応答要求フィールドを有し、前記リンクコントローラが、アクノリッジパケットによるハンドシェーク転送を行う場合には、前記応答要求フィールドに応答要求有りの応答要求値が設定されたリクエストパケットを生成し、生成されたリクエストパケットの送信を指示し、アクノリッジパケットによるハンドシェーク転送を行わない場合には、前記応答要求フィールドに応答要求無しの応答要求値が設定されたリクエストパケットを生成し、生成されたリクエストパケットの送信を指示するデータ転送制御装置に関係する。
本発明によれば、リクエストパケットが応答要求フィールドを有する。そしてアクノリッジパケットを用いたハンドシェーク転送を行う場合には、応答要求フィールドに応答要求有りの応答要求値が設定されたリクエストパケットが送信される。一方、アクノリッジパケットを用いたハンドシェーク転送を行わない場合には、応答要求フィールドに応答要求無しの応答要求値が設定されたリクエストパケットが送信される。このようにすれば、応答要求フィールドの応答要求値の設定を変えるだけで、同一フィールド構成のリクエストパケットを、異なった種類のパケットのように使用することが可能になる。従って、少ないパケットの種類で効率的なデータ転送を実現できる。
また本発明では、前記リンクコントローラが、応答要求有りの応答要求値が設定されたリクエストパケットを送信した場合には、相手デバイスからアクノリッジパケットを受信したことを条件に、次のリクエストパケットのトランザクションを起動し、応答要求無しの応答要求値が設定されたリクエストパケットを送信した場合には、相手デバイスからのアクノリッジパケットの受信を待つことなく、次のリクエストパケットのトランザクションを起動するようにしてもよい。
このようにすれば、応答要求無しの応答要求値が設定された場合には、相手デバイスからのアクノリッジパケットの受信を待つ必要が無くなるため、データ転送の高速化を図れる。
また本発明では、前記リンクコントローラが、応答要求有りの応答要求値が設定されたリードリクエストパケットを送信しリードリクエストパケットに対するレスポンスパケットを相手デバイスから受信した場合には、レスポンスパケットに対するアクノリッジパケットの送信を指示するようにしてもよい。
このようにすれば、リクエストパケットがリードリクエストパケットであった場合にも、効率的なデータ転送を実現できる。
また本発明では、前記リクエストパケットが、リクエストパケットのアドレスフィールドに設定されるアドレスのサイズを通知するためのアドレスサイズフィールドを有し、前記リンクコントローラが、アドレスを必要としないリクエストパケットを相手デバイスに送信する場合には、前記アドレスサイズフィールドにゼロのアドレスサイズ値が設定されると共に前記アドレスフィールドが省略されたリクエストパケットを生成し、生成されたリクエストパケットの送信を指示し、アドレスを必要とするリクエストパケットを相手デバイスに送信する場合には、前記アドレスサイズフィールドにゼロではないアドレスサイズ値が設定されると共に前記アドレスサイズ値のアドレスが前記アドレスフィールドに設定されたリクエストパケットを生成し、生成されたリクエストパケットの送信を指示するようにしてもよい。
本発明によれば、リクエストパケットがアドレスサイズフィールドを有する。そしてリクエストパケットにアドレスが必要とされない場合には、ゼロのアドレスサイズ値が設定されると共にアドレスフィールドが省略されたリクエストパケットが送信される。一方、リクエストパケットにアドレスが必要とされる場合には、ゼロではないアドレスサイズ値が設定されると共にそのアドレスサイズ値のアドレスがアドレスフィールドに設定されたリクエストパケットが送信される。このようにすれば、アドレスサイズフィールドのアドレスサイズ値の設定を変えるだけで、同一フィールド構成のリクエストパケットを、異なった種類のパケットのように使用することが可能になる。従って、少ないパケットの種類で効率的なデータ転送を実現できる。
また本発明は、上記のいずれかのデータ転送制御装置と、通信デバイス、プロセッサ、撮像デバイス、及び表示デバイスの少なくとも1つとを含む電子機器に関係する。
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
1.データ転送制御装置の構成
図1に本実施形態のデータ転送制御装置(バスブリッジ装置、インターフェース装置)の構成例を示す。なお本実施形態のデータ転送制御装置は図1の構成に限定されず、図1の回路ブロックの一部を省略したり、回路ブロック間の接続形態を変更したり、図1とは異なる回路ブロックを追加してもよい。例えばターゲット側のデータ転送制御装置30のインターフェース回路110を省略する構成にしてもよい。或いはホスト側のデータ転送制御装置10にインターフェース回路を設ける構成にしてもよい。また本実施形態において、ホスト側はクロックを供給する側であり、ターゲット側は、供給されたクロックをシステムクロックとして使用して動作する側である。
データ転送制御装置10、30は、シリアルバスを介したシリアル転送によりデータ転送を行う。より具体的には、シリアルバスの差動信号線(Differential Signal Lines)を電流駆動(或いは電圧駆動)することによりパケットの送受信を行う。
ホスト側のデータ転送制御装置10は、リンク層の処理を行うリンクコントローラ90(リンク層回路)を含む。このリンクコントローラ90は、シリアルバスを介して接続されるデータ転送制御装置30(広義には相手デバイス)に送信するリクエストパケット(ライトリクエストパケット、リードリクエストパケット)を生成する。そして生成したリクエストパケットの送信をトランシーバ20に指示する。即ち送信トランザクションを起動して実行する。
ホスト側のデータ転送制御装置10は、物理層の処理を行うトランシーバ20(物理層回路)を含む。このトランシーバ20は、リンクコントローラ90により送信が指示されたリクエストパケットを、シリアルバスを介して接続されるデータ転送制御装置30に送信する処理を行う。なおトランシーバ20はデータ転送制御装置30からのリクエストパケットの受信処理も行う。この場合にはリンクコントローラ90が、受信したリクエストパケットを解析して、リンク層(トランザクション層)の処理を行う。
ターゲット側のデータ転送制御装置30は、物理層の処理を行うトランシーバ40(物理層回路)を含む。このトランシーバ40は、シリアルバスを介して接続されるデータ転送制御装置10(広義には相手デバイス)からのリクエストパケットの受信処理を行う。なおトランシーバ40はデータ転送制御装置10へのリクエストパケットの送信処理も行う。この場合にはリンクコントローラ100が、送信するリクエストパケットを生成し、生成したリクエストパケットの送信をトランシーバ40に指示する。
ターゲット側のデータ転送制御装置30は、リンク層の処理を行うリンクコントローラ100(リンク層回路)を含む。このリンクコントローラ100は、トランシーバ40が受信したリクエストパケットを解析して、リンク層(トランザクション層)の処理を行う。
ターゲット側のデータ転送制御装置30はインターフェース回路110を含む。このインターフェース回路110は、シリアルバスとは異なるバス(パラレルバス)を介してデータ転送を行うための回路である。このようなバスとしては、後述するように、RGBインターフェース(広義にはストリームインターフェース)を実現するバスや、MPUインターフェース(広義にはコマンド/データ・インターフェース)を実現するバスなどがある。このインターフェース回路110を設けることでデータ転送制御装置30に、いわゆるバスブリッジ機能を持たせることが可能になる。
なお以下では説明の簡素化のために、ホスト側のデータ転送制御装置10がターゲット側のデータ転送制御装置30にリクエストパケットを送信する場合の本実施形態の構成及び動作を説明するが、ターゲット側のデータ転送制御装置30がホスト側のデータ転送制御装置10にリクエストパケットを送信する場合の構成及び動作も同様である。
2.パケットフォーマット
図2(A)〜図3(B)に、本実施形態のデータ転送制御装置により転送されるパケットのフォーマット例を示す。なお、各パケットのフィールド構成やフィールド配置は図2(A)〜図3(B)の例に限定されず、種々の変形実施が可能である。
図2(A)のライトリクエストパケットは、データ(コマンドを含む)のライトを要求するためのパケットである。このライトリクエストパケットは、応答要求、パケットタイプ、ラベル、リトライ、アドレスサイズ、同期コード、データレングスのフィールドにより構成されるヘッダのフィールドと、ライト先(広義にはアクセス先)を指定するアドレスのフィールドと、ライトデータのフィールドと、CRC(Cyclic Redundancy Check)のフィールドを有する。
図2(B)のアクノリッジパケット(ハンドシェークパケット)は、アクノリッジメント(ACK)やネガティブアクノリッジメント(NACK)を送信するためのパケットである。このアクノリッジパケットは、パケットタイプ、ラベル、リトライ、応答コードのフィールドにより構成されるヘッダのフィールドと、CRCのフィールドを有する。
図3(A)のリードリクエストパケットは、データのリードを要求するためのパケットである。このリードリクエストパケットは、応答要求、パケットタイプ、ラベル、リトライ、アドレスサイズ、データレングスのフィールドにより構成されるヘッダのフィールドと、リード先(広義にはアクセス先)を指定するアドレスのフィールドと、CRCのフィールドを有する。
図3(B)のレスポンスパケットは、リードリクエストパケットに対してレスポンスを返すためのパケットであり、パケットタイプ、ラベル、リトライのフィールドにより構成されるヘッダのフィールドと、レスポンスデータのフィールドと、CRCのフィールドを有する。
リクエストパケット(図2(A)のライトリクエストパケット、図3(A)のリードリクエストパケット)が有する応答要求フィールドは、アクノリッジパケット(ACK、NACK)によるハンドシェーク転送を行うか否かを通知するためのフィールドである。
具体的には図2(A)のライトリクエストパケットでは、応答要求フィールドは、アクノリッジパケットを必要とするか否かを相手デバイスに通知するためのフィールドになる。例えば図4(A)に示すように、応答要求フィールドの応答要求値(応答要求フラグ)が「0」である場合にはアクノリッジパケットが不要であることを示し、「1」である場合にはアクノリッジパケットが必要であることを示す。なお図3(A)のリードリクエストパケットでは、応答要求フィールドは、相手デバイスからのレスポンスパケットに対するアクノリッジパケットを自身のデバイスが送信するか否かを通知するためのフィールドになる。
パケットタイプフィールドはパケットの種類を通知するためのフィールドである。本実施形態ではパケットの種類として、図4(B)に示すようにライトリクエストパケット、リードリクエストパケット、レスポンスパケット、アクノリッジパケットが用意されている。このように本実施形態では、IEEE1394などにおけるアイソクロナスパケットや非同期転送パケットのような各種転送に専用に割り当てられたパケットは用意されておらず、IEEE1394などに比べてパケットの種類は少なくなっている。本実施形態ではこのような少ない種類のパケットであっても、応答要求フィールドやアドレスサイズフィールドを設けることで、種々の状況に対応でき、効率的なデータ転送を可能にしている。即ち同一フィールド構成のパケットでも、フィールドの値を書き換えることで、パケットのリクエストタイプを変えることに成功している。例えば応答要求フィールドを書き換えることで、同一フィールド構成のリクエストパケットを、アイソクロナスパケットのように使用したり、非同期転送パケットのように使用したりすることができる。
ラベルフィールドは、現在のトランザクションを他のトランザクションと識別するためのラベルを設定するためのフィールドである。1つのトランザクションに対しては任意のラベル値を付加することができ、そのトランザクションでは、その1つのラベル値の使用だけが許可される。例えばホスト側は0〜7の間で任意のラベル値を設定でき、ターゲット側は8〜Fの間で任意のラベル値を設定できる。
リトライフィールドは、現在のトランザクションがリトライを行っているか否かを示すためのフィールドである。リトライを行う場合にはこのフィールドに「1」のリトライ値を設定する。
アドレスサイズフィールドは、リクエストパケット(ライトリクエストパケット、リードリクエストパケット)のアドレスフィールドに設定されるアドレスのサイズを通知するためのフィールドである。具体的には図4(C)に示すように、アドレスサイズフィールドのアドレスサイズ値が「0」である場合には、そのリクエストパケットがアドレスフィールドを有しないことを示す。またアドレスサイズ値が「1」、「2」、「3」、「4」である場合には、そのリクエストパケットのアドレスフィールドが、各々、1バイト、2バイト、3バイト、4バイトであることを示す。例えばアドレスサイズ値が「4」である場合には、アドレスフィールドのアドレスは4×8=32ビットになり、32ビットのアドレス空間に対応できるようになる。
同期コードフィールドは図4(D)に示すように、リクエストパケットが同期コードSyncを含んでいるか否かを示すと共に、その同期コードの種類(Vsync、Hsync)を示すためのフィールドである。またデータレングスフィールドは、ライトデータやリードデータのデータ長を通知するためのフィールドである。
アドレスフィールドは、データのライト先やリード先のアドレスを通知するためのフィールドである。アドレスフィールドのサイズは、アドレスサイズフィールドで指定された0〜4バイトのサイズになる。
CRCフィールドは、パケットのヘッダ及びデータのエラーチェックのためのフィールドである。例えばCRCの生成多項式としては、G(X)=X16+X12+X+1などの標準的な式(アルゴリズム)を用いることができる。
アクノリッジパケットの応答コードフィールドは、受信したパケットの受信状況を通知するためのフィールドである。例えば応答コード値が「F」である場合には、受信が成功したことを示し、応答コード値が「0」である場合には、受信が失敗したことを示す。
レスポンスパケットのレスポンスデータフィールドは、リードリクエストパケットによるリード時のリードデータを設定するためのフィールドである。例えばリードリクエストパケットを相手デバイスに送信すると、相手デバイスは、リードリクエストパケットに対応するリードデータをレスポンスパケットのレスポンスデータフィールドに設定して送信する。
3.応答要求フィールド
本実施形態では図2(A)、図3(A)に示すようにリクエストパケットが、アクノリッジパケットを用いたハンドシェーク転送を行うか否かを通知するための応答要求フィールドを有している。そしてホスト側(ターゲット側でもよい。以下の説明でも同様)が、応答要求フィールドに応答要求有りが設定されたリクエストパケットをターゲット側(ホスト側でもよい。以下の説明でも同様)に送信すると、ターゲット側はリクエストパケットに対する応答としてアクノリッジパケット(ACK、NACK)をホスト側に送信する。一方、ホスト側が、応答要求フィールドに応答要求無しが設定されたリクエストパケットをターゲット側に送信すると、ターゲット側はアクノリッジパケットをホスト側に送信しない。これにより、ストリーム転送のような効率的なデータ転送を実現できる。
具体的には図1のホスト側のリンクコントローラ90は、アクノリッジパケットによるハンドシェーク転送を行う場合には、応答要求フィールドに応答要求有りの応答要求値(「1」)が設定されたリクエストパケットを生成する。そして生成されたリクエストパケットの送信処理を行う。即ちリクエストパケットの送信をトランシーバ20に指示する。そしてトランシーバ20は、生成されたリクエストパケットをターゲット側のデータ転送制御装置30に送信する。
一方、ホスト側のリンクコントローラ90は、アクノリッジパケットによるハンドシェーク転送を行わない場合には、応答要求フィールドに応答要求無しの応答要求値(「0」)が設定されたリクエストパケットを生成する。そして生成されたリクエストパケットの送信処理を行う。即ちリクエストパケットの送信をトランシーバ20に指示する。そしてトランシーバ20は、生成されたリクエストパケットをデータ転送制御装置30に送信する。
ホスト側のトランシーバ20がリクエストパケットを送信し、ターゲット側のトランシーバ40が受信すると、ターゲット側のリンクコントローラ100は、受信したリクエストパケットの応答要求フィールドに設定される応答要求値をリードする。そしてリンクコントローラ100は、受信したリクエストパケットの応答要求フィールドに応答要求有りの応答要求値(「1」)が設定されていた場合には、リクエストパケットに対するアクノリッジパケット(図2(B)参照)の送信処理を行う。即ちアクノリッジパケットの送信トランザクションを起動して実行し、アクノリッジパケットの送信をトランシーバ40に指示する。
一方、応答要求フィールドに応答要求無しの応答要求値(「0」)が設定されていた場合には、ターゲット側のリンクコントローラ100は、リクエストパケットに対するアクノリッジパケットの送信処理を行わない。即ちアクノリッジパケットの送信の指示を行わない。
なお、ホスト側のリンクコントローラ90は、応答要求有りの応答要求値が設定されたリクエストパケットを送信した場合には、ターゲット側のデータ転送制御装置30(相手デバイス)からアクノリッジパケットを受信したことを条件に、次のリクエストパケットのトランザクションを起動(開始)する。一方、応答要求無しの応答要求値が設定されたリクエストパケットを送信した場合には、データ転送制御装置30からのアクノリッジパケットの受信を待つことなく、次のリクエストパケットのトランザクションを起動する。
なおリクエストパケットが図3(A)に示すリードリクエストパケットであった場合には次のような処理が行われる。
即ちホスト側のリンクコントローラ90は、応答要求有りの応答要求値が設定されたリードリクエストパケットの送信を指示し、そのリードリクエストパケットに対するレスポンスパケット(図3(B)参照)をターゲット側のデータ転送制御装置30から受信した場合には、レスポンスパケットに対するアクノリッジパケットの送信をトランシーバ20に指示する。
一方、ターゲット側のリンクコントローラ100は、応答要求フィールドに応答要求有りの応答要求値が設定されたリードリクエストパケットを受信した場合には、リードリクエストパケットに対するレスポンスパケット(図3(B)参照)の送信を指示する。そして、ホスト側がレスポンスパケットに対するアクノリッジパケットを送信すると、ターゲット側のリンクコントローラ100は、その送信されたアクノリッジパケットの受信処理を行う。
以上のように本実施形態では、リクエストパケットに応答要求フィールドを持たせている。これにより、一種類のリクエストパケットを、相手デバイスにデータを確実に転送するためのハンドシェーク転送を行うタイプのパケットと、ストリームデータのように信頼性を犠牲にしても等時性を保ったデータ転送を行うタイプのパケットとに使い分けて使用することが可能になる。即ち同一フィールド構成のリクエストパケットを、応答要求フィールドを書き換えることで、非同期転送パケットのように使用したり、アイソクロナス転送パケットのように使用したりすることができる。これにより、パケットの種類を減らしながらも、種々の状況に対応できるようになり、少ない種類のパケットで効率的なデータ転送を実現できる。
また本実施形態では、応答要求フィールドに応答要求有りの設定がなされたリクエストパケットを送信した場合には、相手側からアクノリッジパケットが返送されて来るまでは、次のトランザクションを起動しないシーケンスになっている。これにより、相手側からアクノリッジパケット(ACK)の返信が無い場合や相手側からネガティブアクノリッジパケット(NACK)を受信した場合にリクエストパケットを再送するというシーケンスを実現できる。
また本実施形態によれば、応答要求フィールドに応答要求無しの設定がなされたリクエストパケットを送信した場合には、相手側からの応答を待つ必要がなく、送信側はどのようなタイミングでリクエストパケットを送信してもよいようになる。これにより送信側は、ストリームデータのリクエストパケットを自由なタイミングで生成して送信できるようになり、少ない種類のパケットで効率的なデータ転送を実現できる。
またパケットの種類が増えると、パケット処理が複雑化するため、MPU(CPU)やMPU上で動作するファームウェアが必要になる。この結果、データ転送制御装置にMPUを組み込まなければならなくなり、データ転送制御装置が大規模化するという課題がある。
これに対して本実施形態によれば、パケットの種類は最小限(例えば4種類)になっており、フィールド配置やフィールド構成が共通化されている。従ってMPUやMPU上で動作するファームウェアが無くても、比較的簡素な構成のハードウェア回路で、パケット解析やパケット生成を実現できる。例えばアクノリッジパケットを用いたハンドシェーク転送を行うか否かは、リクエストパケットの応答要求フィールドの設定を読み出すだけで判断できる。従って、データ転送制御装置にMPUを組み込まない構成にすることも可能になり、データ転送制御装置の小規模化を図れる。
4.アドレスサイズフィールド
本実施形態では図2(A)、図3(A)に示すようにリクエストパケットが、そのアドレスフィールドに設定されるアドレスのサイズを通知するためのアドレスサイズフィールドを有している。そして例えばホスト側(ターゲット側でもよい)が、アドレスサイズフィールドのアドレスサイズ値がゼロに設定されたリクエストパケットをターゲット側(ホスト側でもよい)に送信すると、ターゲット側はアドレスフィールドからのアドレスの読み出しを省略する。これによりストリーム転送のようなデータ転送が行われるようになる。一方、ホスト側が、アドレスサイズフィールドにゼロではないアドレスサイズ値が設定されたリクエストパケットをターゲット側に送信すると、ターゲット側はそのアドレスサイズ値のアドレスをアドレスフィールドから読み出す。これにより、そのアドレスにより決定されるアクセス先へのデータ転送が行われるようになる。
具体的には図1のホスト側のリンクコントローラ90は、アドレスを必要としないリクエストパケットをターゲット側のデータ転送制御装置30(相手デバイス)に送信する場合には、アドレスサイズフィールドにゼロのアドレスサイズ値が設定されると共にアドレスフィールドが省略されたリクエストパケットを生成する。そして生成されたリクエストパケットの送信処理を行う。即ちリクエストパケットの送信をトランシーバ20に指示する。そしてトランシーバ20は、生成されたリクエストパケットをターゲット側のデータ転送制御装置30に送信する。
一方、アドレスを必要とするリクエストパケットをターゲット側のデータ転送制御装置30に送信する場合には、ホスト側のリンクコントローラ90は、アドレスサイズフィールドにゼロではないアドレスサイズ値が設定されると共にそのアドレスサイズ値のアドレスがアドレスフィールドに設定されたリクエストパケットを生成する。そして生成されたリクエストパケットの送信処理を行う。即ちリクエストパケットの送信をトランシーバ20に指示する。そしてトランシーバ20は、生成されたリクエストパケットをターゲット側のデータ転送制御装置30に送信する。
ホスト側のトランシーバ20がリクエストパケットを送信し、ターゲット側のトランシーバ40が受信すると、ターゲット側のリンクコントローラ100は、受信したリクエストパケットのアドレスサイズフィールドに設定されるアドレスサイズ値をリードする。そしてリンクコントローラ100は、受信したリクエストパケットのアドレスサイズフィールドにゼロのアドレスサイズ値が設定されていた場合には、アドレスフィールドからのアドレスのリードを省略する。そしてアドレス指定を必要としないストリーム転送(RGB転送、表示データ転送)によるデータ転送を行う。具体的には、図1のインターフェース回路110を介して、ストリーム転送のインターフェースを備える第1のデバイスにアクセスして、データのストリーム転送を行う。
なおストリーム転送とは、連続的にデータ(表示データ、撮影データ等)が転送されることを前提に、個々のブロックごとのデータ転送の逐次的なハンドシェーク転送(要求・確認のやり取り)を省略し、一定の転送時間間隔で高速にデータを転送する方式である。
ターゲット側のリンクコントローラ100は、受信したリクエストパケットのアドレスサイズフィールドにゼロではないアドレスサイズ値が設定されていた場合には、設定されたアドレスサイズ値のアドレスをアドレスフィールドからリードする。そして、そのリードされたアドレスのアクセス先を、デコード処理などを行って決定する。具体的には例えばデコード結果により得られたアドレスのアクセス先が、MPUインターフェース(データ/コマンド・インターフェース)を備える第2のデバイスであった場合には、図1のインターフェース回路110を介してその第2のデバイスにアクセスして、データ又はコマンドの転送を行う。一方、デコード結果により得られたアドレスのアクセス先が、データ転送制御装置の制御等のための内部レジスタ(コマンドレジスタ、ステータスレジスタ)であった場合には、その内部レジスタにアクセスして、コマンドのライトやステータスのリードなどを行う。
このように本実施形態では、リクエストパケットにアドレスサイズフィールドを持たせている。これにより、構築するシステムのアドレス空間の設定に、自由度を持たせることが可能になる。
また本実施形態によれば、アドレスサイズフィールドのアドレスサイズ値をゼロに設定することで、アドレスフィールド(アドレス空間)を持たないパケットを生成できる。これにより、ストリームデータなどのアドレスを必要としないデータを効率的に転送できるようになる。即ち、アドレスフィールドが省略された小さなサイズのリクエストパケットを、シリアルバスを介して切れ目無く次々に転送することができ、等時性が保たれるストリーム転送を実現できる。
また本実施形態によれば、構築するシステムに応じてアドレス空間を減らしたり増やしたりすることが可能になり、データ転送時のオーバーヘッドを軽減できる。例えば図1のインターフェース回路110に接続されるデバイスのアドレス空間に応じて、アドレスサイズフィールドのアドレスサイズ値を変化させれば、シリアルバスを介して転送されるパケットのサイズをアドレス空間に応じた最適なサイズのパケットに設定できるようになる。これによりデータ転送のオーバーヘッドを軽減できる。
なお、アドレスサイズフィールドのアドレスサイズ値をゼロに設定する場合には、応答要求フィールドも応答要求無しの設定にすることが望ましい。このようにすれば、シリアルバスを介して転送されるパケットのサイズを小さくできると共にアクノリッジパケットを用いたハンドシェーク転送も省略されるようになる。これにより、RGBデータ(表示データ)などのストリームデータをシリアルバスを介して効率的に転送できるようになる。
5.トランザクション例
次に、本実施形態のトランザクション例について図5(A)〜図6(C)を用いて説明する。図5(A)(B)(C)は、ライトリクエストパケットを用いたライトトランザクションの例であり、図5(A)は、応答要求有りが設定されたライトリクエストパケットの受信にターゲット側が成功した場合のトランザクション例である。
図5(A)において、ホスト側(データ転送制御装置10)は、ライトリクエストパケットを生成して、ターゲット側(データ転送制御装置30)に送信する。具体的にはホスト側は、図2(A)のライトリクエストパケットの応答要求フィールドに応答要求有りの応答要求値(「1」)を設定する。またアドレスサイズフィールドにアドレスサイズ値を設定する。またライトデータフィールドにライトデータ(コマンドを含む)を設定し、アドレスフィールドにアクセス先(ライト先)のアドレスを設定する。そしてこのように各フィールドが設定されたライトリクエストパケットをターゲット側に送信する。
ターゲット側は、ライトリクエストパケットを受信すると、その応答要求フィールドには応答要求有りが設定されているため、図2(B)のアクノリッジパケットを生成してホスト側に送信する。この場合、ターゲット側は、ライトリクエストパケットの受信に成功しているため、受信成功を示す「F」の応答コード値が設定されたアクノリッジパケットをホスト側に送信する。ホスト側は、ターゲット側から受信したアクノリッジパケットの応答コード値「F」により、ライトリクエストパケットの受信成功を確認すると、次のトランザクションを起動して、次のリクエストパケットの送信処理を行う。
図5(B)は、応答要求有りが設定されたライトリクエストパケットの受信にターゲット側が失敗した場合のトランザクション例である。図5(B)においてターゲット側は、ライトリクエストパケットの受信に失敗しているため、受信失敗を示す「0」の応答コード値が応答コードフィールドに設定されたアクノリッジパケット(ネガティブアクノリッジパケット)をホスト側に送信する。ホスト側は、ターゲット側から受信したアクノリッジパケット(ネガティブアクノリッジパケット)の応答コード値「0」により、ライトリクエストパケットの受信失敗を確認すると、ライトリクエストパケットの再送処理を行う。具体的にはライトリクエストパケットのラベルフィールドのラベル値は変更せずに、リトライフィールドのリトライ値を「0」から「1」に書き換えて、そのライトリクエストパケットをターゲット側に再送する。ターゲット側は、再送されたライトリクエストパケットの受信に成功すると、「F」の応答コード値が設定されたアクノリッジパケットをホスト側に送信する。
図5(C)は、応答要求無しが設定されたライトリクエストパケットをホスト側がターゲット側が送信した場合のトランザクション例である。図5(C)において、ホスト側は、ライトリクエストパケットの応答要求フィールドに応答要求無しの応答要求値(「0」)を設定する。またアドレスサイズフィールドに例えばゼロのアドレスサイズ値を設定する。またライトデータフィールドにライトデータ(コマンドを含む)を設定する。なおこの場合には、アドレスサイズフィールドのアドレスサイズ値がゼロに設定されているため、ライトリクエストパケットはアドレスフィールドを有しないパケットになる。
ターゲット側は、ライトリクエストパケットを受信すると、その応答要求フィールドには応答要求無しが設定されているため、アクノリッジパケットの生成及び送信処理は行わない。またライトリクエストパケットのアドレスサイズ値はゼロであり、アドレスフィールドが省略されているため、ストリーム転送によるデータ転送を行う。即ち図1のインターフェース回路110を介して、ストリーム転送のインターフェースを備える第1のデバイスにアクセスして、データのストリーム転送を行う。
またホスト側は、応答要求無しが設定されたリクエストパケットを送信しているため、ターゲット側(相手デバイス)からのアクノリッジパケットの受信を待つことなく、次のトランザクションを起動して、次のリクエストパケットの送信処理を行う。このようにすることで、ハンドシェーク転送を行わない効率的なストリーム転送を実現できる。
図6(A)(B)(C)は、リードリクエストパケットを用いたリードトランザクションの例であり、図6(A)は、応答要求有りが設定されたリードリクエストパケットの受信にターゲット側が成功した場合のトランザクション例である。
図6(A)において、ホスト側は、リードリクエストパケットを生成して、ターゲット側に送信する。具体的にはホスト側は、図3(A)のリードリクエストパケットの応答要求フィールドに応答要求有りの応答要求値(「1」)を設定する。またアドレスサイズフィールドにアドレスサイズ値を設定する。またアドレスフィールドにアクセス先(リード先)のアドレスを設定する。そしてこのように各フィールドが設定されたリードリクエストパケットをターゲット側に送信する。
ターゲット側は、リードリクエストパケットの受信に成功すると、図3(B)のレスポンスパケットを送信する。このレスポンスパケットのリードデータフィールドにはリードデータが設定される。この場合のリードデータは、例えば、ホスト側から受信したリードリクエストパケットのアドレスにより決定されるアクセス先(リード先)からのリードデータである。そして図6(A)では、ホスト側が送信したリードリクエストパケットの応答要求フィールドには、応答要求有りが設定されている。このためホスト側は、レスポンスパケットの受信に成功すると、アクノリッジパケットを生成してターゲット側に送信する。この場合、ホスト側は、レスポンスパケットの受信に成功しているため、受信成功を示す「F」の応答コード値が設定されたアクノリッジパケットをターゲット側に送信する。
図6(B)は、応答要求有りが設定されたリードリクエストパケットの受信にターゲット側が失敗した場合のトランザクション例である。図6(B)においてターゲット側は、リードリクエストパケットの受信に失敗しているため、ホスト側は、ターゲット側からのレスポンスパケットを受信できない。そして一定時間が経過してタイムアウトになると、ホスト側は、ターゲット側の受信失敗を認識し、リードリクエストパケットの再送処理を行う。具体的にはリードリクエストパケットのラベルフィールドのラベル値は変更せずに、リトライフィールドのリトライ値を「0」から「1」に書き換えて、そのリードリクエストパケットをターゲット側に再送する。ターゲット側は、再送されたリードリクエストパケットの受信に成功すると、そのレスポンスパケットをホスト側に送信する。そしてホスト側は、レスポンスパケットの受信に成功すると、受信成功を示す「F」の応答コード値が設定されたアクノリッジパケットを生成してターゲット側に送信する。そしてホスト側は、次のトランザクションを起動して、次のリクエストパケットの送信処理を行う。
図6(C)は、応答要求無しが設定されたリードリクエストパケットをホスト側がターゲット側が送信した場合のトランザクション例である。図6(C)において、ホスト側は、リードリクエストパケットの応答要求フィールドに応答要求無しの応答要求値(「0」)を設定する。またアドレスサイズフィールドに例えばゼロのアドレスサイズ値を設定する。このようにアドレスサイズ値がゼロに設定されると、リードリクエストパケットはアドレスフィールドを有しないパケットになる。
ターゲット側は、リードリクエストパケットを受信すると、そのレスポンスパケットをホスト側に送信する。このレスポンスパケットのリードデータフィールドにはリードデータが設定される。この場合のリードデータは、例えば、ストリーム転送のインターフェースを備える第1のデバイスからのリードデータとなる。
そして図6(C)では、ホスト側が送信したリードリクエストパケットの応答要求フィールドには、応答要求無しが設定されている。このためホスト側は、ターゲット側からレスポンスパケットを受信しても、アクノリッジパケットをターゲット側に送信しない。そして次のトランザクションを起動して、次のリクエストパケットの送信処理を行う。このようにすることで、ハンドシェーク転送を行わないストリーム転送を実現できる。
6.差動信号によるデータ転送方式
次に図7を用いて本実施形態のシリアル転送手法について説明する。図7においてDTO+、DTO−はホスト側(データ転送制御装置10)がターゲット側(データ転送制御装置30)に出力するデータ(OUTデータ)である。CLK+、CLK−は、ホスト側がターゲット側に供給するクロックである。ホスト側はCLK+/−のエッジ(例えば立ち上がりエッジ。立ち下がりエッジでもよい)に同期してDTO+/−を出力する。従ってターゲット側は、CLK+/−を用いてDTO+/−をサンプリングして取り込むことができる。更に図7では、ターゲット側はホスト側から供給されたクロックCLK+/−に基づいて動作する。即ちCLK+/−はターゲット側のシステムクロックになる。このためPLL(Phase Locked Loop)回路12は(広義にはクロック生成回路)はホスト側に設けられ、ターゲット側には設けられていない。
DTI+、DTI−はターゲット側がホスト側に出力するデータ(INデータ)である。STB+、STB−は、ターゲット側がホスト側に供給するストローブ(広義にはクロック)である。ターゲット側はホスト側から供給されたCLK+/−に基づいてSTB+/−を生成して出力する。そしてターゲット側はSTB+/−のエッジ(例えば立ち上がりエッジ。立ち下がりエッジでもよい)に同期してDTI+/−を出力する。従ってホスト側は、STB+/−を用いてDTI+/−をサンプリングして取り込むことができる。
DTO+/−、CLK+/−、DTI+/−、STB+/−の各々は、トランスミッタ回路(ドライバ回路)がこれらの各々に対応する差動信号線(Differential Signal Lines)を例えば電流駆動することにより送信される。なお、より高速な転送を実現するためには、DTO+/−、DTI+/−の各差動信号線を2ペア以上設ければよい。
ホスト側のトランシーバ20は、OUT転送用(広義にはデータ転送用)、クロック転送用のトランスミッタ回路22、24や、IN転送用(広義にはデータ転送用)、ストローブ転送用(広義にはクロック転送用)のレシーバ回路26、28を含む。ターゲット側のトランシーバ40は、OUT転送用、クロック転送用のレシーバ回路42、44や、IN転送用、ストローブ転送用のトランスミッタ回路46、48を含む。なおこれらの回路ブロックの一部を含まない構成としてもよい。
OUT転送用、クロック転送用のトランスミッタ回路22、24は、各々、DTO+/−、CLK+/−の差動信号線を電流駆動することでDTO+/−、CLK+/−を送信する。OUT転送用、クロック転送用のレシーバ回路42、44は、各々、DTO+/−、CLK+/−の差動信号線に流れる電流に基づいて電流・電圧変換を行い、電流・電圧変換により得られた差動電圧信号(第1、第2の電圧信号)の比較処理(差動増幅処理)を行うことで、DTO+/−、CLK+/−を受信する。
IN転送用、クロック転送用のトランスミッタ回路46、48は、各々、DTI+/−、STB+/−の差動信号線を電流駆動することでDTI+/−、STB+/−を送信する。IN転送用、ストローブ転送用のレシーバ回路26、28は、各々、DTI+/−、STB+/−の差動信号線に流れる電流に基づいて電流・電圧変換を行い、電流・電圧変換により得られた差動電圧信号(第1、第2の電圧信号)の比較処理(差動増幅処理)を行うことで、DTI+/−、STB+/−を受信する。
7.トランシーバ、リンクコントローラの構成例
図8、図9に、ホスト側のトランシーバ20、リンクコントローラ90とターゲット側のトランシーバ40、リンクコントローラ100の詳細な構成例を示す。なお本実施形態のトランシーバ及びリンクコントローラは図8、図9の構成に限定されず、図8、図9の回路ブロックの一部を省略したり、回路ブロック間の接続形態を変更したり、図8、図9とは異なる回路ブロックを追加してもよい。
図8はホスト側のトランシーバ20、リンクコントローラ90の構成例である。図8においてリンクコントローラ90が含むトランザクションコントローラ50は、データ転送のトランザクション層に関する処理を行う。具体的にはリクエストパケットやアクノリッジパケットなどのパケットの転送指示を行う。
リンクコントローラ90が含むパケット生成&転送アボート回路52は、トランザクションコントローラ50により転送指示されたパケット(パケットのヘッダ)を生成するための処理や、データ転送をアボートするための処理を行う。具体的にはパケット生成&転送アボート回路52は、8B/10Bエンコード回路54からTxStrobeを受け、TxData、TxValid、TxAbortを出力する。ここでTxDataはパケットを構成する送信データであり、例えば8ビットのパラレルデータである。TxValidは送信パケットのスタートからエンドまでの期間でアクティブになる信号であり、送信準備が出来たことを示す信号(送信指示を行う信号)である。TxStrobeはデータの受信完了を示す信号である。TxAbortはデータの送信を中止する場合にアクティブになる信号である。
トランシーバ20が含む8B/10Bエンコード回路54は、8B/10B符号化方式(広義にはビット幅を拡張する符号化方式)によるエンコード処理を行う。8B/10Bエンコード回路54が含むコード付加回路55は、8B/10B符号化により得られるプリアンブルコードやスタートコードやアボートコードの付加処理を行う。なおビット幅を拡張する符号化方式は8B/10B符号化方式には限定されず、例えばKビットをL(L>K)ビットに拡張する符号化方式であればよい。
トランシーバ20が含むパラレル/シリアル変換回路56は、8B/10Bエンコード回路54から受けたパラレルのデータをシリアルのデータに変換する。そしてトランシーバ20が含むOUT転送用トランスミッタ回路22は、パラレル/シリアル変換回路56からのシリアルデータを受け、DTO+/−の差動信号線を駆動して、データを送信する。またトランシーバ20が含むクロック転送用トランスミッタ回路24は、PLL回路12で生成されたクロックを受け、CLK+/−の差動信号線を駆動して、クロックを送信する。なお、これらのトランスミッタ回路22、24は、差動信号線を電流駆動(又は電圧駆動)するためのアナログ回路で構成される。またPLL回路12で生成されたクロックは分周回路14により分周されて、トランシーバ20やリンクコントローラ90内の回路ブロック(パラレルデータを処理するブロック)に供給される。
トランシーバ20が含むIN転送用レシーバ回路26は、DTI+/−の差動信号線を介して転送されるデータを受信し、受信したシリアルのデータをシリアル/パラレル変換回路60に出力する。トランシーバ20が含むストローブ転送用レシーバ回路28は、STB+/−の差動信号線を介して転送されるストローブ(クロック)を受信し、受信したストローブを出力する。これらのレシーバ回路26、28は、差動信号線の駆動電流(又は駆動電圧)を検知するアナログ回路により構成される。
トランシーバ20が含むシリアル/パラレル変換回路60は、DTI+/−の差動信号線を介して転送されるシリアルのデータをパラレルのデータに変換する。より具体的にはシリアル/パラレル変換回路60は、DTI+/−の差動信号線を介して転送されるデータを、STB+/−の差動信号線を介して転送されるストローブ(クロック)に基づいてサンプリングする。そしてサンプリングされたシリアルのデータをパラレルのデータに変換する。またシリアル/パラレル変換回路60はプリアンブルコードの検出処理も行う。
トランシーバ20が含む8B/10Bデコード回路62は、8B/10B符号化方式におけるデコード処理を行う。8B/10Bデコード回路62が含むコード・アイドル検出回路63は、スタートコードやアボートコードの検出処理や、差動信号線のアイドル状態の検出処理を行う。
トランシーバ20が含むエラー信号生成回路64は、シリアル/パラレル変換回路60でプリアンブルエラーが検出されたり、コード・アイドル検出回路63でディスパリティエラーやデコードエラーが検出されると、エラー信号RxErrorを生成してトランザクションコントローラ50に出力する。
トランシーバ20が含むFIFO65は、8B/10Bデコード回路62からデコード後のデータを受け、RxDataとしてパケット解析&ヘッダ・データ分離回路68に出力する。トランシーバ20が含むI/F信号生成回路66は、RxValid、RxStrobeなどのインターフェース信号を生成して、パケット解析&ヘッダ・データ分離回路68に出力する。ここでRxDataは8B/10Bデコード後の受信データであり、例えば8ビットのパラレルデータである。RxValidは受信パケットのスタートからエンドまでの期間でアクティブになる信号であり、データが存在することを示す信号である。RxStrobeはトランザクションコントローラ50へのデータ供給用のストローブ信号である。
リンクコントローラ90が含むパケット解析&ヘッダ・データ分離回路68は、受信パケットの解析処理や、受信パケットのヘッダとデータを分離する処理を行う。
図9はターゲット側のトランシーバ40、リンクコントローラ100の構成例である。図9の回路70、72、74、75、76、80、82、83、84、85、86、88の構成及び動作は、図8の回路50、52、54、55、56、60、62、63、64、65、66、68とほぼ同様であるため、説明を省略する。なおTxSpeedは送信データの転送レートを指示するための信号である。またトランシーバ40が含むストローブ制御&分周回路16は、クロック転送用レシーバ回路44で受信したクロックを受け、クロックの分周等を行って、ストローブ信号としてストローブ転送用トランスミッタ回路48に出力する。またトランシーバ40が含む分周回路18は、クロック転送用レシーバ回路44で受信したクロックを受け、分周したクロックをトランシーバ40やリンクコントローラ100内の回路ブロックに供給する。
8.インターフェース回路の詳細
次に、図10、図11(A)(B)を用いてインターフェース回路110の構成及び動作の詳細について説明する。
図10ではリンクコントローラ100がデコーダ102を含む。このデコーダ102は、リクエストパケットのアドレスフィールドに設定されるアドレスをデコードする。そして、このデコーダ102でのデコード結果に基づいて、そのアドレスのアクセス先が決定される。
また図10では、インターフェース回路110が、RGB(ストリーム)インターフェース回路112とMPU(コマンド/データ)インターフェース回路114を含む。ここでRGBインターフェース回路112は、ストリーム転送用のバス(表示データ[17:0]、垂直同期信号、水平同期信号、データクロック、CS1、A0、SPI)を介して接続される第1のデバイス130(例えばメインLCD)との間でストリームデータ転送を行うための回路である。またMPUインターフェース回路114は、コマンド/データバス(D[7:0]、RD、WR、CS2、A0)を介して接続される第2のデバイス140(例えばサブLCD)との間で、コマンドやデータの転送を行うための回路である。
ここでCS1、CS2はチップセレクト信号であり、CS1がアクティブになると第1のデバイス130がチップセレクトされ、CS2がアクティブになると第2のデバイス140がチップセレクトされる。またSPIは、表示データ[17:0]によるパラレル転送ではなくシリアルのデータ転送を行う場合に用いられるシリアル信号である。またA0はアドレスの1ビットであり、例えば第2のデバイス140では、D[7:0]で転送される情報がコマンドなのかデータなのかをこのA0に基づいて判断する。例えばA0=0ならばD[7:0]で転送される情報はコマンドになり、A0=1ならばD[7:0]で転送される情報はデータになる。またRD、WRは、各々、リード信号、ライト信号である。なお図10では、RGBインターフェースのバスとMPUインターフェースのバスが分離されているが、これを共通化してもよい。例えば表示データ[17:0]とD[7:0]、垂直同期信号と信号RD、水平同期信号と信号WR、データクロックとCS2、A0とA0を、各々、共通の信号線で伝送するようする。即ち第1のモードでは、第1の信号線で表示データ[17:0]を伝送し、第2のモードでは、同じ第1の信号線でD[7:0]で伝送するようにする。このようにすればデータ転送制御装置30(半導体IC)の端子数(パッド数)を少なくすることが可能になり、装置の小規模化や低コスト化を図れる。
また図10では、リンクコントローラ100とインターフェース回路110の間にデマルチプレクサ104が設けられている。このデマルチプレクサ104は、リンクコントローラ100のアクセス先が第1のデバイス130である場合には、リンクコントローラ100とRGBインターフェース回路112とを接続する。またリンクコントローラ100のアクセス先が第2のデバイス140である場合には、リンクコントローラ100とMPUインターフェース回路114とを接続する。またリンクコントローラ100のアクセス先がデータ転送制御装置30の内部レジスタ120(コマンドレジスタ、ステータスレジスタ)である場合には、リンクコントローラ100と内部レジスタ120とを接続する。
この場合のアクセス先は、デコーダ102によるアドレスのデコード結果やアドレスサイズフィールドのアドレスサイズ値などに基づいて判断できる。例えばリクエストパケットのアドレスサイズ値がゼロに設定されていた場合には、デマルチプレクサ104は、リンクコントローラ100とRGBインターフェース回路112を接続する。これによりリンクコントローラ100は、RGBインターフェース回路112を介して第1のデバイス130にアクセスして表示データのストリーム転送を行えるようになる。
またデコーダ102によるデコード結果により判断されるアドレスのアクセス先が第2のデバイス140である場合には、デマルチプレクサ104は、リンクコントローラ100とMPUインターフェース回路114を接続する。これによりリンクコントローラ100は、MPUインターフェース回路114を介して第2のデバイス140にアクセスしてデータ又はコマンドの転送を行えるようになる。
またデコーダ102によるデコード結果により判断されるアドレスのアクセス先が内部レジスタ120である場合には、デマルチプレクサ104は、リンクコントローラ100と内部レジスタ120を接続する。これによりリンクコントローラ100は、内部レジスタ120にアクセスして、コマンドのライトやステータスのリードを行えるようになる。
次に、図11(A)(B)のタイミング波形図を用いてインターフェース回路110の動作について説明する。図11(A)は、RGBインターフェースを用いてストリーム転送を行う場合のタイミング波形図である。まず図11(A)のA1、A2、A3に示すようにホスト側のデータ転送制御装置10が、垂直同期要求、水平同期要求、表示データを含むライトリクエストパケットをシリアルバス(DTO+/−)を介してターゲット側のデータ転送制御装置30に送信する。この場合、ライトリクエストパケットのアドレスサイズフィールドにはゼロのアドレスサイズ値が設定されているため、デマルチプレクサ104は、リンクコントローラ100の接続先としてRGBインターフェース回路112を選択する。そして選択されたRGBインターフェース回路112は、図11(A)のA4、A5、A6に示すようにデータクロック、垂直同期信号、水平同期信号を出力する。またA7に示すように、A3のライトリクエストパケットに含まれるRGBデータを、表示データ[17:0]のバスを介して出力する。これによりRGBインターフェースを介したストリーム転送が実現される。
図11(B)は、MPUインターフェースを用いてコマンド又はデータの転送を行う場合のタイミング波形図である。まず図11(B)のB1に示すようにホスト側のデータ転送制御装置10は、コマンド又はデータを含むライトリクエストパケットをシリアルバス(DTO+/−)を介してターゲット側のデータ転送制御装置30に送信する。この場合、ライトリクエストパケットのアドレスサイズフィールドにはゼロではないアドレスサイズ値が設定されているため、リンクコントローラ100のデコーダ102が、ライトリクエストパケットのアドレスフィールドのアドレスをデコードする。そしてアドレスのアクセス先が第2のデバイス140であると判断されると、デマルチプレクサ104は、リンクコントローラ100の接続先としてMPUインターフェース回路114を選択する。そして選択されたMPUインターフェース回路114は、図11(B)のB2、B3に示すようにチップセレクト信号CS2とライト信号WRをアクティブ(「0」)にする。またB4に示すようにMPUインターフェース回路114は、B1のライトリクエストパケットに含まれるコマンドやデータをD[7:0]のデータバスを介して出力する。すると、このコマンドやデータは第2のデバイス140のコマンドレジスタやデータレジスタに書き込まれる。これによりMPUインターフェースを介したコマンドやデータの転送が実現される。
9.全体処理
次に本実施形態の全体的な処理を図12、図13を用いて説明する。図12は本実施形態の第1の処理例を示すフローチャートである。ホスト側は、パケット転送を開始した後、応答要求フィールドが応答要求無しの設定であった場合には、パケット転送の終了を待つ(ステップS1、S2、S3)。そしてパケット転送が終了すると、次のトランザクションに移行する(ステップS4)。このように本実施形態では、応答要求無しの設定がなされた場合には、相手デバイスからのACK(アクノリッジパケット)の受信を待つことなく、次のトランザクションが起動される。
一方、ホスト側は、応答要求フィールドが応答要求有りの設定であった場合には、パケット転送の終了を待ち、パケット転送が終了した後、ACKが受信されるのを待つ(ステップS1、S2、S5、S6)。そしてACKやNACKを受信すると、次のトランザクションに移行したり、パケットの再送処理を行う(ステップS7)。このように本実施形態では、応答要求有りの設定がなされた場合には、相手デバイスからACKを受信したことを条件に、次のトランザクションが起動される。
パケットの受信待ちになっているターゲット側のトランシーバは、ホスト側からリクエストパケットを受信すると、トランザクションエラーの検出処理を行う(ステップS8、S9)。具体的には図9のシリアルパラレル変換回路80がプリアンブルエラーを検出する。また8B/10Bデコード回路82が8B/10Bのエラー検出(8B/10Bであり得ないコードの検出等)を行う。そしてエラーが検出されると、ターゲット側のリンクコントローラがエラーを解析し、NACK(ネガティブアクノリッジパケット)をホスト側に送信する(ステップS10、S11)。このように本実施形態では、受信したリクエストパケットにトランザクションエラーが検出された場合には、応答要求フィールドに設定される応答要求値をリード(参照)することなく、NACKが送信される。
パケットの受信待ちになっているターゲット側のリンクコントローラは、トランザクションエラーが検出されなかった場合には、応答要求フィールドの応答要求値をリードする(ステップS12、S13)。そして、応答要求無しの設定がなされていた場合にはステップS17に移行する。一方、応答要求有りの設定がなされていた場合には、リクエストパケットのCRC(Cyclic Redundancy Check)フィールドを用いてCRCエラーを検出する(ステップS14)。そしてCRCエラーが検出された場合には、NACKをホスト側に送信する(ステップS15)。一方、CRCエラーが検出されなかった場合には、ACKをホスト側に送信する(ステップS16)。
次にターゲット側のリンクコントローラは、アドレスサイズフィールドのアドレスサイズ値をリードし、アドレスサイズ値が0であった場合には、RGBインターフェースにデータを出力する(ステップS17、S18)。即ち図10において、リンクコントローラ100からデマルチプレクサ104及びRGBインターフェース回路112を介して第1のデバイス130にストリームデータが出力される。
一方、アドレスサイズ値が0ではなかった場合には、そのアドレスサイズ分のアドレスのデコード処理を行う(ステップS19)。そして、そのデコード結果により、アドレスのアクセス先がデータ転送制御装置の内部レジスタであると判断されると、内部レジスタにデータ(コマンド)が出力される(ステップS20、S21)。即ち図10において、リンクコントローラ100からデマルチプレクサ104を介して内部レジスタ120にデータ(コマンド)が出力される。一方、アドレスのアクセス先がMPUインターフェースであると判断されると、MPUインターフェースにデータ(コマンド)が出力される(ステップS20、S22)。即ち図10において、リンクコントローラ100からデマルチプレクサ104及びMPUインターフェース回路114を介して第2のデバイス140にデータ(コマンド)が出力される。
図13は本実施形態の第2の処理例を示すフローチャートである。図13のホスト側の処理(ステップS31〜S37)は図12のステップS1〜S7と同様である。
パケットの受信待ちになっているターゲット側は、ホスト側からリクエストパケットを受信すると、応答要求フィールドの応答要求値をリードする(ステップS38、S39)。そして応答要求有りの設定がなされていた場合に、アドレスサイズフィールドのアドレスサイズ値をリードする(ステップS40)。そしてアドレスサイズ値が0であった場合には、RGBインターフェースにデータを出力し、データの出力が完了すると、ホスト側にAKCを送信する(ステップS41、S42、S43)。一方、アドレスサイズ値が0ではなかった場合には、そのアドレスサイズ分のアドレスのデコード処理を行う(ステップS44)。そしてMPUインターフェースにデータを出力し、データの出力が完了すると、ホスト側にAKCを送信する(ステップS45、S46、S47)。
パケットの受信待ちになっているターゲット側は、応答要求フィールドに応答要求無しの設定がなされていた場合に、アドレスサイズフィールドのアドレスサイズ値をリードする(ステップS48)。そしてアドレスサイズ値が0であった場合には、RGBインターフェースにデータを出力し、データの出力が完了すると、ACKを送信することなく、パケットの受信待ちに戻る(ステップS49、S50)。一方、アドレスサイズ値が0ではなかった場合には、そのアドレスサイズ分のアドレスのデコード処理を行う(ステップS51)。そしてMPUインターフェースにデータを出力し、データの出力が完了すると、ACKを送信することなく、パケットの受信待ちに戻る(ステップS52、S53)。
10.電子機器
図14に本実施形態の電子機器の構成例を示す。この電子機器は本実施形態で説明したデータ転送制御装置502、512、514、520、530を含む。またベースバンドエンジン500(広義には通信デバイス)、アプリケーションエンジン510(広義にはプロセッサ)、カメラ540(広義には撮像デバイス)、或いはLCD550(広義には表示デバイス)を含む。なおこれらの一部を省略する構成としてもよい。図14の構成によればカメラ機能とLCD(Liquid Crystal Display)の表示機能を有する携帯電話を実現できる。但し本実施形態の電子機器は携帯電話には限定されず、デジタルカメラ、PDA、電子手帳、電子辞書、或いは携帯型情報端末など種々の電子機器に適用できる。
図14に示すようにベースバンドエンジン500に設けられたホスト側のデータ転送制御装置502と、アプリケーションエンジン510(グラフィックエンジン)に設けられたターゲット側のデータ転送制御装置512との間で、本実施形態で説明したシリアル転送が行われる。またアプリケーションエンジン510に設けられたホスト側のデータ転送制御装置514と、カメラインターフェース回路522を含むデータ転送制御装置520や、LCDインターフェース回路回路532を含むデータ転送制御装置530との間でも、本実施形態で説明したシリアル転送が行われる。
図14の構成によれば、パラレルバスを介してデータ転送を行っていた従来の電子機器に比べて、EMIノイズを低減できる。またデータ転送制御装置の小規模化、省電力化を実現することで、電子機器の更なる省電力化を図れる。また電子機器が携帯電話である場合には、携帯電話のヒンジ部分に通る信号線をシリアル信号線にすることが可能になり、実装の容易化を図れる。
なお本発明は、上記実施形態で説明したものに限らず、種々の変形実施が可能である。例えば、明細書又は図面中の記載において広義や同義な用語(相手デバイス、ストリームインターフェース、コマンド/データ・インターフェース、通信デバイス、プロセッサ、撮像デバイス、表示デバイス等)として引用された用語(データ転送制御装置、RGBインターフェース、MPUインターフェース、ベースバンドエンジン、アプリケーションエンジン、カメラ、LCD等)は、明細書又は図面中の他の記載においても広義や同義な用語に置き換えることができる。
また本実施形態のデータ転送制御装置の構成も図1、図7〜図10等で説明した構成に限定されず、種々の変形実施が可能である。
本実施形態のデータ転送制御装置の構成例。 図2(A)(B)はパケットのフォーマット例。 図3(A)(B)はパケットのフォーマット例。 図4(A)〜(D)はパケットの各フィールドの説明図。 図5(A)〜(C)は本実施形態のトランザクション例。 図6(A)〜(C)は本実施形態のトランザクション例。 本実施形態のシリアル転送の説明図。 ホスト側のトランシーバ、リンクコントローラの詳細例。 ターゲット側のトランシーバ、リンクコントローラの詳細例。 インターフェース回路の詳細例。 図11(A)(B)はインターフェース回路の動作を説明するタイミング波形図。 本実施形態の第1の処理例を示すフローチャート。 本実施形態の第2の処理例を示すフローチャート。 電子機器の構成例。
符号の説明
10 データ転送制御装置(ホスト側)、12 PLL回路、20 トランシーバ、
22、24 OUT転送用、クロック転送用のトランスミッタ回路、
26、28 IN転送用、ストローブ転送用のレシーバ回路、
30 データ転送制御装置(ターゲット側)、40 トランシーバ、
42、44 OUT転送用、クロック転送用のレシーバ回路、
46、48 IN転送用、ストローブ転送用のトランスミッタ回路、
50、70 トランザクションコントローラ、
52、72 パケット生成&転送アボート回路、
54、74 8B/10Bエンコード回路、55、75 コード付加回路、
56、76 パラレル/シリアル変換回路、60、80 シリアル/パラレル変換回路、
62、82 8B/10Bデコード回路、63、83 コード・アイドル検出回路、
65、85 FIFO、66、86 I/F信号生成回路、
68、88 パケット解析&ヘッダ・データ分離回路、
90、100 リンクコントローラ、102 デコーダ、104 デマルチプレクサ、
110 インターフェース回路、112 RGBインターフェース回路、
114 MPUインターフェース回路、
130 第1のデバイス、140 第2のデバイス、

Claims (6)

  1. シリアルバスを介してシリアル転送を行うためのデータ転送制御装置であって、
    シリアルバスを介して接続される相手デバイスからリクエストパケットを受信するトランシーバと、
    受信したリクエストパケットを解析するリンクコントローラと、
    前記シリアルバスとは異なるバスを介してデータ転送を行うためのインターフェース回路とを含み、
    前記リクエストパケットが、
    アクノリッジパケットによるハンドシェーク転送を行うか否かを通知するための応答要求フィールドと、リクエストパケットのアドレスフィールドに設定されるアドレスのサイズを通知するためのアドレスサイズフィールドを有し、
    前記リンクコントローラが、
    受信したリクエストパケットの前記応答要求フィールドに設定される応答要求値をリードし、前記応答要求フィールドに応答要求有りの応答要求値が設定されていた場合には、リクエストパケットに対するアクノリッジパケットの送信を指示し、前記応答要求フィールドに応答要求無しの応答要求値が設定されていた場合には、リクエストパケットに対するアクノリッジパケットの送信を指示しないと共に、
    受信したリクエストパケットのアドレスサイズフィールドに設定されるアドレスサイズ値をリードし、前記アドレスサイズフィールドにゼロのアドレスサイズ値が設定されていた場合には、前記アドレスフィールドからのアドレスのリードを省略し、前記アドレスサイズフィールドにゼロではないアドレスサイズ値が設定されていた場合には、設定されたアドレスサイズ値のアドレスを前記アドレスフィールドからリードし、
    前記アドレスサイズフィールドにゼロのアドレスサイズ値が設定されていた場合に、前記インターフェース回路を介して第1のデバイスにアクセスしてデータのストリーム転送を行うことを特徴とするデータ転送制御装置。
  2. シリアルバスを介してシリアル転送を行うためのデータ転送制御装置であって、
    シリアルバスを介して接続される相手デバイスからリクエストパケットを受信するトランシーバと、
    受信したリクエストパケットを解析するリンクコントローラと、
    前記シリアルバスとは異なるバスを介して第1のデバイスとの間でストリームデータ転送を行うための第1のインターフェース回路と、
    前記シリアルバスとは異なるバスを介して第2のデバイスとの間でコマンド又はデータの転送を行うための第2のインターフェース回路と、
    前記リンクコントローラと、前記第1、第2のインターフェース回路との間に設けられるデマルチプレクサとを含み、
    前記リクエストパケットが、
    アクノリッジパケットによるハンドシェーク転送を行うか否かを通知するための応答要求フィールドと、リクエストパケットのアドレスフィールドに設定されるアドレスのサイズを通知するためのアドレスサイズフィールドを有し、
    前記リンクコントローラが、
    受信したリクエストパケットの前記応答要求フィールドに設定される応答要求値をリードし、前記応答要求フィールドに応答要求有りの応答要求値が設定されていた場合には、リクエストパケットに対するアクノリッジパケットの送信を指示し、前記応答要求フィールドに応答要求無しの応答要求値が設定されていた場合には、リクエストパケットに対するアクノリッジパケットの送信を指示しないと共に、
    受信したリクエストパケットのアドレスサイズフィールドに設定されるアドレスサイズ値をリードし、前記アドレスサイズフィールドにゼロのアドレスサイズ値が設定されていた場合には、前記アドレスフィールドからのアドレスのリードを省略し、前記アドレスサイズフィールドにゼロではないアドレスサイズ値が設定されていた場合には、設定されたアドレスサイズ値のアドレスを前記アドレスフィールドからリードし、
    前記デマルチプレクサが、
    前記アドレスサイズフィールドにゼロのアドレスサイズ値が設定されていた場合に、前記リンクコントローラと前記第1のインターフェース回路とを接続することを特徴とするデータ転送制御装置。
  3. シリアルバスを介してシリアル転送を行うためのデータ転送制御装置であって、
    シリアルバスを介して接続される相手デバイスに送信するリクエストパケットを生成し、生成したリクエストパケットの送信を指示するリンクコントローラと、
    送信が指示されたリクエストパケットをシリアルバスを介して接続される相手デバイスに送信するトランシーバとを含み、
    前記リクエストパケットが、
    アクノリッジパケットによるハンドシェーク転送を行うか否かを通知するための応答要求フィールドと、リクエストパケットのアドレスフィールドに設定されるアドレスのサイズを通知するためのアドレスサイズフィールドを有し、
    前記リンクコントローラが、
    アクノリッジパケットによるハンドシェーク転送を行う場合には、前記応答要求フィールドに応答要求有りの応答要求値が設定されたリクエストパケットを生成し、生成されたリクエストパケットの送信を指示し、アクノリッジパケットによるハンドシェーク転送を行わない場合には、前記応答要求フィールドに応答要求無しの応答要求値が設定されたリクエストパケットを生成し、生成されたリクエストパケットの送信を指示し、
    アドレスを必要としないリクエストパケットを相手デバイスに送信する場合には、前記アドレスサイズフィールドにゼロのアドレスサイズ値が設定されると共に前記アドレスフィールドが省略されたリクエストパケットを生成し、生成されたリクエストパケットの送信を指示し、アドレスを必要とするリクエストパケットを相手デバイスに送信する場合には、前記アドレスサイズフィールドにゼロではないアドレスサイズ値が設定されると共に前記アドレスサイズ値のアドレスが前記アドレスフィールドに設定されたリクエストパケットを生成し、生成されたリクエストパケットの送信を指示することを特徴とするデータ転送制御装置。
  4. 請求項3において、
    前記リンクコントローラが、
    応答要求有りの応答要求値が設定されたリクエストパケットを送信した場合には、相手デバイスからアクノリッジパケットを受信したことを条件に、次のリクエストパケットのトランザクションを起動し、応答要求無しの応答要求値が設定されたリクエストパケットを送信した場合には、相手デバイスからのアクノリッジパケットの受信を待つことなく、次のリクエストパケットのトランザクションを起動することを特徴とするデータ転送制御装置。
  5. 請求項3又は4において、
    前記リンクコントローラが、
    応答要求有りの応答要求値が設定されたリードリクエストパケットを送信しリードリクエストパケットに対するレスポンスパケットを相手デバイスから受信した場合には、レスポンスパケットに対するアクノリッジパケットの送信を指示することを特徴とするデータ転送制御装置。
  6. 請求項1乃至5のいずれかのデータ転送制御装置と、
    通信デバイス、プロセッサ、撮像デバイス、及び表示デバイスの少なくとも1つと、
    を含むことを特徴とする電子機器。
JP2004014410A 2004-01-22 2004-01-22 データ転送制御装置及び電子機器 Expired - Fee Related JP3736641B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004014410A JP3736641B2 (ja) 2004-01-22 2004-01-22 データ転送制御装置及び電子機器
US11/036,035 US20050240696A1 (en) 2004-01-22 2005-01-18 Data transfer control device and electronic instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004014410A JP3736641B2 (ja) 2004-01-22 2004-01-22 データ転送制御装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2005210389A JP2005210389A (ja) 2005-08-04
JP3736641B2 true JP3736641B2 (ja) 2006-01-18

Family

ID=34900210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004014410A Expired - Fee Related JP3736641B2 (ja) 2004-01-22 2004-01-22 データ転送制御装置及び電子機器

Country Status (2)

Country Link
US (1) US20050240696A1 (ja)
JP (1) JP3736641B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4555791B2 (ja) * 2006-03-16 2010-10-06 富士通株式会社 データ読出方法及びデータ読出装置
US8127155B2 (en) * 2008-01-07 2012-02-28 Access Business Group International Llc Wireless power adapter for computer
JP5035176B2 (ja) 2008-08-21 2012-09-26 富士通株式会社 伝送システム、伝送装置および伝送方法
EP2257025A1 (en) 2009-05-27 2010-12-01 ST-Ericsson SA System and method for establishing reliable communication in a connection-less environment
US20110078255A1 (en) * 2009-09-30 2011-03-31 Andrei Radulescu Method and system for managing a connection in a connection oriented in-order delivery environment
US20110078313A1 (en) * 2009-09-30 2011-03-31 St-Ericsson Sa Method and system for managing a connection in a connection oriented in-order delivery environment
TWI445314B (zh) * 2010-08-24 2014-07-11 Genesys Logic Inc 具有頻率與相位偵測器之傳送/接收系統
KR20210016186A (ko) * 2019-08-01 2021-02-15 삼성전자주식회사 스토리지 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000034883A2 (en) * 1998-12-11 2000-06-15 Microsoft Corporation Accelerating a distributed component architecture over a network using an implicit flow control
JP3098996B2 (ja) * 1999-03-03 2000-10-16 株式会社神戸製鋼所 パケット通信装置
US7155542B2 (en) * 2001-06-27 2006-12-26 Intel Corporation Dynamic network interface with zero-copy frames
US7403999B2 (en) * 2001-12-28 2008-07-22 International Business Machines Corporation Classification support system and method for fragmented IP packets
US7006533B2 (en) * 2002-02-19 2006-02-28 Intel Corporation Method and apparatus for hublink read return streaming
US6779069B1 (en) * 2002-09-04 2004-08-17 Nvidia Corporation Computer system with source-synchronous digital link
US7284062B2 (en) * 2002-12-06 2007-10-16 Microsoft Corporation Increasing the level of automation when provisioning a computer system to access a network
US20070008884A1 (en) * 2003-10-08 2007-01-11 Bob Tang Immediate ready implementation of virtually congestion free guarantedd service capable network

Also Published As

Publication number Publication date
US20050240696A1 (en) 2005-10-27
JP2005210389A (ja) 2005-08-04

Similar Documents

Publication Publication Date Title
JP3950926B2 (ja) 画像表示方法、ホスト装置、画像表示装置、およびディスプレイ用インターフェイス
JP4186940B2 (ja) データ転送制御装置及び電子機器
JP3349490B2 (ja) 画像表示方法、画像表示システム、ホスト装置、画像表示装置、およびディスプレイ用インターフェイス
US7813362B2 (en) Communication apparatus, electronic apparatus, imaging apparatus
JP3786120B2 (ja) データ転送制御装置及び電子機器
US8127056B2 (en) Data transfer control device including a switch circuit that switches write destination of received packets
US20050240696A1 (en) Data transfer control device and electronic instrument
JP3835459B2 (ja) データ転送制御装置及び電子機器
JP4924560B2 (ja) データ転送制御装置及び電子機器
US20050201157A1 (en) Data transfer control device and electronic instrument
US7535901B2 (en) Data transfer control device and electronic instrument
JP4191206B2 (ja) 画像表示システム、および画像表示装置
JP3786121B2 (ja) データ転送制御装置及び電子機器
JP4661810B2 (ja) データ転送制御装置及び電子機器
JP2003131865A (ja) 表示装置および表示方法、表示制御装置および表示制御方法、表示システム、並びにプログラム
JP2005141298A (ja) ブリッジ回路、電子機器、及びデータ転送制御方法
JP2007018099A (ja) データ転送制御装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050422

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050422

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051018

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101104

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101104

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111104

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111104

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121104

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121104

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131104

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees