JP3734586B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3734586B2 JP3734586B2 JP05016797A JP5016797A JP3734586B2 JP 3734586 B2 JP3734586 B2 JP 3734586B2 JP 05016797 A JP05016797 A JP 05016797A JP 5016797 A JP5016797 A JP 5016797A JP 3734586 B2 JP3734586 B2 JP 3734586B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- gate insulating
- interlayer insulating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 238000005530 etching Methods 0.000 claims description 60
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 57
- 239000010410 layer Substances 0.000 claims description 54
- 239000011229 interlayer Substances 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 33
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims description 32
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 24
- 150000001875 compounds Chemical class 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 2
- 239000002253 acid Substances 0.000 claims description 2
- 239000000243 solution Substances 0.000 description 32
- 239000007864 aqueous solution Substances 0.000 description 26
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 24
- 239000000758 substrate Substances 0.000 description 9
- 230000003628 erosive effect Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 239000011259 mixed solution Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910004541 SiN Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- TXWRERCHRDBNLG-UHFFFAOYSA-N cubane Chemical compound C12C3C4C1C1C4C3C12 TXWRERCHRDBNLG-UHFFFAOYSA-N 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 125000000999 tert-butyl group Chemical group [H]C([H])([H])C(*)(C([H])([H])[H])C([H])([H])[H] 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Weting (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に係り、特に、化合物半導体層上にＧａＳ膜を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、超高速デバイスとして、ＧａＡｓ ＭＥＳＦＥＴ(Metal-Semiconductor Field Effect Transistor）や高速電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）等の化合物半導体を用いた半導体装置が注目されている。すでに、ＧａＡｓ ＭＥＳＦＥＴは携帯電話等の移動体通信に、ＨＥＭＴは衛星放送受信用アンテナなどに利用されている。
【０００３】
その一方、消費電力が低く、且つ、高出力が要求される回路に適用しうる高速の半導体デバイスが望まれており、このようなデバイスとしてＧａＡｓ ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field Effect Transistor）が注目されている。
図６は、ＧａＡｓ ＭＩＳＦＥＴの構造を示す断面構造である。ＧａＡｓ基板４０上にはアンドープＧａＡｓバッファ層４２が形成されている。バッファ層４２上にはｎ型不純物が導入されたＧａＡｓ活性層４４が形成されている。活性層４４上にはソース電極４６ａ及びドレイン電極４６ｂが相互に離隔して形成されている。ソース電極４６ａ及びドレイン電極４６ｂの間の活性層４４上にはゲート絶縁膜４８を介してゲート電極５０が形成されている。
【０００４】
ＭＩＳＦＥＴは、活性層４４に印加される電界効果を利用するものであり、活性層４４とゲート絶縁膜４８との間の界面準位の影響を如何に抑えるかがデバイス特性を向上するうえで極めて重要である。
従来、ＧａＡｓ ＭＥＳＦＥＴのゲート絶縁膜４８としてはＳｉＯ2、Ａｌ2Ｏ3等の絶縁膜が検討されていた。しかし、活性層４４上にこれら絶縁膜よりなるゲート絶縁膜４８を形成すると高密度の界面準位が発生することが知られており、これら絶縁膜をゲート絶縁膜４８に用いたＧａＡｓ ＭＩＳＦＥＴの実用化は困難であった。
【０００５】
このような背景において、本願発明者等は、ゲート絶縁膜４８としてアモルファスＧａＳ（硫化ガリウム）膜を用いた半導体装置を特願平８−２４８１７０において提案した。ＧａＳ膜は、ＧａＡｓ層との間の界面に発生する界面準位の密度を低くすることができるので、ゲート絶縁膜４８としてＧａＳ膜を用いることによりＧａＡｓ ＭＩＳＦＥＴの特性向上を図ることができる。
【０００６】
【発明が解決しようとする課題】
一方、ＭＩＳＦＥＴ集積回路を製造することを考慮すると、上層に形成する配線層によって素子間を接続するためには配線層とコンタクト領域以外の領域とを絶縁することが不可欠となる。このため、ＭＩＳＦＥＴ上はＳｉＯ2、ＳｉＯＮ、ＳｉＮ等よりなる層間絶縁膜で覆わなければならない。
【０００７】
そして、ゲート電極等に接続される配線層を形成するためには層間絶縁膜に開口部を形成しなければならず、且つ、ＧａＳ膜よりなるゲート絶縁膜に対して選択性よく層間絶縁膜をエッチングしなければならない。層間絶縁膜のエッチングが制御性よく行われずにＧａＳ膜が浸食されると、ＭＩＳＦＥＴの特性を劣化する虞があるからである。
【０００８】
しかしながら、従来の半導体装置の製造技術においては、ＧａＳ膜に対して選択性よくこれらの絶縁膜をエッチングする方法が確立されておらず、ＳｉＯ2、ＳｉＯＮ、ＳｉＮ等によって層間絶縁膜を形成した場合にゲート絶縁膜上で制御性よくエッチングを停止することができなかった。このため、開口部の形成過程でＭＩＳＦＥＴの特性を劣化することがあり、ＧａＳ膜をゲート絶縁膜に用いて集積回路を構成することは困難であった。
【０００９】
本発明の目的は、ＧａＳ膜上に形成された絶縁膜を、ＧａＳ膜に対して選択性よくエッチングしうる半導体装置の製造方法を提供することにある。また、本発明の他の目的は、かかる半導体装置の製造方法を用いることにより達成しうる半導体装置の構造を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的は、化合物半導体層上にＧａＳ膜よりなるゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、ＳｉＯ 2 膜、ＳｉＯＮ膜又はＳｉＮ膜よりなる層間絶縁膜を形成する工程と、前記層間絶縁膜を前記ゲート絶縁膜に対して選択的にエッチングし、前記ゲート絶縁膜の所定の領域を露出する工程と、露出した前記ゲート絶縁膜上にゲート電極を形成する工程とを有し、前記層間絶縁膜をエッチングする工程では、弗酸と弗化アンモニウムとを含むエッチング液を用い、前記層間絶縁膜を前記ゲート絶縁膜に対して選択的にエッチングするように、前記エッチング液の前記弗酸と前記弗化アンモニウムとの混合比を設定することを特徴とする半導体装置の製造方法によって達成される。この様にして半導体装置を製造すれば、ＧａＳ膜よりなるゲート絶縁膜を有するＭＩＳＦＥＴの特性を劣化することなく層間絶縁膜に開口部を形成することができる。これにより、ゲート電極に接続される配線層をＭＩＳＦＥＴの上層に形成できるので、ＧａＡｓ ＭＩＳＦＥＴの集積化を容易に行うことができる。また、弗酸と弗化アンモニウムとを含むエッチング液を用いることにより、ＧａＳ膜を浸食することなく層間絶縁膜に開口部を形成することができる。
【００１２】
また、上記目的は、化合物半導体層と、前記化合物半導体層上に形成されたＧａＳ膜よりなるゲート絶縁膜と、前記ゲート絶縁膜上に形成された層間絶縁膜と、前記層間絶縁膜及び前記ゲート絶縁膜を通して開口された開口部内の前記化合物半導体層上に形成されたソース／ドレイン電極と、前記層間絶縁膜を通して開口された開口部内の前記ゲート絶縁膜上に形成されたゲート電極とを有することを特徴とする半導体装置によっても達成される。このように半導体装置を構成すれば、ＧａＡｓ ＭＩＳＦＥＴの集積化を容易にすることができる。
【００１３】
また、上記の半導体装置において、前記層間絶縁膜上に形成され、前記開口部において前記ゲート電極又は前記ソース／ドレイン電極に接続された配線層、抵抗体、インダクタ、又はキャパシタを更に有することが望ましい。
【００１４】
【発明の実施の形態】
始めに、本発明の原理について図１を用いて説明する。
図１は、本発明による半導体装置の製造方法におけるＳｉＯ2膜とＧａＳ膜とのエッチングレートを示すグラフである。
本発明は、弗酸（ＨＦ）水溶液と弗化アンモニウム（ＮＨ4Ｆ）水溶液とからなるエッチング液を用いてＳｉＯ2膜、ＳｉＯＮ膜、ＳｉＮ膜をエッチングすることを特徴とするものであり、かかるエッチング液を用いてこれら絶縁膜をエッチングすることにより、絶縁膜下のＧａＳ膜にダメージを与えることなく絶縁膜を除去することが可能となる。
【００１５】
まず、本発明の基本となる選択エッチング性を測定した結果について説明する。
エッチング液としては、弗酸水溶液（質量比：５０％）と弗化アンモニウム水溶液（質量比：４０％）とを体積比１：４０の割合で混合した混合液を用意した。
【００１６】
次いで、ＧａＡｓ基板上にＧａＳ膜を３８０ｎｍ堆積した試料と、ＧａＡｓ基板上にＳｉＯ2膜を１μｍ堆積した試料とを用意し、これら試料を上記エッチング液中に所定の時間だけ浸漬し、表面のＳｉＯ2膜、ＧａＳ膜をエッチングした。エッチング液の温度は室温とした。
この後、ＳｉＯ2膜及びＧａＳ膜がエッチングされた深さを段差計で測定し、エッチング深さとエッチング時間との関係を調査した。
【００１７】
このようにして測定したエッチング深さとエッチング時間との関係を図１に示す。図示するように、ＳｉＯ2膜のエッチングレートは約５３ｎｍ／ｍｉｎであり（図１中、○印）、ＧａＳ膜のエッチングレートは約０．２ｎｍ／ｍｉｎであった（図１中、□印）。この結果から、弗酸水溶液と弗化アンモニウム水溶液とからなるエッチング液を用いることにより、ＧａＳ膜に対して約２６５もの選択比をもってＳｉＯ2膜を除去できることが判った。
【００１８】
エッチング液として、弗酸水溶液と弗化アンモニウム水溶液とを体積比１：２０の割合で混合した混合液を用いて同様の測定を行った結果、体積比１：４０の混合液を用いた場合と比較してＧａＳ膜のエッチングレートは高くなるが、６０分間の浸漬後にも膜がなくなることはなかった。しかし、エッチング液として、弗酸水溶液と弗化アンモニウム水溶液とを体積比１：１０の割合で混合した混合液を用いて同様の測定を行った結果では、６０分間の浸漬後に水洗するとＧａＳ膜の剥がれが観察され、膜が浸食されていることが判った。したがって、エッチングの選択性を確保するには、弗酸水溶液の混合比を１として、弗化アンモニウム水溶液の体積比を少なくとも１０より多く添加することが望ましい。
【００１９】
上記混合比は、エッチング液として、質量比５０％の弗酸水溶液と質量比４０％の弗化アンモニウム水溶液を用いた場合である。したがって、エッチング液中の弗酸と弗化アンモニウムの混合比でいえば、弗酸の混合比を１として、弗化アンモニウムの混合比を質量比で８より多くすることが望ましい。
なお、弗酸水溶液と弗化アンモニウム水溶液とを体積比１：１０の割合で混合した上記のエッチング液の場合、エッチング液中に含まれる弗酸と弗化アンモニウムとＨ2Ｏとの質量比はほぼ１：８：１３である。しかし、ＳｉＯ2膜、ＧａＳ膜のエッチングレートは、エッチング液中に含まれるＨ2Ｏの割合が多いほどに低下する。また、ＧａＳ膜に対するＳｉＯ2膜のエッチング選択比についてもＨ2Ｏの割合が多いほどに低下する。したがって、弗酸と弗化アンモニウムの混合比は、エッチング液中のＨ2Ｏの割合をも考慮して適宜設定することが望ましい。
【００２０】
また、弗酸水溶液と弗化アンモニウム水溶液との混合液よりなるエッチング液では、弗化アンモニウムが緩衝剤として作用しており、弗化アンモニウムの混合比を増加するほどにＧａＳ膜のエッチングレートは減少し、ＳｉＯ2膜に対する選択比も増加する。一方、ＧａＳ膜のエッチングレートの減少分と比較するとその割合は少ないが、弗化アンモニウムの混合比を増加するほどにＳｉＯ2膜のエッチングレートも減少する。
【００２１】
したがって、弗酸水溶液と弗化アンモニウム水溶液との混合比は、エッチングするＳｉＯ2膜の膜厚や、必要とされる選択比に応じて適宜設定することが望ましい。
なお、弗酸水溶液と弗化アンモニウム水溶液との混合液よりなるエッチング液は、ＳｉＯＮ膜やＳｉＮ膜をもエッチングすることができる。したがって、ＧａＳ膜に対して所定の選択比が得られる混合比に設定することにより、エッチングする膜がＳｉＯＮ膜やＳｉＮ膜の場合であっても本発明を適用することができる。
【００２２】
次に、本発明の一実施形態による半導体装置及びその製造方法について図２乃至図５を用いて説明する。
図２は本実施形態による半導体装置の製造方法を示す概略断面図、図３乃至図５は本実施形態による半導体装置の製造方法を示す工程断面図である。
始めに、本実施形態による半導体装置の構造について説明する。
【００２３】
ＧａＡｓ基板１０上には、アンドープＧａＡｓよりなるバッファ層１２が形成されている。バッファ層１２上には、ｎ型ＧａＡｓよりなる活性層１４が形成されている。活性層１４上には、ソース／ドレイン電極２２ａ、２２ｂが相互に隔離して形成されている。ソース／ドレイン電極２２ａ、２２ｂの間の活性層１４上には、ＧａＳ膜よりなるゲート絶縁膜１６を介してゲート電極２６が形成されている。こうして、ＧａＡｓ基板１０上には、活性層１４をチャネルとするＭＩＳＦＥＴが形成されている。
【００２４】
ＭＩＳＦＥＴ上には、ＳｉＯ２よりなる層間絶縁膜１８が形成されている。層間絶縁膜１８には、ソース／ドレイン電極２２ａ、２２ｂ上、及びゲート電極２６上に開口された開口部が形成されており、この開口部を介して配線層２８がそれぞれ接続されている。
ここで、ゲート電極２６は、層間絶縁膜１８に開口された開口部内に露出したゲート絶縁膜１６上に形成されているが、このような構造は本発明による半導体装置の製造方法によって容易に実現することができる。
【００２５】
次に、本実施形態による半導体装置の製造方法について説明する。
まず、ＧａＡｓ基板１０上に、例えばＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシャル成長）法により、膜厚約５００ｎｍのアンドープＧａＡｓよりなるバッファ層１２と、膜厚約１５０ｎｍのｎ型ＧａＡｓ（電子濃度：１×１０17ｃｍ-3）よりなる活性層１４とをエピタキシャル成長する。
【００２６】
次いで、活性層１４上に、膜厚約３０ｎｍのアモルファスＧａＳ膜よりなるゲート絶縁膜１６を形成する（図３（ａ））。例えば、基板温度を４２０℃、原料としてターシャリブチルガリウムサルファキュベン（tertiary-butyl-gallium-sulfide cubane、化学式：（（ｔ−Ｂｕ）ＧａＳ）4）を用い、ＭＢＥ法をによりアモルファスＧａＳ膜を堆積する。アモルファスＧａＳ膜の成膜方法は、本願発明者等による特願平８−２４８１７０号明細書に詳述されている。
【００２７】
続いて、ＧａＳ膜よりなるゲート絶縁膜１６上に、膜厚約１００ｎｍのＳｉＯ2膜よりなる層間絶縁膜１８を堆積する（図３（ｂ））。例えば、熱ＣＶＤ法により堆積することができる。層間絶縁膜１８は、熱ＣＶＤ法以外の成膜方法によって堆積してもよく、また、ＳｉＯＮ膜やＳｉＮ膜であってもよい。
この後、通常のリソグラフィー技術を用い、ソース／ドレイン電極を形成する領域以外の領域を覆うレジストパターン２０を形成する。
【００２８】
次いで、レジストパターン２０をマスクとして層間絶縁膜１８を選択的にエッチングする。このエッチングでは、ＧａＳ膜よりなる下地のゲート絶縁膜１６に対して十分な選択比が得られる上記のエッチング液を用いることが望ましい。例えば、弗酸水溶液と弗化アンモニウム水溶液との混合比を１：４０としたエッチング液中に３分間程度浸漬することにより、ゲート絶縁膜１６の浸食を抑えて層間絶縁膜１８を選択的に除去することができる（図３（ｃ））。
【００２９】
続いて、レジストパターン２０及び層間絶縁膜１８をマスクとしてゲート絶縁膜１６を選択的にエッチングする。例えば、エッチング液として塩酸を用い、このエッチング液中に数秒間浸漬することにより、活性層１４にダメージを与えることなくＧａＳ膜よりなるゲート絶縁膜１６を除去することができる（図４（ａ））。
【００３０】
この後、真空蒸着法によりＮｉ膜とＡｕＧｅ膜とを順次堆積する。
次いで、リフトオフ法により、活性層１４上にのみＮｉ膜とＡｕＧｅ膜を残存させ、ＡｕＧｅ／Ｎｉ構造のソース／ドレイン電極２２ａ、２２ｂを形成する（図４（ｂ））。
リフトオフの後、例えば４００℃、１分間の熱処理を行って共晶化し、活性層１４とソース／ドレイン電極２２ａ、２２ｂとの接続をオーミックコンタクトとする。
【００３１】
続いて、通常のリソグラフィー技術を用い、ゲート電極を形成する領域以外の領域を覆うレジストパターン２４を形成する。
この後、レジストパターン２４をマスクとして層間絶縁膜１８を選択的にエッチングする。このエッチングでは、ＧａＳ膜よりなる下地のゲート絶縁膜１６に対して十分な選択比が得られる上記のエッチング液を用いる。例えば、弗酸水溶液と弗化アンモニウム水溶液との混合比を１：４０としたエッチング液中に３分間程度浸漬することにより、ゲート絶縁膜１６の浸食を抑えて層間絶縁膜１８を選択的に除去することができる（図４（ｃ））。
【００３２】
このエッチング工程では、ゲート電極の直下に位置するゲート絶縁膜１６を露出することとなるため、層間絶縁膜１８のエッチングを選択性よく除去することは特に重要である。層間絶縁膜１８のエッチングの際にゲート絶縁膜１６が浸食されると、ＭＩＳＦＥＴの特性に大きく影響するからである。
本発明によるエッチング方法を用いることにより、ＧａＳ膜よりなるゲート絶縁膜１６の浸食を抑えて層間絶縁膜１８をエッチングすることが容易となるので、層間絶縁膜１８のエッチング過程でＭＩＳＦＥＴの特性を劣化することもない。
【００３３】
次いで、真空蒸着法によりＴｉ膜とＡｕ膜とを順次堆積する。
続いて、リフトオフ法により、ゲート絶縁膜１６上にのみＴｉ膜とＡｕ膜を残存させ、Ａｕ／Ｔｉ構造のゲート電極２６を形成する（図５（ａ））。
この後、ソース／ドレイン電極２２ａ、２２ｂ、ゲート電極２６に接続されたＡｕ膜よりなる配線層２８を形成する（図５（ｂ））。このように形成した配線層２８は層間絶縁膜１８によってＭＩＳＦＥＴと分離されているので、配線層２８により複数の素子を接続することができる。
【００３４】
次いで、配線層２８に、外部端子等に接続されるワイヤ３０をボンディングし、配線を引き出す（図５（ｃ））。なお、図５（ｃ）は、図５（ｂ）のゲート電極２６部における紙面垂直方向の断面図である。
層間絶縁膜１８上には、配線層２８やワイヤ３０の他に抵抗体、インダクタ、キャパシタ等の素子を形成することもできる。したがって、これら素子により様々な集積回路を構成することができる。
【００３５】
このように、本実施形態によれば、弗酸水溶液と弗化アンモニウム水溶液よりなるエッチング液によりＧａＳ膜上に形成された絶縁膜をエッチングするので、下地のＧａＳ膜を浸食することなく選択性よく絶縁膜を除去することができる。
なお、上記実施形態では、ＭＩＳＦＥＴの製造方法を例に挙げて説明したが、本発明は、ＧａＳ膜に対して選択性良くＳｉＯ2膜、ＳｉＯＮ膜、ＳｉＮ膜をエッチングする方法を提供するものであり、様々な半導体装置の製造プロセスに適用することができる。すなわち、ＧａＳ膜上にＳｉＯ2膜、ＳｉＯＮ膜又はＳｉＮ膜を有する構造であって、ＧａＳ膜上の膜のみを除去するような工程を有する半導体装置の製造方法であれば、如何なる半導体装置又はその製造方法であっても適用することができる。
【００３６】
また、上記実施形態では、層間絶縁膜としてＳｉＯ2膜、ＳｉＯＮ膜、ＳｉＮ膜を例に挙げて説明したが、これら絶縁膜に所定の不純物を添加した膜であってもよい。すなわち、弗酸水溶液と弗化アンモニウム水溶液との混合液に対して、これら絶縁膜とほぼ等しいエッチング特性を有する膜であれば、本発明による半導体装置の製造方法を適用することができる。不純物を添加した絶縁膜としては、例えばＰＳＧ（Phospho-Silicate Glass）膜、ＢＰＳＧ（Boro-Phospho Silicate Glass）膜等を適用することができる。
【００３７】
また、上記実施形態では、弗酸水溶液と弗化アンモニウム水溶液とを混合してエッチング液を構成したが、弗酸と弗化アンモニウムとを主たる要素として含むエッチング液を構成すれば本発明の効果を得ることが可能である。したがって、上記効果が得られる範囲で、弗酸、弗化アンモニウム以外の物質や薬液を添加してもよい。
【００３８】
【発明の効果】
以上の通り、本発明によれば、化合物半導体層上にＧａＳ膜よりなるゲート絶縁膜を形成する工程と、ゲート絶縁膜上に、ＳｉＯ ２ 膜、ＳｉＯＮ膜又はＳｉＮ膜よりなる層間絶縁膜を形成する工程と、層間絶縁膜をゲート絶縁膜に対して選択的にエッチングし、ゲート絶縁膜の所定の領域を露出する工程と、露出したゲート絶縁膜上にゲート電極を形成する工程とを有し、層間絶縁膜をエッチングする工程では、弗酸と弗化アンモニウムとを含むエッチング液を用い、層間絶縁膜をゲート絶縁膜に対して選択的にエッチングするように、エッチング液の弗酸と弗化アンモニウムとの混合比を設定することを特徴とする半導体装置の製造方法により半導体装置を製造するので、ＧａＳ膜よりなるゲート絶縁膜を有するＭＩＳＦＥＴの特性を劣化することなく層間絶縁膜に開口部を形成することができる。これにより、ゲート電極に接続される配線を形成することができるので、ＧａＡｓ ＭＩＳＦＥＴの集積化を容易に行うことができる。また、層間絶縁膜を、弗酸と弗化アンモニウムとを含むエッチング液によりエッチングすれば、ＧａＳ膜を浸食することなく層間絶縁膜をエッチングすることができる。
【００４０】
また、化合物半導体層と、化合物半導体層上に形成されたＧａＳ膜よりなるゲート絶縁膜と、ゲート絶縁膜上に形成された層間絶縁膜と、層間絶縁膜及びゲート絶縁膜を通して開口された開口部内の化合物半導体層上に形成されたソース／ドレイン電極と、層間絶縁膜を通して開口された開口部内のゲート絶縁膜上に形成されたゲート電極とにより半導体装置を構成すれば、ＧａＡｓ ＭＩＳＦＥＴの集積化を容易にすることができる。
【００４１】
また、上記の半導体装置において、層間絶縁膜上には、開口部においてゲート電極又はソース／ドレイン電極に接続された配線層、抵抗体、インダクタ、又はキャパシタを形成することができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の製造方法におけるＳｉＯ2膜及びＧａＳ膜のエッチングレートの関係を示すグラフである。
【図２】本発明の一実施形態による半導体装置の構造を示す概略断面図である。
【図３】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図４】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図５】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図６】従来の半導体装置の構造を示す概略断面図である。
【符号の説明】
１０…ＧａＡｓ基板
１２…バッファ層
１４…活性層
１６…ゲート絶縁膜
１８…層間絶縁膜
２０…レジストパターン
２２…ソース／ドレイン電極
２４…レジストパターン
２６…ゲート電極
２８…配線層
３０…ワイヤ
４０…ＧａＡｓ基板
４２…バッファ層
４４…活性層
４６…ソース／ドレイン電極
４８…ゲート絶縁膜
５０…ゲート電極
【発明の属する技術分野】
本発明は、半導体装置の製造技術に係り、特に、化合物半導体層上にＧａＳ膜を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、超高速デバイスとして、ＧａＡｓ ＭＥＳＦＥＴ(Metal-Semiconductor Field Effect Transistor）や高速電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）等の化合物半導体を用いた半導体装置が注目されている。すでに、ＧａＡｓ ＭＥＳＦＥＴは携帯電話等の移動体通信に、ＨＥＭＴは衛星放送受信用アンテナなどに利用されている。
【０００３】
その一方、消費電力が低く、且つ、高出力が要求される回路に適用しうる高速の半導体デバイスが望まれており、このようなデバイスとしてＧａＡｓ ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field Effect Transistor）が注目されている。
図６は、ＧａＡｓ ＭＩＳＦＥＴの構造を示す断面構造である。ＧａＡｓ基板４０上にはアンドープＧａＡｓバッファ層４２が形成されている。バッファ層４２上にはｎ型不純物が導入されたＧａＡｓ活性層４４が形成されている。活性層４４上にはソース電極４６ａ及びドレイン電極４６ｂが相互に離隔して形成されている。ソース電極４６ａ及びドレイン電極４６ｂの間の活性層４４上にはゲート絶縁膜４８を介してゲート電極５０が形成されている。
【０００４】
ＭＩＳＦＥＴは、活性層４４に印加される電界効果を利用するものであり、活性層４４とゲート絶縁膜４８との間の界面準位の影響を如何に抑えるかがデバイス特性を向上するうえで極めて重要である。
従来、ＧａＡｓ ＭＥＳＦＥＴのゲート絶縁膜４８としてはＳｉＯ2、Ａｌ2Ｏ3等の絶縁膜が検討されていた。しかし、活性層４４上にこれら絶縁膜よりなるゲート絶縁膜４８を形成すると高密度の界面準位が発生することが知られており、これら絶縁膜をゲート絶縁膜４８に用いたＧａＡｓ ＭＩＳＦＥＴの実用化は困難であった。
【０００５】
このような背景において、本願発明者等は、ゲート絶縁膜４８としてアモルファスＧａＳ（硫化ガリウム）膜を用いた半導体装置を特願平８−２４８１７０において提案した。ＧａＳ膜は、ＧａＡｓ層との間の界面に発生する界面準位の密度を低くすることができるので、ゲート絶縁膜４８としてＧａＳ膜を用いることによりＧａＡｓ ＭＩＳＦＥＴの特性向上を図ることができる。
【０００６】
【発明が解決しようとする課題】
一方、ＭＩＳＦＥＴ集積回路を製造することを考慮すると、上層に形成する配線層によって素子間を接続するためには配線層とコンタクト領域以外の領域とを絶縁することが不可欠となる。このため、ＭＩＳＦＥＴ上はＳｉＯ2、ＳｉＯＮ、ＳｉＮ等よりなる層間絶縁膜で覆わなければならない。
【０００７】
そして、ゲート電極等に接続される配線層を形成するためには層間絶縁膜に開口部を形成しなければならず、且つ、ＧａＳ膜よりなるゲート絶縁膜に対して選択性よく層間絶縁膜をエッチングしなければならない。層間絶縁膜のエッチングが制御性よく行われずにＧａＳ膜が浸食されると、ＭＩＳＦＥＴの特性を劣化する虞があるからである。
【０００８】
しかしながら、従来の半導体装置の製造技術においては、ＧａＳ膜に対して選択性よくこれらの絶縁膜をエッチングする方法が確立されておらず、ＳｉＯ2、ＳｉＯＮ、ＳｉＮ等によって層間絶縁膜を形成した場合にゲート絶縁膜上で制御性よくエッチングを停止することができなかった。このため、開口部の形成過程でＭＩＳＦＥＴの特性を劣化することがあり、ＧａＳ膜をゲート絶縁膜に用いて集積回路を構成することは困難であった。
【０００９】
本発明の目的は、ＧａＳ膜上に形成された絶縁膜を、ＧａＳ膜に対して選択性よくエッチングしうる半導体装置の製造方法を提供することにある。また、本発明の他の目的は、かかる半導体装置の製造方法を用いることにより達成しうる半導体装置の構造を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的は、化合物半導体層上にＧａＳ膜よりなるゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、ＳｉＯ 2 膜、ＳｉＯＮ膜又はＳｉＮ膜よりなる層間絶縁膜を形成する工程と、前記層間絶縁膜を前記ゲート絶縁膜に対して選択的にエッチングし、前記ゲート絶縁膜の所定の領域を露出する工程と、露出した前記ゲート絶縁膜上にゲート電極を形成する工程とを有し、前記層間絶縁膜をエッチングする工程では、弗酸と弗化アンモニウムとを含むエッチング液を用い、前記層間絶縁膜を前記ゲート絶縁膜に対して選択的にエッチングするように、前記エッチング液の前記弗酸と前記弗化アンモニウムとの混合比を設定することを特徴とする半導体装置の製造方法によって達成される。この様にして半導体装置を製造すれば、ＧａＳ膜よりなるゲート絶縁膜を有するＭＩＳＦＥＴの特性を劣化することなく層間絶縁膜に開口部を形成することができる。これにより、ゲート電極に接続される配線層をＭＩＳＦＥＴの上層に形成できるので、ＧａＡｓ ＭＩＳＦＥＴの集積化を容易に行うことができる。また、弗酸と弗化アンモニウムとを含むエッチング液を用いることにより、ＧａＳ膜を浸食することなく層間絶縁膜に開口部を形成することができる。
【００１２】
また、上記目的は、化合物半導体層と、前記化合物半導体層上に形成されたＧａＳ膜よりなるゲート絶縁膜と、前記ゲート絶縁膜上に形成された層間絶縁膜と、前記層間絶縁膜及び前記ゲート絶縁膜を通して開口された開口部内の前記化合物半導体層上に形成されたソース／ドレイン電極と、前記層間絶縁膜を通して開口された開口部内の前記ゲート絶縁膜上に形成されたゲート電極とを有することを特徴とする半導体装置によっても達成される。このように半導体装置を構成すれば、ＧａＡｓ ＭＩＳＦＥＴの集積化を容易にすることができる。
【００１３】
また、上記の半導体装置において、前記層間絶縁膜上に形成され、前記開口部において前記ゲート電極又は前記ソース／ドレイン電極に接続された配線層、抵抗体、インダクタ、又はキャパシタを更に有することが望ましい。
【００１４】
【発明の実施の形態】
始めに、本発明の原理について図１を用いて説明する。
図１は、本発明による半導体装置の製造方法におけるＳｉＯ2膜とＧａＳ膜とのエッチングレートを示すグラフである。
本発明は、弗酸（ＨＦ）水溶液と弗化アンモニウム（ＮＨ4Ｆ）水溶液とからなるエッチング液を用いてＳｉＯ2膜、ＳｉＯＮ膜、ＳｉＮ膜をエッチングすることを特徴とするものであり、かかるエッチング液を用いてこれら絶縁膜をエッチングすることにより、絶縁膜下のＧａＳ膜にダメージを与えることなく絶縁膜を除去することが可能となる。
【００１５】
まず、本発明の基本となる選択エッチング性を測定した結果について説明する。
エッチング液としては、弗酸水溶液（質量比：５０％）と弗化アンモニウム水溶液（質量比：４０％）とを体積比１：４０の割合で混合した混合液を用意した。
【００１６】
次いで、ＧａＡｓ基板上にＧａＳ膜を３８０ｎｍ堆積した試料と、ＧａＡｓ基板上にＳｉＯ2膜を１μｍ堆積した試料とを用意し、これら試料を上記エッチング液中に所定の時間だけ浸漬し、表面のＳｉＯ2膜、ＧａＳ膜をエッチングした。エッチング液の温度は室温とした。
この後、ＳｉＯ2膜及びＧａＳ膜がエッチングされた深さを段差計で測定し、エッチング深さとエッチング時間との関係を調査した。
【００１７】
このようにして測定したエッチング深さとエッチング時間との関係を図１に示す。図示するように、ＳｉＯ2膜のエッチングレートは約５３ｎｍ／ｍｉｎであり（図１中、○印）、ＧａＳ膜のエッチングレートは約０．２ｎｍ／ｍｉｎであった（図１中、□印）。この結果から、弗酸水溶液と弗化アンモニウム水溶液とからなるエッチング液を用いることにより、ＧａＳ膜に対して約２６５もの選択比をもってＳｉＯ2膜を除去できることが判った。
【００１８】
エッチング液として、弗酸水溶液と弗化アンモニウム水溶液とを体積比１：２０の割合で混合した混合液を用いて同様の測定を行った結果、体積比１：４０の混合液を用いた場合と比較してＧａＳ膜のエッチングレートは高くなるが、６０分間の浸漬後にも膜がなくなることはなかった。しかし、エッチング液として、弗酸水溶液と弗化アンモニウム水溶液とを体積比１：１０の割合で混合した混合液を用いて同様の測定を行った結果では、６０分間の浸漬後に水洗するとＧａＳ膜の剥がれが観察され、膜が浸食されていることが判った。したがって、エッチングの選択性を確保するには、弗酸水溶液の混合比を１として、弗化アンモニウム水溶液の体積比を少なくとも１０より多く添加することが望ましい。
【００１９】
上記混合比は、エッチング液として、質量比５０％の弗酸水溶液と質量比４０％の弗化アンモニウム水溶液を用いた場合である。したがって、エッチング液中の弗酸と弗化アンモニウムの混合比でいえば、弗酸の混合比を１として、弗化アンモニウムの混合比を質量比で８より多くすることが望ましい。
なお、弗酸水溶液と弗化アンモニウム水溶液とを体積比１：１０の割合で混合した上記のエッチング液の場合、エッチング液中に含まれる弗酸と弗化アンモニウムとＨ2Ｏとの質量比はほぼ１：８：１３である。しかし、ＳｉＯ2膜、ＧａＳ膜のエッチングレートは、エッチング液中に含まれるＨ2Ｏの割合が多いほどに低下する。また、ＧａＳ膜に対するＳｉＯ2膜のエッチング選択比についてもＨ2Ｏの割合が多いほどに低下する。したがって、弗酸と弗化アンモニウムの混合比は、エッチング液中のＨ2Ｏの割合をも考慮して適宜設定することが望ましい。
【００２０】
また、弗酸水溶液と弗化アンモニウム水溶液との混合液よりなるエッチング液では、弗化アンモニウムが緩衝剤として作用しており、弗化アンモニウムの混合比を増加するほどにＧａＳ膜のエッチングレートは減少し、ＳｉＯ2膜に対する選択比も増加する。一方、ＧａＳ膜のエッチングレートの減少分と比較するとその割合は少ないが、弗化アンモニウムの混合比を増加するほどにＳｉＯ2膜のエッチングレートも減少する。
【００２１】
したがって、弗酸水溶液と弗化アンモニウム水溶液との混合比は、エッチングするＳｉＯ2膜の膜厚や、必要とされる選択比に応じて適宜設定することが望ましい。
なお、弗酸水溶液と弗化アンモニウム水溶液との混合液よりなるエッチング液は、ＳｉＯＮ膜やＳｉＮ膜をもエッチングすることができる。したがって、ＧａＳ膜に対して所定の選択比が得られる混合比に設定することにより、エッチングする膜がＳｉＯＮ膜やＳｉＮ膜の場合であっても本発明を適用することができる。
【００２２】
次に、本発明の一実施形態による半導体装置及びその製造方法について図２乃至図５を用いて説明する。
図２は本実施形態による半導体装置の製造方法を示す概略断面図、図３乃至図５は本実施形態による半導体装置の製造方法を示す工程断面図である。
始めに、本実施形態による半導体装置の構造について説明する。
【００２３】
ＧａＡｓ基板１０上には、アンドープＧａＡｓよりなるバッファ層１２が形成されている。バッファ層１２上には、ｎ型ＧａＡｓよりなる活性層１４が形成されている。活性層１４上には、ソース／ドレイン電極２２ａ、２２ｂが相互に隔離して形成されている。ソース／ドレイン電極２２ａ、２２ｂの間の活性層１４上には、ＧａＳ膜よりなるゲート絶縁膜１６を介してゲート電極２６が形成されている。こうして、ＧａＡｓ基板１０上には、活性層１４をチャネルとするＭＩＳＦＥＴが形成されている。
【００２４】
ＭＩＳＦＥＴ上には、ＳｉＯ２よりなる層間絶縁膜１８が形成されている。層間絶縁膜１８には、ソース／ドレイン電極２２ａ、２２ｂ上、及びゲート電極２６上に開口された開口部が形成されており、この開口部を介して配線層２８がそれぞれ接続されている。
ここで、ゲート電極２６は、層間絶縁膜１８に開口された開口部内に露出したゲート絶縁膜１６上に形成されているが、このような構造は本発明による半導体装置の製造方法によって容易に実現することができる。
【００２５】
次に、本実施形態による半導体装置の製造方法について説明する。
まず、ＧａＡｓ基板１０上に、例えばＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシャル成長）法により、膜厚約５００ｎｍのアンドープＧａＡｓよりなるバッファ層１２と、膜厚約１５０ｎｍのｎ型ＧａＡｓ（電子濃度：１×１０17ｃｍ-3）よりなる活性層１４とをエピタキシャル成長する。
【００２６】
次いで、活性層１４上に、膜厚約３０ｎｍのアモルファスＧａＳ膜よりなるゲート絶縁膜１６を形成する（図３（ａ））。例えば、基板温度を４２０℃、原料としてターシャリブチルガリウムサルファキュベン（tertiary-butyl-gallium-sulfide cubane、化学式：（（ｔ−Ｂｕ）ＧａＳ）4）を用い、ＭＢＥ法をによりアモルファスＧａＳ膜を堆積する。アモルファスＧａＳ膜の成膜方法は、本願発明者等による特願平８−２４８１７０号明細書に詳述されている。
【００２７】
続いて、ＧａＳ膜よりなるゲート絶縁膜１６上に、膜厚約１００ｎｍのＳｉＯ2膜よりなる層間絶縁膜１８を堆積する（図３（ｂ））。例えば、熱ＣＶＤ法により堆積することができる。層間絶縁膜１８は、熱ＣＶＤ法以外の成膜方法によって堆積してもよく、また、ＳｉＯＮ膜やＳｉＮ膜であってもよい。
この後、通常のリソグラフィー技術を用い、ソース／ドレイン電極を形成する領域以外の領域を覆うレジストパターン２０を形成する。
【００２８】
次いで、レジストパターン２０をマスクとして層間絶縁膜１８を選択的にエッチングする。このエッチングでは、ＧａＳ膜よりなる下地のゲート絶縁膜１６に対して十分な選択比が得られる上記のエッチング液を用いることが望ましい。例えば、弗酸水溶液と弗化アンモニウム水溶液との混合比を１：４０としたエッチング液中に３分間程度浸漬することにより、ゲート絶縁膜１６の浸食を抑えて層間絶縁膜１８を選択的に除去することができる（図３（ｃ））。
【００２９】
続いて、レジストパターン２０及び層間絶縁膜１８をマスクとしてゲート絶縁膜１６を選択的にエッチングする。例えば、エッチング液として塩酸を用い、このエッチング液中に数秒間浸漬することにより、活性層１４にダメージを与えることなくＧａＳ膜よりなるゲート絶縁膜１６を除去することができる（図４（ａ））。
【００３０】
この後、真空蒸着法によりＮｉ膜とＡｕＧｅ膜とを順次堆積する。
次いで、リフトオフ法により、活性層１４上にのみＮｉ膜とＡｕＧｅ膜を残存させ、ＡｕＧｅ／Ｎｉ構造のソース／ドレイン電極２２ａ、２２ｂを形成する（図４（ｂ））。
リフトオフの後、例えば４００℃、１分間の熱処理を行って共晶化し、活性層１４とソース／ドレイン電極２２ａ、２２ｂとの接続をオーミックコンタクトとする。
【００３１】
続いて、通常のリソグラフィー技術を用い、ゲート電極を形成する領域以外の領域を覆うレジストパターン２４を形成する。
この後、レジストパターン２４をマスクとして層間絶縁膜１８を選択的にエッチングする。このエッチングでは、ＧａＳ膜よりなる下地のゲート絶縁膜１６に対して十分な選択比が得られる上記のエッチング液を用いる。例えば、弗酸水溶液と弗化アンモニウム水溶液との混合比を１：４０としたエッチング液中に３分間程度浸漬することにより、ゲート絶縁膜１６の浸食を抑えて層間絶縁膜１８を選択的に除去することができる（図４（ｃ））。
【００３２】
このエッチング工程では、ゲート電極の直下に位置するゲート絶縁膜１６を露出することとなるため、層間絶縁膜１８のエッチングを選択性よく除去することは特に重要である。層間絶縁膜１８のエッチングの際にゲート絶縁膜１６が浸食されると、ＭＩＳＦＥＴの特性に大きく影響するからである。
本発明によるエッチング方法を用いることにより、ＧａＳ膜よりなるゲート絶縁膜１６の浸食を抑えて層間絶縁膜１８をエッチングすることが容易となるので、層間絶縁膜１８のエッチング過程でＭＩＳＦＥＴの特性を劣化することもない。
【００３３】
次いで、真空蒸着法によりＴｉ膜とＡｕ膜とを順次堆積する。
続いて、リフトオフ法により、ゲート絶縁膜１６上にのみＴｉ膜とＡｕ膜を残存させ、Ａｕ／Ｔｉ構造のゲート電極２６を形成する（図５（ａ））。
この後、ソース／ドレイン電極２２ａ、２２ｂ、ゲート電極２６に接続されたＡｕ膜よりなる配線層２８を形成する（図５（ｂ））。このように形成した配線層２８は層間絶縁膜１８によってＭＩＳＦＥＴと分離されているので、配線層２８により複数の素子を接続することができる。
【００３４】
次いで、配線層２８に、外部端子等に接続されるワイヤ３０をボンディングし、配線を引き出す（図５（ｃ））。なお、図５（ｃ）は、図５（ｂ）のゲート電極２６部における紙面垂直方向の断面図である。
層間絶縁膜１８上には、配線層２８やワイヤ３０の他に抵抗体、インダクタ、キャパシタ等の素子を形成することもできる。したがって、これら素子により様々な集積回路を構成することができる。
【００３５】
このように、本実施形態によれば、弗酸水溶液と弗化アンモニウム水溶液よりなるエッチング液によりＧａＳ膜上に形成された絶縁膜をエッチングするので、下地のＧａＳ膜を浸食することなく選択性よく絶縁膜を除去することができる。
なお、上記実施形態では、ＭＩＳＦＥＴの製造方法を例に挙げて説明したが、本発明は、ＧａＳ膜に対して選択性良くＳｉＯ2膜、ＳｉＯＮ膜、ＳｉＮ膜をエッチングする方法を提供するものであり、様々な半導体装置の製造プロセスに適用することができる。すなわち、ＧａＳ膜上にＳｉＯ2膜、ＳｉＯＮ膜又はＳｉＮ膜を有する構造であって、ＧａＳ膜上の膜のみを除去するような工程を有する半導体装置の製造方法であれば、如何なる半導体装置又はその製造方法であっても適用することができる。
【００３６】
また、上記実施形態では、層間絶縁膜としてＳｉＯ2膜、ＳｉＯＮ膜、ＳｉＮ膜を例に挙げて説明したが、これら絶縁膜に所定の不純物を添加した膜であってもよい。すなわち、弗酸水溶液と弗化アンモニウム水溶液との混合液に対して、これら絶縁膜とほぼ等しいエッチング特性を有する膜であれば、本発明による半導体装置の製造方法を適用することができる。不純物を添加した絶縁膜としては、例えばＰＳＧ（Phospho-Silicate Glass）膜、ＢＰＳＧ（Boro-Phospho Silicate Glass）膜等を適用することができる。
【００３７】
また、上記実施形態では、弗酸水溶液と弗化アンモニウム水溶液とを混合してエッチング液を構成したが、弗酸と弗化アンモニウムとを主たる要素として含むエッチング液を構成すれば本発明の効果を得ることが可能である。したがって、上記効果が得られる範囲で、弗酸、弗化アンモニウム以外の物質や薬液を添加してもよい。
【００３８】
【発明の効果】
以上の通り、本発明によれば、化合物半導体層上にＧａＳ膜よりなるゲート絶縁膜を形成する工程と、ゲート絶縁膜上に、ＳｉＯ ２ 膜、ＳｉＯＮ膜又はＳｉＮ膜よりなる層間絶縁膜を形成する工程と、層間絶縁膜をゲート絶縁膜に対して選択的にエッチングし、ゲート絶縁膜の所定の領域を露出する工程と、露出したゲート絶縁膜上にゲート電極を形成する工程とを有し、層間絶縁膜をエッチングする工程では、弗酸と弗化アンモニウムとを含むエッチング液を用い、層間絶縁膜をゲート絶縁膜に対して選択的にエッチングするように、エッチング液の弗酸と弗化アンモニウムとの混合比を設定することを特徴とする半導体装置の製造方法により半導体装置を製造するので、ＧａＳ膜よりなるゲート絶縁膜を有するＭＩＳＦＥＴの特性を劣化することなく層間絶縁膜に開口部を形成することができる。これにより、ゲート電極に接続される配線を形成することができるので、ＧａＡｓ ＭＩＳＦＥＴの集積化を容易に行うことができる。また、層間絶縁膜を、弗酸と弗化アンモニウムとを含むエッチング液によりエッチングすれば、ＧａＳ膜を浸食することなく層間絶縁膜をエッチングすることができる。
【００４０】
また、化合物半導体層と、化合物半導体層上に形成されたＧａＳ膜よりなるゲート絶縁膜と、ゲート絶縁膜上に形成された層間絶縁膜と、層間絶縁膜及びゲート絶縁膜を通して開口された開口部内の化合物半導体層上に形成されたソース／ドレイン電極と、層間絶縁膜を通して開口された開口部内のゲート絶縁膜上に形成されたゲート電極とにより半導体装置を構成すれば、ＧａＡｓ ＭＩＳＦＥＴの集積化を容易にすることができる。
【００４１】
また、上記の半導体装置において、層間絶縁膜上には、開口部においてゲート電極又はソース／ドレイン電極に接続された配線層、抵抗体、インダクタ、又はキャパシタを形成することができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の製造方法におけるＳｉＯ2膜及びＧａＳ膜のエッチングレートの関係を示すグラフである。
【図２】本発明の一実施形態による半導体装置の構造を示す概略断面図である。
【図３】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図４】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図５】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図６】従来の半導体装置の構造を示す概略断面図である。
【符号の説明】
１０…ＧａＡｓ基板
１２…バッファ層
１４…活性層
１６…ゲート絶縁膜
１８…層間絶縁膜
２０…レジストパターン
２２…ソース／ドレイン電極
２４…レジストパターン
２６…ゲート電極
２８…配線層
３０…ワイヤ
４０…ＧａＡｓ基板
４２…バッファ層
４４…活性層
４６…ソース／ドレイン電極
４８…ゲート絶縁膜
５０…ゲート電極
Claims (3)
- 化合物半導体層上にＧａＳ膜よりなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、ＳｉＯ2膜、ＳｉＯＮ膜又はＳｉＮ膜よりなる層間絶縁膜を形成する工程と、
前記層間絶縁膜を前記ゲート絶縁膜に対して選択的にエッチングし、前記ゲート絶縁膜の所定の領域を露出する工程と、
露出した前記ゲート絶縁膜上にゲート電極を形成する工程とを有し、
前記層間絶縁膜をエッチングする工程では、弗酸と弗化アンモニウムとを含むエッチング液を用い、前記層間絶縁膜を前記ゲート絶縁膜に対して選択的にエッチングするように、前記エッチング液の前記弗酸と前記弗化アンモニウムとの混合比を設定する
ことを特徴とする半導体装置の製造方法。 - 化合物半導体層と、
前記化合物半導体層上に形成されたＧａＳ膜よりなるゲート絶縁膜と、
前記ゲート絶縁膜上に形成された層間絶縁膜と、
前記層間絶縁膜及び前記ゲート絶縁膜を通して開口された開口部内の前記化合物半導体層上に形成されたソース／ドレイン電極と、
前記層間絶縁膜を通して開口された開口部内の前記ゲート絶縁膜上に形成されたゲート電極と
を有することを特徴とする半導体装置。 - 請求項２記載の半導体装置において、
前記層間絶縁膜上に形成され、前記開口部において前記ゲート電極又は前記ソース／ドレイン電極に接続された配線層、抵抗体、インダクタ、又はキャパシタを更に有する
ことを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05016797A JP3734586B2 (ja) | 1997-03-05 | 1997-03-05 | 半導体装置及びその製造方法 |
| US08/923,599 US5930611A (en) | 1997-03-05 | 1997-09-04 | Method for fabricating MIS device having GATE insulator of GaS or gallium sulfide |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05016797A JP3734586B2 (ja) | 1997-03-05 | 1997-03-05 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10247636A JPH10247636A (ja) | 1998-09-14 |
| JP3734586B2 true JP3734586B2 (ja) | 2006-01-11 |
Family
ID=12851656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05016797A Expired - Lifetime JP3734586B2 (ja) | 1997-03-05 | 1997-03-05 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5930611A (ja) |
| JP (1) | JP3734586B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6060755A (en) * | 1999-07-19 | 2000-05-09 | Sharp Laboratories Of America, Inc. | Aluminum-doped zirconium dielectric film transistor structure and deposition method for same |
| US6936900B1 (en) | 2000-05-04 | 2005-08-30 | Osemi, Inc. | Integrated transistor devices |
| US6670651B1 (en) * | 2000-05-04 | 2003-12-30 | Osemi, Inc. | Metal sulfide-oxide semiconductor transistor devices |
| US6445015B1 (en) * | 2000-05-04 | 2002-09-03 | Osemi, Incorporated | Metal sulfide semiconductor transistor devices |
| US6451711B1 (en) | 2000-05-04 | 2002-09-17 | Osemi, Incorporated | Epitaxial wafer apparatus |
| JP3840164B2 (ja) * | 2001-09-25 | 2006-11-01 | キヤノン株式会社 | 電子源の製造方法 |
| US6989556B2 (en) * | 2002-06-06 | 2006-01-24 | Osemi, Inc. | Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure |
| US7187045B2 (en) * | 2002-07-16 | 2007-03-06 | Osemi, Inc. | Junction field effect metal oxide compound semiconductor integrated transistor devices |
| US6963090B2 (en) * | 2003-01-09 | 2005-11-08 | Freescale Semiconductor, Inc. | Enhancement mode metal-oxide-semiconductor field effect transistor |
| US20070138506A1 (en) * | 2003-11-17 | 2007-06-21 | Braddock Walter D | Nitride metal oxide semiconductor integrated transistor devices |
| WO2005061756A1 (en) * | 2003-12-09 | 2005-07-07 | Osemi, Inc. | High temperature vacuum evaporation apparatus |
| US20080003752A1 (en) * | 2006-06-30 | 2008-01-03 | Metz Matthew V | Gate dielectric materials for group III-V enhancement mode transistors |
| US20080157073A1 (en) * | 2006-12-29 | 2008-07-03 | Walter David Braddock | Integrated Transistor Devices |
| US10431695B2 (en) | 2017-12-20 | 2019-10-01 | Micron Technology, Inc. | Transistors comprising at lease one of GaP, GaN, and GaAs |
| US10825816B2 (en) | 2017-12-28 | 2020-11-03 | Micron Technology, Inc. | Recessed access devices and DRAM constructions |
| US10319586B1 (en) | 2018-01-02 | 2019-06-11 | Micron Technology, Inc. | Methods comprising an atomic layer deposition sequence |
| US10734527B2 (en) | 2018-02-06 | 2020-08-04 | Micron Technology, Inc. | Transistors comprising a pair of source/drain regions having a channel there-between |
| US11038027B2 (en) | 2019-03-06 | 2021-06-15 | Micron Technology, Inc. | Integrated assemblies having polycrystalline first semiconductor material adjacent conductively-doped second semiconductor material |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55163860A (en) * | 1979-06-06 | 1980-12-20 | Toshiba Corp | Manufacture of semiconductor device |
| JPS5950567A (ja) * | 1982-09-16 | 1984-03-23 | Hitachi Ltd | 電界効果トランジスタの製造方法 |
| CH682528A5 (fr) * | 1990-03-16 | 1993-09-30 | Westonbridge Int Ltd | Procédé de réalisation par attaque chimique d'au moins une cavité dans un substrat et substrat obtenu par ce procédé. |
-
1997
- 1997-03-05 JP JP05016797A patent/JP3734586B2/ja not_active Expired - Lifetime
- 1997-09-04 US US08/923,599 patent/US5930611A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10247636A (ja) | 1998-09-14 |
| US5930611A (en) | 1999-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3734586B2 (ja) | 半導体装置及びその製造方法 | |
| EP0119089B1 (en) | Gaas semiconductor device and a method of manufacturing it | |
| JP2009224801A (ja) | 増強／空乏モード擬似形態高電子移動度トランジスタデバイス | |
| US4679311A (en) | Method of fabricating self-aligned field-effect transistor having t-shaped gate electrode, sub-micron gate length and variable drain to gate spacing | |
| JPH0332218B2 (ja) | ||
| JP2006093617A (ja) | 半導体抵抗素子およびその製造方法 | |
| JPH05326563A (ja) | 半導体装置 | |
| JP3368449B2 (ja) | 半導体装置及びその製造方法 | |
| US5982023A (en) | Semiconductor device and field effect transistor | |
| JP2001210658A (ja) | 電界効果型トランジスタの製造方法 | |
| JP3858888B2 (ja) | エッチング方法及び半導体装置の製造方法 | |
| JP4972822B2 (ja) | 電界効果半導体装置の製造方法 | |
| JPH10173036A (ja) | 半導体装置および半導体の高抵抗化方法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JP2002100640A (ja) | 電界効果型化合物半導体装置 | |
| JP2002016086A (ja) | 半導体装置 | |
| JPS6167274A (ja) | 半導体装置の製造方法 | |
| JPH0472384B2 (ja) | ||
| JP3340868B2 (ja) | 超電導ベーストランジスタ及びその製造方法 | |
| JPH0574817A (ja) | 半導体装置の製造方法 | |
| JPH1092846A (ja) | 半導体装置及びその製造方法 | |
| JPH08125131A (ja) | 半導体装置の製造方法 | |
| JPH1056175A (ja) | 半導体装置及びその製造方法 | |
| JPH03274736A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JP2002324780A (ja) | 化合物半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051018 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051019 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081028 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131028 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |